JP5131861B2 - リードフレーム及びインターポーザ - Google Patents

リードフレーム及びインターポーザ Download PDF

Info

Publication number
JP5131861B2
JP5131861B2 JP2009193913A JP2009193913A JP5131861B2 JP 5131861 B2 JP5131861 B2 JP 5131861B2 JP 2009193913 A JP2009193913 A JP 2009193913A JP 2009193913 A JP2009193913 A JP 2009193913A JP 5131861 B2 JP5131861 B2 JP 5131861B2
Authority
JP
Japan
Prior art keywords
lead
stub
wire
interposer
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009193913A
Other languages
English (en)
Other versions
JP2011049198A (ja
Inventor
幸一 近藤
幸浩 沼田
裕司 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
NEC Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Tokin Corp filed Critical NEC Tokin Corp
Priority to JP2009193913A priority Critical patent/JP5131861B2/ja
Publication of JP2011049198A publication Critical patent/JP2011049198A/ja
Application granted granted Critical
Publication of JP5131861B2 publication Critical patent/JP5131861B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は半導体パッケージ等において半導体ベアチップと外部の電気回路とを接続するために用いられるリードフレーム及びインターポーザに関し、特に特定周波数の伝導ノイズを除去する機能を有するリードフレーム及びインターポーザに関する。
従来、電子機器の電磁ノイズ対策は、当該機器が外部に放射する電磁ノイズを減らす対策や外部からの電磁ノイズに対する耐性を高める対策、すなわち外部の電子機器との電磁干渉問題を対象としていた。しかしながら、電子機器の高周波化、小型化、多機能化の進展に伴い、機器の内部の電子部品間あるいは電子回路間の電磁干渉対策が必要不可欠となっている。例えば、主要なノイズ発生源である半導体ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回路）を内蔵した半導体パッケージから発生するノイズに対する対策が必要となる。このような問題の対策部品として、磁性金属粉末がポリマー中に分散された構造をもつノイズ抑制シート、インピーダンス素子、あるいは特許文献１に記載の、信号の高次高調波成分を減衰させるためのオープンスタブを備えた積層誘電体フィルターのような電磁ノイズ対策部品が公知となっている。
上記のような従来のノイズ対策部品は、主として、ノイズ発生源である半導体パッケージが搭載されるプリント配線板に実装して使用される。
特開平１０−１７８３０２号公報
しかしながら、部品実装と配線の高密度化等により、機器内部の電磁環境は複雑化し、ノイズ抑制シート、インピーダンス素子や特許文献１の積層誘電体フィルターような既存のノイズ対策部品をプリント基板上に実装するだけでは対策しきれない問題も発生してきている。
そこで、本発明の課題は、半導体パッケージで発生する電磁ノイズを当該パッケージ内部で減衰させることができるリードフレーム及びインターポーザを提供することにある。
上記の課題を解決するために、本発明のリードフレームまたはインターポーザは、外部の半導体ベアチップと外部のプリント基板上に設置された電気回路とを電気的に接続するシグナル用リードと、複数のスタブ用リードとを備え、前記シグナル用リードの一端と、隣接する前記スタブ用リードの一端が電気的に接続され、前記スタブ用リードと、隣接する他の前記スタブ用リードの端部同士を順次電気的に接続することにより、前記スタブ用リードの両端部間を折り返すオープンまたはショートのスタブ線路として構成し、前記スタブ用リードの少なくとも１本に軟磁性を有する膜が付着していることを特徴とする。
オープンスタブは特定の周波数帯を減衰させるＢＥＦ（Ｂａｎｄ Ｅｌｉｍｉｎａｔｉｏｎ Ｆｉｌｔｅｒ）として、またショートスタブは、特定の周波数帯のみを透過させるＢＰＦ（Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）として機能することが一般的に知られている。オープンスタブは、スタブの長さＬが、Ｌ＜λ／４（ここでλは波長）の範囲ではキャパシタとして、λ／４＜Ｌ＜λ／２の範囲ではインダクタとして機能することが知られている。オープンスタブの長さは減衰させるべき中心周波数（ｆｏ）においてλ／４に設定されている。この場合、ｆｏにおいてオープンスタブの先端では電圧振幅が最大になり、スタブの付け根では電圧振幅は０になり、ｆｏにおいてスタブの付け根があたかもＧＮＤのように振る舞う為、ＢＥＦとして働く。ショートスタブは、スタブの長さＬが、Ｌ＜λ／４の範囲ではインダクタとして、λ／４＜Ｌ＜λ／２の範囲ではキャパシタとして機能することが知られている。ショートスタブの長さは透過させるべき中心周波数（ｆｏ）においてλ／４に設定されている。本発明においては、スタブとして機能するリードは、先端をオープンにすればＢＥＦとして機能し、先端をショートにすればＢＰＦとして機能する。よって、用途に応じて両者の機能を使い分けることができる。さらに、スタブとして機能するリードの先端を実装基板のランドや配線パターンに接続し、そこに接続される配線パターンの長さや終端方法を任意に調整することによりフィルターとしての周波数特性を調整することもできる。
上記のようなオープンスタブまたはショートスタブを用いた従来のＢＥＦまたはＢＰＦは、プリント配線板上に設けるものが一般的であるが、本発明は半導体パッケージ自体に設けるものであり、省スペースでのノイズ対策を可能とするものである。
また、本発明において、オープンまたはショートのスタブ線路として機能するリードの少なくとも１本に軟磁性を有する膜を付着させることにより、スタブの長さを変えずにｆｏを変えることができる。これは、軟磁性膜がそのスタブが有するインダクタンスまたはキャパシタンスを変化させるため、または軟磁性膜を付着したスタブ線路の伝搬特性が変化し波長λが変化するためである。
以上のように、本発明によれば、半導体パッケージで発生する電磁ノイズを当該パッケージ内部で減衰させることができるリードフレーム及びインターポーザが得られる。これにより、半導体パッケージ自体でのノイズ対策が可能となり、さらに、リードフレームあるいはインターポーザを構成するリードのうち、信号伝送や電力供給等に使用しないリードを用いることができるので、新たな配線の追加や部品の追加を少なくすることができ、省スペースでのノイズ対策が可能となる。
本発明によるリードフレームまたはインターポーザの一実施の形態を示す図であり、半導体パッケージ内部の一部を示す平面図。 本発明の効果を評価するためのリードフレームまたはインターポーザのリード部分の模擬的な第一の実験素子を示す斜視図。 本発明の効果を評価するためのリードフレームまたはインターポーザのリード部分の模擬的な第二の実験素子を示す斜視図。 リード部分の模擬的な実験素子の透過パラメータＳ２１の測定結果を示す図であり、図４（ａ）は測定結果ｇ及び測定結果ｈを示す図、図４（ｂ）は測定結果ｉ及び測定結果ｊを示す図。
以下、本発明によるリードフレームまたはインターポーザの実施の形態について図面を参照しながら詳細に説明する。
図１は本発明によるリードフレームまたはインターポーザの一実施の形態を示す図であり、半導体パッケージ内部の一部を示す平面図である。図１において、本実施の形態のリードフレーム及びインターポーザ５は半導体ベアチップであるＬＳＩチップ１０と外部のプリント基板上に設置された電気回路とを接続するものであり、複数のリード６を備えている。この複数のリード６の１本であるリード６ａの一端はＬＳＩチップ１０と導線７ａにより接続され他端がプリント基板に接続される。ここで、本実施の形態においては、リード６ａのＬＳＩチップ１０と接続された一端において隣接するリード６ｂに導線７ｂにより接続され、リード６ｂの他端はリード６ｂに隣接するリード６ｃの一端に導線７ｃにより接続され、リード６ｃの他端はオープンとなっている。これにより、リード６ａに接続されたリード６ｂ、６ｃがオープンのスタブ線路として機能することとなる。
すなわち、図１のリードフレームまたはインターポーザ５では、リード６ａのＬＳＩチップ１０との接続点において、導線７ｂ、リード６ｂ、導線７ｃ、リード６ｃからなる経路８を有するオープンスタブが接続されていることにより、そのオープンスタブの長さが波長の１／４に相当する周波数のノイズが減衰し、このノイズはプリント基板には伝わらない。
本実施の形態では、ＬＳＩチップで発生するノイズの周波数に合わせてスタブとして使用するリードの数およびその長さを選択することができる。また、スタブとして使用するリードの先端を接地することによりショートスタブとして機能させることもできる。
また、ここではスタブを構成するために隣接するリードとはワイヤーボンディング等により電気的に接続するものとしたが、あらかじめ隣接のリードと接続したリードを備える構造であってもよく、また、外部のプリント基板などの実装基板側のランドを介して他のリードに接続することも可能である。
上記の実施の形態においては、軟磁性を有する膜を付着させていないが、オープンまたはショートのスタブ線路として機能するリードの少なくとも１本に軟磁性膜を付着させることにより、スタブの長さを変えずに減衰させるべき周波数を変えることができる。軟磁性膜としてはフェライト膜、Ｆｅ−Ｓｉ−Ａｌ系合金膜、軟磁性粉末を含んだ複合材料膜など様々な膜を用いることができ、付着方法としては、塗布、めっき、蒸着、スパッタなど様々な方法を用いることができる。
次に、本発明の効果を確認するために、リードフレームまたはインターポーザのリード部分の模擬的な素子を作製し、測定評価を行った結果を説明する。図２はリードフレームまたはインターポーザのリード部分の模擬的な第一の実験素子を示す斜視図である。
リードフレームまたはインターポーザの模擬的なリードとして、図２に示すように、断面が一辺の長さｄが０．２ｍｍの正方形で、長さｅが２．８ｍｍの銅合金製の７本のリード線１を０．５ｍｍの間隔ｆで互いに平行に配置し、１本を半導体ベアチップと外部の電気回路を接続するためのシグナル用のＳリード線、１本をグランド用のＧリード線、他の５本をＳリード線に接続されるスタブ用のリード線とした。すなわち、図２のように、ワイヤーボンディングにより、Ｓリード線に隣接する５本のリード線を接続用ワイヤー２により順次電気的に接続し、５本のリード線とワイヤーの長さが合わせて１６ｍｍになるように設置した。これにより、長さ１６ｍｍのオープンスタブ線路がＳリード線に接続されることとなる。測定では、Ｓリード線とＧリード線にマイクロプローブのシグナル線とグラウンド線をそれぞれ接続し、同軸ケーブルを介してネットワークアナライザーのポート１およびポート２に接続し、Ｓリードの透過減衰量を表す透過パラメータＳ２１を測定した。
図３はリードフレームまたはインターポーザのリード部分の模擬的な第二の実験素子を示す斜視図である。
リードフレームまたはインターポーザの模擬的なリードとして、図３に示すように、図２と同様な材質および形状の９本のリード線１を０．５ｍｍの間隔ｆで互いに平行に配置し、１本をシグナル用のＳリード線、１本をグランド用のＧリード線、他の７本をＳリード線に接続されるスタブ用のリード線とした。すなわち、図３のようにＳリード線に接続用ワイヤー２を用いて隣接する７本のリード線を順次電気的に接続し、７本のリード線とワイヤーの長さが合わせて２３ｍｍになるように配置した。これにより、長さ２３ｍｍのオープンスタブ線路がＳリード線に接続されることとなる。Ｓリード線とＧリード線にマイクロプローブのシグナル線とグラウンド線をそれぞれ接続し、同軸ケーブルを介してネットワークアナライザーのポート１およびポート２に接続し、透過パラメータＳ２１を測定した。
図２、図３と同様に、リードフレームまたはインターポーザの模擬的な第三の実験素子として、上記と同様な１８本のリード線を０．５ｍｍの間隔ｆで互いに平行に配置し、１本をシグナル用のＳリード線、１本をグランド用のＧリード線、他の１６本をＳリード線に接続されるスタブ用のリード線とした。すなわち、Ｓリード線にワイヤーを用いて隣接する１６本のリード線を順次電気的に接続し、１６本のリード線とワイヤーの長さが合わせて５２ｍｍになるように配置した。これにより、長さ５２ｍｍのオープンスタブ線路がＳリード線に接続されることとなる。Ｓリード線とＧリード線にマイクロプローブのシグナル線とグラウンド線をそれぞれ接続し、同軸ケーブルを介してネットワークアナライザーのポート１およびポート２に接続し、透過パラメータＳ２１を測定した。
図４に各実験素子、およびＳリード線とＧリード線のみでスタブのリード線を用いない場合の透過パラメータＳ２１の測定結果を示す。図４（ａ）及び図４（ｂ）に記載の、測定結果ｇは、スタブのリード線を用いない場合の透過パラメータＳ２１の測定結果を示し、測定結果ｈは、Ｓリード線に接続したスタブ線路の長さが１６ｍｍの場合の透過パラメータＳ２１の測定結果を示し、測定結果ｉは、Ｓリード線に接続したスタブ線路の長さが２３ｍｍの場合の透過パラメータＳ２１の測定結果を示し、測定結果ｊは、Ｓリード線に接続したスタブ線路の長さが５２ｍｍの場合の透過パラメータＳ２１の測定結果を示しており、Ｓリード線に接続したスタブ線路の長さが１６ｍｍ、２３ｍｍ、５２ｍｍの場合に、ほぼλ／４に対応するそれぞれの周波数４．７ＧＨｚ、３．２ＧＨｚ、１．２ＧＨｚの近傍で透過減衰量が大きくなっている。これにより、スタブとして用いたリードの長さに対応する周波数のノイズをリードフレームまたはインターポーザの部分で減衰させることができることがわかる。なお、５２ｍｍの場合に４．４ＧＨｚ近傍で透過減衰量が大きくなっているのは、３λ／４に対応する周波数での減衰が現れているためと考えられる。
なお、本発明は上記の実施の形態に限定されるものではないことはいうまでもなく、目的とする半導体ベアチップ、半導体パッケージ、プリント基板等の外部回路などの形態に応じて設計変更可能である。インターポーザでもリードフレームでも同様の効果が得られ、スタブとして使用するリードの数、リードの形状、それらの配置など目的に合わせて選択可能である。また、半導体パッケージの内部のみでスタブとしての機能をもたせる場合だけでなく、スタブとして機能するリードの先端を実装基板のランドや配線パターンに接続してそこをスタブの一部とし、その配線パターンの長さや終端方法を任意に調整することも可能である。
１ リード線
２ 接続用ワイヤー
５ リードフレームまたはインターポーザ
６、６ａ、６ｂ、６ｃ リード
７ａ、７ｂ、７ｃ 導線
８ 経路
１０ ＬＳＩチップ

Claims (2)

  1. 外部の半導体ベアチップと外部のプリント基板上に設置された電気回路とを電気的に接続するシグナル用リードと、複数のスタブ用リードとを備え、前記シグナル用リードの一端と、隣接する前記スタブ用リードの一端が電気的に接続され、前記スタブ用リードと、隣接する他の前記スタブ用リードの端部同士を順次電気的に接続することにより、前記スタブ用リードの両端部間を折り返すオープンまたはショートのスタブ線路として構成し、前記スタブ用リードの少なくとも１本に軟磁性を有する膜が付着していることを特徴とするリードフレーム。
  2. 外部の半導体ベアチップと外部のプリント基板上に設置された電気回路とを電気的に接続するシグナル用リードと、複数のスタブ用リードとを備え、前記シグナル用リードの一端と、隣接する前記スタブ用リードの一端が電気的に接続され、前記スタブ用リードと、隣接する他の前記スタブ用リードの端部同士を順次電気的に接続することにより、前記スタブ用リードの両端部間を折り返すオープンまたはショートのスタブ線路として構成し、前記スタブ用リードの少なくとも１本に軟磁性を有する膜が付着していることを特徴とするインターポーザ。
JP2009193913A 2009-08-25 2009-08-25 リードフレーム及びインターポーザ Active JP5131861B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009193913A JP5131861B2 (ja) 2009-08-25 2009-08-25 リードフレーム及びインターポーザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009193913A JP5131861B2 (ja) 2009-08-25 2009-08-25 リードフレーム及びインターポーザ

Publications (2)

Publication Number Publication Date
JP2011049198A JP2011049198A (ja) 2011-03-10
JP5131861B2 true JP5131861B2 (ja) 2013-01-30

Family

ID=43835296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009193913A Active JP5131861B2 (ja) 2009-08-25 2009-08-25 リードフレーム及びインターポーザ

Country Status (1)

Country Link
JP (1) JP5131861B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6350513B2 (ja) * 2013-02-27 2018-07-04 日本電気株式会社 配線基板、半導体装置、プリント基板及び配線基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770887B2 (ja) * 1986-05-19 1995-07-31 日本電気株式会社 半導体素子の整合回路
JPH0878609A (ja) * 1994-09-05 1996-03-22 Hitachi Ltd 半導体装置
DE69839597D1 (de) * 1998-01-13 2008-07-24 Lucent Technologies Inc Hochfrequenzhalbleiteranordnung
JP3972951B2 (ja) * 2005-07-04 2007-09-05 オムロン株式会社 スイッチング電源、電源装置および電子機器
JP2008198640A (ja) * 2007-02-08 2008-08-28 Nec Corp リードフレーム型光モジュールとその製造方法

Also Published As

Publication number Publication date
JP2011049198A (ja) 2011-03-10

Similar Documents

Publication Publication Date Title
US5428506A (en) Circuit board EMI suppressor including a lossy dielectric layer
JP4653005B2 (ja) 電子部品パッケージ
JPH1140915A (ja) プリント配線板
US10178762B2 (en) Device and method for transmitting differential data signals
WO2002091515A1 (en) Transmission line type components
JP2015056719A (ja) 多層配線基板
JP5674363B2 (ja) ノイズ抑制構造を有する回路基板
JP5402830B2 (ja) 多層配線基板
JP6843312B1 (ja) 回路基板及び電子機器
JP5131861B2 (ja) リードフレーム及びインターポーザ
Engin et al. Virtual ground fence for GHz power filtering on printed circuit boards
JP6202859B2 (ja) プリント回路板及び電子機器
TWI483453B (zh) 用以抑制電磁輻射（ｅｍｉ）之雜訊濾除電路
TWI462386B (zh) 濾波裝置與濾波電路
JP3935638B2 (ja) 多層配線基板
Lin et al. A broadband filter design for common-mode noise suppression with multilayer mushroom structure in differential transmission line
CN109478747B (zh) 高速通信插座
JP5506719B2 (ja) フィルタ回路
JP2016207834A (ja) 印刷配線板
WO2021250822A1 (ja) フィルタ回路
JP6395638B2 (ja) 無線装置
JP6452332B2 (ja) プリント回路板
JP4569885B2 (ja) 広帯域阻止フィルタ
Yokesh et al. Defected microstrip structure-based near-end and far-end crosstalk mitigation in high-speed PCBs for mixed signals
TWI424612B (zh) 寬頻帶耦合濾波器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121031

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5131861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250