JPH0878609A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0878609A JPH0878609A JP21127794A JP21127794A JPH0878609A JP H0878609 A JPH0878609 A JP H0878609A JP 21127794 A JP21127794 A JP 21127794A JP 21127794 A JP21127794 A JP 21127794A JP H0878609 A JPH0878609 A JP H0878609A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- circuit
- chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 絶縁破壊対策の効果を損ねることなく同時切
替ノイズによる誤動作を低減する半導体装置を提供す
る。 【構成】 ＩＣチップ３の周囲にはガルウィングタイプ
の複数のリード４が取り出され、複数のリード４の内、
ＩＣチップ３の入力回路の接地用配線の一部を構成する
リード４Ａと、出力回路の接地用配線の一部を構成する
リード４Ｂとの間は各リード上で短絡用のボンディング
ワイヤ７を通じて電気的に接続されている。一方、ＩＣ
チップ３上では電気的に接続されていない。この場合、
各リード４Ａ、４Ｂ間には入力回路及び出力回路以外の
回路に接続された他のリード４が配置されており、短絡
用のボンディングワイヤ７はこれら他のリード４を跨い
で接続されている。このボンディングワイヤ７としては
例えば絶縁膜被覆リードを用いることができる。
替ノイズによる誤動作を低減する半導体装置を提供す
る。 【構成】 ＩＣチップ３の周囲にはガルウィングタイプ
の複数のリード４が取り出され、複数のリード４の内、
ＩＣチップ３の入力回路の接地用配線の一部を構成する
リード４Ａと、出力回路の接地用配線の一部を構成する
リード４Ｂとの間は各リード上で短絡用のボンディング
ワイヤ７を通じて電気的に接続されている。一方、ＩＣ
チップ３上では電気的に接続されていない。この場合、
各リード４Ａ、４Ｂ間には入力回路及び出力回路以外の
回路に接続された他のリード４が配置されており、短絡
用のボンディングワイヤ７はこれら他のリード４を跨い
で接続されている。このボンディングワイヤ７としては
例えば絶縁膜被覆リードを用いることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、出力回路で発生する同時切替ノイズが出力回路以外
の回路に伝搬しにくい静電破壊対策を行う場合に適用し
て有効な技術に関するものである。
に、出力回路で発生する同時切替ノイズが出力回路以外
の回路に伝搬しにくい静電破壊対策を行う場合に適用し
て有効な技術に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路装置（ＩＣ）にお
いては、高集積化に伴って入出力用リードの数が著しく
増加しつつあり、又、性能向上のため動作の高速化が要
求されるに伴って、出力信号の切替時間が非常に短くな
ってきている。このようなＩＣによる信号処理時に多数
の出力信号を瞬時に切替えると、これらが接続された電
源経路に急激な電流変化が生じて、電源経路のインダク
タンスの影響でノイズ電圧が発生する。このノイズ電圧
はＩＣの動作に重大な影響を及ぼし、“同時切替ノイ
ズ”と称される現象となっている。これは特に電源経路
を共有する多数の出力信号を全て“０”に、又は“１”
に切替える際に著しく、接地（グランド）電位が一時的
に変動する現象となり、これらの電位変動はＩＣの誤動
作の原因となる。
いては、高集積化に伴って入出力用リードの数が著しく
増加しつつあり、又、性能向上のため動作の高速化が要
求されるに伴って、出力信号の切替時間が非常に短くな
ってきている。このようなＩＣによる信号処理時に多数
の出力信号を瞬時に切替えると、これらが接続された電
源経路に急激な電流変化が生じて、電源経路のインダク
タンスの影響でノイズ電圧が発生する。このノイズ電圧
はＩＣの動作に重大な影響を及ぼし、“同時切替ノイ
ズ”と称される現象となっている。これは特に電源経路
を共有する多数の出力信号を全て“０”に、又は“１”
に切替える際に著しく、接地（グランド）電位が一時的
に変動する現象となり、これらの電位変動はＩＣの誤動
作の原因となる。
【０００３】この誤動作は、出力回路自身よりむしろ出
力回路以外の比較的ノイズに弱い回路で発生することが
多い。この比較的ノイズに弱い回路としては、クロック
のような入力バッファーがある。この入力バッファーで
特にノイズ対策を入念に設計する場合には、出力回路の
接地用配線とは別に、入力回路専用の接地用配線を設け
ることで対処している。
力回路以外の比較的ノイズに弱い回路で発生することが
多い。この比較的ノイズに弱い回路としては、クロック
のような入力バッファーがある。この入力バッファーで
特にノイズ対策を入念に設計する場合には、出力回路の
接地用配線とは別に、入力回路専用の接地用配線を設け
ることで対処している。
【０００４】このような誤動作は入力電圧が小さいほど
起こりやすくなるため、誤動作に対する強さを表す尺度
として、誤動作に対する入力電圧マージンが利用され
る。ＩＣとしては一定の入力電圧を確保しないと安定な
システムを構成できないので、入力電圧マージン確保の
ために、高速化を犠牲にせざるを得ない場合がある。
起こりやすくなるため、誤動作に対する強さを表す尺度
として、誤動作に対する入力電圧マージンが利用され
る。ＩＣとしては一定の入力電圧を確保しないと安定な
システムを構成できないので、入力電圧マージン確保の
ために、高速化を犠牲にせざるを得ない場合がある。
【０００５】一方、同時切替ノイズの対策のために接地
用配線を入力回路と出力回路で別々に設けても、性能向
上のため高速動作が要求されているＩＣにあっては、静
電破壊（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａ
ｒｇｅ）に対する対策が重要になっている。このような
ＥＳＤに関しては、例えば日経マグロウヒル社発行、
「日経マイクロデバイス」、昭和６１年１１月１日発
行、１１月号、Ｐ１３１〜Ｐ１３８に記載されている。
用配線を入力回路と出力回路で別々に設けても、性能向
上のため高速動作が要求されているＩＣにあっては、静
電破壊（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａ
ｒｇｅ）に対する対策が重要になっている。このような
ＥＳＤに関しては、例えば日経マグロウヒル社発行、
「日経マイクロデバイス」、昭和６１年１１月１日発
行、１１月号、Ｐ１３１〜Ｐ１３８に記載されている。
【０００６】このため、静電破壊対策の理由から従来の
ＩＣにおいては、図５に模式図で示すように、チップ上
で入力回路（入力バッファー）と出力回路（出力バッフ
ァー）の接地用配線は相互に接続されるように構成され
ている。すなわち、チップ上からパッケージに引き出さ
れた複数の配線のうち、入力回路に設けられた接地用配
線２０と出力回路に設けられた接地用配線２１は、チッ
プ上で短絡用配線１７を通じて接続されることにより、
同電位に保たれている。これにより、静電破壊耐圧を大
きくとることができる。
ＩＣにおいては、図５に模式図で示すように、チップ上
で入力回路（入力バッファー）と出力回路（出力バッフ
ァー）の接地用配線は相互に接続されるように構成され
ている。すなわち、チップ上からパッケージに引き出さ
れた複数の配線のうち、入力回路に設けられた接地用配
線２０と出力回路に設けられた接地用配線２１は、チッ
プ上で短絡用配線１７を通じて接続されることにより、
同電位に保たれている。これにより、静電破壊耐圧を大
きくとることができる。
【０００７】なお、各接地用配線２０、２１のパッケー
ジ内の途中位置には、ボンディングワイヤ１６及びリー
ド１４Ａ、１４Ｂが接続されている。又、１４は入力バ
ッファー、出力バッファー以外に接続される配線を示し
ている。
ジ内の途中位置には、ボンディングワイヤ１６及びリー
ド１４Ａ、１４Ｂが接続されている。又、１４は入力バ
ッファー、出力バッファー以外に接続される配線を示し
ている。
【０００８】
【発明が解決しようとする課題】従来のＩＣのようにチ
ップ上で入力回路と出力回路の接地用配線を相互に接続
することは、静電破壊対策上からは望ましい効果が得ら
れるが、本発明者の研究結果によると、そのような配線
接続構造は同時切替ノイズによるＩＣの誤動作を低減す
る上からは好ましくないことが明らかになった。
ップ上で入力回路と出力回路の接地用配線を相互に接続
することは、静電破壊対策上からは望ましい効果が得ら
れるが、本発明者の研究結果によると、そのような配線
接続構造は同時切替ノイズによるＩＣの誤動作を低減す
る上からは好ましくないことが明らかになった。
【０００９】すなわち、同時切替ノイズは電源経路のイ
ンダクタンス成分に比例して発生する起電力であるの
で、接地用配線の位置に応じてその大きさが異なってく
るようになり、接地点から離れるほど大きくなる。図５
の出力回路の接地用配線上では、接地点から最も近いＣ
点でのノイズ電圧が最も小さく（ほとんど０）、以下Ｂ
点、Ａ点と順次大きくなり、チップ上でのＡ点でのノイ
ズ電圧が最大となる。
ンダクタンス成分に比例して発生する起電力であるの
で、接地用配線の位置に応じてその大きさが異なってく
るようになり、接地点から離れるほど大きくなる。図５
の出力回路の接地用配線上では、接地点から最も近いＣ
点でのノイズ電圧が最も小さく（ほとんど０）、以下Ｂ
点、Ａ点と順次大きくなり、チップ上でのＡ点でのノイ
ズ電圧が最大となる。
【００１０】このように出力回路のＡ点で発生した最大
のノイズ電圧は、短絡用配線１７を通じて入力回路に伝
搬するようになるので、クロックのような入力バッファ
ーは誤動作し易くなる。
のノイズ電圧は、短絡用配線１７を通じて入力回路に伝
搬するようになるので、クロックのような入力バッファ
ーは誤動作し易くなる。
【００１１】本発明の目的は、絶縁破壊対策の効果を損
ねることなく同時切替ノイズによる誤動作を低減する半
導体装置を提供することにある。
ねることなく同時切替ノイズによる誤動作を低減する半
導体装置を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１４】本発明の半導体装置は、半導体チップの周
囲にこの電極パッドと導通するリードが引き出され、こ
れら半導体チップ及びリードがパッケージによって封止
されてなる半導体装置において、前記リードのうち複数
の接地用リード同士はこれらリード上で導体を通じて電
気的に接続され、前記半導体チップ上では電気的に接続
されていない。
囲にこの電極パッドと導通するリードが引き出され、こ
れら半導体チップ及びリードがパッケージによって封止
されてなる半導体装置において、前記リードのうち複数
の接地用リード同士はこれらリード上で導体を通じて電
気的に接続され、前記半導体チップ上では電気的に接続
されていない。
【００１５】
【作用】上述した手段によれば、本発明の半導体装置
は、半導体チップの周囲に引き出されたリードのうち、
複数の接地用リード同士はこれらリード上で導体を通じ
て電気的に接続され、半導体チップ上では電気的に接続
されていないので、出力回路で発生した同時切替ノイズ
は入力回路に伝搬しない。これによって、絶縁破壊対策
の効果を損ねることなく同時切替ノイズによる誤動作を
低減することができる。
は、半導体チップの周囲に引き出されたリードのうち、
複数の接地用リード同士はこれらリード上で導体を通じ
て電気的に接続され、半導体チップ上では電気的に接続
されていないので、出力回路で発生した同時切替ノイズ
は入力回路に伝搬しない。これによって、絶縁破壊対策
の効果を損ねることなく同時切替ノイズによる誤動作を
低減することができる。
【００１６】
（実施例１）以下図面を参照して本発明の実施例を説明
する。
する。
【００１７】図１は本発明の実施例１による半導体装置
を示す断面図で、ＩＣに適用した例を示している。本実
施例のＩＣ１は、例えばＱＦＰタイプからなりパッケー
ジ２の内部にはＩＣチップ３が封止されていて、このＩ
Ｃチップ３の周囲にはガルウィングタイプの複数のリー
ド４が取り出されている。ＩＣチップ３の表面に形成さ
れた電極パッド５と、これに対応したリード４との間に
はボンディングワイヤ６が接続されている。なお、図で
は説明を簡単にするため電極パッド５は一部のみ示して
おり、又、パッケージ２は開封した状態で示している。
を示す断面図で、ＩＣに適用した例を示している。本実
施例のＩＣ１は、例えばＱＦＰタイプからなりパッケー
ジ２の内部にはＩＣチップ３が封止されていて、このＩ
Ｃチップ３の周囲にはガルウィングタイプの複数のリー
ド４が取り出されている。ＩＣチップ３の表面に形成さ
れた電極パッド５と、これに対応したリード４との間に
はボンディングワイヤ６が接続されている。なお、図で
は説明を簡単にするため電極パッド５は一部のみ示して
おり、又、パッケージ２は開封した状態で示している。
【００１８】複数のリード４の内、ＩＣチップ３の入力
回路の接地用配線の一部を構成するリード４Ａと、出力
回路の接地用配線の一部を構成するリード４Ｂとの間は
各リード上で短絡用のボンディングワイヤ７を通じて電
気的に接続されている。この場合、各リード４Ａ、４Ｂ
間には入力回路及び出力回路以外の回路に接続された他
のリード４が配置されており、短絡用のボンディングワ
イヤ７はこれら他のリード４を跨いで接続されている。
このボンディングワイヤ７としては例えば絶縁膜被覆リ
ードを用いることができる。
回路の接地用配線の一部を構成するリード４Ａと、出力
回路の接地用配線の一部を構成するリード４Ｂとの間は
各リード上で短絡用のボンディングワイヤ７を通じて電
気的に接続されている。この場合、各リード４Ａ、４Ｂ
間には入力回路及び出力回路以外の回路に接続された他
のリード４が配置されており、短絡用のボンディングワ
イヤ７はこれら他のリード４を跨いで接続されている。
このボンディングワイヤ７としては例えば絶縁膜被覆リ
ードを用いることができる。
【００１９】図２は図１のＩＣ１の配線接続構造の模式
図を示すもので、図５と比較して明らかなように、ＩＣ
チップ３上からパッケージ２に引き出された複数のリー
ド４のうち、入力回路（入力バッファー）の接地用配線
１０として設けられたリード４Ａと出力回路（出力バッ
ファー）の接地用配線１１として設けられたリード４Ｂ
は、パッケージ２内の各リード上で短絡用のボンディン
グワイヤ７を通じて接続されることにより、同電位に保
たれている。一方、従来のようにＩＣチップ３上では各
リード４Ａ、４Ｂ間にはボンディングワイヤ７は接続さ
れていない。
図を示すもので、図５と比較して明らかなように、ＩＣ
チップ３上からパッケージ２に引き出された複数のリー
ド４のうち、入力回路（入力バッファー）の接地用配線
１０として設けられたリード４Ａと出力回路（出力バッ
ファー）の接地用配線１１として設けられたリード４Ｂ
は、パッケージ２内の各リード上で短絡用のボンディン
グワイヤ７を通じて接続されることにより、同電位に保
たれている。一方、従来のようにＩＣチップ３上では各
リード４Ａ、４Ｂ間にはボンディングワイヤ７は接続さ
れていない。
【００２０】すなわち、短絡用のボンディングワイヤ７
は出力回路の接地用配線１１の一部であるリード４Ｂの
Ｂ点と、入力回路の接地用配線１０の一部であるリード
４ＡのＤ点との間に接続されており、出力回路で発生す
るノイズ電圧は、Ｃ点、Ｂ点、Ａ点の順序で大きくな
る。Ｃ点のノイズ電圧はほとんど０とみなせるため、Ｂ
点とＡ点のノイズ電圧の比は、ＢＣ間とＡＣ間のインダ
クタンスの比にほぼ等しくなる。小型パッケージにおい
ては、この比は１：２程度の場合が多いので、Ｂ点のノ
イズ電圧はＡ点のほぼ半分となる。
は出力回路の接地用配線１１の一部であるリード４Ｂの
Ｂ点と、入力回路の接地用配線１０の一部であるリード
４ＡのＤ点との間に接続されており、出力回路で発生す
るノイズ電圧は、Ｃ点、Ｂ点、Ａ点の順序で大きくな
る。Ｃ点のノイズ電圧はほとんど０とみなせるため、Ｂ
点とＡ点のノイズ電圧の比は、ＢＣ間とＡＣ間のインダ
クタンスの比にほぼ等しくなる。小型パッケージにおい
ては、この比は１：２程度の場合が多いので、Ｂ点のノ
イズ電圧はＡ点のほぼ半分となる。
【００２１】又、このＢ点のノイズ電圧はボンディング
ワイヤ７を通じて入力回路のＤ点に伝搬するが、入力回
路のＥ点が接地されていることにより、Ｄ点でのノイズ
電圧は出力回路のＢ点のノイズ電圧よりさらに小さくな
る。この結果、入力回路にはＤ点のノイズ電圧以上のノ
イズは伝搬しないので、従来の配線接続構造に比較して
１／３〜１／１０程度にノイズ電圧、すなわち同時切替
ノイズを低減することができる。一方、入力回路と出力
回路の各接地用配線の一部を構成しているリード４Ａ、
４Ｂはボンディングワイヤ７を通じて相互に接続されて
いるので、静電破壊対策の効果は損なわれずに得られ
る。
ワイヤ７を通じて入力回路のＤ点に伝搬するが、入力回
路のＥ点が接地されていることにより、Ｄ点でのノイズ
電圧は出力回路のＢ点のノイズ電圧よりさらに小さくな
る。この結果、入力回路にはＤ点のノイズ電圧以上のノ
イズは伝搬しないので、従来の配線接続構造に比較して
１／３〜１／１０程度にノイズ電圧、すなわち同時切替
ノイズを低減することができる。一方、入力回路と出力
回路の各接地用配線の一部を構成しているリード４Ａ、
４Ｂはボンディングワイヤ７を通じて相互に接続されて
いるので、静電破壊対策の効果は損なわれずに得られ
る。
【００２２】入力回路と出力回路の各接地用配線の一部
を構成しているリード４Ａ、４Ｂの配置方向と、これら
を相互に接続するボンディングワイヤ７の配置方向は、
両者の磁気的結合が最小となるように互いにほぼ直交す
る方向に配置するようにする。これは出力回路のＢ点か
らボンディングワイヤ７が入力回路のＤ点に分岐してい
ても、ＡＢ間のリードと磁気的結合が強くなると、相互
コンダクタンスが影響してＤ点のノイズ電圧がＡ点のノ
イズ電圧と変わりない大きさに増加するのを防止するた
めである。
を構成しているリード４Ａ、４Ｂの配置方向と、これら
を相互に接続するボンディングワイヤ７の配置方向は、
両者の磁気的結合が最小となるように互いにほぼ直交す
る方向に配置するようにする。これは出力回路のＢ点か
らボンディングワイヤ７が入力回路のＤ点に分岐してい
ても、ＡＢ間のリードと磁気的結合が強くなると、相互
コンダクタンスが影響してＤ点のノイズ電圧がＡ点のノ
イズ電圧と変わりない大きさに増加するのを防止するた
めである。
【００２３】本実施例では、この観点から、出力回路の
接地用配線１１のリード４Ｂから近い範囲では前記両者
をほぼ直交するように配置することで磁気的結合を抑
え、入力回路の接地用配線１０リード４Ａに接続する部
分では距離を大きくとることで磁気的結合が小さくなる
ように配慮している。
接地用配線１１のリード４Ｂから近い範囲では前記両者
をほぼ直交するように配置することで磁気的結合を抑
え、入力回路の接地用配線１０リード４Ａに接続する部
分では距離を大きくとることで磁気的結合が小さくなる
ように配慮している。
【００２４】又、静電破壊対策の観点からは、ＩＣチッ
プ３及びパッケージ２を含むＩＣ１内では入力回路及び
出力回路の各接地用配線１０、１１の各リード４Ａ、４
Ｂがボンディングワイヤ７を通じて接続されているの
で、どのリードが接地されても一定の破壊耐圧が保持で
きるため問題はない。これは、ＩＣチップ上で接続した
場合と比較して、接地用パッド間を接続する経路は遠回
りになるが、このように遠回りしても静電破壊対策上必
要な放電時間を十分確保できるためである。
プ３及びパッケージ２を含むＩＣ１内では入力回路及び
出力回路の各接地用配線１０、１１の各リード４Ａ、４
Ｂがボンディングワイヤ７を通じて接続されているの
で、どのリードが接地されても一定の破壊耐圧が保持で
きるため問題はない。これは、ＩＣチップ上で接続した
場合と比較して、接地用パッド間を接続する経路は遠回
りになるが、このように遠回りしても静電破壊対策上必
要な放電時間を十分確保できるためである。
【００２５】このような実施例１によれば次のような効
果が得られる。
果が得られる。
【００２６】入力回路の接地用配線１０の一部を構成し
ているリード４Ａと出力回路の接地用配線１１の一部を
構成しているリード４Ｂは、パッケージ２内の各リード
上で短絡用のボンディングワイヤ７を通じて接続される
と共に、入力回路と出力回路の各接地用敗線１０、１１
の各リード４Ａ、４Ｂはボンディングワイヤ７を通じて
相互に接続されているので、絶縁破壊対策の効果を損ね
ることなく同時切替ノイズによる誤動作を低減すること
ができる。
ているリード４Ａと出力回路の接地用配線１１の一部を
構成しているリード４Ｂは、パッケージ２内の各リード
上で短絡用のボンディングワイヤ７を通じて接続される
と共に、入力回路と出力回路の各接地用敗線１０、１１
の各リード４Ａ、４Ｂはボンディングワイヤ７を通じて
相互に接続されているので、絶縁破壊対策の効果を損ね
ることなく同時切替ノイズによる誤動作を低減すること
ができる。
【００２７】（実施例２）図３は本発明の実施例２によ
る半導体装置を示す斜視図で、多層基板を利用してＩＣ
１を組み立てる例を示している。多層基板８の表面には
ＩＣチップ３の電極パッドと導通するボンディングワイ
ヤ６が接続される複数のリード４が印刷されている。複
数のリード４の内、ＩＣチップ３の入力回路の接地用配
線の一部を構成するリード４Ａと、出力回路の接地用配
線の一部を構成するリード４Ｂとの間は、多層基板８に
設けられたスルーホール９を介して下層パターンに延長
されているスルーホール配線１２を通じて電気的に接続
されている。
る半導体装置を示す斜視図で、多層基板を利用してＩＣ
１を組み立てる例を示している。多層基板８の表面には
ＩＣチップ３の電極パッドと導通するボンディングワイ
ヤ６が接続される複数のリード４が印刷されている。複
数のリード４の内、ＩＣチップ３の入力回路の接地用配
線の一部を構成するリード４Ａと、出力回路の接地用配
線の一部を構成するリード４Ｂとの間は、多層基板８に
設けられたスルーホール９を介して下層パターンに延長
されているスルーホール配線１２を通じて電気的に接続
されている。
【００２８】このような実施例２によっても、入力回路
の接地用配線のリード４Ａと出力回路の接地用配線のリ
ード４Ｂは、多層基板８内のスルーホール９に接続され
ると共に、スルーホール配線１２を通じて相互に接続さ
れているので、絶縁破壊対策の効果を損ねることなく同
時切替ノイズによる誤動作を低減することができる。
の接地用配線のリード４Ａと出力回路の接地用配線のリ
ード４Ｂは、多層基板８内のスルーホール９に接続され
ると共に、スルーホール配線１２を通じて相互に接続さ
れているので、絶縁破壊対策の効果を損ねることなく同
時切替ノイズによる誤動作を低減することができる。
【００２９】（実施例３）図４は本発明の実施例３によ
る半導体装置を示す斜視図で、ＬＯＣ（ＬｅａｄＯｎ
Ｃｈｉｐ）構造に適用した例を示している。基板１３の
表面にはＩＣチップの電極パッドと導通するボンディン
グワイヤ６が接続される複数のリード４が絶縁体１４上
に設けられており、複数のリード４の内、ＩＣチップの
入力回路の接地用配線のリード４Ａと、出力回路の接地
用配線のリード４Ｂとの間は、短絡用のボンディングワ
イヤ７を通じて電気的に接続されている。各リード４
Ａ、４Ｂ間には入力回路及び出力回路以外の回路に接続
された他のリード４が配置されており、短絡用のボンデ
ィングワイヤ７はこれら他のリード４を跨いで接続され
ている。このボンディングワイヤ７としては例えば絶縁
膜被覆リードを用いることができる。
る半導体装置を示す斜視図で、ＬＯＣ（ＬｅａｄＯｎ
Ｃｈｉｐ）構造に適用した例を示している。基板１３の
表面にはＩＣチップの電極パッドと導通するボンディン
グワイヤ６が接続される複数のリード４が絶縁体１４上
に設けられており、複数のリード４の内、ＩＣチップの
入力回路の接地用配線のリード４Ａと、出力回路の接地
用配線のリード４Ｂとの間は、短絡用のボンディングワ
イヤ７を通じて電気的に接続されている。各リード４
Ａ、４Ｂ間には入力回路及び出力回路以外の回路に接続
された他のリード４が配置されており、短絡用のボンデ
ィングワイヤ７はこれら他のリード４を跨いで接続され
ている。このボンディングワイヤ７としては例えば絶縁
膜被覆リードを用いることができる。
【００３０】このような実施例３によっても、入力回路
の接地用配線のリード４Ａと出力回路の接地用配線のリ
ード４Ｂは、ボンディングワイヤ７を通じて相互に接続
されているので、絶縁破壊対策の効果を損ねることなく
同時切替ノイズによる誤動作を低減することができる。
の接地用配線のリード４Ａと出力回路の接地用配線のリ
ード４Ｂは、ボンディングワイヤ７を通じて相互に接続
されているので、絶縁破壊対策の効果を損ねることなく
同時切替ノイズによる誤動作を低減することができる。
【００３１】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００３２】例えば、前記実施例では短絡用のボンディ
ングワイヤ７を通じて接続される入力回路の接地用配線
のリード４Ａと出力回路の接地用配線のリード４Ｂは、
一組を相互に接続する例で示したが、必要に応じて複数
組を相互に接続することができる。
ングワイヤ７を通じて接続される入力回路の接地用配線
のリード４Ａと出力回路の接地用配線のリード４Ｂは、
一組を相互に接続する例で示したが、必要に応じて複数
組を相互に接続することができる。
【００３３】又、短絡用のボンディングワイヤ７を接続
する各リードの箇所にはボンディング性を確保するため
にメッキ処理を行うようにすることができ、さらに各リ
ードのボンディング箇所は部分的にリード幅を広げるよ
うにしても良い。
する各リードの箇所にはボンディング性を確保するため
にメッキ処理を行うようにすることができ、さらに各リ
ードのボンディング箇所は部分的にリード幅を広げるよ
うにしても良い。
【００３４】さらに、短絡用のボンディングワイヤ７は
通常用いられていボンディング線を用いて、通常のリー
ドフレームによって形成される各リードに対して接続を
行えば良いので、高価な材料を用いずに目的を達成する
ことができるため、価格対性能比を大幅に向上すること
ができる。
通常用いられていボンディング線を用いて、通常のリー
ドフレームによって形成される各リードに対して接続を
行えば良いので、高価な材料を用いずに目的を達成する
ことができるため、価格対性能比を大幅に向上すること
ができる。
【００３５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置の技術に適用した場合について説明したが、それに
限定されるものではない。本発明は、少なくともパッケ
ージから複数のリードが引き出されていて、これらリー
ドを入力回路及び出力回路として使用する条件のものに
は適用できる。
なされた発明をその背景となった利用分野である半導体
装置の技術に適用した場合について説明したが、それに
限定されるものではない。本発明は、少なくともパッケ
ージから複数のリードが引き出されていて、これらリー
ドを入力回路及び出力回路として使用する条件のものに
は適用できる。
【００３６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００３７】絶縁破壊対策の効果を損ねることなく同時
切替ノイズによる誤動作を低減することができる。
切替ノイズによる誤動作を低減することができる。
【図１】本発明の実施例１による半導体装置を示す断面
図である。
図である。
【図２】実施例１による半導体装置の配線接続構造を示
す模式図である。
す模式図である。
【図３】本発明の実施例２による半導体装置を示す斜視
図である。
図である。
【図４】本発明の実施例３による半導体装置を示す斜視
図である。
図である。
【図５】従来の半導体装置の配線接続構造を示す模式図
である。
である。
１…ＩＣ、２…パッケージ、３…ＩＣチップ、４…ＩＣ
のリード、５…ＩＣの電極パッド、６…ボンディングワ
イヤ、７…短絡用のボンディングワイヤ、８…多層基
板、９…スルーホール、１０…入力回路の接地用配線、
１１…出力回路の接地用配線、１２…スルーホール配
線、１３…基板、１４…絶縁体。
のリード、５…ＩＣの電極パッド、６…ボンディングワ
イヤ、７…短絡用のボンディングワイヤ、８…多層基
板、９…スルーホール、１０…入力回路の接地用配線、
１１…出力回路の接地用配線、１２…スルーホール配
線、１３…基板、１４…絶縁体。
Claims (5)
- 【請求項１】 半導体チップの周囲にこの電極パッドと
導通するリードが引き出され、これら半導体チップ及び
リードがパッケージによって封止されてなる半導体装置
において、前記リードのうち複数の接地用リード同士を
これらリード上で導体を通じて電気的に接続し、前記半
導体チップ上では電気的に接続しないことを特徴とする
半導体装置。 - 【請求項２】 前記複数の接地用リード同士を電気的に
接続する導体は、ボンディングワイヤからなることを特
徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記複数の接地用リード同士を電気的に
接続する導体は、スルーホール配線からなることを特徴
とする請求項１に記載の半導体装置。 - 【請求項４】 前記複数の接地用リード同士は、これら
リード間に配置された他のリードを、跨いで電気的に接
続されていることを特徴とする請求項１乃至請求項３の
いずれか１つに記載の半導体装置。 - 【請求項５】 前記複数のリード同士は、これらリード
の配置方向に対してほぼ直交する方向に配置された導体
を通じて電気的に接続されていることを特徴とする請求
項１乃至請求項４のいずれか１つに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21127794A JPH0878609A (ja) | 1994-09-05 | 1994-09-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21127794A JPH0878609A (ja) | 1994-09-05 | 1994-09-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878609A true JPH0878609A (ja) | 1996-03-22 |
Family
ID=16603266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21127794A Pending JPH0878609A (ja) | 1994-09-05 | 1994-09-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878609A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011049198A (ja) * | 2009-08-25 | 2011-03-10 | Nec Tokin Corp | リードフレーム及びインターポーザ |
-
1994
- 1994-09-05 JP JP21127794A patent/JPH0878609A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011049198A (ja) * | 2009-08-25 | 2011-03-10 | Nec Tokin Corp | リードフレーム及びインターポーザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6163071A (en) | BGA type semiconductor device and electronic equipment using the same | |
| JPH0521545A (ja) | 集積回路の試験装置 | |
| KR20100002113A (ko) | 반도체장치 및 반도체 집적회로 | |
| KR19980064367A (ko) | 집적 회로 칩 패키지용 차동 쌍 구성 | |
| US7649723B2 (en) | ESD protection substrate and integrated circuit utilizing the same | |
| KR101004684B1 (ko) | 적층형 반도체 패키지 | |
| US7164194B2 (en) | BGA type semiconductor device and electronic equipment using the same | |
| US7170361B1 (en) | Method and apparatus of interposing voltage reference traces between signal traces in semiconductor devices | |
| JPH0555380A (ja) | 半導体集積回路装置 | |
| JPH04340732A (ja) | 実装回路装置 | |
| JP3351440B2 (ja) | 半導体集積回路 | |
| JP3514221B2 (ja) | プリント配線基板 | |
| US11804425B2 (en) | Electronic device and wiring board | |
| JPH0878609A (ja) | 半導体装置 | |
| US7015588B2 (en) | Semiconductor device | |
| JP2674553B2 (ja) | 半導体装置 | |
| JP2002164509A (ja) | 半導体装置 | |
| JP3048205B2 (ja) | マルチチップモジュール | |
| US20090206946A1 (en) | Apparatus and method for reducing propagation delay in a conductor | |
| JP2685135B2 (ja) | 半導体集積回路 | |
| JP2000223799A (ja) | 配線基板及びその製造方法 | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
| JPH04369226A (ja) | 半導体集積回路装置 | |
| KR20080086042A (ko) | 커플링 노이즈가 감소된 반도체 칩 패키지 | |
| JPH0575012A (ja) | 半導体集積装置 |