CN106341097B - 共模滤波器与电路结构 - Google Patents
共模滤波器与电路结构 Download PDFInfo
- Publication number
- CN106341097B CN106341097B CN201510388876.2A CN201510388876A CN106341097B CN 106341097 B CN106341097 B CN 106341097B CN 201510388876 A CN201510388876 A CN 201510388876A CN 106341097 B CN106341097 B CN 106341097B
- Authority
- CN
- China
- Prior art keywords
- wiring layer
- capacitive plate
- conductive capacitive
- conductive
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/42—Balance/unbalance networks
- H03H7/425—Balance-balance networks
- H03H7/427—Common-mode filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0123—Frequency selective two-port networks comprising distributed impedance elements together with lumped impedance elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1758—Series LC in shunt or branch path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
Abstract
本发明揭露一种共模滤波器与电路结构。共模滤波器包含第一传输线、第二传输线、第一布线层、第二布线层以及第三布线层。第一布线层包含第一导电电容板,其中至少部分第一传输线位于第一布线层,且第一传输线电性连接第一导电电容板。第二布线层包含第二导电电容板以及第一电感,且第二导电电容板电性连接第一电感。第三布线层包含第三导电电容板,其中至少部分第二传输线位于第三布线层,且第二传输线电性连接第三导电电容板。并且,第一导电电容板至少部分面对第二导电电容板。第二导电电容板至少部分面对第三导电电容板。
Description
技术领域
本发明是有关于一种滤波器,特别是一种共模滤波器以及包含此共模滤波器的电路结构。
背景技术
随着人类对电子装置的需求越来越高,高传输效率的特性已逐渐成为新一代的电子装置的基本需求。然而,在满足高效传输的需求时,确也造成了一些不可预期的情况。举例而言,由于信号传输的频率不断地提高,电磁波也易于随着介质向外传播,因此造成所谓的电磁干扰(Electromagnetic Interference,EMI)。此电磁干扰有害于人体也可能使制作的电路布局无法通过一些安全规格标准的认证。
在此种情况下,差动传输线(differential transmission-line)具有抵抗电磁干扰且较不受地面电压的扰动影响,因此被广泛地使用。然而,在有限的电路布局中,为了要容纳复杂的电路结构,差动传输线必须具有转折或转角。此转折或转角常常造成差动传输线不等长而产生共模杂讯。
因此,一些抑制共模杂讯的方法被提出。例如,共模扼流圈(common mode chock)是最典型的一种。共模扼流圈是由两个独立且圈数相同的线圈绕在同一个磁铁上所构成,结构上相当于一个绕线的磁芯线圈,可对共模杂讯产生高导电性阻抗,并对差模信号产生近乎零的阻抗。然而,共模扼流圈通常只能工作在MHz的范围,由于铁磁性材料(ferromagnetic)的频率特性和寄生效应,使得共模扼流圈不易设计在GHz以上的高频段。此外,共模扼流圈复杂的结构也较不适于现今微缩化的电路。
是以,一种使用图案化接地结构来消除共模杂讯的共模滤波器被提出,其可工作在GHz的范围且成本较低。然而,由于图案化的接地结构尺寸势必为传输信号波长的二分之一或四分之一,因此会占据印刷电路板大片的接地区域,使得制作的共模滤波器的面积无法有效缩减。
综合上述,如何提出一种共模滤波器,以解决已知技术中,面积过大且高频操作效率不佳的缺点,实为目前亟欲解决的技术问题。
发明内容
本发明的一方面是在提供一种共模滤波器。
根据本发明的一实施方式,共模滤波器包含第一传输线、第二传输线、第一布线层、第二布线层以及第三布线层。第一布线层包含第一导电电容板,其中至少部分第一传输线位于第一布线层,且第一传输线电性连接第一导电电容板。第二布线层包含第二导电电容板以及第一电感,且第二导电电容板电性连接第一电感。第三布线层包含第三导电电容板,其中至少部分第二传输线位于第三布线层,且第二传输线电性连接第三导电电容板。并且,第一导电电容板至少部分面对第二导电电容板。第二导电电容板至少部分面对第三导电电容板。
由于第一导电电容板至少部分面对第二导电电容板,且第二导电电容板至少部分面对第三导电电容板,因此第一导电电容板与第二导电电容板可形成第一电容,第二导电电容板与第三导电电容板之间可形成第二电容。又第一电感电性连接第二导电电容板,故第一导电电容板、第二导电电容板、第三导电电容板以及第一电感之间可形成电感电容电路(LC电路)。通过调整LC电路中电感与电容的值,上述LC电路可作为一共模滤波器使用。
本发明的另一方面是在提供一种电路结构。
根据本发明的一实施方式,电路结构包含第一传输线、第二传输线、第一布线层、第二布线层、第三布线层以及第一通孔。第一布线层包含第一导电电容板,其中至少部分第一传输线位于第一布线层,且第一传输线电性连接第一导电电容板。第二布线层包含第二导电电容板以及第一电感,且第二导电电容板电性连接第一电感。第三布线层包含第三导电电容板。第一通孔横跨第一布线层、第二布线层以及第三布线层,其中第二传输线通过第一通孔电性连接第三导电电容板。并且,第一导电电容板至少部分面对第二导电电容板,第二导电电容板至少部分面对第三导电电容板。
上述电路结构在第一传输线与第二传输线的传递路径上形成共模滤波器。更进一步而言,在多个布线层中,势必需要制作通孔以电性连接不同的布线层。电路结构通过在不同的布线层中形成导电电容板以及电感等结构,使得第一传输线与第二传输线横跨不同的布线层时形成LC滤波电路,其制造简单且还可在不增加现有电路的布局面积下,于第一传输线以及第二传输线的传递路径上形成共模滤波器。
附图说明
图1为本发明一实施方式的电路结构的局部透视图;
图2为本发明一实施方式的电路结构内的共模滤波器的立体线路图;
图3为沿着图1的线段3-3的剖面图的一实施方式;
图4为本发明一实施方式的共模滤波器的等效电路图;
图5为本发明一实施方式的差模/共模插入损耗的分析图;
图6为本发明一实施方式的共模滤波器的等效电路图;
图7为本发明一实施方式的共模滤波器的共模杂讯的差路损耗的分析图。
具体实施方式
以下将以附图揭露本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。
图1为本发明一实施方式的电路结构的局部透视图,图2为本发明一实施方式的电路结构内的共模滤波器的立体线路图,图3为沿着图1的线段3-3的剖面图的一实施方式。请参考图1至图3,电路结构10包含第一传输线101、第二传输线102、第一布线层W1、第二布线层W2、第三布线层W3以及第一通孔PTH1。于本实施方式中,第一通孔PTH1为一盲埋孔(micro-via),但本发明并不以此为限。于实际应用中,第一通孔PTH1可为一贯穿孔(plating through hole)。
第一布线层W1包含第一导电电容板104,其中至少部分第一传输线101位于第一布线层W1,且第一传输线101电性连接第一导电电容板104。第二布线层W2包含第二导电电容板108以及第一电感L1,且第二导电电容板108电性连接第一电感L1。第三布线层W3包含第三导电电容板110。第一通孔PTH1横跨第一布线层W1、第二布线层W2以及第三布线层W3,其中第二传输线102通过第一通孔PTH1电性连接第三导电电容板110。
在本实施方式中,在第一布线层W1、第二布线层W2与第三布线层W3的层叠方向上,第一导电电容板104至少部分面对第二导电电容板108,且第二导电电容板108至少部分面对第三导电电容板110。如此一来,第一导电电容板104与第二导电电容板108可形成第一电容C1,第二导电电容板108与第三导电电容板110可形成第二电容C2。此外,由于第一电感L1电性连接第二导电电容板108,因此第一导电电容板104、第二导电电容板108、第三导电电容板110以及第一电感L1之间可形成电感电容电路(LC电路)。由于LC电路具有滤波的功能,且LC滤波电路工作的频率与频宽的大小可由电感与电容的值所决定,因此本实施方式的电路结构10可作为滤波器使用。
更进一步言之,本实施方式通过在多个布线层之间形成导电电容板以及电感的结构,以在多个布线层中形成滤波器。在本发明的一实施方式中,第一传输线101与第二传输线102可用来传递差模信号,而为了有效地抑制差模信号中的共模杂讯,可在第一传输线101与第二传输线102的传递路径中形成LC滤波电路。并且,通过调整LC滤波电路中电感与电容的值,使得LC滤波电路可有效地抑制某个频带范围内的共模杂讯。也就是说,图1至图3中的第一传输线101、第二传输线102、第一导电电容板104、第二导电电容板108、第三导电电容板110以及第一电感L1可作为一共模滤波器100,其制造简单且又不占据大量的面积。
在一实施方式中,第一导电电容板104在第三布线层W3上的第一正投影P1与第二导电电容板108在第三布线层W3上的第二正投影P2互相重叠,且第一正投影P1与第二正投影P2亦与第三导电电容板110重叠。亦即,第一导电电容板104、第二导电电容板108以及第三导电电容板110两两相互面对,但本发明不以此为限。在其他实施方式中,第一导电电容板104可不必面对第三导电电容板110。只要第一导电电容板104与第二导电电容板108形成第一电容C1,第二导电电容板108与第三导电电容板110形成第二电容C2,且第一电感L1电性连接第二导电电容板108,即可形成具滤波功能的LC电路。
在一实施方式中,电路结构10还包含第一介电层112以及第二介电层114。第一介电层112位于第一布线层W1与第二布线层W2之间,第二介电层114位于第二布线层W2与第三布线层W3之间。更进一步而言,第一介电层112可位于第一布线层W1的第一导电电容板104以及第二布线层W2的第二导电电容板108之间以分隔两者,且第二介电层114可位于第二布线层W2的第二导电电容板108与第三布线层W3的第三导电电容板110之间以分隔两者,使得第一导电电容板104与第二导电电容板108可形成第一电容C1,并使得第二导电电容板108与第三导电电容板110可形成第二电容C2,但本发明不以此为限。在其他实施方式中,第一电容C1与第二电容C2可为空气电容器(air dielectric capacitor)。亦即,第一导电电容板104与第二导电电容板108之间,以及第二导电电容板108以及第三导电电容板110之间可不具有实体的介电层。
请继续参考图1至图3,电路结构10可还包含第二通孔PTH2。第二通孔PTH2横跨第一布线层W1、第二布线层W2以及第三布线层W3,其中至少部分第一传输线101位于第二通孔PTH2中。并且,第一导电电容板104、第二导电电容板108以及第三导电电容板110位于第一通孔PTH1以及第二通孔PTH2之间。于本实施方式中,第二通孔PTH2为一贯穿孔。
进一步而言,在具有多个布线层的电路结构10中,势必需要制作通孔以电性连接不同的布线层。在本发明的实施方式中,可用以传递差模信号的第一传输线101以及第二传输线102分别至少部分位于第二通孔PTH2以及第一通孔PTH1中。因此,通过在第一通孔PTH1以及第二通孔PTH2之间的空间制作第一导电电容板104、第二导电电容板108以及第三导电电容板110,可有效地利用第一通孔PTH1以及第二通孔PTH2之间的空间,并且还可在不增加现有电路的布局面积下,于第一传输线101以及第二传输线102的传递路径上形成共模滤波器100。
请参考图3,在一实施方式中,第二布线层W2位于第一布线层W1与第三布线层W3之间。亦即,第二布线层W2的第二导电电容板108电性连接第一电感L1,且位于第一导电电容板104以及第三导电电容板110之间,此结构是形成第一电感L1电性连接于第一电容C1与第二电容C2之间的LC滤波电路,但本发明不以此为限。
接着,请一并参考图3至图4,其中图4为本发明一实施方式的共模滤波器100的等效电路图。如图所示,共模滤波器100的等效电路图可为LC电路,其中第一电感L1可电性连接至一接地电位。亦即,第一电感L1可电性连接于第二导电电容板108与一接地电位之间。如此一来,当第一传输线101与第二传输线102自输入端Vin传递差模信号时,由于差模信号的振幅相同且相位相反,因此差模信号不会通过第一电感L1。也就是说,对差模信号而言,第一电感L1并不存在。当第一传输线101与第二传输线102之间存在共模杂讯时,由于共模杂讯的相位相同,因此当此共模杂讯符合此LC电路的共振频率时,共模杂讯便会在LC电路中振荡,而不会被传递至输出端Vout。故,当第一传输线101与第二传输线102自输入端Vin输入的差模信号具有共模杂讯时,只有差模信号会到达输出端Vout,而达到抑制共模杂讯的功效。
更进一步而言,请参考图5,其为本发明一实施方式的差模/共模插入损耗的分析图。如图5所示,共模杂讯S1大约在8.35GHz的频率时,其插入损耗达到将近21分贝(dB)。另外,差模信号S2则不受影响,代表当信号传输的中心频率发生在8.35GHz时,电路结构10中的共模滤波器100可有效地抑制差模信号中的共模杂讯。
接着,请回到图2与图3。在部分实施方式中,电路结构10可还包含第四布线层W4、第五布线层W5以及第六布线层W6。第四布线层W4包含第四导电电容板116。第五布线层W5包含第五导电电容板118以及第二电感L2,且第五导电电容板118电性连接第二电感L2。第六布线层W6包含第六导电电容板120。此外,第一通孔PTH1以及第二通孔PTH2横跨第一至第六布线层W1~W6,第一传输线101可通过第二通孔PTH2电性连接至第六导电电容板120,第二传输线102可通过第一通孔PTH1电性连接至第四导电电容板116。
在第四布线层W4、第五布线层W5与第六布线层W6的层叠方向上,第四导电电容板116可至少部分面对第五导电电容板118,且第五导电电容板118可至少部分面对第六导电电容板120。如此一来,第四导电电容板116与第五导电电容板118可形成第三电容C3,第五导电电容板118与第六导电电容板120可形成第四电容C4。此外,由于第二电感L2电性连接第五导电电容板118,因此第四导电电容板116、第五导电电容板118、第六导电电容板120以及第二电感L2之间可形成电路结构10中的另一个LC滤波电路。
并且,通过调整LC滤波电路中电感与电容的值,可决定LC滤波电路的工作频率与频宽大小,使得第四导电电容板116、第五导电电容板118、第六导电电容板120以及第二电感L2可作为电路结构10中的另一个共模滤波器200。如此一来,通过在电路结构10中形成两个共模滤波器100、200,可在电路结构10过滤掉两个不同中心频率的共模杂讯。
请参考图3,在一实施方式中,第一布线层W1至第三布线层W3中的任两相邻的布线层,以及第四布线层W4至第六布线层W6中的任两相邻的布线层具有第一间距D1,而第三布线层W3与第四布线层W4之间具有第二间距D2,其中第二间距D2大于第一间距D1,以避免电路结构10中的共模滤波器100与共模滤波器200之间的距离太过靠近而互相影响。举例而言,若第三导电电容板110与第四导电电容板116之间若太过靠近,则可能产生无法忽视的寄生电容,而改变共模滤波器100、200的工作频率。在一实施例中,第一间距D1可为30微米,第二间距D2可为800微米,但本发明不以此为限。
请继续参考图2与图3,第四导电电容板116、第五导电电容板118以及第六导电电容板120可位于第一通孔PTH1与第二通孔PTH2之间。由于在具有多个布线层的电路结构10中,势必需要制作通孔以电性连接不同的布线层,因此将第一通孔PTH1以及第二通孔PTH2之间的空间用来制作第四导电电容板116、第五导电电容板118以及第六导电电容板120,可在不增加现有电路的布局面积下,于第一传输线101以及第二传输线102的传递路径上形成共模滤波器200。
请参考图3,在一实施方式中,第五布线层W5电性连接第二电感L2,且位于第四布线层W4与第六布线层W6之间,此结构是形成第二电感L2连接于第三电容C3与第四电容C4之间的LC滤波电路。第四布线层W4、第五布线层W5以及第六布线层W6之间的位置关系类似于前述第一布线层W1、第二布线层W2以及第三布线层W3之间的位置关系,在此便不赘述。
接着,请一并参考图6至图7,其中图6为本发明一实施方式的共模滤波器100、200的等效电路图,图7为本发明一实施方式的共模滤波器100、200的共模杂讯的差路损耗的分析图。如图所示,两个并连的共模滤波器100、200可在电路结构10中过滤掉两个不同中心频率的共模杂讯。由图7的分析图可知,当电路结构10中只具有共模滤波器100或者只具有共模滤波器200时,共模杂讯S3、S4分别在8.35GH与6.75GHz的频率下可获得较大的插入损耗(大于15dB)。当电路结构10中同时具有共模滤波器100与共模滤摸器200时,共模杂讯S5在8.35GH与6.75GHz的频率的插入损耗稍微减少(介于8dB至13dB之间)。然而,当电路结构10中不具有任何的共模滤波器时,共模杂讯S6的插入损耗在8.35GH与6.75GHz的频率皆小于1dB。由此可知,通过在电路结构10中形成两个共模滤波器100、200,可有效地在电路结构10过滤掉两个不同中心频率的共模杂讯。
接着,请回到图1至图3。在一实施方式中,电路结构10可还包含第一导电锡球(solder ball)121以及第二导电锡球122。第一导电锡球121与第二导电锡球122位于第六布线层W6远离第五布线层W5的一侧,且第一导电锡球121与第二导电锡球122分别电性连接第一传输线101与第二传输线102。
在一实施方式中,电路结构10可为多层印刷电路板(Multi-layer PrintedCircuit Board)。第一导电锡球121与第二导电锡球122可为电路结构10的外部连接点。第一传输线101与第二传输线102可连接至电路结构10的一晶片(未绘示)。
在一实施方式中,上述第一至第六布线层W1~W6可包含各种导电线路。应了解的是,在图1至图3的实施方式中,除了共模滤波器100、200的相关导电线路外,图1至图3并未明确绘示出第一布线层W1至第六布线层W6的其他导电线路。
在一实施方式中,电路结构10可还包含一电源线路层W7(绘示于图1),电源线路层W7可与外部的电源电路连接。此外,应了解的是,在部分实施方式中,任两相邻的第一至第六布线层W1~W6以及电源线路层W7之间可还包含介电层,以避免不同的布线层中的导电线路短路。
在一实施方式中,第一传输线101以及第二传输线102可例如为长条形的平面微带线(micro strip line),但本发明不以此为限。第一导电电容板104、第二导电电容板108、第三导电电容板110、第四导电电容板116、第五导电电容板118以及第六导电电容板120可例如为矩形的电极板,但本发明不以此为限。第一电感L1与第二电感L2可为平面电感装置,例如为平面螺旋纹电感或平面曲折型电感。以图1与图2的实施方式为例,第一电感L1与第二电感L2可为平面螺旋纹电感,其可包含至少一线圈部107,且线圈部107可电性连接于第二导电电容板108与一接地电位之间。更具体而言,线圈部107可由一末端107a螺旋绕入一内部点107b,其中末端107a可电性连接第二导电电容板108,内部点107b可电性连接至一接地电位。
综上所述,本发明的电路结构可在差动传输线的传递路径上形成共模滤波器,以抑制差模信号中的共模杂讯。更进一步而言,电路结构可具有多个布线层。差动传输线必须通过通孔连接于不同的布线层中,而本发明可在两通孔之间形成电容与电感的结构,以形成LC滤波电路。因此,本发明可在不增加现有电路的布局面积下,于两传输线的传递路径上形成共模滤波器,其制造简单且又不占据大量的面积。
虽然本发明已以实施方式揭露如上,然其并非用以限定本发明,任何熟悉此技艺者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
Claims (12)
1.一种共模滤波器,其特征在于,包含:
一第一传输线;
一第二传输线;
一第一布线层,包含一第一导电电容板,其中至少部分该第一传输线位于该第一布线层,且该第一传输线电性连接该第一导电电容板;
一第二布线层,包含一第二导电电容板以及一第一电感,且该第二导电电容板电性连接该第一电感;以及
一第三布线层,包含一第三导电电容板,其中该第二传输线电性连接该第三导电电容板;
其中,该第二布线层位于该第一布线层与该第三布线层之间;
其中,该第一导电电容板至少部分面对该第二导电电容板,该第二导电电容板至少部分面对该第三导电电容板。
2.根据权利要求1所述的共模滤波器,其特征在于,该第一电感为一平面电感装置,且该第一电感电性连接至一接地电位。
3.根据权利要求1所述的共模滤波器,其特征在于,还包含:
一第一介电层,位于该第一布线层与该第二布线层之间;以及
一第二介电层,位于该第二布线层与该第三布线层之间。
4.一种电路结构,其特征在于,包含:
一第一传输线;
一第二传输线;
一第一布线层,包含一第一导电电容板,其中至少部分该第一传输线位于该第一布线层,且该第一传输线电性连接该第一导电电容板;
一第二布线层,包含一第二导电电容板以及一第一电感,且该第二导电电容板电性连接该第一电感;
一第三布线层,包含一第三导电电容板;以及
一第一通孔,横跨该第一布线层、该第二布线层以及该第三布线层,其中该第二传输线通过该第一通孔电性连接该第三导电电容板;
其中,该第二布线层位于该第一布线层与该第三布线层之间;
其中,该第一导电电容板至少部分面对该第二导电电容板,该第二导电电容板至少部分面对该第三导电电容板。
5.根据权利要求4所述的电路结构,其特征在于,还包含:
一第二通孔,横跨该第一布线层、该第二布线层以及该第三布线层,其中至少部分该第一传输线位于该第二通孔中,且该第一导电电容板、该第二导电电容板以及该第三导电电容板位于该第一通孔与该第二通孔之间。
6.根据权利要求4所述的电路结构,其特征在于,该第一电感为一平面电感装置,该第一电感由一末端螺旋绕入一内部点,并由该内部点电性连接至一接地电位,且该末端是电性连接该第二导电电容板。
7.根据权利要求4所述的电路结构,其特征在于,还包含:
一第一介电层,位于该第一导电电容板与该第二导电电容板之间;以及
一第二介电层,位于该第二导电电容板与该第三导电电容板之间。
8.根据权利要求4所述的电路结构,其特征在于,还包含:
一第四布线层,包含一第四导电电容板;
一第五布线层,包含一第五导电电容板以及一第二电感,且该第五导电电容板电性连接该第二电感;
一第六布线层,包含一第六导电电容板,其中该第四导电电容板至少部分面对该第五导电电容板,该第五导电电容板至少部分面对该第六导电电容板;以及
一第二通孔,横跨该第一至该第六布线层,其中该第一传输线通过该第二通孔电性连接该第六导电电容板;
其中,该第五布线层位于该第四布线层与该第六布线层之间;
其中,该第一通孔还横跨该第四至该第六布线层,且该第二传输线通过该第一通孔电性连接该第四导电电容板。
9.根据权利要求8所述的电路结构,其特征在于,该第四导电电容板、该第五导电电容板以及该第六导电电容板位于该第一通孔与该第二通孔之间。
10.根据权利要求8所述的电路结构,其特征在于,还包含一第一导电锡球与一第二导电锡球,其中该第一导电锡球与该第二导电锡球位于该第六布线层远离该第五布线层的一侧,且该第一导电锡球与该第二导电锡球分别电性连接该第一传输线与该第二传输线。
11.根据权利要求8所述的电路结构,其特征在于,该第二电感为一平面电感装置,且该第二电感单元包含一线圈部,该线圈部电性连接于该第五导电电容板与一接地电位之间。
12.根据权利要求8所述的电路结构,其特征在于,该第一布线层至该第三布线层中的任两相邻布线层以及该第四布线层至该第六布线层中的任两相邻布线层具有一第一间距,而该第三布线层与该第四布线层之间具有一第二间距,该第二间距大于该第一间距。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510388876.2A CN106341097B (zh) | 2015-07-06 | 2015-07-06 | 共模滤波器与电路结构 |
US14/863,458 US9729123B2 (en) | 2015-07-06 | 2015-09-24 | Common-mode filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510388876.2A CN106341097B (zh) | 2015-07-06 | 2015-07-06 | 共模滤波器与电路结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106341097A CN106341097A (zh) | 2017-01-18 |
CN106341097B true CN106341097B (zh) | 2019-06-18 |
Family
ID=57731425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510388876.2A Active CN106341097B (zh) | 2015-07-06 | 2015-07-06 | 共模滤波器与电路结构 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9729123B2 (zh) |
CN (1) | CN106341097B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6789667B2 (ja) * | 2016-05-13 | 2020-11-25 | 日本ルメンタム株式会社 | プリント回路基板、及び光モジュール |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201243075Y (zh) * | 2008-03-28 | 2009-05-20 | 深圳市麦捷微电子科技股份有限公司 | 叠层片式微波带通滤波器 |
EP2439845A1 (en) * | 2010-07-30 | 2012-04-11 | National Taiwan University | Common mode noise suppression circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI371134B (en) | 2008-08-29 | 2012-08-21 | Univ Nat Taiwan | Common mode wave filter device and method applicable to defected ground structure |
TWI466146B (zh) * | 2010-11-15 | 2014-12-21 | Inpaq Technology Co Ltd | 共模濾波器及其製造方法 |
US9246463B2 (en) * | 2013-03-07 | 2016-01-26 | Panduit Corp. | Compensation networks and communication connectors using said compensation networks |
WO2015087794A1 (ja) * | 2013-12-09 | 2015-06-18 | 株式会社村田製作所 | コモンモードフィルタおよびesd保護回路付きコモンモードフィルタ |
-
2015
- 2015-07-06 CN CN201510388876.2A patent/CN106341097B/zh active Active
- 2015-09-24 US US14/863,458 patent/US9729123B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201243075Y (zh) * | 2008-03-28 | 2009-05-20 | 深圳市麦捷微电子科技股份有限公司 | 叠层片式微波带通滤波器 |
EP2439845A1 (en) * | 2010-07-30 | 2012-04-11 | National Taiwan University | Common mode noise suppression circuit |
Also Published As
Publication number | Publication date |
---|---|
US9729123B2 (en) | 2017-08-08 |
US20170012595A1 (en) | 2017-01-12 |
CN106341097A (zh) | 2017-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105657964B (zh) | 高频信号线路及包括该高频信号线路的电子设备 | |
WO2012124374A1 (ja) | 方向性結合器 | |
TWI597890B (zh) | 定向耦合器 | |
JPH10261889A (ja) | プリント回路基板に装着可能なフェライトemiフィルタ | |
WO2014171266A1 (ja) | インダクタ素子、インダクタブリッジおよび高周波フィルタ | |
JP2017220686A (ja) | ノイズ除去フィルタ | |
CN107333383A (zh) | 印刷电路板 | |
JP2011004324A (ja) | 積層複合フィルタ | |
CN219164535U (zh) | 滤波器电路以及包含该滤波器电路的电源装置 | |
CN106341097B (zh) | 共模滤波器与电路结构 | |
JP2008258464A (ja) | 回路基板および差動伝送機器 | |
US7782157B2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
JP2003087074A (ja) | 積層型フィルタ | |
JP6202859B2 (ja) | プリント回路板及び電子機器 | |
TWI483453B (zh) | 用以抑制電磁輻射(emi)之雜訊濾除電路 | |
TW201611403A (zh) | 諧波抑制濾波電路 | |
JP5542231B1 (ja) | 多層回路基板 | |
WO2016129199A1 (ja) | 構造体および配線基板 | |
TWI484693B (zh) | 數位電子元件 | |
TWM599507U (zh) | 使用串列環形地平面結構之寬頻共模抑制濾波裝置 | |
JP4303207B2 (ja) | 高周波差動信号用フィルタ | |
JP2006332979A (ja) | ハイパスフィルタ | |
JP2005347379A (ja) | コモンモードフィルタ | |
WO2021251354A1 (ja) | フィルタ回路 | |
JP2008042433A (ja) | 積層型ハイパスフィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |