TWI597890B - 定向耦合器 - Google Patents

Description

定向耦合器

本發明係關於一種定向耦合器，更特定而言，具備電磁耦合之主線路及副線路之定向耦合器。

作為與習知之定向耦合器相關之發明，已知有例如專利文獻1所記載之定向耦合器。在該定向耦合器中，呈螺旋狀之第1耦合線及與第1耦合線呈相同形狀之第2耦合線透過電介質層相對。由此，第1耦合線與第2耦合線互相電磁耦合，構成定向耦合器。

而，欲在專利文獻1所記載之定向耦合器中對第1耦合線與第2耦合線之耦合度進行微調之情況下，則考慮對設置在第1耦合線與第2耦合線之間之電介質層之厚度進行調整。然而，第1耦合線設置在一電介質層上，第2耦合線設置在另一電介質層上。因此，若對設置在第1耦合線與第2耦合線之間之電介質層之厚度進行調整，則整個第1耦合線與整個第2耦合線會遠離或靠近，因此此等之耦合度會產生較大變動。因此，在專利文獻1所記載之定向耦合器中難以對第1耦合線與第2耦合線之耦合度進行微調。

專利文獻1：日本特許第3203253號

因此，本發明之目的在於提供一種能對主線路與副線路之耦合度進行微調之定向耦合器。

本發明之一形態之定向耦合器之特徵在於，具備：積層複數個電介質層而構成之積層體；將第1主線路部及第2主線路部依次串聯連接而構成、且設置於前述積層體之主線路；以及將與前述第1主線路部電磁耦合之第1副線路部以及與前述第2主線路部電磁耦合之第2副線路部依次串聯連接而構成、且設置在前述積層體中、較前述主線路更靠積層方向之一側之副線路；前述第2主線路部設置於與設置前述第1主線路部之前述電介質層不同之前述電介質層，以及/或者，前述第2副線路部設置於與設置前述第1副線路部之前述電介質層不同之前述電介質層。

根據本發明，能對主線路與副線路之耦合度進行微調。

C1~C4‧‧‧電容器

M‧‧‧主線路

M1~M3‧‧‧主線路部

S‧‧‧副線路

S1~S3‧‧‧副線路部

v1~v8、v10~v21、v31~v34‧‧‧通孔導體

10a~10e‧‧‧定向耦合器

12‧‧‧積層體

14a~14j‧‧‧外部電極

15a~15h‧‧‧折返部

16a~16m‧‧‧電介質層

18a、18b、20a、20b‧‧‧引出導體

22、24、28、40a、40b‧‧‧接地導體

26a~26d‧‧‧電容器導體

圖1係第1實施形態至第5實施形態之定向耦合器10a~10e之等效電路圖。

圖2係第1、第2及第4實施形態之定向耦合器10a、10b、10d之外觀立體圖。

圖3係第1實施形態之定向耦合器10a之積層體12之分解立體圖。

圖4係第2實施形態之定向耦合器10b之積層體12之分解立體圖。

圖5係第3實施形態之定向耦合器10c之積層體12之分解立體圖。

圖6係第4實施形態之定向耦合器10d之積層體12之分解立體圖。

圖7係第5實施形態之定向耦合器10e之外觀立體圖。

圖8係第5實施形態之定向耦合器10e之積層體12之分解立體圖。

以下，對本發明之實施形態之定向耦合器進行說明。

(第1實施形態)

以下，參照圖式對第1實施形態之定向耦合器進行說明。圖1係第1實施形態至第5實施形態之定向耦合器10a~10e之等效電路圖。

對定向耦合器10a之電路構成進行說明。定向耦合器10a在規定之頻帶下使用。規定之頻帶例如使用LTE(Long Term Evolution)之頻帶(例如698MHz~3800MHz)。

定向耦合器10a作為電路構成具備外部電極14a~14j、主線路M、副線路S、以及電容器C1~C4。主線路M連接在外部電極14a、14b之間，包含主線路部M1~M3。主線路部M1~M3依次串聯連接在外部電極14a、14b之間。

副線路S連接在外部電極14c、14d之間，包含副線路部S1~S3。副線路部S1~S3依次串聯連接在外部電極14c、14d之間。

此外，主線路部M1與副線路部S1彼此電磁耦合。主線路部M2與副線路部S2互相電磁耦合。主線路部M3與副線路部S3互相電磁耦合。此外，主線路部M2與副線路部S2如後述，與主線路部M1和副線路部S1相較更為接近，且與主線路部M3和副線路部S3相較更為接近。

電容器C1連接在外部電極14a與外部電極14e~14j之間。電容器C2連接在外部電極14b與外部電極14e~14j之間。電容器C3連接在外部電極14c與外部電極14e~14j之間。電容器C4連接在外部電極14d 與外部電極14e~14j之間。

在以上之定向耦合器10a中，外部電極14a用作輸入埠，外部電極14b用作輸出埠。另外，將外部電極14c用作為耦合埠，將外部電極14d用作為以50Ω進行終端化之終端埠。此外，外部電極14e~14j用作接地之接地埠。而且，若訊號對外部電極14a輸入，則該訊號從外部電極14b輸出。進而，由於主線路M與副線路S之間進行電磁耦合，因此，由外部電極14c輸出具有與從外部電極14b輸出之訊號之功率成正比之功率之訊號。

接下來，參照圖式對第1實施形態之定向耦合器10a之具體構成進行說明。圖2是第1實施形態、第2實施形態及第4實施形態之定向耦合器10a~10d之外觀立體圖。圖3是第1實施形態之定向耦合器10a之積層體12之分解立體圖。以下，將積層方向定義為上下方向，將從上側俯視時之定向耦合器10a之長邊方向定義為前後方向，將從上側俯視時之定向耦合器10a之短邊方向定義為左右方向。

定向耦合器10a如圖2和圖3所示，具備：積層體12、外部電極14a~14j、主線路M、副線路S、引出導體18a、18b、20a、20b、接地導體22、24、電容器導體26a~26d、以及通孔導體v1、v4、v5、v8。

積層體12係，如圖2所示，呈長方體狀，如圖3所示，由電介質陶瓷構成之長方形狀之電介質層16a~16k以由上側向下側之順序進行排列之方式進行積層而構成。以下，將積層體12上側之主面稱為上側面，將下側之主面稱為下側面。將積層體12前側之端面稱為前側面，就後側之端面稱為後側面。將積層體12右側之側面稱為右側面，將左側之側面稱為 左側面。在將定向耦合器10a安裝到電路基板上時，積層體12之底面成為與電路基板相對之安裝面。此外，將電介質層16a~16k上側之面稱為表面，將電介質層16a~16k下側之面稱為背面。

外部電極14b、14e、14f、14c以從後側向前側之順序排列設置於積層體12之左側面。外部電極14b、14e、14f、14c在上下方向上延伸，且在上側面以及底面折返。

外部電極14d、14g、14h、14a以從後側向前側之順序排列設置於積層體12之右側面。外部電極14d、14g、14h、14a在上下方向上延伸，且在上側面以及底面折返。

外部電極14i在積層體12之背面沿上下方向延伸，且在上側面以及底面折返。外部電極14j在積層體12之前側面沿上下方向延伸，且在上側面以及底面折返。

主線路M設置在積層體12內，包含主線路部M1~M3以及通孔導體v2、v3。第一主線路部即主線路部M1是設置於電介質層16d表面之前半部分之線狀導體。主線路部M1從上側俯視時，從位於電介質層16d前半部分中央之起點開始向位於電介質層16d中央(對角線之交點)右側之終點逆時針環繞大致一圈。主線路部M1是大致為一圈之形狀，但亦可為環繞複數圈之構成。以下，將主線路部M1之起點稱為上游端，將主線路部M1之終點稱為下游端。

主線路部M3是設置在電介質層16d表面之後半部分之線狀導體。從上側俯視時，主線路部M3從位於電介質層16d中央(對角線之交點)左側之起點開始向位於電介質層16d後半部分中央之終點順時針環繞大 致一圈。主線路部M3是大致為一圈之形狀，但亦可為環繞複數圈之構成。

在此，主線路部M3具有與主線路部M1相同之形狀。更詳細而言，若使主線路部M3以電介質層16d之中央為中心旋轉180度，則與主線路部M1一致。即，主線路部M1與主線路部M3關於電介質層16d之中央呈點對稱關係。以下，將主線路部M3之起點稱為上游端，將主線路部M3之終點稱為下游端。

第2主線路部即主線路部M2設置於與設置主線路部M1、M3之電介質層16d不同之電介質層16e之表面。在定向耦合器10a中，主線路部M2設置在較主線路部M1、M3更下側。主線路部M2是在電介質層16e之前後方向中央沿左右方向延伸之線狀導體，將主線路部M1之下游端與主線路部M3之上游端電連接。主線路部M2之長度較主線路部M1、M3之長度要短。主線路部M2之起點由上側俯視時，與主線路部M1之下游端重合。主線路部M2之終點由上側俯視時，與主線路部M3之上游端重合。以下，將主線路部M2之起點稱為上游端，將主線路部M2之終點稱為下游端。主線路部M1~M3藉由在電介質層16d、16e之表面塗布有由Cu或Ag構成之金屬為主要成分之導電性糊料來製作。

通孔導體v2沿上下方向貫穿電介質層16d，將主線路部M1之下游端與主線路部M2之上游端相連接。通孔導體v3沿上下方向貫穿電介質層16d，將主線路部M2之下游端與主線路部M3之上游端相連接。由此，主線路部M1~M3經由通孔導體v2、v3依次串聯連接。通孔導體v2、v3藉由對設置在電介質層16d上之通孔填充以由Cu或Ag構成之金屬為主要成分之導電性糊料來製作。

引出導體18a設置在較主線路M更上側，具體而言，是設置於電介質層16c表面之直線狀之線狀導體。引出導體18a之一端部由上側俯視時，與主線路部M1之上游端重合。引出導體18a之另一端部沿著電介質層16c右側之長邊引出，並與外部電極14a連接。

通孔導體v1沿上下方向貫穿電介質層16c，將引出導體18a之一端部與主線路部M1之上游端相連。

引出導體18b設置在較主線路M更上側，具體而言，是設置於電介質層16c表面之直線狀之線狀導體。引出導體18b之一端部由上側俯視時，與主線路部M3之下游端重合。引出導體18b之另一端部沿著電介質層16c左側之長邊引出，並與外部電極14b連接。

在此，引出導體18b具有與引出導體18a相同之形狀。更詳細而言，若使引出導體18b以電介質層16c之中央為中心旋轉180度，則與引出導體18a一致。即，引出導體18a與引出導體18b關於電介質層16c之中央呈點對稱關係。

通孔導體v4沿上下方向貫穿電介質層16c，將引出導體18b之一端部與主線路部M3之下游端相連。由此，主線路M連接於外部電極14a、14b之間。通孔導體v1、v4藉由對設置在電介質層16c上之通孔填充以由Cu或Ag構成之金屬為主要成分之導電性糊料來製作。

副線路S設置在積層體12內，包含副線路部S1~S3以及通孔導體v6、v7。第1副線路部即副線路部S1是設置於電介質層16g表面之前半部分之線狀導體，與主線路部M1電磁耦合。副線路部S1由上側俯視時，具有與主線路部M1相同之形狀，且以一致之狀態重合。具體而言，副 線路部S1由上側俯視時，由位於電介質層16g前半部分中央之起點開始向位於電介質層16g中央(對角線之交點)右側之終點逆時針環繞大致一圈。以下，將副線路部S1之起點稱為上游端，將副線路部S1之終點稱為下游端。

副線路部S3是設置於電介質層16g表面之後半部分之線狀導體，與主線路部M3電磁耦合。副線路部S3由上側俯視時，具有與主線路部M3相同之形狀，且以一致之狀態重合。具體而言，副線路部S3由上側俯視時，由位於電介質層16g中央(對角線之交點)左側之起點開始向位於電介質層16g後半部分中央之終點順時針環繞大致一圈。

在此，副線路部S3具有與副線路部S1相同之形狀。更詳細而言，若使副線路部S3以電介質層16g之中央為中心旋轉180度，則與副線路部S1一致。即，副線路部S1與副線路部S3關於電介質層16g之中央呈點對稱關係。以下，將副線路部S3之起點稱為上游端，將副線路部S3之終點稱為下游端。

第2副線路部即副線路部S2設置於與設置主線路部M2之電介質層16e以及設置副線路部S1、S3之電介質層16g不同之電介質層16f之表面。在定向耦合器10a中，副線路部S2設置在較副線路部S1、S3更上側。由此，主線路部M2與副線路部S2之間隔較主線路部M1與副線路部S1之間隔以及主線路部M3與副線路部S3之間隔小。

副線路部S2是在電介質層16f之前後方向之中央沿左右方向延伸之線狀導體，由上側俯視時，具有與主線路部M2相同之形狀，其以一致之狀態與主線路部M2重合。副線路部S2之長度較副線路部S1、S3之長度要短。副線路部S2之起點由上側俯視時，與副線路部S1之下游端 重合。副線路部S2之終點由上側俯視時，與副線路部S3之上游端重合。以下，將副線路部S2之起點稱為上游端，將副線路部S2之終點稱為下游端。副線路部S1~S3藉由在電介質層16f、16g之表面塗布以由Cu或Ag構成之金屬為主要成分之導電性糊料來製作。

通孔導體v6沿上下方向貫穿電介質層16f，將副線路部S1之下游端與副線路部S2之上游端相連接。通孔導體v7沿上下方向貫穿電介質層16f，將副線路部S2之下游端與副線路部S3之上游端相連接。由此，副線路部S1~S3透過通孔導體v6、v7依次串聯連接。通孔導體v6、v7藉由對設置在電介質層16f上之通孔填充以由Cu或Ag構成之金屬為主要成分之導電性糊料來製作。

引出導體20a設置在較副線路S更下側，具體而言，是設置於電介質層16h表面之直線狀之線狀導體。由上側俯視時，引出導體20a之一個端部與副線路部S1之上游端重合。引出導體20a之另一端部沿著電介質層16h左側之長邊引出，並與外部電極14c連接。此外，引出導體20a具有與引出導體18a相同之長度。由此，由上側俯視時，若用直線將引出導體18a之右端與引出導體20a之左端連結，則形成等腰三角形。

通孔導體v5沿上下方向貫穿電介質層16g，將引出導體20a之一個端部與副線路部S1之上游端相連。

引出導體20b設置在較副線路S更下側，具體而言，是設置於電介質層16h表面之直線狀之線狀導體。引出導體20b之一端部由上側俯視時，與副線路部S3之下游端重合。引出導體20b之另一端部沿著電介質層16h右側之長邊引出，並與外部電極14d連接。此外，引出導體20b具有 與引出導體18b相同之長度。由此，由上側俯視時，若用直線將引出導體18b之左端與引出導體20b之右端連結，則形成等腰三角形。

在此，引出導體20b具有與引出導體20a相同之形狀。更詳細而言，若使引出導體20b以電介質層16h之中央為中心旋轉180度，則與引出導體20a一致。即，引出導體20a與引出導體20b關於電介質層16h之中央呈點對稱關係。引出導體18a、18b、20a、20b藉由在電介質層16c、16h之表面塗布以由Cu或Ag構成之金屬為主要成分之導電性糊料來製作。

通孔導體v8沿上下方向貫穿電介質層16g，將引出導體20b之一個端部與副線路部S3之下游端相連。由此，副線路S連接在外部電極14c、14d之間。通孔導體v5、v8藉由對設置在電介質層16g上之通孔填充以由Cu或Ag構成之金屬為主要成分之導電性糊料來製作。

接地導體22設置在積層體12上，且設置在較主線路M、副線路S以及引出導體18a、18b、20a、20b更上側。更詳細而言，接地導體22設置成覆蓋電介質層16b之大致整個表面，且呈長方形。此外，接地導體22沿著電介質層16b之各邊引出，並與外部電極14e~14j連接。進而，接地導體22由上側俯視時，與主線路部M1~M3重合。

接地導體24設置在積層體12上，且設置在較主線路M、副線路S以及引出導體18a、18b、20a、20b更下側。更詳細而言，接地導體24設置成覆蓋電介質層16i之大致整個表面，且呈長方形。此外，接地導體24沿著電介質層16i之各邊引出，並與外部電極14e~14j連接。進而，接地導體24由上側俯視時，與副線路部S1~S3重合。接地導體22、24藉由在電介質層16b、16i之表面塗布以由Cu或Ag構成之金屬為主要成分之導 電性糊料來製作。

電容器導體26a~26d設置在積層體12上，且設置在較接地導體24更下側。更詳細而言，電容器導體26a~26d是設置於電介質層16j表面之矩形狀之導體。電容器導體26a沿著電介質層16j右側之長邊引出，並與外部電極14a相連。此外，電容器導體26a透過電介質層16i與接地導體24相對，由此來形成電容器C1。由此，電容器C1連接在外部電極14a、14e~14j之間。

電容器導體26b沿著電介質層16j左側之長邊引出，並與外部電極14b相連。此外，電容器導體26b透過電介質層16i與接地導體24相對，由此來形成電容器C2。由此，電容器C2連接在外部電極14b、14e~14j之間。

電容器導體26c沿著電介質層16j左側之長邊引出，並與外部電極14c相連。此外，電容器導體26c透過電介質層16i與接地導體24相對，由此來形成電容器C3。由此，電容器C3連接在外部電極14c、14e~14j之間。

電容器導體26d沿著電介質層16j右側之長邊引出，並與外部電極14d相連。此外，電容器導體26d透過電介質層16i與接地導體24相對，由此來形成電容器C4。由此，電容器C4連接在外部電極14d、14e~14j之間。電容器導體26a~26d藉由在電介質層16j之表面塗布以Cu或Ag為主要成分之導電性糊料來製作。

(效果)

根據如以上之構成之定向耦合器10a，則能對主線路M與副線路S之耦合 度進行微調。更詳細而言，在定向耦合器10a中，串聯連接主線路部M1~M3來構成主線路M。並且，主線路部M2設置於與設置主線路部M1、M3之電介質層16d不同之電介質層16e。同樣的，串聯連接副線路部S1~S3來構成副線路S。並且，副線路部S2設置於與設置副線路部S1、S3之電介質層16g不同之電介質層16f。由此，能在不改變主線路部M1與副線路部S1之間隔以及主線路部M3與副線路部S3之間隔之情況下改變主線路部M2與副線路部S2之間隔。具體而言，藉由減小電介質層16e之厚度、且增大電介質層16d、16f之厚度，從而能在不改變主線路部M1與副線路部S1之間隔以及主線路部M3與副線路部S3之間隔之情況下減小主線路部M2與副線路部S2之間隔。由此，能略微提高主線路M與副線路S之耦合度。另一方面，藉由增大電介質層16e之厚度、且減小電介質層16d、16f之厚度，從而能在不改變主線路部M1與副線路部S1之間隔以及主線路部M3與副線路部S3之間隔之情況下增大主線路部M2與副線路部S2之間隔。由此，能略微降低主線路M與副線路S之耦合度。如上，根據定向耦合器10a，則能對主線路M與副線路S之耦合度進行微調。

此外，主線路部M2之長度較主線路部M1、M3之長度短，副線路部S2之長度較副線路部S1、S3之長度短。因此，在改變主線路部M2與副線路部S2之間隔之情況下，主線路M與副線路S之耦合度之變化量較小。因此，根據定向耦合器10a，則能對主線路M與副線路S之耦合度進行微調。

此外，主線路部M1與副線路部S1在一致之狀態下重合，主線路部M2與副線路部S2在一致之狀態下重合，主線路部M3與副線路 部S3在一致之狀態下重合，由此能提高主線路M與副線路S之耦合度。

此外，主線路部M1~M3分別由上側俯視時，具有相同之形狀，且與副線路部S1~S3在一致之狀態下重合。由此能使主線路M之結構與副線路S之構成接近。其結果，能使主線路M之特性阻抗等電學特性與副線路S之特性阻抗等電學特性接近。由此，由外部電極14b輸出之訊號之相位與由外部電極14c輸出之訊號之相位之差變小。即，提高了定向耦合器10a之相位差特性。

此外，主線路部M1與主線路部M3以相反方向環繞。由此，例如在通過主線路部M1中心之磁通方向向上之情況下，通過主線路部M3中心之磁通方向向下。由此，通過主線路部M1中心之磁通在主線路M之上側U形轉彎而通過主線路部M3之中心，通過主線路部M3中心之磁通在主線路M之下側U形轉彎而通過主線路部M1之中心。即，在主線路M中形成了閉合磁路。由此，主線路M產生之磁通因來自外部之影響而紊亂之情況得到抑制。另外，對副線路S也同樣。

此外，由於引出導體18a與引出導體20a具有相同之長度，因此此等之電阻值與相位變化大致相等。由此，外部電極14a、14b之間之特性阻抗等電學特性與外部電極14c、14d之間之特性阻抗等電學特性較為接近。而且，提高了定向耦合器10a之相位差特性。此外，對於引出導體18b和引出導體20b亦可謂同樣之情況。

此外，由於引出導體18a、18b、20a、20b呈直線狀，因此能以最短之方式與外部電極連接，因此能減小此等引出導體所具有之電阻值，降低不需要之磁耦合、電容耦合。因而，降低定向耦合器10a之插入損 耗。

此外，在定向耦合器10a中，在外部電極14a與外部電極14e~14j之間設有電容器C1，在外部電極14b與外部電極14e~14j之間設有電容器C2，在外部電極14c與外部電極14e~14j之間設有電容器C3，在外部電極14d與外部電極14e~14j之間設有電容器C4。由此，藉由調整電容器C1~C4之電容值，能調整外部電極14a、14b之間之特性阻抗以及外部電極14c、14d之間之特性阻抗。因此，藉由使此等特性阻抗接近，能提高定向耦合器10a之相位差特性。

此外，接地導體22設置在較主線路M、副線路S以及引出導體18a、18b、20a、20b更上側。由此，由定向耦合器10a上側輸入之雜訊會被接地導體22吸收。其結果，抑制了雜訊輸入到主線路M、副線路S、以及引出導體18a、18b、20a、20b。

此外，接地導體24設置在較主線路M、副線路S以及引出導體18a、18b、20a、20b更下側。由此，由定向耦合器10a下側輸入之雜訊會被接地導體24吸收。其結果，抑制了雜訊輸入到主線路M、副線路S、以及引出導體18a、18b、20a、20b。

此外，接地導體24設置在主線路M、副線路S以及引出導體18a、18b、20a、20b與電容器導體26a~26d之間。由此，抑制了主線路M、副線路S以及引出導體18a、18b、20a、20b與電容器導體26a~26d之間形成不需要之電容。

(第2實施形態)

以下，參照圖示對第2實施形態之定向耦合器10b之具體構成進行說明。圖 4係第2實施形態之定向耦合器10b之積層體12之分解立體圖。另外，由於定向耦合器10b之電路構成與定向耦合器10a相同，因此省略說明。定向耦合器10b之外觀立體圖沿用圖2。

定向耦合器10b與定向耦合器10a之不同點在於主線路部M1~M3、副線路部S1~S3之形狀。以下，以上述相異點為中心對定向耦合器10b進行說明。

主線路部M1由上側俯視時，由位於電介質層16d前半部分中央之起點開始向位於電介質層16d前側之短邊之中央附近之終點逆時針環繞複數圈，從而呈螺旋狀。

主線路部M3由上側俯視時，由位於電介質層16d後側之短邊之中央附近之起點開始向位於電介質層16d後半部分中央之終點逆時針環繞複數圈，從而呈螺旋狀。如以上之主線路部M3與主線路部M1關於由左右將電介質層16d之前後方向中央橫切之直線具有線對稱之關係。

主線路部M2設置於電介質層16e之表面，在前後方向上延伸，並且在兩端向左側彎折。然而，主線路部M2由上側俯視時，在上游端以及下游端以外之部分不與主線路部M1、M3重合。主線路部M2之上游端透過通孔導體v2與主線路部M1之下游端連接。主線路部M2之下游端透過通孔導體v3與主線路部M3之上游端連接。

副線路部S1由上側俯視時，由位於電介質層16g前半部分中央之起點開始向位於電介質層16g前側之短邊之中央附近之終點逆時針環繞複數圈，從而呈螺旋狀。

副線路部S3由上側俯視時，由位於電介質層16g後側之短 邊之中央附近之起點開始向位於電介質層16g後半部分中央之終點逆時針環繞複數圈，從而呈螺旋狀。上述副線路部S3與副線路部S1關於由左右將電介質層16g之前後方向中央橫切之直線具有線對稱之關係。

副線路部S2設置於電介質層16f之表面，在前後方向上延伸，並且在兩端向左側彎折。然而，副線路部S2由上側俯視時，在上游端以及下游端以外之部分不與副線路部S1、S3重合。副線路部S2之上游端透過通孔導體v6與副線路部S1之下游端連接。副線路部S2之下游端透過通孔導體v7與副線路部S3之上游端連接。

根據如以上構成之方向性耦合器10b，能做到與方向性耦合器10a相同之作用效果。

此外，根據定向耦合器10b，主線路M及引出導體18a、18b與副線路S及引出導體20a、20b關於由左右將電介質層16d、16g之前後方向中央橫切之直線呈線對稱之關係。由此，能使主線路M及引出導體18a、18b之特性阻抗等電氣特性與副線路S及引出導體20a、20b之特性阻抗等電氣特性接近。其結果，能提高定向耦合器10b之相位差特性。

此外，根據定向耦合器10b，主線路部M1、M2以及副線路部S1、S2呈螺旋狀。由此，在使定向耦合器10b之主線路部M1、M2及副線路部S1、S2與定向耦合器10a之主線路部M1、M2及副線路部S1、S2之長度相等之情況下，定向耦合器10b之主線路部M1、M2以及副線路部S1、S2之佔有面積小於定向耦合器10a之主線路部M1、M2以及副線路部S1、S2之佔有面積。由此，在定向耦合器10b中，相較於定向耦合器10a能實現小型化。而且，藉由使副線路部S1、S2為螺旋狀，從而能增大線路 長度，因此也能對應低頻帶。其結果，能實現能夠對應低頻帶到高頻帶之寬頻帶之定向耦合器10b。

此外，根據定向耦合器10b，主線路部M1、M2以及副線路部S1、S2呈螺旋狀。由此，在使定向耦合器10b之主線路部M1、M2及副線路部S1、S2之佔有面積與定向耦合器10a之主線路部M1、M2及副線路部S1、S2之佔有面積相同之情況下，定向耦合器10b之主線路部M1、M2及副線路部S1、S2之長度大於定向耦合器10a之主線路部M1、M2及副線路部S1、S2之長度。由此，定向耦合器10b中，相較定向耦合器10a能在更低之頻帶下使用。

此外，主線路部M2由上側俯視時，在上游端以及下游端以外之部分不與主線路部M1、M3重合，因此主線路部M2不會對主線路部M1、M3產生之磁通造成妨礙。同樣地，副線路部S2由上側俯視時，在上游端以及下游端以外之部分不與副線路部S1、S3重合，因此副線路部S2不會對副線路部S1、S3產生之磁通造成妨礙。

(第3實施形態)

以下，參照圖示對第3實施形態之定向耦合器10c之具體構成進行說明。圖5係第3實施形態之定向耦合器10c之積層體12之分解立體圖。再者，由於定向耦合器10c之電路構成與定向耦合器10a相同，因此省略說明。

定向耦合器10c與定向耦合器10a之相異點在於進一不具備接地導體28以及通孔導體v10~v21。以下，以上述相異點為中心對定向耦合器10c進行說明。

接地導體28設置在積層體12之底面中央、即電介質層16k 之背面中央。接地導體28呈十字形，具體而言，接地導體28由通過電介質層16k之中央且沿前後方向延伸之帶狀導體以及沿左右方向延伸之帶狀導體構成。此外，由於接地導體28沿著電介質層16k之前後方向之短邊以及左右方向之長邊引出，因此與外部電極14e~14j連接。然而，接地導體28不與外部電極14a~14d在底面折返之部分接觸。

通孔導體v10、v14、v18分別沿上下方向貫穿電介質層16i~16k。而且，通孔導體v10、v14、v18彼此相連接，從而構成1根通孔導體，並將接地導體24和接地導體28相連接。

通孔導體v11、v15、v19分別沿上下方向貫穿電介質層16i~16k。而且，通孔導體v11、v15、v19彼此相連接，從而構成1根通孔導體，並將接地導體24和接地導體28相連接。

通孔導體v12、v16、v20分別沿上下方向貫穿電介質層16i~16k。而且，通孔導體v12、v16、v20彼此相連接，從而構成1根通孔導體，並將接地導體24和接地導體28相連接。

通孔導體v13、v17、v21分別沿上下方向貫穿電介質層16i~16k。而且，通孔導體v13、v17、v21彼此相連接，從而構成1根通孔導體，並將接地導體24和接地導體28相連接。

根據如以上構成之方向性耦合器10c，則能做到與方向性耦合器10a相同之作用效果。

此外，根據定向耦合器10c，能獲得較高之散熱性。更詳細而言，若將定向耦合器10c安裝到電路基板，則接地導體28與電路基板接觸。接地導體28由金屬製成，因此相較與由電介質陶瓷製成之電介質層16k 具有更高之熱傳導率。因此，定向耦合器10c中產生之熱量會透過接地導體28高效地傳導到電路基板。其結果，提高了定向耦合器10c之散熱性。

此外，由於接地導體24與接地導體28藉由通孔導體v10~v21相連，因此接地導體24穩定地保持在接地電位。

(第4實施形態)

以下，參照圖示對第4實施形態之定向耦合器10d之具體構成進行說明。圖6係第4實施形態之定向耦合器10d之積層體12之分解立體圖。再者，由於定向耦合器10d之電路構成與定向耦合器10a相同，因此省略說明。此外，定向耦合器10d之外觀立體圖沿用圖2。

定向耦合器10d與定向耦合器10a之相異點在於，未設置電介質層16f，且副線路部S2設置在電介質層16g之表面。以下，以上述相異點為中心對定向耦合器10d進行說明。

副線路部S2在電介質層16g之表面與副線路部S1及副線路部S3相連。

在具有如以上構成之定向耦合器10d中，藉由調整電介質層16d、16e之厚度，從而也能在不改變主線路部M1與副線路部S1之間隔以及主線路部M3與副線路部S3之間隔之情況下，對主線路部M2與副線路部S2之間隔進行調整。由此，在定向耦合器10d中也能對主線路M與副線路S之耦合度進行微調。

此外，根據定向耦合器10d，相較於定向耦合器10a，能減少1層電介質層。

此外，在定向耦合器10d中，主線路部M1、M3設置於電介 質層16d之表面，主線路部M2設置於電介質層16e之表面，副線路部S1~S3設置於電介質層16g之表面，但亦可將主線路部M1~M3設置於電介質層16d之表面，將副線路部S1、S3設置於電介質層16g之表面，將副線路部S2設置於電介質層16f之表面。

(第5實施形態)

以下，參照圖式對第5實施形態之定向耦合器10e之具體構成進行說明。圖7係第5實施形態之定向耦合器10e之外觀立體圖。圖8係第5實施形態之定向耦合器10e之積層體12之分解立體圖。再者，由於定向耦合器10e之電路構成與定向耦合器10a相同，因此省略說明。

定向耦合器10e如圖7和圖8所示，在以下四點與定向耦合器10a相異。

第1相異點：未設置外部電極14f、14h；第2相異點：在電介質層16c與電介質層16d之間設有電介質層16l，且電介質層16g與電介質層16h之間設有電介質層16m；第3相異點：電介質層16l上設有通孔導體v31、v32，電介質層16m上設有通孔導體v33、v34；第4相異點：電介質層16l之表面上設有接地導體40a，電介質層16m之表面上設有接地導體40b。

通孔導體v31沿上下方向貫穿電介質層16l，並與通孔導體v1共同構成1根通孔導體。通孔導體v1、v31將引出導體18a之一個端部與主線路部M1之上游端相連。

通孔導體v32沿上下方向貫穿電介質層16l，並與通孔導體 v4共同構成1根通孔導體。通孔導體v4、v32將引出導體18b之一個端部與主線路部M3之下游端相連。

接地導體40a設置在較主線路部M1~M3更上側、且較接地導體22更下側，具體而言，是設置在電介質層16l之表面上之直線狀之線狀導體。接地導體40a將電介質層16l之右側長邊之中央與左側長邊之中央相連。由此，接地導體40a與外部電極14e、14g相連接。進而，接地導體40a由上側俯視時，與主線路部M2重合。

接地導體40b設置在較副線路部S1~S3更下側、且較接地導體24更上側，具體而言，是設置在電介質層16m之表面上之直線狀之線狀導體。接地導體40b將電介質層16m之右側長邊之中央與左側長邊之中央相連。由此，接地導體40b與外部電極14e、14g相連接。進而，接地導體40b由上側俯視時，與副線路部S2重合。

在具有如上構成之定向耦合器10e中，藉由調整電介質層16d、16e之厚度，從而也能在不改變主線路部M1與副線路部S1之間隔以及主線路部M3與副線路部S3之間隔之情況下，對主線路部M2與副線路部S2之間隔進行調整。由此，在定向耦合器10e中也能對主線路M與副線路S之耦合度進行微調。

此外，根據定向耦合器10e，相較於定向耦合器10a能提高通過特性以及耦合特性。更詳細而言，在定向耦合器10a中，主線路部M2設置在較主線路部M1、M3更下側。因此，主線路部M2與接地導體22在上下方向之距離大於主線路部M1、M3與接地導體22在上下方向之距離。因此，主線路部M2與接地導體22之間產生之電容小於主線路部M1、M3 與接地導體22之間產生之電容。因此，主線路部M2之特性阻抗高於主線路部M1、M3之特性阻抗。由此，在主線路部M1、M3與主線路部M2之間產生高頻訊號之反射，定向耦合器10a之通過特性以及耦合特性降低。

為此，在定向耦合器10e中，接地導體40a設置在較主線路部M1~M3更上側、且較接地導體22更下側，且由上側俯視時與主線路部M2重合。由此，在主線路部M2與接地導體40a之間產生電容。其結果，主線路部M1、M3之特性阻抗與主線路部M2之特性阻抗接近。其結果，在主線路部M1、M3與主線路部M2之間高頻訊號反射之產生得到抑制，定向耦合器10e之通過特性以及耦合特性得以提高。對於副線路部S1~S3及接地導體40b，亦可謂和主線路部M1~M3及接地導體40a情況相同。

(其他實施形態)

本發明之定向耦合器不限於上述實施形態之定向耦合器10a~10e，可在宗旨之範圍內進行改變。

再者，亦可將定向耦合器10a~10e之構成進行組合。

再者，在定向耦合器10a~10e中，主線路部M2和副線路部S2亦可設置在相同之電介質層上。此情況下，主線路部M2和副線路部S2在前後方向及/或左右方向上錯開設置在電介質層上。然後，藉由調整主線路部M2與副線路部S2之間隔及此等之長度來對主線路M與副線路S之耦合度進行微調。

再者，在定向耦合器10a~10e中，也可以藉由變更主線路部M2或副線路部S2在絕緣體層之前後方向及/或左右方向上之位置來調整主線路部M2與副線路部S2之間隔，從而對主線路M與副線路S之耦合度 進行微調。

此外，在定向耦合器10a~10e中，主線路部M2之線寬與副線路部S2之線寬可以不同。同樣地，主線路部M1之線寬與副線路部S1之線寬可以不同，主線路部M3之線寬與副線路部S3之線寬也可以不同。因此，藉由如上述那樣調整主線路部M1~M3之線寬及副線路部S1~S3之線寬，從而能調整主線路M之特性阻抗以及副線路S之特性阻抗。

再者，在定向耦合器10a、10b、10d、10e中，較佳為外部電極14a~14d在底面上折返之部分(以下稱為折返部15a~15d(參照圖3))分別由上側俯視時，較電容器導體26a~26d小，且容納於電容器導體26a~26d(即，不伸出)。由此，抑制了折返部15a~15d與接地導體24之間形成不需要之電容。

再者，在定向耦合器10a~10e中，亦可不設置主線路部M1或主線路部M3。此情況下，主線路部M2與引出導體18a或引出導體18b相連。同樣地，亦可不設置副線路部S1或副線路部S3。此情況下，副線路部S2與引出導體20a或引出導體20b相連。

再者，主線路部M1與主線路部M3亦可設置於不同之電介質層。

此外，副線路部S1與副線路部S3亦可設置於不同之電介質層。

此外，主線路部M1之形狀與副線路部S1之形狀可以不同，且主線路部M2之形狀與副線路部S2之形狀可以不同，且主線路部M3之形狀與副線路部S3之形狀可以不同。

此外，主線路部M2與副線路部S2之間隔亦可較主線路部M1與副線路部S1之間隔以及主線路部M3與副線路部S3之間隔大。

本發明適用於定向耦合器，尤其在能對主線路與副線路之耦合度進行微調之點為優異。

10a‧‧‧定向耦合器

12‧‧‧積層體

15a~15j‧‧‧折返部

16a~16k‧‧‧電介質層

18a、18b‧‧‧引出導體

20a、20b‧‧‧引出導體

22‧‧‧接地導體

24‧‧‧接地導體

26a~26d‧‧‧電容器導體

M‧‧‧主線路

M1~M3‧‧‧主線路部

S‧‧‧副線路

S1~S3‧‧‧副線路部

v1~v8‧‧‧通孔導體

Claims (24)

1. 一種定向耦合器，其特徵在於：具備：積層體，藉由將複數個電介質層積層而構成；主線路，第1主線路部及第2主線路部依次串聯連接而構成，且設置於前述積層體；以及副線路，與前述第1主線路部電磁耦合之第1副線路部以及與前述第2主線路部電磁耦合之第2副線路部依次串聯連接而構成，且設置在前述積層體中、較前述主線路更靠積層方向之一側之位置；前述第2主線路部設置於與設置前述第1主線路部之前述電介質層不同之前述電介質層，以及/或者，前述第2副線路部設置於與設置前述第1副線路部之前述電介質層不同之前述電介質層。
2. 如申請專利範圍第1項之定向耦合器，其中，前述主線路係，前述第1主線路部、前述第2主線路部以及第3主線路部依次串聯連接而構成，前述副線路係，前述第1副線路部、前述第2副線路部以及與前述第3主線路部電磁耦合之第3副線路部依次串聯連接而構成，前述第2主線路部設置於與設置前述第3主線路部之前述電介質層不同之前述電介質層，以及/或者，前述第2副線路部設置於與設置前述第3副線路部之前述電介質層不同之前述電介質層。
3. 如申請專利範圍第2項之定向耦合器，其中，前述第2主線路部設置在較前述第1主線路部及前述第3主線路部更 靠積層方向之一側，前述第2副線路部設置在較前述第1副線路部及前述第3副線路部更靠積層方向另一側。
4. 如申請專利範圍第2或3項之定向耦合器，其中，前述第2主線路部由積層方向俯視時與前述第2副線路部重合。
5. 如申請專利範圍第4項之定向耦合器，其中，前述第2主線路部由積層方向俯視時與前述第2副線路部呈相同形狀。
6. 如申請專利範圍第2或3項之定向耦合器，其中，前述第1主線路部係，呈由上游端向下游端形成沿著規定方向環繞之形狀，前述第3主線路部係，呈由上游端向下游端形成沿著前述規定方向之相反方向環繞之形狀，前述第2主線路部係，前述第1主線路部之下游端與前述第3主線路部之上游端電連接。
7. 如申請專利範圍第2或3項之定向耦合器，其中，前述第1主線路部係，呈由上游端向下游端形成沿著規定方向環繞之形狀，前述第3主線路部係，呈由上游端向下游端形成沿著前述規定方向環繞之形狀，前述第2主線路部係，前述第1主線路部之下游端與前述第3主線路部之上游端電連接。
8. 如申請專利範圍第2或3項之定向耦合器，其中，進一步具備： 設置於前述積層體之表面之第1外部電極至第4外部電極；將前述第1外部電極與前述第1主線路部連接之第1引出導體；將前述第2外部電極與前述第3主線路部連接之第2引出導體；將前述第3外部電極與前述第1副線路部連接之第3引出導體；以及將前述第4外部電極與前述第3副線路部連接之第4引出導體。
9. 如申請專利範圍第8項之定向耦合器，其中，前述第1引出導體與前述第3引出導體具有相同之長度。
10. 如申請專利範圍第9項之定向耦合器，其中，由積層方向俯視時，若以直線將前述第1引出導體之端部與前述第3引出導體之端部連接，則形成等腰三角形。
11. 如申請專利範圍第8項之定向耦合器，其中，前述第1引出導體及前述第3引出導體設置在較前述主線路更靠積層方向另一側，前述第2引出導體及前述第4引出導體設置在較前述副線路更靠積層方向之一側。
12. 如申請專利範圍第8項之定向耦合器，其中，進一步具備：設置於前述積層體之表面之第5外部電極；設置於前述積層體、且與前述第5外部電極相連之第1接地導體；以及分別與前述第1外部電極至前述第4外部電極相連、且透過前述電介質層與前述第1接地導體相對之第1電容器導體至第4電容器導體。
13. 如申請專利範圍第12項之定向耦合器，其中， 前述第1接地導體設置在較前述主線路、前述副線路以及前述第1引出導體至前述第4引出導體更靠積層方向之一側。
14. 如申請專利範圍第13項之定向耦合器，其中，前述第1外部電極至前述第4外部電極之一部分設置於積層體之積層方向之一側之表面，前述第1電容器導體至前述第4電容器導體設置在較前述第1接地導體更靠積層方向之一側，前述第1外部電極至前述第4外部電極之一部分分別由積層方向俯視時，容納在前述第4電容器導體至前述第4電容器導體內。
15. 如申請專利範圍第8項之定向耦合器，其中，進一步具備：設置於前述積層體之表面之第5外部電極；以及第2接地導體，設置在較前述主線路、前述副線路以及前述第1引出導體至前述第4引出導體更靠積層方向之另一側，且與前述第5外部電極相連。
16. 如申請專利範圍第8項之定向耦合器，其中，進一步具備：設置於前述積層體之表面之第5外部電極；以及第3接地導體，設置在前述積層體之一側之表面中央，且與前述第5外部電極相連。
17. 如申請專利範圍第1至3項任一項之定向耦合器，其中，前述第2主線路部之線寬與前述第2副線路部之線寬不同。
18. 如申請專利範圍第1至3項任一項之定向耦合器，其中，前述第1主線路部由積層方向俯視時與前述第1副線路部重合。
19. 如申請專利範圍第18項之定向耦合器，其中，前述第1主線路部由積層方向俯視時與前述第1副線路部呈相同形狀。
20. 如申請專利範圍第1至3項任一項之定向耦合器，其中，前述第2主線路部與前述第2副線路部設置於相同之前述電介質層。
21. 如申請專利範圍第1項之定向耦合器，其中，前述第2主線路部設置在較前述第1主線路部更靠積層方向之一側，前述定向耦合器進一步具備：第2接地導體，設置在較前述第1主線路部更靠積層方向之另一側，且由積層方向俯視時與該第1主線路部重合；以及第4接地導體，設置在較前述第2主線路部更靠積層方向之另一側、且較前述第2接地導體更靠積層方向之一側，且由積層方向俯視時與該第2主線路部重合。
22. 如申請專利範圍第21項之定向耦合器，其中，前述第2接地導體由積層方向俯視時，與前述第2主線路部重合。
23. 如申請專利範圍第1或21或22項任一項之定向耦合器，其中，前述第2副線路部設置在較前述第1副線路部更靠積層方向之另一側，前述定向耦合器進一步具備：第1接地導體，設置在較前述第1副線路部更靠積層方向之一側，且 由積層方向俯視時與該第一副線路部重合；以及第5接地導體，設置在較前述第2副線路部更靠積層方向之一側、且較前述第1接地導體更靠積層方向之另一側，且從積層方向俯視時與該第2副線路部重合。
24. 如申請專利範圍第23項之定向耦合器，其中，由積層方向俯視時，前述第1接地導體與前述第2副線路部重合。