CN102484305B - 定向耦合器 - Google Patents
定向耦合器 Download PDFInfo
- Publication number
- CN102484305B CN102484305B CN201080037283.7A CN201080037283A CN102484305B CN 102484305 B CN102484305 B CN 102484305B CN 201080037283 A CN201080037283 A CN 201080037283A CN 102484305 B CN102484305 B CN 102484305B
- Authority
- CN
- China
- Prior art keywords
- terminal
- directional coupler
- auxiliary line
- conductor layer
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
- H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20336—Comb or interdigital filters
- H01P1/20345—Multilayer filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/2039—Galvanic coupling between Input/Output
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
- H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
- H01P5/187—Broadside coupled lines
Abstract
本发明的目的在于提供一种定向耦合器。使定向耦合器的耦合度特性接近平坦。定向耦合器(10a)用于规定频带。主线路(M)设在外部电极(14a)与外部电极(14b)的间。副线路(S)设在外部电极(14c)与外部电极(14d)的间,且与主线路(M)电磁耦合。低通滤波器(LPF1)设在外部电极(14c)与副线路(S)的间,具有在规定频带中衰减量随着频率升高而增加的特性。
Description
技术领域
本发明涉及一种定向耦合器,更具体而言,涉及用于利用高频信号进行通讯的无线通讯设备等定向耦合器。
背景技术
作为现有的定向耦合器,已知例如专利文献1揭示的定向耦合器。该定向耦合器是通过层叠形成有线圈状导体及地导体的多个介质层而构成。设有2个线圈状导体。一个线圈状导体构成主线路,另一个线圈状导体构成副线路。主线路与副线路相互电磁耦合。此外,地导体从层叠方向挟持线圈状导体。向地导体施加接地电位。在上述定向耦合器中,若将信号输入至主线路,则从副线路输出具有与该信号的功率成正比的功率的信号。
然而,在专利文献1揭示的定向耦合器中,具有以下问题:即,主线路与副线路的耦合度随着输入主线路的信号的频率升高而升高(亦即,耦合度特性不平坦)。因此,即使向主线路输入相同功率的信号,若信号的频率发生变动,则从副线路输出的信号的功率也会发生变动。因此,在与副线路相连接的IC中,需要具有根据信号的频率来修正信号的功率的功能。
专利文献1:日本专利特开平8-237012号公报
发明内容
因此,本发明的目的在于使定向耦合器的耦合度特性(coupling degreecharacteristics)接近平坦。
本发明的一个方式的定向耦合器是用于规定频带的定向耦合器,其特征在于,具备:第1端子至第4端子;主线路,该主线路连接在上述第1端子与上述第2端子之间;第1副线路,该第1副线路连接在上述第3端子与上述第4端子之间,且与上述主线路电磁耦合;以及第1低通滤波器,该第1低通滤波器连接在上述第3端子与上述第1副线路之间,具有在上述规定频带中衰减量随着频率升高而增加的特性。
根据本发明,能使定向耦合器的耦合度特性接近平坦。
附图说明
图1是第1实施方式至第4实施方式的定向耦合器的等效电路图。
图2是表示不具有低通滤波器的现有的定向耦合器的耦合度特性及隔离特性的曲线。
图3是表示不具有低通滤波器的现有的定向耦合器的耦合度特性及低通滤波器的插入损耗特性的曲线。
图4是表示第1实施方式的定向耦合器的耦合度特性及隔离特性的曲线。
图5是第1实施方式至第5实施方式的定向耦合器的外观立体图。
图6是第1实施方式的定向耦合器的层叠体的分解立体图。
图7是第2实施方式的定向耦合器的层叠体的分解立体图。
图8是第3实施方式的定向耦合器的层叠体的分解立体图。
图9是第4实施方式的定向耦合器的层叠体的分解立体图。
图10是第5实施方式的定向耦合器的层叠体的分解立体图。
图11是第6实施方式的定向耦合器的等效电路图。
图12是第6实施方式及第7实施方式的定向耦合器的外观立体图。
图13是第6实施方式的定向耦合器的层叠体的分解立体图。
图14是第7实施方式的定向耦合器的层叠体的分解立体图。
图15是第8实施方式及第9实施方式的定向耦合器的等效电路图。
图16是第7实施方式的定向耦合器的层叠体的分解立体图。
图17是表示不具有低通滤波器的现有的定向耦合器的耦合度特性及隔离特性的曲线。
图18是表示定向耦合器的耦合度特性及隔离特性的曲线。
图19是第9实施方式的定向耦合器的层叠体的分解立体图。
图20是第10实施方式的定向耦合器的层叠体的分解立体图。
图21是第11实施方式的定向耦合器的等效电路图。
图22是第11实施方式的定向耦合器的层叠体的分解立体图。
图23是第12实施方式的定向耦合器的等效电路图。
图24是第12实施方式的定向耦合器的层叠体的分解立体图。
附图标记
C1、C2、C3 电容器
L 1、L2、L3 线圈
LPF1、LPF2、LPF3 低通滤波器
M 主线路
S 副线路
R、R1~R3 终端电阻
b1~b21 通孔导体
10a~10l 定向耦合器
12a~12l 层叠体
14a~14h 外部电极
16a~16q 绝缘体层
18a、18b、20a、20b、24a~24d、32a~32d 线路部
26a~26c 屏蔽导体层
28a、28b 电阻导体层
34a~34d 面状导体层
具体实施方式
以下,说明本发明的实施方式的定向耦合器。
(第1实施方式)
以下,参照附图说明第1实施方式的定向耦合器。图1是第1实施方式至第4实施方式的定向耦合器10a~10d的等效电路图。
说明定向耦合器10a的电路结构。定向耦合器10a用于规定频带。所谓规定频带,在例如将具有824MHz~915MHz(GSM800/900)的频率的信号及具有1710MHz~1910MHz(GSM1800/1900)的频率的信号输入至定向耦合器10a的情况下,为824MHz~1910MHz。
定向耦合器10a的电路结构包括外部电极(端子)14a~14f、主线路M、副线路S及低通滤波器LPF1。主线路M连接在外部电极14a、14b之间。副线路S连接在外部电极14c、14d之间,且与主线路M电磁耦合。
此外,低通滤波器LPF 1连接在外部电极14c与副线路S之间,具有在规定频带中衰减量随着频率升高而增加的特性。低通滤波器LPF1包含电容器C1及线圈L1。线圈L1串联在外部电极14c与副线路S之间。电容器C1的一端连接在副线路S与外部电极14c之间(更正确而言,在线圈L1和外部电极14c之间),另一端与外部电极14e、14f连接。
在上述定向耦合器10a中,将外部电极14a用作输入端口,外部电极14b用作输出端口。此外,外部电极14c用作耦合端口,外部电极14d用作以50Ω终端化的终端端口。此外,外部电极14e、14f用作接地的接地端口。此外,若对外部电极14a输入信号,则该信号从外部电极14b输出。再者,由于主线路M与副线路S电磁耦合,因此从外部电极14c输出具有与信号的功率成正比的功率的信号。
利用具有上述电路结构的定向耦合器10a,如以下说明的那样,能使耦合度特性接近平坦。图2是表示不具有低通滤波器LPF1的现有的定向耦合器的耦合度特性及隔离特性的曲线。图3是表示不具有低通滤波器LPF1的现有的定向耦合器的耦合度特性及低通滤波器LPF1的插入损耗特性的曲线。图4是表示定向耦合器10a的耦合度特性及隔离特性的曲线。图2至图4表示模拟结果。此外,所谓耦合度特性是指输入到外部电极14a(输入端口)的信号与从外部电极14c(耦合端口)输出的信号之间的功率之比(即,衰减量)及频率的关系,所谓隔离特性是指从外部电极14b(输出端口)输入的信号与从外部电极14c(耦合端口)输出的信号之间的功率之比(即,衰减量)及频率的关系。此外,所谓插入损耗特性是指低通滤波器的衰减量与频率的关系。图2至图4中,纵轴表示衰减量,横轴表示频率。
在现有的定向耦合器中,主线路与副线路的耦合度随着信号的频率升高而升高。因此,如图2所示,在现有的定向耦合器的耦合度特性中,随着频率升高,从输入端口输入的功率与向耦合端口输出的功率之比增加。
因此,在定向耦合器10a中,在外部电极14c与副线路S之间连接有低通滤波器LPF1。对于低通滤波器LPF1,如图3所示,具有衰减量随着频率升高而增加的插入损耗特性。因此,即使因信号的频率升高而使从副线路S向外部电极14c输出的信号的功率变大,也能利用低通滤波器LPF1降低该信号的功率。其结果是,如图4所示,在定向耦合器10a中,能使耦合度特性接近平坦。
此外,优选在规定频带中,定向耦合器10a的低通滤波器LPF1以外的部分(即,主线路M与副线路S)的耦合度特性的斜率的平均值与低通滤波器LPF1的插入损耗特性的斜率的平均值是相互相反的符号且具有大致相等的绝对值。由此,能使定向耦合器10a的耦合度特性更接近平坦。
另外,比较图3所示的定向耦合器10a与图2所示的现有的定向耦合器的隔离特性,在定向耦合器10a中,由于设置低通滤波器LPF1,因此隔离特性的衰减量不会增加。
接着,参照附图说明定向耦合器10a的具体结构。图5是第1实施方式至第5实施方式的定向耦合器10a~10e的外观立体图。图6是第1实施方式的定向耦合器10a的层叠体12a的分解立体图。以下,将层叠方向定义为z轴方向,将从z轴方向俯视时的定向耦合器10a的长边方向定义为x轴方向,将从z轴方向俯视时的定向耦合器10a的短边方向定义为y轴方向。此外,x轴、y轴、z轴彼此正交。
对于定向耦合器10a,如图5及图6所示,包括层叠体12a、外部电极14(14a~14f)、主线路M、副线路S、低通滤波器LPF1及屏蔽导体层26a。对于层叠体12a,如图5所示,呈长方体状,如图6所示,是由绝缘体层16(16a~16m)沿z轴方向依次从z轴方向的正方向侧向负方向侧排列层叠而构成的。绝缘体层16是介质陶瓷,为长方形。
对于外部电极14a、14e、14b,设置成在层叠体12a的y轴方向的正方向侧的侧面,从x轴方向的负方向侧向正方向侧依次排列。对于外部电极14c、14f、14d,设置成在层叠体12a的y轴方向的负方向侧的侧面,从x轴方向的负方向侧往正方向侧依次排列。
对于主线路M,如图6所示,是由线路部18(18a、18b)及通孔导体b1构成,呈从z轴方向的正方向侧向负方向侧顺时针旋转的螺线状。此处,在主线路M中,将顺时针的上游侧端部称为上游端,将顺时针的下游侧端部称为下游端。线路部18a是设在绝缘体层16b上的线状导体层,其上游端与外部电极14a相连接。线路部18b是设在绝缘体层16c上的线状导体层,其下游端与外部电极14b相连接。通孔导体b1沿z轴方向贯通绝缘体层16b,连接线路部18a的下游端与线路部18b的上游端。由此,主线路M连接在外部电极14a、14b之间。
对于副线路S,如图6所示,是由线路部20(20a、20b)及通孔导体b2~b4构成,呈从z轴方向的正方向侧向负方向侧逆时针旋转的螺线状。即,副线路S与主线路M沿相反方向旋转。而且,对于由副线路S围住的区域,在从z轴方向俯视时,与由主线路M围住的区域重叠。即,主线路M与副线路S夹着绝缘体层16c彼此相对。由此,主线路M与副线路S电磁耦合。此处,在副线路S中,将逆时针的上游侧端部称为上游端,将逆时针的下游侧端部称为下游端。线路部20a是设在绝缘体层16d上的线状导体层,其上游端与外部电极14d相连接。线路部20b是设在绝缘体层16e上的线状导体层。通孔导体b2沿z轴方向贯通绝缘体层16d,将线路部20a的下游端与线路部20b的上游端加以连接。此外,通孔导体b3、b4沿z轴方向贯通绝缘体层16e、16f,彼此相互连接。此外,通孔导体b3与线路部20b的下游端相连接。
低通滤波器LPF1由线圈L1及电容器C1构成。线圈L1由线路部22(22a~22d)及通孔导体b5~b7构成,呈从z轴方向的正方向侧向负方向侧逆时针旋转的螺旋状。此处,在线圈L1中,将逆时针的上游侧端部称为上游端,将逆时针的下游侧端部称为下游端。线路部22a是设在绝缘体层16g上的线状导体层,其上游端与通孔导体b4相连接。线路部22b、22c是分别设在绝缘体层16h、16i上的线状导体层。线路部22d是设在绝缘体层16j上的线状导体层,其下游端与外部电极14c相连接。通孔导体b5沿z轴方向贯通绝缘体层16g,将线路部22a的下游端与线路部22b的上游端加以连接。通孔导体b6沿z轴方向贯通绝缘体层16h,将线路部22b的下游端与线路部22c的上游端加以连接。通孔导体b7沿z轴方向贯通绝缘体层16i,将线路部22c的下游端与线路部22d的上游端加以连接。由此,线圈L1连接在副线路S与外部电极14c的间。
电容器C1由面状导体层24(24a~24c)构成。对于面状导体层24a、24c,以分别大致覆盖绝缘体层16k、16m的整个表面的方式进行设置,与外部电极14e、14f相连接。面状导体层24b设在绝缘体层16l上,与外部电极14c相连接。面状导体层24b为长方形,在从z轴方向俯视时,与面状导体层24a、24c相重叠。由此,在面状导体层24a、24c与面状导体层24b之间产生电容。然后,电容器C1连接在外部电极14c与外部电极14e、14f之间。即,电容器C1的一端连接在线圈L1和外部电极14c之间,另一端与外部电极14e、14f连接。
对于屏蔽导体层26a,以大致覆盖绝缘体层16f的整个表面的方式进行设置,与外部电极14e、14f相连接。即,向屏蔽导体层26a施加接地电位。对于屏蔽导体层26a,在z轴方向上设置在主线路M及副线路S与线圈L1之间,由此抑制副线路S与线圈L1进行电磁耦合。
(第2实施方式)
以下,参照附图说明第2实施方式的定向耦合器10b的结构。图7是第2实施方式的定向耦合器10b的层叠体12b的分解立体图。
定向耦合器10b的电路结构与定向耦合器10a相同,因此省略说明。定向耦合器10b与定向耦合器10a的不同点在于,如图7所示那样,将设有屏蔽导体层26b的绝缘体层16n设置在绝缘体层16a、16b之间。
更详细而言,对于屏蔽导体层26b,以覆盖绝缘体层16n的大致整个表面的方式进行设置,与外部电极14e、14f相连接。即,向屏蔽导体层26b施加接地电位。屏蔽导体层26b设置在主线路M的z轴方向的正方向侧。由此,屏蔽导体层26b与面状导体层24a、24c一起沿z轴方向挟持主线路M、副线路S及线圈L1。因此,尽管由主线路M、副线路S及线圈L1产生的磁场会向层叠体12b的外部泄漏,但可利用屏蔽导体层26b及面状导体层24a、24c防止。
(第3实施方式)
以下,参照附图说明第3实施方式的定向耦合器10c的构成。图8是第3实施方式的定向耦合器10c的层叠体12c的分解立体图。
定向耦合器10c的电路结构与定向耦合器10a、10b相同,因此省略说明。定向耦合器10c与定向耦合器10b的不同点在于,主线路M、副线路S、低通滤波器LPF1(线圈L1及电容器C1)、屏蔽导体层26a、26b的层叠顺序不同。
更详细而言,在定向耦合器10b中,如图7所示,从z轴方向的正方向侧向负方向侧,依次排列有屏蔽导体层26b、主线路M、副线路S、屏蔽导体层26a、线圈L1、电容器C1。另一方面,在定向耦合器10中c,如图8所示,从z轴方向的正方向侧向负方向侧,依次排列有电容器C1、线圈L1、屏蔽导体层26a、副线路S、主线路M、屏蔽导体层26b。
在具有以上结构的定向耦合器10c中,与定向耦合器10b相同,可防止在主线路M、副线路S及线圈L1中产生的磁场向外部泄漏,能使耦合度特性接近平坦。
(第4实施方式)
以下,参照附图说明第4实施方式的定向耦合器10d的结构。图9是第4实施方式的定向耦合器10d的层叠体12d的分解立体图。
定向耦合器10d的电路结构与定向耦合器10a、10b相同,因此省略说明。定向耦合器10d与定向耦合器10a的不同点在于,主线路M、副线路S、低通滤波器LPF1(线圈L1及电容器C1)、屏蔽导体层26a的层叠顺序。
更详细而言,在定向耦合器10a中,如图6所示,从z轴方向的正方向侧向负方向侧,依次排列有主线路M、副线路S、屏蔽导体层26a、线圈L1、电容器C1。另一方面,在定向耦合器10d中,如图9所示,从z轴方向的正方向侧向负方向侧,依次排列有线圈L1、屏蔽导体层26a、副线路S、主线路M、电容器C1。
在具有以上结构的定向耦合器10d中,与定向耦合器10a相同,也能使耦合度特性接近平坦。
另外,在定向耦合器10d中,在主线路M及副线路S的z轴方向的负方向侧设置有电容器C1。由此,面状导体层24a、24c与屏蔽导体层26a一起沿z轴方向挟持主线路M及副线路S。因此,尽管在主线路M及副线路S产生的磁场会向层叠体12d的外部泄漏,但可利用面状导体层24a、24c及屏蔽导体层26a防止。即,在定向耦合器10d中,不需要追加用于防止在主线路M及副线路S产生的电场向层叠体12d的外部泄漏的新的屏蔽导体层26。
(第5实施方式)
以下,参照附图说明第5实施方式的定向耦合器10e的构成。图10是第5实施方式的定向耦合器10e的层叠体12e的分解立体图。
定向耦合器10e具有以下电路结构:即,在图1所示的定向耦合器10a的电路结构中,在外部电极14d与外部电极14e之间追加用于使外部电极14d终端化的终端电阻R。此外,在定向耦合器10e中,如图10所示,在绝缘体层16j上设置作为终端电阻R的电阻导体层28a。
更详细而言,对于电阻导体层28a,如图10所示,连接在外部电极14d与外部电极14e之间,是曲折的线状导体层。电阻导体层28a具有例如50Ω的阻抗。由此,定向耦合器10e还能够内置终端电阻R。在这种情况下,与将终端电阻设置在外部时的情况相比较,能使安装有该定向耦合器的基板减小终端电阻的空间量。
(第6实施方式)
以下,参照附图说明第6实施方式的定向耦合器。图11是第6实施方式的定向耦合器10f的等效电路图。
说明定向耦合器10f的电路结构。定向耦合器10f中的低通滤波器LPF1的结构不同于定向耦合器10a中的低通滤波器LPF1的结构。具体而言,在定向耦合器10a中的低通滤波器LPF1中,如图1所示那样,电容器C1的一端连接在在外部电极14c和线圈L1之间,另一端与外部电极14e、14f连接。与此相对,在定向耦合器10f中的低通滤波器LPF1中,如图11所示那样,电容器C1的一端连接在副线路S与线圈L1之间,另一端与外部电极14e连接。由此,从副线路S向外部电极14c侧输出的信号中的不需要的信号不会通过线圈L1,而会经由电容器C1及外部电极14e来输出至定向耦合器10f外。因此,可抑制不需要的信号在线圈L1反射而返回至副线路S侧。
另外,在定向耦合器10f中,对定向耦合器10a追加低通滤波器LPF2。具体而言,低通滤波器LPF2连接在外部电极14d与副线路S之间,具有在规定频带中衰减量随着频率升高而增加的特性。低通滤波器LPF2包含电容器C2及线圈L2。线圈L2串联在外部电极14d与副线路S之间。电容器C2的一端连接在在副线路S与外部电极14d之间(更正确而言,线圈L2与副线路S之间),另一端与外部电极14f连接。
上述定向耦合器10f能将外部电极14c、14d这两者用作耦合端口。更详细而言,在定向耦合器10f中,作为第1使用方法,与定向耦合器10a相同,将外部电极14a用作输入端口,将外部电极14b用作输出端口。将外部电极14c用作耦合端口,将外部电极14d用作终端端口。将外部电极14e、14f用作终端端口。在这种情况下,若向外部电极14a输入信号,则从外部电极14b输出该信号。此外,由于主线路M与副线路S电磁耦合,因此,从外部电极14c输出具有与信号的功率成正比的功率的信号。
此外,在定向耦合器10f中,作为第2使用方法,将外部电极14b用作输入端口,将外部电极14a用作输出端口。将外部电极14d用作耦合端口,将外部电极14c用作终端端口。将外部电极14e、14f用作终端端口。在这种情况下,若向外部电极14b输入信号,则从外部电极14a输出该信号。而且,由于主线路M与副线路S电磁耦合,因此,从外部电极14d输出具有与信号的功率成正比的功率的信号。
上述定向耦合器10f能适用于例如便携式电话等无线通讯终端的发送接收电路。即,在检测出发送信号的功率时,将14a用作输入端口,在检测出来自天线的反射功率时,将外部电极14b用作输入端口即可。此外,在定向耦合器10f中,即使将外部电极14a、14b中的任一者用作输入端口,但由于设有低通滤波器LPF1、LPF2,因此,也能使耦合度特性接近平坦。
另外,在定向耦合器10f中,在外部电极14g、14h与接地电位之间连接有终端电阻R1、R2。由此,能够抑制信号从外部电极14g、14h经由低通滤波器LPF1、LPF2向外部电极14c、14d反射。
接着,参照附图说明定向耦合器10f的具体结构。图12是第6实施方式及第7实施方式的定向耦合器10f、10g的外观立体图。图13是第6实施方式的定向耦合器10f的层叠体12f的分解立体图。以下,将层叠方向定义为z轴方向,将从z轴方向俯视时的定向耦合器10f的长边方向定义为x轴方向,将从z轴方向俯视时的定向耦合器10f的短边方向定义为y轴方向。此外,x轴、y轴、z轴彼此正交。
对于定向耦合器10f,如图12及图13所示,包括层叠体12f、外部电极14(14a~14h)、主线路M、副线路S、低通滤波器LPF1、LPF2及屏蔽导体层26(26a~26c)。对于层叠体12f,如图12所示,是长方体状,如图13所示,是由绝缘体层16(16a~16p)依次沿z轴方向从z轴方向的正方向侧向负方向侧排列重叠而构成。绝缘体层16是介质陶瓷,呈长方形。
对于外部电极14a、14h、14b,设置成在层叠体12f的y轴方向的正方向侧的侧面,从x轴方向的负方向侧向正方向侧依次排列。对于外部电极14c、14g、14d,设置成在层叠体12f的y轴方向的负方向侧的侧面,从x轴方向的负方向侧向正方向侧依次排列。外部电极14e设在层叠体12f的x轴方向的负方向侧的侧面。外部电极14f设在层叠体12f的x轴方向的正方向侧的侧面。
对于主线路M,如图13所示,由线路部18(18a、18b)及通孔导体b1构成,呈从z轴方向的正方向侧向负方向侧逆时针旋转的螺线状。此处,在主线路M中,将逆时针的上游侧端部称为上游端,将逆时针的下游侧端部称为下游端。线路部18a是设置在绝缘体层16o上的线状导体层,其下游端与外部电极14a相连接。线路部18b是设置在绝缘体层16n上的线状导体层,其上游端与外部电极14b相连接。通孔导体b1沿z轴方向贯通绝缘体层16n,将线路部18a的上游端与线路部18b的下游端加以连接。由此,主线路M连接在外部电极14a、14b间。
对于副线路S,如图13所示,由线路部20(20a、20b)及通孔导体b2~b6、b13~b15构成,呈从z轴方向的正方向侧向负方向侧顺时针旋转的螺线状。即,副线路S与主线路M沿相反方向旋转。此外,对于由副线路S围住的区域,在从z轴方向俯视时,与由主线路M围住的区域重叠。即,主线路M与副线路S夹着绝缘体层16m而彼此对向。由此,主线路M与副线路S电磁耦合。此处,在副线路S中,将顺时针的上游侧端部称为上游端,将顺时针的下游侧端部称为下游端。线路部20a是设置在绝缘体层16m上的线状导体层。线路部20b是设置在绝缘体层16l上的线状导体层。通孔导体b2沿z轴方向贯通绝缘体层16l,将线路部20a的上游端与线路部20b的下游端加以连接。另外,通孔导体b3、b4、b5、b6分别沿z轴方向贯通绝缘体层16l、16k、16j、16i,并彼此相互连接。此外,通孔导体b3与线路部20a的下游端相连接。此外,通孔导体b13、b14、b15分别沿z轴方向贯通绝缘体层16k、16j、16i,且彼此相互连接。此外,通孔导体b13与线路部20b的上游端相连接。
低通滤波器LPF 1由线圈L1及电容器C1构成。电容器C1由面状导体层24(24a~24d)及通孔导体b16、b17构成。面状导体层24a、24c分别设置在绝缘体层16j、16h上,是与外部电极14e相连接的长方形导体层。面状导体层24b、24d设置在绝缘体层16i、16g。面状导体层24b、24d呈长方形,在从z轴方向俯视时,与面状导体层24a、24c相重叠。由此,在面状导体层24a、24c与面状导体层24b、24d的间产生电容。通孔导体b16、b17分别沿z轴方向贯通绝缘体层16h、16g,且彼此相互连接。此外,通孔导体b16、b17将面状导体层24b、24d加以连接。此外,面状导体层24b与通孔导体b15相连接。由此,电容器C1与副线路S的上游端相连接。
线圈L1由线路部22(22a~22d)及通孔导体b18~b21构成,呈从z轴方向的正方向侧向负方向侧顺时针旋转的螺旋状。此处,在线圈L1中,将顺时针的上游侧端部称为上游端,将顺时针的下游侧端部称为下游端。线路部22a、22b、22c是分别设置在绝缘体层16f、16e、16d上的线状导体层。线路部22d是设在绝缘体层16c上的线状导体层,其上游端与外部电极14c相连接。通孔导体b18沿z轴方向贯通绝缘体层16f,将线路部22a的下游端与面状导体层24d加以连接。通孔导体b19沿z轴方向贯通绝缘体层16e,将线路部22a的上游端与线路部22b的下游端加以连接。通孔导体b20沿z轴方向贯通绝缘体层16d,将线路部22b的上游端与线路部22c的下游端加以连接。通孔导体b21沿z轴方向贯通绝缘体层16c,将线路部22c的上游端与线路部22d的下游端加以连接。由此,线圈L1连接在电容器C1及副线路S与外部电极14c之间。
低通滤波器LPF2由线圈L2及电容器C2构成。电容器C2由面状导体层34(34a~34d)及通孔导体b7、b8构成。面状导体层34a、34c分别设在绝缘体层16j、16h,是与外部电极14f相连接的长方形导体层。面状导体层34b、34d设置在绝缘体层16i、16g。面状导体层34b、34d呈长方形,在从z轴方向俯视时,与面状导体层34a、34c相重叠。由此,在面状导体层34a、34c与面状导体层34b、34d之间产生电容。通孔导体b7、b8分别沿z轴方向贯通绝缘体层16h、16g,且彼此相互连接。此外,通孔导体b7、b8将面状导体层34b、34d加以连接。此外,面状导体层34b与通孔导体b6相连接。由此,电容器C2连接在副线路S的下游端。
线圈L2由线路部32(32a~32d)及通孔导体b9~b12构成,呈从z轴方向的正方向侧向负方向侧逆时针旋转的螺旋状。此处,在线圈L2中,将逆时针的上游侧端部称为上游端,将逆时针的下游侧端部称为下游端。线路部32a、32b、32c是分别设在绝缘体层16f、16e、16d上的线状导体层。线路部32d是设在绝缘体层16c上的线状导体层,其上游端与外部电极14d相连接。通孔导体b9沿z轴方向贯通绝缘体层16f,将线路部32a的下游端与面状导体层34d加以连接。通孔导体b10沿z轴方向贯通绝缘体层16e,将线路部32a的上游端与线路部32b的下游端加以连接。通孔导体b11沿z轴方向贯通绝缘体层16d,将线路部32b的上游端与线路部32c的下游端加以连接。通孔导体b12沿z轴方向贯通绝缘体层16c,将线路部32c的上游端与线路部32d的下游端加以连接。由此,线圈L2连接在电容器C2及副线路S与外部电极14c之间。
对于屏蔽导体层26a,以大致覆盖绝缘体层16k的整个表面的方式进行设置,与外部电极14g、14h相连接。即,向屏蔽导体层26a施加接地电位。对于屏蔽导体层26a,设置在副线路S与电容器C1、C2之间,从而抑制副线路S与电容器C1、C2进行电磁耦合。
对于屏蔽导体层26b、26c,以分别大致覆盖绝缘体层16p、16b的整个表面的方式进行设置,与外部电极14g、14h相连接。即,向屏蔽导体层26b、26c施加接地电位。对于屏蔽导体层26b,将其设置在比主线路M、副线路S更靠近z轴方向的负方向侧的位置。另外,对于屏蔽导体层26c,将其设置在比线圈L1、L2更靠近z轴方向的正方向侧的位置。由此,屏蔽导体层26b、26c能够防止在主线路M、副线路S及线圈L1、L2产生的磁场向层叠体12f的外部泄漏。而且,由于将线圈L1与L2分别形成为沿相反方向旋转的螺旋状,因此在2个线圈间产生的磁场为相反方向,能够抑制线圈间的磁场耦合。由此,能够抑制耦合端口与终端端口间的耦合,可提高隔离特性。
(第7实施方式)
以下,参照附图说明第7实施方式的定向耦合器10g的结构。图14是第7实施方式的定向耦合器10g的层叠体12g的分解立体图。
在定向耦合器10g中,在图11所示的定向耦合器10f的电路构成中,用以使外部电极14e、14f终端化的终端电阻R3的一端与外部电极14e、14h相连接,另一端与外部电极14f、14h相连接,以替代终端电阻R1、R2。由此,电容器C1的一端连接在在外部电极14c和副线路S之间(更正确而言,线圈L1与副线路S之间),另一端与终端电阻R3相连接。此外,在外部电极14d和副线路S之间(更正确而言,线圈L2与副线路S之间)、与终端电阻R3之间,连接有电容器C2。此外,未向外部电极14e、14f施加接地电位等电位。另一方面,将外部电极14h用作被施加了接地电位的接地端子。为了满足上述结构,在定向耦合器10g中,如图14所示,设置设有作为终端电阻R3的电阻导体层28b的绝缘体层16q。
更详细而言,对于电阻导体层28b,如图14所示,设成将外部电极14e、14h间及外部电极14f、14h间加以连接的弯曲的线状导体层。电阻导体层28b具有例如50Ω的阻抗。由此,电容器C1、C2由电阻导体层28b终端化。由此,定向耦合器10g中也能内置有终端电阻R3。在这种状态下,与将终端电阻设置在外部时相比较,能使安装有该定向耦合器10g的基板减小终端电阻R3的空间量。
(第8实施方式)
以下,参照附图说明第8实施方式的定向耦合器10h的结构。图15是第8实施方式及第9实施方式的定向耦合器10h、10i的等效电路图。图16是第7实施方式的定向耦合器10h的层叠体12h的分解立体图。
对于定向耦合器10h,如图15所示,具有以下电路结构:即,在图1及图6所示的定向耦合器10a中未设置线圈L1。因此,在定向耦合器10h中,如图16所示,不具有绝缘体层16f~16j、线路部22a~22d、屏蔽导体层26a及通孔导体b3~b7。此外,线路部20b与外部电极14c相连接。
如上所述,即使如定向耦合器10h那样不使用线圈L1而仅以电容器C1来构成低通滤波器LPF1,也能使耦合度特性接近平坦。图17是表示不具有低通滤波器LPF1的现有的定向耦合器的耦合度特性及隔离特性的曲线。图18是表示定向耦合器10h的耦合度特性及隔离特性的曲线。图17及图18中,纵轴表示衰减量,横轴表示频率。
在现有的定向耦合器中,主线路与副线路的耦合度随着信号的频率升高而升高。因此,如图17所示,对于现有的定向耦合器的耦合度特性,随着频率升高,从输入端口输入的功率与向耦合端口输出的功率之比增加。
因此,在定向耦合器10h中,在外部电极14c与副线路S之间连接有低通滤波器LPF1。对于低通滤波器LPF1,具有衰减量随着频率升高而增加的插入损耗特性。因此,即使因信号的频率升高而使从副线路S向外部电极14c输出的信号的功率变大,也能利用低通滤波器LPF1来降低该信号的功率。其结果是,如图18所示,在定向耦合器10h中,能使耦合度特性接近平坦。
另外,比较图18所示的定向耦合器10h与图17所示的现有的定向耦合器的隔离特性,在定向耦合器10h中,由于设置有低通滤波器LPF1,因此隔离特性的衰减量不会增加。
(第9实施方式)
以下,参照附图说明第9实施方式的定向耦合器10i的结构。图19是第9实施方式的定向耦合器10i的层叠体12i的分解立体图。
定向耦合器10i的电路结构与定向耦合器10h相同,因此省略说明。定向耦合器10i与定向耦合器10h的不同点在于,如图19所示那样,将设有屏蔽导体层26b的绝缘体层16n设置在绝缘体层16a、16b之间。
更详细而言,对于屏蔽导体层26b,将其设置成大致覆盖绝缘体层16n的整个表面,且与外部电极14e、14f相连接。即,向屏蔽导体层26b施加接地电位。屏蔽导体层26b设在主线路M的z轴方向的正方向侧。由此,屏蔽导体层26b与面状导体层24a、24c一起沿z轴方向挟持主线路M、副线路S。因此,尽管在主线路M、副线路S产生的磁场向层叠体12i的外部泄漏,但能利用屏蔽导体层26b及面状导体层24a、24c来防止。
(第10实施方式)
以下,参照附图说明第10实施方式的定向耦合器10j的结构。图20是第10实施方式的定向耦合器10j的层叠体12j的分解立体图。
定向耦合器10j的电路结构与定向耦合器10h、10i相同,因此省略说明。定向耦合器10j与定向耦合器10i的不同点在于,主线路M、副线路S、低通滤波器LPF1(电容器C1)、屏蔽导体层26b的层叠顺序不同。
更详细而言,在定向耦合器10i中,如图19所示,从z轴方向的正方向侧向负方向侧,依次排列有屏蔽导体层26b、主线路M、副线路S、电容器C1。另一方面,在定向耦合器10j中,如图20所示,从z轴方向的正方向侧向负方向侧,依次排列有电容器C1、副线路S、主线路M、屏蔽导体层26b。
采用具有以上结构的定向耦合器10j,与定向耦合器10i相同,能防止在主线路M、副线路S产生的磁场向外部泄漏,并能使耦合度特性接近平坦。
(第11实施方式)
以下,参照附图说明第11实施方式的定向耦合器10k的结构。图21是第11实施方式的定向耦合器10k的等效电路图。
说明定向耦合器10k的电路结构。定向耦合器10k的电路结构包括外部电极(端子)14a~14h、主线路M、副线路S1、S2及低通滤波器LPF1、LPF3。主线路M连接在外部电极14g、14h间。副线路S1连接在外部电极14c、14a间,且与主线路M电磁耦合。副线路S2连接在外部电极14d、14b间,且与主线路M电磁耦合。
另外,低通滤波器LPF1连接在外部电极14c与副线路S1之间,具有在规定频带中衰减量随着频率升高而增加的特性。低通滤波器LPF1包含电容器C1及线圈L1。线圈L1串联连接在外部电极14c与副线路S1之间。电容器C1的一端连接在副线路S1与外部电极14c之间(更正确而言,线圈L1与外部电极14c之间),另一端与外部电极14e、14f连接。
另外,低通滤波器LPF3连接在外部电极14b与副线路S2之间,具有在规定频带中衰减量随着频率升高而增加的特性。低通滤波器LPF3包含电容器C3及线圈L3。线圈L3串联连接在外部电极14b与副线路S2之间。电容器C3的一端连接在副线路S2与外部电极14b之间(更正确而言,线圈L3与外部电极14b之间),另一端与外部电极14e、14f连接。
在上述定向耦合器10k中,外部电极14g用作输入端口,外部电极14h用作输出端口。另外,外部电极14c用作第1耦合端口,外部电极14a用作由50Ω终端化的终端端口。另外,外部电极14b用作第2耦合端口,外部电极14d用作以50Ω终端化的终端端口。另外,外部电极14e、14f用作接地的接地端口。此外,若向外部电极14g输入信号,则从外部电极14h输出该信号。而且,由于主线路M与副线路S1、S2电磁耦合,因此从外部电极14b、14c输出具有与信号的功率成正比的功率的信号。
接着,参照附图说明定向耦合器10k的具体结构。图22是第11实施方式的定向耦合器10k的层叠体12k的分解立体图。对于定向耦合器10k的外观立体图,引用图12。
对于定向耦合器10k,如图12及图22所示,具备层叠体12k、外部电极14(14a~14h)、主线路M、副线路S1、S2、低通滤波器LPF1、LPF3及屏蔽导体层26a、26b。对于层叠体12k,如图12所示,呈长方体状,如图22所示,是由绝缘体层16(16a~16l)沿z轴方向从z轴方向的正方向侧向负方向侧依次层叠排列而构成。绝缘体层16是介质陶瓷,呈长方形。
对于外部电极14a、14h、14b,设置成在层叠体12k的y轴方向的正方向侧的侧面从x轴方向的负方向侧向正方向侧依次排列。对于外部电极14c、14g、14d,设置成在层叠体12k的y轴方向的负方向侧的侧面从x轴方向的负方向侧向正方向侧依次排列。
对于主线路M,如图22所示,由线路部18a构成。线路部18a是设置在绝缘体层16d上的线状导体层。线路部18a沿y轴方向延伸,与外部电极14g、14h相连接。由此,主线路M连接在外部电极14g、14h间。
对于副线路S1,如图22所示,由线路部20a及通孔导体b1~b4构成。对于线路部20a,是在从z轴方向的正方向侧俯视时,在绝缘体层16c上的设置在比线路部18a更靠近x轴方向的负方向侧的线状导体层。线路部20a与线路部18a平行地沿y轴方向延伸,与外部电极14a相连接。由此,主线路M与副线路S1进行电磁耦合。通孔导体b1~b4沿z轴方向贯通绝缘体层16c~16f,且彼此相互连接。此外,通孔导体b1与线路部20a的y轴方向的负方向侧的端部相连接。
低通滤波器LPF1由线圈L1及电容器C1构成。线圈L1由线路部22(22a~22d)及通孔导体b5~b7构成,呈从z轴方向的正方向侧向负方向侧逆时针旋转的螺旋状。此处,在线圈L1中,将逆时针的上游侧端部称为上游端,将逆时针的下游侧端部称为下游端。线路部22a是设在绝缘体层16g上的线状导体层,其上游端与通孔导体b4相连接。线路部22b、22c是分别设在绝缘体层16h、16i上的线状导体层。线路部22d是设在绝缘体层16j上的线状导体层,其下游端与外部电极14c相连接。通孔导体b5沿z轴方向贯通绝缘体层16g,将线路部22a的下游端与线路部22b的上游端加以连接。通孔导体b6沿z轴方向贯通绝缘体层16h,将线路部22b的下游端与线路部22c的上游端加以连接。通孔导体b7沿z轴方向贯通绝缘体层16i,将线路部22c的下游端与线路部22d的上游端加以连接。由此,线圈L1连接在副线路S1与外部电极14c之间。
电容器C1由面状导体层24(24b、24c)构成。对于面状导体层24c,以大致覆盖绝缘体层16l的整个表面的方式设置,与外部电极14e、14f相连接。面状导体层24b设置在绝缘体层16k上,与外部电极14c相连接。面状导体层24b呈长方形,在从z轴方向俯视时,与面状导体层24c相重叠。由此,在面状导体层24c与面状导体层24b的间产生电容。此外,电容器C1连接在外部电极14c与外部电极14e、14f之间。即,电容器C1的一端连接在线圈L1和外部电极14c之间,另一端与外部电极14e、14f连接。
对于副线路S2,如图22所示,由线路部40a及通孔导体b8、b9构成。对于线路部40a,是从z轴方向的正方向侧俯视时,在绝缘体层16e上的设置在比线路部18a更靠近x轴方向的正方向侧的线状导体层。线路部40a与线路部18a平行地沿y轴方向延伸,与外部电极14d相连接。由此,主线路M与副线路S2进行电磁耦合。通孔导体b8、b9沿z轴方向贯通绝缘体层16e、16f,且彼此相互连接。此外,通孔导体b8与线路部40a的y轴方向的正方向侧的端部相连接。
低通滤波器LPF3由线圈L3及电容器C3构成。线圈L3由线路部42(42a~42d)及通孔导体b10~b12构成,呈从z轴方向的正方向侧向负方向侧逆时针旋转的螺旋状。此处,在线圈L3中,将逆时针的上游侧端部称为上游端,将逆时针的下游侧端部称为下游端。线路部42a是设在绝缘体层16g上的线状导体层,其上游端与通孔导体b9相连接。线路部42b、42c是分别设在绝缘体层16h、16i上的线状导体层。线路部42d是设在绝缘体层16j上的线状导体层,其下游端与外部电极14b相连接。通孔导体b10沿z轴方向贯通绝缘体层16g,将线路部42a的下游端与线路部42b的上游端加以连接。通孔导体b11沿z轴方向贯通绝缘体层16h,将线路部42b的下游端与线路部42c的上游端加以连接。通孔导体b12沿z轴方向贯通绝缘体层16i,将线路部42c的下游端与线路部42d的上游端加以连接。由此,线圈L3连接在副线路S2与外部电极14d之间。
电容器C3由面状导体层44b、24c构成。对于面状导体层24c,以大致覆盖绝缘体层16l的整个表面的方式进行设置,与外部电极14e、14f相连接。面状导体层44b设置在绝缘体层16k上,与外部电极14b相连接。面状导体层44b呈长方形,在从z轴方向俯视时,与面状导体层24c相重叠。由此,在面状导体层24c与面状导体层44b之间产生电容。此外,电容器C3连接在外部电极14b与外部电极14e、14f之间。即,电容器C3的一端连接在线圈L3和外部电极14b之间,另一端与外部电极14e、14f连接。
对于屏蔽导体层26a、26b,以大致覆盖绝缘体层16f、16b的整个表面的方式进行设置,与外部电极14e、14f相连接。即,向屏蔽导体层26a、26b施加接地电位。对于屏蔽导体层26a,在z轴方向上,设置在主线路M及副线路S1、S2、与线圈L1、L3之间,从而抑制副线路S1、S2与线圈L1、L3进行电磁耦合。
(第12实施方式)
以下,参照附图说明第12实施方式的定向耦合器10l的结构。图23是第12实施方式的定向耦合器10l的等效电路图。
说明定向耦合器10l的电路结构。定向耦合器101的电路结构包括外部电极(端子)14a~14h、主线路M、副线路S1、S2及低通滤波器LPF1、LPF3。定向耦合器101的主线路M、副线路S1及低通滤波器LPF1的结构与定向耦合器10k的主线路M、副线路S1及低通滤波器LPF1的结构相同,因此省略说明。
此外,低通滤波器LPF3连接在外部电极14d与副线路S2之间,具有在规定频带中衰减量随着频率升高而增加的特性。低通滤波器LPF3包含电容器C3及线圈L3。线圈L3串联连接在外部电极14d与副线路S2之间。电容器C3的一端连接在副线路S2和外部电极14d之间(更正确而言,线圈L3和外部电极14d之间),另一端与外部电极14e、14f连接。
在上述定向耦合器10l中,外部电极14g用作输入端口,外部电极14h用作输出端口。另外,外部电极14c用作第1耦合端口,外部电极14a用作以50Ω终端化的终端端口。另外,外部电极14d用作第2耦合端口,外部电极14b用作以50Ω终端化的终端端口。另外,外部电极14e、14f用作接地的接地端口。此外,若对外部电极14g输入信号,则从外部电极14h输出该信号。此外,由于主线路M与副线路S1进行电磁耦合,因此,从外部电极14c输出具有与信号的功率成正比的功率的信号。
此处,对于从外部电极14h输出的信号,其一部分在与外部电极14h相连接的天线等中反射。上述反射信号从外部电极14h输入至主线路M。由于主线路M与副线路S2进行电磁耦合,因此,从外部电极14d输出具有与从外部电极14d输入的反射信号的功率成正比的功率的信号。
接着,参照附图说明定向耦合器10l的具体结构。图24是第12实施方式的定向耦合器10l的层叠体12l的分解立体图。关于定向耦合器10l的外观立体图,引用图12。
对于定向耦合器10l,如图12及图24所示,具备层叠体12l、外部电极14(14a~14h)、主线路M、副线路S1、S2、低通滤波器LPF1、LPF3及屏蔽导体层26a、26b。对于层叠体12l,如图12所示,呈长方体状,如图24所示,是由绝缘体层16(16a~16l)沿z轴方向从z轴方向的正方向侧向负方向侧依次层叠排列而构成。绝缘体层16是介质陶瓷,呈长方形。
对于外部电极14a、14h、14b,设置成在层叠体121的y轴方向的正方向侧的侧面从x轴方向的负方向侧向正方向侧依次排列。对于外部电极14c、14g、14d,设置成在层叠体12l的y轴方向的负方向侧的侧面从x轴方向的负方向侧向正方向侧依次排列。
对于主线路M,如图6所示,由线路部18a构成。线路部18a是设在绝缘体层16d上的线状导体层。线路部18a沿y轴方向延伸,与外部电极14g、14h相连接。由此,主线路M连接在外部电极14g、14h间。
定向耦合器10l的主线路M、副线路S1及低通滤波器LPF1的结构与定向耦合器10k的主线路M、副线路S1及低通滤波器LPF1的机构相同,因此省略说明。
对于副线路S2,如图24所示,由线路部40a及通孔导体b8、b9构成。对于线路部40a,是在从z轴方向的正方向侧俯视时,在绝缘体层16e上的设置在比线路部18a更靠近x轴方向的正方向侧的线状导体层。线路部40a与线路部18a平行地沿y轴方向延伸,与外部电极14b相连接。由此,主线路M与副线路S2电磁耦合。通孔导体b8、b9沿z轴方向贯通绝缘体层16e、16f,且彼此相互连接。此外,通孔导体b8与线路部40a的y轴方向的负方向侧的端部相连接。
低通滤波器LPF3由线圈L3及电容器C3构成。线圈L3是由线路部42(42a~42d)及通孔导体b10~b12构成,呈从z轴方向的正方向侧向负方向侧顺时针旋转的螺旋状。此处,在线圈L3中,将顺时针的上游侧端部称为上游端,将顺时针的下游侧端部称为下游端。线路部42a是设在绝缘体层16g上的线状导体层,其上游端与通孔导体b9相连接。线路部42b、42c是分别设置在绝缘体层16h、16i上的线状导体层。线路部42d是设置在绝缘体层16j上的线状导体层,其下游端与外部电极14d相连接。通孔导体b10沿z轴方向贯通绝缘体层16g,将线路部42a的下游端与线路部42b的上游端加以连接。通孔导体b11沿z轴方向贯通绝缘体层16h,将线路部42b的下游端与线路部42c的上游端加以连接。通孔导体b12沿z轴方向贯通绝缘体层16i,将线路部42c的下游端与线路部42d的上游端加以连接。由此,线圈L3连接在副线路S2与外部电极14d之间。
电容器C3由面状导体层44b、24c构成。对于面状导体层24c,以大致覆盖绝缘体层161的整个表面的方式设置,且与外部电极14e、14f相连接。面状导体层44b设置在绝缘体层16k,与外部电极14b相连接。面状导体层44b呈长方形,在从z轴方向俯视时,与面状导体层24c相重叠。由此,在面状导体层24c与面状导体层44b之间产生电容。此外,电容器C3连接在外部电极14b与外部电极14e、14f之间。即,电容器C3的一端连接在线圈L3和外部电极14b之间,另一端与外部电极14e、14f连接。
对于屏蔽导体层26a,以大致覆盖绝缘体层16f的整个表面的方式进行设置,与外部电极14e、14f相连接。即,向屏蔽导体层26a施加接地电位。对于屏蔽导体层26a,在z轴方向上设置在主线路M及副线路S1、S2、与线圈L1、L3之间,从而抑制副线路S1、S2与线圈L1、L3进行电磁耦合。
此外,在定向耦合器10a~10l中,以沿z轴方向排列的方式配置主线路M、副线路S、S1、S2、低通滤波器LPF1、LPF2、LPF3。然而,主线路M、副线路S、S1、S2、低通滤波器LPF1、LPF2、LPF3的位置关系并不限于此。例如,也能将主线路M、副线路S、S1、S2、低通滤波器LPF1、LPF2、LPF3配置成在x轴方向或y轴方向上排列。
此外,定向耦合器10a~10l是对由介质陶瓷构成的绝缘体层16进行层叠而构成的层叠型电子元器件。然而,定向耦合器10a~10l也可不是层叠型电子元器件。定向耦合器10a~10l也可是由例如半导体芯片构成的。半导体芯片的层叠数少于层叠型电子元器件的层叠数。因此,不易将主线路M、副线路S、S1、S2、低通滤波器LPF1、LPF2、LPF3沿z轴方向进行排列。因此,在此情况下,优选将主线路M、副线路S、S1、S2、低通滤波器LPF1、LPF2、LPF3配置成沿x轴方向或y轴方向进行排列。
此外,在定向耦合器10a~10l中,将规定频带设为824MHz~1910MHz。然而,规定频带并不限于此。作为可向定向耦合器10a~10l输入的信号频带,例如在WCDMA的情况下可举出以下6种。
频带5:824MHz~849MHz
频带8:880MHz~915MHz
频带3:1710MHz~1785MHz
频带2:1850MHz~1910MHz
频带1:1920MHz~1980MHz
频带7:2500MHz~2570MHz
因此,所谓规定频带,是指任意组合上述6种频带而获得的频带。例如,组合频带1、频带2、频带3、频带5、频带8的频带成为824MHz~915MHz及1710MHz~1980MHz。因此,该情况下的规定频带为824MHz~1980MHz。
工业中的应用
如上所述,本发明在定向耦合器是有用的,尤其是在能使耦合度特性接近平坦这方面较为优异。
Claims (15)
1.一种定向耦合器,是用于规定频带的定向耦合器,其特征在于,具备:
第1端子至第5端子;
主线路,该主线路连接在所述第1端子与所述第2端子之间;
第1副线路,该第1副线路连接在所述第3端子与所述第4端子之间,且与所述主线路电磁耦合;以及
第1低通滤波器,该第1低通滤波器连接在所述第3端子与所述第1副线路之间,具有在所述规定频带中衰减量随着频率升高而增加的特性,
所述第1低通滤波器包含:
第1线圈,该第1线圈串联连接在所述第3端子与所述第1副线路之间;以及
第1电容器,该第1电容器的一端连接在所述第1线圈和所述第1副线路之间,另一端与所述第5端子相连接,
所述第5端子是接地端子,
在所述规定频带中,所述定向耦合器的所述低通滤波器以外的部分的耦合度特性的斜率的平均值与所述低通滤波器的插入损耗特性的斜率的平均值是相互相反的符号且具有相等的绝对值。
2.如权利要求1所述的定向耦合器,其特征在于,
所述第1端子是输入信号的输入端子,
所述第2端子是输出所述信号的第1输出端子,
所述第3端子是输出具有与所述信号的功率成正比的功率的信号的第2输出端子,
所述第4端子是终端化的终端端子。
3.如权利要求1所述的定向耦合器,其特征在于,
所述定向耦合器还具备第2低通滤波器,该第2低通滤波器连接在所述第4端子与所述第1副线路之间,具有在所述规定频带中衰减量随着频率升高而增加的特性。
4.如权利要求3所述的定向耦合器,其特征在于,
所述定向耦合器还具备终端化的终端端子即第6端子,
所述第2低通滤波器包含:
第2线圈,该第2线圈串联连接在所述第4端子与所述第1副线路之间;以及
第2电容器,该第2电容器的一端连接在所述第4端子和所述第1副线路之间,另一端与所述第6端子相连接。
5.如权利要求4所述的定向耦合器,其特征在于,
所述第2电容器的一端连接在所述第2线圈和所述第1副线路之间,另一端与所述第6端子相连接。
6.如权利要求3所述的定向耦合器,其特征在于,
所述定向耦合器还具备:
接地端子即第7端子;以及
终端电阻,该终端电阻与所述接地端子相连接,
所述第2低通滤波器包含:
第2线圈,该第2线圈串联连接在所述第4端子与所述第1副线路之间;以及
第2电容器,该第2电容器的一端连接在所述第4端子和所述第1副线路之间,另一端与所述终端电阻相连接。
7.如权利要求6所述的定向耦合器,其特征在于,
所述第2电容器的一端连接在所述第2线圈和所述第1副线路之间,另一端与所述终端电阻相连接。
8.如权利要求1所述的定向耦合器,其特征在于,
所述定向耦合器还具备由多个绝缘体层层叠而构成的层叠体,
所述主线路、所述第1副线路及所述第1低通滤波器由设在所述绝缘体层上的导体层构成。
9.如权利要求8所述的定向耦合器,其特征在于,
所述主线路与所述第1副线路系隔着所述绝缘体层相对。
10.如权利要求8或9所述的定向耦合器,其特征在于,
所述定向耦合器还具备屏蔽导体层,该屏蔽导体层在层叠方向上设在所述主线路及所述第1副线路与所述第1线圈之间,且被施加接地电位。
11.如权利要求10所述的定向耦合器,其特征在于,
所述第1电容器还具有面状导体层,该面状导体层与所述屏蔽导体层一起在层叠方向上挟持所述主线路及所述第1副线路,且被施加接地电位。
12.如权利要求10所述的定向耦合器,其特征在于,
所述第1电容器还具有面状导体层,该面状导体层与该屏蔽导体层一起在层叠方向上挟持所述第1线圈,且被施加接地电位。
13.如权利要求8或9所述的定向耦合器,其特征在于,
将所述主线路、所述第1副线路、所述第1低通滤波器设成排列在与层叠方向正交的方向上。
14.如权利要求1所述的定向耦合器,其特征在于,
所述定向耦合器具备:
第8端子及第9端子;
第2副线路,该第2副线路连接在所述第8端子与所述第9端子之间,且与所述主线路电磁耦合;以及
第3低通滤波器,该第3低通滤波器连接在所述第9端子与所述第2副线路之间,具有在所述规定频带中衰减量随着频率升高而增加的特性。
15.如权利要求1所述的定向耦合器,其特征在于,
所述定向耦合器具备:
第8端子及第9端子;
第2副线路,该第2副线路连接在所述第8端子与所述第9端子之间,且与所述主线路电磁耦合;以及
第3低通滤波器,该第3低通滤波器连接在所述第8端子与所述第2副线路之间,具有在所述规定频带中衰减量随着频率升高而增加的特性。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009287061 | 2009-12-18 | ||
JP2009-287061 | 2009-12-18 | ||
PCT/JP2010/070537 WO2011074370A1 (ja) | 2009-12-18 | 2010-11-18 | 方向性結合器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102484305A CN102484305A (zh) | 2012-05-30 |
CN102484305B true CN102484305B (zh) | 2015-01-28 |
Family
ID=44167134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080037283.7A Active CN102484305B (zh) | 2009-12-18 | 2010-11-18 | 定向耦合器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8314663B2 (zh) |
EP (1) | EP2439812B1 (zh) |
JP (1) | JP5327324B2 (zh) |
CN (1) | CN102484305B (zh) |
TW (1) | TWI482354B (zh) |
WO (1) | WO2011074370A1 (zh) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5488721B2 (ja) * | 2011-01-12 | 2014-05-14 | 株式会社村田製作所 | 方向性結合器 |
CN103370832B (zh) | 2011-03-14 | 2015-04-01 | 株式会社村田制作所 | 方向性耦合器 |
JP2013030904A (ja) * | 2011-07-27 | 2013-02-07 | Tdk Corp | 方向性結合器および無線通信装置 |
JP5435309B2 (ja) * | 2011-08-25 | 2014-03-05 | Tdk株式会社 | 方向性結合器および無線通信装置 |
US20130027273A1 (en) * | 2011-07-27 | 2013-01-31 | Tdk Corporation | Directional coupler and wireless communication device |
JP5660087B2 (ja) * | 2012-08-09 | 2015-01-28 | 株式会社村田製作所 | バラントランス |
JP5814895B2 (ja) * | 2012-09-26 | 2015-11-17 | 太陽誘電株式会社 | 方向性結合回路装置 |
CN102903992B (zh) * | 2012-10-09 | 2015-05-20 | 中国联合网络通信集团有限公司 | 耦合装置 |
JP5786902B2 (ja) * | 2013-06-26 | 2015-09-30 | 株式会社村田製作所 | 方向性結合器 |
JP6217544B2 (ja) * | 2013-10-22 | 2017-10-25 | 株式会社村田製作所 | 方向性結合器 |
JP5946026B2 (ja) * | 2014-03-12 | 2016-07-05 | Tdk株式会社 | 方向性結合器 |
JP6539119B2 (ja) * | 2014-06-13 | 2019-07-03 | 住友電気工業株式会社 | 電子装置 |
JP6112075B2 (ja) * | 2014-06-27 | 2017-04-12 | 株式会社村田製作所 | 電子部品 |
JP6210029B2 (ja) * | 2014-07-23 | 2017-10-11 | 株式会社村田製作所 | 方向性結合器 |
JP6098842B2 (ja) * | 2015-03-11 | 2017-03-22 | Tdk株式会社 | 方向性結合器および無線通信装置 |
JP2016220068A (ja) * | 2015-05-21 | 2016-12-22 | 京セラ株式会社 | フィルタ一体型カプラおよびカプラモジュール |
WO2017010238A1 (ja) * | 2015-07-14 | 2017-01-19 | 株式会社村田製作所 | 方向性結合器 |
JP6363798B2 (ja) | 2015-07-22 | 2018-07-25 | 京セラ株式会社 | 方向性結合器および通信モジュール |
JP6337879B2 (ja) * | 2015-12-15 | 2018-06-06 | 日立金属株式会社 | 方向性結合器及び高周波回路 |
JP6551598B2 (ja) * | 2016-03-18 | 2019-07-31 | 株式会社村田製作所 | 方向性結合器 |
CN109845029B (zh) * | 2016-10-27 | 2021-03-09 | 株式会社村田制作所 | 定向耦合器内置基板、高频前端电路以及通信装置 |
WO2019054285A1 (ja) | 2017-09-13 | 2019-03-21 | 株式会社村田製作所 | 高周波モジュール |
JP2019057687A (ja) * | 2017-09-22 | 2019-04-11 | 株式会社村田製作所 | 電子部品 |
WO2019208657A1 (ja) * | 2018-04-25 | 2019-10-31 | 株式会社村田製作所 | 方向性結合器および方向性結合器モジュール |
US11276913B1 (en) * | 2019-06-17 | 2022-03-15 | Harmonic, Inc. | Frequency selective RF directional coupler |
CN115428256A (zh) * | 2020-05-09 | 2022-12-02 | 株式会社村田制作所 | 定向耦合器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5668511A (en) * | 1994-03-29 | 1997-09-16 | Murata Manufacturing Co., Ltd. | Low-pass filter |
CN1391354A (zh) * | 2001-06-08 | 2003-01-15 | 三菱电机株式会社 | 高效率高频放大器及无线发送装置 |
CN1393059A (zh) * | 2000-08-22 | 2003-01-22 | 日立金属株式会社 | 叠层体型高频开关模块 |
CN1726650A (zh) * | 2002-12-16 | 2006-01-25 | 皇家飞利浦电子股份有限公司 | Fm接收器中的噪声抑制 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6110327Y2 (zh) * | 1980-01-10 | 1986-04-03 | ||
US5424694A (en) * | 1994-06-30 | 1995-06-13 | Alliedsignal Inc. | Miniature directional coupler |
JP2702894B2 (ja) | 1995-02-27 | 1998-01-26 | 日立金属株式会社 | 方向性結合器 |
JP2001094315A (ja) * | 1999-09-20 | 2001-04-06 | Hitachi Metals Ltd | 方向性結合器 |
WO2002039582A2 (en) * | 2000-11-09 | 2002-05-16 | Broadcom Corporation | A constant impedance filter |
EP1207582B1 (en) * | 2000-11-22 | 2007-03-28 | Telefonaktiebolaget LM Ericsson (publ) | R.F. antenna switch |
JP2005184631A (ja) * | 2003-12-22 | 2005-07-07 | Renesas Technology Corp | 高周波電力増幅用電子部品 |
US7218186B2 (en) * | 2004-01-02 | 2007-05-15 | Scientific Components Corporation | Directional coupler |
FR2901919A1 (fr) * | 2006-05-30 | 2007-12-07 | St Microelectronics Sa | Coupleur directif large bande |
JP2009027617A (ja) * | 2007-07-23 | 2009-02-05 | Hitachi Metals Ltd | 方向性結合器及びこれを用いた高周波回路 |
JP2009044303A (ja) * | 2007-08-07 | 2009-02-26 | Panasonic Corp | アッテネータ複合カプラ |
-
2010
- 2010-11-18 EP EP10837399.4A patent/EP2439812B1/en active Active
- 2010-11-18 JP JP2011522323A patent/JP5327324B2/ja active Active
- 2010-11-18 WO PCT/JP2010/070537 patent/WO2011074370A1/ja active Application Filing
- 2010-11-18 CN CN201080037283.7A patent/CN102484305B/zh active Active
- 2010-12-14 TW TW099143698A patent/TWI482354B/zh active
-
2012
- 2012-03-05 US US13/411,858 patent/US8314663B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5668511A (en) * | 1994-03-29 | 1997-09-16 | Murata Manufacturing Co., Ltd. | Low-pass filter |
CN1393059A (zh) * | 2000-08-22 | 2003-01-22 | 日立金属株式会社 | 叠层体型高频开关模块 |
CN1391354A (zh) * | 2001-06-08 | 2003-01-15 | 三菱电机株式会社 | 高效率高频放大器及无线发送装置 |
CN1726650A (zh) * | 2002-12-16 | 2006-01-25 | 皇家飞利浦电子股份有限公司 | Fm接收器中的噪声抑制 |
Also Published As
Publication number | Publication date |
---|---|
WO2011074370A1 (ja) | 2011-06-23 |
CN102484305A (zh) | 2012-05-30 |
US20120161897A1 (en) | 2012-06-28 |
JP5327324B2 (ja) | 2013-10-30 |
EP2439812A1 (en) | 2012-04-11 |
JPWO2011074370A1 (ja) | 2013-04-25 |
EP2439812A4 (en) | 2012-12-26 |
TW201145666A (en) | 2011-12-16 |
EP2439812B1 (en) | 2016-07-13 |
TWI482354B (zh) | 2015-04-21 |
US8314663B2 (en) | 2012-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102484305B (zh) | 定向耦合器 | |
TWI500213B (zh) | Directional coupler | |
CN102832435B (zh) | 定向耦合器 | |
TWI518980B (zh) | 方向性耦合器 | |
JP5946024B2 (ja) | 方向性結合器 | |
US8536956B2 (en) | Directional coupler | |
KR20110121808A (ko) | 모바일 rfid 리더 송수신 시스템 | |
JPWO2006134916A1 (ja) | 積層フィルタ | |
US8253510B2 (en) | Non-reciprocal circuit element | |
CN105453428A (zh) | 高频模块 | |
CN109416970A (zh) | 共模噪声滤波器 | |
JP2023529627A (ja) | 3dB直交ハイブリッドカプラ、高周波フロントエンドモジュール及び通信端末 | |
CN105009357B (zh) | 不可逆电路元件及模块 | |
CN100566013C (zh) | 不可逆电路元件、复合电子零件及通信装置 | |
CN111386656A (zh) | 多工器 | |
CN204244192U (zh) | Lc滤波器电路及高频模块 | |
CN104584320B (zh) | 不可逆电路元件 | |
JP2016134779A (ja) | 方向性結合器およびそれを用いたモジュール | |
US8279017B2 (en) | Magnetic resonance type isolator | |
JP7429836B2 (ja) | コモンモードノイズフィルタ | |
JP5136322B2 (ja) | 非可逆回路素子 | |
JP5672413B2 (ja) | 非可逆回路素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |