TWI518980B - 方向性耦合器 - Google Patents

Description

方向性耦合器

本發明關於方向性耦合器，尤其關於在藉由高頻訊號進行通信的無線通訊設備等中使用的方向性耦合器。

作為習知的方向性耦合器，例如，已知有專利文獻1記載的方向性耦合器。在該方向性耦合器中，主線路與副線路透過絕緣體層相對。藉此，主線路與副線路進行磁耦合，並且進行電容耦合。

然而，在專利文獻1記載的方向性耦合器中，如以下說明，存在方向性較差之問題。對磁耦合時及電容耦合時的訊號流動進行說明。圖16至圖18係表示方向性耦合器中的訊號流動的圖。

在磁耦合時會產生偶模式，在電容耦合時會產生奇模式。在偶模式中，如圖16所示，藉由磁耦合所引起的電磁感應，訊號Sig1在主線路中流動，朝與訊號Sig1相反方向前進的訊號Sig2在副線路中前進。另一方面，在奇模式中，如圖17所示，藉由電容耦合所引起的電場，朝與訊號Sig1相反方向前進的訊號Sig3、以及與訊號Sig1相同方向前進的訊號Sig4在副線路中前進。如上述，主線路與副線路進行磁耦合，並且還進行電容耦合。因此，在副線路中，如圖18所示，訊號Sig2的一部分與訊號Sig4相互抵消。其結果，在副線路中，藉由訊號Sig2的一部分與訊號Sig4相互 抵消而產生的訊號Sig5會朝著與訊號Sig1相反方向前進。在方向性耦合器中，需要使訊號不對副線路的訊號Sig4所面對的端子輸出，而係使訊號對訊號Sig3、Sig5所面對的端子輸出。藉此，在方向性耦合器的副線路中，將訊號僅向單側的端子輸出的特性稱為方向性，藉由調節磁耦合和電容耦合的耦合度，能調節該方向性。

然而，在專利文獻1記載的方向性耦合器中，主線路與副線路彼此以面相對，因此，電容耦合較強。因此，在方向性耦合器中，奇模式表現得比偶模式要強。在奇模式中，訊號Sig3和Sig4朝相反方向前進，因此，若奇模式表現得比偶模式要強，則難以獲得所希望的方向性。如上述，專利文獻1記載的方向性耦合器具有方向性較差之問題。

【先前技術文獻】

專利文獻1：日本專利特開2013-5076號公報。

因此，本發明的目的在於提供一種具有優異的方向性的方向性耦合器。

本發明的一個實施例之方向性耦合器係在規定的頻帶下使用的方向性耦合器，其特徵在於，包括：層疊體，該層疊體將複數個絕緣體層進行層疊而構成；第1端子至第4端子，該第1端子至第4端子設置在上述層疊體的表面上；主線路，該主線路連接於上述第1端子與上述第2端子之間，並設置在上述絕緣體層上；第1副線路，該第1副線路與上述第3端子相連接，且與上述主線路進行電磁耦合，而且該第1副線路設置 在上述絕緣體層上；第2副線路，該第2副線路與上述第4端子相連接，且與上述主線路進行電磁耦合，而且該第2副線路設置在上述絕緣體層上；以及相位調節電路，該相位調節電路連接於上述第1副線路與上述第2副線路之間，並相對於通過訊號產生相位偏移，從層疊方向俯視時，上述主線路與上述第1副線路及上述第2副線路不重合。

根據本發明，能提高方向性耦合器中的方向性。

C1~C3‧‧‧電容器

L1、L2‧‧‧線圈

LPF‧‧‧低通濾波器

M‧‧‧主線路

S1、S2‧‧‧副線路

10a~10d‧‧‧方向性耦合器

12a~12d‧‧‧層疊體

14a~14h‧‧‧外部電極

16a~16k‧‧‧絕緣體層

18、19、20、22、40、40a、40b、42、42a、42b、118、119、120、122‧‧‧線路部

18a~18c、19a~19c、20a~20c、22a~22c、118a~118e、119a~119e、120a~120c、122a~122c‧‧‧區間

26、28、46‧‧‧電容器導體

30、32、32a、32b、50‧‧‧接地導體

圖1係關於實施例1至實施例4之方向性耦合器的等效電路圖。

圖2係關於實施例1至實施例4之方向性耦合器的外觀立體圖。

圖3A係關於實施例1之方向性耦合器的層疊體的分解立體圖。

圖3B係將線路部重疊表示的圖。

圖4係變形例之方向性耦合器的層疊體的分解立體圖。

圖5係表示樣品1的通過特性的曲線圖。

圖6係表示樣品1的耦合特性及隔離特性的曲線圖。

圖7係表示樣品2的通過特性的曲線圖。

圖8係表示樣品2的耦合特性及隔離特性的曲線圖。

圖9係表示模型1的模擬結果的曲線圖。

圖10係表示模型2的模擬結果的曲線圖。

圖11係表示模型3的模擬結果的曲線圖。

圖12係表示模型4的模擬結果的曲線圖。

圖13係表示模型5的模擬結果的曲線圖。

圖14係關於實施例2之方向性耦合器的層疊體的分解立體圖。

圖15係關於變形例之方向性耦合器的層疊體的分解立體圖。

圖16係表示方向性耦合器中的訊號流動的圖。

圖17係表示方向性耦合器中的訊號流動的圖。

圖18係表示方向性耦合器中的訊號流動的圖

以下，對本發明的實施例之方向性耦合器進行說明。

(實施例1)

以下，參照附圖對實施例1之方向性耦合器進行說明。圖1係實施例1至實施例4之方向性耦合器10a~10d的等效電路圖。

對方向性耦合器10a的電路構成進行說明。方向性耦合器10a在規定的頻帶下進行使用。例如，在具有824MHz~915MHz(GSM800/900)的頻帶的訊號以及具有1710MHz~1910MHz(GSM1800/1900)的頻帶的訊號輸入到方向性耦合器10a中的情況下，所謂規定的頻帶，係指824MHz~1910MHz。

方向性耦合器10a作為電路構成包括外部電極(端子)14a~14h、主線路M、副線路S1、S2、以及低通濾波器LPF。主線路M連接於外部電極14a和14b之間。副線路S1與外部電極14c相連接，並且與主線路M進行電磁耦合。副線路S2與外部電極14d相連接，並且與主線路M進行電磁耦合。副線路S1的線路長度與副線路S2的線路長度相同。

又，低通濾波器LPF連接於副線路S1和副線路S2之間，係一種相位調節電路，在規定頻帶下，相對於通過訊號產生具有隨著頻率 的增高而在0度以上180度以下的範圍內單調增加的絕對值的相位偏移。低通濾波器LPF的截止頻率不在規定的頻帶內。在本實施例中，低通濾波器LPF的截止頻率例如從規定頻率偏離1GHz以上。低通濾波器LPF包含線圈L1、L2及電容器C1~C3。

線圈L1、L2串聯連接於副線路S1和S2之間，未與主線路M進行電磁耦合。線圈L1與副線路S1相連接，線圈L2與副線路S2相連接。

電容器C1與線圈L1的一端相連接。具體而言，電容器C1連接在線圈L1和副線路S1的連接部、與外部電極14e~14h之間。電容器C2與線圈L2的一端相連接。具體而言，電容器C2連接在線圈L2和副線路S2之間的連接部、與外部電極14e~14h之間。電容器C3連接在線圈L1和線圈L2之間的節點、與外部電極14e~14h之間。

在以上的方向性耦合器10a中，外部電極14a用作輸入埠，外部電極14b用作輸出埠。又，外部電極14c用作耦合埠，外部電極14d用作在50Ω進行終端化的終端埠。又，外部電極14e~14h用作接地的接地埠。而且，若訊號輸入到外部電極14a，則該訊號從外部電極14b輸出。而且，由於主線路M與副線路S1、S2進行電磁耦合，因此，從外部電極14c輸出具有與從外部電極14b輸出的訊號的功率成正比的功率的訊號。

接著，參照附圖對方向性耦合器10a的具體構成進行說明。圖2係實施例1至實施例4之方向性耦合器10a~10d的外觀立體圖。圖3A係實施例1之方向性耦合器10a的層疊體12a的分解立體圖。圖3B係將線路部18、19、20、22重疊表示的圖。以下，將層疊方向定義為z軸方向， 將從z軸方向俯視時的方向性耦合器10a的長邊方向定義為x軸方向，將從z軸方向俯視時的方向性耦合器10a的短邊方向定義為y軸方向。此外，x軸、y軸、z軸彼此正交。

如圖2及圖3A所示，方向性耦合器10a包括層疊體12a、外部電極14a~14h、主線路M、副線路S1、S2、低通濾波器LPF、及通孔導體v1~v9。如圖2所示，層疊體12a呈長方體狀，如圖3A所示，藉由將絕緣體層16a~16i以從z軸方向的正方向側朝負方向側按此順序進行排列的方式進行層疊而構成。在將方向性耦合器10a安裝到電路基板上時，層疊體12a的z軸方向的負方向側的面成為與電路基板相對的安裝面。絕緣體層16a~16i為電介質陶瓷，並呈長方形形狀。

在層疊體12a的y軸方向的正方向側的側面上，外部電極14a、14e、14g、14c設置成從x軸方向的負方朝側向正方向側按此順序進行排列。在層疊體12a的y軸方向的負方向側的側面，外部電極14b、14f、14h、14d設置成從x軸方向的負方向側朝正方向側按此順序進行排列。

如圖3A所示，主線路M藉由線路部18、19構成。在各不相同的絕緣體層16e、16f上，線路部18、19分別設置在絕緣體層16e、16f的x軸方向的負方向側的短邊附近，且係在y軸方向延伸的線狀的導體層。線路部18、19分別具有相對於通過絕緣體層16e、16f的y軸方向的中央、且在x軸方向上延伸的線構成線對稱的結構。線路部18、19具有相同的形狀，從z軸方向俯視時，以一致的狀態重合。

線路部18藉由區間18a~18c構成。區間18b構成線路部18的y軸方向的正方向側的端部，區間18c構成線路部18的y軸方向的負方 向側的端部。又，區間18a係夾在區間18b和18c之間的區間。又，線路部19藉由區間19a~19c構成。區間19b構成線路部19的y軸方向的正方向側的端部，區間19c構成線路部19的y軸方向的負方向側的端部。區間19a係夾在區間19b和19c之間的區間。

線路部18b、19b的y軸方向的正方向側的端部與外部電極14a相連接，線路部18c、19c的y軸方向的負方向側的端部與外部電極14b相連接。因此，線路部18與19在外部電極14a和14b之間並聯連接。藉此，主線路M直線連接到外部電極14a和外部電極14b。

如圖3A所示，副線路S1藉由線路部20構成，其係設置在絕緣體層16d上的U字形的線狀導體層。更詳細而言，線路部20藉由區間20a~20c構成。區間20a沿著絕緣體層16d的y軸方向的正方向側的長邊而在x軸方向上延伸。區間20a的x軸方向的正方向側的端部與外部電極14c相連接。如圖3B所示，從z軸方向俯視時，區間20b在y軸方向上延伸，以使得區間20b與線路部18、19的區間18a、19a中相比y軸方向的中央更靠近y軸方向的正方向側的部分並行。藉此，副線路S1與主線路M進行電磁耦合。其中，從z軸方向俯視時，主線路M與副線路S1不重合。區間20b的y軸方向的正方向側的端部與區間20a的x軸方向的正方向側的端部相連接。而且，區間20b的y軸方向的正方向側的端部(即，靠近外部電極14c的端部)處於相比區間18a、19a的y軸方向的正方向側的端部(即，靠近外部電極14a的端部)要更靠近y軸方向的負方向側的位置(即，遠離絕緣體層16d~16f的外緣)。區間20c相對於區間20a設置在y軸方向的負方向側，並在x軸方向上延伸。區間20c的x軸方向的負方向側的端部與區間 20b的y軸方向的負方向側的端部相連接。

如圖3A所示，副線路S2藉由線路部22構成，其係設置在絕緣體層16d上的U字形的線狀的導體層。又，副線路S2具有相對於通過絕緣體層16d的y軸方向的中央、且在x軸方向上延伸的線而與副線路S1構成線對稱的構成。更詳細而言，線路部22藉由區間22a~22c構成。區間22a沿著絕緣體層16d的y軸方向的負方向側的長邊而在x軸方向上延伸。區間22a的x軸方向的正方向側的端部與外部電極14d相連接。如圖3B所示，從z軸方向俯視時，區間22b在y軸方向上延伸，以使得區間22b與線路部18、19的區間18a、19a中的相比y軸方向的中央更靠近y軸方向的負方向側的部分並行。藉此，副線路S2與主線路M進行電磁耦合。但是，從z軸方向俯視時，主線路M與副線路S2不重合。區間22b的y軸方向的負方向側的端部與區間22a的x軸方向的正方向側的端部相連接。而且，區間22b的y軸方向的負方向側的端部(即，靠近外部電極14d的端部)處於相比區間18a、19a的y軸方向的負方向側的端部(靠近外部電極14b的端部)要更靠近y軸方向的正方向側的位置(即，遠離絕緣體層16d~16f的外緣)。區間22c相對於區間22a設置在y軸方向的正方向側，並在x軸方向上延伸。區間22c的x軸方向的負方向側的端部與區間22b的y軸方向的正方向側的端部相連接。

此處，在主線路M中與副線路S1、S2並行的區間18a、19a的線寬W1比在副線路S1、S2中與主線路M並行的區間20b、22b的線寬W3要粗。而且，在主線路M中未與副線路S1、S2並行的區間18b、18c、19b、19c的線寬W2比在主線路M中與副線路S1、S2並行的區間18a、19a 的線寬W1要粗。又，在副線路S1、S2中未與主線路M並行的區間20a、20c、22a、22c的線寬W4比在副線路S1、S2中與主線路M並行的區間20b、22b的線寬W3要粗。藉由使線路寬度變粗，能降低直流電阻值，能降低主線路M及副線路S1、S2的損耗。

低通濾波器LPF藉由線圈L1、L2及電容器C1~C3構成。線圈L1、L2及電容器C1~C3藉由設置在與設有副線路S1、S2的絕緣體層16d不同的絕緣體層上的導體層構成。更詳細而言，線圈L1藉由線路部40構成。線路部40設置在絕緣體層16g上，從z軸方向俯視時，其係沿逆時針方向環繞大致半周的線狀的導體層。以下，將線路部40的逆時針方向的上游側的端部稱為上游端，將線路部40的逆時針方向的下游側的端部稱為下游端。從z軸方向俯視時，線路部40的上游端與區間20c的x軸方向的正方向側的端部重合。

通孔導體v2~v4分別在z軸方向上貫通絕緣體層16d~16f，並藉由彼此連接而得以構成一根通孔導體。通孔導體v2與區間20c的x軸方向的正方向側的端部相連接。通孔導體v4與線路部40的上游端相連接。

線圈L2藉由線路部42構成。線路部42設置在絕緣體層16g上，從z軸方向俯視時，其係沿順時針方向環繞大致半周的線狀的導體層。以下，將線路部42的順時針方向的上游側的端部稱為上游端，將線路部42的順時針方向的下游側的端部稱為下游端。此外，線路部40的下游端與線路部42的下游端相連，係共用的。從z軸方向俯視時，線路部42的上游端與區間22c的x軸方向的正方向側的端部重合。

通孔導體v7~v9分別在z軸方向上貫通絕緣體層16d~16f，並藉由彼此連接而得以構成一根通孔導體。通孔導體v7與區間22c的x軸方向的正方向側的端部相連接。通孔導體v9與線路部42的上游端相連接。

電容器C1藉由電容器導體26及接地導體30構成。電容器導體26設置在絕緣體層16c上，並呈矩形形狀。從z軸方向俯視時，電容器導體26與區間20c的x軸方向的正方向側的端部附近重合。接地導體30設置在絕緣體層16b上，並覆蓋絕緣體層16b的大致整個表面。藉此，接地導體30透過絕緣體層16b與電容器導體26相對。因此，在電容器導體26與接地導體30之間形成電容。又，接地導體30與外部電極14e~14h相連接。

通孔導體v1在z軸方向上貫通絕緣體層16c，從而連接電容器導體26和區間20c的x軸方向的正方向側的端部附近。藉此，電容器C1連接於副線路S1的端部與外部電極14e~14h之間。

電容器C2藉由電容器導體28及接地導體30構成。電容器導體28設置在絕緣體層16c上，並呈矩形形狀。從z軸方向俯視時，電容器導體28與區間22c的x軸方向的正方向側的端部附近重合。接地導體30設置在絕緣體層16b上，並覆蓋絕緣體層16b的大致整個面。藉此，接地導體30經透過絕緣體層16b與電容器導體28相對。因此，在電容器導體28與接地導體30之間形成電容。

通孔導體v6在z軸方向上貫通絕緣體層16c，從而連接線圈導體28和區間22c的x軸方向的正方向側的端部附近。藉此，電容器C2 連接於副線路S2的端部與外部電極14e~14h之間。

電容器C3藉由電容器導體46及接地導體32構成。電容器導體46設置在絕緣體層16h上，並呈矩形形狀。從z軸方向俯視時，電容器導體46與線路部40、42的下游端重合。接地導體32設置在絕緣體層16i上，並覆蓋絕緣體層16i的大致整個表面。藉此，接地導體32透過絕緣體層16h與電容器導體46相對。因此，在電容器導體46與接地導體32之間形成電容。又，接地導體32與外部電極14e~14h相連接。

通孔導體v5在z軸方向上貫通絕緣體層16g，從而連接電容器導體46和線路部40、42的下游端。藉此，電容器C3連接於線圈L1和線圈L2之間的部位、與外部電極14e~14h之間。

(效果)

根據本實施例之方向性耦合器10a，能獲得優異的方向性。更詳細而言，在專利文獻1記載的方向性耦合器中，主線路與副線路彼此以面相對，因此，電容耦合較強。因此，在方向性耦合器中，奇模式表現得比偶模式要強。在奇模式中，訊號Sig3與Sig4朝相反方向前進，因此，若奇模式表現得比偶模式要強，則難以得到所希望的方向性。

另一方面，在方向性耦合器10a中，從z軸方向俯視時，主線路M與副線路S1、S2不重合。藉此，在方向性耦合器10a中，與專利文獻1記載的方向性耦合器相比，能抑制奇模式的產生。因此，如圖18所示，在副線路S1、S2中，訊號Sig2的一部分與訊號Sig4相互抵消。其結果，在副線路S1、S2中，訊號Sig5朝與訊號Sig1相反的方向前進。如上述， 在方向性耦合器10a中，訊號不從外部電極14d輸出，而係訊號從外部電極14c輸出。因此，根據方向性耦合器10a，能獲得優異的方向性。

又，在方向性耦合器10a中，主線路M和副線路S1、S2設置在不同的絕緣體層上。藉此，在主線路M與副線路S1、S2之間存在絕緣體層16d，藉此，藉由主線路M與副線路S1、S2之間所產生的電壓來抑制離子遷移的發生。

又，在方向性耦合器10a中，如以下說明，能提高通過特性。所謂通過特性，係指從外部電極14b輸出的訊號的強度與從外部電極14a輸入的訊號的強度的比值。更詳細而言，在方向性耦合器10a中，從z軸方向俯視時，主線路M與副線路S1、S2不重合。因此，即使增大主線路M的線寬，在主線路M與副線路S1、S2之間所形成的電容的大小也基本上不會增大，方向性耦合器10a的方向性不會有較大的惡化。另一方面，如果主線路M的線寬增大，則主線路M的直流電阻值降低。其結果，能提高方向性耦合器10a的通過特性。

又，在方向性耦合器10a中，主線路M藉由將線路部18、19並聯連接而得以構成。藉此，能實現主線路M的直流電阻值的降低。其結果，能提高方向性耦合器10a的通過特性。

又，在方向性耦合器10a中，主線路M具有線對稱的結構，且副線路S1與副線路S2具有線對稱的關係。藉此，即使在將外部電極14b用作輸入埠、將外部電極14a用作輸出埠、將外部電極14d用作耦合埠、將外部電極14c用作終端埠的情況下，也能獲得與將外部電極14a用作輸入埠、將外部電極14b用作輸出埠、將外部電極14c用作耦合埠、將外部電極 14d用作終端埠的情況相同的特性。

又，區間20b的y軸方向的正方向側的端部處於相比區間18a、19a的y軸方向的正方向側的端部要更靠近y軸方向的負方向側的位置。藉此，在線路部18、19中，能縮短對與線路部20的耦合不起作用的區間18b、19b。同樣，區間22b的y軸方向的負方向側的端部處於相比區間18a、19a的y軸方向的負方向側的端部要更靠近y軸方向的正方向側的位置。藉此，在線路部18、19b中，能縮短對與線路部22的耦合不起作用的區間18c、19c的長度。藉此，在線路部18、19中，能縮短對與線路部20、22的耦合不起作用的區間18a、18b、19a、19b，因此，能減小該等之直流電阻值。其結果，能實現主線路M的直流電阻值的降低。此外，在區間18a、18b、19a、19b變短的同時，在線路部20、22中，區間20a、22b變長。然而，在副線路S1、S2中，耦合度比電阻值更為優先。因此，區間20、22延長所引起的線路部20、22的直流電阻值的增加不會成為大問題。

又，根據方向性耦合器10a，如以下說明，能使耦合訊號的振幅特性接近平坦。更詳細而言，在方向性耦合器10a中，低通濾波器LPF設置在副線路S1與副線路S2之間。低通濾波器LPF使用線圈、電容器或傳輸線路而得以構成，因此，在規定的頻帶下，相對於通過低通濾波器LPF的訊號(通過訊號)，產生具有隨著頻率的升高而在0度以上180度以下的範圍內單調增加的絕對值的相位的偏移。藉此，在方向性耦合器10a中，能使從耦合埠(外部電極14c)輸出的訊號的振幅特性接近平坦。

(變形例)

以下，參照附圖對變形例之方向性耦合器10b進行說明。圖4係變形例之方向性耦合器10b的層疊體12b的分解立體圖。方向性耦合器10b的外觀立體圖沿用圖2。

方向性耦合器10b與方向性耦合器10a的不同之處在於，接地導體32分割為接地導體32a、32b。以下，以上述不同點為中心對方向性耦合器10b進行說明。

層疊體12b將絕緣體層16a~16j從z軸方向的正方向側朝負方向側按此順序進行層疊而構成。接地導體32a設置成覆蓋絕緣體層16j的相比x軸方向的中央更靠近x軸方向的正方向側的區域。接地導體32a與電容器導體46相對而構成電容器C3，並且與作為副線路S1、S2的線路部40、42相對。

接地導體32b設置在與設有接地導體32a的絕緣體層16j不同的絕緣體層16i上，並且覆蓋絕緣體層16i的相比x軸方向的中央更靠近x軸方向的負方向側的區域。接地導體32b與作為主線路M的線路部19相對。

在具有以上構成的方向性耦合器10b中，與線路部40、42相對的接地導體32a、以及與線路部19相對的接地導體32b設置在不同的絕緣體層16i、16j上。藉此，能分別調節線路部40、42與接地導體32a之間的距離、以及線路部19與接地導體32b之間的距離，並且能分別調節線路部40、42與接地導體32a之間形成的電容、以及線路部19與接地導體32b之間形成的電容。其結果，能分別調節主線路M的特性阻抗和副線路S1、S2的特性阻抗。

(實驗)

本申請的發明人為了進一步明確方向性耦合器10a、10b所起到的效果，進行了以下說明的實驗。

本申請發明人製作了具有圖4所示的結構的方向性耦合器10b作為樣品1，並且，製作了具有專利文獻1的圖9記載的結構的方向性耦合器作為樣品2。對樣品1及樣品2的共同的條件進行如下說明。

尺寸：4.5mm×3.2mm×1.5mm

2GHz頻帶下的耦合特性：-20dB

2GHz頻帶下的隔離特性：-57dB

2GHz頻帶下的方向性：-37dB

圖5係表示樣品1的通過特性的曲線圖。圖6係表示樣品1的耦合特性及隔離特性的曲線圖。圖7係表示樣品2的通過特性的曲線圖。圖8係表示樣品2的耦合特性及隔離特性的曲線圖。縱軸表示衰減量，橫軸表示頻率。

所謂通過特性，係指從輸出埠(外部電極14b)輸出的訊號強度對從輸入埠(外部電極14a)輸入的訊號強度的比值。所謂耦合特性，係指從耦合埠(外部電極14c)輸出的訊號強度對從輸入埠(外部電極14a)輸入的訊號強度的比值。所謂隔離特性，係指從終端埠(外部電極14d)輸出的訊號強度對從輸入埠(外部電極14a)輸入的訊號強度的比值。

以下，所謂通過特性較好，係指在圖5及圖7的曲線圖中衰 減量接近0dB。以下，所謂耦合特性較好，係指在圖6及圖8的曲線圖中衰減量接近0dB。又，所謂隔離特性較好，係指在圖6及圖8的曲線圖中衰減量遠離0dB。

如圖8所示，在樣品2中，將主線路的寬度等設計成2GHz下的耦合特性接近20dB。具體而言，在樣品2中，使主線路的線寬較細，能降低主線路與副線路之間形成的電容。然而，在樣品2中，由於主線路的直流電阻值增大，因此，如圖7所示，通過特性變差。

又，在樣品2中，主線路與副線路在層疊方向上相對，因此，在主線路與副線路之間形成較大的電容。因此，在樣品2中，產生較強的奇模式，方向性較差。所謂方向性，係指從終端埠輸出的訊號強度與從耦合埠輸出的訊號強度的比值。所謂方向性較差，係指耦合特性較差或隔離特性較差。如圖8所示，在樣品2中隔離特性較差。

另一方面，在樣品1中，在設計成2GHz下的耦合特性為-20dB左右的情況下，如圖5所示，與樣品2相比，通過特性良好。因此，根據本實驗發現，樣品1能獲得比樣品2更為優異的通過特性。

又，在樣品1及樣品2中，2GHz下的耦合特性均為-20dB。另一方面，如圖6所示，樣品1能獲得比樣品2更為良好的隔離特性。如果耦合特性及隔離特性良好，則方向性也良好。因此，可見樣品1能獲得比樣品2更為優異的方向性。

(模擬)

接著，本申請發明人為了調查從z軸方向俯視時的區間18a、19a與區 間20b、22b之間的間隔的合適值而進行了以下的電腦模擬。在電腦模擬中，製作了以下進行說明的模型1至模型5。

模型1的條件

模型1的結構：圖4所示的方向性耦合器10b

區間18a、19a的線寬：75μm

區間22b、22c的線寬：50μm

從z軸方向俯視時的區間18a、19a與區間20b、22b之間的間隔：100μm

z軸方向上的區間18a、19a與區間20b、22b之間的間隔：25μm

絕緣體層的相對介電常數：6.8

模型2的條件

模型2的結構：圖4所示的方向性耦合器10b

區間18a、19a的線寬：75μm

區間22b、22c的線寬：50μm

從z軸方向俯視時的區間18a、19a與區間20b、22b之間的間隔：150μm

z軸方向上的區間18a、19a與區間20b、22b之間的間隔：25μm

絕緣體層的相對介電常數：6.8

模型3的條件

模型3的結構：圖4所示的方向性耦合器10b

區間18a、19a的線寬：75μm

區間22b、22c的線寬：50μm

從z軸方向俯視時的區間18a、19a與區間20b、22b之間的間隔：50μm

z軸方向上的區間18a、19a與區間20b、22b之間的間隔：25μm

絕緣體層的相對介電常數：6.8

模型4的條件

模型4的結構：圖4所示的方向性耦合器10b

區間18a、19a的線寬：75μm

區間20b、22b的線寬：50μm

從z軸方向俯視時的區間18a、19a與區間20b、22b之間的間隔：50μm

z軸方向上的區間18a、19a與區間20b、22b之間的間隔：100μm

絕緣體層的相對介電常數：6.8

模型5的條件

模型5的結構：在圖4所示的方向性耦合器10b中刪除了線路部19

區間18a、19a的線寬：75μm

區間22b、22c的線寬：50μm

從z軸方向俯視時的區間18a、19a與區間20b、22b之間的間隔：100 μm

z軸方向上的區間18a、19a與區間20b、22b之間的間隔：25μm

絕緣體層的相對介電常數：6.8

使用以上的模型1至模型5，運算了通過特性、耦合特性及隔離特性。圖9係表示模型1的模擬結果的曲線圖。圖10係表示模型2的模擬結果的曲線圖。

圖11係表示模型3的模擬結果的曲線圖。圖12係表示模型4的模擬結果的曲線圖。圖13係表示模型5的模擬結果的曲線圖。縱軸表示衰減量，橫軸表示頻率。

若將模型1的模擬結果與模型2的模擬結果相比較，則如圖9及圖10所示，在模型1中，2GHz下的耦合特性為-20dB，相對於此，模型2比-20dB要大。其結果，耦合特性減小。可以認為其原因在於，在模型2中，從z軸方向俯視時的區間18a、19a與區間20b、22b之間的間隔過大。

接著，若將模型1的模擬結果與模型3的模擬結果相比較，則如圖9及圖11所示，在模型1中，2GHz下的耦合特性為-20dB，相對於此，模型2比-20dB要小。其結果，耦合特性增大。可以認為其原因在於，在模型3中，從z軸方向俯視時的區間18a、19a與區間22b、22之間的間隔過小。如上述，從z軸方向俯視時的區間18a、19a與區間20b、22b之間的間隔優選為100μm左右。

接著，對模型4的模擬結果進行研究。若將模型3的模擬結果與模型4的模擬結果相比較，如圖11及圖12所示，在模型3中，2GHz下的隔離特性為-39dB，相對於此，模型4在2GHz下的隔離特性為-45dB。 此處，與模型3相比，模型4中增大了z軸方向上的區間18a、19a與區間20b、22b之間的間隔。然而，在模型4中，與模型3相同，由於從z軸方向俯視時的區間18a、19a與區間20b、22b之間的間隔過小，因此，在區間18a、19a與區間22b、22之間產生較大的電容。因此，可以認為無法獲得足夠的隔離特性。可見若從z軸方向俯視時的區間18a、19a與區間20b、22b之間的間隔過小，則即使在z軸方向上將區間18a、19a與區間20b、22b進行分離，也難以獲得足夠的隔離特性。

接著，對模型5的模擬結果進行研究。在模型5中刪除了線路部19。因此，主線路M的直流電阻值增大。其結果，模型1在2GHz下的通過特性為-0.083dB，相對於此，模型5在2GHz下的通過特性為-0.093dB。因此，對於主線路M，優選為線路部18與線路部19並聯連接。

(實施例2)

接著，參照附圖對實施例2之方向性耦合器10c的具體構成進行說明。圖14係實施例2之方向性耦合器10c的層疊體12c的分解立體圖。對於方向性耦合器10c的外觀立體圖沿用圖2。

如圖2及圖14所示，方向性耦合器10c包括層疊體12c、外部電極14a~14h、主線路M、副線路S1、S2、低通濾波器LPF、及通孔導體v11~v18、v21。方向性耦合器10c的層疊體12c及外部電極14a~14h的構成與方向性耦合器10c的層疊體12a及外部電極14a~14h的構成相同，因此省略說明。

如圖14所示，主線路M藉由線路部118、119構成。主線 路M具有相對於通過絕緣體層16d、16e的y軸方向的中央、且在x軸方向上延伸的線構成線對稱的結構。線路部118、119分別設置在互不相同的絕緣體層16d、16e上。線路部118、119具有相同的形狀，從z軸方向俯視時，以一致的狀態重合。

線路部118藉由區間118a~118e構成。區間118d構成線路部118的y軸方向的正方向側的端部，區間118e構成線路部118的y軸方向的負方向側的端部。又，區間118a~118c夾在區間118d和118e之間的區間。區間118a與區間118d的y軸方向的負方向側的端部相連接，並朝x軸方向的正方向側延伸。區間118c與區間118e的y軸方向的正方向側的端部相連接，並朝x軸方向的正方向側延伸。區間118b在y軸方向上延伸，並連接區間118a的x軸方向的正方向側的端部和區間118c的x軸方向的正方向側的端部。

線路部119藉由區間119a~119e構成。區間119d構成線路部119的y軸方向的正方向側的端部，區間119e構成線路部119的y軸方向的負方向側的端部。又，區間119a~119c夾在區間119d和119e之間的區間。區間119a與區間119d的y軸方向的負方向側的端部相連接，並朝x軸方向的正方向側延伸。區間119c與區間119e的y軸方向的正方向側的端部相連接，並朝x軸方向的正方向側延伸。區間119b在y軸方向上延伸，並連接區間119a的x軸方向的正方向側的端部和區間119c的x軸方向的正方向側的端部。

區間118d、119d的y軸方向的正方向側的端部與外部電極14a相連接，線路部118e、119e的y軸方向的負方向側的端部與外部電極 14b相連接。因此，線路部118、119在外部電極14a、14b之間並聯連接。

如圖14所示，副線路S1藉由線路部120構成，其設置在絕緣體層16f上的U字形的線狀的導體層。更詳細而言，線路部120藉由區間120a~120c構成。區間120a沿著絕緣體層16f的y軸方向的正方向側的長邊在x軸方向上延伸。區間120a的x軸方向的正方向側的端部與外部電極14c相連接。區間120b與區間120a的x軸方向的負方向側的端部相連接，並朝y軸方向的負方向側延伸。區間120c與區間120b的y軸方向的負方向側的端部相連接，從z軸方向俯視時，以與線路部118、119的區間118a、119a並行的方式在x軸方向上延伸。藉此，副線路S1與主線路M進行電磁耦合。其中，從z軸方向俯視時，主線路M與副線路S1不重合。

如圖14所示，副線路S2藉由線路部122構成，其設置在絕緣體層16f上的U字形的線狀的導體層。更詳細而言，線路部122藉由區間122a~122c構成。區間122a沿著絕緣體層16f的y軸方向的負方向側的長邊在x軸方向上延伸。區間122a的x軸方向的正方向側的端部與外部電極14d相連接。區間122b與區間122a的x軸方向的負方向側的端部相連接，並朝y軸方向的正方向側延伸。區間122c與區間122b的y軸方向的正方向側的端部相連接，從z軸方向俯視時，以與線路部118、119的區間118c、119c並行的方式在x軸方向上延伸。藉此，副線路S2與主線路M進行電磁耦合。其中，從z軸方向俯視時，主線路M與副線路S2不重合。

此處，在主線路M中與副線路S1、S2並行的區間118a、118c、119a、119c的線寬W11比在副線路S1、S2中與主線路M並行的區間120c、122c的線寬W13要粗。而且，在主線路M中未與副線路S1、S2並 行的區間118b、118d、118e、119b、119d、119e的線寬W12比在主線路M中與副線路S1、S2並行的區間118a、118c、119a、119c的線寬W11要粗。又，在副線路S1、S2中未與主線路M並行的區間120a、120b、122a、122b的線寬W14比在副線路S1、S2中與主線路M並行的區間120c、122c的線寬W13要粗。

低通濾波器LPF藉由線圈L1、L2及電容器C1~C3構成。線圈L1、L2及電容器C1~C3藉由設置在與設有副線路S1、S2的絕緣體層16f不同的絕緣體層上的導體層構成。更詳細而言，線圈L1藉由線路部40a、40b及通孔導體v19構成。線路部40a設置在絕緣體層16g上，從z軸方向俯視時，其係沿逆時針方向環繞大致一周的線狀的導體層。以下，將線路部40a的逆時針方向的上游側的端部稱為上游端，將線路部40a的逆時針方向的下游側的端部稱為下游端。從z軸方向俯視時，線路部40a的上游端與區間120c的x軸方向的正方向側的端部重合。

線路部40b設置在絕緣體層16h上，從z軸方向俯視時，其係沿逆時針方向環繞大致一周的線狀的導體層。以下，將線路部40b的逆時針方向的上游側的端部稱為上游端，將線路部40b的逆時針方向的下游側的端部稱為下游端。從z軸方向俯視時，線路部40b的上游端與線路部40a的下游端重合。

通孔導體v19連接線路部40a的下游端和線路部40b的上游端。藉此，構成螺旋狀的線圈L1。

通孔導體v14在z軸方向上貫通絕緣體層16f，從而連接區間120c的x軸方向的正方向側的端部和線路部40a的上游端。

線圈L2藉由線路部42a、42b及通孔導體v20構成。線路部42a設置在絕緣體層16g上，從z軸方向俯視時，其係沿順時針方向環繞大致一周的線狀的導體層。以下，將線路部42a的順時針方向的上游側的端部稱為上游端，將線路部42a的順時針方向的下游側的端部稱為下游端。從z軸方向俯視時，線路部42a的上游端與區間122c的x軸方向的正方向側的端部重合。

線路部42b設置在絕緣體層16h上，從z軸方向俯視時，其係沿順時針方向環繞大致一周的線狀的導體層。以下，將線路部42b的順時針方向的上游側的端部稱為上游端，將線路部42b的逆時針方向的下游側的端部稱為下游端。從z軸方向俯視時，線路部42b的上游端與線路部42a的下游端重合。

通孔導體v20連接線路部42a的上游端和線路部42b的下游端。藉此，構成螺旋狀的線圈L2。

通孔導體v18在z軸方向上貫通絕緣體層16f，從而連接區間122c的x軸方向的正方向側的端部和線路部42a的上游端。

方向性耦合器10c的電容器C1~C3的構成與方向性耦合器10a的電容器C1~C3的構成相同，因此，省略說明。

在方向性耦合器10c中，主線路M與副線路S1、S2並行的區間的長度比方向性耦合器10a中主線路M與副線路S1、S2並行的區間的長度要長。因此，藉由使主線路M、副線路S1、S2的線路長度延長，在方向性耦合器10c中，與方向性耦合器10a相比，能降低所使用的頻帶。例如，在方向性耦合器10a中，在2GHz附近的頻帶下使用，相對於此，在方向性 耦合器10c中，在1GHz附近的頻帶下使用。

(變形例)

以下，參照附圖對變形例之方向性耦合器10d進行說明。圖15係關於變形例之方向性耦合器10d的層疊體12d的分解立體圖。

方向性耦合器10d與方向性耦合器10c的不同之處在於設有接地導體50。以下，以上述不同點為中心對方向性耦合器10d進行說明。

在方向性耦合器10d中，在絕緣體層16f與絕緣體層16g之間設有絕緣體層16k。又，接地導體50設置在絕緣體層16k上，從z軸方向俯視時，與線路部118、119、120、122、40a、40b、42a、42b重合。即，在z軸方向上，接地導體50設置在線圈L1、L2與主線路M及副線路S1、S2之間。其中，為了能進行線路部120與線路部40a的連接、以及線路部122與線路部42a的連接，接地導體50未設置在絕緣體層16k的x軸方向的正方向側的短邊附近。又，接地導體50與外部電極14e~14h相連接。

在具有以上構成的方向性耦合器10d中，在z軸方向上，接地導體50設置在線圈L1、L2與主線路M及副線路S1、S2之間。因此，能抑制在線圈L1、L2與主線路M及副線路S1、S2之間形成電容。其結果，能抑制主線路M及副線路S1、S2的特性阻抗從所希望的值發生變動。

(其它實施方式)

本發明之方向性耦合器並不限於方向性耦合器10a~10d，能在其要點的範圍內進行變更。

此外，不僅主線路M，而且副線路S1、S2也可以藉由將複數個線路導體進行並聯連接而構成。其中，副線路S1、S2容易發生特性阻抗的變動，因此，優選為藉由比主線路M要少的總數(具體而言為一層)的線路導體構成。

此外，也可以將方向性耦合器10a~10d的構成進行組合。

如上述，本發明對方向性耦合器係有用的，尤其在能提高方向性方面具有優勢。

C1~C3‧‧‧電容器

L1、L2‧‧‧線圈

S1、S2‧‧‧副線路

16a~16k‧‧‧絕緣體層

18、19、20、22、40、40a、40b、42、42a、42b‧‧‧線路部

18a~18c、19a~19c、20a~20c、22a~22c‧‧‧區間

26、28、46‧‧‧電容器導體

30、32‧‧‧接地導體

Claims (13)

1. 一種方向性耦合器，該方向性耦合器在規定的頻帶下被使用，其特徵在於，包括：層疊體，該層疊體將複數個絕緣體層進行層疊而構成；第1端子至第4端子，設置在上述層疊體的表面；主線路，連接於上述第1端子與上述第2端子之間，並設置在上述絕緣體層上；第1副線路，與上述第3端子相連接，且與上述主線路進行電磁耦合，而且該第1副線路設置在上述絕緣體層上；第2副線路，與上述第4端子相連接，且與上述主線路進行電磁耦合，而且該第2副線路設置在上述絕緣體層上；以及相位調節電路，連接於上述第1副線路與上述第2副線路之間，並相對於通過訊號產生相位偏移，從層疊方向俯視時，上述主線路與上述第1副線路及上述第2副線路不重合。
2. 如申請專利範圍第1項之方向性耦合器，其中，上述相位調節電路係低通濾波器。
3. 如申請專利範圍第2項之方向性耦合器，其中，上述主線路的線寬比上述第1副線路的線寬及上述第2副線路的線寬要粗。
4. 如申請專利範圍第2或3項之方向性耦合器，其中，上述主線路與上述第1副線路及上述第2副線路並行， 在上述主線路中未與上述第1副線路及上述第2副線路並行的區間的線寬比在該主線路中與該第1副線路及該第2副線路並行的區間的線寬要粗。
5. 如申請專利範圍第2或3項之方向性耦合器，其中，上述主線路與上述第1副線路及上述第2副線路並行，在上述第1副線路或上述第2副線路中未與上述主線路並行的區間的線寬比在該第1副線路或該第2副線路中與該主線路並行的區間的線寬要粗。
6. 如申請專利範圍第2或3項之方向性耦合器，其中，上述主線路與上述第1副線路並行，在上述第1副線路中與上述主線路並行的區間的靠近上述第3端子的端部、和在該主線路中與該第1副線路並行的區間的靠近上述第1端子的端部相比要更加遠離上述絕緣體層的外緣。
7. 如申請專利範圍第2或3項之方向性耦合器，其中，上述低通濾波器藉由設置在與設有上述第1副線路及上述第2副線路的上述絕緣體層不同的上述絕緣體層上的導體層所構成。
8. 如申請專利範圍第2或3項之方向性耦合器，其中，上述主線路藉由彼此並聯連接、且設置在不同的上述絕緣體層上的複數個導體層所構成。
9. 如申請專利範圍第2或3項之方向性耦合器，其中，上述主線路直線連接上述第1端子和上述第2端子。
10. 如申請專利範圍第2或3項之方向性耦合器，其中， 上述低通濾波器包括：線圈，設置在上述絕緣體層上；以及電容器，藉由電容器導體和接地導體構成，其中，上述電容器導體與上述線圈相連接，上述接地導體與該電容器導體相對，且在層疊方向上設置在該線圈與上述主線路、上述第1副線路及第2副線路之間。
11. 如申請專利範圍第2或3項之方向性耦合器，其中，上述低通濾波器包括：線圈，設置在上述絕緣體層上；以及電容器，藉由電容器導體和第1接地導體構成，其中，上述電容器導體與上述線圈相連接，上述第1接地導體設置在上述絕緣體層上，且與該電容器導體相對，上述方向性耦合器還包括第2接地導體，該第2接地導體設置在與設有上述第1接地導體的上述絕緣體層不同的上述絕緣體層上。
12. 如申請專利範圍第2或3項之方向性耦合器，其中，上述低通濾波器在上述規定的頻帶下，相對於通過訊號產生具有隨著頻率增高而在0度以上180度以下的範圍內單調增加的絕對值的相位的偏移。
13. 如申請專利範圍第2或3項之方向性耦合器，其中，上述第1端子係輸入訊號的輸入端子，上述第2端子係輸出上述訊號的第1輸出端子，上述第3端子係輸出具有與上述訊號的功率成正比的功率的訊號的第2輸出端子， 上述第4端子係終端化的終端端子。