KR20200121201A - 방향성 결합기 및 이를 포함하는 전자 장치 - Google Patents

방향성 결합기 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR20200121201A
KR20200121201A KR1020190043972A KR20190043972A KR20200121201A KR 20200121201 A KR20200121201 A KR 20200121201A KR 1020190043972 A KR1020190043972 A KR 1020190043972A KR 20190043972 A KR20190043972 A KR 20190043972A KR 20200121201 A KR20200121201 A KR 20200121201A
Authority
KR
South Korea
Prior art keywords
layer
conductive
directional coupler
conductive plate
port
Prior art date
Application number
KR1020190043972A
Other languages
English (en)
Inventor
박종현
양동일
강지희
김영준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190043972A priority Critical patent/KR20200121201A/ko
Priority to EP20791855.8A priority patent/EP3928430A4/en
Priority to PCT/KR2020/005039 priority patent/WO2020213927A1/en
Priority to US16/848,438 priority patent/US11374300B2/en
Priority to CN202080029374.XA priority patent/CN113711492A/zh
Publication of KR20200121201A publication Critical patent/KR20200121201A/ko
Priority to US17/849,846 priority patent/US20220328948A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/187—Broadside coupled lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
    • H03H7/485—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source particularly adapted as input circuit for receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/004—Capacitive coupling circuits not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
    • H03H7/482—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source particularly adapted for use in common antenna systems
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transceivers (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

본 개시의 다양한 실시예들은, 방향성 결합기 및 이를 포함하는 전자 장치에 관한 것이다.
일 실시예에 따르면, 방향성 결합기에 있어서, 적어도 하나의 도전성 부분을 포함하는 제 1 층; 제 1 방향을 향해 상기 제 1 층에 인접 배치되며, 상기 제 1 층의 상기 도전성 부분과 대응되는 적어도 하나의 도전성 평판을 포함하는 제 2 층; 상기 제 1 방향을 향해 상기 제 2 층에 인접 배치되며, RF신호 전송 선로를 포함하는 제 3 층; 상기 제 1 방향을 향해 상기 제 3 층에 인접 배치되며, 적어도 하나의 턴 수로 감겨진 도전성 라인을 포함하는 제 4 층을 포함하고, 상기 제 2 층의 상기 적어도 하나의 도전성 평판 및 상기 제 4 층의 상기 적어도 하나의 턴으로 감겨진 도전성 라인을 전기적으로 연결하기 위한 적어도 하나의 도전성 비아를 포함하며, 상기 제 1 층, 상기 제 2 층, 상기 제 3 층 및 상기 제 4 층은 인쇄 회로 기판의 적어도 일부분을 형성하는 방향성 결합기를 제공할 수 있다.
이외에도 다양한 실시 예들에 따른 방향성 결합기 및 그를 포함하는 전자 장치를 제공할 수 있다.

Description

방향성 결합기 및 이를 포함하는 전자 장치{DIRECTIONAL COUPLER AND ELECTRONIC DEVICE INCLUDING THEREOF}
본 개시의 다양한 실시예들은, 방향성 결합기 및 이를 포함하는 전자 장치에 관한 것이다.
전자 장치는 전자 장치에 포함된 통신 부품을 통해, 무선 통신 망을 제공하는 기지국과 통신을 수행할 수 있다. 근래에 전자 장치는 보다 소형화, 박형화, 및/또는 집적화되고 있으며, 전자 장치에 포함된 통신 부품의 사용주파수는 점점 고주파화되고 협대화되고 있다.
전자 장치에 포함된 통신 부품 중에서 방향성 결합기(directional coupler)는 송신되는 신호를 일정한 비율로 분배하기 위한 것으로, 예컨대 무선 통신 회로의 송신단의 증폭기에서 나오는 출력중에서 일정량의 신호를 샘플링하여 자동출력조절기에 송신함으로써 항상 일정한 크기의 출력이 안테나를 통해 외부로 송신되도록 하는 역할을 할 수 있다.
종래의 방향성 결합기는 통상적으로 전자 장치에 포함된 기판 상에 표면 실장(surface mounted)되어 구비된다.
예를 들어, 전자 장치는 기판 상에 복수의 전자 부품들이 실장될 수 있고, 방향성 결합기 또한 기판 상에 표면 실장될 수 있다. 방향성 결합기가 기판 상에 표면 실장될 경우, 방향성 결합기의 체적만큼 전자 장치 내부의 공간을 차지하게 된다. 어떤 실시예들에 따르면, 방향성 결합기를 외부 전자 부품들의 전자기적 영향으로부터 보호하기 위해 상기 방향성 결합기를 커버하는 실드 캔을 추가로 포함할 수도 있다. 실드 캔 내부의 공간에 방향성 결합기가 배치되는 구조에 따라 방향성 결합기를 이용한 샘플링 정밀도는 높아질 수 있으나, 전자 장치 내부의 공간은 더 좁아질 수 있다.
방향성 결합기는, 커패시터(capacitor), 또는 인턱터(inductor)와 같은 수동 소자들을 포함할 수 있다. 커패시터, 또는 인덕터를 기판 상에 설치할 경우, 전자 장치 내부의 상당 공간을 차지하게 되므로, 전자 장치의 소형화, 박형화 및/또는 집적화하기에 어려움이 있을 수 있다.
또한, 방향성 결합기는 통신 회로의 입력단자를 통해 입력된 신호에 대하여 커플링(coupling)된 신호를 출력하게 되는데, 이 과정에서 격리도(isolation)가 충분히 확보되지 않으면 통신 성능에 악영향을 미칠 수 있다. 방향성 결합기의 격리도는 방향성 결합기를 구성하는 여러 도전체와 유전체들간의 배치에 따른 구조적인 측면에 기인하여 결정될 수 있으므로, 방향성 결합기에 포함된 구성요소들의 배치가 성능을 결정하는 중요한 인자가 될 수 있다.
본 개시의 다양한 실시 예들에 따르면, 전자 장치 내부의 공간 효율성 확보를 위해 기판에 임베디드시킨 방향성 결합기 및 그를 포함하는 전자 장치를 제공할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 방향성 결합기 기능을 수행하는 인쇄 회로 기판을 제공할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 양호한 삽입 손실(insertion loss) 특성을 가질 수 있는 방향성 결합기를 제공할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 기판에 임베디드된 상태에서도, 양호한 격리도(isolation) 특성을 가질 수 있는 방향성 결합기를 제공할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 방향성 결합기에있어서, 적어도 하나의 도전성 부분을 포함하는 제 1 층; 제 1 방향을 향해 상기 제 1 층에 인접 배치되며, 상기 제 1 층의 상기 도전성 부분과 대응되는 적어도 하나의 도전성 평판을 포함하는 제 2 층; 상기 제 1 방향을 향해 상기 제 2 층에 인접 배치되며, 적어도 하나의 RF 신호 전송 선로를 포함하는 제 3 층; 상기 제 1 방향을 향해 상기 제 3 층에 인접 배치되며, 적어도 하나의 턴 수로 감겨진 도전성 라인을 포함하는 제 4 층; 및 상기 제 2 층의 상기 적어도 하나의 도전성 평판 및 상기 제 4 층의 상기 적어도 하나의 턴으로 감겨진 도전성 라인을 전기적으로 연결하기 위한 적어도 하나의 도전성 비아를 포함하며, 상기 제 1 층, 상기 제 2 층, 상기 제 3 층 및 상기 제 4 층은 인쇄 회로 기판의 적어도 일부를 형성하는 방향성 결합기를 제공할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 전자 장치에 있어서, 적어도 하나의 기판; 적어도 하나의 안테나; 트랜시버; 상기 적어도 하나의 안테나에서 출력되는 신호들의 적어도 일부분을 추출하여, 커플링 신호를 상기 트랜시버에 전달하는 방향성 결합기; 프로세서; 및 상기 프로세서와 작동적으로 연결된 메모리를 더 포함하고, 상기 방향성 결합기는, 적어도 하나의 도전성 부분을 포함하는 제 1 층, 제 1 방향을 향해 상기 제 1 층에 인접 배치되며, 상기 제 1 층의 상기 도전성 부분과 대응되는 적어도 하나의 도전성 평판을 포함하는 제 2 층; 상기 제 1 방향을 향해 상기 제 2 층에 인접 배치되며, 적어도 하나의 RF 신호 전송 선로를 포함하는 제 3 층; 상기 제 1 방향을 향해 상기 제 3 층에 인접 배치되며, 적어도 하나의 턴 수로 감겨진 도전성 라인을 포함하는 제 4 층; 및 상기 제 2 층의 상기 적어도 하나의 도전성 평판 및 상기 제 4 층의 상기 적어도 하나의 턴으로 감겨진 도전성 라인을 전기적으로 연결하기 위한 적어도 하나의 도전성 비아를 포함하고, 상기 제 1 층, 상기 제 2 층, 상기 제 3 층 및 상기 제 4 층이 상기 적어도 하나의 기판의 적어도 일부분을 형성하는 전자 장치를 제공할 수 있다.
본 개시의 다양한 실시예들에 따르면, 인쇄 회로 기판에 있어서, 적어도 하나의 도전성 부분을 포함하는 제 1 층; 제 1 방향을 향해 상기 제 1 층에 인접 배치되며, 상기 제 1 층의 상기 도전성 부분과 대응되는 적어도 하나의 도전성 평판을 포함하는 제 2 층; 상기 제 1 방향을 향해 상기 제 2 층에 인접 배치되며, 적어도 하나의 RF신호 전송 선로를 포함하는 제 3 층; 및 상기 제 1 방향을 향해 상기 제 3 층에 인접 배치되며, 적어도 하나의 턴 수로 감겨진 도전성 라인을 포함하는 제 4 층을 포함하고, 상기 제 2 층의 상기 적어도 하나의 도전성 평판 및 상기 제 4 층의 상기 적어도 하나의 턴으로 감겨진 도전성 라인을 전기적으로 연결하기 위한 적어도 하나의 도전성 비아를 포함하는 인쇄 회로 기판을 제공할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 커패시터, 인덕터와 같은 수동소자를 기판에 형성함으로써, 수동소자가 기판 상에 실장됨에 따라 차지하는 공간을 줄여 공간 효율성을 증대시킬 수 있다. 수동소자를 기판에 형성함에 따른 또 다른 효과로서, 전자 장치에 가해지는 외부로부터의 물리적 충격, 낙하, 조립/탈착시의 부품 파손으로부터 제품의 내구성을 담보할 수 있는 효과를 가질 수 있다.
본 개시의 다양한 실시 예들에 따르면, 양호한 삽입 손실(insertion loss) 특성 및 양호한 격리도(isolation) 특성을 가지며 광대역을 지원할 수 있는 새로운 구조의 방향성 결합기 및, 상기 방향성 결합기를 구현한 인쇄 회로 기판을 제공할 수 있다.
도 1은, 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블럭도이다.
도 2는, 본 개시의 다양한 실시 예들에 따른, 전자 장치에 포함된 안테나, 무선 통신 회로 및 그 주변 장치들을 나타내는 블록도이다.
도 3은, 본 개시의 다양한 실시 예들에 따른, 방향성 결합기의 회로를 나타내는 개념도이다.
도 4는, 본 개시의 일 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기의 각 층의 구조를 나타내는 평면도이다.
도 5는, 본 개시의 일 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기의 각 층의 구조를 나타내는 분리 사시도이다.
도 6은, 본 개시의 일 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기의 각 층의 구조를 나타내는 단면도이다.
도 7은, 본 개시의 다른 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기의 각 층의 구조를 나타내는 평면도이다.
도 8은, 본 개시의 다른 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기의 각 층의 구조를 나타내는 분리 사시도이다.
도 9는, 본 개시의 다른 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기의 각 층의 구조를 나타내는 단면도이다.
도 10은, 본 개시의 또 다른 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기의 각 층의 구조를 나타내는 평면도이다.
도 11은, 본 개시의 또 다른 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기의 각 층의 구조를 나타내는 단면도이다.
도 12는, 본 개시의 또 다른 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기의 각 층의 구조를 나타내는 평면도이다.
도 13은, 본 개시의 또 다른 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기의 각 층의 구조를 나타내는 단면도이다.
도 14는, 본 개시의 다양한 실시 예들에 따른, 외부 매칭 소자가 추가로 결합된 방향성 결합기를 나타내는 개념도이다.
도 15는, 다양한 실시 예들에 따른, 외부 매칭 소자가 추가되기 전 방향성 결합기의 격리도(isolation) 특성을 나타내는 그래프이다.
도 16은, 다양한 실시 예들에 따른, 외부 매칭 소자가 추가된 방향성 결합기의 격리도(isolation) 특성을 나타내는 그래프이다.
도 17은, 다양한 실시 예들에 따른, 외부 매칭 소자가 추가된 방향성 결합기의 격리도(isolation) 특성을 나타내는 그래프이다.
이하, 본 발명의 다양한 실시 예들이 첨부된 도면을 참조하여 기재된다.
도 1은, 다양한 실시 예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블럭도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)은 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)은, 예를 들면, 마이크, 마우스, 키보드, 또는 디지털 펜(예:스타일러스 펜)을 포함할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150)를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102)) (예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)이 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자(178)은, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모듈(388)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 하나의 안테나를 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC)이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, or 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
도 2는, 본 개시의 다양한 실시 예들에 따른, 전자 장치(200)(예: 도 1의 전자 장치(101))에 포함된 안테나(210), 무선 통신 회로(220) 및 그 주변 장치들을 나타내는 블록도이다.
도 2를 참조하면, 본 개시의 다양한 실시 예들에 따른 전자 장치(200)는, 예를 들면, 도 1에 도시된 전자 장치(101)의 전체 또는 일부를 포함할 수 있다.
본 개시의 다양한 실시 예들에 따른 전자 장치(200)는 적어도 하나의 안테나(210), 무선 통신 회로(220)(예: 도 1의 통신 모듈(190)),　방향성 결합기(230), 프로세서(240)(예: 도 1의 프로세서(120)) 및/또는 메모리(250)(예: 도 1의 메모리(130))를 포함할 수 있다. 다양한 실시 예들에 따른, 무선 통신 회로(220)는 트랜시버(221), 증폭 모듈(222), 및/또는 프론트 엔드 모듈(frond end module; 223)을 포함할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 트랜시버(221)는 프로세서(240)로부터 수신된 데이터를 RF 신호(예: 송신(Tx) 신호)로 변환하여 전력 증폭 모듈(222)(예: power amplifier(PAM), 파워 엠프)을 통해 프론트 엔드 모듈(223)로 출력할 수 있다. 또한, 트랜시버(221)는 프론트 엔드 모듈(223)로부터 수신된 RF 신호(예: 수신(Rx) 신호)를 프로세서(240)에서 해독 가능한 디지털 데이터로 변환하여 프로세서(240)로 전달할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 전력 증폭 모듈(222)은 전력 증폭기(power amp)(222a), 또는 저-잡음 증폭기(low-noise amp)(222b)를 포함할 수 있다. 일 실시예에 따르면, 전력 증폭기(222a)는 트랜시버(221)로부터 수신된 RF 신호(예: Tx 신호)를 증폭하여 프론트 엔드 모듈(223)로 전송할 수 있다. 일 실시예에 따르면, 저-잡음 증폭기(222b)는 프론트 엔드 모듈(223)를 통해 적어도 하나의 안테나(210)로부터 수신된 RF 신호(예: Rx 신호)를, 잡음은 최소화하면서, 증폭하여 트랜시버(221)로 전송할 수 있다. 일 실시예에 따르면, 전력 증폭기(222a) 또는 저-잡음 증폭기(422b)의 증폭률은 그 에너지원(예: 전압 또는 전류)의 크기에 의해 결정될 수 있다. 또 다른 예로, 증폭률은, 프로세서(240)가 전원(전압 또는 전류)의 크기를 조절함으로써, 변경될 수도 있다.
본 개시의 다양한 실시 예들에 따르면, 프론트 엔드 모듈(223)은 전력 분배(power dividing)를 수행할 수 있다. 프론트 엔드 모듈(223)은 전력을 적어도 둘 이상의 안테나에 분배하는 역할을 할 수 있다. 한 예로 프론트 엔드 모듈(223)은 신호 분배(signal dividing)을 수행할 수 있다. 프론트 엔드 모듈(223)은 송수신 신호를 분리하여 출력할 수 있다. 일 실시예에 따르면, 프론트 엔드 모듈(223)은 트랜시버(221)로부터 수신된 RF 신호(예: Tx 신호)를 적어도 하나의 안테나(210)로 출력할 수 있고, 적어도 하나의 안테나(210)로부터 수신된 RF 신호(예: Rx 신호)를 트랜시버(221)로 출력할 수 있다.
본 개시의 다양한 실시 예들에 따르면,　방향성 결합기(230)는 전력 추출(power extraction)을 수행할 수 있다. 예를 들어,　방향성 결합기(230)는 적어도 하나의 안테나(210)에서 출력되는 RF 신호에서, 파형은 그대로이되, RF 신호의 전력보다 작은 전력(예: RF 신호의 전력이 '0dBm'인 경우, -30dBm)을 갖는 순방향 커플링 신호(forward coupling signal)(T1)을 추출하여 트랜시버(221)로 전달할 수 있다. 한편, 적어도 하나의 안테나(210)와 프론트 엔드 모듈(223) 간에는 상호 간의 임피던스 차에 의해 RF 신호는 적어도 하나의 안테나(210)를 통해 온전히(전력 손실 없이) 방사되지 않고 반사 손실(return loss)이 발생될 수 있다. 예를 들면, 프론트 엔드 모듈(223)에서 RF 신호가 적어도 하나의 안테나(210)로 출력되면, 적어도 하나의 안테나(210)와 프론트 엔드 모듈(223) 간의 임피던스 차에 의해 반사 신호가 생성되어 프론트 엔드 모듈(223)로 전달될 수 있다.　
방향성 결합기(230)는 이러한 반사 신호에서, 파형은 그대로이되, 반사 신호의 전력보다 작은 전력(예: 반사 신호의 전력이 '0dBm'인 경우, -30dBm)을 갖는 역방향 커플링 신호(reverse coupling signal)(T2)을 추출하여 트랜시버(221)로 전달할 수 있다. 또 다른 예로, 방향성 결합기(230)는 적어도 하나의 안테나(210)에서 출력되지 못하고 반사된 신호와 함께, 적어도 하나의 안테나(210)를 통해 수신된 신호도 역방향 커플링 신호(T2)를 통해 트랜시버(221)로 전달될 수 있다. 트랜시버(221)는 순방향 커플링 신호(T1) 및 역방향 커플링 신호(T2)에 각각 대응하는 값(예: 전력 값, 전압 값)들을 프로세서(240)로 출력할 수 있다.
다양한 실시 예들에 따르면, 방향성 결합기(230)는 제 1 포트(231)와 제 2 포트(232)를 포함할 수 있다. 상기 제 1 포트(231)와 상기 제 2 포트(232)는 각각 RF 입력 포트 및 RF 출력 포트에 해당하거나, 또는 이와 달리 각각 RF 출력 포트 및 RF 입력 포트에 해당할 수 있다. 일 실시예에 따르면, 방향성 결합기(230)가 적어도 하나의 안테나(210)로부터 RF 신호를 입력받는 경우, 제 1 포트(231)는 RF 입력 포트이고, 제 2 포트(232)는 RF 출력 포트일 수 있다. 다른 실시예에 따르면, 방향성 결합기(230)가 프론트 엔드 모듈(223)로부터 RF 신호를 입력받는 경우 제 2 포트(232)는 RF 입력 포트이고, 제 1 포트(231)는 RF 출력 포트일 수 있다.
본 개시의 다양한 실시 예들에 따르면, 적어도 하나의 안테나(210)와, 방향성 결합기(230) 사이의 로드 임피던스(load impedance)는, 방향성 결합기(230)의 특성 임피던스(characteristic impedance)와 소정의 차이를 가질 수 있다. 본 개시의 다양한 실시 예들에 따르면, 도면에 도시되지는 않았으나, 상기 로드 임피던스를 상기 특성 임피던스에 최대한 근접하게 조정하는 임피던스 튜닝 회로(정합 회로)를 추가로 구비할 수도 있다.
본 개시의 다양한 실시 예들에 따르면, 프로세서(240)는 중앙처리장치, 어플리케이션 프로세서(AP), 또는 커뮤니케이션 프로세서(communication processor(CP)) 중 하나 또는 그 이상을 포함할 수 있다. 프로세서(240)는, 예를 들면, 전자 장치(200)의 적어도 하나의 다른 구성요소들의 제어 및/또는 통신에 관한 연산이나 데이터 처리를 실행하는 장치일 수 있다. 프로세서(240)는 다른 구성요소들(예: 트랜시버(221), 전력 증폭 모듈(222), 및/또는 방향성 결합기(230))과 전기적으로 연결되어 제어할 수 있고, 각종 데이터의 처리 및 연산을 수행할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 메모리(250)는 상기 프로세서(240)와 작동적으로 연결될 수 있다. 메모리(250)는 실행시에, 상기 프로세서가 다른 구성요소들(예: 트랜시버(221), 전력 증폭 모듈(222), 및/또는 방향성 결합기(230))과 전기적으로 연결되어 제어하고, 각종 데이터의 처리 및 연산을 수행하도록 하는 인스트럭션들을 저장할 수 있다. 일 실시예에 따르면, 메모리(250)는 로드 임피던스를, 상기 특성 임피던스에 최대한 근접하게, 조정하기 위한 보상 값을 저장할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 프로세서(230)는 트랜시버(221)로부터 수신된, 순방향 커플링 신호(T1) 및 역방향 커플링 신호(T2)에 각각 대응하는 값들을 이용하여 안테나(210)의 반사 계수를 산출하고 위상 값을 획득할 수 있다. 프로세서(240)는 획득된 위상 값을 예컨대, 메모리(250)의 룩업테이블(look-up table)에 기록된 기준 값(기준 위상 정보)과 비교하여 위상 차(예: 기준 세트와의 위상 차)를 얻을 수 있다. 상기 위상 차(예: 기준 세트와의 RF 성능 편차)는 다양한 실시 예들에 의해 보상될 수 있다.
도 3은, 본 개시의 다양한 실시 예들에 따른, 방향성 결합기의 회로를 나타내는 개념도이다.
본 개시의 다양한 실시 예들에 따른, 방향성 결합기(directional coupler; 300)(예: 도 2 의 방향성 결합기(230))는, 독립된 공간 또는 선로간에서 전자계적(electro-magnetic)으로 교류 신호 에너지가 상호 전달되는 현상인 커플링(coupling)을 이용하는 구성일 수 있다.
도 2에서 전술한 바에 따르면, 방향성 결합기(230)가 전력 추출(power extraction)을 수행하고, 프론트 엔드 모듈(223)이 전력 분배(power dividing)의 역할을 수행한다고 하였으나, 도 3에 개시된 실시예를 포함하여 이하 후술하는 방향성 결합기(300, 400, 500, 600, 700, 800)는 상기 전력 추출뿐만 아니라 상기 전력 분배의 기능도 수행가능한 방향성 결합기를 포함할 수 있음을 유의해야 한다.
다양한 실시 예들에 따르면, 방향성 결합기(300)는 단방향 방향성 결합기(single directional coupler)를 포함할 수 있으며, 실시예에 따라 양방향 방향성 결합기(bi-directional coupler)를 포함할 수도 있다.
도 3을 참조하면, 다양한 실시 예들에 따른, 방향성 결합기(300)는 RF in/out 라인(310)을 포함할 수 있다. 방향성 결합기(300)는 RF in/out 라인(310)에 대하여 커플링될 수 있는 구성으로서 제 1 방향성 결합기(320) 및 제 2 방향성 결합기(330)를 포함할 수 있다.
본 개시의 다양한 실시 예들에 따른 단방향 방향성 결합기는 상기 제 1 방향성 결합기(320) 또는 제 2 방향성 결합기(330) 중 선택된 하나를 포함할 수 있다.
이와 달리, 본 개시의 다양한 실시 예들에 따른 양방향 방향성 결합기는 상기 제 1 방향성 결합기(320) 및 상기 제 2 방향성 결합기(330)를 포함할 수 있다. 일 실시예에 따르면, 상기 제 1 방향성 결합기(320) 및 상기 제 2 방향성 결합기(330)는 하나의 RF in/out 라인(310)을 공유할 수 있다.
일 실시 예에 따르면, RF in/out 라인(310)은 RF 입력 포트(P1) 및 RF 출력 포트(P4)를 포함하고, 상기 RF 입력 포트(P1) 및 RF 출력 포트(P4) 사이에는 적어도 하나의 수동 소자(예: 인덕터(311, 312))를 포함할 수 있다. 일 실시 예에 따르면, 제 1 방향성 결합기(320)는 RF in/out 라인(310)과 제 1 커플링 포트(P2) 사이에 커패시터(321)를 포함하고, 제 1 커플링 포트(P2)와 제 1 터미널 포트(terminal port)(P3) 사이에 인덕터(322)를 포함할 수 있다. 제 1 방향성 결합기(320)에 포함된 커패시터(321)와 인덕터(322)는 상기 RF in/out 라인(310)을 따라 전송되는 RF 신호와 전자기적으로 접속되어 커플링 신호(예: 도 2의 순방향 커플링 신호(T1) 및/또는 역 방향 커플링 신호(T2))를 생성할 수 있다.
다른 실시예에 따르면, 제 2 방향성 결합기(330)는 RF in/out 라인(310)과 제 2 커플링 포트(P5) 사이에 커패시터(331)를 포함하고, 제 2 커플링 포트(P5)와 제 2 터미널(terminal) 포트(P6) 사이에 인덕터(332)를 포함할 수 있다. 제 2 방향성 결합기(330)에 포함된 커패시터(331)와 인덕터(332)는 상기 RF in/out 라인(310)을 따라 전송되는 RF 신호와 전자기적으로 접속되어 커플링 신호(예: 도 2의 순방향 커플링 신호(T1) 및/또는 역 방향 커플링 신호(T2))를 생성할 수 있다. 이하에서는, 설명의 편의상 도 3에 도시된 바와 같이 하나의 RF in/out 라인(310)을 공유하는 상기 양방향 방향성 커플러를 이용하여 설명하나, 본 발명의 범주가 반드시 이에 한정되지 않음을 유의해야 한다.
본 개시의 다양한 실시 예들에 따르면, 도 3에 도시된 방향성 커플러(300)에 포함되는 각 구성을 기판에 내장시킨 방향성 결합기의 구조를 개시할 수 있다.
도 4는, 본 개시의 일 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기(400)의 각 층의 구조를 나타내는 평면도이다. 도 4는, 본 개시의 일 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기(400)의 각 층의 구조를 나타내는 평면도이다. 도 5는, 본 개시의 일 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기(400)의 각 층의 구조를 나타내는 분리 사시도이다.
도 4 내지 도 6을 참조하면, 다양한 실시 예들에 따르면, 방향성 결합기(400)는 다층 기판에 임베디드(embedded)된 형태를 가질 수 있다. 다양한 실시 예들에 따르면, 방향성 결합기(400)가 다층 기판에 임베디드 되었다라는 것은, 다른 예로, 방향성 결합기(400)에 포함되는 각 요소들이 각각 인쇄 회로 기판(PCB)의 적어도 일부분을 형성하는 개념을 포함할 수 있다. 다양한 실시 예들에 따르면, 방향성 결합기(400)가 다층 기판에 임베디드 되었다라는 것은, 또 다른 예로, 인쇄 회로 기판이 방향성 결합기(400)의 기능을 가지는 개념을 포함할 수 있다.
도 4를 참조하면, 본 개시의 일 실시예에 따른 방향성 결합기(400)가 임베디드되는 기판은 다층 기판, 예를 들면, 제 1 층(410), 제 2 층(420), 제 3 층(440) 및 제 4 층(450)을 포함하는 기판일 수 있다.
일 실시예에 따르면, 제 1 층(410)은 적어도 하나의 도전성 부분을 포함할 수 있다. 제 2 층(420)은 제 1 방향(예: 도 5의 -Z축과 평행한 방향)을 향해 제 1 층(410)에 인접 배치되며, 상기 제 1 층(410)의 도전성 부분과 대응되는 적어도 하나의 도전성 평판(flat plate)(424 및/또는 426)을 포함할 수 있다. 제 3 층(440)은 상기 제 1 방향(예: 도 5의 -Z축과 평행한 방향)을 향해 상기 제 2 층(420)에 인접 배치되며, 적어도 하나의 RF 신호 전송 선로(RF signal stripline)(444, 446)를 포함할 수 있다. 제 4 층(450)은 상기 제 1 방향(예: 도 5의 -Z축과 평행한 방향)을 향해 상기 제 3 층(440)에 인접 배치되며, 적어도 하나의 턴 수로 감겨진 도전성 라인(conductive line)을 포함할 수 있다.
다양한 실시 예들에 따르면, 제 1 층(410)은 예를 들어, 도전체로 이루어진 제 1 기판부(411)를 포함할 수 있다. 제 1 층(410)은 적어도 하나의 도전성 부분(예: 제 1 도전성 부분(411a) 및/또는 제 2 도전성 부분(411b))을 포함할 수 있다. 일 실시 예에 따르면, 상기 도전성 부분은 상기 제 1 기판부(411)에 포함된 영역 중 일부분에 해당될 수 있다. 예를 들면, 도 4에 도시된 바와 같이, 제 1 도전성 부분(411a) 및/또는 제 2 도전성 부분(411b)은 제 1 방향에서 볼 때, 제 2 층(420)의 도전성 평판들(424, 426)과 중첩되는 제 1 기판부(411)의 일부 지정된 영역에 해당될 수 있다. 상기 제 1 도전성 부분(411a) 및/또는 제 2 도전성 부분(411b)은 후술하는 제 2 층(420)의 제 1 도전성 평판(424) 및/또는 제 2 도전성 평판(426)와 각각 대응되어 커패시터(capacitor)로서 동작할 수 있다.
제 1 기판부(411)에는 인접한 다른 층(예: 제 2 층(420))과 전기적인 연결을 위한 적어도 하나의 도전성 비아들(412')이 형성될 수 있다. 일 실시 예에 따르면, 제 1 층(410)에는 적어도 하나의 개구(opening; 413)(또는 fill-cut section)가 구비될 수 있다. 상기 적어도 하나의 개구(413)에는 절연체가 채워질 수 있다.
다양한 실시 예들에 따르면, 제 2 층(420)은 예를 들어, 도전체로 이루어진 제 2 기판부(421)를 포함하고, 상기 제 2 기판부(421) 상에는 인접한 다른 층(예: 제 1 층(410) 및/또는 제 3 층(440))과 전기적인 연결을 위한 적어도 하나의 도전성 비아(422, 422')가 형성될 수 있다.
일 실시 예에 따르면, 제 2 층(420)에는 개구(423)가 형성될 수 있다. 개구(423)의 주위로 제 2 기판부(421)가 적어도 일부분 둘러싸도록 형성되며, 개구(423)가 구비됨으로써 도전성 평판(424, 426) 및 제 2 기판부(421)가 서로 전기적으로 이격될 수 있다. 일 실시 예에 따르면, 개구(423)는 도전성 비아(425, 427)가 위치하게 되는 제 1 개구 영역(423a)과 도전성 평판(424, 426)이 위치하게 되는 제 2 개구 영역(423b)을 포함할 수 있다.
제 2 층(420)에 포함된 적어도 하나의 도전성 평판(flat plate)(424, 426)은 커패시터(capacitor)에 포함되는 도체판을 의미할 수 있다. 일 실시예에 따르면, 제 2 층(420)에 포함된 도전성 평판(424, 426)은, 하나의 금속판을 포함할 수 있고, 제 1 방향(예: 도 5의 -Z축과 평행한 방향)을 향하도록 배치될 수 있다. 또 다른 예로, 제 2 층(420)에 포함된 도전성 평판(424, 426)은 커패시터 구현을 위해 지정된 면적을 가질 수 있다.
다양한 실시 예들에 따르면, 제 1 층(410)의 제 1 도전성 부분(411a) 및 제 2 도전성 부분(411b)은, 제 1 층(410)과 제 2 층(420)이 중첩될 때, 상기 제 2 층(420)에 구비된 도전성 평판(424,426)과 소정 거리 이격되도록 형성될 수 있다.
다양한 실시 예들에 따르면, 도 4에 개시된 방향성 결합기(400)가 양방향 방향성 결합기인 경우, 제 2 층(420)은 제 1 도전성 평판(424), 및 제 2 도전성 평판(426)을 포함할 수 있다. 제 1 도전성 평판(424)은 제 1 도전성 평판부(424a), 제 1 커패시터 단자부(424b), 및/또는 제 1 도전성 평판부(424a)의 일 측으로 연장된 제 1 연장부(424c)를 포함할 수 있다. 제 2 도전성 평판(426)은 제 2 도전성 평판부(426a), 제 2 커패시터 단자부(426b), 및/또는 제 2 도전성 평판부(426a)의 일 측으로 연장된 제 2 연장부(426c)를 포함할 수 있다. 상기 제 1 커패시터 단자부(424b)와 제 2 커패시터 단자부(426b)는 각각 도 3에서 전술한 포트 P2과 포트 P5에 대응되는 단자를 형성하는 부분일 수 있다. 상기 제 1 연장부(424c)와 제 2 연장부(426c)는 상기 제 1 도전성 평판(424)과 제 2 도전성 평판(426)이 각각 후술하는 제 4 층(450)의 적어도 하나의 턴 수로 감겨진 도전성 라인과 전기적으로 연결될 수 있도록 구비된 도전성 비아(425, 427)와 연결될 수 있다.
도 4를 참조하면, 제 2 층(420)에서 제 1 도전성 평판(424)과 제 2 도전성 평판(426), 및/또는 도전성 비아(425, 427)는 제 2 기판부(421)로부터 이격되어 아일랜드(island) 구조처럼 형성될 수 있다. 예를 들면 제 2 층(420)에 포함된 제 1 도전성 평판(424)의 제 1 연장부(424c)는 도전성 비아(425)와 연결되고, 제 2 도전성 평판(426)의 제 2 연장부(426c)는 도전성 비아(427)와 연결되는데, 이러한 구성들은 제 2 기판부(421)로부터 이격된 상태로 배치될 수 있다.
다양한 실시 예들에 따르면, 상기 개구(423)에는 상기 제 1 도전성 평판(424), 제 2 도전성 평판(426) 및/또는 도전성 비아(425, 427) 주위를 적어도 일부 둘러싸도록 절연체(미도시)가 채워질 수 있다. 상기 절연체는 상기 제 1 도전성 평판(424), 제 2 도전성 평판(426) 및/또는 도전성 비아(425, 427)를 지지할 수 있다. 상기 절연체를 이용하여 제 1 도전성 평판(424) 및 제 2 도전성 평판(426)이 제 2 기판부(421)와 전기적으로 이격될 수 있는 구조를 형성하여 방향성 결합기(400)의 격리도(isolation)를 확보할 수 있다.
다양한 실시 예들에 따르면, 도면에 도시되지는 않았으나, 제 1 층(410) 및 제 2 층(420) 사이에 절연체가 배치될 수 있다. 예를 들면, 방향성 결합기(400)는 상기 제 1 도전성 평판(424)과 제 2 도전성 평판(426)에 인접하여 고유전율을 갖는 필름이 구비될 수도 있다. 상기 제 1 도전성 평판부(424a) 및/또는 상기 제 2 도전성 평판부(426a)에 대하여, 고유전율을 갖는 필름을 추가적으로 또는 대체적으로 구비함으로써 지정된 커패시턴스(capacitance)를 용이하게 확보할 수 있다.
다양한 실시예들에 따르면, 상기 제 1 층(410)에 형성된 개구(413)는 상기 제 1 층(410) 및 제 2 층(420)이 함께 커패시터를 구현할 경우 격리도(isolation) 특성을 변경하기 위한 수단으로서 구비될 수 있다. 제 1 층(410)에 개구(413)을 마련하는 것이, 개구(413)를 마련하지 않는 실시예에 비해 격리도 조절에 유리할 수 있다.
제 3 층(440)은 예를 들어, 도전체로 이루어진 제 3 기판부(441)를 포함하고, 상기 제 3 기판부(441) 상에는 인접한 다른 층(예: 제 2 층(420) 및/또는 제 4 층(450))과 전기적인 연결을 위한 적어도 하나의 도전성 비아들(442)이 형성될 수 있다.
일 실시 예에 따르면, 제 3 층(440)에는 개구(opening; 443)(또는 fill-cut section)가 형성될 수 있다. 개구(443)의 주위로 제 3 기판부(441)가 적어도 일부분 둘러싸도록 구성될 수 있다. 일 실시 예에 따르면, 개구(443)는 제 3 층(440)의 도전성 비아(445, 447)가 위치하게 되는 제 3 개구 영역(443a)과 RF 신호 전송 선로(444, 446)가 배치되는 제 4 개구 영역(443b)을 포함할 수 있다.
제 3 층(440)에 포함된 RF 신호 전송 선로(444, 446)는 도 3의 RF in/out 라인(310)과 대응되는 부분일 수 있다. 도 4를 참조하면, 제 3 층(440)에 포함된 RF 신호 전송 선로(444, 446)는 설명의 편의상 두 개의 도면 부호를 부여하였으나 실질적으로 하나의 신호선일 수 있다.
다양한 실시 예들에 따르면, 도 4에 도시된 바와 같이, 제 3 층(440)에 포함된 RF 신호 전송 선로(444, 446)는 절곡된 부분(444a, 446a)과 단자부(444b, 446b)를 포함할 수 있다. 절곡된 부분(444a, 446a)은 개구(443)(예: 제 6 개구 영역(443b))에서 각각 제 2 층(420)에 구비된 도전성 평판(예: 제 1 도전성 평판(424), 및/또는 제 2 도전성 평판(426))과 대응되는 위치에 형성될 수 있다.
일 실시 예에 따르면, RF 신호 전송 선로(444, 446)의 일 부분은 제 2 층(420)의 도전성 평판(424, 426)과 적어도 일부분이 중첩될 수 있다. 일 실시 예에 따르면, RF 신호 전송 선로(444, 446)의 일 부분, 예를 들면 절곡된 부분(444a, 446a) 중 적어도 일부분은 상기 제1 방향에서 볼 때, 상기 제 2 층(420)에 구비된 도전성 평판(예: 제 1 도전성 평판(424), 및/또는 제 2 도전성 평판(426))과 중첩되도록 형성될 수 있다. 일 실시 예에 따르면, 단자부(444b, 446b)는 각각 도 3에서 전술한 포트 P1과 포트 P4에 대응되는 부분으로서, 각각 RF 입력 신호를 수신하고, RF 출력 신호를 송신하는 부분일 수 있다. RF 신호 전송 선로(444, 446)는 제 3 층(440) 내에서 도전성 비아(445, 447)와 이격되어 위치되는데, 일 실시 예에 따르면, 양방향 방향성 결합기(400)를 적용한 경우 두 개의 도전성 비아(445, 447) 사이의 공간을 관통하도록 연장된 형태를 가질 수 있다.
다양한 실시 예들에 따르면, 제 3 층(440)에 형성된 도전성 비아(445, 447)는 제 2 층(420)의 도전성 비아(425, 427)가 연장된 부분일 수 있다.
일 실시 예에 따르면, 제 3 층(440)에 형성된 도전성 비아(445, 447)를 RF 신호 전송 선로(444, 446)와 서로 소정거리 이격되도록 형성함으로써 격리도(isolation)를 높일 수 있다.
또, 한 실시 예에 따르면, 제 3 층(440) 내에서 RF 신호 전송 선로(444, 446)의 길이를 방향성 결합기(400)의 커플링(coupling)을 위한 최소한의 길이를 갖도록 형성함으로써 RF 신호의 감쇄를 최소화 할 수 있다. RF 신호 전송 선로(444, 446)의 길이가 방향성 결합기(400)의 커플링을 위한 최소한의 길이를 갖도록 형성한다는 것은, 예를 들어, 제 3 층(440) 내에서 RF 신호 전송 선로(444, 446)의 길이가 가능한 한 짧게 형성되는 것일 수 있다. 또, 한 예를 들면, RF 신호 전송 선로(444, 446)의 길이가 방향성 결합기(400)의 커플링을 위한 최소한의 길이를 갖도록 형성한다는 것은, 도 4에 도시된 바와 같이 두 개의 도전성 비아(445, 447) 사이의 공간에서 직선적으로 연장된 형태를 의미할 수 있다. 제 4 층(450)은 예를 들어, 도전체로 이루어진 제 4 기판부(451)를 포함하고, 상기 제 4 기판부(451) 상에는 인접한 다른 층(예: 제 3 층(440))과 전기적인 연결을 위한 적어도 하나의 도전성 비아(452, 452')가 형성될 수 있다.
일 실시 예에 따르면, 제 4 층(450)에는 개구(opening; 453)(또는 fill-cut section)가 형성될 수 있다. 개구(453)의 주위로 제 4 기판부(451)가 적어도 일부분 둘러싸도록 구성되며, 개구(453)가 구비됨으로써 제 4 층(450)에 구비된 도전성 라인 및 제 5 기판부(451)가 서로 전기적으로 이격될 수 있다. 일 실시예에 따르면, 개구(453)는 도전성 비아(455, 457)가 위치하게 되는 제 5 개구 영역(453a)과 도전성 라인이 위치하게 되는 제 6 개구 영역(453b)을 포함할 수 있다.
제 4 층(450)에 포함된 적어도 하나의 도전성 라인은 인덕터(inductor)를 구현하기 위한 것일 수 있다. 도전성 라인은 인덕터 구현을 위해 적어도 하나의 턴 수(또는 지정된 턴 수)로 감겨져 코일(coil)을 형성할 수 있다.
다양한 실시 예들에 따르면, 도 4에 개시된 방향성 결합기(400)가 양방향 방향성 결합기인 경우, 제 4 층(450)은 도전성 라인을 이용하여 두 개의 인덕터(예: 제 1 인덕터부(454), 제 2 인덕터부(456))를 형성할 수 있다. 제 1 인덕터부(454)는 적어도 하나의 턴 수로 감겨진 부분인 제 1 권취부(454a; a first coiling portion), 제 1-1 인덕터 단자부(454b), 제 1-2 인덕터 단자부(454c) 및/또는 제 1 권취부(454a)의 일 측으로 연장된 제 3 연장부(454d)를 포함할 수 있다. 제 2 인덕터부(456)는 적어도 하나의 턴 수로 감겨진 제 2 권취부(456a; a second coiling portion), 제 2-1 인덕터 단자부(456b), 제 2-2 인덕터 단자부(456c) 및/또는 제 2 권취부(456a)의 일 측으로 연장된 제 4 연장부(456d)를 포함할 수 있다.
다양한 실시예들에 따르면, 제 1 방향에서 볼 때, 상기 제 1 인덕터부(454) 및/또는 제 2 인덕터부(456)의 적어도 일부분이, 상기 제 2 층(420)의 제 1 도전성 평판(424) 및/또는 제 2 도전성 평판(426)과 중첩되도록 형성될 수 있다.
일 실시 예에 따르면, 상기 제 1-1 인덕터 단자부(454b), 또는 제 2-1 인덕터 단자부(456b)는 도 3에서 전술한 포트 P2과 포트 P5에 대응되는 부분일 수 있다. 상기 제 1-2 인덕터 단자부(454c), 또는 제 2-2 인덕터 단자부(456c)는 도 3에서 전술한 포트 P3과 포트 P6에 대응되는 부분일 수 있다. 또 다른 예로, 상기 제 1-1 인덕터 단자부(454b), 또는 제 2-1 인덕터 단자부(456b)는 도 3에서 전술한 포트 P3과 포트 P6에 대응되는 부분이고, 상기 제 1-2 인덕터 단자부(454c), 또는 제 2-2 인덕터 단자부(456c)는 도 3에서 전술한 포트 P2과 포트 P5에 대응되는 부분일 수도 있다.
상기 제 3 연장부(454c)와 제 4 연장부(456c)는 제 1 인덕터부(454)와 제 2 인덕터부(456)가 각각 전술한 제 2 층(420)의 제 1 도전성 평판(424) 및 제 2 도전성 평판(426)과 전기적으로 연결될 수 있도록 구비된 도전성 비아(455, 457)와 연결될 수 있다.
도 4를 참조하면, 제 4 층(450)에서 제 1 인덕터부(454)와 제 2 인덕터부(456), 또는 도전성 비아(455, 457)가 제 4 기판부(451)로부터 이격되어 아일랜드(island) 구조처럼 형성될 수 있다. 제 4 층(450)의 제 1 인덕터부(454)의 제 3 연장부(454d)는 도전성 비아(455)와 연결되고, 제 2 인덕터부(456)의 제 4 연장부(456d)는 도전성 비아(457)와 연결될 수 있다. 제 1 인덕터부(454) 및 제 2 인덕터부(456)가 제 4 기판부(451)와는 전기적으로 이격될 수 있는 구조를 형성하여 방향성 결합기(400)의 격리도(isolation)를 확보할 수 있다.
어떤 실시예에 따르면, 커패시터를 형성하는 층들과 인덕터를 형성하는 층을 인접형성하고, 그 외 측에 RF 신호 전송 선로가 형성된 층을 배치할 수 있다. 예를 들면, 커패시터를 형성하는 층들과 RF 신호 전송 선로 사이에 인덕터를 형성하는 층을 배치할 수도 있다. 이 경우, RF 신호 전송 선로와 커패시터 사이에 인덕터가 위치함에 따라, 지정된 커플링 효율을 확보하기가 용이하지 않을 수 있다.
본 개시의 다양한 실시예들에 따르면, 커패시터를 형성하는 제 1 층(410) 및 제 2 층(420)과, 인덕터를 형성하는 제 4 층(450)을 포함하고, 상기 커패시터를 형성하는 층들과 상기 제 4 층(450) 사이에 RF 신호 전송 선로를 포함하는 제 3 층을(440)을 포함할 수 있다. 커패시터를 형성하는 층들(예: 제 1 층(410), 제 2 층(420))과 인덕터를 형성하는 층(예: 제 4 층(450)) 사이에 RF 신호 전송 선로가 형성된 층(예: 제 3 층(440))을 배치하면, RF 신호 전송 선로를 기준으로 양 측에 커패시터 및 인덕터가 배치되므로 보다 양호한 커플링 효율을 확보할 수 있는 방향성 결합기(400)를 제공할 수 있다.
본 개시의 다양한 실시예들에 따르면, 제 2 층(420)과 제 3 층(440) 사이에, 적어도 하나의 개구(opening)(433)를 포함하는 스페이서 층(430)을 더 포함할 수 있다.
스페이서 층(430)은 예를 들어, 도전체로 이루어진 스페이서 기판부(431)를 포함하고, 상기 스페이서 기판부(431) 상에는 인접한 다른 층(예: 제 2 층(420) 및/또는 제 3 층(440))과 전기적인 연결을 위한 적어도 하나의 도전성 비아(432)가 형성될 수 있다.
일 실시 예에서, 스페이서 층(430)에는 개구(opening; 433)(또는 fill-cut section)가 형성될 수 있다. 개구(433)의 주위로 스페이서 기판부(431)가 적어도 일부분 둘러싸도록 구성될 수 있다. 스페이서 층(430)은 제 2 층(420)과 제 3 층(440) 사이에 배치된 구성으로서, 본 개시의 다양한 실시 예들에 따른, 방향성 결합기(400)의 격리도(isolation)를 확보하기 위한 구성일 수 있다. 일 실시 예에 따르면, 스페이서 층(430)에 형성된 개구(433)는 도전성 비아(435, 437)가 위치하게 되는 제 7 개구 영역(433a)과, 상기 제 2 층(420)의 도전성 평판(424, 426)에 대응되는 부분(또는 제 4 층(440)의 RF 신호 전송 선로와 대응되는 부분)에 위치하게 되는 제 8 개구 영역(433b)을 포함할 수 있다.
다양한 실시 예들에 따르면, 스페이서 층(430)의 제 8 개구 영역(433b)이 상기 제 2 층(420)의 도전성 평판(424, 426) 중 적어도 하나와 대응되는 위치에 형성될 수 있다. 도 4에 도시된 바에 따르면, 제 8 개구 영역(433b)이 제 2 도전성 평판(426)과 대응되는 위치에만 형성된 것이 도시되어 있으나, 예컨대, 이는 양방향 방향성 결합기(400)에서 일 측 방향의 커플링 신호(예: 도 3의 순 방향 커플링 신호(T1) 또는 역 방향 커플링 신호(T2))에 우위를 주기 위한 설계에 따른 것일 뿐, 본 개시의 다양한 실시 예들의 권리범위를 특별히 한정하는 것은 아니다.
다양한 실시 예들에 따르면, 스페이서 층(430)의 제 3 개구 영역(433a)에는 도전성 비아(435, 437)가 배치될 수 있다. 제 7 개구 영역(433a)에 배치된 도전성 비아(435, 437)는 제 2 층(420)의 도전성 비아(425, 427)로부터 연장(또는 일체로) 형성된 부분일 수 있다. 일 실시 예에 따르면, 도전성 비아(435, 437)와 스페이서 기판부(431) 간의 이격 거리 및/또는 제 7 개구 영역(433a)의 크기를 적절히 조절함으로써 사용자가 원하는 격리도(isolation)를 확보할 수 있다.
도 4에는 제 7 개구 영역(433a)이 스페이서 기판부(431) 상에 2 개소 구비되고, 제 8 개구 영역(433b)이 스페이서 기판부(431) 상에 1 개소에 구비된 것이 도시된다. 다만, 반드시 이에 한정되는 것은 아니며, 제 7 개구 영역(433a) 및 제 8 개구 영역(433b)의 개수, 크기 및/또는 그 위치는 방향성 결합기(400)의 사양에 따라 다양하게 설정될 수 있다.
본 개시의 다양한 실시예들에 따르면, RF 신호 전송 선로(444, 446)에 RF 신호가 인가될 경우 커패시터 및/또는 인덕터에 전자기 유도 또는 공진 방식에 따른 커플링이 발생하는 반면, RF 신호 전송 선로는 인접한 커패시터의 커패시턴스 성분 및/또는 인덕터의 인덕턴스 성분에 의해 감쇄될 수 있다. 일 실시예에 따르면, 전압의 시간에 따른 변화율과 관련된 커패시턴스 성분이 전류의 시간에 따른 변화율과 관련된 인덕턴스 성분에 비해 RF 신호 전송 선로의 감쇄에 보다 큰 영향을 미칠 수 있다. 따라서, 커패시터를 구현한 층들 중 일부 층(제 2 층(420))과 제 3 층(440) 사이에 스페이서 층(430)을 구비함으로써 RF 신호가 감쇄되는 것을 효과적으로 방지할 수 있다.
도 5 및 도 6을 함께 참조하면, 제 1 층(410), 제 2 층(420), 스페이서 층(430), 제 3 층(440), 및/또는 제 4 층(450)이 제 1 방향(예: -Z축과 평행한 방향)을 따라 나란히 배치된 것이 도시된다. 제 1 층(410), 제 2 층(420), 스페이서 층(430), 제 3 층(440), 및/또는 제 4 층(450)은 실제 기판(PCB)에 임베디드될 때, 기판(PCB)에 포함되는 다층 기판의 일부(예: 서브 기판)로 형성될 수 있다.
제 2 층(420), 스페이서 층(430), 제 3 층(440) 및/또는 제 4 층(450)은 제 2 기판부(421), 스페이서 기판부(431), 제 3 기판부(441) 및/또는 제 4 기판부(451)를 연결하는 도전성 비아(402)를 포함하고, 이와 별도의 도전성 비아(405, 407)를 더 포함할 수 있다. 도전성 비아(405, 407)를 통해 서로 다른 층 내에 배치된 도전성 평판(424, 426)과 인덕터부(454, 456)를 전기적으로 연결할 수 있다.
도 6을 참조하면, 제 1 층(410), 제 2 층(420), 스페이서 층(430), 제 3 층(440), 및/또는 제 4 층(450)이 인접하게 적층된 것이 도시된다. 다양한 실시 예들에 따르면, 방향성 결합기(400)는 상기 복수의 층들 사이를 연결하는 부재로서, 도 4에 도시된 다양한 예시의 비아(via)들을 포함할 수 있으며, 이에 추가적으로 또는 대체적으로, 도면에 도시되지 않은 다른 연결 부재 또는 층간 부재(예: 절연체)를 더 포함할 수 있다.
도 4 내지 도 6을 함께 참조하면, 방향성 결합기(400)가 양방향 방향성 결합기(bi-directional coupler)로 형성되는 경우 상기 양방향 방향성 결합기(400)에 포함된 구성요소들은 다층 기판 내에서 각각 미러 타입(mirror type)으로 형성됨을 확인할 수 있다. 일 실시예에 따르면, 방향성 결합기(400)에 포함된 구성요소들(예: 도 4의 도전성 평판(424, 426), 도 4의 RF 신호 전송 선로(444, 446) 및/또는 도 4의 인덕터부(454, 456))은 기판(또는 인쇄 회로 기판) 내의 일부 층에서 일 방향을 향해 그은 가상의 선을 기준으로 대칭적으로 형성될 수 있다. 예를 들어, 방향성 결합기(400)의 제 2 층(420)에 포함된 제 1 도전성 평판(424) 및 제 2 도전성 평판(426)은 제 2 층(420) 상에서 일 방향을 향해 그은 가상의 선(예: 도전성 비아(425) 및 도전성 비아(427)을 잇는 가상의 선(미도시))을 중심으로 양쪽(예: 좌/우)에 대칭된 형상을 가질 수 있다.
본 개시의 다양한 실시 예들에 따르면, 커패시터, 또는 인덕터와 같은 수동소자를 기판에 임베디드 함으로써 공간 효율성을 증대시킬 수 있다. 또한, 기판에 임베디드된 상태에서도 양호한 격리도(isolation) 특성을 가지는 방향성 결합기를 제공할 수 있다.
도 7은, 본 개시의 다른 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기(500)의 각 층의 구조를 나타내는 평면도이다. 도 8은, 본 개시의 다른 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기(500)의 각 층의 구조를 나타내는 분리 사시도이다. 도 9는, 본 개시의 다른 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기(500)의 각 층의 구조를 나타내는 단면도이다.
도 7 내지 도 9에 도시된 실시예에 따르면, 도 4 내지 도 6과 다른 실시예에 따른 방향성 결합기(500)가 개시된다. 여기서, 방향성 결합기(500)가 임베디드되는 기판은 다층 기판으로서, 예를 들면, 제 1 층(510), 제 2 층(520), 제 3 층(540) 및 제 4 층(550)을 포함하고, 여기에 추가적으로 다른 적어도 하나의 층(예: 제 5 층(560))을 포함하는 기판일 수 있다. 도 7 내지 도 9에서는, 일 예시로서, 제 5 층(560)이 추가로 포함된 실시예가 도시된다.
일 실시 예에 따르면, 제 1 층(510)(예: 도 4의 제 1 층(410))은 적어도 하나의 도전성 부분을 포함할 수 있다. 제 2 층(520)(예: 도 4의 제 2 층(420))은 제 1 방향(예: 도 8의 -Z축과 평행한 방향)을 향해 제 1 층(510)에 인접 배치되며, 제1 방향에서 볼 때, 상기 제 1 층(510)의 도전성 부분과 적어도 일부 중첩된 적어도 하나의 도전성 평판(524, 526)(예: 도 4의 도전성 평판(424, 426))을 포함할 수 있다. 스페이서 층(530)(예: 도 4의 스페이서 층(430))은 제 1 방향(예: 도 8의 -Z축과 평행한 방향)을 향해 제 2 층(520)에 인접 배치되며, 적어도 하나의 개구(533)(예: 도 4의 개구(433))를 포함할 수 있다. 제 3 층(540)(예: 도 4의 제 3 층(440))은 상기 제 1 방향(예: 도 8의 -Z축과 평행한 방향)을 향해 상기 스페이서 층(530)에 인접 배치되며, 적어도 하나의 RF 신호 전송 선로(544, 546)(예: 도 4의 RF 신호 전송 선로(444, 446))를 포함할 수 있다. 제 4 층(550)(예: 도 4의 제 4 층(450))은 상기 제 1 방향(예: 도 8의 -Z축과 평행한 방향)을 향해 상기 제 3 층(540)에 인접 배치되며, 적어도 하나의 턴 수로 감겨진 도전성 라인(예: 도 4의 도전성 라인)을 포함할 수 있다. 이하, 도 4 내지 도 6의 실시예와 중복되는 설명은 생략하도록 한다.
다양한 실시 예들에 따르면, 방향성 결합기(500)는 제 4 층(550)에 인접 배치되고, 상기 제 4 층(550)에 포함된 적어도 하나의 턴으로 감겨진 도전성 라인(예: 도 4의 도전성 라인)과 전기적으로 연결된 도전성 라인을 가지는 제 5 층(560)을 더 포함할 수 있다.
다양한 실시 예들에 따르면, 제 5 층(560)은 예를 들어, 도전체로 이루어진 제 6 기판부(561)를 포함할 수 있다. 일 실시예에 따르면, 제 6 기판부(561) 상에는 인접한 다른 층(예: 제 4 층(550))과 전기적인 연결을 위한 적어도 하나의 도전성 비아들(562')이 형성될 수 있다.
제 5 층(560)에는 개구(opening; 563)(또는 fill-cut section)가 형성될 수 있다. 개구(563) 내에는 도전성 라인들이 형성하는 인덕터부(564, 566)가 배치될 수 있다. 개구(563)의 주위로 제 6 기판부(561)가 적어도 일부분 둘러싸도록 구성되며, 개구(563)가 구비됨으로써 인덕터부(564, 566) 및 제 6 기판부(561)가 서로 전기적으로 이격될 수 있다. 일 실시예에 따르면, 개구(563)는 제 4 층(550)의 도전성 비아(예: 555, 557)가 위치하게 되는 영역에 대응하여 형성된 개구 영역(563a)과 인덕터부(564, 566)가 위치하게 되는 개구 영역(563b)을 포함할 수 있다.
다양한 실시예들에 따르면, 상기 제 5 층(560)에 형성된 개구(563)는 방향성 결합기(500)의 격리도(isolation) 특성을 변경하기 위한 수단으로서 구비될 수 있다. 제 5 층(560)에서 제 4 층(550)의 도전성 비아가 위치하게 되는 영역에 대응하여 형성된 개구 영역(563b)을 마련하는 것이, 개구 영역(563b)을 마련하지 않는 실시예에 비해 격리도 조절에 유리할 수 있다.
일 실시예에 따르면, 도 7에 개시된 방향성 결합기(500)가 양방향 방향성 결합기인 경우, 제 5 층(560)은 제 4 층(550)에 형성된 두 개의 인덕터부(예: 도 4의 인덕터부(454, 456))로부터 각각 전기적으로 연결된 두 개의 인덕터부(예: 제 1 연장 인덕터부(564), 제 2 연장 인덕터부(566))을 포함할 수 있다.
제 1 연장 인덕터부(564)는 제 1 연장 라인(a first elongated line)(564a), 제 3 인덕터 단자부(564b) 및 제 4 층(550)에 형성된 도전성 라인과 전기적 연결을 위한 비아(564c)를 포함할 수 있다. 일 실시 예에 따르면, 제 1 연장 라인(564a)은 도면에 도시되지는 않았으나 적어도 하나의 턴수로 감겨질 수 있다.
제 2 연장 인덕터부(566)는 제 2 연장 라인(a second elongated line)(566a), 제 4 인덕터 단자부(566b) 및 제 4 층(550)에 형성된 도전성 라인과 전기적 연결을 위한 비아(566c)를 포함할 수 있다. 일 실시 예에 따르면, 제 2 연장 라인(566a)은 도면에 도시되지는 않았으나 적어도 하나의 턴수로 감겨질 수 있다.
다양한 실시 예들에 따르면, 제 6 층(560)을 더 포함함으로써, 터미널 포트(terminal port)(예: 도 3의 제 1, 제 2 터미널 포트(P3, P6))의 격리도(isolation)를 보다 세밀하게 조정할 수 있다.
다양한 실시 예들에 따르면, 제 5 층(560)을 추가로 구비할 수 있으므로, 제 4 층(550)은 일부 실시 예에서 도 4 내지 도 6에 도시된 실시 예들의 제 4 층(450)과 다를 수 있다. 예를 들면, 도 4 내지 도 6에 도시된 실시예에서는 제 4 층(450)은 제 1 인덕터부(454)가 제 1 권취부(454a), 제 1-1 인덕터 단자부(454b), 제 1-2 인덕터 단자부(454c) 및/또는 연장부(454d)를 포함하고, 제 2 인덕터부(456)가 제 2 권취부(456a), 제 2-1 인덕터 단자부(456b), 제 2-2 인덕터 단자부(456c) 및/또는 연장부(456d)를 포함할 수 있다. 도 4 내지 도 6에 도시된 실시 예를 참조하면, 방향성 결합기(400)는 제 4 층(450)에서 방향성 결합기(400)의 커플링 포트(coupling port)와 터미널 포트(terminal port)가 함께 구현될 수 있다.
이와 달리, 도 7 내지 도 9에 도시된 실시 예에서 제 4 층(550)은 제 1 인덕터부(554)가 제 1 권취부(554a), 제 1 인덕터 단자부(554b), 비아(554c) 및/또는 연장부(554d)를 포함하고, 제 2 인덕터부(556)가 제 2 권취부(556a), 제 2 인덕터 단자부(556b), 비아(556c), 및/또는 연장부(556d)를 포함할 수 있다.
도 7 내지 도 9에 도시된 실시 예에서는, 방향성 결합기(500)는 추가적으로 제 5 층(560)을 더 포함하며, 제 5 층(560)은 제 1 연장 인덕터부(564)가 제 3 권취부(564a), 제 3 인덕터 단자부(564b), 및/또는 비아(564c)를 포함하고, 제 2 연장 인덕터부(566)가 제 4 권취부(566a), 제 4 인덕터 단자부(566b), 및/또는 비아(566c)를 포함할 수 있다.
도 7 내지 도 9에 도시된 실시 예를 참조하면, 방향성 결합기(500)는 제 4 층(550)에 커플링 포트(coupling port)(또는 터미널 포트)를 형성하고, 제 5 층(560)에 터미널 포트(terminal port)(또는 커플링 포트)를 구분하여 구현할 수 있다. 다양한 실시 예들에 따르면, 도 7 내지 도 9와 같이, 방향성 결합기(500)가 추가의 층(예: 제 5 층(560))을 구비할 때, 인덕터의 역할을 하는 도전성 라인을 실질적으로 연장할 수 있게 되므로, 방향성 결합기(500)의 설계 자유도를 높일 수 있는 한편, 양호한 격리도를 가지며 광대역을 지원할 수 있는 방향성 결합기(500)를 제공할 수 있다.
도 10은, 본 개시의 또 다른 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기(600)의 각 층의 구조를 나타내는 평면도이다. 도 11은, 본 개시의 또 다른 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기(600)의 각 층의 구조를 나타내는 단면도이다.
도 10 및 도 11에 도시된 실시예에 따르면, 도 4 내지 도 9에 도시된 실시예와 또 다른 실시예에 따른 방향성 결합기(600)가 개시된다. 일 실시 예에 따르면, 방향성 결합기(600)가 임베디드되는 기판은 다층 기판으로서, 예를 들면, 제 1 층(610), 제 2 층(620), 스페이서 층(630), 제 3 층(640), 제 4 층(650) 또는 제 5 층(660)을 포함하고, 여기에 추가적으로 다른 적어도 하나의 층(예: 제 1 그라운드 층(670) 및/또는 제 2 그라운드 층(680))을 포함할 수 있다. 도 10 및 도 11에서는, 일 예시로서, 제 1 층(610), 제 2 층(620), 스페이서 층(630), 제 3 층(640), 제 4 층(650)과 제 5 층(660)이 형성된 방향성 결합기(600)에 제 1 그라운드 층(670) 및/또는 제 2 그라운드 층(680)이 추가적으로 포함된 실시예가 도시된다.
일 실시 예에 따르면, 제 1 층(610)(예: 도 4의 제 1 층(410))은 적어도 하나의 도전성 부분을 포함할 수 있다. 제 2 층(620)(예: 도 4의 제 2 층(420))은 제 1 방향(-Z축과 평행한 방향)을 향해 제 1 층(610)에 인접 배치되며, 제 1 방향에서 볼 때, 상기 제 1 층(610)의 도전성 부분과 적어도 일부 중첩되는 적어도 하나의 도전성 평판(예: 도 4의 도전성 평판(424, 426))을 포함할 수 있다. 스페이서 층(630)(예: 도 4의 스페이서 층(430))은 제 1 방향(-Z축과 평행한 방향)을 향해 제 2 층(620)에 인접 배치되며, 적어도 하나의 개구(633)(예: 도 4의 개구(433))를 포함할 수 있다. 또한, 제 3 층(640)(예: 도 4의 제 3 층(440))은 상기 제 1 방향(-Z축과 평행한 방향)을 향해 상기 스페이서 층(630)에 인접 배치되며, 적어도 하나의 RF 신호 전송 선로(644, 646)(예: 도 4의 RF 신호 전송 선로(444, 446))를 포함할 수 있다. 제 4 층(650)(예: 도 4의 제 4 층(450))은 상기 제 1 방향(-Z축과 평행한 방향)을 향해 상기 제 3 층(640)에 인접 배치되며, 적어도 하나의 턴 수로 감겨진 도전성 라인(conductive line을 포함할 수 있다.
다양한 실시예들에 따르면, 방향성 결합기(600)는 제 4 층(650)에 인접 배치되고, 상기 제 4 층(650)에 포함된 적어도 하나의 턴으로 감겨진 도전성 라인과 전기적으로 연결된 도전성 라인을 가지는 제 5 층(660)을 더 포함할 수 있다.
이하, 도 4 내지 도 9의 실시예와 중복되는 설명은 생략하도록 한다.
다양한 실시 예들에 따르면, 방향성 결합기(600)는 상기 제 1 방향(-Z축과 평행한 방향)과 반대인 제 2 방향(Z축과 평행한 방향)을 향해 상기 제 1 층(610)에 인접 배치된, 제 1 그라운드 층(670)을 더 포함할 수 있다.
다양한 실시 예들에 따르면, 제 1 그라운드 층(670)은 기판(PCB)에 포함될 수 있다. 예를 들어, 제 1 그라운드 층(670)은 도전체로 이루어진 제 7 기판부(671)를 포함하고, 상기 제 7 기판부(671) 상에는 인접한 다른 층(예: 제 1 층(610))과 전기적인 연결을 위한 적어도 하나의 도전성 비아들(672')이 형성될 수 있다.
다양한 실시 예들에 따르면, 방향성 결합기(600)는 상기 제 1 방향(-Z축과 평행한 방향)을 향해 제 5 층(660)에 인접 배치된, 제 2 그라운드 층(680)을 더 포함할 수 있다.
다양한 실시 예들에 따르면, 제 2 그라운드 층(680)은 기판(PCB)에 포함될 수 있다. 예를 들어, 제 2 그라운드 층(680)은 도전체로 이루어진 제 8 기판부(681)를 포함하고, 상기 제 8 기판부(681) 상에는 인접한 다른 층(예: 제 5 층(660))과 전기적인 연결을 위한 적어도 하나의 도전성 비아들(682')이 형성될 수 있다.
방향성 결합기(600)는 제 1 그라운드 층(670) 및/또는 제 2 그라운드 층(680)을 더 포함함으로써, 제 3 층(640)에 포함된 RF 신호 전송 선로에 그라운드(ground)를 제공할 수 있고, 외부로부터 유입되는 전자기파를 차단할 수도 있다.
다양한 실시 예들에 따르면, 제 3 층(640)에 구비된 RF 신호 전송 선로(644, 646)(예: 도 4의 RF 신호 전송 선로(444, 446))는 방향성 결합기(600)에 요구되는 사양에 따라 다양한 형태를 가질 수 있다. 예를 들면, 도 10에 도시된 바와 같이 RF 신호 전송 선로의 일 부분(예: 646)은 다른 부분(예: 644)에 비해 길고 더 많은 굴곡 부분을 가진 스트립라인이 형성될 수도 있다.
도 11을 참조하면, 제 1 그라운드 층(670), 제 1 층(610), 제 2 층(620), 스페이서 층(630), 제 3 층(640), 제 4 층(650), 제 5 층(660), 또는 제 2 그라운드 층(680)이 적층된 것이 도시된다. 다양한 실시 예들에 따르면, 방향성 결합기(600)는 상기 복수의 층들 사이를 연결하는 부재로서, 도 11에 도시된 다양한 예시의 비아(via)들(605(607), 602, 602')을 포함할 수 있으나, 이 밖에도 도시되지 않은 다른 연결 부재 또는 층간 부재(예: 절연체)를, 추가적으로 또는 대체적으로, 포함할 수 있다. 일 실시예에 따르면, 다양한 예시의 비아(via)로서, 비아(605 또는 607)(예: 도 4의 비아(405, 407))는 커패시터 및 인덕터를 구현하기 위한 구성요소들을 전기적으로 연결하는 비아일 수 있다. 한 실시예에 따르면, 비아(602, 602')(예: 도 4의 비아(402, 602'))는 각 층의 도전성 부분을 전기적으로 연결하거나, 그라운드 레벨(ground level)을 조절하기 위한 비아일 수 있다. 도 11에는 일 예시로서, 다양한 비아들이 복수 개의 기판 구조물 사이에 배치된 것이 도시되나, 반드시 이에 한정되는 것은 아니며, 이 밖에도 다른 다양한 실시예들이 적용될 수 있다.
도 12는, 본 개시의 또 다른 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기(700)의 각 층의 구조를 나타내는 평면도이다. 도 13은, 본 개시의 또 다른 실시예에 따른, 다층 기판에 임베디드된 방향성 결합기(700)의 각 층의 구조를 나타내는 단면도이다.
도 12 및 도 13에 도시된 실시예에 따르면, 도 4 내지 도 11에 도시된 실시예와 또 다른 실시예에 따른 방향성 결합기(700)가 개시된다. 일 실시 예에 따르면, 방향성 결합기(700)가 임베디드되는 기판은 다층 기판으로서, 예를 들면, 제 1 층(710), 제 2 층(720), 스페이서 층(730), 제 3 층(740), 또는 제 4 층(750)을 포함하고, 여기에 추가적으로 다른 적어도 하나의 층을 포함하는 기판일 수 있다. 도 12 및 도 13에서는, 일 예시로서, 제 1 층(710), 제 2 층(720), 스페이서 층(730), 제 3 층(740), 제 4 층(750)과 제 5 층(760), 제 1 그라운드 층(770). 또는 제 2 그라운드 층(780)이 형성된 방향성 결합기(700)에서 스페이서 층(730)이 복수 개의 층들(730a, 730b, 730c)로 구비된 실시예가 도시된다.
일 실시 예에 따르면, 제 1 층(710)(예: 도 4의 제 1 층(410))은 적어도 하나의 도전성 부분을 포함할 수 있다. 제 2 층(720)(예: 도 4의 제 2 층(420))은 제 1 방향(-Z축과 평행한 방향)을 향해 제 1 층(510)에 인접 배치되며, 제 1방향에서 볼 때, 상기 제 1 층(510)의 도전성 부분과 적어도 일부 중첩되는 적어도 하나의 도전성 평판(flat plate)(예: 도 4의 도전성 평판(424, 426))을 포함할 수 있다. 스페이서 층(730)(예: 도 4의 스페이서 층(430))은 제 1 방향(-Z축과 평행한 방향)을 향해 제 2 층(720)에 인접 배치되며, 적어도 하나의 개구(opening)(예: 도 4의 개구(433))를 포함할 수 있다. 또한, 제 3 층(740)(예: 도 4의 제 4 층(440))은 상기 제 1 방향(-Z축과 평행한 방향)을 향해 상기 스페이서 층(730)에 인접 배치되며, 적어도 하나의 RF 신호 전송 선로(RF signal stripline)(예: 도 4의 RF 신호 전송 선로(444, 446))를 포함할 수 있다. 제 4 층(750)(예: 도 4의 제 4 층(450))은 상기 제 1 방향(-Z축과 평행한 방향)을 향해 상기 제 4 층(740)에 인접 배치되며, 제 1 방향에서 볼 때, 제 2 층(720)의 도전성 평판(예: 도 4의 도전성 평판(424, 426))과 적어도 일부분이 중첩되고 적어도 하나의 턴 수로 감겨진 도전성 라인(conductive line)(예: 도 4의 도전성 라인)을 포함할 수 있다.
다양한 실시예들에 따르면, 방향성 결합기(700)는 제 4 층(750)에 인접 배치되고, 상기 제 4 층(750)에 포함된 적어도 하나의 턴으로 감겨진 도전성 라인과 전기적으로 연결된 도전성 라인을 가지는 제 5 층(760)을 더 포함할 수 있다.
다양한 실시 예들에 따르면, 방향성 결합기(700)는, 상기 제 1 방향(-Z축과 평행한 방향)과 반대인 제 2 방향(Z축과 평행한 방향)을 향해 상기 제 1 층(710)에 인접 배치된 제 1 그라운드 층(770) 및 상기 제 1 방향(-Z축과 평행한 방향)을 향해 제 6 층(760) 에 인접 배치된 제 2 그라운드 층(780)을 더 포함할 수 있다.
이하, 도 4 내지 도 11의 실시예와 중복되는 설명은 생략하도록 한다.
도 12 및 도 13을 참조하면, 다양한 실시예에 따른 방향성 결합기(700)는 스페이서 층(730)을 복수개로 구비할 수 있다. 도전성 평판(예: 도 4의 도전성 평판(424, 426))이 형성된 제 2 층(720)과 RF 신호 전송 선로(예: 도 4의 RF 신호 전송 선로(444, 446))가 형성된 제 3 층(740) 사이에 상기 복수의 스페이서 층들(730a, 730b, 730c)을 위치시켜, 상기 제 2 층(720) 및 상기 제 3 층(740)을 지정된 거리만큼 이격시킬 수 있다. 이를 통해, 방향성 결합기(700)의 커패시턴스를 변경시킬 수 있다. 또, 한 실시예에 따르면, 커패시턴스를 변경함으로써 삽입 손실 특성 및/또는 격리도 특성을 지정된 설계 값에 대응하여 변경시킬 수 있다. 예를 들면, 제 2 층(720)의 도전성 평판에 의해 RF 신호의 감쇄가 발생할 수 있다. 이를 방지하기 위하여 제 2 층(720)과 RF 신호 전송 선로 사이에 복수의 스페이서 층들(730a, 730b, 730c)을 위치시켜 삽입 손실 특성을 변경시킬 수 있다. 또, 한 예를 들면, 제 2 층(720)과 RF 신호 전송 선로 사이에 복수의 스페이서 층들(730a, 730b, 730c)을 배치시킴으로써 격리도 특성을 변경할 수 있다.
일 실시 예에 따르면, 스페이서 층(730)에 포함된 복수 개의 층들의 개수는 도면에 도시된 바에 한정되지 않는다. 도면에 도시된 것보다 더 적은 개수 또는 더 많은 개수의 스페이서 층(730)이 배치될 수도 있다.
스페이서 층(730)에 형성된 개구(733)는, 도전성 비아(예: 도 4의 도전성 비아(435, 437))가 위치하게 되는 제 7 개구 영역(733a)와, 상기 제 2 층(720)의 도전성 평판(예: 도 4의 도전성 평판(424, 426))의 적어도 일부분에 대응되는 부분 또는 제 3 층(740)의 RF 신호 전송 선로와 대응되는 부분에 위치하게 되는 제 8 개구 영역(733b)를 포함할 수 있다. 여기서 제 8 개구 영역(733b)의 크기, 위치, 형상 및 개수는 방향성 결합기의 커플링 효율, 또는 유전율을 포함한 다양한 요소들을 고려하여 실시예에 따라 다양하게 설정될 수 있다.
도 13을 참조하면, 제 1 그라운드 층(770), 제 1 층(710), 제 2 층(720), 복수의 스페이서 층들(730), 제 3 층(740), 제 4 층(750), 제 5 층(760), 또는 제 2 그라운드 층(780)이 적층된 것이 도시된다. 다양한 실시 예들에 따르면, 방향성 결합기(700)는 상기 복수의 층들 사이를 연결하는 부재로서, 도 11에 도시된 다양한 예시의 비아(via)들(705(또는 707), 702, 702')을 포함할 수 있으나, 이 밖에도 도시되지 않은 다른 연결 부재 또는 층간 부재(예: 절연체)를, 추가적으로 또는 대체적으로, 포함할 수 있다. 이하, 도 11의 실시예와 중복되는 설명은 생략하도록 한다.
본 발명의 다양한 실시 예들에 따르면, 방향성 결합기(300, 400, 500, 600, 700)(예: 도 2의 방향성 결합기(230))는 기판 상(또는 내부에) 임베디드될 수 있으며, 이때 방향성 결합기(300, 400, 500, 600, 700)에 포함되는 각 층은 서브 기판의 적어도 일부분을 형성할 수 있다. 도 6, 도 9, 도 11, 도 13에 도시된 바와 같이, 방향성 결합기(300, 400, 500, 600, 700)는 각 층이 인접하게 형성되되, 직접적으로 적층되지 않고, 각 층간에 소정거리 이격될 수 있으며, 각 층 사이의 공간에 다양한 절연체(또는 유전체)들이 배치될 수도 있다.
기판을 이루는 각 층의 개수와 관련하여, 본 개시의 방향성 결합기(300, 400, 500, 600, 700)(예: 도 2의 방향성 결합기(230))는 도 4 내지 도 13에 도시된 실시예들에 한정되지 않으며, 기판(PCB)의 다양한 사양, 또는 유전율 전자 장치 내부의 유효 공간을 고려하여 다양한 개수를 갖도록 지정될 수 있다. 도 12 및 도 13에 도시된 실시예처럼 많은 개수의 기판을 포함하는 것이 방향성 결합기의 성능을 높이는 데에 유리할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 기판에 임베디드된 상태에서도 삽입 손실(insertion loss)를 고려하여 양호한 결합도(coupling, 커플링 효율), 격리도(isolation) 및 방향성(directivity)을 갖는 새로운 구조의 방향성 결합기(예: 도 2의 방향성 결합기(230))를 제공할 수 있다. 또한, 전자 장치에서 종래 기술에 따른 방향성 결합기가 차지하는 공간을 줄일 수 있을 뿐만 아니라, 이로써 기판에 포함되어 기존의 수동 소자들을 대체하는 요소들(예: 도전성 평판, RF 신호 전송 선로, 도전성 라인)의 설계를 보다 자유롭게 할 수 있게 됨으로써, 광대역을 커버할 수 있는 방향성 결합기를 제공할 수 있다.
도 14는, 본 개시의 다양한 실시 예들에 따른, 외부 매칭 소자가 추가로 결합된 방향성 결합기를 나타내는 개념도이다.
다양한 실시 예들에 따르면, 방향성 결합기(800)(예: 도 2의 방향성 결합기(230))는 제 1, 제 2 커플러 포트(P2, P5) 및/또는 제 1, 제 2 터미널 포트(P3, P6)에 외부 매칭 소자를 추가로 포함할 수 있다. 예를 들어, 외부 매칭 소자란 저항(resistor), 인덕터(inductor), 또는 커패시터(capacitor)와 같은 수동 소자가 해당될 수 있다.
도 14를 참조하면, 일 실시예에 따른 방향성 결합기(800)는 제 1 커플러 포트(P2)에, 예를 들면, 제1-1외부 매칭 소자(811)로서 저항(resistor), 제1-2외부 매칭 소자(812)로서 커패시터(capacitor)를 포함한 제 1 외부 매칭 소자(810)가 연결될 수 있다. 또 한 실시예에 따른 방향성 결합기(800)는 제 2 커플러 포트(P5)에, 예를 들면, 제2-1외부 매칭 소자(821)로서 저항(resistor), 제2-2외부 매칭 소자(822)로서 커패시터(capacitor)를 포함한 제 2 외부 매칭 소자(820)가 연결될 수 있다. 또 한 실시예에 따른 방향성 결합기(800)는 제 1 터미널 포트(P3) 및 제 2 터미널 포트(P6)에 각각, 예를 들면, 저항(resistor)이 배치된 제 3, 4 외부 매칭 소자(830, 840)가 연결될 수 있다.
도 15는, 다양한 실시 예들에 따른, 외부 매칭 소자(예: 도 14의 외부 매칭 소자(810, 820, 830, 840))가 추가되기 전 방향성 결합기(예: 도 14의 방향성 결합기(800))의 격리도(isolation) 성능을 나타내는 그래프이다.
방향성 결합기(예: 도 14의 방향성 결합기(800))의 성능을 측정하는 한 가지 방법으로서, RF 신호를 샘플링하여 다양한 주파수 범위(예: 0~ 6000MHz) 내에서 방향성 결합기(예: 도 14의 방향성 결합기(800))의 격리도를 확보할 수 있다.
도 15를 참조하면, 방향성 결합기에 어떠한 외부 매칭 소자(예: 도 14의 외부 매칭 소자(810, 820, 830, 840))도 연결되지 않은 상태에서, 다양한 주파수 범위내에서 RF 입력 포트(예: 도 3의 RF 입력 포트(P1))와 RF 출력 포트(예: 도 3의 RF 출력 포트(P4))를 통과하는 RF 신호는 그래프 A1으로 나타날 수 있다. 그리고 다양한 주파수 범위내에서 RF 입력 포트(예: 도 3의 RF 입력 포트(P1))와 제 1 커플링 포트(예: 도 3의 제 1 커플링 포트(P2)) 사이에서 추출된 커플링 신호를 그래프 A2으로 나타날 수 있다. 그리고 다양한 주파수 범위내에서 RF 입력 포트(예: 도 3의 RF 입력 포트(P1))와 제 1 터미널 포트(예: 도 3의 제 1 터미널 포트 포트(P3)) 사이에서 추출된 커플링 신호를 그래프 A3으로 나타날 수 있다.
도 16은, 다양한 실시 예들에 따른, 외부 매칭 소자(예: 도 14의 외부 매칭 소자(810))가 추가된 방향성 결합기(예: 도 14의 방향성 결합기(800))의 격리도(isolation) 특성을 나타내는 그래프이다.
일 실시예에 따르면, 방향성 결합기(예: 도 14의 방향성 결합기(800))의 제 1 커플링 포트(예: 도 3의 제 1 커플링 포트(P2))에 외부 매칭 소자(810)로서 두 개의 수동 소자(예: 제 1-1 외부 매칭 소자(811), 제 1-2 외부 매칭 소자(812))를 연결한 후에, 격리도(isolation) 특성을 확인할 수 있다
방향성 결합기(예: 도 14의 방향성 결합기(800))의 제 1 커플링 포트(예: 도 3의 제 1 커플링 포트(P2))에, 예를 들어, 제 1-1 외부 매칭 소자(811)로서 series 1.2nH, 제 1-2 외부 매칭 소자(812)로서 shunt 1.8pF를 연결한 후, 그 격리도 성능을 나타내는 그래프는 도 16에서 B1, B2, B3로 도시될 수 있다. 다양한 주파수 범위내에서 RF 입력 포트(예: 도 3의 RF 입력 포트(P1))와 RF 출력 포트(예: 도 3의 RF 출력 포트(P4))를 통과하는 RF 신호는 그래프 B1으로 나타날 수 있다. 그리고 다양한 주파수 범위내에서 RF 입력 포트(예: 도 3의 RF 입력 포트(P1))와 제 1 커플링 포트(예: 도 3의 제 1 커플링 포트(P2)) 사이에서 추출된 커플링 신호를 그래프 B2으로 나타날 수 있다. 그리고 다양한 주파수 범위내에서 RF 입력 포트(예: 도 3의 RF 입력 포트(P1))와 제 1 터미널 포트(예: 도 3의 제 1 터미널 포트 포트(P3)) 사이에서 추출된 커플링 신호를 그래프 B3으로 나타낼 수 있다.
도 15 및 도 16을 함께 참조하면, 방향성 결합기(예: 도 14의 방향성 결합기(800))의 제 1 커플링 포트(예: 도 3의 제 1 커플링 포트(P2))에 외부 매칭 소자(810)를 추가한 실시예(예: 도 16)가, 외부 매칭 소자(810)를 추가하지 않은 실시예(예: 도 15)에 비해 보다 넓은 주파수 범위 내에서 더 낮은 값의 격리도(isolation)를 가질 수 있다. 예를 들면, 도 15에 도시된 실시예에 따르면, 0MHz 부근의 주파수 대역에서 약 -45dB의 격리도를 가질 뿐이지만, 도 16에 도시된 실시예에 따르면, 0MHz 부근의 주파수 대역에서 약 -45dB의 격리도를 가질 수 있을 뿐만 아니라, 2000MHz 부근의 주파수 대역에서 약 -50dB의 격리도를 추가로 확보할 수 있음을 확인할 수 있다.
상기 내용을 종합하면, 제 1 커플링 포트(예: 도 3의 제 1 커플링 포트(P2))에 외부 매칭 소자(810)를 추가로 연결함으로써 격리도가 변경됨을 확인할 수 있다.
도 17은, 다양한 실시 예들에 따른, 외부 매칭 소자(예: 도 14의 외부 매칭 소자(830))가 추가된 방향성 결합기(예: 도 14의 방향성 결합기(800))의 격리도(isolation) 특성을 나타내는 그래프이다.
일 실시예에 따르면, 방향성 결합기(예: 도 14의 방향성 결합기(800))의 제 1 터미널 포트(예: 도 3의 제 1 터미널 포트(P3))에 외부 매칭 소자(예: 제 3 외부 매칭 소자(830))를 연결한 후에, 격리도(isolation) 특성을 확인할 수 있다
방향성 결합기(예: 도 14의 방향성 결합기(800))의 제 1 터미널 포트(예: 도 3의 제 1 터미널 포트(P3))에, 예를 들어, 제 3 외부 매칭 소자(830)로서 series 47nH를 연결한 후, 그 격리도 성능을 나타내는 그래프는 도 17에서 C1, C2, C3로 도시될 수 있다. 다양한 주파수 범위내에서 RF 입력 포트(예: 도 3의 RF 입력 포트(P1))와 RF 출력 포트(예: 도 3의 RF 출력 포트(P4))를 통과하는 RF 신호는 그래프 C1으로 나타날 수 있다. 그리고 다양한 주파수 범위내에서 RF 입력 포트(예: 도 3의 RF 입력 포트(P1))와 제 1 커플링 포트(예: 도 3의 제 1 커플링 포트(P2)) 사이에서 추출된 커플링 신호를 그래프 C2로 나타날 수 있다. 그리고 다양한 주파수 범위내에서 RF 입력 포트(예: 도 3의 RF 입력 포트(P1))와 제 2 커플링 포트(예: 도 3의 제 1 커플링 포트(P5)) 사이에서 추출된 커플링 신호를 그래프 C3로 나타날 수 있다. 그리고 다양한 주파수 범위내에서 RF 입력 포트(예: 도 3의 RF 입력 포트(P1))와 제 1 터미널 포트(예: 도 3의 제 1 터미널 포트 포트(P3)) 사이에서 추출된 커플링 신호를 그래프 C4로 나타낼 수 있다.도 17을 참조하면, 방향성 결합기(예: 도 14의 방향성 결합기(800))의 터미널 포트(예: 도 3의 제 1 터미널 포트(P3))에 외부 매칭 소자(830)를 추가하는 경우에도 커플링 포트에 외부 매칭 소자를 추가한 실시예(예: 도 16에 도시된 실시예)와 유사하게 보다 넓은 주파수 범위 내에서 더 낮은 값의 격리도(isolation)를 가질 수 있음을 확인할 수 있다. 예를 들면, 도 17에 도시된 실시예에 따른 방향성 결합기(예: 도 14의 방향성 결합기(800)는, 0MHz 부근의 주파수 대역에서 약 -55dB의 격리도를 가질 수 있고, 2000MHz 부근의 주파수 대역에서 약 -75dB의 격리도를 가질 수 있음을 확인할 수 있다.
상기 내용을 종합하면, 제 1 커플링 포트(예: 도 3의 제 1 커플링 포트(P2))에 외부 매칭 소자(810)를 추가로 연결함으로써 격리도가 향상됨을 확인할 수 있다.
도 14 내지 도 17을 종합하면, 본 개시의 다양한 실시 예들에 따른 방향성 결합기(800)에 외부 매칭 소자(예: 도 14의 외부 매칭 소자(810, 820, 830, 840))를 추가로 포함함으로써, 방향성 결합기(800)의 결합도(coupling) 및 격리도(isolation)를 향상시킬 수 있다.
본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나","A 또는 B 중 적어도 하나,""A, B 또는 C," "A, B 및 C 중 적어도 하나,"및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체 는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
본 개시의 다양한 실시예들에 따르면, 방향성 결합기(예: 도 4의 방향성 결합기(400))에 있어서, 적어도 하나의 도전성 부분(예: 도 4의 도전성 부분(411a, 411b))을 포함하는 제 1 층(예: 도 4의 제 1 층(410)); 제 1 방향을 향해 상기 제 1 층에 인접 배치되며, 상기 제 1 층의 상기 도전성 부분과 중첩되는 적어도 하나의 도전성 평판(예: 도 4의 도전성 평판(424, 426))을 포함하는 제 2 층(예: 도 4의 제 2 층(420)); 상기 제 1 방향을 향해 상기 제 2 층에 인접 배치되며, 적어도 하나의 RF신호 전송 선로(예: 도 4의 RF 신호 전송 선로(444, 446))를 포함하는 제 3 층(예: 도 4의 제 3 층(440)); 상기 제 1 방향을 향해 상기 제 3 층에 인접 배치되며, 적어도 하나의 턴 수로 감겨진 도전성 라인(예: 도 4의 도전성 라인)을 포함하는 제 4 층(예: 도 4의 제 4 층(450)); 및 상기 제 2 층의 상기 적어도 하나의 도전성 평판, 상기 제 4 층의 상기 적어도 하나의 턴으로 감겨진 도전성 라인을 전기적으로 연결하기 위한 도전성 비아(예: 도 4의 도전성 비아(425, 427))를 포함하고, 상기 제 1 층, 상기 제 2 층, 상기 제 3 층 및 상기 제 4 층은 인쇄 회로 기판의 적어도 일부분을 형성하는 방향성 결합기를 제공할 수 있다.
다양한 실시예들에 따르면, 상기 제 2 층 및 상기 제 3 층 사이에 배치되며, 적어도 하나의 개구(예: 도 4의 개구(433))를 포함하는 스페이서 층(예: 도 4의 스페이서 층(430))을 더 포함할 수 있다.
다양한 실시예들에 따르면, 상기 적어도 하나의 개구는 상기 도전성 평판과 상기 RF 신호 전송 선로 사이의 적어도 일부의 커플링을 위해 제공될 수 있다.
다양한 실시예들에 따르면, 상기 방향성 결합기는 복수 개의 스페이서 층들(예: 도 12의 복수 개의 스페이서 층들(730a, 730b, 730c))이 구비될 수 있다.
다양한 실시예들에 따르면, 상기 방향성 결합기는, 상기 제 4 층에 인접 배치되고, 상기 적어도 하나의 턴으로 감겨진 도전성 라인과 전기적으로 연결된 도전성 라인을 가지는 제 5 층(예: 도 7의 제 5 층(560))을 더 포함할 수 있다.
다양한 실시예들에 따르면, 상기 방향성 결합기는, 상기 제 1 방향과 반대인 제 2 방향을 향해 상기 제 1 층에 인접 배치된, 제 1 그라운드 층(예: 도 10의 제 1 그라운드 층(670))을 더 포함할 수 있다.
다양한 실시예들에 따르면, 상기 방향성 결합기는, 상기 제 1 방향을 향해 상기 제 5 층에 인접 배치된, 제 2 그라운드 층(예: 도 10의 제 2 그라운드 층(680))을 더 포함할 수 있다.
다양한 실시예들에 따르면, 상기 방향성 결합기는, 상기 도전성 비아는 상기 제 2 층, 상기 제 3 층, 및 상기 제 4 층을 관통하되, 상기 제 3 층의 상기 RF 신호 전송 선로와는 전기적으로 이격되도록 형성될 수 있다.
다양한 실시예들에 따르면, 상기 방향성 결합기의 상기 제 2 층, 상기 제 3층, 및 상기 제 4 층은, 상기 개구는 상기 도전성 비아가 관통되는 제 1 개구 영역(예를 들어 제 2 층의 경우, 도 4의 제 2 층의 제 1 개구 영역(423a)) 및 상기 도전성 평판의 적어도 일부에 대응되는 위치에 형성된 제 2 개구 영역(예를 들어 제 2 층의 경우, 도 4의 제 2 층의 제 2 개구 영역(423b))을 포함할 수 있다.
다양한 실시예들에 따르면, 상기 방향성 결합기는, 상기 제 2 층의 도전성 평판은 커패시터 구현을 위한 지정된 면적을 가지는 도전성 평판으로 형성되고, 상기 제 4 층의 도전성 라인은 인덕터 구현을 위해 지정된 턴 수로 감겨질 수 있다.
다양한 실시예들에 따르면, 상기 방향성 결합기는, 상기 방향성 결합기가 양방향 방향성 결합기에 해당하는 경우, 일부 층에서 상기 양방향 방향성 결합기에 포함된 구성요소들의 적어도 일부는, 일 방향을 향해 그은 가상의 선을 기준으로 대칭적으로 형성될 수 있다.
다양한 실시예들에 따르면, 상기 방향성 결합기는, 상기 방향성 결합기가 양방향 방향성 결합기에 해당하는 경우, 상기 제 2 층의 도전성 평판은 제 1 커패시터 구현을 위한 지정된 면적을 가지는 제 1 도전성 평판 및 제 2 커패시터 구현을 위한 지정된 면적을 가지는 제 2 도전성 평판을 포함하고, 상기 제 4 층의 도전성 라인은 제 1 인덕터 구현을 위해 지정된 턴 수로 감겨진 제 1 인덕터부 및 상기 제 2 인덕터 구현을 위해 지정된 턴 수로 감겨진 제 2 인덕터부를 포함할 수 있다.
다양한 실시예들에 따르면, 상기 방향성 결합기는, 상기 제 3 층의 RF 신호 전송 선로의 일단은 RF 입력 포트(예: 도 3의 RF 입력 포트(P1))를 형성하고, 상기 제 3 층의 RF 신호 전송 선로의 타단은 RF 출력 포트(예: 도 3의 RF 출력 포트(P4))를 형성하며, 상기 제 4 층의 도전성 라인의 적어도 하나의 단부는 적어도 하나의 터미널 포트(예: 도 3의 터미널 포트(P3 및/또는 P6)) 또는 적어도 하나의 커플링 포트(예: 도 3의 커플링 포트(P2 및/또는 P5)) 중 적어도 하나의 포트를 형성할 수 있다.
다양한 실시예들에 따르면, 상기 방향성 결합기는, 상기 적어도 하나의 터미널 포트 및 상기 적어도 하나의 커플링 포트 중 적어도 하나의 포트에 외부 매칭 소자(예: 도 14의 외부 매칭 소자(810, 820, 830, 840))가 추가로 연결될 수 있다.
본 개시의 다양한 실시예들에 따르면, 전자 장치(예: 도 1의 전자 장치(101))에 있어서, 적어도 하나의 기판; 적어도 하나의 안테나(예: 도 1의 안테나 모듈(197)); 트랜시버(예: 도 2의 트랜시버(221)); 상기 적어도 하나의 안테나에서 출력되는 신호들의 적어도 일부분을 추출하여, 커플링 신호를 상기 트랜시버에 전달하는 방향성 결합기(예: 도 2의 방향성 결합기(230) 또는 도 4의 방향성 결합기(400)); 프로세서(예: 도 4의 프로세서(240)); 및 상기 프로세서와 작동적으로 연결된 메모리(예: 도 4의 메모리(250))를 더 포함하고, 상기 방향성 결합기는, 적어도 하나의 도전성 부분(예: 도 4의 도전성 부분(411a, 411b))을 포함하는 제 1 층(예: 도 4의 제 1 층(410)); 제 1 방향을 향해 상기 제 1 층에 인접 배치되며, 상기 제 1 층의 상기 도전성 부분과 평행한 적어도 하나의 도전성 평판(예: 도 4의 도전성 평판(424, 426))을 포함하는 제 2 층(예: 도 4의 제 2 층(420)); 상기 제 1 방향을 향해 상기 제 2 층에 인접 배치되며, 적어도 하나의 RF신호 전송 선로(예: 도 4의 RF 신호 전송 선로(444, 446))를 포함하는 제 3 층(예: 도 4의 제 3 층(440)); 상기 제 1 방향을 향해 상기 제 3 층에 인접 배치되며, 적어도 하나의 턴 수로 감겨진 도전성 라인(예: 도 4의 도전성 라인)을 포함하는 제 4 층(예: 도 4의 제 4 층(450)); 및 상기 제 2 층의 상기 적어도 하나의 도전성 평판, 상기 제 4 층의 상기 적어도 하나의 턴으로 감겨진 도전성 라인을 전기적으로 연결하기 위한 적어도 하나의 도전성 비아를 포함하고, 상기 제 1 층, 상기 제 2 층, 상기 제 3 층 및 상기 제 4 층이 상기 적어도 하나의 기판에 임베디드(embedded)된 전자 장치를 제공할 수 있다.
다양한 실시예들에 따르면, 상기 제 2 층 및 상기 제 3 층 사이에 배치되며, 적어도 하나의 개구를 포함하는 스페이서 층(예: 도 4의 스페이서 층(430))을 더 포함할 수 있다.
다양한 실시예들에 따르면, 상기 제 2 층, 상기 제 3 층 및 상기 제 4 층 중 적어도 일부는, 일 방향으로 그은 가상의 선을 기준으로 대칭적으로 형성될 수 있다.
다양한 실시예들에 따르면, 상기 제 2 층의 도전성 평판은 커패시터 구현을 위한 기 지정된 면적을 가지는 도전성 평판으로 형성되고, 상기 제 4 층의 도전성 라인은 인덕터 구현을 위해 기 지정된 턴 수로 감겨질 수 있다.
다양한 실시예들에 따르면, 상기 제 2 층의 도전성 평판은 제 1 커패시터 구현을 위한 기 지정된 면적을 가지는 제 1 도전성 평판 및 제 2 커패시터 구현을 위한 기 지정된 면적을 가지는 제 2 도전성 평판을 포함하고, 상기 제 4 층의 도전성 라인은 제 1 인덕터 구현을 위해 기 지정된 턴 수로 감겨진 제 1 인덕터부 및 상기 제 2 인덕터 구현을 위해 기 지정된 턴 수로 감겨진 제 2 인덕터부를 포함할 수 있다.
다양한 실시예들에 따르면, 상기 제 3 층의 RF 신호 전송 선로의 일단은 RF 입력 포트(예: 도 3의 RF 입력 포트(P1))를 형성하고, 상기 제 3 층의 RF 신호 전송 선로의 타단은 RF 출력 포트(예: 도 3의 RF 출력 포트(P4))를 형성하고, 상기 제 4 층의 도전성 라인의 적어도 하나의 단부는 적어도 하나의 터미널 포트(예: 도 3의 터미널 포트(P3 및/또는 P6)) 또는 적어도 하나의 커플링 포트(예: 도 3의 커플링 포트(P2 및/또는 P5)) 중 적어도 하나의 포트를 형성하며, 상기 적어도 하나의 터미널 포트 및 상기 적어도 하나의 커플링 포트 중 적어도 하나의 포트에 외부 매칭 소자가 추가로 연결될 수 있다.
본 문서에 개시된 다양한 실시예들에 따르면, 인쇄 회로 기판에 있어서, 적어도 하나의 도전성 부분(예: 도 4의 도전성 부분(411a, 411b))을 포함하는 제 1 층(예: 도 4의 제 1 층(410)); 제 1 방향을 향해 상기 제 1 층에 인접 배치되며, 상기 제 1 층의 상기 도전성 부분과 평행한 적어도 하나의 도전성 평판(예: 도 4의 도전성 평판(424, 426))을 포함하는 제 2 층(예: 도 4의 제 2 층(420)); 제 1 방향을 향해 상기 제 2 층에 인접 배치되며, 상기 제 1 방향을 향해 상기 제 3 층에 인접 배치되며, 적어도 하나의 RF신호 전송 선로(예: 도 4의 RF 신호 전송 선로(444, 446))를 포함하는 제 3 층(예: 도 4의 제 4층(430)); 및 상기 제 1 방향을 향해 상기 제 3 층에 인접 배치되며, 적어도 하나의 턴 수로 감겨진 도전성 라인(예: 도 4의 도전성 라인)을 포함하는 제 4 층(예: 도 4의 제 4 층(450))을 포함하고, 상기 제 2 층의 상기 적어도 하나의 도전성 평판, 상기 제 4 층의 상기 적어도 하나의 턴으로 감겨진 도전성 라인을 전기적으로 연결하기 위한 적어도 하나의 도전성 비아를 포함하는 인쇄 회로 기판을 제공할 수 있다.
다양한 실시예들에 따르면, 상기 인쇄 회로 기판은, 상기 제 2 층 및 상기 제 3 층 사이에 배치되며, 적어도 하나의 개구를 포함하는 스페이서 층을 더 포함할 수 있다.
이상, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.
101, 200 : 전자 장치
210 : 적어도 하나의 안테나
220 : 무선 통신 회로
221 : 트랜시버
222 : 전력 증폭 모듈
223 : 프론트 앤드 모듈(FEM, front end module)
230 : 방향성 결합기
240 : 프로세서
250 : 메모리
310 : RF 신호 전송 라인(또는 RF In/Out 라인)
320 : 제 1 방향성 결합기
330 : 제 2 방향성 결합기
400 : 방향성 결합기(예: 양방향 방향성 결합기)
410 : 제 1 층
420 : 제 2 층
430 : 스페이서 층
440 : 제 3 층
450 : 제 4 층
460 : 제 5 층
470 : 제 1 그라운드 층
480 : 제 2 그라운드 층

Claims (20)

  1. 방향성 결합기에 있어서,
    적어도 하나의 도전성 부분을 포함하는 제 1 층;
    제 1 방향을 향해 상기 제 1 층에 인접 배치되며, 상기 제 1 층의 상기 도전성 부분과 적어도 일부 중첩된 적어도 하나의 도전성 평판을 포함하는 제 2 층;
    상기 제 1 방향을 향해 상기 제 2 층에 인접 배치되며, RF 신호 전송 선로를 포함하는 제 3 층;
    상기 제 1 방향을 향해 상기 제 3 층에 인접 배치되며, 적어도 하나의 턴 수로 감겨진 도전성 라인을 포함하는 제 4 층; 및
    상기 제 2 층의 상기 적어도 하나의 도전성 평판 및 상기 제 4 층의 상기 적어도 하나의 턴으로 감겨진 도전성 라인을 전기적으로 연결하기 위한 적어도 하나의 도전성 비아를 포함하고,
    상기 제 1 층, 상기 제 2 층, 상기 제 3 층 및 상기 제 4 층은 인쇄 회로 기판의 적어도 일부분을 형성하는 방향성 결합기.
  2. 제 1 항에 있어서,
    상기 제 2 층 및 상기 제 3 층 사이에 배치되며, 적어도 하나의 개구를 포함하는 스페이서 층을 더 포함하는 방향성 결합기.
  3. 제 2 항에 있어서,
    상기 제 2 층과 상기 제 3 층 사이에, 상기 스페이서 층이 복수 개 구비된 방향성 결합기.
  4. 제 1 항에 있어서,
    상기 제 1 방향과 반대인 제 2 방향을 향해 상기 제 1 층에 인접 배치되고, 상기 제 1 층과 전기적으로 연결되는 제 1 그라운드 층을 더 포함하는 방향성 결합기.
  5. 제 1 항에 있어서,
    상기 제 4 층에 형성된 도전성 라인과 전기적으로 연결된 도전성 라인을 가지는 제 5 층을 더 포함하는 방향성 결합기.
  6. 제 5 항에 있어서,
    상기 제 1 방향을 향해 상기 제 5 층에 인접 배치되고, 상기 제 5 층과 전기적으로 연결되는 제 2 그라운드 층을 더 포함하는 방향성 결합기.
  7. 제 1 항에 있어서,
    상기 도전성 비아는 상기 제 2 층, 상기 제 3 층, 및 상기 제 4 층을 관통하되, 상기 제 3 층의 상기 RF 신호 전송 선로와는 전기적으로 이격되도록 형성된 방향성 결합기.
  8. 제 1 항에 있어서,
    상기 제 2 층, 상기 제 3 층 및 상기 제 4 층은 개구를 포함하고,
    상기 개구는 상기 도전성 비아가 관통되는 제 1 개구 영역 및 상기 도전성 평판의 적어도 일부에 대응되는 위치에 형성된 제 2 개구 영역을 포함하는 방향성 결합기.
  9. 제 1 항에 있어서,
    상기 제 2 층의 도전성 평판은 커패시터 구현을 위한 지정된 면적을 가지는 도전성 평판으로 형성되고, 상기 제 4 층의 도전성 라인은 인덕터 구현을 위해 지정된 턴 수로 감겨진 방향성 결합기.
  10. 제 1 항에 있어서,
    상기 방향성 결합기가 양방향 방향성 결합기에 해당하는 경우, 일부 층 상에서 상기 방향성 결합기에 포함된 구성요소들 중 적어도 일부는, 일 방향을 향해 그은 가상의 선을 기준으로 대칭적으로 형성된 방향성 결합기.
  11. 제 1 항에 있어서,
    상기 제 2 층의 도전성 평판은 제 1 커패시터 구현을 위한 지정된 면적을 가지는 제 1 도전성 평판 및 제 2 커패시터 구현을 위한 지정된 면적을 가지는 제 2 도전성 평판을 포함하고,
    상기 제 4 층의 도전성 라인은 지정된 턴 수로 감겨진 제 1 인덕터부 및 지정된 턴 수로 감겨진 제 2 인덕터부를 포함하는 방향성 결합기.
  12. 제 1 항에 있어서,
    상기 제 3 층의 RF 신호 전송 선로의 일단은 RF 입력 포트를 형성하고, 상기 제 3 층의 RF 신호 전송 선로의 타단은 RF 출력 포트를 형성하며,
    상기 제 4 층의 도전성 라인의 적어도 하나의 단부는 적어도 하나의 터미널 포트 또는 적어도 하나의 커플링 포트 중 적어도 하나의 포트를 형성하는 방향성 결합기.
  13. 제 12 항에 있어서,
    상기 적어도 하나의 터미널 포트 및 상기 적어도 하나의 커플링 포트 중 적어도 하나의 포트에 적어도 하나의 수동 소자가 추가로 연결된 방향성 결합기.
  14. 전자 장치에 있어서,
    적어도 하나의 기판;
    적어도 하나의 안테나;
    트랜시버;
    상기 적어도 하나의 안테나에서 출력되는 신호들의 적어도 일부분을 추출하여, 커플링 신호를 상기 트랜시버에 전달하는 방향성 결합기;
    프로세서; 및
    상기 프로세서와 작동적으로 연결된 메모리를 더 포함하고,
    상기 방향성 결합기는,
    적어도 하나의 도전성 부분을 포함하는 제 1 층;
    제 1 방향을 향해 상기 제 1 층에 인접 배치되며, 상기 제 1 층의 상기 도전성 부분과 적어도 일부 중첩된 적어도 하나의 도전성 평판을 포함하는 제 2 층;
    상기 제 1 방향을 향해 상기 제 2 층에 인접 배치되며, 적어도 하나의 RF 신호 전송 선로를 포함하는 제 3 층;
    상기 제 1 방향을 향해 상기 제 3 층에 인접 배치되며, 적어도 하나의 턴 수로 감겨진 도전성 라인을 포함하는 제 4 층; 및
    상기 제 2 층의 상기 적어도 하나의 도전성 평판 및 상기 제 4 층의 상기 적어도 하나의 턴으로 감겨진 도전성 라인을 전기적으로 연결하기 위한 적어도 하나의 도전성 비아를 포함하고,
    상기 제 1 층, 상기 제 2 층, 상기 제 3 층 및 상기 제 4 층이 상기 적어도 하나의 기판의 적어도 일부분을 형성하는 전자 장치.
  15. 제 14 항에 있어서,
    상기 제 2 층 및 상기 제 3 층 사이에 배치되며, 적어도 하나의 개구를 포함하는 스페이서 층을 더 포함하는 전자 장치.
  16. 제 14 항에 있어서,
    상기 제 2 층, 상기 제 3 층, 및 상기 제 4 층 중 적어도 일부의 층은, 일 방향을 향해 그은 가상의 선을 기준으로 대칭적으로 형성된 전자 장치.
  17. 제 14 항에 있어서,
    상기 제 2 층의 상기 도전성 평판은 지정된 제 1 면적을 가지는 제 1 도전성 평판 및 지정된 제 2 면적을 가지는 제 2 도전성 평판을 포함하고,
    상기 제 4 층의 상기 도전성 라인은 지정된 제1 턴 수로 감겨진 제 1 인덕터부 및 지정된 제2 턴 수로 감겨진 제 2 인덕터부를 포함하는 전자 장치.
  18. 제 15 항에 있어서,
    상기 제 3 층의 상기 RF 신호 전송 선로의 일단은 RF 입력 포트를 형성하고, 상기 제 3 층의 상기 RF 신호 전송 선로의 타단은 RF 출력 포트를 형성하며,
    상기 제 4 층의 도전성 라인의 적어도 하나의 단부는 적어도 하나의 터미널 포트 또는 적어도 하나의 커플링 포트 중 적어도 하나의 포트를 형성하며, 상기 적어도 하나의 터미널 포트 및 상기 적어도 하나의 커플링 포트 중 적어도 하나의 포트에 적어도 하나의 수동 소자가 추가로 연결된 전자 장치.
  19. 인쇄 회로 기판에 있어서,
    적어도 하나의 도전성 부분을 포함하는 제 1 층;
    제 1 방향을 향해 상기 제 1 층에 인접 배치되며, 상기 제 1 층의 상기 도전성 부분과 적어도 일부 중첩된 적어도 하나의 도전성 평판을 포함하는 제 2 층;
    상기 제 1 방향을 향해 상기 제 2 층에 인접 배치되며, 적어도 하나의 RF신호 전송 선로를 포함하는 제 3 층;
    상기 제 1 방향을 향해 상기 제 3 층에 인접 배치되며, 적어도 하나의 턴 수로 감겨진 도전성 라인을 포함하는 제 4 층; 및
    상기 제 2 층의 상기 적어도 하나의 도전성 평판 및 상기 제 4 층의 상기 적어도 하나의 턴으로 감겨진 도전성 라인을 전기적으로 연결하기 위한 적어도 하나의 도전성 비아를 포함하는 인쇄 회로 기판.
  20. 제 19 항에 있어서,
    상기 제 2 층 및 상기 제 3 층 사이에 배치되며, 적어도 하나의 개구를 포함하는 스페이서 층을 더 포함하는 인쇄 회로 기판.
KR1020190043972A 2019-04-15 2019-04-15 방향성 결합기 및 이를 포함하는 전자 장치 KR20200121201A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190043972A KR20200121201A (ko) 2019-04-15 2019-04-15 방향성 결합기 및 이를 포함하는 전자 장치
EP20791855.8A EP3928430A4 (en) 2019-04-15 2020-04-14 DIRECTIONAL COUPLER AND ELECTRONIC DEVICE THEREOF
PCT/KR2020/005039 WO2020213927A1 (en) 2019-04-15 2020-04-14 Directional coupler and electronic device having the same
US16/848,438 US11374300B2 (en) 2019-04-15 2020-04-14 Directional coupler and electronic device having the same
CN202080029374.XA CN113711492A (zh) 2019-04-15 2020-04-14 定向耦合器和具有定向耦合器的电子装置
US17/849,846 US20220328948A1 (en) 2019-04-15 2022-06-27 Directional coupler and electronic device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190043972A KR20200121201A (ko) 2019-04-15 2019-04-15 방향성 결합기 및 이를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
KR20200121201A true KR20200121201A (ko) 2020-10-23

Family

ID=72748214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190043972A KR20200121201A (ko) 2019-04-15 2019-04-15 방향성 결합기 및 이를 포함하는 전자 장치

Country Status (5)

Country Link
US (2) US11374300B2 (ko)
EP (1) EP3928430A4 (ko)
KR (1) KR20200121201A (ko)
CN (1) CN113711492A (ko)
WO (1) WO2020213927A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110851377B (zh) * 2019-11-08 2023-09-12 英业达科技有限公司 高速串行计算机扩展总线电路拓扑
US11621470B2 (en) * 2021-02-02 2023-04-04 Samsung Electronics Co., Ltd Compact high-directivity directional coupler structure using interdigitated coupled lines

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686812B2 (en) * 2002-05-22 2004-02-03 Honeywell International Inc. Miniature directional coupler
US20090021352A1 (en) * 2007-07-18 2009-01-22 Murata Manufacturing Co., Ltd. Radio frequency ic device and electronic apparatus
KR100951552B1 (ko) 2007-12-26 2010-04-09 한국과학기술원 방향성 결합기 및 이를 포함하는 듀플렉스 송수신 시스템의시스템 인 패키지
US7863998B2 (en) * 2008-02-25 2011-01-04 Broadcom Corporation Method and system for processing signals via directional couplers embedded in an integrated circuit package
CN103038937B (zh) 2010-08-03 2015-02-11 株式会社村田制作所 定向耦合器
US9331720B2 (en) * 2012-01-30 2016-05-03 Qualcomm Incorporated Combined directional coupler and impedance matching circuit
JP5814895B2 (ja) 2012-09-26 2015-11-17 太陽誘電株式会社 方向性結合回路装置
JP5786902B2 (ja) * 2013-06-26 2015-09-30 株式会社村田製作所 方向性結合器
JP6172078B2 (ja) * 2014-07-23 2017-08-02 株式会社村田製作所 方向性結合器
JP2017038115A (ja) * 2015-08-07 2017-02-16 Tdk株式会社 方向性結合器
KR101637923B1 (ko) * 2015-09-24 2016-07-11 쓰리알웨이브 (주) 방향성 결합기의 기능을 내재한 서큘레이터 모듈
JP6551598B2 (ja) 2016-03-18 2019-07-31 株式会社村田製作所 方向性結合器
US10044341B2 (en) 2016-07-07 2018-08-07 Samsung Electro-Mechanics Co., Ltd. Radio frequency switch circuit and apparatus having built-in coupler
US9905901B1 (en) 2016-08-31 2018-02-27 Advanced Ceramic X Corporation Miniature directional coupling device
CN109845029B (zh) 2016-10-27 2021-03-09 株式会社村田制作所 定向耦合器内置基板、高频前端电路以及通信装置
CN108987873B (zh) * 2017-06-01 2021-02-09 株式会社村田制作所 双向耦合器、监控电路以及前端电路
JP7029254B2 (ja) 2017-08-31 2022-03-03 太陽誘電株式会社 方向性結合器
JP2019087832A (ja) * 2017-11-06 2019-06-06 Tdk株式会社 双方向型方向性結合器

Also Published As

Publication number Publication date
US11374300B2 (en) 2022-06-28
CN113711492A (zh) 2021-11-26
EP3928430A1 (en) 2021-12-29
US20200328492A1 (en) 2020-10-15
EP3928430A4 (en) 2022-04-27
US20220328948A1 (en) 2022-10-13
WO2020213927A1 (en) 2020-10-22

Similar Documents

Publication Publication Date Title
KR102423296B1 (ko) Pcb를 포함하는 전자 장치
US11223375B2 (en) Electronic device and antenna control method of electronic device
KR102695042B1 (ko) 안테나 모듈 및 그것을 포함하는 전자 장치
KR20210054262A (ko) 안테나 구조체 및 이를 포함하는 전자 장치
US20220328948A1 (en) Directional coupler and electronic device having the same
KR20200058153A (ko) 안테나 모듈을 포함하는 전자 장치
KR102612360B1 (ko) 안테나를 통해 송신하고 수신된 신호에 기반하여 통신 회로의 성능을 확인하는 방법
KR20210015563A (ko) Fpcb를 포함하는 전자 장치
KR20200099417A (ko) 안테나 모듈 및 이를 포함하는 전자 장치
US20210185843A1 (en) Electronic device includng coils
KR20200141337A (ko) 안테나와 연결된 주파수 분기 회로 및 그것을 포함하는 전자 장치
US20220029272A1 (en) Electronic device for compensating for loss of inter frequency signal between antenna module and inter frequency integrated circuit
KR20210061859A (ko) 고립된 도전체를 포함하는 전자 장치
KR20200105140A (ko) 이중 대역을 지원하는 안테나 모듈 및 이를 포함하는 전자 장치
KR20190142128A (ko) 멀티밴드를 지원하는 안테나 및 그것을 포함하는 전자 장치
KR102464946B1 (ko) 안테나에 대한 반사계수를 결정하기 위한 장치 및 방법
US11362426B2 (en) Antenna module comprising cavity
KR20210020667A (ko) 비아 집단 패턴이 형성된 ｐｃｂ 임베디드 필터를 포함하는 장치 및 인쇄 회로 기판
US11464107B2 (en) Board including multiple conductive pads corresponding to one contact, and electronic device for identifying conductive pads
KR20220037191A (ko) 적층 구조의 다이플렉서를 갖는 전자 장치
US20230146499A1 (en) Printed circuit board and electronic device comprising coupler
KR20210056043A (ko) 인쇄 회로 기판 및 이를 포함하는 전자 장치
KR20210068827A (ko) 무선 통신 구조 및 그를 이용하는 전자 장치
US11690167B2 (en) Printed circuit board and electronic device including same
US20230035645A1 (en) Printed circuit board for transmitting signal in high-frequency band and electronic device comprising same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal