JP5814895B2

JP5814895B2 - 方向性結合回路装置

Info

Publication number: JP5814895B2
Application number: JP2012212402A
Authority: JP
Inventors: 寿博安田
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2012-09-26
Filing date: 2012-09-26
Publication date: 2015-11-17
Anticipated expiration: 2032-09-26
Also published as: JP2014068211A; TW201414074A; TWI532243B; WO2014050623A1

Description

本発明は、方向性結合回路装置に関するものであり、特に適応周波数帯域における高帯域での結合度を低帯域の結合度に近づけた方向性結合回路装置に関するものである。

従来の方向性結合回路装置の一例としては、図１２に示すものが知られており、この方向性結合回路装置８は誘電体８１上もしくは内部に主線路８２と副線路８３とからなる平行線路を設け、これらの平行線路の線路幅、線路間ギャップ、線路長を調整して所望の結合度を得ている。図において主線路８２の一端８２ａが入力端子、他端８２ｂが出力端子、副線路８３の一端８３ａが結合出力端子、他端８３ｂがアイソレーション端子となる。結合度は入力端子８２ａへの入力電力に対する結合出力端子８３ａからの出力電力の割合で表される。また、アイソレーションは入力端子８２ａへの入力電力に対するアイソレーション端子８３ｂからの出力電力の割合で表される。また、方向性(Directivity)はアイソレーション端子８３ｂからの出力電力と結合出力端子８３ａからの出力電力の割合で表される。

近年では携帯電話の普及に伴い広周波数帯域で使用可能な方向性結合回路装置の需要が高まり、上記方向性結合回路装置８の結合度の周波数特性は図１３に示すものとなる。すなわち、結合度は、５００ＭＨｚで−３５ｄＢ、１０００ＭＨｚで−２９ｄＢ、１５００ＭＨｚで−２６ｄＢ、２０００ＭＨｚで−２４ｄＢ、２５００ＭＨｚで−２２ｄＢ、３０００ＭＨｚで−２０ｄＢと変化する。

このような方向性結合回路装置としては、例えば特開平５−１５２８１４号公報（特許文献１）、特開平７−１３１２１１号公報（特許文献２）に開示されるものが知られている。

特開平５−１５２８１４号公報特開平７−１３１２１１号公報

しかしながら、前述した従来の方向性結合回路装置だと図１３に示したように周波数が高くなると平行線路間の電磁界結合が強まり結合度が増加する。この場合、周波数が７００〜２７００ＭＨｚの範囲で結合度の最大値と最小値の差が１０ｄＢ以上となり使いにくい特性の方向性結合回路装置となってしまう。

本発明の目的は上記の問題点に鑑み、適応周波数帯域における高周波数帯域での結合度を低周波数帯域の結合度に近づけた方向性結合回路装置を提供することにある。

本発明は上記の目的を達成するために、複数の絶縁体層を積層してなる装置本体と、入力ポート、出力ポート、結合ポート、アイソレーションポート及びグランドに対応するとともに前記装置本体の表面に設けられた端子電極とを備えた方向性結合回路装置であって、前記装置本体は、一端が入力ポートに接続されるとともに他端が出力ポートに接続された主線路と、前記主線路に沿って形成され且つ一端が前記入力ポート側の結合ポートに接続されるとともに他端が前記出力ポート側のアイソレーションポートに接続された結合用副線路とを備え、所定の適応周波数帯域で使用される方向性結合回路と、前記適応周波数帯域の高域部に所定の減衰量を有し、前記結合ポートと前記副線路の一端との間に直列接続して介在されている第１π型ローパスフィルタと、所定の周波数特性を有し、前記アイソレーションポートと前記副線路の他端との間に直列接続して介在されている第２π型ローパスフィルタと、前記結合ポートと前記アイソレーションポートとの間に接続された所定の静電容量を有する端子間コンデンサとを備え、前記端子間コンデンサは、前記結合ポートと接続した第１端子間コンデンサと前記アイソレーションポートに接続した第２端子間コンデンサの直列回路からなり、グランドに対応する端子電極と接続したグランド電極が第１絶縁体層に形成され、前記第１π型ローパスフィルタの結合ポート側のコンデンサを形成する結合ポート側の電極と前記第１端子間コンデンサを形成する結合ポート側の電極とが共通の第１導電体電極として第１絶縁体層に対向する第２絶縁体層に形成され、前記第２π型ローパスフィルタのアイソレーションポート側のコンデンサを形成するアイソレーションポート側の電極と前記第２端子間コンデンサを形成するアイソレーションポート側の電極とが共通の第２導電体電極として前記第２絶縁体層に形成され、第２絶縁体層に対して第１絶縁体層とは反対側の所定の第３絶縁体層には、前記第１端子間コンデンサを形成する他方の電極と前記第２端子間コンデンサを形成する他方の電極とが第３導電体電極として一体に形成されていることを特徴とするものを提案する。

本発明の方向性結合回路装置は、結合ポートと結合用副線路の一端との間にローパスフィルタが介在されているので、結合用副線路に誘起された誘導起電力は前記ローパスフィルタの減衰周波数特性に応じて減衰されて結合ポートに出力される。これにより、結合ポートに出力される高周波数帯域側の電力は低周波数帯域側の電力に近づくので、高周波数帯域側の結合度が低周波数帯域側の結合度に近づき、適応周波数帯域内における結合度の最大値と最小値の差が従来よりも低減される。

本発明の第１実施形態における方向性結合回路装置を示す外観斜視図本発明の第１実施形態における方向性結合回路装置を示す回路図本発明の第１実施形態における方向性結合回路装置を示す分解斜視図本発明の第１実施形態における方向性結合回路装置に用いたローパスフィルタの周波数特性を示す図本発明の第１実施形態における方向性結合回路装置の結合度の周波数特性を示す図本発明の第２実施形態における方向性結合回路装置を示す外観斜視図本発明の第２実施形態における方向性結合回路装置を示す回路図本発明の第２実施形態における方向性結合回路装置を示す分解斜視図本発明の第３実施形態における方向性結合回路装置を示す外観斜視図本発明の第３実施形態における方向性結合回路装置を示す回路図本発明の第３実施形態における方向性結合回路装置を示す分解斜視図従来例の方向性結合回路装置を示す外観斜視図従来例の方向性結合回路装置の結合度の周波数特性を示す図

以下、図面を参照して本発明の一実施形態を説明する。

図１は本発明の第１実施形態における方向性結合回路装置を示す外観斜視図、図２は本発明の第１実施形態における方向性結合回路装置を示す回路図、図３は本発明の第１実施形態における方向性結合回路装置を示す分解斜視図である。

図において、１は方向性結合回路装置で、内部層にマイクロストリップ線路或いは導体電極或いは接地電極が形成された直方体形状の積層素体10からなり、該積層素体10の両側面には底面側から上面側に延びるように外部端子11〜16が形成されている。外部端子11は結合ポートで、後述するローパスフィルタLF1の一端に接続されている。ローパスフィルタLF1の他端は結合用副線路P2の一端に接続されている。また、外部端子11と外部端子13との間にコンデンサC5が並列に接続されている。外部端子12,15は接地端子である。外部端子13はアイソレーションポートで、後述するローパスフィルタLF2の他端に接続されている。ローパスフィルタLF2の一端は結合用副線路P2の他端に接続されている。外部端子14は入力ポートで、主線路P1の一端に接続されると共にコンデンサC7を介して接地端子に接続されている。外部端子16は出力ポートで、主線路P1の他端に接続されると共にコンデンサC6を介して接地端子に接続されている。なお、主線路P1と結合用副線路P2によって方向性結合回路CPが構成されている。

図２に示すように、ローパスフィルタLF1はインダクタL1と２つのコンデンサC1,C2から構成されたπ型ローパスフィルタであり、インダクタL1の一端は結合ポート（外部端子）11に接続されると共にコンデンサC1を介して接地端子に接続されている。インダクタL1の他端は結合用副線路P2の一端に接続されると共にコンデンサC2を介して接地端子に接続されている。

ローパスフィルタLF2はインダクタL2と２つのコンデンサC3,C4から構成されたπ型ローパスフィルタであり、インダクタL2の一端は結合用副線路P2の他端に接続されると共にコンデンサC3を介して接地端子に接続されている。インダクタL2の他端はアイソレーションポート（外部端子）13に接続されると共にコンデンサC4を介して接地端子に接続されている。

なお、コンデンサC5を設けることによりアイソレーションが改善される。コンデンサC5によるアイソレーション改善に関しては、コンデンサC5を設けることによってＬＣ共振回路の共振周波数の変化に依存していると思われる。

また、コンデンサC6,C7は主線路P1の波長短縮用コンデンサである。

方向性結合回路装置１は、図３に示すように、所定の厚さを有する複数の誘電体層（絶縁体層）101〜119を積層して構成されており、所定層の誘電体層には表面にマイクロストリップ線路或いは導電体電極或いは接地電極が設けられている。

図３において最上層の誘電体層101はダミー層であり、第２層目の誘電体層102の表面には主線路P1を構成するマイクロストリップ線路201と結合用副線路P2を構成するマイクロストリップ線路202が設けられている。マイクロストリップ線路201の一端201aは入力ポートを構成する外部端子14に接続され他端201bは出力ポートを構成する外部端子16に接続されている。

マイクロストリップ線路202の一端202aはビア導体及び第３層目から第５層目のそれぞれの誘電体層103〜105に設けられたビア導体203,206,207を介して第６層目の誘電体層106に形成されているマイクロストリップ線路209の一端209aに接続されている。また、マイクロストリップ線路202の他端202bはビア導体及び第３層目の誘電体層103に形成されたビア導体204を介して、第４層目の誘電体層104に形成されているマイクロストリップ線路205の一端205aに接続されている。

第３層目の誘電体層103には上記２つのビア導体203,204が形成されている。

第４層目の誘電体層104には上記ビア導体206とマイクロストリップ線路205が形成され、マイクロストリップ線路205の他端205bはビア導体及び第５層目の誘電体層105に形成されたビア導体208を介して第６層目の誘電体層106に形成されたマイクロストリップ線路210の一端210aに接続されている。

第５層目の誘電体層105には上記２つのビア導体207,208が形成されている。

第６層目の誘電体層106には上記２つのマイクロストリップ線路209,210と２つのコンデンサ電極211,212が形成されている。コンデンサ電極211は外部端子14に接続され、コンデンサ電極212は外部端子16に接続されている。ここで、コンデンサ電極211は後述する接地電極215と共にコンデンサC7を構成し、コンデンサ電極212は接地電極215と共にコンデンサC6を構成する。

また、マイクロストリップ線路209の他端209bはビア導体及び第７層目から第９層目のそれぞれの誘電体層107〜109に形成されたビア導体213,216,218を介して第１０層目の誘電体層110に形成されたコンデンサ電極220に接続されている。マイクロストリップ線路210の他端210bは第７層目から第９層目のそれぞれの誘電体層107〜109に形成されたビア導体214,217,219を介して第１０層目の誘電体層110に形成されたコンデンサ電極221に接続されている。ここで、コンデンサ電極220は接地電極215と共にコンデンサC2を構成し、コンデンサ電極221は接地電極215と共にコンデンサC3を構成する。

第７層目の誘電体層107には上記２つのビア導体213,214が形成されている。

第８層目の誘電体層108には誘電体層の表面のほぼ全面に接地電極215が形成され、接地電極215は外部端子12,15に接続されている。また、接地電極215には２つの開口部215a,215bが形成され、一方の開口部215aの中心には接地電極215から絶縁されたビア導体216が形成され、他方の開口部215bの中心には接地電極215から絶縁されたビア導体217が形成されている。

第９層目の誘電体層109には上記２つのビア導体218,219が形成されている。

第１０層目の誘電体層110には上記２つのコンデンサ電極220,221が形成されている。一方のコンデンサ電極220はビア導体220a及び第１１層目の誘電体層111に形成されたビア導体222を介して第１２層目の誘電体層112に形成されたマイクロストリップ線路224の一端224aに接続されている。また、他方のコンデンサ電極221はビア導体221a及び第１１層目の誘電体層111に形成されたビア導体223を介して第１２層目の誘電体層112に形成されたマイクロストリップ線路225の一端225aに接続されている。

第１１層目の誘電体層111には上記２つのビア導体222,223が形成されている。

第１２層目の誘電体層112には２つのマイクロストリップ線路224,225が形成されている。一方のマイクロストリップ線路224の他端224bはビア導体及び第１３層目の誘電体層113に形成されたビア導体226を介して第１４層目の誘電体層114に形成されたマイクロストリップ線路228の一端228aに接続されている。また、他方のマイクロストリップ線路225の他端225bはビア導体及び第１３層目の誘電体層113に形成されたビア導体227を介して第１４層目の誘電体層114に形成されたマイクロストリップ線路229の一端229aに接続されている。

第１３層目の誘電体層113には上記２つのビア導体226,227が形成されている。

第１４層目の誘電体層114には上記２つのマイクロストリップ線路228,229が形成されている。一方のマイクロストリップ線路228の他端228bはビア導体及び第１５層目の誘電体層115に形成されたビア導体230を介して第１６層目の誘電体層116に形成されたマイクロストリップ線路232の一端232aに接続されている。また、他方のマイクロストリップ線路229の他端229bはビア導体及び第１５層目の誘電体層115に形成されたビア導体231を介して第１６層目の誘電体層116に形成されたマイクロストリップ線路233の一端233aに接続されている。

第１５層目の誘電体層115には上記２つのビア導体230,231が形成されている。

第１６層目の誘電体層116には上記２つのマイクロストリップ線路232,233が形成されている。一方のマイクロストリップ線路232の他端232bは外部端子11に接続され、他方のマイクロストリップ線路233の他端233bは外部端子13に接続されている。ここで、３つのマイクロストリップ線路224,228,232はインダクタL1を構成し、３つのマイクロストリップ線路225,229,233はインダクタL2を構成する。

第１７層目の誘電体層117にはコンデンサ電極234が形成されている。

第１８層目の誘電体層118にはコンデンサ電極234の一端部234aに対向するように配置されたコンデンサ電極235と、コンデンサ電極234の他端部234bに対向するように配置されたコンデンサ電極236が形成されている。一方のコンデンサ電極235は後述する接地電極237と共にコンデンサC1を構成する。他方のコンデンサ電極236は接地電極237と共にコンデンサC4を構成する。また、コンデンサ電極234とコンデンサ電極235とコンデンサ電極236によってコンデンサC5が構成される。

第１９層目の誘電体層119には誘電体層の表面のほぼ全面に接地電極237が形成され、接地電極237は外部端子12,15に接続されている。

また、ローパスフィルタLF1,LF2の減衰周波数特性は図４に示すように設定され、遮断周波数は２５００ＭＨｚに設定されている。本実施形態における方向性結合回路装置１の適応周波数帯域は５００ＭＨｚから２７００ＭＨｚの帯域である。なお、ローパスフィルタLF1,LF2の減衰周波数特性としては、方向性結合回路装置１の適応周波数帯域の高域部に減衰周波数特性の傾斜部を有するものであり、適応周波数帯域の全域において結合度の最大値と最小値の差が所定値以下となるものであれば良い。本実施形態では方向性結合回路装置１の結合度の最大値と最小値の差が１０ｄＢ以下となるような減衰周波数特性を有するローパスフィルタLF1,LF2を用いている。ここで、方向性結合回路装置１の結合度とは、入力ポート（外部端子）14への入力電力に対する結合ポート（外部端子）11からの出力電力の割合である。

上記構成の方向性結合回路装置１は、上記のように結合用副線路P2と結合ポート（外部端子）11との間にローパスフィルタLF1を介在して設けたので、結合用副線路P2に誘起された誘導起電力はローパスフィルタLF1の周波数特性に応じて減衰されて結合ポート（外部端子）11に出力される。これにより、本実施形態の方向性結合回路装置１の結合度は、図５に示す周波数特性を有する。すなわち、方向性結合回路装置１では、結合ポート11に出力される高周波数帯域側の電力の値は低周波数帯域側の電力の値に近づくので、高周波数帯域側の結合度が低周波数帯域側の結合度に近づき、適応周波数帯域内における結合度の最大値と最小値の差が従来よりも低減される。

ここで、本願実施形態では上記のようにローパスフィルタLF1を設けることにより適応周波数帯域内における結合度の最大値と最小値の差が従来よりも低減されるが、結合度が従来例よりも低下する。これを改善するためには、主線路P1と結合用副線路P2との結合度を増すために主線路P1と結合用副線路P2と間の距離を縮める或いは主線路P1と結合用副線路P2とが結合する部分の距離を長くする等の方法が考えられる。主線路P1と結合用副線路P2とが結合する部分の距離を長くする場合、主線路P1の長さが長くなるため、挿入損失が増加するので、主線路P1と結合用副線路P2と間の距離を縮める方法をとることが好ましい。

また、結合用副線路P2の他端とアイソレーションポート（外部端子）13との間にローパスフィルタLF2を設けたので、アイソレーションを改善することができる。すなわち、アイソレーションは入力ポート（外部端子）14への入力電力に対するアイソレーションポート（外部端子）13からの出力電力の割合で表されるので、上記ローパスフィルタLF2を設けることによりローパスフィルタLF2の周波数特性に応じてアイソレーションポート13からの出力電力が低減されるため、アイソレーションが改善される。

さらに、方向性(Directivity)はアイソレーションポート13からの出力電力と結合ポート11からの出力電力の割合で表されるので、ローパスフィルタLF2を設けない場合に比べてローパスフィルタLF2を設けた場合の方が方向性を改善することができる。

なお、ローパスフィルタLF2に代えてアッテネータを設けてもアイソレーション及び方向性を改善することができる。

また、結合用副線路P1のインピーダンスを高くすることでインダクタンス成分が増加するので、ローパスフィルタLF1,LF2の遮断周波数を低域側にシフトすることが可能である。

また、上記実施形態では方向性結合回路装置１を直方体形状の積層素体によって形成し、主線路P1及び結合用副線路P2を構成するマイクロストリップ線路201,202,205が形成された誘電体層102〜107からなる方向性結合部とローパスフィルタLF1,LF2を構成するマイクロストリップ線路及びコンデンサ電極が形成された誘電体層109〜119からなるフィルタ部との間に接地電極215を有する誘電体層108を設けているので、方向性結合部とフィルタ部との間のアイソレーションが向上しこれらの間の不要な電磁界結合の発生を防ぐことができる。

上記実施形態においては方向性結合回路装置１をなす積層素体は1.6mm×0.80mm×0.65mmの寸法に形成されている。このように積層素体によって方向性結合回路装置１を形成することにより小型に形成することができる。

また、本実施形態では方向性結合回路装置１を積層素体によって形成したが、これに限定されることはなく、上記回路構成であれば上記と同様の効果を得ることができることは言うまでもない。

次に、本発明の第２実施形態を説明する。

図６は本発明の第２実施形態における方向性結合回路装置を示す外観斜視図、図７は本発明の第２実施形態における方向性結合回路装置を示す回路図、図８は本発明の第２実施形態における方向性結合回路装置を示す分解斜視図である。

図において、２は方向性結合回路装置で、内部層にマイクロストリップ線路或いは導体電極或いは接地電極が形成された直方体形状の積層素体20からなり、該積層素体20の両側面には底面側から上面側に延びるように外部端子21〜26が形成されている。外部端子21は結合ポートで、後述するローパスフィルタLF1の一端に接続されている。ローパスフィルタLF1の他端は結合用副線路P2の一端に接続されている。外部端子22,25は接地端子である。外部端子23はアイソレーションポートで、結合用副線路P2の他端に接続されている。外部端子24は入力ポートで、主線路P1の一端に接続されると共にコンデンサC7を介して接地端子に接続されている。外部端子26は出力ポートで、主線路P1の他端に接続されると共にコンデンサC6を介して接地端子に接続されている。なお、主線路P1と結合用副線路P2によって方向性結合回路CPが構成されている。

図７に示すように、ローパスフィルタLF1はインダクタL1と２つのコンデンサC1,C2から構成されたπ型ローパスフィルタであり、インダクタL1の一端は結合ポート（外部端子）21に接続されると共にコンデンサC1を介して接地端子に接続されている。インダクタL1の他端は結合用副線路P2の一端に接続されると共にコンデンサC2を介して接地端子に接続されている。

方向性結合回路装置２は、図８に示すように、所定の厚さを有する複数の誘電体層（絶縁体層）301〜311を積層して構成されており、所定層の誘電体層には表面にマイクロストリップ線路或いは導電体電極或いは接地電極が設けられている。

図８において最上層の誘電体層301はダミー層であり、第２層目の誘電体層302の表面には主線路P1を構成するマイクロストリップ線路401と結合用副線路P2を構成するマイクロストリップ線路402が設けられている。マイクロストリップ線路401の一端401aは入力ポートを構成する外部端子24に接続され他端401bは出力ポートを構成する外部端子26に接続されている。

マイクロストリップ線路402の一端402aはビア導体及び第３層目の誘電体層303に設けられたビア導体404を介して第４層目の誘電体層304に形成されているマイクロストリップ線路405の一端405aに接続されている。また、マイクロストリップ線路402の他端402bはビア導体を介して第３層目の誘電体層303に形成されているマイクロストリップ線路403の一端403aに接続されている。

第３層目の誘電体層303には上記ビア導体404とマイクロストリップ線路403が形成され、マイクロストリップ線路403の他端403bはアイソレーションポートをなす外部端子23に接続されている。

第４層目の誘電体層304には上記マイクロストリップ線路405と２つのコンデンサ電極406,407が形成されている。コンデンサ電極406は外部端子24に接続され、コンデンサ電極407は外部端子26に接続されている。ここで、コンデンサ電極406は後述する接地電極408と共にコンデンサC7を構成し、コンデンサ電極407は接地電極408と共にコンデンサC6を構成する。

また、マイクロストリップ線路405の他端405bはビア導体及び第５層目の誘電体層305に形成されたビア導体409を介して第６層目の誘電体層306に形成されたコンデンサ電極410に接続されている。ここで、コンデンサ電極410は接地電極408と共にコンデンサC2を構成する。

第５層目の誘電体層305には誘電体層の表面のほぼ全面に接地電極408が形成され、接地電極408は外部端子22,25に接続されている。また、接地電極408には開口部408aが形成され、開口部408aの中心には接地電極408から絶縁されたビア導体409が形成されている。

第６層目の誘電体層306には上記コンデンサ電極410が形成されており、コンデンサ電極410はビア導体410aを介して第７層目の誘電体層307に形成されたマイクロストリップ線路411の一端411aに接続されている。

第７層目の誘電体層307にはマイクロストリップ線路411が形成されており、マイクロストリップ線路411の他端411bはビア導体を介して第８層目の誘電体層308に形成されたマイクロストリップ線路412の一端412aに接続されている。

第８層目の誘電体層308には上記マイクロストリップ線路412が形成されており、マイクロストリップ線路412の他端412bはビア導体を介して第９層目の誘電体層309に形成されたマイクロストリップ線路413の一端413aに接続されている。

第９層目の誘電体層309には上記マイクロストリップ線路413が形成されており、マイクロストリップ線路413の他端413bは外部端子21に接続されている。ここで、３つのマイクロストリップ線路411,412,413はインダクタL1を構成する。

第１０層目の誘電体層310にはコンデンサ電極414,415が形成されている。一方のコンデンサ電極414は後述する接地電極416と共にコンデンサC1を構成する。他方のコンデンサ電極415は接地電極416と共にマッチング調整用のコンデンサを構成する。このマッチング調整のコンデンサは設けなくても、所定の機能は達成される。尚、回路によってはより良いアイソレーション特性を得るために、マッチング調整用のコンデンサを設けた方がよい場合がある。

第１１層目の誘電体層311には誘電体層の表面のほぼ全面に接地電極416が形成され、接地電極416は外部端子22,25に接続されている。

また、ローパスフィルタLF1の減衰周波数特性は第１実施形態と同様であり、遮断周波数は２５００ＭＨｚに設定されている。本実施形態における方向性結合回路装置２の適応周波数帯域は５００ＭＨｚから２７００ＭＨｚの帯域である。なお、ローパスフィルタLF1の減衰周波数特性としては、方向性結合回路装置２の適応周波数帯域の高域部に減衰周波数特性の傾斜部を有するものであり、適応周波数帯域の全域において結合度の最大値と最小値の差が所定値以下となるものであれば良い。本実施形態では方向性結合回路装置２の結合度の最大値と最小値の差が１０ｄＢ以下となるような減衰周波数特性を有するローパスフィルタLF1を用いている。ここで、方向性結合回路装置２の結合度とは、入力ポート（外部端子）24への入力電力に対する結合ポート（外部端子）21からの出力電力の割合である。

上記構成の方向性結合回路装置２は、上記のように結合用副線路P2と結合ポート（外部端子）21との間にローパスフィルタLF1を介在して設けたので、結合用副線路P2に誘起された誘導起電力はローパスフィルタLF1の周波数特性に応じて減衰されて結合ポート（外部端子）21に出力される。これにより、本実施形態の方向性結合回路装置２では、結合ポート21に出力される高周波数帯域側の電力の値は低周波数帯域側の電力の値に近づくので、高周波数帯域側の結合度が低周波数帯域側の結合度に近づき、適応周波数帯域内における結合度の最大値と最小値の差が従来よりも低減される。

なお、結合用副線路P1のインピーダンスを高くすることでインダクタンス成分が増加するので、ローパスフィルタLF1,LF2の遮断周波数を低域側にシフトすることが可能である。

また、上記実施形態では方向性結合回路装置２を直方体形状の積層素体によって形成し、主線路P1及び結合用副線路P2を構成するマイクロストリップ線路401,402,405が形成された誘電体層302〜304からなる方向性結合部とローパスフィルタLF1を構成するマイクロストリップ線路及びコンデンサ電極が形成された誘電体層306〜311からなるフィルタ部との間に接地電極408を有する誘電体層305を設けているので、方向性結合部とフィルタ部との間のアイソレーションが向上しこれらの間の不要な電磁界結合の発生を防ぐことができる。

また、本実施形態では、インダクタンスL1は５ｎＨ、コンデンサC1は１．５ｐＦ、コンデンサC2は１．５ｐＦに設定されている。

上記実施形態においては方向性結合回路装置２を上記のように積層素体によって形成したので、方向性結合回路装置２を小型に形成することができる。

また、本実施形態では方向性結合回路装置２を積層素体によって形成したが、これに限定されることはなく、上記回路構成であれば上記と同様の効果を得ることができることは言うまでもない。

次に、本発明の第３実施形態を説明する。

図９は本発明の第３実施形態における方向性結合回路装置を示す外観斜視図、図１０は本発明の第３実施形態における方向性結合回路装置を示す回路図、図１１は本発明の第３実施形態における方向性結合回路装置を示す分解斜視図である。

図において、３は方向性結合回路装置で、内部層にマイクロストリップ線路或いは導体電極或いは接地電極が形成された直方体形状の積層素体30からなり、該積層素体30の両側面には底面側から上面側に延びるように外部端子31〜36が形成されている。外部端子31は結合ポートで、後述するローパスフィルタLF3の一端に接続されている。ローパスフィルタLF3の他端は結合用副線路P2の一端に接続されている。外部端子32,35は接地端子である。外部端子33はアイソレーションポートで、結合用副線路P2の他端に接続されている。外部端子34は入力ポートで、主線路P1の一端に接続されると共にコンデンサC7を介して接地端子に接続されている。外部端子26は出力ポートで、主線路P1の他端に接続されると共にコンデンサC6を介して接地端子に接続されている。なお、主線路P1と結合用副線路P2によって方向性結合回路CPが構成されている。

図１０に示すように、ローパスフィルタLF3は２つのインダクタL3,L4と１つのコンデンサC8から構成されたＴ型ローパスフィルタであり、インダクタL3の一端は結合ポート（外部端子）31に接続され、インダクタL3の他端はインダクタL4の一端に接続されると共にコンデンサC8を介して接地端子に接続されている。インダクタL4の他端は結合用副線路P2の一端に接続されている。

方向性結合回路装置３は、図１１に示すように、所定の厚さを有する複数の誘電体層（絶縁体層）501〜511を積層して構成されており、所定層の誘電体層には表面にマイクロストリップ線路或いは導電体電極或いは接地電極が設けられている。

図１１において最上層の誘電体層501はダミー層であり、第２層目の誘電体層502の表面には主線路P1を構成するマイクロストリップ線路601と結合用副線路P2を構成するマイクロストリップ線路602が設けられている。マイクロストリップ線路601の一端601aは入力ポートを構成する外部端子34に接続され他端601bは出力ポートを構成する外部端子36に接続されている。

マイクロストリップ線路602の一端602aはビア導体及び第３層目の誘電体層503に設けられたビア導体604を介して第４層目の誘電体層504に形成されているマイクロストリップ線路605の一端605aに接続されている。また、マイクロストリップ線路602の他端602bはビア導体を介して第３層目の誘電体層503に形成されているマイクロストリップ線路603の一端603aに接続されている。

第３層目の誘電体層503には上記ビア導体604とマイクロストリップ線路603が形成され、マイクロストリップ線路603の他端603bはアイソレーションポートをなす外部端子33に接続されている。

第４層目の誘電体層504には上記マイクロストリップ線路605と２つのコンデンサ電極606,607が形成されている。コンデンサ電極606は外部端子34に接続され、コンデンサ電極607は外部端子36に接続されている。ここで、コンデンサ電極606は後述する接地電極608と共にコンデンサC7を構成し、コンデンサ電極607は接地電極608と共にコンデンサC6を構成する。

また、マイクロストリップ線路605の他端605bはビア導体及び第５層目の誘電体層505に形成されたビア導体609及び第６層目の誘電体層506に形成されたビア導体610を介して第７層目の誘電体層507に形成されたマイクロストリップ線路612の一端612aに接続されている。

第５層目の誘電体層505には誘電体層の表面のほぼ全面に接地電極608が形成され、接地電極608は外部端子32,35に接続されている。また、接地電極608には開口部608aが形成され、開口部608aの中心には接地電極608から絶縁されたビア導体609が形成されている。

第６層目の誘電体層506には上記ビア導体610とコンデンサ電極611が形成されており、コンデンサ電極611はビア導体611aを介して第７層目の誘電体層507に形成されたマイクロストリップ線路613の一端613aに接続されていると共にさらにビア導体及び第８層目の誘電体層508に形成されたビア導体615を介して第９層目の誘電体層509に形成されたマイクロストリップ線路617の他端617bに接続されている。

第７層目の誘電体層507には上記２つのマイクロストリップ線路612,613が形成されており、一方のマイクロストリップ線路612の他端612bはビア導体を介して第８層目の誘電体層508に形成されたマイクロストリップ線路614の一端614aに接続されている。また、他方のマイクロストリップ線路613の他端613bはビア導体を介して第８層目の誘電体層508に形成されたマイクロストリップ線路615の一端615aに接続されている。

第８層目の誘電体層508には上記ビア導体615及び上記２つのマイクロストリップ線路614,616が形成されており、一方のマイクロストリップ線路614の他端614bはビア導体を介して第９層目の誘電体層509に形成されたマイクロストリップ線路617の一端617aに接続されている。他方のマイクロストリップ線路616の他端616bはビア導体を介して第９層目の誘電体層509に形成されたマイクロストリップ線路618の一端618aに接続されている。

第９層目の誘電体層509には上記２つのマイクロストリップ線路617,618が形成されており、マイクロストリップ線路618の他端618bは外部端子31に接続されている。ここで、２つのマイクロストリップ線路612,614はインダクタL4を構成し、３つのマイクロストリップ線路613,616,618はインダクタL3を構成する。

第１０層目の誘電体層510にはコンデンサ電極619,620が形成されている。一方のコンデンサ電極619は後述する接地電極621と共にマッチング調整用のコンデンサを構成する。他方のコンデンサ電極620は接地電極621と共にマッチング調整用のコンデンサを構成する。これらのマッチング調整のコンデンサは設けなくても、所定の機能は達成される。尚、回路によってはより良いアイソレーション特性を得るために、マッチング調整用のコンデンサを設けた方がよい場合がある。

第１１層目の誘電体層511には誘電体層の表面のほぼ全面に接地電極621が形成され、接地電極621は外部端子32,35に接続されている。

また、ローパスフィルタLF3の減衰周波数特性は第１実施形態と同様の特性であり、遮断周波数は２５００ＭＨｚに設定されている。本実施形態における方向性結合回路装置３の適応周波数帯域は５００ＭＨｚから２７００ＭＨｚの帯域である。なお、ローパスフィルタLF3の減衰周波数特性としては、方向性結合回路装置３の適応周波数帯域の高域部に減衰周波数特性の傾斜部を有するものであり、適応周波数帯域の全域において結合度の最大値と最小値の差が所定値以下となるものであれば良い。本実施形態では方向性結合回路装置３の結合度の最大値と最小値の差が１０ｄＢ以下となるような減衰周波数特性を有するローパスフィルタLF3を用いている。ここで、方向性結合回路装置３の結合度とは、入力ポート（外部端子）34への入力電力に対する結合ポート（外部端子）31からの出力電力の割合である。

上記構成の方向性結合回路装置３は、上記のように結合用副線路P2と結合ポート（外部端子）31との間にローパスフィルタLF3を介在して設けたので、結合用副線路P2に誘起された誘導起電力はローパスフィルタLF3の周波数特性に応じて減衰されて結合ポート（外部端子）31に出力される。これにより、本実施形態の方向性結合回路装置３では、結合ポート31に出力される高周波数帯域側の電力の値は低周波数帯域側の電力の値に近づくので、高周波数帯域側の結合度が低周波数帯域側の結合度に近づき、適応周波数帯域内における結合度の最大値と最小値の差が従来よりも低減される。

なお、結合用副線路P1のインピーダンスを高くすることでインダクタンス成分が増加するので、ローパスフィルタLF3の遮断周波数を低域側にシフトすることが可能である。

また、上記実施形態では方向性結合回路装置３を直方体形状の積層素体によって形成し、主線路P1及び結合用副線路P2を構成するマイクロストリップ線路601,602,603,605が形成された誘電体層502〜504からなる方向性結合部とローパスフィルタLF3を構成するマイクロストリップ線路及びコンデンサ電極が形成された誘電体層506〜511からなるフィルタ部との間に接地電極608を有する誘電体層505を設けているので、方向性結合部とフィルタ部との間のアイソレーションが向上しこれらの間の不要な電磁界結合の発生を防ぐことができる。

また、本実施形態では、インダクタンスL3は２．４ｎＨ、インダクタL4は２．４ｎＨ、コンデンサC8は１．２ｐＦに設定されている。

上記実施形態においては方向性結合回路装置３を上記のように積層素体によって形成したので、方向性結合回路装置３を小型に形成することができる。

また、本実施形態では方向性結合回路装置３を積層素体によって形成したが、これに限定されることはなく、上記回路構成であれば上記と同様の効果を得ることができることは言うまでもない。

本発明は方向性結合回路装置に関するものであり、特に適応周波数帯域における高帯域での結合度を低帯域の結合度に近づけることにより広い適応周波数帯域の全域において最大値と最小値の差が所定値以下となる結合度を有する方向性結合回路装置提供できるようにした。

１…方向性結合回路装置、10…積層素体、11…結合ポート（外部端子）、12…接地端子、13…アイソレーションポート（外部端子）、14…入力ポート（外部端子）、15…接地端子、16…出力ポート（外部端子）、２…方向性結合回路装置、20…積層素体、21…結合ポート（外部端子）、22…接地端子、23…アイソレーションポート（外部端子）、24…入力ポート（外部端子）、25…接地端子、26…出力ポート（外部端子）、３…方向性結合回路装置、30…積層素体、31…結合ポート（外部端子）、32…接地端子、33…アイソレーションポート（外部端子）、34…入力ポート（外部端子）、35…接地端子、36…出力ポート（外部端子）、101〜119…誘電体層（絶縁体層）、201,202,205,210,224,225,228,229,232,233,…マイクロストリップ線路、203,204,206,207,208,213,214216,217,220a,221a,222,223,226,227,230,231…ビア導体、211,212,220,221,234,235,236…コンデンサ電極、215,237…接地電極、301〜311…誘電体層（絶縁体層）、401,402,403,405,411,412,413…マイクロストリップ線路、404,409,410a…ビア導体、406,407,410,414,415…コンデンサ電極、408,416…接地電極、501〜511…誘電体層（絶縁体層）、601,602,605,612,613,614,616,617,618…マイクロストリップ線路、604,609,610a,615…ビア導体、606,607,611,19,620…コンデンサ電極、608,621…接地電極、CP…方向性結合回路、LF1,LF2,LF3…ローパスフィルタ。

Claims

複数の絶縁体層を積層してなる装置本体と、入力ポート、出力ポート、結合ポート、アイソレーションポート及びグランドに対応するとともに前記装置本体の表面に設けられた端子電極とを備えた方向性結合回路装置であって、
前記装置本体は、
一端が入力ポートに接続されるとともに他端が出力ポートに接続された主線路と、前記主線路に沿って形成され且つ一端が前記入力ポート側の結合ポートに接続されるとともに他端が前記出力ポート側のアイソレーションポートに接続された結合用副線路とを備え、所定の適応周波数帯域で使用される方向性結合回路と、
前記適応周波数帯域の高域部に所定の減衰量を有し、前記結合ポートと前記副線路の一端との間に直列接続して介在されている第１π型ローパスフィルタと、
所定の周波数特性を有し、前記アイソレーションポートと前記副線路の他端との間に直列接続して介在されている第２π型ローパスフィルタと、
前記結合ポートと前記アイソレーションポートとの間に接続された所定の静電容量を有する端子間コンデンサとを備え、
前記端子間コンデンサは、前記結合ポートと接続した第１端子間コンデンサと前記アイソレーションポートに接続した第２端子間コンデンサの直列回路からなり、
グランドに対応する端子電極と接続したグランド電極が第１絶縁体層に形成され、
前記第１π型ローパスフィルタの結合ポート側のコンデンサを形成する結合ポート側の電極と前記第１端子間コンデンサを形成する結合ポート側の電極とが共通の第１導電体電極として第１絶縁体層に対向する第２絶縁体層に形成され、
前記第２π型ローパスフィルタのアイソレーションポート側のコンデンサを形成するアイソレーションポート側の電極と前記第２端子間コンデンサを形成するアイソレーションポート側の電極とが共通の第２導電体電極として前記第２絶縁体層に形成され、
第２絶縁体層に対して第１絶縁体層とは反対側の所定の第３絶縁体層には、前記第１端子間コンデンサを形成する他方の電極と前記第２端子間コンデンサを形成する他方の電極とが第３導電体電極として一体に形成されている
ことを特徴とする方向性結合回路装置。