JP5152329B2

JP5152329B2 - 積層帯域通過フィルタ

Info

Publication number: JP5152329B2
Application number: JP2010512985A
Authority: JP
Inventors: 哲夫谷口
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2008-05-23
Filing date: 2009-05-08
Publication date: 2013-02-27
Anticipated expiration: 2029-05-08
Also published as: US8482365B2; EP2278656A1; JPWO2009142113A1; TW200950203A; WO2009142113A1; EP2278656A4; US20100283557A1; CN101946364B; CN101946364A; TWI398984B

Description

この発明は、複数の誘電体層と電極層とを積層してなる積層帯域通過フィルタに関するものである。

従来、小型・低廉化に適した高周波の帯域通過フィルタは、誘電体層と電極層とを積層した積層体内に複数のＬＣ共振器を設けることによって構成されている。
このような積層帯域通過フィルタとして特許文献１が開示されている。

特許文献１の積層帯域通過フィルタの構成を、図１を参照して説明する。
図１は特許文献１の積層型バンドパスフィルタの回路図である。この積層型バンドパスフィルタ１は、不平衡入力端２と、平衡出力端３Ａ，３Ｂと、不平衡入力端２と平衡出力端３Ａ，３Ｂとの間に設けられたバンドパスフィルタ部４とを備えている。バンドパスフィルタ部４は、いずれも両端開放の１／２波長共振器４１よりなり、並べて配置された３つの共振器４０を有している。３つの共振器４０のうち、最も不平衡入力端２に近い位置に配置された共振器４０は入力共振器４０Ｉである。入力共振器４０Ｉには、不平衡入力端２が直接接続されている。また、最も平衡出力端３Ａ，３Ｂに近い位置に配置された共振器４０は平衡出力用１／２波長共振器４１Ａである。平衡出力用１／２波長共振器４１Ａには、平衡出力端３Ａ，３Ｂが直接接続されている。入力共振器４０Ｉと中間の共振器４０Ｍは電磁結合され、中間の共振器４０Ｍと平衡出力用１／２波長共振器４１Ａも電磁結合されている。また、３つの共振器４０の各開放端とグランドとの間にはキャパシタＣが設けられている。

特開２００５−４５４４７号公報

特許文献１の積層帯域通過フィルタでは、両端開放のλ／２共振器を同一基板面上に配置することにより共振器を結合させてフィルタ特性を得ている。

しかし、この特許文献１の積層帯域通過フィルタにおいては、各共振器間の結合量の調整は、その基板面内における共振器間隔を定めることによってしか制御できず、強い結合を得たい場合などには共板器間隔を狭くする必要があり、電極形成ばらつき等により結合量がばらつき、所望のフィルタ特性が得られない、という問題が生じる。

また、共振器の形状は通過帯域の周波数により決まるため、フィルタの小型化にも限界があった。

さらに、平衡型端子側は平衡型で信号を入出力するＩＣなどに接続することが多いが、その場合に、不平衡型端子と平衡型端子との間でインピーダンスを変換する必要がある。しかし、特許文献１に示されている構造では、両端子間で適正なインピーダンス変換を行うための設定・調整が容易ではない。

そこで、この発明の目的は、上述の問題を解消して、電極形成ばらつき等によるフィルタ特性のばらつきを抑え、小型化が容易であり、入出力間で所定のインピーダンス変換を行えるようにした積層帯域通過フィルタを提供することにある。

前記問題を解決するために、この発明の積層帯域通過フィルタは、次のように構成する。
（１）複数の誘電体層と、インダクタ電極、共通電極、この共通電極に対向するキャパシタ電極の少なくともいずれかの電極を含む複数の電極層とで形成された積層体を素体とした積層帯域通過フィルタにおいて、
前記インダクタ電極、前記キャパシタ電極および前記共通電極により、隣接するＬＣ並列共振器同士で結合する複数のＬＣ並列共振器が構成され、
前記複数のＬＣ並列共振器のうち、前記積層体の一方の端部に配置された第１のＬＣ並列共振器が結合されて前記積層帯域通過フィルタの入力部となる入出力端子引出電極と、前記積層体の他方の端部に配置された第２のＬＣ並列共振器が結合されて前記積層帯域通過フィルタの出力部となる入出力端子引出電極とを備え、
前記複数のＬＣ並列共振器のインダクタ電極は、前記積層体の表面および／または内部であって積層方向に垂直な方向に並んで形成された線路電極と、前記線路電極の少なくとも一方端部に導通され前記積層体の積層方向に延びるビア電極とで構成され、
前記ビア電極と前記キャパシタ電極との接続点を始点とし、前記線路電極を含んで構成されるループのループ面が積層体の積層方向に垂直な方向に配列するようにインダクタ電極がそれぞれ形成され、互いに結合する前記ＬＣ並列共振器のインダクタ電極によるループの面を前記インダクタ電極の配列方向に見たとき、前記ループの面同士が少なくとも一部で重なり、
前記線路電極の線路長さが第１のＬＣ並列共振器側から第２のＬＣ並列共振器側に向かって漸次変化していて、前記入力部と前記出力部のインピーダンスが変換されることを特徴とする。

（２）また、必要に応じて前記線路電極の線路幅を第１のＬＣ並列共振器側から第２のＬＣ並列共振器側に向かって漸次変化するように構成する。
これにより、入出力間のインピーダンス変換がより広い範囲に亘って実現できる。

（３）また、前記線路電極のうち少なくとも１つの線路電極の長手方向の一部を、隣接する他の線路電極に近接させる。
このことにより、隣接する共振器間の結合の自由度が高まる。

（４）必要に応じて、前記線路電極のうち少なくとも１つの線路電極を他の線路電極とは異なる誘電体層上に形成する。
これにより誘電体層上のパターンを変更せずにループ面の面積を容易に変更することができる。

（５）また、前記キャパシタ電極が対向する第１・第２の共通電極を備え、前記第１の共通電極は接地電極に導通し、前記第２の共通電極は前記接地電極に導通せず、前記第１のＬＣ並列共振器が結合される入出力端子引出電極は不平衡入出力端子引出電極であり、前記第２のＬＣ並列共振器が結合される入出力端子引出電極は平衡入出力端子引出電極とする。
この構成により、平衡・不平衡変換機能も備えることができる。

（６）前記平衡入出力端子引出電極は第２のＬＣ並列共振器の線路電極の長手方向の中央から略等しい距離にそれぞれ配置する。
この構成により平衡特性が良好となる。

（７）また、前記不平衡入出力端子引出電極と前記平衡入出力端子引出電極とを異なる誘電体層上に形成する。
これにより入力インピーダンス・出力インダクタンスを高い自由度のもとで設定できる。

（８）前記第１・第２の共通電極を、互いに異なる誘電体層に形成する。
これにより誘電体層上のパターンを変更せずにループ面の面積を容易に変更することができる。

（９）前記第２のＬＣ並列共振器の線路電極の長手方向の中央部と前記第２の共通電極とを導通させるビア電極を備えたものとする。

（１０）また、前記電源供給端子は前記第２の共通電極に形成する。
この構成により、ＤＣフィードのための電源供給端子を特別な誘電体層を用いることなく容易に設けることができる。

（１１）前記積層体の側面には、前記不平衡入出力端子引出電極および前記平衡入出力端子引出電極に接続される入出力端子と、前記接地電極に接続される接地端子とを配置する。
これにより表面実装可能な平衡・不平衡変換機能付き帯域通過フィルタが構成できる。

（１２）前記誘電体層は低温焼結セラミックとする。
これにより、単位面積当たりのキャパシタンスを大きくでき、全体に小型化が図れる。

（１３）前記誘電体層は樹脂とする。
これにより、積層体を構成する誘電体を低誘電率化でき、高周波化が図れる。

この発明によれば、電極形成ばらつき等によるフィルタ特性のばらつきが抑えられ、小型化が容易であり、入出力間で所定のインピーダンス変換を行える積層帯域通過フィルタが構成できる。

特許文献１の積層型バンドパスフィルタの回路図である。第１の実施形態に係る積層帯域通過フィルタの分解斜視図である。第１の実施形態に係る積層帯域通過フィルタの外観斜視図である。図２・図３に示した積層帯域通過フィルタの等価回路図である。入力インピーダンスと出力インピーダンスをともに５０Ωとした場合の一方の不平衡入出力端子から見た挿入損失ＩＬと反射損失ＲＬの特性を示す図である。（Ａ１）（Ａ２）（Ａ３）は、ＬＣ並列共振器のキャパシタＣ１，Ｃ２のキャパシタンス、インダクタＬ１，Ｌ２のインダクタンス、及び結合係数Ｍを一定にしたまま出力インピーダンスを変化させた例である。（Ｃ１）（Ｃ２）（Ｃ３）は、結合係数Ｍを（Ａ１）（Ａ２）（Ａ３）とは異なった値にして出力インピーダンスを変化させた場合の例である。（Ｂ１）（Ｂ２）（Ｂ３）は出力側ＬＣ並列共振器のキャパシタＣ２のキャパシタンス及びインダクタＬ２のインダクタンスを（Ａ１）（Ａ２）（Ａ３）とは異なった値にして出力インピーダンスを変化させた場合の例である。第２の実施形態に係る積層帯域通過フィルタの分解斜視図である。第２の実施形態に係る積層帯域通過フィルタの外観斜視図である。第２の実施形態に係る積層帯域通過フィルタの等価回路図である。第３の実施形態に係る積層帯域通過フィルタの分解斜視図である。第３の実施形態に係る積層帯域通過フィルタの外観斜視図である。第３の実施形態に係る積層帯域通過フィルタの等価回路図である。第４の実施形態に係る積層帯域通過フィルタの分解斜視図である。第４の実施形態に係る積層帯域通過フィルタの外観斜視図である。第４の実施形態に係る積層帯域通過フィルタの等価回路図である。第５の実施形態に係る積層帯域通過フィルタの分解斜視図である。第６の実施形態に係る積層帯域通過フィルタの分解斜視図である。

《第１の実施形態》
第１の実施形態に係る積層帯域通過フィルタについて図２〜図６を参照して説明する。
図２は第１の実施形態に係る積層帯域通過フィルタの分解斜視図、図３はその外観斜視図である。

図２に示すように、この積層帯域通過フィルタは、それぞれ所定の電極パターンを形成した複数の誘電体層１０１〜１０５を積層してなる。

誘電体層１０１には共通電極１０９、誘電体層１０２にはキャパシタ電極１１１，１１２、誘電体層１０３には入出力端子引出電極２０３、誘電体層１０４には入出力端子引出電極２０４、誘電体層１０５には線路電極１１６，１１７をそれぞれ形成している。また、複数の誘電体層に形成した各電極パターン同士を積層方向に導通させるビア電極１３１〜１３４を形成している。

なお、入出力端子引出電極２０３，２０４は誘電体層の一方端部とそれに対向する他方端部へ引き出されている。

ビア電極１３１は、その一端がキャパシタ電極１１１に導通していて、他端が線路電極１１６の一端と導通している。また、このビア電極１３１の所定位置が入出力端子引出電極２０３に導通している。

ビア電極１３２は、その一端が線路電極１１６の他端と導通していて、他端が共通電極１０９に導通している。
ビア電極１３３は、その一端が共通電極１０９と導通していて、他端が線路電極１１７の一端と導通している。

ビア電極１３４は、その一端が線路電極１１７の他端と導通していて、他端がキャパシタ電極１１２と導通している。またこのビア電極１３４の所定位置が入出力端子引出電極２０４に導通している。

また、共通電極１０９には２つのグランド端子引出電極２０１，２０２を形成している。

図２に示したように、ビア電極１３１とキャパシタ電極１１１との接続点を始点とし、ビア電極１３１，１３２及び線路電極１１６により第１のループが誘電体層の積層方向に構成されている。同様に、ビア電極１３４とキャパシタ電極１１２との接続点を始点とし、ビア電極１３３，１３４及び線路電極１１７により第２のループが誘電体層の積層方向に構成されている。

このようにＬＣ並列共振器のインダクタ電極によるループの面をインダクタ電極の配列方向に見たとき、すなわち線路電極の長手方向に直交し且つ誘電体層の積層厚み方向に対して直交する方向に見たとき、ループの面同士が少なくとも一部で重なっていて、第１・第２のループが互いに磁界結合する。また、線路電極１１６，１１７の線路長さは互いに異なっていて、入力インピーダンスと出力インピーダンスを変換するように作用する。

前記各種電極パターンを形成した誘電体層１０１〜１０５の積層体を構成するとともに、図３に示すように、その４つの側面のうち対向する２つの側面に（端面に）不平衡入出力端子２３，２４を設け、残る２つの側面に接地端子２１，２２を設けることによって積層帯域通過フィルタ１１を構成する。

前記誘電体層１０１〜１０５の誘電体部分は、比誘電率が６以上８０以下の範囲内である。特に容量を生じさせる誘電体層１０２の比誘電率は２０以上である。各誘電体層は、例えば酸化チタン、酸化バリウム、アルミナ等の成分のうち、少なくとも１つ以上の成分と、ガラス成分とから形成される低温焼結セラミックス（ＬＴＣＣ）を用いて形成する。または液晶ポリマ（ＬＣＰ）やポリイミドなどの樹脂を用いて形成する。
各誘電体層を形成する材料は、以降に示す別の実施形態についても同様である。

図４は、図２・図３に示した積層帯域通過フィルタの等価回路図である。図４においてインダクタＬ１は、図２に示したビア電極１３１，１３２及び線路電極１１６で構成されるインダクタ電極により生じるインダクタ成分を記号化したものである。

同様にインダクタＬ２は、ビア電極１３３，１３４及び線路電極１１７で構成されるインダクタ電極により生じるインダクタンス成分を記号化したものである。

また、キャパシタＣ１はキャパシタ電極１１１と共通電極１０９との間に生じる容量を記号化したものである。同様にキャパシタＣ２はキャパシタ電極１１２と共通電極１０９との間に生じる容量を記号化したものである。

キャパシタＣ１２はビア電極１３１，１３２と１３３，１３４との間、及び線路電極１１６と１１７との間に生じるストレー容量を記号化したものである。

図４に示したインダクタＬ１及びキャパシタＣ１によって第１のＬＣ並列共振器を構成し、インダクタＬ２及びキャパシタＣ２によって第２のＬＣ並列共振器を構成している。

次に、前記インピーダンス変換の作用効果及び設計方法について図５及び図６を参照して説明する。
まず、図４に示したキャパシタＣ１，Ｃ２のキャパシタンスを８ｐＦ、インダクタＬ１，Ｌ２のインダクタンスを０．５ｎＨ、この２つＬＣ並列共振器の結合係数Ｍ１を０．１として、入力インピーダンスと出力インピーダンスをともに５０Ωとした場合の一方の不平衡入出力端子（入力側端子）から見た挿入損失ＩＬと反射損失ＲＬの特性を図５に示す。但し、このように入力インピーダンスと出力インピーダンスが等しい場合には、図２の例とは異なり、回路は入出力で対称形となる。

図６の（Ａ１）（Ａ２）（Ａ３）は、それぞれ前記キャパシタＣ１，Ｃ２のキャパシタンス、インダクタＬ１，Ｌ２のインダクタンス、及び２つのＬＣ並列共振器間の結合係数Ｍを一定にしたまま出力インピーダンスを変化させた場合の例である。また、図６（Ｃ１）（Ｃ２）（Ｃ３）は、２つのＬＣ並列共振器間の結合係数Ｍを（Ａ１）（Ａ２）（Ａ３）とは異なった値にして出力インピーダンスを変化させた場合の例である。さらに、図６（Ｂ１）（Ｂ２）（Ｂ３）は出力側ＬＣ並列共振器のキャパシタＣ２のキャパシタンス及びインダクタＬ２のインダクタンスを（Ａ１）（Ａ２）（Ａ３）とは異なった値にして出力インピーダンスを変化させた場合の例である。なお、図６のすべての図において、縦軸は損失［ｄＢ］を表している。

（Ａ１）（Ｂ１）（Ｃ１）は、入力インピーダンスＺｉｎ＝５０Ω、出力インピーダンスＺｏｕｔ＝１００Ωである。また（Ａ２）（Ｂ２）（Ｃ２）はＺｉｎ＝５０Ω、Ｚｏｕｔ＝５０−Ｊ５０Ω（１／ωＣ（リアクタンス）＝５０Ω）、（Ａ３）（Ｂ３）（Ｃ３）は、Ｚｉｎ＝５０Ω、Ｚｏｕｔ＝１００−Ｊ５０Ω（１／ωＣ（リアクタンス）＝５０Ω）の場合の挿入損失ＩＬ及び反射損失ＲＬの変化を表している。

図５と図６（Ａ１）〜（Ａ３）を比較すれば明らかなように、Ｚｉｎ＝５０Ω、Ｚｏｕｔ＝５０Ωで設計したフィルタの出力に接続される回路のインピーダンスがずれると反射損失ＲＬが増大することが分かる。

従来はこのようなフィルタの出力段に接続される回路に要求されるインピーダンスに合わせてインピーダンスマッチングを図るために、ＬＣ並列共振器間の結合係数Ｍを調整していた。図６（Ｃ１）〜（Ｃ３）はいずれもＭ＝０．１２とした例である。

このように結合度Ｍを調整することによって、ある程度マッチングをとることができるが、例えば図６（Ｃ２）のように、出力インピーダンスＺｏｕｔの虚部の値によっては反射損失ＲＬ特性が改善されない。

これに対して、本発明ではＬＣ並列共振器のインピーダンスを適宜定めることによって入出力間のインピーダンス変換を行う。図６の（Ｂ１）〜（Ｂ３）は出力側ＬＣ並列共振器のキャパシタＣ２のキャパシタンスを１０ｐＦ、インダクタＬ２のインダクタンスを０．４ｎＨとし、結合係数Ｍ＝０．１に固定した例である。

図６において（Ａ２）（Ｂ２）（Ｃ２）をそれぞれ対比すれば明らかなように、出力側共振器のインピーダンスをキャパシタＣ２及びインダクタＬ２の比率によって定めることにより、反射損失ＲＬ特性を大きく改善できることが分かる。したがってこの共振器のインピーダンス設定と従来の共振間の結合係数の設定を合わせて行うことによって更にインピーダンス整合特性に優れたインピーダンス変換機能を備える帯域通過フィルタが構成できる。

《第２の実施形態》
第２の実施形態に係る積層帯域通過フィルタについて図７〜図９を参照して説明する。
第１の実施形態では２つのＬＣ並列共振器を用いて不平衡入出力を行う積層帯域通過フィルタについて示したが、第２の実施形態では、３つのＬＣ並列共振器を用いて、前述したインピーダンス変換を行うとともに平衡不平衡変換も行うようにしている。

図７は第２の実施形態に係る積層帯域通過フィルタの分解斜視図、図８はその外観斜視図である。
図７に示すように、この積層帯域通過フィルタは、それぞれ所定の電極パターンを形成した複数の誘電体層１０１〜１０５を積層してなる。

誘電体層１０１には第１の共通電極１０９及び第２の共通電極１１０、誘電体層１０２にはキャパシタ電極１１１，１１２，１１３，１１４、誘電体層１０３には入出力端子引出電極２０３、誘電体層１０４には入出力端子引出電極２０５，２０６、誘電体層１０５には線路電極１１６，１１７，１１８をそれぞれ形成している。また、複数の誘電体層に形成した各電極パターン同士を積層方向に導通させるビア電極１３１〜１３６を形成している。

ビア電極１３４は、その一端が線路電極１１７の他端と導通していて、他端がキャパシタ電極１１２と導通している。

ビア電極１３５は、その一端が線路電極１１８の一端と導通していて、他端がキャパシタ電極１１３と導通している。また、このビア電極１３５の所定位置が入出力端子引出電極２０５に導通している。

ビア電極１３６は、その一端が線路電極１１８の他端と導通していて、他端がキャパシタ電極１１４と導通している。また、このビア電極１３６の所定位置が入出力端子引出電極２０６に導通している。

さらに、共通電極１０９には２つのグランド端子引出電極２０１，２０２を引き出している。

図７に示したように、ビア電極１３１とキャパシタ電極１１１との接続点を始点とし、ビア電極１３１，１３２及び線路電極１１６により第１のループが誘電体層の積層方向に構成されている。同様に、ビア電極１３４とキャパシタ電極１１２との接続点を始点とし、ビア電極１３３，１３４及び線路電極１１７により第２のループが誘電体層の積層方向に構成されている。さらに、ビア電極１３５とキャパシタ電極１１３との接続点を始点とし、ビア電極１３５，１３６及び線路電極１１８により第３のループが誘電体層の積層方向に構成されている。

このようにＬＣ並列共振器のインダクタ電極によるループの面をインダクタ電極の配列方向に見たとき、すなわち線路電極の長手方向に直交し且つ誘電体層の積層厚み方向に対して直交する方向に見たとき、ループの面同士が少なくとも一部で重なっていて、第１・第２・第３のループが互いに磁界結合する。また、線路電極１１６，１１７，１１８の線路長さは互いに異なっていて、入力インピーダンスと出力インピーダンスを変換するように作用する。さらに、後述するように、平衡・不平衡の変換も行う。

前記各種電極パターンを形成した誘電体層１０１〜１０５の積層体を構成するとともに、図８に示すように、その４つの側面のうち対向する２つの側面（端面）の一方に不平衡入出力端子２３、他方に平衡入出力端子２５，２６を設け、残る２つの側面に接地端子２１，２２を設けることによって積層帯域通過フィルタ１２を構成する。

図９は、図７・図８に示した積層帯域通過フィルタの等価回路図である。図９においてインダクタＬ１は、図７に示したビア電極１３１，１３２及び線路電極１１６で構成されるインダクタ電極により生じるインダクタ成分を記号化したものである。同様にインダクタＬ２は、ビア電極１３３，１３４及び線路電極１１７で構成されるインダクタ電極により生じるインダクタンス成分を記号化したものである。

インダクタＬ３は、ビア電極１３５，１３６及び線路電極１１８で構成されるインダクタ電極により生じるインダクタンス成分を記号化したものである。

また、キャパシタＣ１はキャパシタ電極１１１と第１の共通電極１０９との間に生じる容量を記号化したものである。同様にキャパシタＣ２はキャパシタ電極１１２と第１の共通電極１０９との間に生じる容量を記号化したものである。

キャパシタＣ３，Ｃ４はキャパシタ電極１１３，１１４と第２の共通電極１１０との間に生じる容量を記号化したものである。

キャパシタＣ１２はビア電極１３１，１３２と１３３，１３４との間、及び線路電極１１６と１１７との間に生じるストレー容量を記号化したものである。同様に、キャパシタＣ２３はビア電極１３３，１３４と１３５，１３６との間、及び線路電極１１７と１１８との間に生じるストレー容量を記号化したものである。

図９に示したインダクタＬ１及びキャパシタＣ１によって第１のＬＣ並列共振器を構成し、インダクタＬ３及びキャパシタＣ３，Ｃ４によって第２のＬＣ並列共振器を構成している。インダクタＬ２及びキャパシタＣ２は、第１のＬＣ並列共振器と第２のＬＣ並列共振器の間に存在するＬＣ並列共振器を構成する。

第１のＬＣ並列共振器と中間のＬＣ並列共振器はＭ１で示すように磁界結合し、第２のＬＣ並列共振器と中間のＬＣ並列共振器はＭ２で示すように磁界結合する。

このように線路電極１１６，１１７，１１８の各線路長さを第１のＬＣ並列共振器側から第２のＬＣ並列共振器側に向かって漸次変化させることによって、隣接するＬＣ並列共振器間の大きなインピーダンス変化を無くして反射損失を低減することができる。

なお、図７に示した例では、線路電極１１６，１１７，１１８の電極幅をほぼ一定としたが、第１のＬＣ並列共振器の線路電極１１６から第２のＬＣ並列共振器の線路電極１１８に向かって電極幅を漸次変化させてもよい。このことによりインダクタ電極のインダクタンス成分を漸次変化させることができ、隣接するＬＣ並列共振器のインピーダンス変化を緩やかにして反射損失をより低減できる。

また、ビア電極１３１とキャパシタ電極１１１との接続点を始点とするループをなすインダクタ電極の途中から不平衡入出力端子引出電極２０３を引き出し、またビア電極１３５とキャパシタ電極１１３との接続点を始点とするループをなすインダクタ電極の途中から平衡入出力端子引出電極２０５を引き出し、同様にビア電極１３６とキャパシタ電極１１４との接続点を終点とするループをなすインダクタ電極の途中から平衡入出力端子引出電極２０６を引き出すことによって、第１のＬＣ並列共振器の入出力端子から見たインピーダンスを適宜定めることができる。

このようにして入出力間のインピーダンス変換を行うとともに不平衡−平衡変換機能をも備えた積層帯域通過フィルタを構成することができる。

《第３の実施形態》
第３の実施形態に係る積層帯域通過フィルタについて図１０〜図１２を参照して説明する。
第３の実施形態では、３つのＬＣ並列共振器を用いて、前述したインピーダンス変換を行うとともに平衡不平衡変換も行い、さらにＤＣフィード用の電源供給端子（以下、ＤＣフィード端子という。）を設けたものである。

図１０は第３の実施形態に係る積層帯域通過フィルタの分解斜視図、図１１はその外観斜視図である。
第２の実施形態で図７に示した積層帯域通過フィルタの構造と異なるのは、線路電極１１８の中央と第２の共通電極１１０とをビア電極１３７で接続するとともに、共通電極１１０にＤＣフィード端子引出電極２０７を設けたことである。図１１に示すように、その４つの側面のうち対向する２つの側面（端面）の一方に不平衡入出力端子２３、他方に平衡入出力端子２５，２６およびＤＣフィード端子２７を設け、残る２つの側面に接地端子２１，２２を設けることによって積層帯域通過フィルタ１３を構成する。

図１２は、図１０・図１１に示した積層帯域通過フィルタの等価回路図である。図９に示した回路と異なるのは、インダクタＬ３の中央をキャパシタＣ３，Ｃ４の接続点に接続するとともに、その接続位置からＤＣフィード端子２７を取り出したことである。

このようにして入出力間のインピーダンス変換を行うとともに不平衡−平衡変換機能をも備えた積層帯域通過フィルタを構成することができ、しかも平衡入出力端子２５，２６に接続される差動増幅回路（ＩＣチップ）に対してＤＣフィード端子２７からバイアス電圧を印加することができる。

《第４の実施形態》
第４の実施形態に係る積層帯域通過フィルタについて図１３〜図１５を参照して説明する。
第４の実施形態では、３つのＬＣ並列共振器を用いて、インピーダンス変換を行うとともに平衡不平衡変換も行い、さらにＤＣフィード端子とグランドとの間にキャパシタを設けたものである。

図１３は第４の実施形態に係る積層帯域通過フィルタの分解斜視図、図１４はその外観斜視図である。
第３の実施形態で図１０に示した積層帯域通過フィルタの構造と異なり、図１３に示す例では、キャパシタ電極１１５及びＤＣフィード端子引出電極２０８を形成した誘電体層１００を設け、このキャパシタ電極１１５と第２の共通電極１１０とをビア電極を介して導通させている。

図１４に示すように、４つの側面のうち対向する２つの側面（端面）の一方に不平衡入出力端子２３及びＤＣフィード端子２８、他方に平衡入出力端子２５，２６を設け、残る２つの側面に接地端子２１，２２を設けることによって積層帯域通過フィルタ１４を構成する。

図１５においてキャパシタＣ５は、図１３に示したキャパシタ電極１１５と第１の共通電極１０９との間に生じる容量である。

このようにしてＤＣフィード端子とグランドとの間にキャパシタＣ５を設けることによって、高周波信号がＤＣフィード端子２８へ入力されるのを防止できる。

《第５の実施形態》
図１６において誘電体層１０５ａに線路電極１１６を形成し、誘電体層１０５ｂに線路電極１１７を形成し、誘電体層１０５ｃに線路電極１１８を形成している。このように３つのＬＣ並列共振器のインダクタ電極の一部である線路電極の形成層をそれぞれ異なった誘電体層に形成している。その他の構成は第４の実施形態の場合と同様である。

この構成により、各ＬＣ並列共振器のビア電極と線路電極とによるインダクタ電極のループ面積を適宜定めることができるので、所望のインピーダンスをより高い自由度の下で設定することができる。しかも、各線路電極１１６，１１７，１１８のパターン自体は同一にしたまま、形成する誘電体層を異ならせ（変更し）各誘電体層間に挿入する誘電体層の数や厚みを変更するだけでループ面積を任意に設定することができる。そのため、特性の異なったフィルタごとに異なった電極パターンを形成することなく、誘電体シートを共用化でき、製造コストが大幅に削減できる。

《第６の実施形態》
図１７は第６の実施形態に係る積層帯域通過フィルタの分解斜視図である。第２の実施形態で図７に示した例と異なり、線路電極１１７の一部を屈曲させて、隣接する線路電極１１８にその一部を近接させている。この構造により、ビア電極１３３，１３４及び線路電極１１７によるインダクタ電極を備えたＬＣ並列共振器と、ビア電極１３５，１３６及び線路電極１１８によるインダクタ電極を備えたＬＣ並列共振器との結合度を高めることができる。

このようにして各共振器のインピーダンスを定めるとともに共振器間の結合係数を定めることによって反射損失をより小さくすることができる。

なお、以上に示した各実施形態では、複数のＬＣ並列共振器のインダクタ電極の一部である線路電極を積層体の表面に形成したが、これらのインダクタ電極のすべてを積層体の内部に設けてもよい。

また、前記誘電体層のうち第１・第２の共通電極を互いに異なる誘電体層に形成し、そのことによってインダクタ電極によるインダクタンスを所定値に定めるようにしてもよい。

１１〜１４…積層帯域通過フィルタ
２１，２２…接地端子
２３，２４…不平衡入出力端子
２５，２６…平衡入出力端子
２７，２８…ＤＣフィード端子
１００〜１０５…誘電体層
１０９…第１の共通電極（共通電極）
１１０…第２の共通電極
１１１〜１１５…キャパシタ電極
１１６〜１１８…線路電極
１３１〜１３７…ビア電極
２０１，２０２…グランド端子引出電極
２０３，２０４…不平衡入出力端子引出電極
２０５，２０６…平衡入出力端子引出電極
２０７，２０８…ＤＣフィード端子引出電極

Claims

複数の誘電体層と、インダクタ電極、共通電極、この共通電極に対向するキャパシタ電極の少なくともいずれかの電極を含む複数の電極層とで形成された積層体を素体とした積層帯域通過フィルタにおいて、
前記インダクタ電極、前記キャパシタ電極および前記共通電極により、隣接するＬＣ並列共振器同士で結合する複数のＬＣ並列共振器が構成され、
前記複数のＬＣ並列共振器のうち、前記積層体の一方の端部に配置された第１のＬＣ並列共振器が結合されて前記積層帯域通過フィルタの入力部となる入出力端子引出電極と、前記積層体の他方の端部に配置された第２のＬＣ並列共振器が結合されて前記積層帯域通過フィルタの出力部となる入出力端子引出電極とを備え、
前記複数のＬＣ並列共振器のインダクタ電極は、前記積層体の表面および／または内部であって積層方向に垂直な方向に並んで形成された線路電極と、前記線路電極の少なくとも一方端部に導通され前記積層体の積層方向に延びるビア電極とで構成され、
前記ビア電極と前記キャパシタ電極との接続点を始点とし、前記線路電極を含んで構成されるループのループ面が積層体の積層方向に垂直な方向に配列するようにインダクタ電極がそれぞれ形成され、互いに結合する前記ＬＣ並列共振器のインダクタ電極によるループの面を前記インダクタ電極の配列方向に見たとき、前記ループの面同士が少なくとも一部で重なり、
前記線路電極の線路長さが第１のＬＣ並列共振器側から第２のＬＣ並列共振器側に向かって漸次変化していて、前記入力部と前記出力部のインピーダンスが変換されることを特徴とする積層帯域通過フィルタ。
前記線路電極の線路幅が第１のＬＣ並列共振器側から第２のＬＣ並列共振器側に向かって漸次変化していることを特徴とする請求項１に記載の積層帯域通過フィルタ。
前記線路電極のうち少なくとも１つの線路電極の長手方向の一部を、隣接する他の線路電極に近接させた、請求項１または２に記載の積層帯域通過フィルタ。
前記線路電極のうち少なくとも１つの線路電極を他の線路電極とは異なる誘電体層上に形成した、請求項１、２または３に記載の積層帯域通過フィルタ。
前記キャパシタ電極が対向する第１・第２の共通電極を備え、前記第１の共通電極は接地電極に導通し、前記第２の共通電極は前記接地電極に導通せず、前記第１のＬＣ並列共振器が結合される入出力端子引出電極は不平衡入出力端子引出電極であり、前記第２のＬＣ並列共振器が結合される入出力端子引出電極は平衡入出力端子引出電極である、請求項１〜４のいずれかに記載の積層帯域通過フィルタ。
前記平衡入出力端子引出電極は前記第２のＬＣ並列共振器の線路電極の長手方向の中央から略等しい距離にそれぞれ配置された、請求項５に記載の積層帯域通過フィルタ。
前記不平衡入出力端子引出電極と前記平衡入出力端子引出電極とを異なる誘電体層上に形成した、請求項５または６に記載の積層帯域通過フィルタ。
前記第１・第２の共通電極が互いに異なる誘電体層に形成されている、請求項５〜７のいずれかに記載の積層帯域通過フィルタ。
前記第２のＬＣ並列共振器の線路電極の長手方向の中央部と前記第２の共通電極とを導通させるビア電極を備えた、請求項５〜８のいずれかに記載の積層帯域通過フィルタ。
前記第２の共通電極に電源供給端子引出電極が形成されている、請求項９に記載の積層帯域通過フィルタ。
前記積層体の側面に、前記不平衡入出力端子引出電極および前記平衡入出力端子引出電極に接続される入出力端子と、前記接地電極に接続される接地端子とが配置されている、請求項５〜１０のいずれかに記載の積層帯域通過フィルタ。
前記誘電体層は低温焼結セラミックである、請求項１〜１１のいずれかに記載の積層帯域通過フィルタ。
前記誘電体層は樹脂である、請求項１〜１１のいずれかに記載の積層帯域通過フィルタ。