TWI581562B - Laminated bandpass filter - Google Patents
Laminated bandpass filter Download PDFInfo
- Publication number
- TWI581562B TWI581562B TW105120164A TW105120164A TWI581562B TW I581562 B TWI581562 B TW I581562B TW 105120164 A TW105120164 A TW 105120164A TW 105120164 A TW105120164 A TW 105120164A TW I581562 B TWI581562 B TW I581562B
- Authority
- TW
- Taiwan
- Prior art keywords
- parallel
- electrode
- resonator
- inductor
- ground electrode
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims description 47
- 239000004020 conductor Substances 0.000 claims description 43
- 239000003990 capacitor Substances 0.000 claims description 32
- 239000011229 interlayer Substances 0.000 claims description 32
- 230000008878 coupling Effects 0.000 claims description 20
- 238000010168 coupling process Methods 0.000 claims description 20
- 238000005859 coupling reaction Methods 0.000 claims description 20
- 238000004804 winding Methods 0.000 claims description 12
- 238000003475 lamination Methods 0.000 claims description 9
- 238000004088 simulation Methods 0.000 description 42
- 230000000052 comparative effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/09—Filters comprising mutual inductance
Description
本發明係關於一種積層帶通濾波器。
以往,作為適合於小型化、低成本化之高頻帶通濾波器,已知有積層帶通濾波器。積層帶通濾波器之一例已記載於國際公開第2007/119356號手冊(專利文獻1)中。該積層帶通濾波器於複數個介電體層積層而成之積層體之內部具備複數個LC並聯共振器。各LC並聯共振器中,電容器電極與線路電極藉由導體通孔而連接從而構成環路形狀之電感器構造體。將由該環路形狀之電感器構造體包圍之有限之平面區域稱作「環路面」。積層帶通濾波器中,各LC並聯共振器之環路面彼此重疊。此種積層帶通濾波器中,因環路面彼此重疊,故可提高鄰接之LC並聯共振器間之耦合度,從而可實現寬頻帶化。且說,具備由複數個LC並聯共振器構成之帶通濾波器之電子零件中,為了獲得所需特性,不僅有要提高LC並聯共振器間之耦合度之情形,亦有反而要求降低耦合度之情形,LC並聯共振器間之耦合度為決定濾波器之通帶特性之阻抗之重要之設計參數。
上述積層帶通濾波器中,複數個LC並聯共振器於積層體內排成1行,為了調整彼此鄰接之LC並聯共振器彼此之間之耦合狀態,有調整LC並聯共振器之環路面彼此之間之距離之方法,調整LC並聯共振器之環路面彼此之重疊狀態之方法等。然而,若欲利用該些方法進行設計,則
需要調整LC並聯共振器彼此的物理距離,因而亦會對積層體整體之尺寸造成影響。即,為了實現所需耦合狀態,亦有需要增大積層體之尺寸之情形,該情形時,會妨礙積層帶通濾波器之小型化。為了防止該情況,亦考慮於電感器構造體間呈面狀設置空隙部,而調整LC並聯共振器間之耦合之構造,但該構造中,會使線圈之Q值(品質因素)劣化,因而成為濾波器之插入損耗劣化之原因。
藉由調整LC並聯共振器之環路面之角度而調整耦合度之情況已記載於國際公開第2012/133167號手冊(專利文獻2)中。
[專利文獻1]國際公開第2007/119356號手冊
[專利文獻2]國際公開第2012/133167號手冊
即便藉由調整環路面之角度而調整耦合度,亦存在如下結果,即,調整了角度之結果為,於環路面彼此之間產生大的空間。於此情形時,因於積層體之有限之空間內形成浪費之空間,故不適合於積層體之小型化、積體化。
因此,本發明之目的在於提供一種積層帶通濾波器,不會妨礙積層體整體之小型化、積體化且亦不會使特性劣化而可調整LC並聯共振器彼此之耦合度。
為了達成上述目的,基於本發明之積層帶通濾波器於積層有複數個介電體層之積層體之內部包含複數個LC並聯共振器,若將上述複數個LC並聯共振器中之彼此鄰接之兩個設為第1LC並聯共振器及第2LC並聯共振器,則上述第1LC並聯共振器為捲繞軸以於上述積層體之內部與和上述積層方向垂直之第1方向平行之方式配置之環路形狀。上述第1LC並聯共振器包含下述部分,即,該部分係配置於上述複數個介電體層中之任一層之表面之接地電極、第1電容器電極及第1電感器線路電極,藉由沿上述積層體之積層方向延伸之複數個層間連接導體而按照上述接地電極-上述第1電感器線路電極-上述第1電容器電極之順序電性連接而成。上述第1LC並聯共振器包含上述接地電極之一部分與上述第1電容器電極之至少一部分彼此對向而形成電容之部分。上述接地電極與上述第1電容器電極配置於不同之層。上述第2LC並聯共振器為捲繞軸以與上述第1方向平行之方式配置之環路形狀。上述第2LC並聯共振器包含下述部分,即,該部分係上述接地電極、配置於上述複數個介電體層中之任一層之表面之第2電容器電極及第2電感器線路電極,藉由沿上述積層體之積層方向延伸之複數個層間連接導體而按照上述接地電極-上述第2電感器線路電極-上述第2電容器電極之順序電性連接而成。上述第2LC並聯共振器包含上述接地電極之一部分與上述第2電容器電極之至少一部分彼此對向而形成電容之部分。上述接地電極與上述第2電容器電極配置於不同之層。從上述第1方向觀察時,由上述第1LC並聯共振器包圍之區域與由上述第2LC並聯共振器包圍之區域係於至少一部分彼此重疊。於上述第1LC並聯共振
器與上述第2LC並聯共振器之間配置有GND環路電感器,該GND環路電感器係上述接地電極及配置於上述複數個介電體層中之任一層之表面之線路電極藉由沿上述積層體之積層方向延伸之層間連接導體;呈按照上述接地電極-上述線路電極-上述接地電極之順序之閉合環路形狀而電性連接,且以該閉合環路形狀之捲繞軸與上述第1方向平行之方式配置。從上述第1方向觀察時,由上述GND環路電感器包圍之區域之至少一部分重疊於由上述第1LC並聯共振器包圍之區域與由上述第2LC並聯共振器包圍之區域重合之區域。
依據本發明之積層帶通濾波器,不會妨礙積層體整體之小型化、積體化而可調整LC並聯共振器彼此之耦合度。
1‧‧‧積層體
2‧‧‧介電體層
6‧‧‧層間連接導體
7‧‧‧電容器電極
7a‧‧‧第1電容器電極
7b‧‧‧第2電容器電極
8‧‧‧電感器線路電極
8a‧‧‧第1電感器線路電極
8b‧‧‧第2電感器線路電極
9‧‧‧線路電極
10‧‧‧接地電極
17a、17b‧‧‧輸入輸出電極
18a、18b‧‧‧外部接地電極
20‧‧‧LC並聯共振器
20a‧‧‧第1LC並聯共振器
20ar、20br、30r‧‧‧區域
20b‧‧‧第2LC並聯共振器
30‧‧‧GND環路電感器
90‧‧‧積層方向
91‧‧‧第1方向
93、94、95‧‧‧捲繞軸
101‧‧‧積層帶通濾波器
圖1係基於本發明之實施形態1之積層帶通濾波器之立體圖。
圖2係配置於基於本發明之實施形態1之積層帶通濾波器之內部的導電性構造物之主要部分之立體圖。
圖3係圖2中之一部分之放大圖。
圖4係關於圖3之IV-IV線之箭視剖面圖。
圖5係關於圖3之V-V線之箭視剖面圖。
圖6係示意性地表示所包圍之區域之位置關係之立體圖。
圖7係基於本發明之實施形態1之積層帶通濾波器之等效電路圖。
圖8係試樣1-1之內部之構造體之立體圖。
圖9係利用基於試樣1-1之模擬而獲得之S參數之曲線圖。
圖10係試樣1-2之內部之構造體之立體圖。
圖11係配置於基於本發明之實施形態2之積層帶通濾波器之內部的GND環路電感器之第1例之說明圖。
圖12係配置於基於本發明之實施形態2之積層帶通濾波器之內部的GND環路電感器之第2例之說明圖。
圖13係將基於本發明之實施形態2之積層帶通濾波器所含之各層個別地以俯視圖表示之圖。
圖14係利用基於試樣2-1之模擬而獲得之S參數之曲線圖。
圖15係利用基於試樣2-2之模擬而獲得之S參數之曲線圖。
圖16係利用基於試樣2-3之模擬而獲得之S參數之曲線圖。
圖17係將比較例1之各層個別地以俯視圖表示之圖。
圖18係利用基於比較例1之模擬而獲得之S參數之曲線圖。
圖19係配置於基於本發明之實施形態3之積層帶通濾波器之內部的GND環路電感器之第1例之說明圖。
圖20係基於本發明之實施形態3之積層帶通濾波器之內部之構造體之立體圖。
圖21係利用基於試樣3-1之模擬而獲得之S參數之曲線圖。
圖22係利用基於試樣3-2之模擬而獲得之S參數之曲線圖。
圖23係利用基於試樣3-3之模擬而獲得之S參數之曲線圖。
圖24係利用基於試樣3-4之模擬而獲得之S參數之曲線圖。
圖25係將基於本發明之實施形態4中之試樣4-1所含之各層個別地以
俯視圖而表示之圖。
圖26係將基於本發明之實施形態4中之試樣4-2所含之各層個別地以俯視圖而表示之圖。
圖27係基於本發明之實施形態4中之積層帶通濾波器之內部之構造體之立體圖。
圖28係利用基於試樣4-3之模擬而獲得之S參數之曲線圖。
圖29係利用基於試樣4-3之模擬而獲得之S參數之史密斯圖。
圖30係利用基於試樣4-4之模擬而獲得之S參數之曲線圖。
圖31係利用基於試樣4-4之模擬而獲得之S參數之史密斯圖。
圖32係利用基於試樣4-5之模擬而獲得之S參數之曲線圖。
圖33係利用基於試樣4-5之模擬而獲得之S參數之史密斯圖。
圖34係利用基於試樣4-6之模擬而獲得之S參數之曲線圖。
圖35係利用基於試樣4-6之模擬而獲得之S參數之史密斯圖。
圖36係利用基於試樣4-7之模擬而獲得之S參數之曲線圖。
圖37係利用基於試樣4-7之模擬而獲得之S參數之史密斯圖。
圖38係利用基於試樣4-8之模擬而獲得之S參數之曲線圖。
圖39係利用基於試樣4-8之模擬而獲得之S參數之史密斯圖。
圖40係利用基於試樣4-9之模擬而獲得之S參數之曲線圖。
圖41係利用基於試樣4-9之模擬而獲得之S參數之史密斯圖。
圖式中所示之尺寸比未必忠實地表示現實之尺寸,有時為了方便說明而將尺寸比誇張表示。
以下之說明中,當提及上或下之概念時,並非指絕對的上或下,而是指於圖示之姿勢中之相對的上或下。
(實施形態1)
(構成)
參照圖1~圖7,對依據本發明之實施形態1之積層帶通濾波器101進行說明。
將本實施形態之積層帶通濾波器101之外觀之一例表示於圖1。積層帶通濾波器101之外形為大致長方體。積層帶通濾波器101具備積層有複數個介電體層2之積層體1。於積層體1之側面設置有必要之電極。圖1所示之例中,積層體1俯視時為長方形,於俯視時成為短邊之彼此對向之側面設置有輸入輸出電極17a、17b。於俯視時成為長邊之彼此對向之側面設置有外部接地電極18a、18b。另外,此處圖示者不過為一例,輸入輸出電極17a、17b、外部接地電極18a、18b之位置、形狀不限於此。
本實施形態之積層帶通濾波器101中,於積層體1之內部配置有幾個導體圖案、層間連接導體等。導體圖案可為將預先形成於介電體層2之表面之導體箔圖案化而成者。導體箔可為銅箔。為了獲得表面配置有所需導體圖案之介電體層2,亦可使用單面附銅箔之樹脂片材而以僅於所需區域保留銅箔之方式將銅箔圖案化。積層帶通濾波器101中,藉由將表面具備導體圖案之介電體層2堆積而形成積層體1,從而實現於積層體1之內部包含複數個LC並聯共振器之所需之導電性構造物。
將配置於積層體1之內部之導電性構造物之主要部分表示於圖2。接地電極10亦係利用形成於任一介電體層2之表面之導體圖案設
置而成者。接地電極10此處表示為單純之1塊長方形之導體圖案,但實際亦可具有更為複雜之形狀。接地電極10亦可局部或整體地例如設為雙重構造。於積層體1之內部,複數個LC並聯共振器20以排成一行之方式配置。圖2所示之例中,例如排列有4個LC並聯共振器20。於LC並聯共振器20彼此之間分別配置有GND環路電感器30。圖2所示者不過為主要部分,於積層體1之內部,除圖2所示者以外亦可適當配置由導電體構成之構造物。
將著眼於圖2所示之構造中之一部分並放大者表示於圖3。為了方便說明,圖3中較之圖2而將一部分之尺寸誇張放大而顯示。圖2及圖3中,各層間連接導體6如沿上下方向延伸之棒般顯示,但實際上各層間連接導體6亦可係將於複數個介電體層2中之至少一部分以貫通厚度方向之方式形成貫通孔且於該貫通孔之內部配置導體而形成者於上下方向上相連所得。因此,各層間連接導體6不限於一體之棒狀構件,亦可為將針對每一層而個別形成之層間連接導體跨及多層而於厚度方向上連接而成者。
將關於圖3之IV-IV線之箭視剖面圖表示於圖4,將關於V-V線之箭視剖面圖表示於圖5。該些構造之周圍被介電體層2充滿,且介電體層2圖示省略。
{1}積層帶通濾波器101係於積層有複數個介電體層2之積層體1之內部包含複數個LC並聯共振器20之積層帶通濾波器。如圖3所示,若將複數個LC並聯共振器20中之彼此鄰接之兩個設為第1LC並聯共振器20a及第2LC並聯共振器20b,則第1LC並聯共振器20a為捲繞軸93以於積層體1之內部與和積層方向90垂直之第1方向91平行之方式配
置之環路形狀。第1LC並聯共振器20a包含如下部分,即,該部分係配置於複數個介電體層2中之任一層之表面之接地電極10、第1電容器電極7a及第1電感器線路電極8a,藉由沿積層體1之積層方向90延伸之複數個層間連接導體6,按照接地電極10-第1電感器線路電極8a-第1電容器電極7a之順序電性連接而成。第1LC並聯共振器20a包含接地電極10之一部分與第1電容器電極7a之至少一部分彼此對向而形成電容之部分(參照圖4)。接地電極10與第1電容器電極7a配置於不同之層。
第2LC並聯共振器20b為捲繞軸94以與第1方向91平行之方式配置之環路形狀。第2LC並聯共振器20b包含下述部分,即,該部分係接地電極10、配置於複數個介電體層2中之任一層之表面之第2電容器電極7b及第2電感器線路電極8b,藉由沿積層體1之積層方向90延伸之複數個層間連接導體6,按照接地電極10-第2電感器線路電極8b-第2電容器電極7b之順序電性連接而成。第2LC並聯共振器20b包含接地電極10之一部分與第2電容器電極7b之至少一部分彼此對向而形成電容之部分。接地電極10與第2電容器電極7b配置於不同之層。
自第1方向91觀察時,由第1LC並聯共振器20a包圍之區域與由第2LC並聯共振器20b包圍之區域係於至少一部分彼此重疊。
於第1LC並聯共振器20a與第2LC並聯共振器20b之間配置有GND環路電感器30。GND環路電感器30係接地電極10及配置於複數個介電體層2中之任一層之表面之線路電極9藉由沿積層體1之積層方向90延伸之層間連接導體6,呈按照接地電極10-線路電極9-接地電極10之順序之閉合環路形狀電性連接而成(參照圖5)。GND環路電感器30以
其閉合環路形狀之捲繞軸95與第1方向91平行之方式配置(參照圖3)。
將藉由圖3所示之第1LC並聯共振器20a、第2LC並聯共振器20b及GND環路電感器30之各者所包圍之區域之位置關係示意性地以立體圖表示者表示於圖6中。圖6中,將各區域如屏幕般示意性地顯示。各區域為大致長方形。如圖6所示,自第1方向91觀察時,由GND環路電感器30包圍之區域30r之至少一部分重疊於由第1LC並聯共振器20a包圍之區域20ar與由第2LC並聯共振器20b包圍之區域20br重合之區域。該例中,自第1方向91觀察時,區域20ar與區域20br一致且完全地重疊。區域30r之面積小於區域20ar、20br。區域30r重疊於區域20ar、20br重合之區域之一部分。
將積層帶通濾波器101之整體之等效電路圖表示於圖7。彼此鄰接之LC並聯共振器彼此之間之感應耦合表示為M1、M2、M3。GND環路電感器表示為G1、G2、G3。LC並聯共振器與GND環路電感器之間之感應耦合表示為MG11、MG21、MG22、MG32、MG33、MG43。
(作用‧效果)
本實施形態之積層帶通濾波器中,藉由於LC並聯共振器20彼此之間配置GND環路電感器30,而成為GND環路電感器30阻擋自LC並聯共振器20產生之磁通之形狀,其結果,成為抑制LC並聯共振器20彼此之耦合之形狀。因此,藉由GND環路電感器30之配置之方法,可調整LC並聯共振器20彼此之感應耦合。GND環路電感器30之閉合環路形狀可任意設定,因而共振器間耦合之設計自由度提高。其結果,容易實現所需之頻率特性。本實施形態中,尤其因係不配置遮蔽磁場之電極之構造,故可將電感器之Q
值劣化之程度抑制得小,從而可將插入損耗抑制得小。
本實施形態中,以於LC並聯共振器20彼此之間插入GND環路電感器30之形狀配置,GND環路電感器30於捲繞軸方向上不需要很大的空間,因而不會過分增大積層體1之尺寸便可實現。不會妨礙積層體1進而積層帶通濾波器101之小型化。因此,本實施形態之積層帶通濾波器中,不會妨礙積層體整體之小型化、積體化,且可將LC並聯共振器間之距離抑制得小並調整LC並聯共振器彼此之耦合度。
(試樣1-1)
將積層體1之內部具備如圖8中立體圖所示之構造體之積層帶通濾波器設想為試樣1-1。圖8中,與圖2不同,亦顯示周邊之其他導電體。4個LC並聯共振器20排成1行,於彼此鄰接之LC並聯共振器20彼此之間分別配置有GND環路電感器30。圖8中,設置於3處之GND環路電感器30中,僅中央之1個顯示為層間連接導體間之長度長之形狀,設置於3處之GND環路電感器30確實層間連接導體間之長度均相同且為均相同形狀。試樣1-1中,LC並聯共振器20相對於接地電極10之高度設為0.45mm,GND環路電感器30之高度設為0.25mm。1個GND環路電感器30中之層間連接導體6間之長度設為0.7mm。GND環路電感器30相對於配置於下側之接地電極10之高度小於LC並聯共振器20相對於接地電極10之高度。即,於積層體1之內部,線路電極9位於較電感器線路電極8低之位置。
試樣1-1中,藉由模擬而算出S參數。即,算出各頻率下之S11、S21及S22。將其結果表示於圖9。圖中,將S11、S21及S22分別表述為S(1、1)、S(2、1)、S(2、2)。於表示模擬結果之以下之圖中均相
同。如圖9所示,試樣1-1中,獲得可能成為通過所需頻帶之帶通濾波器之特性。該頻率特性中,通帶之反射特性之最差值為-15.1dB。
(試樣1-2)
將積層體1之內部具備如圖10中立體圖所示之構造體之積層帶通濾波器設想為試樣1-2。該實施例中,設置於3處之GND環路電感器30亦均為相同之形狀。與試樣1-1不同,GND環路電感器30相對於接地電極10之高度大於LC並聯共振器20相對於接地電極10之高度。即,積層體1之內部,線路電極9位於較電感器線路電極8高之位置。如圖10所示,亦可藉由使GND環路電感器30之高度大於LC並聯共振器20之高度,而調整LC並聯共振器彼此之耦合。
實施形態1中,表示了GND環路電感器30之高度可高於或低於LC並聯共振器20之電感器線路電極8。若考慮實現積層體1之低背化,則GND環路電感器30之高度較佳為低於LC並聯共振器20之電感器線路電極8。即,現實而言試樣1-1之構成較試樣1-2構成更佳。
亦可不限於GND環路電感器30之高度而亦使層間連接導體間之長度發生變化。於1個積層體中配置有複數個GND環路電感器之情形時,亦可針對個別之GND環路電感器而使高度或層間連接導體間之長度發生變化。還可使高度與層間連接導體間之長度同時發生變化。
(實施形態2)
參照圖11~圖16,對依據本發明之實施形態2之積層帶通濾波器進行說明。本實施形態之積層帶通濾波器中,亦於積層體1之內部,將複數個LC並聯共振器20以排成一行之方式配置,且於LC並聯共振器20彼此之
間分別配置有GND環路電感器30,就該方面而言,與實施形態1相同。然而,本實施形態中,於積層體1之內部,如圖11及圖12中例示般GND環路電感器30中之層間連接導體6間之長度W並不固定。此處,將層間連接導體6之中心間距離設為長度W。本實施形態中,於1個積層體1之內部刻意地混合配置有長度W不同之複數個GND環路電感器。該構成可如以下般表現。
{2}於本實施形態之積層帶通濾波器中,積層體1包含藉由複數個LC並聯共振器20中之彼此鄰接之任兩個LC並聯共振器所分別夾持之第1共振器間間隙及第2共振器間間隙,位於上述第1共振器間間隙之GND環路電感器30中之通過線路電極9之區間之長度、與位於上述第2共振器間間隙之GND環路電感器中之通過線路電極9之區間之長度不同。
將本實施形態之積層帶通濾波器之各層個別地以俯視圖而表示者表示於圖13。
圖13中,將GND環路電感器之線路電極表示為自上起第3層。3個GND環路電感器中第2個,即,僅中央處之GND環路電感器之層間連接導體間之長度變長。此時,係使第1個及第3個GND環路電感器之層間連接導體間之長度W固定為0.75mm,而使該第2個GND環路電感器中之層間連接導體間之長度W1如以下般發生變化而進行模擬。
(試樣2-1)
設想將長度W1設為1.1mm之積層帶通濾波器,並作為試樣2-1。
試樣2-1中,藉由模擬而算出S參數。將其結果表示於圖14。該頻率特性中,通帶之反射特性之最差值為-26.7dB。
(試樣2-2)
設想將長度W1設為1.3mm之積層帶通濾波器,並作為試樣2-2。
試樣2-2中,藉由模擬而算出S參數。將其結果表示於圖15。該頻率特性中,通帶之反射特性之最差值為-30.9dB。
(試樣2-3)
設想將長度W1設為0.9mm之積層帶通濾波器,並作為試樣2-3。
試樣2-3中,藉由模擬而算出S參數。將其結果表示於圖16。該頻率特性中,通帶之反射特性之最差值為-19.6dB。
根據以上可知,藉由如試樣2-1~試樣2-3般調整長度W,而可調整S11之特性(參照圖14~圖16)。
(比較例)
作為比較例,設想不具備GND環路電感器之構成之試樣。將其作為比較例1。
將比較例1之各層個別地以俯視圖而表示者表示於圖17。比較例1中,藉由模擬而算出S參數。將其結果表示於圖18。該頻率特性中,通帶之反射特性之最差值為-16.0dB。
根據該結果可知,因GND環路電感器30之有無,而帶通濾波器之特性(S11、S21)會發生變化。除此之外,藉由調整GND環路電感器30之層間連接導體間之長度W,而可改善通帶之反射特性。可知於該情形時,藉由將長度W設為1.3mm,而可獲得最佳特性。
(實施形態3)
參照圖19~圖24,對依據本發明之實施形態3之積層帶通濾波器進行
說明。本實施形態之積層帶通濾波器中,亦於積層體1之內部,將複數個LC並聯共振器20以排成一行之方式配置,且於LC並聯共振器20彼此之間分別配置有GND環路電感器30,就該方面而言與實施形態1相同。然而,本實施形態中,以下方面不同。如圖19所示,若將GND環路電感器30中之線路電極9相對於接地電極10之高度設為H,則本實施形態中,於1個積層體1之內部,高度H並不固定。本實施形態中,於1個積層體1之內部刻意地混合配置有高度H不同之複數個GND環路電感器。該構成可如以下般表現。
{3}本實施形態之積層帶通濾波器中,積層體1包含藉由複數個LC並聯共振器20中之彼此鄰接之任兩個LC並聯共振器所分別夾持之第1共振器間間隙及第2共振器間間隙,位於上述第1共振器間間隙之GND環路電感器30中之線路電極9相對於接地電極10高度、與位於上述第2共振器間間隙之GND環路電感器30中之線路電極9相對於接地電極10之高度不同。
本實施形態之積層帶通濾波器中,將積層體1之內部具備之構造之立體圖表示於圖20。將4個LC並聯共振器20以排成一行之方式配置,於LC並聯共振器20彼此之間按照順序分別配置有GND環路電感器31、32、33。GND環路電感器31、33之層間連接導體間之長度相同,僅GND環路電感器32之層間連接導體間之長度增大。將該些3個GND環路電感器31、32、33之高度均設為H1,使高度H1如以下般發生變化而進行模擬。
(試樣3-1)
設想將高度H1設為0.25mm之積層帶通濾波器,並作為試樣3-1。
試樣3-1中,藉由模擬而算出S參數。將其結果表示於圖21。該頻率特性中,通帶之反射特性之最差值為-26.7dB。
(試樣3-2)
設想將高度H1設為0.20mm之積層帶通濾波器,並作為試樣3-2。
試樣3-2中,藉由模擬而算出S參數。將其結果表示於圖22。該頻率特性中,通帶之反射特性之最差值為-17.1dB。
(試樣3-3)
設想將高度H1設為0.15mm之積層帶通濾波器,並作為試樣3-3。
試樣3-3中,藉由模擬而算出S參數。將其結果表示於圖23。該頻率特性中,通帶之反射特性之最差值為-14.6dB。
(試樣3-4)
設想將高度H1設為0.10mm之積層帶通濾波器,並作為試樣3-4。
試樣3-4中,藉由模擬而算出S參數。將其結果表示於圖24。該頻率特性中,通帶之反射特性之最差值為-13.7dB。
根據以上之結果可知,可藉由形成GND環路電感器,且使GND環路電感器之高度發生變化,而調整最佳阻抗特性。可知GND環路電感器之高度越小,通帶之低頻側之反射特性越劣化,通帶之中央之反射特性越得到改善。然而,因重要的是通帶之整體之反射特性優良,故可知本模擬之結果中,藉由將高度設為0.25mm而可獲得最佳特性。
(實施形態4)
(構成)
參照圖25~圖41,對依據本發明之實施形態4中之積層帶通濾波器進行說明。本實施形態之積層帶通濾波器中,亦於積層體1之內部,將複數個LC並聯共振器20以排成一行之方式配置,於LC並聯共振器20彼此之間分別配置有GND環路電感器30,就該方面而言與實施形態1相同。然而,本實施形態中,於以下之方面不同。本實施形態中,於1個積層體1之內部,高度H、長度W均發生變化。本實施形態中,於1個積層體1之內部刻意地混合配置有高度H、長度W不同之複數個GND環路電感器。該構成可如以下般表現。
{2′}本實施形態之積層帶通濾波器中,積層體1包含藉由上述複數個LC並聯共振器中之彼此鄰接之任兩個LC並聯共振器所分別夾持之第1共振器間間隙及第2共振器間間隙,位於上述第1共振器間間隙之GND環路電感器30中之通過線路電極9之區間之長度、與位於上述第2共振器間間隙之GND環路電感器30中之通過線路電極9之區間之長度不同。
{4}進而本實施形態之積層帶通濾波器中,位於上述第1共振器間間隙之GND環路電感器30中之線路電極9相對於接地電極10之高度、與位於上述第2共振器間間隙之GND環路電感器30中之線路電極9相對於接地電極10之高度不同。
作為本實施形態之積層帶通濾波器,設想試樣4-1與試樣4-2。
(試樣4-1)
將試樣4-1之各層個別地以俯視圖而表示者表示於圖25。該積層帶通
濾波器中所含之介電體層自上起依序由第1層~第9層表示。
(試樣4-2)
將試樣4-2之各層個別地以俯視圖而表示者表示於圖26。
將本實施形態之積層帶通濾波器中積層體1之內部具備之構造之立體圖表示於圖27。
圖27中,3個GND環路電感器31、32、33之高度設為A、B、A。即,GND環路電感器31、33為相同高度A,僅GND環路電感器32為不同之高度B。首先,使高度A為固定而使高度B發生變化。
(試樣4-3)
設想將高度A設為0.25mm、將高度B設為0.15mm之積層帶通濾波器,並作為試樣4-3。
試樣4-3中,藉由模擬而算出S參數。將其結果表示於圖28及圖29。該頻率特性中,通帶之反射特性之最差值為-9.9dB。而且,通帶之阻抗之偏差為△63.8Ω。
(試樣4-4)
設想將高度A設為0.25mm、將高度B設為0.20mm之積層帶通濾波器,並作為試樣4-4。
試樣4-4中,藉由模擬而算出S參數。將其結果表示於圖30及圖31。該頻率特性中,通帶之反射特性之最差值為-14.0dB。而且,通帶之阻抗之偏差為△35.1Ω。
(試樣4-5)
設想將高度A設為0.25mm、將高度B設為0.25mm之積層帶通濾波器,
並作為試樣4-5。
試樣4-5中,藉由模擬而算出S參數。將其結果表示於圖32及圖33。該頻率特性中,通帶之反射特性之最差值為-20.5dB。而且,通帶之阻抗之偏差為△1.7Ω。
(試樣4-6)
設想將高度A設為0.25mm、將高度B設為0.3mm之積層帶通濾波器,並作為試樣4-6。
試樣4-6中,藉由模擬而算出S參數。將其結果表示於圖34及圖35。該頻率特性中,通帶之反射特性之最差值為-17.0dB。而且,通帶之阻抗之偏差為△1.7Ω。
若對相當於使高度A為固定而使高度B發生變化之試樣4-3~試樣4-6之結果進行比較,則可知當高度B為0.25mm時,S11之值最大,史密斯圖中曲線集中於中央(參照圖33)。據此,可知通帶內之輸入輸出之阻抗為固定,反射特性之值得到改善。
其次,使高度B為固定而使高度A發生變化。
(試樣4-7)
設想將高度A設為0.20mm、將高度B設為0.25mm之積層帶通濾波器,並作為試樣4-7。
試樣4-7中,藉由模擬而算出S參數。將其結果表示於圖36及圖37。該頻率特性中,通帶之反射特性之最差值為-22.1dB。而且,通帶之阻抗之偏差為△8.7Ω。
(試樣4-8)
設想將高度A設為0.15mm、將高度B設為0.25mm之積層帶通濾波器,並作為試樣4-8。
試樣4-8中,藉由模擬而算出S參數。將其結果表示於圖38及圖39。該頻率特性中,通帶之反射特性之最差值為-14.0dB。而且,通帶之阻抗之偏差為△19.4Ω。
(試樣4-9)
設想將高度A設為0.10mm、將高度B設為0.25mm之積層帶通濾波器,並作為試樣4-9。
試樣4-9中,藉由模擬而算出S參數。將其結果表示於圖40及圖41。該頻率特性中,通帶之反射特性之最差值為-11.4dB。而且,通帶之阻抗之偏差為△31.2Ω。
若對相當於使高度B為固定而使高度A發生變化之試樣4-5、試樣4-7~試樣4-9之結果進行比較,則可知為如下結果,即,隨著高度A降低而S11之值劣化,當高度A之值為0.25mm時通帶之阻抗偏差小(參照圖33)。
根據以上之結果可知,藉由形成GND環路電感器,且使GND環路電感器之形狀發生變化,而可微調各共振器之耦合。藉此,可實現所需之通帶特性。
(實施形態5)
對依據本發明之實施形態5之積層帶通濾波器進行說明。
{5}本實施形態之積層帶通濾波器中,當將積層體1所含之複數個LC並聯共振器20之排列之一端作為輸入側,將另一端作為輸出
側時,上述輸入側與上述輸出側之磁性耦合狀態為對稱。雖然至此之實施形態中尚不具備該條件,但於輸入輸出阻抗相同之設計之情形時,較佳為如上述般輸入側與輸出側之磁性耦合狀態對稱。
另外,上述各實施形態中,表示了如下示例:於1個積層體中排列有4個LC並聯共振器,於該些LC並聯共振器彼此之間逐個配置GND環路電感器,藉此排列有合計為3個之GND環路電感器,但LC並聯共振器之個數、GND環路電感器之個數並不限於此處所示者。只要為排列有2個以上之LC並聯共振器之情形,則可期待與藉由在上述各者之間配置GND環路電感器分別相同之效果。於1個積層體中排列有複數個LC並聯共振器之情形時,並非必須於該LC並聯共振器間之間隙之全部配置GND環路電感器。亦可僅於一部分之間隙配置GND環路電感器。另外,1個GND環路電感器中,線路電極不限於1根亦可為多根。例如亦可於1個GND環路電感器中將線路電極設為2層以上之並列構造。1個GND環路電感器中,連接於線路電極之層間連接導體之數量不限於2個,亦可為其他數量。關於連接於線路電極之層間連接導體間之長度,亦可混合存在多種長度。
另外,亦可將上述實施形態中之複數個加以適當組合而採用。另外,此次揭示之上述實施形態之所有方面均為例示而非限制性者。本發明之範圍並非由上述說明而是由申請專利範圍所表示,且包含與申請專利範圍均等之含義及範圍內之所有變更。
6‧‧‧層間連接導體
7‧‧‧電容器電極
7a‧‧‧第1電容器電極
7b‧‧‧第2電容器電極
8‧‧‧電感器線路電極
8a‧‧‧第1電感器線路電極
8b‧‧‧第2電感器線路電極
9‧‧‧線路電極
10‧‧‧接地電極
20‧‧‧LC並聯共振器
20a‧‧‧第1LC並聯共振器
20b‧‧‧第2LC並聯共振器
30‧‧‧GND環路電感器
90‧‧‧積層方向
91‧‧‧第1方向
93、94、95‧‧‧捲繞軸
Claims (5)
- 一種積層帶通濾波器,於積層有複數個介電體層之積層體之內部包含複數個LC並聯共振器,若將上述複數個LC並聯共振器中之彼此鄰接之兩個設為第1LC並聯共振器及第2LC並聯共振器,則上述第1LC並聯共振器為捲繞軸以於上述積層體之內部與和上述積層方向垂直之第1方向平行之方式配置之環路形狀,上述第1LC並聯共振器包含下述部分,即,該部分係配置於上述複數個介電體層中之任一層之表面之接地電極、第1電容器電極及第1電感器線路電極,藉由沿上述積層體之積層方向延伸之複數個層間連接導體而按照上述接地電極-上述第1電感器線路電極-上述第1電容器電極之順序電性連接而成,上述第1LC並聯共振器包含上述接地電極之一部分與上述第1電容器電極之至少一部分彼此對向而形成電容之部分,上述接地電極與上述第1電容器電極配置於不同之層,上述第2LC並聯共振器為捲繞軸以與上述第1方向平行之方式配置之環路形狀,上述第2LC並聯共振器包含下述部分,即,該部分係上述接地電極、配置於上述複數個介電體層中之任一層之表面之第2電容器電極及第2電感器線路電極,藉由沿上述積層體之積層方向延伸之複數個層間連接導體而按照上述接地電極-上述第2電感器線路電極-上述第2電容器電極之順序電性連接而成, 上述第2LC並聯共振器包含上述接地電極之一部分與上述第2電容器電極之至少一部分彼此對向而形成電容之部分,上述接地電極與上述第2電容器電極配置於不同之層,從上述第1方向觀察時,由上述第1LC並聯共振器包圍之區域與由上述第2LC並聯共振器包圍之區域係於至少一部分彼此重疊,於上述第1LC並聯共振器與上述第2LC並聯共振器之間配置有GND環路電感器,該GND環路電感器係上述接地電極及配置於上述複數個介電體層中之任一層之表面之線路電極藉由沿上述積層體之積層方向延伸之層間連接導體,呈按照上述接地電極-上述線路電極-上述接地電極之順序之閉合環路形狀而電性連接,且以該閉合環路形狀之捲繞軸與上述第1方向平行之方式配置;從上述第1方向觀察時,由上述GND環路電感器包圍之區域之至少一部分重疊於由上述第1LC並聯共振器包圍之區域與由上述第2LC並聯共振器包圍之區域重合之區域。
- 如申請專利範圍第1項之積層帶通濾波器,其中,上述積層體包含藉由上述複數個LC並聯共振器中之彼此鄰接之任兩個LC並聯共振器所分別夾持之第1共振器間間隙及第2共振器間間隙,位於上述第1共振器間間隙之GND環路電感器中之通過上述線路電極之區間之長度、與位於上述第2共振器間間隙之GND環路電感器中之通過上述線路電極之區間之長度不同。
- 如申請專利範圍第1項之積層帶通濾波器,其中,上述積層體包含藉由上述複數個LC並聯共振器中之彼此鄰接之任兩 個LC並聯共振器所分別夾持之第1共振器間間隙及第2共振器間間隙,位於上述第1共振器間間隙之GND環路電感器中之上述線路電極相對於上述接地電極之高度、與位於上述第2共振器間間隙之GND環路電感器中之上述線路電極相對於上述接地電極之高度不同。
- 如申請專利範圍第2項之積層帶通濾波器,其中,位於上述第1共振器間間隙之GND環路電感器中之上述線路電極相對於上述接地電極之高度、與位於上述第2共振器間間隙之GND環路電感器中之上述線路電極相對於上述接地電極之高度不同。
- 如申請專利範圍第1至4項中任一項之積層帶通濾波器,其中,當將上述積層體中所含之上述複數個LC並聯共振器之排列之一端作為輸入側,將另一端作為輸出側時,上述輸入側與上述輸出側之磁性耦合狀態為對稱。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015196076 | 2015-10-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201714403A TW201714403A (zh) | 2017-04-16 |
TWI581562B true TWI581562B (zh) | 2017-05-01 |
Family
ID=58427393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105120164A TWI581562B (zh) | 2015-10-01 | 2016-06-27 | Laminated bandpass filter |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6369638B2 (zh) |
CN (1) | CN108028634B (zh) |
TW (1) | TWI581562B (zh) |
WO (1) | WO2017056620A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7078915B2 (ja) * | 2018-11-22 | 2022-06-01 | 株式会社村田製作所 | 共振素子、フィルタ、およびダイプレクサ |
CN113228409B (zh) * | 2018-12-20 | 2022-05-27 | 京瓷Avx元器件公司 | 包括具有精确控制电容面积的电容器的多层电子装置 |
JP7352145B2 (ja) * | 2019-07-22 | 2023-09-28 | 株式会社村田製作所 | ダイプレクサ |
CN114141472B (zh) * | 2021-01-19 | 2024-01-16 | 西安电子科技大学 | 基于穿透通孔的高集成度高屏蔽的变压器结构 |
CN114285387B (zh) * | 2021-12-09 | 2023-05-09 | 电子科技大学 | 一种小型lc滤波器及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0935936A (ja) * | 1995-07-19 | 1997-02-07 | Murata Mfg Co Ltd | インダクタ内蔵電子部品 |
JP2006054207A (ja) * | 2002-08-29 | 2006-02-23 | Ajinomoto Co Inc | インダクタンス素子、インダクタンス素子内蔵多層基板、半導体チップ及びチップ型インダクタンス素子 |
WO2007119356A1 (ja) * | 2006-04-14 | 2007-10-25 | Murata Manufacturing Co., Ltd. | 積層帯域通過フィルタ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4051307B2 (ja) * | 2003-03-04 | 2008-02-20 | コーア株式会社 | 積層型バンドパスフィルタ |
CN100435408C (zh) * | 2006-12-12 | 2008-11-19 | 中国电子科技集团公司第五十五研究所 | 基于mems技术的层叠式滤波器 |
TW200908430A (en) * | 2007-05-18 | 2009-02-16 | Murata Manufacturing Co | Stacked bandpass filter |
CN103095245B (zh) * | 2008-01-17 | 2016-09-28 | 株式会社村田制作所 | 叠层型谐振器和叠层型滤波器 |
TWI398984B (zh) * | 2008-05-23 | 2013-06-11 | Murata Manufacturing Co | Laminated bandpass filter |
TWI492446B (zh) * | 2010-11-19 | 2015-07-11 | Murata Manufacturing Co | Electronic Parts |
JP5821914B2 (ja) * | 2013-08-28 | 2015-11-24 | 株式会社村田製作所 | 高周波部品 |
-
2016
- 2016-06-27 TW TW105120164A patent/TWI581562B/zh active
- 2016-07-07 CN CN201680053262.1A patent/CN108028634B/zh active Active
- 2016-07-07 WO PCT/JP2016/070141 patent/WO2017056620A1/ja active Application Filing
- 2016-07-07 JP JP2017542947A patent/JP6369638B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0935936A (ja) * | 1995-07-19 | 1997-02-07 | Murata Mfg Co Ltd | インダクタ内蔵電子部品 |
JP2006054207A (ja) * | 2002-08-29 | 2006-02-23 | Ajinomoto Co Inc | インダクタンス素子、インダクタンス素子内蔵多層基板、半導体チップ及びチップ型インダクタンス素子 |
WO2007119356A1 (ja) * | 2006-04-14 | 2007-10-25 | Murata Manufacturing Co., Ltd. | 積層帯域通過フィルタ |
Also Published As
Publication number | Publication date |
---|---|
JP6369638B2 (ja) | 2018-08-08 |
CN108028634B (zh) | 2019-03-12 |
TW201714403A (zh) | 2017-04-16 |
WO2017056620A1 (ja) | 2017-04-06 |
JPWO2017056620A1 (ja) | 2018-08-09 |
CN108028634A (zh) | 2018-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI581562B (zh) | Laminated bandpass filter | |
US10110191B2 (en) | High-frequency laminated component and laminated high-frequency filter | |
TWI492446B (zh) | Electronic Parts | |
TWI639305B (zh) | 電子零件 | |
TWI581496B (zh) | Diplexer | |
TWI594572B (zh) | 電子零件 | |
JP5907124B2 (ja) | 高周波部品およびフィルタ部品 | |
JP5621823B2 (ja) | 高周波フィルタ | |
TW201929428A (zh) | 積層帶通濾波器 | |
JP5799918B2 (ja) | フィルタ | |
US9013249B2 (en) | Electronic component | |
WO2013069419A1 (ja) | 積層型lcフィルタ | |
TWI572084B (zh) | filter | |
TW201807879A (zh) | 積層濾波器 | |
TWI505300B (zh) | Electronic Parts | |
JP5614495B2 (ja) | 電子部品 | |
JP7078915B2 (ja) | 共振素子、フィルタ、およびダイプレクサ | |
US20120001703A1 (en) | Electronic component | |
CN107404298B (zh) | 高通滤波器 | |
JP2009267811A (ja) | バンドパスフィルタ及び積層型バンドパスフィルタ。 | |
JP2020058044A (ja) | ハイパスフィルタ |