CN108028634B - 层叠带通滤波器 - Google Patents

层叠带通滤波器 Download PDF

Info

Publication number
CN108028634B
CN108028634B CN201680053262.1A CN201680053262A CN108028634B CN 108028634 B CN108028634 B CN 108028634B CN 201680053262 A CN201680053262 A CN 201680053262A CN 108028634 B CN108028634 B CN 108028634B
Authority
CN
China
Prior art keywords
mentioned
electrode
resonator
parallel
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680053262.1A
Other languages
English (en)
Other versions
CN108028634A (zh
Inventor
谷口哲夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN108028634A publication Critical patent/CN108028634A/zh
Application granted granted Critical
Publication of CN108028634B publication Critical patent/CN108028634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/09Filters comprising mutual inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

层叠带通滤波器在层叠有多个电介质层的层叠体的内部包括多个LC并联谐振器(20),在第一LC并联谐振器(20a)与第二LC并联谐振器(20b)之间配置有GND环路电感器(30),该GND环路电感器(30)被配置为接地电极(10)以及线路电极(9)通过沿层叠方向(90)延伸的层间连接导体(6)而电连接成闭环形状,并且该闭环形状的卷绕轴(95)成为第一方向(91),在从第一方向(91)观察时,被第一LC并联谐振器(20a)围起的区域和被第二LC并联谐振器(20b)围起的区域相重叠的区域与被GND环路电感器(30)围起的区域的至少一部分重叠。

Description

层叠带通滤波器
技术领域
本发明涉及层叠带通滤波器。
背景技术
以往,作为适合小型化、低成本化的高频的带通滤波器,公知有层叠带通滤波器。在国际公开第2007/119356号小册子(专利文献1)中记载有层叠带通滤波器的一个例子。该层叠带通滤波器在层叠有多个电介质层的层叠体的内部具备多个LC并联谐振器。在各LC并联谐振器中,电容器电极和线路电极通过导体通孔连接而构成环路形状的电感器结构体。将由该环路形状的电感器结构体围绕的有限的平面区域称为“环路面”。在层叠带通滤波器中,各LC并联谐振器的环路面彼此重叠。在这样的层叠带通滤波器中,因为环路面彼此重叠,所以能够提高相邻的LC并联谐振器间的耦合度,能够实现宽带化。然而,在具备由多个LC并联谐振器构成的带通滤波器的电子部件中,为了得到所希望的特性,不仅需要提高LC并联谐振器间的耦合度,也有相反需要降低LC并联谐振器间的耦合度的情况,LC并联谐振器间的耦合度成为决定滤波器的通频带特性的阻抗的重要的设计参数。
在上述的层叠带通滤波器中,多个LC并联谐振器在层叠体内排列成1列,但为了调整彼此相邻的LC并联谐振器彼此之间的耦合状态,有调整LC并联谐振器的环路面彼此之间的距离这样的方法、调整LC并联谐振器的环路面彼此的重叠状态这样的方法等。但是,若要用这些方法进行设计,则需要调整LC并联谐振器彼此的物理距离,所以也对层叠体整体的尺寸造成影响。即,为了实现所希望的耦合状态,也有需要增大层叠体的尺寸的情况,该情况下,阻碍了层叠带通滤波器的小型化。为了防止这种情况,也考虑在电感器结构体间以平面状设置空隙部,调整LC并联谐振器间的耦合的结构,但在该结构中,由于会使线圈的Q值劣化,所以这会导致作为滤波器的插入损失恶化。
在国际公开第2012/133167号小册子(专利文献2)记载有通过调整LC并联谐振器的环路面的角度来调整耦合度。
专利文献1:国际公开第2007/119356号小册子
专利文献2:国际公开第2012/133167号小册子
即使通过调整环路面的角度来调整耦合度,作为调整了角度的结果,也有在环路面彼此之间产生大的空间的情况。在这样的情况下,由于在层叠体的有限的空间内产生不必要的空间,所以不适合层叠体的小型化、集成化。
发明内容
鉴于此,本发明的目的在于,提供能够不会不利于层叠体整体的小型化、集成化,并且也不太使特性劣化地调整LC并联谐振器彼此的耦合度的层叠带通滤波器。
为了实现上述目的,基于本发明的层叠带通滤波器是在层叠有多个电介质层的层叠体的内部包括多个LC并联谐振器的层叠带通滤波器,若将上述多个LC并联谐振器中的彼此相邻的2个LC并联谐振器作为第一LC并联谐振器以及第二LC并联谐振器,则上述第一LC并联谐振器是被配置为卷绕轴在上述层叠体的内部与和上述层叠方向垂直的第一方向平行的环路形状。上述第一LC并联谐振器包括配置于上述多个电介质层中的任意一个的表面的接地电极、第一电容器电极以及第一电感器线路电极通过沿上述层叠体的层叠方向延伸的多个层间连接导体按照上述接地电极-上述第一电感器线路电极-上述第一电容器电极这一顺序电连接的部分。上述第一LC并联谐振器包括上述接地电极的一部分和上述第一电容器电极的至少一部分相互对置而形成电容的部分。上述接地电极和上述第一电容器电极配置于不同的层。上述第二LC并联谐振器是配置为卷绕轴与上述第一方向平行的环路形状。上述第二LC并联谐振器包括上述接地电极、配置于上述多个电介质层中的任意一个的表面的第二电容器电极以及第二电感器线路电极通过沿上述层叠体的层叠方向延伸的多个层间连接导体按照上述接地电极-上述第二电感器线路电极-上述第二电容器电极这一顺序电连接的部分。上述第二LC并联谐振器包括上述接地电极的一部分与上述第二电容器电极的至少一部分相互对置而形成电容的部分。上述接地电极和上述第二电容器电极配置于不同的层。在从上述第一方向观察时,被上述第一LC并联谐振器围起的区域和被上述第二LC并联谐振器围起的区域至少一部分相互重叠。在上述第一LC并联谐振器与上述第二LC并联谐振器之间配置有GND环路电感器,该GND环路电感器被配置为上述接地电极以及配置于上述多个电介质层中的任意一个的表面的线路电极通过沿上述层叠体的层叠方向延伸的层间连接导体电连接成上述接地电极-上述线路电极-上述接地电极这一顺序的闭环形状,并且该闭环形状的卷绕轴与上述第一方向平行。在从上述第一方向观察时,被上述第一LC并联谐振器围起的区域和被上述第二LC并联谐振器围起的区域相重叠的区域与被上述GND环路电感器围起的区域的至少一部分重叠。
发明效果
在基于本发明的层叠带通滤波器中,能够不会不利于层叠体整体的小型化、集成化地调整LC并联谐振器彼此的耦合度。
附图说明
图1是基于本发明的实施方式1中的层叠带通滤波器的立体图。
图2是基于本发明的实施方式1中的层叠带通滤波器的内部所配置的导电性结构体的主要部分的立体图。
图3是图2中的一部分的放大图。
图4是关于图3中的IV-IV线的向视剖视图。
图5是关于图3中的V-V线的向视剖视图。
图6是示意性地表示被围起的区域的位置关系的立体图。
图7是基于本发明的实施方式1中的层叠带通滤波器的等效电路图。
图8是样品1-1的内部的结构体的立体图。
图9是通过基于样品1-1的模拟而得到的S参数的图表。
图10是样品1-2的内部的结构体的立体图。
图11是基于本发明的实施方式2中的层叠带通滤波器的内部所配置的GND环路电感器的第一例的说明图。
图12是基于本发明的实施方式2中的层叠带通滤波器的内部所配置的GND环路电感器的第二例的说明图。
图13是将基于本发明的实施方式2中的层叠带通滤波器所包含的各层分别独立地以俯视图示出的图。
图14是通过基于样品2-1的模拟而得到的S参数的图表。
图15是通过基于样品2-2的模拟而得到的S参数的图表。
图16是通过基于样品2-3的模拟而得到的S参数的图表。
图17是将比较例1的各层分别独立地以俯视图示出的图。
图18是通过基于比较例1的模拟而得到的S参数的图表。
图19是基于本发明的实施方式3中的层叠带通滤波器的内部所配置的GND环路电感器的第一例的说明图。
图20是基于本发明的实施方式3中的层叠带通滤波器的内部的结构体的立体图。
图21是通过基于样品3-1的模拟而得到的S参数的图表。
图22是通过基于样品3-2的模拟而得到的S参数的图表。
图23是通过基于样品3-3的模拟而得到的S参数的图表。
图24是通过基于样品3-4的模拟而得到的S参数的图表。
图25是将基于本发明的实施方式4中的样品4-1所包含的各层分别独立地以俯视图示出的图。
图26是将基于本发明的实施方式4中的样品4-2所包含的各层分别独立地以俯视图示出的图。
图27是基于本发明的实施方式4中的层叠带通滤波器的内部的结构体的立体图。
图28是通过基于样品4-3的模拟而得到的S参数的图表。
图29是通过基于样品4-3的模拟而得到的S参数的史密斯圆图。
图30是通过基于样品4-4的模拟而得到的S参数的图表。
图31是通过基于样品4-4的模拟而得到的S参数的史密斯圆图。
图32是通过基于样品4-5的模拟而得到的S参数的图表。
图33是通过基于样品4-5的模拟而得到的S参数的史密斯圆图。
图34是通过基于样品4-6的模拟而得到的S参数的图表。
图35是通过基于样品4-6的模拟而得到的S参数的史密斯圆图。
图36是通过基于样品4-7的模拟而得到的S参数的图表。
图37是通过基于样品4-7的模拟而得到的S参数的史密斯圆图。
图38是通过基于样品4-8的模拟而得到的S参数的图表。
图39是通过基于样品4-8的模拟而得到的S参数的史密斯圆图。
图40是通过基于样品4-9的模拟而得到的S参数的图表。
图41是通过基于样品4-9的模拟而得到的S参数的史密斯圆图。
具体实施方式
附图中示出的尺寸比不一定忠实地按照实际表示,也有为了方便说明而夸张地表示尺寸比的情况。
在以下的说明中提及上或者下的概念时,并不是指绝对的上或者下,而是指图示出的姿势中的相对的上或者下。
(实施方式1)
参照图1~图7,对基于本发明的实施方式1中的层叠带通滤波器101进行说明。
在图1示出本实施方式中的层叠带通滤波器101的外观的一个例子。层叠带通滤波器101的外形大致是直六面体。层叠带通滤波器101具备层叠有多个电介质层2的层叠体1。在层叠体1的侧面设置有必要的电极。在图1所示的例子中,层叠体1在俯视时是长方形,在俯视时成为短边的相互对置的侧面设置有输入输出电极17a、17b。在俯视时成为长边的相互对置的侧面设置有外部接地电极18a、18b。此外,这里图示出的仅仅是一个例子,输入输出电极17a、17b、外部接地电极18a、18b的位置、形状不限于此。
在本实施方式的层叠带通滤波器101中,在层叠体1的内部配置有几个导体图案、层间连接导体等。导体图案可以是对预先形成于电介质层2的表面的导体箔进行图案化而得到的。导体箔可以是铜箔。为了得到在表面配置有所希望的导体图案的电介质层2,可以使用单面带铜箔的树脂片来对铜箔进行图案化以便仅在所希望的区域残留铜箔。在层叠带通滤波器101中,通过层叠在表面具备导体图案的电介质层2而成为层叠体1,从而在层叠体1的内部实现包括多个LC并联谐振器的所希望的导电性结构体。
在图2示出在层叠体1的内部配置的导电性结构体的主要部分。接地电极10也利用在任一电介质层2的表面形成的导体图案来设置。这里将接地电极10作为简单的1个长方形的导体图案示出,但实际上也可以具有更复杂的形状。例如,接地电极10也可以部分或者整体成为双重结构。在层叠体1的内部配置为多个LC并联谐振器20排列成一列。在图2所示的例子中,例如排列有4个LC并联谐振器20。在LC并联谐振器20彼此之间分别配置有GND环路电感器30。图2所示的仅是主要部分,在层叠体1的内部,除了如图2所示的以外也可以适当地配置由导电体构成的结构体。
在图3示出关注图2所示的结构中的一部分并放大的部分。为了方便说明,在图3中与图2相比夸张地放大显示一部分的尺寸。在图2以及图3中,各层间连接导体6如沿上下方向延伸的棒那样显示,但实际上各层间连接导体6也可以是在多个电介质层2中的至少一部分形成贯通孔以便沿厚度方向贯通并将在该贯通孔的内部配置导体而形成的部件沿上下方向连接的导体。因此,各层间连接导体6不限于一体的棒状部件,可以是遍及多层沿厚度方向将在每1层分别独立地形成的层间连接导体连接的部件。
在图4示出关于图3中的IV-IV线的向视剖视图,在图5示出关于V-V线的向视剖视图。这些结构的周围被电介质层2填充,但电介质层2被省略图示。
层叠带通滤波器101是在层叠有多个电介质层2的层叠体1的内部包括多个LC并联谐振器20的层叠带通滤波器。如图3所示,若将多个LC并联谐振器20中的彼此相邻的2个LC并联谐振器20作为第一LC并联谐振器20a以及第二LC并联谐振器20b,则第一LC并联谐振器20a是配置为卷绕轴93在层叠体1的内部与和层叠方向90垂直的第一方向91平行的环路形状。第一LC并联谐振器20a包括配置于多个电介质层2中的任意一个的表面的接地电极10、第一电容器电极7a以及第一电感器线路电极8a通过沿层叠体1的层叠方向90延伸的多个层间连接导体6按照接地电极10-第一电感器线路电极8a-第一电容器电极7a这样的顺序电连接的部分。第一LC并联谐振器20a包括接地电极10的一部分和第一电容器电极7a的至少一部分相互对置而形成电容的部分(参照图4)。接地电极10和第一电容器电极7a被配置于不同的层。
第二LC并联谐振器20b是配置为卷绕轴94与第一方向91平行的环路形状。第二LC并联谐振器20b包括接地电极10、配置于多个电介质层2中的任意一个的表面的第二电容器电极7b以及第二电感器线路电极8b通过沿层叠体1的层叠方向90延伸的多个层间连接导体6按照接地电极10-第二电感器线路电极8b-第二电容器电极7b这样的顺序电连接的部分。第二LC并联谐振器20b包括接地电极10的一部分和第二电容器电极7b的至少一部分相互对置而形成电容的部分。接地电极10和第二电容器电极7b被配置于不同的层。
在从第一方向91观察时,被第一LC并联谐振器20a围起的区域和被第二LC并联谐振器20b围起的区域至少一部分相互重叠。
在第一LC并联谐振器20a与第二LC并联谐振器20b之间配置有GND环路电感器30。GND环路电感器30被配置为接地电极10以及配置于多个电介质层2中的任意一个的表面的线路电极9通过沿层叠体1的层叠方向90延伸的层间连接导体6电连接成接地电极10-线路电极9-接地电极10这一顺序的闭环形状(参照图5)。GND环路电感器30被配置为该闭环形状的卷绕轴95与第一方向91平行(参照图3)。
在图6示出用立体图示意性地表示被图3所示的第一LC并联谐振器20a、第二LC并联谐振器20b、以及GND环路电感器30的每一个围起的区域的位置关系。在图6中,将各区域像屏幕一样示意性地表示。各区域大致是长方形。如图6所示,在从第一方向91观察时,被GND环路电感器30围起的区域30r的至少一部分与被第一LC并联谐振器20a围起的区域20ar和被第二LC并联谐振器20b围起的区域20br相重叠的区域重叠。在该例中,在从第一方向91观察时,区域20ar和区域20br一致而完全地重叠。区域30r的面积小于区域20ar、20br。区域30r与区域20ar、20br相重叠的区域的一部分重叠。
在图7示出层叠带通滤波器101的整体的等效电路图。彼此相邻的LC并联谐振器彼此之间的感应耦合被表示为M1、M2、M3。GND环路电感器被表示为G1、G2、G3。LC并联谐振器与GND环路电感器之间的感应耦合被表示为MG11、MG21、MG22、MG32、MG33、MG43。
在本实施方式的层叠带通滤波器中,通过在LC并联谐振器20彼此之间配置GND环路电感器30,而成为GND环路电感器30妨碍从LC并联谐振器20产生的磁通的形状,其结果,成为抑制LC并联谐振器20彼此的耦合的形状。因此,能够根据GND环路电感器30的配置方式,来调整LC并联谐振器20彼此的感应耦合。由于GND环路电感器30的闭环形状能够任意地设定,所以谐振器间耦合的设计自由度提高。其结果,易于实现所希望的频率特性。在本实施方式中,特别由于是不配置阻断磁场那样的电极的结构,所以能够将电感器的Q值劣化的程度抑制得较小,能够将插入损耗抑制得较小。
在本实施方式中,由于配置为在LC并联谐振器20彼此之间插入有GND环路电感器30的形状,GND环路电感器30在卷绕轴方向不需要太大的空间,所以能够不过分增大层叠体1的尺寸就实现。不妨碍层叠体1甚至层叠带通滤波器101的小型化。因此,在本实施方式中的层叠带通滤波器中,不会不利于层叠体整体的小型化、集成化,并且能够在将LC并联谐振器间的距离抑制得小的同时调整LC并联谐振器彼此的耦合度。
(样品1-1)
假定在层叠体1的内部具备如图8中用立体图所示的结构体的层叠带通滤波器作为样品1-1。在图8中,与图2不同,也表示了周边的其他的导电体。4个LC并联谐振器20排列成1列,在彼此相邻的LC并联谐振器20彼此之间分别配置有GND环路电感器30。在图8中,设置于3处的GND环路电感器30中的仅中央的一个被表示为层间连接导体间的长度长的形状,但正确的是设置于3处的GND环路电感器30均是层间连接导体间的长度相同且是相同的形状。在样品1-1中,相对于接地电极10的LC并联谐振器20的高度是0.45mm,GND环路电感器30的高度为0.25mm。一个GND环路电感器30中的层间连接导体6间的长度为0.7mm。相对于配置于下侧的接地电极10的GND环路电感器30的高度小于相对于接地电极10的LC并联谐振器20的高度。即,在层叠体1的内部,线路电极9位于比电感器线路电极8低的位置。
在样品1-1中,通过模拟计算出S参数。即,计算出各频率下的S11、S21以及S22。在图9示出其结果。在图中,将S11、S21以及S22分别记载为S(1,1)、S(2,1)、S(2,2)。在示出模拟结果的以下的图中也同样。如图9所示,在样品1-1中,能够得到可以成为使所希望的频带通过的带通滤波器的特性。在该频率特性中,通频带的反射特性的最差值是-15.1dB。
(样品1-2)
假定在层叠体1的内部具备如图10中用立体图所示的结构体的层叠带通滤波器作为样品1-2。在该实施例中,设置于3处的GND环路电感器30也均是相同的形状。与样品1-1不同,相对于接地电极10的GND环路电感器30的高度大于相对于接地电极10的LC并联谐振器20的高度。即,在层叠体1的内部,线路电极9位于比电感器线路电极8高的位置。如图10所示,也可以通过使GND环路电感器30的高度大于LC并联谐振器20的高度,来调整LC并联谐振器彼此的耦合。
在实施方式1中,示出了GND环路电感器30的高度既可以高于也可以低于LC并联谐振器20的电感器线路电极8。若考虑实现层叠体1的高度降低,则优选GND环路电感器30的高度比LC并联谐振器20的电感器线路电极8低。即,实际上比起样品1-2那样的构成更优选样品1-1那样的构成。
并不局限于GND环路电感器30的高度,也可以改变层间连接导体间的长度。在一个层叠体中配置有多个GND环路电感器的情况下,也可以针对每个分别独立的GND环路电感器改变高度或者层间连接导体间的长度。也可以同时改变高度和层间连接导体间的长度。
(实施方式2)
参照图11~图16,对基于本发明的实施方式2中的层叠带通滤波器进行说明。在本实施方式的层叠带通滤波器中,也在层叠体1的内部配置为多个LC并联谐振器20排列成一列,在LC并联谐振器20彼此之间分别配置有GND环路电感器30这一点与实施方式1相同。但是,在本实施方式中,在层叠体1的内部,如图11以及图12所例示那样,GND环路电感器30中的层间连接导体6间的长度W不是恒定的。这里,将层间连接导体6的中心间距离作为长度W。在本实施方式中,在一个层叠体1的内部有意地混合配置有长度W不同的多个GND环路电感器。该构成能够如以下那样表现。
在本实施方式的层叠带通滤波器中,层叠体1包括被多个LC并联谐振器20中的彼此相邻的任意2个LC并联谐振器分别夹着的第一谐振器间间隙以及第二谐振器间间隙,处于上述第一谐振器间间隙的GND环路电感器30中的通过线路电极9的区间的长度和处于上述第二谐振器间间隙的GND环路电感器中的通过线路电极9的区间的长度不同。
在图13示出将本实施方式中的层叠带通滤波器的各层分别独立地以俯视图示出的图。
在图13中,GND环路电感器的线路电极被表示在从上面数第3层。3个GND环路电感器中的仅第2个、即中央的层间连接导体间的长度长。此时,将第1个以及第3个GND环路电感器的层间连接导体间的长度W固定于0.75mm,并如以下那样改变该第2个GND环路电感器中的层间连接导体间的长度W1来进行模拟。
(样品2-1)
假定长度W1为1.1mm的层叠带通滤波器,作为样品2-1。
在样品2-1中,通过模拟计算出S参数。在图14示出其结果。在该频率特性中,通频带的反射特性的最差值是-26.7dB。
(样品2-2)
假定长度W1为1.3mm的层叠带通滤波器,作为样品2-2。
在样品2-2中,通过模拟计算出S参数。在图15示出其结果。在该频率特性中,通频带的反射特性的最差值是-30.9dB。
(样品2-3)
假定长度W1为0.9mm的层叠带通滤波器,作为样品2-3。
在样品2-3中,通过模拟计算出S参数。在图16示出其结果。在该频率特性中,通频带的反射特性的最差值是-19.6dB。
根据以上的情况可知,通过如样品2-1~样品2-3那样调整长度W,能够调整S11的特性(参照图14~图16)。
(比较例)
作为比较例,假定了不具备GND环路电感器的构成的样品。将其作为比较例1。
在图17示出将比较例1的各层分别独立地以俯视图示出的图。在比较例1中,通过模拟计算出S参数。在图18示出其结果。在该频率特性中,通频带的反射特性的最差值是-16.0dB。
根据该结果可知,带通滤波器的特性(S11、S21)根据GND环路电感器30的有无而改变。并且,能够通过调整GND环路电感器30的层间连接导体间的长度W,来改善通频带的反射特性。该情况下,可知通过使长度W为1.3mm,能够得到最好的特性。
(实施方式3)
参照图19~图24,对基于本发明的实施方式3中的层叠带通滤波器进行说明。在本实施方式的层叠带通滤波器中,也在层叠体1的内部配置为多个LC并联谐振器20排列成一列,并在LC并联谐振器20彼此之间分别配置有GND环路电感器30这一点与实施方式1相同。但是,在本实施方式中,以下的点不同。若如图19所示那样将GND环路电感器30中的相对于接地电极10的线路电极9的高度设为H,则在本实施方式中,在一个层叠体1的内部,高度H不恒定。在本实施方式中,在一个层叠体1的内部有意地混合配置有高度H不同的多个GND环路电感器。该构成能够如以下那样表现。
在本实施方式的层叠带通滤波器中,层叠体1包括被多个LC并联谐振器20中的彼此相邻的任意2个LC并联谐振器分别夹着的第一谐振器间间隙以及第二谐振器间间隙,处于上述第一谐振器间间隙的GND环路电感器30中的相对于接地电极10的线路电极9的高度和处于上述第二谐振器间间隙的GND环路电感器30中的相对于接地电极10的线路电极9的高度不同。
图20示出在本实施方式的层叠带通滤波器中层叠体1的内部所具备的结构的立体图。配置为4个LC并联谐振器20排列成一列,在LC并联谐振器20彼此之间按顺序分别配置有GND环路电感器31、32、33。GND环路电感器31、33的层间连接导体间的长度相同,仅GND环路电感器32的层间连接导体间的长度变大。这3个GND环路电感器31、32、33的高度均是H1,如以下那样改变高度H1来进行模拟。
(样品3-1)
假定高度H1为0.25mm的层叠带通滤波器,作为样品3-1。
在样品3-1中,通过模拟计算出S参数。在图21示出其结果。在该频率特性中,通频带的反射特性的最差值是-26.7dB。
(样品3-2)
假定高度H1为0.20mm的层叠带通滤波器,作为样品3-2。
在样品3-2中,通过模拟计算出S参数。在图22示出其结果。在该频率特性中,通频带的反射特性的最差值是-17.1dB。
(样品3-3)
假定高度H1为0.15mm的层叠带通滤波器,作为样品3-3。
在样品3-3中,通过模拟计算出S参数。在图23示出其结果。在该频率特性中,通频带的反射特性的最差值是-14.6dB。
(样品3-4)
假定高度H1为0.10mm的层叠带通滤波器,作为样品3-4。
在样品3-4中,通过模拟计算出S参数。在图24示出其结果。在该频率特性中,通频带的反射特性的最差值是-13.7dB。
根据以上的结果可知,通过形成GND环路电感器,并改变GND环路电感器的高度,能够调整最佳阻抗特性。可知越减小GND环路电感器的高度,则通频带的低域侧的反射特性越恶化,通频带的中央的反射特性越改善。然而,由于重要的是整个通频带的反射特性良好,所以在本模拟的结果中,可知通过使高度为0.25mm,能够得到最好的特性。
(实施方式4)
参照图25~图41,对基于本发明的实施方式4中的层叠带通滤波器进行说明。在本实施方式的层叠带通滤波器中,也在层叠体1的内部配置为多个LC并联谐振器20排列成一列,在LC并联谐振器20彼此之间分别配置有GND环路电感器30这一点与实施方式1同样。但是,在本实施方式中,以下的点不同。在本实施方式中,在一个层叠体1的内部,使高度H、长度W均改变。在本实施方式中,在一个层叠体1的内部有意地混合配置有高度H、长度W不同的多个GND环路电感器。该构成能够如以下那样表现。
在本实施方式的层叠带通滤波器中,层叠体1包括被上述多个LC并联谐振器中的彼此相邻的任意2个LC并联谐振器分别夹着的第一谐振器间间隙以及第二谐振器间间隙,处于上述第一谐振器间间隙的GND环路电感器30中的通过线路电极9的区间的长度和处于上述第二谐振器间间隙的GND环路电感器30中的通过线路电极9的区间的长度不同。
并且,在本实施方式的层叠带通滤波器中,上述处于第一谐振器间间隙的GND环路电感器30中的相对于接地电极10的线路电极9的高度和上述处于第二谐振器间间隙的GND环路电感器30中的相对于接地电极10的线路电极9的高度不同。
作为本实施方式中的层叠带通滤波器,假定了样品4-1和样品4-2。
(样品4-1)
在图25示出将样品4-1的各层分别独立地以俯视图示出的图。该层叠带通滤波器所包含的电介质层按从上到下的顺序由Lay1~Lay9表示。
(样品4-2)
在图26示出将样品4-2的各层分别独立地以俯视图示出的图。
图27示出在本实施方式的层叠带通滤波器中层叠体1的内部所具备的结构的立体图。
在图27中,3个GND环路电感器31、32、33的高度是A、B、A。即,GND环路电感器31、33是相同的高度A,仅GND环路电感器32是不同的高度B。首先,固定高度A而改变高度B。
(样品4-3)
假定高度A为0.25mm、高度B为0.15mm的层叠带通滤波器,作为样品4-3。
在样品4-3中,通过模拟计算出S参数。在图28以及图29示出其结果。在该频率特性中,通频带的反射特性的最差值是-9.9dB。另外,通频带的阻抗的偏差为Δ63.8Ω。
(样品4-4)
假定高度A为0.25mm、高度B为0.20mm的层叠带通滤波器,作为样品4-4。
在样品4-4中,通过模拟计算出S参数。在图30以及图31示出其结果。在该频率特性中,通频带的反射特性的最差值是-14.0dB。另外,通频带的阻抗的偏差为Δ35.1Ω。
(样品4-5)
假定高度A为0.25mm、高度B为0.25mm的层叠带通滤波器,作为样品4-5。
在样品4-5中,通过模拟计算出S参数。在图32以及图33示出其结果。在该频率特性中,通频带的反射特性的最差值是-20.5dB。另外,通频带的阻抗的偏差为Δ1.7Ω。
(样品4-6)
假定高度A为0.25mm、高度B为0.3mm的层叠带通滤波器,作为样品4-6。
在样品4-6中,通过模拟计算出S参数。在图34以及图35示出其结果。在该频率特性中,通频带的反射特性的最差值是-17.0dB。另外,通频带的阻抗的偏差为Δ1.7Ω。
若比较与固定高度A而改变高度B相当的样品4-3~样品4-6的结果,则可知当高度B是0.25mm时,S11的值最大,在史密斯圆图中曲线集中于中央(参照图33)。通过该情况可知,通频带内的输入输出的阻抗恒定,改善了反射特性的值。
接下来,固定高度B而改变高度A。
(样品4-7)
假定高度A为0.20mm、高度B为0.25mm的层叠带通滤波器,作为样品4-7。
在样品4-7中,通过模拟计算出S参数。在图36以及图37示出其结果。在该频率特性中,通频带的反射特性的最差值是-22.1dB。另外,通频带的阻抗的偏差为Δ8.7Ω。
(样品4-8)
假定高度A为0.15mm、高度B为0.25mm的层叠带通滤波器,作为样品4-8。
在样品4-8中,通过模拟计算出S参数。在图38以及图39示出其结果。在该频率特性中,通频带的反射特性的最差值是-14.0dB。另外,通频带的阻抗的偏差为Δ19.4Ω。
(样品4-9)
假定高度A为0.10mm、高度B为0.25mm的层叠带通滤波器,作为样品4-9。
在样品4-9中,通过模拟计算出S参数。在图40以及图41示出其结果。在该频率特性中,通频带的反射特性的最差值是-11.4dB。另外,通频带的阻抗的偏差为Δ31.2Ω。
若比较与固定高度B而改变高度A相当的样品4-5、样品4-7~样品4-9的结果,则可知随着高度A变低,S11的值变差,当高度A的值是0.25mm时通频带的阻抗偏差小的结果(参照图33)。
根据以上的结果可知,通过形成GND环路电感器,并改变GND环路电感器的形状,能够微调各谐振器的耦合。由此,能够实现所希望的通频带特性。
(实施方式5)
对基于本发明的实施方式5中的层叠带通滤波器进行说明。
在本实施方式的层叠带通滤波器中,当将层叠体1所包含的多个LC并联谐振器20的排列的一端作为输入侧,将另一端作为输出侧时,上述输入侧和上述输出侧的磁耦合状态对称。之前的实施方式中也有具备该条件的情况,但在输入输出阻抗相同的设计的情况下,优选像这样输入侧和输出侧的磁耦合状态对称。
此外,在上述各实施方式中,示出了在一个层叠体中排列有4个LC并联谐振器,通过在这些LC并联谐振器彼此之间各配置一个GND环路电感器而排列有合计3个GND环路电感器的例子,但LC并联谐振器的个数、GND环路电感器的个数并不局限于这里示出的个数。只要是排列有2个以上的LC并联谐振器的情况,则通过在它们各个之间配置GND环路电感器,就能够期待相同的效果。当在一个层叠体中排列有多个LC并联谐振器的情况下,并不是必须在该LC并联谐振器间的所有间隙都配置GND环路电感器。也可以仅在一部分的间隙配置GND环路电感器。此外,在一个GND环路电感器中,线路电极并不局限于1个,也可以为多个。例如在一个GND环路电感器中,也可以使线路电极为2层以上的并联结构。在一个GND环路电感器中,与线路电极连接的层间连接导体的个数并不局限于2,也可以是其他的个数。与线路电极连接的层间连接导体间的长度也可以混合多个不同的长度。
此外,也可以适当地组合使用上述实施方式中的多个方式。
此外,这次公开的上述实施方式在所有方面都是示例而不是限制性的。本发明的范围并不是由上述的说明表示,而是由技术方案的范围表示,包括与技术方案的范围等同的意思以及范围内的所有变更。
附图标记说明
1...层叠体;2...电介质层;6...层间连接导体;7...电容器电极;7a...第一电容器电极;7b...第二电容器电极;8...电感器线路电极;8a...第一电感器线路电极;8b...第二电感器线路电极;9...线路电极;10...接地电极;17a、17b...输入输出电极;18a、18b...外部接地电极;20...LC并联谐振器;20a...第一LC并联谐振器;20ar、20br、30r...区域;20b...第二LC并联谐振器;30...GND环路电感器;90...层叠方向;91...第一方向;93、94、95...卷绕轴;101...层叠带通滤波器。

Claims (5)

1.一种层叠带通滤波器,是在层叠有多个电介质层的层叠体的内部包括多个LC并联谐振器的层叠带通滤波器,其中,
当将上述多个LC并联谐振器中的彼此相邻的2个LC并联谐振器作为第一LC并联谐振器以及第二LC并联谐振器时,
上述第一LC并联谐振器是配置为卷绕轴在上述层叠体的内部与和上述层叠体的层叠方向垂直的第一方向平行的环路形状,
上述第一LC并联谐振器包括下述部分:配置于上述多个电介质层中的任意一个的表面的接地电极、第一电容器电极以及第一电感器线路电极通过沿上述层叠体的层叠方向延伸的多个层间连接导体按照上述接地电极-上述第一电感器线路电极-上述第一电容器电极这一顺序电连接的部分,
上述第一LC并联谐振器包括上述接地电极的一部分和上述第一电容器电极的至少一部分相互对置而形成电容的部分,
上述接地电极和上述第一电容器电极配置于不同的层,
上述第二LC并联谐振器是配置为卷绕轴与上述第一方向平行的环路形状,
上述第二LC并联谐振器包括下述部分:上述接地电极、配置于上述多个电介质层中的任意一个的表面的第二电容器电极以及第二电感器线路电极通过沿上述层叠体的层叠方向延伸的多个层间连接导体按照上述接地电极-上述第二电感器线路电极-上述第二电容器电极这一顺序电连接的部分,
上述第二LC并联谐振器包括上述接地电极的一部分和上述第二电容器电极的至少一部分相互对置而形成电容的部分,
上述接地电极和上述第二电容器电极配置于不同的层,
在从上述第一方向观察时,被上述第一LC并联谐振器围起的区域和被上述第二LC并联谐振器围起的区域至少一部分相互重叠,
在上述第一LC并联谐振器与上述第二LC并联谐振器之间配置有GND环路电感器,该GND环路电感器被配置为上述接地电极以及配置于上述多个电介质层中的任意一个的表面的线路电极通过沿上述层叠体的层叠方向延伸的层间连接导体电连接成上述接地电极-上述线路电极-上述接地电极这一顺序的闭环形状,并且该闭环形状的卷绕轴与上述第一方向平行,
在从上述第一方向观察时,被上述第一LC并联谐振器围起的区域和被上述第二LC并联谐振器围起的区域相重叠的区域与被上述GND环路电感器围起的区域的至少一部分重叠。
2.根据权利要求1所述的层叠带通滤波器,其中,
上述层叠体包括被上述多个LC并联谐振器中的彼此相邻的任意2个LC并联谐振器分别夹着的第一谐振器间间隙以及第二谐振器间间隙,
处于上述第一谐振器间间隙的GND环路电感器中的通过上述线路电极的区间的长度与处于上述第二谐振器间间隙的GND环路电感器中的通过上述线路电极的区间的长度不同。
3.根据权利要求1所述的层叠带通滤波器,其中,
上述层叠体包括被上述多个LC并联谐振器中的彼此相邻的任意2个LC并联谐振器分别夹着的第一谐振器间间隙以及第二谐振器间间隙,
处于上述第一谐振器间间隙的GND环路电感器中的相对于上述接地电极的上述线路电极的高度与处于上述第二谐振器间间隙的GND环路电感器中的相对于上述接地电极的上述线路电极的高度不同。
4.根据权利要求2所述的层叠带通滤波器,其中,
处于上述第一谐振器间间隙的GND环路电感器中的相对于上述接地电极的上述线路电极的高度与处于上述第二谐振器间间隙的GND环路电感器中的相对于上述接地电极的上述线路电极的高度不同。
5.根据权利要求1~4中的任意一项所述的层叠带通滤波器,其中,
当将上述层叠体所包含的上述多个LC并联谐振器的排列的一端作为输入侧,将另一端作为输出侧时,上述输入侧和上述输出侧的磁耦合状态对称。
CN201680053262.1A 2015-10-01 2016-07-07 层叠带通滤波器 Active CN108028634B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-196076 2015-10-01
JP2015196076 2015-10-01
PCT/JP2016/070141 WO2017056620A1 (ja) 2015-10-01 2016-07-07 積層帯域通過フィルタ

Publications (2)

Publication Number Publication Date
CN108028634A CN108028634A (zh) 2018-05-11
CN108028634B true CN108028634B (zh) 2019-03-12

Family

ID=58427393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680053262.1A Active CN108028634B (zh) 2015-10-01 2016-07-07 层叠带通滤波器

Country Status (4)

Country Link
JP (1) JP6369638B2 (zh)
CN (1) CN108028634B (zh)
TW (1) TWI581562B (zh)
WO (1) WO2017056620A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020105257A1 (ja) * 2018-11-22 2020-05-28 株式会社村田製作所 共振素子、フィルタ、およびダイプレクサ
US11563414B2 (en) * 2018-12-20 2023-01-24 KYOCERA AVX Components Corporation Multilayer electronic device including a capacitor having a precisely controlled capacitive area
JP7352145B2 (ja) * 2019-07-22 2023-09-28 株式会社村田製作所 ダイプレクサ
CN114141472B (zh) * 2021-01-19 2024-01-16 西安电子科技大学 基于穿透通孔的高集成度高屏蔽的变压器结构
CN114285387B (zh) * 2021-12-09 2023-05-09 电子科技大学 一种小型lc滤波器及其制备方法
WO2024116490A1 (ja) * 2022-11-29 2024-06-06 株式会社村田製作所 電子部品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988246A (zh) * 2006-12-12 2007-06-27 中国电子科技集团公司第五十五研究所 基于mems技术的层叠式滤波器
WO2009090917A1 (ja) * 2008-01-17 2009-07-23 Murata Manufacturing Co., Ltd. 積層型共振器および積層型フィルタ
CN101682307A (zh) * 2007-05-18 2010-03-24 株式会社村田制作所 层叠带通滤波器
CN101946364A (zh) * 2008-05-23 2011-01-12 株式会社村田制作所 层叠带通滤波器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127792B2 (ja) * 1995-07-19 2001-01-29 株式会社村田製作所 Lc共振器およびlcフィルタ
JP2006054207A (ja) * 2002-08-29 2006-02-23 Ajinomoto Co Inc インダクタンス素子、インダクタンス素子内蔵多層基板、半導体チップ及びチップ型インダクタンス素子
JP4051307B2 (ja) * 2003-03-04 2008-02-20 コーア株式会社 積層型バンドパスフィルタ
CN102647165B (zh) * 2006-04-14 2015-04-01 株式会社村田制作所 分层带通滤波器
TWI492446B (zh) * 2010-11-19 2015-07-11 Murata Manufacturing Co Electronic Parts
JP5821914B2 (ja) * 2013-08-28 2015-11-24 株式会社村田製作所 高周波部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988246A (zh) * 2006-12-12 2007-06-27 中国电子科技集团公司第五十五研究所 基于mems技术的层叠式滤波器
CN101682307A (zh) * 2007-05-18 2010-03-24 株式会社村田制作所 层叠带通滤波器
WO2009090917A1 (ja) * 2008-01-17 2009-07-23 Murata Manufacturing Co., Ltd. 積層型共振器および積層型フィルタ
CN101946364A (zh) * 2008-05-23 2011-01-12 株式会社村田制作所 层叠带通滤波器

Also Published As

Publication number Publication date
JP6369638B2 (ja) 2018-08-08
JPWO2017056620A1 (ja) 2018-08-09
TW201714403A (zh) 2017-04-16
TWI581562B (zh) 2017-05-01
CN108028634A (zh) 2018-05-11
WO2017056620A1 (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
CN108028634B (zh) 层叠带通滤波器
US9960746B2 (en) LC composite component
US9083301B2 (en) Balance filter
JP5907124B2 (ja) 高周波部品およびフィルタ部品
JP6801826B2 (ja) フィルタ素子
CN104702242B (zh) 变频谐振电路和变频滤波器
US9035717B2 (en) Balun transformer
US9306528B2 (en) Composite LC resonator and band pass filter
US8823468B2 (en) Multilayer filter
US10049807B2 (en) Laminated coil component and matching circuit
JP5540912B2 (ja) 積層型フィルタ
US10848120B2 (en) Multilayer LC filter
JP2009218756A (ja) 積層型バンドパスフィルタ
TWI505300B (zh) Electronic Parts
US9178482B2 (en) Filter element
WO2017199734A1 (ja) 積層フィルタ
US11316492B2 (en) Balun
CN107305806A (zh) 电子部件
WO2016072403A1 (ja) コネクタモジュール
US10771035B2 (en) Multilayer LC filter
JP2014216980A (ja) 積層バラン
JP2009077303A (ja) 積層型誘電体バンドパスフィルタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant