WO2017056620A1 - 積層帯域通過フィルタ - Google Patents

積層帯域通過フィルタ Download PDF

Info

Publication number
WO2017056620A1
WO2017056620A1 PCT/JP2016/070141 JP2016070141W WO2017056620A1 WO 2017056620 A1 WO2017056620 A1 WO 2017056620A1 JP 2016070141 W JP2016070141 W JP 2016070141W WO 2017056620 A1 WO2017056620 A1 WO 2017056620A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
parallel
resonators
inductor
ground electrode
Prior art date
Application number
PCT/JP2016/070141
Other languages
English (en)
French (fr)
Inventor
谷口　哲夫
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201680053262.1A priority Critical patent/CN108028634B/zh
Priority to JP2017542947A priority patent/JP6369638B2/ja
Publication of WO2017056620A1 publication Critical patent/WO2017056620A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance

Definitions

  • the present invention relates to a multilayer bandpass filter.
  • a multilayer bandpass filter is known as a high-frequency bandpass filter suitable for downsizing and cost reduction.
  • An example of a multilayer bandpass filter is described in International Publication No. 2007/119356 (Patent Document 1).
  • This multilayer bandpass filter includes a plurality of LC parallel resonators inside a multilayer body in which a plurality of dielectric layers are laminated.
  • a capacitor electrode and a line electrode are connected by a conductor via to constitute a loop-shaped inductor structure.
  • a finite planar region surrounded by the loop-shaped inductor structure is referred to as a “loop surface”.
  • the loop surfaces of the LC parallel resonators overlap each other.
  • the degree of coupling between the adjacent LC parallel resonators can be increased, and the bandwidth can be increased.
  • the degree of coupling between the LC parallel resonators is an important design parameter that determines the impedance of the passband characteristic of the filter.
  • a plurality of LC parallel resonators are arranged in a line in the multilayer body, but in order to adjust the coupling state between adjacent LC parallel resonators, LC parallel resonance is performed.
  • Patent Document 2 It is described in International Publication No. 2012/133167 pamphlet (Patent Document 2) that the degree of coupling is adjusted by adjusting the angle of the loop surface of the LC parallel resonator.
  • the present invention provides a multilayer bandpass filter that can adjust the degree of coupling between LC parallel resonators without detrimental to the overall size and integration of the multilayer body and without significantly degrading characteristics.
  • the purpose is to do.
  • a multilayer bandpass filter is a multilayer bandpass filter including a plurality of LC parallel resonators inside a multilayer body in which a plurality of dielectric layers are stacked,
  • the winding axis of the first LC parallel resonator is perpendicular to the stacking direction inside the stack. It is a loop shape arranged so as to be parallel to the first direction.
  • the first LC parallel resonator includes a plurality of ground electrodes, a first capacitor electrode, and a first inductor line electrode arranged on any surface of the plurality of dielectric layers, extending in a stacking direction of the stack. It includes a portion electrically connected in order of the ground electrode, the first inductor line electrode, and the first capacitor electrode with an interlayer connection conductor.
  • the first LC parallel resonator includes a portion in which a part of the ground electrode and at least a part of the first capacitor electrode face each other to form a capacitance.
  • the ground electrode and the first capacitor electrode are arranged in different layers.
  • the second LC parallel resonator has a loop shape arranged so that the winding axis is parallel to the first direction.
  • the ground electrode, the second capacitor electrode disposed on the surface of any of the plurality of dielectric layers, and the second inductor line electrode extend in the stacking direction of the stacked body.
  • a portion electrically connected in the order of the ground electrode, the second inductor line electrode, and the second capacitor electrode is included.
  • the second LC parallel resonator includes a portion in which a part of the ground electrode and at least a part of the second capacitor electrode face each other to form a capacitance.
  • the ground electrode and the second capacitor electrode are arranged in different layers. When viewed from the first direction, the region surrounded by the first LC parallel resonator and the region surrounded by the second LC parallel resonator overlap each other at least partially.
  • the ground electrode and a line electrode disposed on the surface of any of the plurality of dielectric layers extend in the stacking direction of the stacked body.
  • An electrical connection is made in the order of the ground electrode, the line electrode, and the ground electrode in the order of the ground electrode, the line electrode, and the ground electrode, and the winding axis of the closed loop shape is arranged so as to be parallel to the first direction.
  • a GND loop inductor is arranged. When viewed from the first direction, at least one of the regions surrounded by the GND loop inductor with respect to the region where the region surrounded by the first LC parallel resonator overlaps the region surrounded by the second LC parallel resonator. The parts overlap.
  • the coupling degree between the LC parallel resonators can be adjusted without detrimental to the miniaturization and integration of the entire multilayer body.
  • FIG. 3 is an enlarged view of a part of FIG. 2.
  • FIG. 4 is a cross-sectional view taken along the line IV-IV in FIG. 3.
  • FIG. 5 is a cross-sectional view taken along the line VV in FIG. 3. It is a perspective view which shows typically the positional relationship of the area
  • 6 is a graph of S parameters obtained by simulation based on Sample 2-3. Each layer of Comparative Example 1 is individually shown in a plan view. 6 is a graph of S parameters obtained by simulation based on Comparative Example 1. It is explanatory drawing of the 1st example of the GND loop inductor arrange
  • 6 is a graph of S parameters obtained by simulation based on Sample 4-5.
  • 6 is a Smith chart of S parameters obtained by simulation based on Sample 4-5. It is a graph of S parameter obtained by simulation based on sample 4-6.
  • 7 is a Smith chart of S parameters obtained by simulation based on Sample 4-6.
  • 7 is a graph of S parameters obtained by simulation based on Sample 4-7.
  • 7 is a Smith chart of S parameters obtained by simulation based on Sample 4-7.
  • 10 is a graph of S parameters obtained by simulation based on Sample 4-8. 9 is a Smith chart of S parameters obtained by simulation based on Sample 4-8.
  • 10 is a graph of S parameters obtained by simulation based on Sample 4-9.
  • 10 is a Smith chart of S parameters obtained by simulation based on Sample 4-9.
  • the outer shape of the multilayer bandpass filter 101 is a substantially rectangular parallelepiped.
  • the multilayer bandpass filter 101 includes a multilayer body 1 in which a plurality of dielectric layers 2 are stacked. Necessary electrodes are provided on the side surface of the laminate 1.
  • the laminate 1 is rectangular when viewed in plan, and input / output electrodes 17 a and 17 b are provided on side surfaces facing each other, which are short sides when viewed in plan.
  • External ground electrodes 18a and 18b are provided on side surfaces facing each other, which are long sides when viewed in a plan view.
  • what was illustrated here is an example to the last, and the position and shape of the input / output electrodes 17a and 17b and the external ground electrodes 18a and 18b are not necessarily as described above.
  • a number of conductor patterns, interlayer connection conductors, and the like are arranged inside the multilayer body 1.
  • the conductor pattern may be obtained by patterning a conductor foil previously formed on the surface of the dielectric layer 2.
  • the conductor foil may be a copper foil.
  • the copper foil may be patterned so as to leave the copper foil only in a desired region using a resin sheet with a single-sided copper foil.
  • FIG. 2 shows the main part of the conductive structure arranged in the laminate 1.
  • the ground electrode 10 is also provided using a conductor pattern formed on the surface of any one of the dielectric layers 2. Although the ground electrode 10 is illustrated here as a simple rectangular conductor pattern, the ground electrode 10 may actually have a more complicated shape.
  • the ground electrode 10 may have a double structure, for example, partially or entirely.
  • a GND loop inductor 30 is arranged between the LC parallel resonators 20.
  • FIG. 2 shows only the main part, and a structure made of a conductor other than that shown in FIG.
  • FIG. 3 shows an enlarged view of a part of the structure shown in FIG.
  • each interlayer connection conductor 6 is shown as a bar extending in the vertical direction.
  • each interlayer connection conductor 6 is at least a part of the plurality of dielectric layers 2.
  • a through hole may be formed so as to penetrate in the thickness direction, and a conductor formed inside the through hole may be connected in the vertical direction. Therefore, each interlayer connection conductor 6 is not limited to an integral rod-like member, and may be one in which interlayer connection conductors individually formed for each layer are connected in the thickness direction over a plurality of layers.
  • FIG. 3 is a sectional view taken along the line IV-IV in FIG. 3
  • FIG. 5 is a sectional view taken along the line VV. Although the periphery of these structures is filled with the dielectric layer 2, the dielectric layer 2 is not shown.
  • the multilayer bandpass filter 101 is a multilayer bandpass filter including a plurality of LC parallel resonators 20 inside a multilayer body 1 in which a plurality of dielectric layers 2 are laminated. As shown in FIG. 3, when two adjacent LC parallel resonators 20 are a first LC parallel resonator 20a and a second LC parallel resonator 20b, the first LC parallel resonator 20a has a winding axis.
  • Reference numeral 93 denotes a loop shape which is arranged in the laminated body 1 so as to be parallel to the first direction 91 perpendicular to the lamination direction 90.
  • the ground electrode 10, the first capacitor electrode 7 a, and the first inductor line electrode 8 a disposed on any surface of the plurality of dielectric layers 2 extend in the stacking direction 90 of the stacked body 1. It includes a portion electrically connected in the order of ground electrode 10 -first inductor line electrode 8 a -first capacitor electrode 7 a with a plurality of existing interlayer connection conductors 6.
  • the first LC parallel resonator 20a includes a portion in which a part of the ground electrode 10 and at least a part of the first capacitor electrode 7a face each other to form a capacitance (see FIG. 4).
  • the ground electrode 10 and the first capacitor electrode 7a are arranged in different layers.
  • the second LC parallel resonator 20b has a loop shape arranged so that the winding axis 94 is parallel to the first direction 91.
  • the ground electrode 10, the second capacitor electrode 7b and the second inductor line electrode 8b disposed on the surface of any of the plurality of dielectric layers 2 extend in the stacking direction 90 of the stacked body 1. It includes a portion electrically connected in the order of ground electrode 10 -second inductor line electrode 8 b -second capacitor electrode 7 b with a plurality of existing interlayer connection conductors 6.
  • the second LC parallel resonator 20b includes a portion in which a part of the ground electrode 10 and at least a part of the second capacitor electrode 7b face each other to form a capacitance.
  • the ground electrode 10 and the second capacitor electrode 7b are arranged in different layers.
  • the region surrounded by the first LC parallel resonator 20a and the region surrounded by the second LC parallel resonator 20b at least partially overlap each other.
  • a GND loop inductor 30 is disposed between the first LC parallel resonator 20a and the second LC parallel resonator 20b.
  • the GND loop inductor 30 includes a ground electrode 10 and a ground electrode 10 having an interlayer connection conductor 6 in which a line electrode 9 disposed on any surface of the plurality of dielectric layers 2 extends in the stacking direction 90 of the multilayer body 1. It is electrically connected in the closed loop shape of the line electrode 9 and the ground electrode 10 (see FIG. 5).
  • the GND loop inductor 30 is disposed such that the closed-loop winding axis 95 is parallel to the first direction 91 (see FIG. 3).
  • FIG. 6 shows a schematic perspective view of the positional relationship between the regions surrounded by each of the first LC parallel resonator 20a, the second LC parallel resonator 20b, and the GND loop inductor 30 shown in FIG.
  • each area is schematically displayed like a screen.
  • Each region is substantially rectangular.
  • a GND loop is formed with respect to a region where a region 20ar surrounded by the first LC parallel resonator 20a and a region 20br surrounded by the second LC parallel resonator 20b overlap. At least a part of the region 30r surrounded by the inductor 30 overlaps.
  • the region 20ar and the region 20br coincide and completely overlap.
  • the area 30r has a smaller area than the areas 20ar and 20br.
  • the region 30r overlaps a part of the region where the regions 20ar and 20br overlap.
  • FIG. 7 shows an equivalent circuit diagram of the entire multilayer bandpass filter 101.
  • Inductive coupling between adjacent LC parallel resonators is represented as M1, M2, M3.
  • the GND loop inductors are shown as G1, G2, G3.
  • Inductive coupling between the LC parallel resonator and the GND loop inductor is shown as MG11, MG21, MG22, MG32, MG33, MG43.
  • the GND loop inductor 30 prevents the magnetic flux generated from the LC parallel resonator 20.
  • the coupling between the LC parallel resonators 20 is suppressed. Therefore, the inductive coupling between the LC parallel resonators 20 can be adjusted depending on the arrangement of the GND loop inductors 30. Since the closed loop shape of the GND loop inductor 30 can be arbitrarily set, the degree of freedom in designing the coupling between resonators is improved. As a result, a desired frequency characteristic can be easily realized.
  • an electrode that shields the magnetic field is not disposed, so that the degree of deterioration of the Q value of the inductor can be suppressed to a low level, and the insertion loss can be suppressed to a low level.
  • the GND loop inductor 30 is disposed between the LC parallel resonators 20, and the GND loop inductor 30 does not require a large space in the winding axis direction. This can be realized without unnecessarily increasing the size of the laminate 1.
  • the laminated body 1 and thus the laminated band pass filter 101 are not hindered in size. Therefore, in the multilayer bandpass filter according to the present embodiment, it is not disadvantageous for downsizing and integration of the entire multilayer body, and the degree of coupling between the LC parallel resonators is reduced while keeping the distance between the LC parallel resonators small. Can be adjusted.
  • Example 1-1 A multilayer bandpass filter provided with a structure as shown in a perspective view in FIG. 8 inside the multilayer body 1 was assumed as a sample 1-1.
  • FIG. 8 unlike FIG. 2, other peripheral conductors are also shown.
  • Four LC parallel resonators 20 are arranged in a row, and a GND loop inductor 30 is disposed between the LC parallel resonators 20 adjacent to each other.
  • FIG. 8 only one in the center of the GND loop inductors 30 provided at the three locations is shown as having a shape with a long length between the interlayer connection conductors, but correctly provided at the three locations.
  • Each of the GND loop inductors 30 has the same length and the same length between the interlayer connection conductors.
  • the height of the LC parallel resonator 20 with respect to the ground electrode 10 was 0.45 mm, and the height of the GND loop inductor 30 was 0.25 mm.
  • the length between the interlayer connection conductors 6 in one GND loop inductor 30 was 0.7 mm.
  • the height of the GND loop inductor 30 with respect to the ground electrode 10 disposed on the lower side is smaller than the height of the LC parallel resonator 20 with respect to the ground electrode 10. That is, the line electrode 9 is positioned lower than the inductor line electrode 8 in the multilayer body 1.
  • Sample 1-1 has a characteristic that can be a band-pass filter that passes a desired frequency band. In this frequency characteristic, the worst value of the reflection characteristic in the passband is ⁇ 15.1 dB.
  • sample 1-2 A multilayer bandpass filter provided with a structure as shown in a perspective view in FIG. 10 inside the multilayer body 1 was assumed as a sample 1-2. Also in this embodiment, the GND loop inductors 30 provided at the three locations all have the same shape. Unlike the sample 1-1, the height of the GND loop inductor 30 with respect to the ground electrode 10 is larger than the height of the LC parallel resonator 20 with respect to the ground electrode 10. That is, the line electrode 9 is located higher than the inductor line electrode 8 in the multilayer body 1. As shown in FIG. 10, the coupling between the LC parallel resonators may be adjusted by making the height of the GND loop inductor 30 larger than the height of the LC parallel resonator 20.
  • the height of the GND loop inductor 30 may be higher or lower than the inductor line electrode 8 of the LC parallel resonator 20.
  • the height of the GND loop inductor 30 is preferably lower than the inductor line electrode 8 of the LC parallel resonator 20. That is, the configuration like the sample 1-1 is actually more preferable than the configuration like the sample 1-2.
  • the height of the GND loop inductor 30 may be changed.
  • the height or the length between the interlayer connection conductors may be changed for each individual GND loop inductor. You may change height and the length between interlayer connection conductors simultaneously.
  • a multilayer bandpass filter according to the second embodiment of the present invention will be described. Also in the multilayer bandpass filter according to the present embodiment, a plurality of LC parallel resonators 20 are arranged in a line in the multilayer body 1, and a GND loop inductor is provided between the LC parallel resonators 20. The point that 30 is arranged is the same as that of the first embodiment. However, in the present embodiment, the length W between the interlayer connection conductors 6 in the GND loop inductor 30 is not constant inside the multilayer body 1 as illustrated in FIGS. 11 and 12. Here, the distance between the centers of the interlayer connection conductors 6 is the length W. In the present embodiment, a plurality of GND loop inductors having different lengths W are intentionally mixed and arranged in one laminated body 1. This configuration can be expressed as follows.
  • the multilayer body 1 includes the first inter-resonator gap and the first inter-resonator gap sandwiched between any two of the LC parallel resonators 20 adjacent to each other.
  • FIG. 13 shows a plan view of each layer of the multilayer bandpass filter in the present embodiment.
  • the line electrode of the GND loop inductor appears in the third layer from the top.
  • the length between the interlayer connection conductors is long.
  • the length W between the interlayer connection conductors of the first and third GND loop inductors is fixed to 0.75 mm, and the length W1 between the interlayer connection conductors in the second GND loop inductor is set as follows. The simulation was performed while changing.
  • Sample 2-1 Assuming a multilayer bandpass filter having a length W1 of 1.1 mm, Sample 2-1 was designated.
  • the S parameter was calculated by simulation. The result is shown in FIG. In this frequency characteristic, the worst value of the reflection characteristic in the pass band is ⁇ 26.7 dB.
  • Sample 2-2 Assuming a multilayer bandpass filter having a length W1 of 1.3 mm, Sample 2-2 was obtained.
  • Sample 2-3 Assuming a multilayer bandpass filter having a length W1 of 0.9 mm, Sample 2-3 was obtained.
  • Comparative Example 1 As a comparative example, a sample without a GND loop inductor was assumed. This is referred to as Comparative Example 1.
  • FIG. 17 shows a plan view of each layer of Comparative Example 1 individually.
  • the S parameter was calculated by simulation. The result is shown in FIG. In this frequency characteristic, the worst value of the reflection characteristic in the pass band is ⁇ 16.0 dB.
  • the characteristics (S11, S21) of the band-pass filter change depending on the presence or absence of the GND loop inductor 30.
  • the reflection characteristic of the passband can be improved. In this case, it was found that the best characteristics can be obtained by setting the length W to 1.3 mm.
  • a multilayer bandpass filter according to the third embodiment of the present invention will be described. Also in the multilayer bandpass filter according to the present embodiment, a plurality of LC parallel resonators 20 are arranged in a line in the multilayer body 1, and a GND loop inductor is provided between the LC parallel resonators 20.
  • the point that 30 is arranged is the same as that of the first embodiment. However, this embodiment is different in the following points.
  • the height of the line electrode 9 with respect to the ground electrode 10 in the GND loop inductor 30 is H
  • the height H is not constant within one laminated body 1.
  • a plurality of GND loop inductors having different heights H are intentionally mixed and arranged in one laminated body 1. This configuration can be expressed as follows.
  • the multilayer body 1 includes the first inter-resonator gap and the first inter-resonator gap sandwiched between any two of the LC parallel resonators 20 adjacent to each other.
  • the gap between the two resonators is included, and the height of the line electrode 9 with respect to the ground electrode 10 in the GND loop inductor 30 in the gap between the first resonators and the ground in the GND loop inductor 30 in the gap between the second resonators
  • the height of the line electrode 9 with respect to the electrode 10 is different.
  • FIG. 20 shows a perspective view of a structure provided in the multilayer body 1 in the multilayer bandpass filter according to the present embodiment.
  • Four LC parallel resonators 20 are arranged in a line, and GND loop inductors 31, 32, and 33 are sequentially arranged between the LC parallel resonators 20, respectively.
  • the GND loop inductors 31 and 33 have the same length between the interlayer connection conductors, and only the GND loop inductor 32 has a larger length between the interlayer connection conductors. Assuming that the heights of these three GND loop inductors 31, 32, and 33 are all H1, the simulation was performed by changing the height H1 as follows.
  • Sample 3-1 Assuming a multilayer bandpass filter having a height H1 of 0.25 mm, Sample 3-1 was used.
  • the S parameter was calculated by simulation. The result is shown in FIG. In this frequency characteristic, the worst value of the reflection characteristic in the pass band is ⁇ 26.7 dB.
  • Sample 3-2 Assuming a multilayer bandpass filter having a height H1 of 0.20 mm, Sample 3-2 was obtained.
  • Sample 3-3 Assuming a multilayer bandpass filter having a height H1 of 0.15 mm, Sample 3-3 was obtained.
  • the S parameter was calculated by simulation. The result is shown in FIG. In this frequency characteristic, the worst value of the reflection characteristic of the pass band is ⁇ 14.6 dB.
  • Sample 3-4 Assuming a multilayer bandpass filter having a height H1 of 0.10 mm, Sample 3-4 was obtained.
  • the S parameter was calculated by simulation. The result is shown in FIG. In this frequency characteristic, the worst value of the reflection characteristic in the pass band is ⁇ 13.7 dB.
  • the optimum impedance characteristic can be adjusted by forming the GND loop inductor and changing the height of the GND loop inductor. It can be seen that as the height of the GND loop inductor is decreased, the reflection characteristic on the lower side of the pass band is deteriorated, and the reflection characteristic at the center of the pass band is improved. However, since it is important that the reflection characteristics of the entire passband are good, the simulation results show that the best characteristics can be obtained by setting the height to 0.25 mm.
  • a multilayer bandpass filter according to the fourth embodiment of the present invention will be described. Also in the multilayer bandpass filter according to the present embodiment, a plurality of LC parallel resonators 20 are arranged in a line in the multilayer body 1, and a GND loop inductor is provided between the LC parallel resonators 20.
  • the point that 30 is arranged is the same as that of the first embodiment. However, this embodiment is different in the following points.
  • both the height H and the length W are changed inside one laminate 1.
  • a plurality of GND loop inductors having different heights H and lengths W are intentionally mixed and arranged in one laminated body 1. This configuration can be expressed as follows.
  • the multilayer body 1 includes a first inter-resonator gap and a first interspace between the plurality of LC parallel resonators sandwiched by any two adjacent LC parallel resonators.
  • a gap between two resonators, the length of a section passing through the line electrode 9 in the GND loop inductor 30 in the gap between the first resonators, and the line electrode in the GND loop inductor 30 in the gap between the second resonators The length of the section passing through 9 is different.
  • the height of the line electrode 9 with respect to the ground electrode 10 at 30 is different.
  • Specimens 4-1 and 4-2 were assumed as the multilayer bandpass filters in the present embodiment.
  • FIG. 25 shows a plan view of each layer of Sample 4-1.
  • the dielectric layers included in the multilayer bandpass filter are indicated by Layer 1 to Ray 9 in order from the top.
  • FIG. 26 shows a plan view of each layer of Sample 4-2.
  • FIG. 27 shows a perspective view of a structure provided in the multilayer body 1 in the multilayer bandpass filter according to the present embodiment.
  • the heights of the three GND loop inductors 31, 32, 33 are A, B, A. That is, the GND loop inductors 31 and 33 have the same height A, and only the GND loop inductor 32 has a different height B.
  • the height A was fixed and the height B was changed.
  • Sample 4-3 Assuming a multilayer bandpass filter having a height A of 0.25 mm and a height B of 0.15 mm, Sample 4-3 was obtained.
  • the S parameter was calculated by simulation. The results are shown in FIGS. In this frequency characteristic, the worst value of the reflection characteristic of the pass band is ⁇ 9.9 dB. Further, the deviation of the impedance of the pass band is ⁇ 63.8 ⁇ .
  • Sample 4-4 Assuming a multilayer bandpass filter having a height A of 0.25 mm and a height B of 0.20 mm, Sample 4-4 was obtained.
  • the S parameter was calculated by simulation. The results are shown in FIG. 30 and FIG. In this frequency characteristic, the worst value of the reflection characteristic in the passband is -14.0 dB. Further, the deviation of the impedance of the pass band is ⁇ 35.1 ⁇ .
  • Sample 4-5 was assumed assuming a multilayer bandpass filter having a height A of 0.25 mm and a height B of 0.25 mm.
  • the S parameter was calculated by simulation. The results are shown in FIGS. 32 and 33.
  • the worst value of the reflection characteristic in the pass band is ⁇ 20.5 dB.
  • the deviation of the impedance of the pass band is ⁇ 1.7 ⁇ .
  • Sample 4-6 was assumed assuming a multilayer bandpass filter having a height A of 0.25 mm and a height B of 0.3 mm.
  • the S parameter was calculated by simulation. The results are shown in FIGS. 34 and 35.
  • the worst value of the reflection characteristic in the pass band is ⁇ 17.0 dB.
  • the deviation of the impedance of the pass band is ⁇ 1.7 ⁇ .
  • Sample 4-7 was assumed assuming a multilayer bandpass filter having a height A of 0.20 mm and a height B of 0.25 mm.
  • the S parameter was calculated by simulation. The results are shown in FIGS. 36 and 37.
  • the worst value of the reflection characteristic of the pass band is ⁇ 22.1 dB.
  • the deviation of the impedance in the pass band is ⁇ 8.7 ⁇ .
  • Sample 4-8 was assumed assuming a multilayer bandpass filter having a height A of 0.15 mm and a height B of 0.25 mm.
  • the S parameter was calculated by simulation. The results are shown in FIGS. 38 and 39.
  • the worst value of the reflection characteristic in the passband is -14.0 dB.
  • the deviation of the impedance of the pass band is ⁇ 19.4 ⁇ .
  • Sample 4-9 was assumed assuming a multilayer bandpass filter having a height A of 0.10 mm and a height B of 0.25 mm.
  • the S parameter was calculated by simulation. The results are shown in FIGS. 40 and 41.
  • the worst value of the reflection characteristic in the passband is ⁇ 11.4 dB.
  • the deviation of the impedance of the pass band is ⁇ 31.2 ⁇ .
  • the magnetic coupling state is symmetric with respect to the output side.
  • each of the above embodiments four LC parallel resonators are arranged in one laminated body, and one GND loop inductor is arranged between these LC parallel resonators, for a total of three.
  • the number of LC parallel resonators and the number of GND loop inductors are not limited to those shown here.
  • the same effect can be expected by disposing a GND loop inductor between them.
  • the number of line electrodes is not limited to one and may be plural.
  • the line electrode may have a parallel structure of two or more layers.
  • the number of interlayer connection conductors connected to the line electrode is not limited to two and may be other numbers.
  • a plurality of lengths may be mixed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Filters And Equalizers (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

積層帯域通過フィルタは、複数の誘電体層を積層した積層体の内部に複数のＬＣ並列共振器（２０）を含むものであって、第１ＬＣ並列共振器（２０ａ）と第２ＬＣ並列共振器（２０ｂ）との間に、接地電極（１０）および線路電極（９）が積層方向（９０）に延在する層間接続導体（６）を以て閉ループ形状に電気的に接続されつつ、この閉ループ形状の巻回軸（９５）が第１方向（９１）となるように配置されたものであるＧＮＤループインダクタ（３０）が配置されており、第１方向（９１）から見たときに、第１ＬＣ並列共振器（２０ａ）によって囲まれる領域と第２ＬＣ並列共振器（２０ｂ）によって囲まれる領域とが重なり合う領域に対して、ＧＮＤループインダクタ（３０）によって囲まれる領域の少なくとも一部が重なっている。

Description

積層帯域通過フィルタ
　本発明は、積層帯域通過フィルタに関するものである。
　従来、小型化、低コスト化に適した高周波の帯域通過フィルタとして、積層帯域通過フィルタが知られている。積層帯域通過フィルタの一例が国際公開第２００７／１１９３５６号パンフレット（特許文献１）に記載されている。この積層帯域通過フィルタは、複数の誘電体層が積層された積層体の内部に複数のＬＣ並列共振器を備えるものである。各ＬＣ並列共振器においては、キャパシタ電極と線路電極とが導体ビアによって接続されてループ形状のインダクタ構造体を構成している。このループ形状のインダクタ構造体によって取り囲まれた有限の平面的領域を「ループ面」という。積層帯域通過フィルタにおいては、各ＬＣ並列共振器のループ面同士が重なっている。このような積層帯域通過フィルタでは、ループ面同士が重なっているので、隣接するＬＣ並列共振器間の結合度を高くすることができ、広帯域化を図ることができる。ところで、複数のＬＣ並列共振器からなる帯域通過フィルタを備えている電子部品では、所望の特性を得るためにＬＣ並列共振器間の結合度を高くするだけでなく、逆に低くすることが求められる場合もあり、ＬＣ並列共振器間の結合度はフィルタの通過帯域特性のインピーダンスを決定する重要な設計パラメータとなっている。
　上述の積層帯域通過フィルタにおいては、複数のＬＣ並列共振器は積層体内で１列に並んでいるが、互いに隣接するＬＣ並列共振器同士の間の結合状態を調整するためには、ＬＣ並列共振器のループ面同士の間の距離を調整するという方法、ＬＣ並列共振器のループ面同士の重なり状態を調整するという方法などがある。しかし、これらの方法で設計しようとすると、ＬＣ並列共振器同士の物理的距離を調整する必要があるので、積層体全体のサイズにも影響する。すなわち、所望の結合状態を実現するためには、積層体のサイズを大きくする必要が生じる場合もあり、その場合、積層帯域通過フィルタの小型化が阻害されることとなる。これを防ぐために、インダクタ構造体間に面状に空隙部を設け、ＬＣ並列共振器間の結合を調整する構造も考えられるが、この構造では、コイルのＱ値を劣化させることとなるので、フィルタとしての挿入損失が悪化する原因となる。
　ＬＣ並列共振器のループ面の角度を調整することによって結合度を調整することが、国際公開第２０１２／１３３１６７号パンフレット（特許文献２）に記載されている。
国際公開第２００７／１１９３５６号パンフレット 国際公開第２０１２／１３３１６７号パンフレット
　ループ面の角度を調整することによって結合度を調整するとしても、角度を調整した結果、ループ面同士の間に大きなスペースが生じてしまう場合がある。このような場合には、積層体の限られたスペース内に無駄なスペースを作り出してしまうので、積層体の小型化、集積化には不向きである。
　そこで、本発明は、積層体全体の小型化、集積化に不利とならず、かつ、特性劣化もあまりさせずにＬＣ並列共振器同士の結合度を調整することができる積層帯域通過フィルタを提供することを目的とする。
　上記目的を達成するため、本発明に基づく積層帯域通過フィルタは、複数の誘電体層を積層した積層体の内部に複数のＬＣ並列共振器を含む積層帯域通過フィルタであって、上記複数のＬＣ並列共振器のうちの互いに隣接する２つを第１ＬＣ並列共振器および第２ＬＣ並列共振器とすると、上記第１ＬＣ並列共振器は、巻回軸が上記積層体の内部で上記積層方向とは垂直な第１方向に平行になるように配置されたループ形状である。上記第１ＬＣ並列共振器は、上記複数の誘電体層のいずれかの表面に配置された接地電極、第１キャパシタ電極および第１インダクタ線路電極が、上記積層体の積層方向に延在する複数の層間接続導体を以て上記接地電極－上記第１インダクタ線路電極－上記第１キャパシタ電極という順に電気的に接続された部分を含む。上記第１ＬＣ並列共振器は、上記接地電極の一部と上記第１キャパシタ電極の少なくとも一部とが互いに対向して容量を形成する部分を含む。上記接地電極と上記第１キャパシタ電極とは異なる層に配置されている。上記第２ＬＣ並列共振器は、巻回軸が上記第１方向に平行となるように配置されたループ形状である。上記第２ＬＣ並列共振器は、上記接地電極、上記複数の誘電体層のいずれかの表面に配置された第２キャパシタ電極および第２インダクタ線路電極が、上記積層体の積層方向に延在する複数の層間接続導体を以て上記接地電極－上記第２インダクタ線路電極－上記第２キャパシタ電極という順に電気的に接続された部分を含む。上記第２ＬＣ並列共振器は、上記接地電極の一部と上記第２キャパシタ電極の少なくとも一部とが互いに対向して容量を形成する部分を含む。上記接地電極と上記第２キャパシタ電極とは異なる層に配置されている。上記第１方向から見たときに、上記第１ＬＣ並列共振器によって囲まれる領域と上記第２ＬＣ並列共振器によって囲まれる領域とが、少なくとも一部において互いに重なっている。上記第１ＬＣ並列共振器と上記第２ＬＣ並列共振器との間に、上記接地電極および、上記複数の誘電体層のいずれかの表面に配置された線路電極が、上記積層体の積層方向に延在する層間接続導体を以て上記接地電極－上記線路電極－上記接地電極という順の閉ループ形状に電気的に接続されつつ、この閉ループ形状の巻回軸が上記第１方向に平行となるように配置されたものであるＧＮＤループインダクタが配置されている。上記第１方向から見たときに、上記第１ＬＣ並列共振器によって囲まれる領域と上記第２ＬＣ並列共振器によって囲まれる領域とが重なり合う領域に対して、上記ＧＮＤループインダクタによって囲まれる領域の少なくとも一部が重なっている。
　本発明に基づく積層帯域通過フィルタでは、積層体全体の小型化、集積化に不利とならずにＬＣ並列共振器同士の結合度を調整することができる。
本発明に基づく実施の形態１における積層帯域通過フィルタの斜視図である。 本発明に基づく実施の形態１における積層帯域通過フィルタの内部に配置された導電性構造物の主要部の斜視図である。 図２のうちの一部の拡大図である。 図３におけるＩＶ－ＩＶ線に関する矢視断面図である。 図３におけるＶ－Ｖ線に関する矢視断面図である。 囲まれる領域の位置関係を模式的に示す斜視図である。 本発明に基づく実施の形態１における積層帯域通過フィルタの等価回路図である。 試料１－１の内部の構造体の斜視図である。 試料１－１に基づくシミュレーションで得られたＳパラメータのグラフである。 試料１－２の内部の構造体の斜視図である。 本発明に基づく実施の形態２における積層帯域通過フィルタの内部に配置されたＧＮＤループインダクタの第１の例の説明図である。 本発明に基づく実施の形態２における積層帯域通過フィルタの内部に配置されたＧＮＤループインダクタの第２の例の説明図である。 本発明に基づく実施の形態２における積層帯域通過フィルタに含まれる各層を個別に平面図に示したものである。 試料２－１に基づくシミュレーションで得られたＳパラメータのグラフである。 試料２－２に基づくシミュレーションで得られたＳパラメータのグラフである。 試料２－３に基づくシミュレーションで得られたＳパラメータのグラフである。 比較例１の各層を個別に平面図に示したものである。 比較例１に基づくシミュレーションで得られたＳパラメータのグラフである。 本発明に基づく実施の形態３における積層帯域通過フィルタの内部に配置されたＧＮＤループインダクタの第１の例の説明図である。 本発明に基づく実施の形態３における積層帯域通過フィルタの内部の構造体の斜視図である。 試料３－１に基づくシミュレーションで得られたＳパラメータのグラフである。 試料３－２に基づくシミュレーションで得られたＳパラメータのグラフである。 試料３－３に基づくシミュレーションで得られたＳパラメータのグラフである。 試料３－４に基づくシミュレーションで得られたＳパラメータのグラフである。 本発明に基づく実施の形態４における試料４－１に含まれる各層を個別に平面図に示したものである。 本発明に基づく実施の形態４における試料４－２に含まれる各層を個別に平面図に示したものである。 本発明に基づく実施の形態４における積層帯域通過フィルタの内部の構造体の斜視図である。 試料４－３に基づくシミュレーションで得られたＳパラメータのグラフである。 試料４－３に基づくシミュレーションで得られたＳパラメータのスミスチャートである。 試料４－４に基づくシミュレーションで得られたＳパラメータのグラフである。 試料４－４に基づくシミュレーションで得られたＳパラメータのスミスチャートである。 試料４－５に基づくシミュレーションで得られたＳパラメータのグラフである。 試料４－５に基づくシミュレーションで得られたＳパラメータのスミスチャートである。 試料４－６に基づくシミュレーションで得られたＳパラメータのグラフである。 試料４－６に基づくシミュレーションで得られたＳパラメータのスミスチャートである。 試料４－７に基づくシミュレーションで得られたＳパラメータのグラフである。 試料４－７に基づくシミュレーションで得られたＳパラメータのスミスチャートである。 試料４－８に基づくシミュレーションで得られたＳパラメータのグラフである。 試料４－８に基づくシミュレーションで得られたＳパラメータのスミスチャートである。 試料４－９に基づくシミュレーションで得られたＳパラメータのグラフである。 試料４－９に基づくシミュレーションで得られたＳパラメータのスミスチャートである。
　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。
　以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するものではなく、図示された姿勢の中での相対的な上または下を意味するものである。
　（実施の形態１）
　図１～図７を参照して、本発明に基づく実施の形態１における積層帯域通過フィルタ１０１について説明する。
　本実施の形態における積層帯域通過フィルタ１０１の外観の一例を図１に示す。積層帯域通過フィルタ１０１の外形は、ほぼ直方体である。積層帯域通過フィルタ１０１は、複数の誘電体層２を積層した積層体１を備える。積層体１の側面に必要な電極が設けられている。図１に示した例では、積層体１は平面視したときに長方形であり、平面視したときに短辺となる互いに対向する側面に入出力電極１７ａ，１７ｂが設けられている。平面視したときに長辺となる互いに対向する側面には外部接地電極１８ａ，１８ｂが設けられている。なお、ここで図示したものはあくまで一例であって、入出力電極１７ａ，１７ｂ、外部接地電極１８ａ，１８ｂの位置、形状は、このとおりとは限らない。
　本実施の形態における積層帯域通過フィルタ１０１では、積層体１の内部にいくつもの導体パターン、層間接続導体などが配置されている。導体パターンは、誘電体層２の表面に予め形成されていた導体箔をパターニングしたものであってよい。導体箔は銅箔であってもよい。所望の導体パターンが表面に配置された誘電体層２を得るには、片面銅箔付き樹脂シートを用いて所望の領域のみに銅箔を残すように銅箔をパターニングしてもよい。積層帯域通過フィルタ１０１においては、導体パターンを表面に備えた誘電体層２を積み重ねて積層体１とすることによって、積層体１の内部に、複数のＬＣ並列共振器を含む所望の導電性構造物を実現している。
　積層体１の内部に配置された導電性構造物の主要部を図２に示す。接地電極１０もいずれかの誘電体層２の表面に形成された導体パターンを利用して設けられたものである。接地電極１０は、ここでは単純な１枚の長方形の導体パターンとして示しているが、実際にはより複雑な形状を有していてもよい。接地電極１０は、部分的または全体的にたとえば二重構造となっていてもよい。積層体１の内部には、複数のＬＣ並列共振器２０が一列に並ぶように配置されている。図２に示した例では、たとえば４個のＬＣ並列共振器２０が配列されている。ＬＣ並列共振器２０同士の間にはそれぞれＧＮＤループインダクタ３０が配置されている。図２に示したのはあくまで主要部のみであって、積層体１の内部には、図２に示した以外にも導電体による構造物が適宜配置されていてもよい。
　図２に示した構造のうちの一部分に注目して拡大したところを図３に示す。説明の便宜のため、図３では図２に比べて一部の寸法を誇張拡大して表示している。図２および図３では、各層間接続導体６は上下方向に延在する棒のように表示しているが、実際には各層間接続導体６は複数の誘電体層２のうちの少なくとも一部において厚み方向に貫通するように貫通孔を形成し、この貫通孔の内部に導体を配置して形成したものを上下方向に連ねたものであってよい。したがって、各層間接続導体６は、一体的な棒状部材とは限らず１層ごとに個別に形成された層間接続導体を複数層にわたって厚み方向に接続したものであってよい。
　図３におけるＩＶ－ＩＶ線に関する矢視断面図を図４に示し、Ｖ－Ｖ線に関する矢視断面図を図５に示す。これらの構造の周囲は誘電体層２で満たされているが、誘電体層２は図示省略されている。
　積層帯域通過フィルタ１０１は、複数の誘電体層２を積層した積層体１の内部に複数のＬＣ並列共振器２０を含む積層帯域通過フィルタである。図３に示すように、複数のＬＣ並列共振器２０のうちの互いに隣接する２つを第１ＬＣ並列共振器２０ａおよび第２ＬＣ並列共振器２０ｂとすると、第１ＬＣ並列共振器２０ａは、巻回軸９３が積層体１の内部で積層方向９０とは垂直な第１方向９１に平行になるように配置されたループ形状である。第１ＬＣ並列共振器２０ａは、複数の誘電体層２のいずれかの表面に配置された接地電極１０、第１キャパシタ電極７ａおよび第１インダクタ線路電極８ａが、積層体１の積層方向９０に延在する複数の層間接続導体６を以て接地電極１０－第１インダクタ線路電極８ａ－第１キャパシタ電極７ａという順に電気的に接続された部分を含む。第１ＬＣ並列共振器２０ａは、接地電極１０の一部と第１キャパシタ電極７ａの少なくとも一部とが互いに対向して容量を形成する部分を含む（図４参照）。接地電極１０と第１キャパシタ電極７ａとは異なる層に配置されている。
　第２ＬＣ並列共振器２０ｂは、巻回軸９４が第１方向９１に平行となるように配置されたループ形状である。第２ＬＣ並列共振器２０ｂは、接地電極１０、複数の誘電体層２のいずれかの表面に配置された第２キャパシタ電極７ｂおよび第２インダクタ線路電極８ｂが、積層体１の積層方向９０に延在する複数の層間接続導体６を以て接地電極１０－第２インダクタ線路電極８ｂ－第２キャパシタ電極７ｂという順に電気的に接続された部分を含む。第２ＬＣ並列共振器２０ｂは、接地電極１０の一部と第２キャパシタ電極７ｂの少なくとも一部とが互いに対向して容量を形成する部分を含む。接地電極１０と第２キャパシタ電極７ｂとは異なる層に配置されている。
　第１方向９１から見たときに、第１ＬＣ並列共振器２０ａによって囲まれる領域と第２ＬＣ並列共振器２０ｂによって囲まれる領域とが、少なくとも一部において互いに重なっている。
　第１ＬＣ並列共振器２０ａと第２ＬＣ並列共振器２０ｂとの間に、ＧＮＤループインダクタ３０が配置されている。ＧＮＤループインダクタ３０は、接地電極１０および、複数の誘電体層２のいずれかの表面に配置された線路電極９が、積層体１の積層方向９０に延在する層間接続導体６を以て接地電極１０－線路電極９－接地電極１０という順の閉ループ形状に電気的に接続されたものである（図５参照）。ＧＮＤループインダクタ３０は、この閉ループ形状の巻回軸９５が第１方向９１に平行となるように配置されている（図３参照）。
　図３に示した第１ＬＣ並列共振器２０ａ、第２ＬＣ並列共振器２０ｂ、およびＧＮＤループインダクタ３０の各々によって囲まれる領域の位置関係を模式的に斜視図で表したものを図６に示す。図６では、各領域をスクリーンのように模式的に表示している。各領域は略長方形である。図６に示すように、第１方向９１から見たときに、第１ＬＣ並列共振器２０ａによって囲まれる領域２０ａｒと第２ＬＣ並列共振器２０ｂによって囲まれる領域２０ｂｒとが重なり合う領域に対して、ＧＮＤループインダクタ３０によって囲まれる領域３０ｒの少なくとも一部が重なっている。この例では、第１方向９１から見たときに、領域２０ａｒと領域２０ｂｒとは一致して完全に重なっている。領域３０ｒは、領域２０ａｒ，２０ｂｒに比べて面積が小さい。領域３０ｒは、領域２０ａｒ，２０ｂｒが重なり合う領域の一部に対して重なっている。
　積層帯域通過フィルタ１０１の全体の等価回路図を図７に示す。互いに隣接するＬＣ並列共振器同士の間の誘導結合はＭ１，Ｍ２，Ｍ３として表されている。ＧＮＤループインダクタはＧ１，Ｇ２，Ｇ３として示されている。ＬＣ並列共振器とＧＮＤループインダクタとの間の誘導結合はＭＧ１１，ＭＧ２１，ＭＧ２２，ＭＧ３２，ＭＧ３３，ＭＧ４３として示されている。
　本実施の形態における積層帯域通過フィルタでは、ＬＣ並列共振器２０同士の間にＧＮＤループインダクタ３０を配置することによって、ＬＣ並列共振器２０から発生する磁束をＧＮＤループインダクタ３０が妨げる形になり、その結果、ＬＣ並列共振器２０同士の結合を抑制する形となる。したがって、ＧＮＤループインダクタ３０の配置の仕方によって、ＬＣ並列共振器２０同士の誘導結合を調整することができる。ＧＮＤループインダクタ３０の閉ループ形状は任意に設定可能であるので、共振器間結合の設計自由度が向上する。その結果、所望の周波数特性を実現しやすくなる。本実施の形態では、特に、磁界を遮るような電極を配置しない構造であるので、インダクタのＱ値劣化の度合いを小さく抑えることができ、挿入損失を小さく抑えることができる。
　本実施の形態では、ＬＣ並列共振器２０同士の間にＧＮＤループインダクタ３０を挿入した形に配置するものであって、ＧＮＤループインダクタ３０は巻回軸方向にはあまり大きなスペースを要さないので、積層体１のサイズをむやみに大きくすることなく実現することができる。積層体１ひいては積層帯域通過フィルタ１０１の小型化を妨げない。したがって、本実施の形態における積層帯域通過フィルタでは、積層体全体の小型化、集積化に不利とならず、かつ、ＬＣ並列共振器間の距離を小さく抑えつつＬＣ並列共振器同士の結合度を調整することができる。
　（試料１－１）
　図８に斜視図で示したような構造体を積層体１の内部に備える積層帯域通過フィルタを試料１－１として想定した。図８では、図２とは異なり、周辺の他の導電体も表示している。４つのＬＣ並列共振器２０が１列に並べられており、互いに隣接するＬＣ並列共振器２０同士の間にはそれぞれＧＮＤループインダクタ３０が配置されている。図８では、３ヶ所に設けられたＧＮＤループインダクタ３０のうち中央の１つのみが層間接続導体間の長さが長い形状のものとして表示されているが、正しくは、３ヶ所に設けられたＧＮＤループインダクタ３０はいずれも層間接続導体間の長さが同じで同じ形状である。試料１－１では、接地電極１０に対するＬＣ並列共振器２０の高さは０．４５ｍｍ、ＧＮＤループインダクタ３０の高さは０．２５ｍｍとした。１つのＧＮＤループインダクタ３０の中での層間接続導体６間の長さは０．７ｍｍとした。下側に配置された接地電極１０に対するＧＮＤループインダクタ３０の高さは、接地電極１０に対するＬＣ並列共振器２０の高さより小さくなっている。すなわち、積層体１の内部において線路電極９はインダクタ線路電極８より低い位置にある。
　試料１－１において、シミュレーションによりＳパラメータを算出した。すなわち、各周波数におけるＳ１１、Ｓ２１およびＳ２２を算出した。その結果を図９に示す。図中では、Ｓ１１、Ｓ２１およびＳ２２のことをＳ（１，１）、Ｓ（２，１）、Ｓ（２，２）とそれぞれ表記している。シミュレーション結果を示す以下の図においても同様である。図９に示すように、試料１－１では、所望の周波数帯域を通過させる帯域通過フィルタとなりうる特性が得られている。この周波数特性では、通過帯域の反射特性の最も悪い値は－１５．１ｄＢである。
　（試料１－２）
　図１０に斜視図で示したような構造体を積層体１の内部に備える積層帯域通過フィルタを試料１－２として想定した。この実施例においても、３ヶ所に設けられたＧＮＤループインダクタ３０はいずれも同じ形状である。試料１－１とは異なり、接地電極１０に対するＧＮＤループインダクタ３０の高さは、接地電極１０に対するＬＣ並列共振器２０の高さより大きくなっている。すなわち、積層体１の内部において線路電極９はインダクタ線路電極８より高い位置にある。図１０に示すように、ＧＮＤループインダクタ３０の高さをＬＣ並列共振器２０の高さより大きくすることによって、ＬＣ並列共振器同士の結合を調整してもよい。
　実施の形態１では、ＧＮＤループインダクタ３０の高さは、ＬＣ並列共振器２０のインダクタ線路電極８より高くても低くてもよいことを示した。積層体１の低背化を図ることを考慮すれば、ＧＮＤループインダクタ３０の高さは、ＬＣ並列共振器２０のインダクタ線路電極８より低いことが好ましい。すなわち、試料１－２のような構成よりも試料１－１のような構成の方が現実的には好ましい。
　ＧＮＤループインダクタ３０の高さに限らず層間接続導体間の長さも変化させてもよい。１つの積層体の中に複数のＧＮＤループインダクタが配置されている場合は、個別のＧＮＤループインダクタごとに高さまたは層間接続導体間の長さを変化させてもよい。高さと層間接続導体間の長さとを同時に変化させてもよい。
　（実施の形態２）
　図１１～図１６を参照して、本発明に基づく実施の形態２における積層帯域通過フィルタについて説明する。本実施の形態における積層帯域通過フィルタにおいても、積層体１の内部には、複数のＬＣ並列共振器２０が一列に並ぶように配置され、ＬＣ並列共振器２０同士の間にはそれぞれＧＮＤループインダクタ３０が配置されているという点は、実施の形態１と同様である。ただし、本実施の形態では、積層体１の内部で、図１１および図１２に例示するようにＧＮＤループインダクタ３０における層間接続導体６間の長さＷが一定ではない。ここでは層間接続導体６の中心間距離を長さＷとしている。本実施の形態では、１つの積層体１の内部に長さＷが異なる複数のＧＮＤループインダクタが意図的に混在して配置されている。この構成は、以下のように表現することができる。
　本実施の形態における積層帯域通過フィルタにおいては、積層体１は、複数のＬＣ並列共振器２０のうちの互いに隣接するいずれか２つのＬＣ並列共振器によってそれぞれ挟まれる第１共振器間間隙および第２共振器間間隙を含んでおり、前記第１共振器間間隙にあるＧＮＤループインダクタ３０における線路電極９を通る区間の長さと、前記第２共振器間間隙にあるＧＮＤループインダクタにおける線路電極９を通る区間の長さとが異なる。
　本実施の形態における積層帯域通過フィルタの各層を個別に平面図に示したものを図１３に示す。
　図１３においては、ＧＮＤループインダクタの線路電極が上から３層目に表れている。３つあるＧＮＤループインダクタのうち２番目のもの、すなわち、中央のもののみ層間接続導体間の長さが長くなっている。このとき、１番目および３番目のＧＮＤループインダクタの層間接続導体間の長さＷを０．７５ｍｍに固定し、この２番目のＧＮＤループインダクタにおける層間接続導体間の長さＷ１を以下のように変化させてシミュレーションを行なった。
　（試料２－１）
　長さＷ１を１．１ｍｍとした積層帯域通過フィルタを想定し、試料２－１とした。
　試料２－１において、シミュレーションによりＳパラメータを算出した。その結果を図１４に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は－２６．７ｄＢである。
　（試料２－２）
　長さＷ１を１．３ｍｍとした積層帯域通過フィルタを想定し、試料２－２とした。
　試料２－２において、シミュレーションによりＳパラメータを算出した。その結果を図１５に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は－３０．９ｄＢである。
　（試料２－３）
　長さＷ１を０．９ｍｍとした積層帯域通過フィルタを想定し、試料２－３とした。
　試料２－３において、シミュレーションによりＳパラメータを算出した。その結果を図１６に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は－１９．６ｄＢである。
　以上のことから、試料２－１～試料２－３のように長さＷを調整することで、Ｓ１１の特性を調整することができることが分かる（図１４～図１６参照）。
　（比較例）
　比較例として、ＧＮＤループインダクタが備わっていない構成の試料を想定した。これを比較例１とする。
　比較例１の各層を個別に平面図に示したものを図１７に示す。比較例１において、シミュレーションによりＳパラメータを算出した。その結果を図１８に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は－１６．０ｄＢである。
　この結果からは、ＧＮＤループインダクタ３０の有無により、帯域通過フィルタの特性（Ｓ１１，Ｓ２１）が変化していることが分かる。これに加えて、ＧＮＤループインダクタ３０の層間接続導体間の長さＷを調整することで、通過帯域の反射特性を改善することができる。この場合、長さＷを１．３ｍｍとすることで、最も良い特性が得られることが分かった。
　（実施の形態３）
　図１９～図２４を参照して、本発明に基づく実施の形態３における積層帯域通過フィルタについて説明する。本実施の形態における積層帯域通過フィルタにおいても、積層体１の内部には、複数のＬＣ並列共振器２０が一列に並ぶように配置され、ＬＣ並列共振器２０同士の間にはそれぞれＧＮＤループインダクタ３０が配置されているという点は、実施の形態１と同様である。ただし、本実施の形態では、以下の点で異なる。図１９に示すようにＧＮＤループインダクタ３０における接地電極１０に対する線路電極９の高さをＨとすると、本実施の形態では、１つの積層体１の内部で、高さＨが一定ではない。本実施の形態では、１つの積層体１の内部に高さＨが異なる複数のＧＮＤループインダクタが意図的に混在して配置されている。この構成は、以下のように表現することができる。
　本実施の形態における積層帯域通過フィルタにおいては、積層体１は、複数のＬＣ並列共振器２０のうちの互いに隣接するいずれか２つのＬＣ並列共振器によってそれぞれ挟まれる第１共振器間間隙および第２共振器間間隙を含んでおり、前記第１共振器間間隙にあるＧＮＤループインダクタ３０における接地電極１０に対する線路電極９の高さと、前記第２共振器間間隙にあるＧＮＤループインダクタ３０における接地電極１０に対する線路電極９の高さとが異なる。
　本実施の形態における積層帯域通過フィルタにおいて積層体１の内部に備えられる構造の斜視図を図２０に示す。４つのＬＣ並列共振器２０が一列に並ぶように配置され、ＬＣ並列共振器２０同士の間には順にＧＮＤループインダクタ３１，３２，３３がそれぞれ配置されている。ＧＮＤループインダクタ３１，３３は層間接続導体間の長さが同じであり、ＧＮＤループインダクタ３２のみ層間接続導体間の長さが大きくなっている。これら３つのＧＮＤループインダクタ３１，３２，３３の高さはいずれもＨ１であるものとして、高さＨ１を以下のように変化させてシミュレーションを行なった。
　（試料３－１）
　高さＨ１を０．２５ｍｍとした積層帯域通過フィルタを想定し、試料３－１とした。
　試料３－１において、シミュレーションによりＳパラメータを算出した。その結果を図２１に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は－２６．７ｄＢである。
　（試料３－２）
　高さＨ１を０．２０ｍｍとした積層帯域通過フィルタを想定し、試料３－２とした。
　試料３－２において、シミュレーションによりＳパラメータを算出した。その結果を図２２に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は－１７．１ｄＢである。
　（試料３－３）
　高さＨ１を０．１５ｍｍとした積層帯域通過フィルタを想定し、試料３－３とした。
　試料３－３において、シミュレーションによりＳパラメータを算出した。その結果を図２３に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は－１４．６ｄＢである。
　（試料３－４）
　高さＨ１を０．１０ｍｍとした積層帯域通過フィルタを想定し、試料３－４とした。
　試料３－４において、シミュレーションによりＳパラメータを算出した。その結果を図２４に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は－１３．７ｄＢである。
　以上の結果より、ＧＮＤループインダクタを形成し、ＧＮＤループインダクタの高さを変化させることで、最適インピーダンス特性を調整することができることが分かった。ＧＮＤループインダクタの高さを小さくするほど、通過帯域の低域側の反射特性が悪化し、通過帯域の中央の反射特性が改善していることが分かる。しかしながら、通過帯域の全体の反射特性が良いことが重要であることから、本シミュレーションの結果では、高さを０．２５ｍｍとすることで、最も良い特性が得られることが分かった。
　（実施の形態４）
　図２５～図４１を参照して、本発明に基づく実施の形態４における積層帯域通過フィルタについて説明する。本実施の形態における積層帯域通過フィルタにおいても、積層体１の内部には、複数のＬＣ並列共振器２０が一列に並ぶように配置され、ＬＣ並列共振器２０同士の間にはそれぞれＧＮＤループインダクタ３０が配置されているという点は、実施の形態１と同様である。ただし、本実施の形態では、以下の点で異なる。本実施の形態では、１つの積層体１の内部で、高さＨ、長さＷとも変化させている。本実施の形態では、１つの積層体１の内部に高さＨ、長さＷが異なる複数のＧＮＤループインダクタが意図的に混在して配置されている。この構成は、以下のように表現することができる。
　本実施の形態における積層帯域通過フィルタにおいては、積層体１は、前記複数のＬＣ並列共振器のうちの互いに隣接するいずれか２つのＬＣ並列共振器によってそれぞれ挟まれる第１共振器間間隙および第２共振器間間隙を含んでおり、前記第１共振器間間隙にあるＧＮＤループインダクタ３０における線路電極９を通る区間の長さと、前記第２共振器間間隙にあるＧＮＤループインダクタ３０における線路電極９を通る区間の長さとが異なる。
　さらに本実施の形態における積層帯域通過フィルタにおいては、前記第１共振器間間隙にあるＧＮＤループインダクタ３０における接地電極１０に対する線路電極９の高さと、前記第２共振器間間隙にあるＧＮＤループインダクタ３０における接地電極１０に対する線路電極９の高さとが異なる。
　本実施の形態における積層帯域通過フィルタとしては、試料４－１と試料４－２とを想定した。
　（試料４－１）
　試料４－１の各層を個別に平面図に示したものを図２５に示す。この積層帯域通過フィルタに含まれる誘電体層は上から順にＬａｙ１～Ｌａｙ９で示される。
　（試料４－２）
　試料４－２の各層を個別に平面図に示したものを図２６に示す。
　本実施の形態における積層帯域通過フィルタにおいて積層体１の内部に備えられる構造の斜視図を図２７に示す。
　図２７においては、３つのＧＮＤループインダクタ３１，３２，３３の高さがＡ，Ｂ，Ａであるものとした。すなわち、ＧＮＤループインダクタ３１，３３は同じ高さＡであり、ＧＮＤループインダクタ３２のみが異なる高さＢであるものとした。まず、高さＡを固定して高さＢを変化させた。
　（試料４－３）
　高さＡを０．２５ｍｍとし、高さＢを０．１５ｍｍとした積層帯域通過フィルタを想定し、試料４－３とした。
　試料４－３において、シミュレーションによりＳパラメータを算出した。その結果を図２８および図２９に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は－９．９ｄＢである。また、通過帯域のインピーダンスの偏差はΔ６３．８Ωとなる。
　（試料４－４）
　高さＡを０．２５ｍｍとし、高さＢを０．２０ｍｍとした積層帯域通過フィルタを想定し、試料４－４とした。
　試料４－４において、シミュレーションによりＳパラメータを算出した。その結果を図３０および図３１に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は－１４．０ｄＢである。また、通過帯域のインピーダンスの偏差はΔ３５．１Ωとなる。
　（試料４－５）
　高さＡを０．２５ｍｍとし、高さＢを０．２５ｍｍとした積層帯域通過フィルタを想定し、試料４－５とした。
　試料４－５において、シミュレーションによりＳパラメータを算出した。その結果を図３２および図３３に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は－２０．５ｄＢである。また、通過帯域のインピーダンスの偏差はΔ１．７Ωとなる。
　（試料４－６）
　高さＡを０．２５ｍｍとし、高さＢを０．３ｍｍとした積層帯域通過フィルタを想定し、試料４－６とした。
　試料４－６において、シミュレーションによりＳパラメータを算出した。その結果を図３４および図３５に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は－１７．０ｄＢである。また、通過帯域のインピーダンスの偏差はΔ１．７Ωとなる。
　高さＡを固定して高さＢを変化させたものに相当する試料４－３～試料４－６の結果を比較すると、高さＢが０．２５ｍｍであるとき、Ｓ１１の値が最大となり、スミスチャートでは曲線が中央に集まっていることが分かる（図３３参照）。このことから、通過帯域内の入出力のインピーダンスが一定となり、反射特性の値が改善されていることが分かる。
　次に、高さＢを固定して高さＡを変化させた。
　（試料４－７）
　高さＡを０．２０ｍｍとし、高さＢを０．２５ｍｍとした積層帯域通過フィルタを想定し、試料４－７とした。
　試料４－７において、シミュレーションによりＳパラメータを算出した。その結果を図３６および図３７に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は－２２．１ｄＢである。また、通過帯域のインピーダンスの偏差はΔ８．７Ωとなる。
　（試料４－８）
　高さＡを０．１５ｍｍとし、高さＢを０．２５ｍｍとした積層帯域通過フィルタを想定し、試料４－８とした。
　試料４－８において、シミュレーションによりＳパラメータを算出した。その結果を図３８および図３９に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は－１４．０ｄＢである。また、通過帯域のインピーダンスの偏差はΔ１９．４Ωとなる。
　（試料４－９）
　高さＡを０．１０ｍｍとし、高さＢを０．２５ｍｍとした積層帯域通過フィルタを想定し、試料４－９とした。
　試料４－９において、シミュレーションによりＳパラメータを算出した。その結果を図４０および図４１に示す。この周波数特性では、通過帯域の反射特性の最も悪い値は－１１．４ｄＢである。また、通過帯域のインピーダンスの偏差はΔ３１．２Ωとなる。
　高さＢを固定して高さＡを変化させたものに相当する試料４－５、試料４－７～試料４－９の結果を比較すると、高さＡが低くなるにつれてＳ１１の値が悪化し、高さＡの値が０．２５ｍｍであるときに通過帯域のインピーダンス偏差が小さい結果であることが分かる（図３３参照）。
　以上の結果より、ＧＮＤループインダクタを形成し、ＧＮＤループインダクタの形状を変化させることで、各共振器の結合を微調整可能となることが分かった。これにより、所望の通過帯域特性をが実現することができる。
　（実施の形態５）
　本発明に基づく実施の形態５における積層帯域通過フィルタについて説明する。
　本実施の形態における積層帯域通過フィルタでは、積層体１に含まれる複数のＬＣ並列共振器２０の並びの一方の端を入力側とし、他方の端を出力側としたとき、前記入力側と前記出力側とは磁気的結合状態が対称となっている。これまでの実施の形態においてもこの条件を備えているものもあったが、入出力インピーダンスが同一の設計の場合、このように入力側と出力側とは磁気的結合状態が対称となっていることが好ましい。
　なお、上記各実施の形態では、１つの積層体の中に４つのＬＣ並列共振器が配列され、これらのＬＣ並列共振器同士の間にＧＮＤループインダクタが１つずつ配置されることによって合計３つのＧＮＤループインダクタが配列されている例を示したが、ＬＣ並列共振器の個数、ＧＮＤループインダクタの個数はここで示したものに限らない。２つ以上のＬＣ並列共振器が配列されている場合であれば、これらの各々の間にＧＮＤループインダクタを配置することによりそれぞれ同一の効果が期待できる。１つの積層体の中に複数のＬＣ並列共振器が配列されている場合、そのＬＣ並列共振器間の間隙の全てにＧＮＤループインダクタを配置しなければならないわけではない。一部の間隙にのみＧＮＤループインダクタを配置することとしてもよい。なお、１つのＧＮＤループインダクタにおいて、線路電極は１本に限らず複数本にしてもよい。たとえば１つのＧＮＤループインダクタにおいて線路電極を２層以上の並列構造としてもよい。１つのＧＮＤループインダクタにおいて、線路電極に接続される層間接続導体の数は２に限らず他の数であってもよい。線路電極に接続される層間接続導体間の長さについては、複数通りの長さを混在させてもよい。
　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　１　積層体、２　誘電体層、６　層間接続導体、７　キャパシタ電極、７ａ　第１キャパシタ電極、７ｂ　第２キャパシタ電極、８　インダクタ線路電極、８ａ　第１インダクタ線路電極、８ｂ　第２インダクタ線路電極、９　線路電極、１０　接地電極、１７ａ，１７ｂ　入出力電極、１８ａ，１８ｂ　外部接地電極、２０　ＬＣ並列共振器、２０ａ　第１ＬＣ並列共振器、２０ａｒ，２０ｂｒ，３０ｒ　領域、２０ｂ　第２ＬＣ並列共振器、３０　ＧＮＤループインダクタ、９０　積層方向、９１　第１方向、９３，９４，９５　巻回軸、１０１　積層帯域通過フィルタ。

Claims (5)

  1. 　複数の誘電体層を積層した積層体の内部に複数のＬＣ並列共振器を含む積層帯域通過フィルタであって、
    　前記複数のＬＣ並列共振器のうちの互いに隣接する２つを第１ＬＣ並列共振器および第２ＬＣ並列共振器とすると、
    　前記第１ＬＣ並列共振器は、巻回軸が前記積層体の内部で前記積層方向とは垂直な第１方向に平行になるように配置されたループ形状であり、
    　前記第１ＬＣ並列共振器は、前記複数の誘電体層のいずれかの表面に配置された接地電極、第１キャパシタ電極および第１インダクタ線路電極が、前記積層体の積層方向に延在する複数の層間接続導体を以て前記接地電極－前記第１インダクタ線路電極－前記第１キャパシタ電極という順に電気的に接続された部分を含み、
    　前記第１ＬＣ並列共振器は、前記接地電極の一部と前記第１キャパシタ電極の少なくとも一部とが互いに対向して容量を形成する部分を含み、
    　前記接地電極と前記第１キャパシタ電極とは異なる層に配置されており、
    　前記第２ＬＣ並列共振器は、巻回軸が前記第１方向に平行となるように配置されたループ形状であり、
    　前記第２ＬＣ並列共振器は、前記接地電極、前記複数の誘電体層のいずれかの表面に配置された第２キャパシタ電極および第２インダクタ線路電極が、前記積層体の積層方向に延在する複数の層間接続導体を以て前記接地電極－前記第２インダクタ線路電極－前記第２キャパシタ電極という順に電気的に接続された部分を含み、
    　前記第２ＬＣ並列共振器は、前記接地電極の一部と前記第２キャパシタ電極の少なくとも一部とが互いに対向して容量を形成する部分を含み、
    　前記接地電極と前記第２キャパシタ電極とは異なる層に配置されており、
    　前記第１方向から見たときに、前記第１ＬＣ並列共振器によって囲まれる領域と前記第２ＬＣ並列共振器によって囲まれる領域とが、少なくとも一部において互いに重なっており、
    　前記第１ＬＣ並列共振器と前記第２ＬＣ並列共振器との間に、前記接地電極および、前記複数の誘電体層のいずれかの表面に配置された線路電極が、前記積層体の積層方向に延在する層間接続導体を以て前記接地電極－前記線路電極－前記接地電極という順の閉ループ形状に電気的に接続されつつ、この閉ループ形状の巻回軸が前記第１方向に平行となるように配置されたものであるＧＮＤループインダクタが配置されており、
    　前記第１方向から見たときに、前記第１ＬＣ並列共振器によって囲まれる領域と前記第２ＬＣ並列共振器によって囲まれる領域とが重なり合う領域に対して、前記ＧＮＤループインダクタによって囲まれる領域の少なくとも一部が重なっている、積層帯域通過フィルタ。
  2. 　前記積層体は、前記複数のＬＣ並列共振器のうちの互いに隣接するいずれか２つのＬＣ並列共振器によってそれぞれ挟まれる第１共振器間間隙および第２共振器間間隙を含んでおり、
    　前記第１共振器間間隙にあるＧＮＤループインダクタにおける前記線路電極を通る区間の長さと、
    　前記第２共振器間間隙にあるＧＮＤループインダクタにおける前記線路電極を通る区間の長さとが異なる、請求項１に記載の積層帯域通過フィルタ。
  3. 　前記積層体は、前記複数のＬＣ並列共振器のうちの互いに隣接するいずれか２つのＬＣ並列共振器によってそれぞれ挟まれる第１共振器間間隙および第２共振器間間隙を含んでおり、
    　前記第１共振器間間隙にあるＧＮＤループインダクタにおける前記接地電極に対する前記線路電極の高さと、
    　前記第２共振器間間隙にあるＧＮＤループインダクタにおける前記接地電極に対する前記線路電極の高さとが異なる、請求項１に記載の積層帯域通過フィルタ。
  4. 　前記第１共振器間間隙にあるＧＮＤループインダクタにおける前記接地電極に対する前記線路電極の高さと、
    　前記第２共振器間間隙にあるＧＮＤループインダクタにおける前記接地電極に対する前記線路電極の高さとが異なる、請求項２に記載の積層帯域通過フィルタ。
  5. 　前記積層体に含まれる前記複数のＬＣ並列共振器の並びの一方の端を入力側とし、他方の端を出力側としたとき、前記入力側と前記出力側とは磁気的結合状態が対称となっている、請求項１から４のいずれかに記載の積層帯域通過フィルタ。
PCT/JP2016/070141 2015-10-01 2016-07-07 積層帯域通過フィルタ WO2017056620A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201680053262.1A CN108028634B (zh) 2015-10-01 2016-07-07 层叠带通滤波器
JP2017542947A JP6369638B2 (ja) 2015-10-01 2016-07-07 積層帯域通過フィルタ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015196076 2015-10-01
JP2015-196076 2015-10-01

Publications (1)

Publication Number Publication Date
WO2017056620A1 true WO2017056620A1 (ja) 2017-04-06

Family

ID=58427393

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/070141 WO2017056620A1 (ja) 2015-10-01 2016-07-07 積層帯域通過フィルタ

Country Status (4)

Country Link
JP (1) JP6369638B2 (ja)
CN (1) CN108028634B (ja)
TW (1) TWI581562B (ja)
WO (1) WO2017056620A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021019304A (ja) * 2019-07-22 2021-02-15 株式会社村田製作所 ダイプレクサ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113039720A (zh) * 2018-11-22 2021-06-25 株式会社村田制作所 谐振元件、滤波器以及双工器
JP7355827B2 (ja) * 2018-12-20 2023-10-03 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス
CN114141472B (zh) * 2021-01-19 2024-01-16 西安电子科技大学 基于穿透通孔的高集成度高屏蔽的变压器结构
CN114285387B (zh) * 2021-12-09 2023-05-09 电子科技大学 一种小型lc滤波器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266697A (ja) * 2003-03-04 2004-09-24 Koa Corp 積層型バンドパスフィルタ
WO2009090917A1 (ja) * 2008-01-17 2009-07-23 Murata Manufacturing Co., Ltd. 積層型共振器および積層型フィルタ
WO2012066946A1 (ja) * 2010-11-19 2012-05-24 株式会社村田製作所 電子部品
JP2015046788A (ja) * 2013-08-28 2015-03-12 株式会社村田製作所 高周波部品

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127792B2 (ja) * 1995-07-19 2001-01-29 株式会社村田製作所 Ｌｃ共振器およびｌｃフィルタ
JP2006054207A (ja) * 2002-08-29 2006-02-23 Ajinomoto Co Inc インダクタンス素子、インダクタンス素子内蔵多層基板、半導体チップ及びチップ型インダクタンス素子
CN101421918B (zh) * 2006-04-14 2013-02-27 株式会社村田制作所 分层带通滤波器
CN100435408C (zh) * 2006-12-12 2008-11-19 中国电子科技集团公司第五十五研究所 基于mems技术的层叠式滤波器
TW200908430A (en) * 2007-05-18 2009-02-16 Murata Manufacturing Co Stacked bandpass filter
TWI398984B (zh) * 2008-05-23 2013-06-11 Murata Manufacturing Co Laminated bandpass filter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266697A (ja) * 2003-03-04 2004-09-24 Koa Corp 積層型バンドパスフィルタ
WO2009090917A1 (ja) * 2008-01-17 2009-07-23 Murata Manufacturing Co., Ltd. 積層型共振器および積層型フィルタ
WO2012066946A1 (ja) * 2010-11-19 2012-05-24 株式会社村田製作所 電子部品
JP2015046788A (ja) * 2013-08-28 2015-03-12 株式会社村田製作所 高周波部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021019304A (ja) * 2019-07-22 2021-02-15 株式会社村田製作所 ダイプレクサ
JP7352145B2 (ja) 2019-07-22 2023-09-28 株式会社村田製作所 ダイプレクサ

Also Published As

Publication number Publication date
JP6369638B2 (ja) 2018-08-08
CN108028634B (zh) 2019-03-12
TWI581562B (zh) 2017-05-01
JPWO2017056620A1 (ja) 2018-08-09
CN108028634A (zh) 2018-05-11
TW201714403A (zh) 2017-04-16

Similar Documents

Publication Publication Date Title
JP6369638B2 (ja) 積層帯域通過フィルタ
KR101112519B1 (ko) 적층 대역 통과 필터
US10110191B2 (en) High-frequency laminated component and laminated high-frequency filter
TWI492446B (zh) Electronic Parts
JP5821914B2 (ja) 高周波部品
JP5310768B2 (ja) 積層型バンドパスフィルタ
JP5907124B2 (ja) 高周波部品およびフィルタ部品
JP6801826B2 (ja) フィルタ素子
JP5621823B2 (ja) 高周波フィルタ
US20140132385A1 (en) Multilayer chip inductor and production method for same
TWI594572B (zh) 電子零件
WO2013164929A1 (ja) 高周波モジュール
JP4303693B2 (ja) 積層型電子部品
WO2013069419A1 (ja) 積層型ｌｃフィルタ
WO2017169102A1 (ja) 電子部品
US9178482B2 (en) Filter element
TWI572084B (zh) filter
JP2015111784A (ja) 積層帯域除去フィルタ
JP5614495B2 (ja) 電子部品
JP2004087524A (ja) 回路基板およびこれを用いた電子機器
JP4280118B2 (ja) 多連ノイズフィルタ
US20230083216A1 (en) Multilayer electronic component

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16850797

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017542947

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16850797

Country of ref document: EP

Kind code of ref document: A1