TWI581496B - Diplexer - Google Patents

Diplexer Download PDF

Info

Publication number
TWI581496B
TWI581496B TW105108807A TW105108807A TWI581496B TW I581496 B TWI581496 B TW I581496B TW 105108807 A TW105108807 A TW 105108807A TW 105108807 A TW105108807 A TW 105108807A TW I581496 B TWI581496 B TW I581496B
Authority
TW
Taiwan
Prior art keywords
conductor
inductor
capacitor
hole conductor
duplexer
Prior art date
Application number
TW105108807A
Other languages
English (en)
Other versions
TW201644093A (zh
Inventor
Yuji Kaminishi
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW201644093A publication Critical patent/TW201644093A/zh
Application granted granted Critical
Publication of TWI581496B publication Critical patent/TWI581496B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/03Frequency selective two-port networks comprising means for compensation of loss
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463Duplexers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0115Frequency selective two-port networks comprising only inductors and capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/09Filters comprising mutual inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

雙工器
本發明係關於一種雙工器。
作為習知之關於雙工器之發明,已知有例如專利文獻1中記載之積層帶通濾波器。該積層帶通濾波器具備複數個LC並聯共振器。各LC並聯共振器具備於積層體之短邊方向延伸之電感器電極、自電感器電極之前端朝積層方向延伸之第1通孔導體、及自電感器電極之後端朝積層方向延伸之第2通孔導體。藉此,形成由電感器電極、第1通孔導體及第2通孔導體所包圍之環形面。而且,複數個LC並聯共振器係以使相鄰者彼此之環形面對向之方式於積層體之長邊方向排成一行而配置。此種積層帶通濾波器中,使用剖面積較大且電阻值較小之通孔導體,故插入損耗變小。
此外,有將專利文獻1中記載之積層帶通濾波器之構造應用於雙工器之高頻帶側濾波器(HB側濾波器)之情形。該情形時,要求欲減小雙工器之構裝所必需之構裝區域之面積。因此,於雙工器中,僅於積層體之底面形成外部電極。藉此,於積層體之側面不形成外部電極,於雙工器之構裝時,焊接填角不形成於積層體之側面。其結果,雙工器之構裝所必需之構裝區域之面積變小。
然而,若僅於積層體之底面形成外部電極,則如以下所說明般,雙工器內之配線之牽引變得複雜。圖12係自上側透視跨及積層體102之上表面、底面及側面而形成有外部電極108之雙工器100之圖。圖13係自上側透視僅於積層體202之底面形成有外部電極208之雙工器200之圖。
更詳細而言,如圖12及圖13所示,雙工器100、200內置有HB側濾波器104、204與低頻帶側濾波器(LB側濾波器)106、206,以便將高頻與低頻分離。如圖12所示,於外部電極108形成於積層體102之側面之情形時,可將LB側濾波器106之上表面附近之部分與外部電極108引出且藉由導體層112而連接。
另一方面,如圖13所示,若僅於積層體202之底面形成有外部電極208,則為將LB側濾波器206之上表面附近之部分與外部電極208連接,必須使用自LB側濾波器206之上表面附近之部分朝底面延伸之通孔導體。但是,如圖13般,當自上側觀察時HB側濾波器204及LB側濾波器206與外部電極208重疊之情形時,若欲將LB側濾波器206之上表面附近之部分與外部電極208利用1個通孔導體而連接,則HB側濾波器204及LB側濾波器206與通孔導體發生干涉。因此,必須以避開HB側濾波器204及LB側濾波器206之方式牽引通孔導體及導體層,或牽引HB側濾波器204或LB側濾波器206之導體,將LB側濾波器206與外部電極208連接。其結果,雙工器200內之通孔導體及導體層之牽引變得複雜,且因多餘之配線而使插入損耗增加,從而導致特性變差。
先前技術文獻
專利文獻
專利文獻1:國際公開第2007/119356號
因此,本發明之目的在於提供一種不會使導體之牽引變得複雜之雙工器。
本發明之一形態之雙工器之特徵在於,具備:積層體,其係藉由將複數個絕緣體層於積層方向積層而構成者,且具有位於該積層方向之一端之底面;輸入輸出端子,其設置於上述底面;第1濾波器電路,其包含第1環形電感器及第2環形電感器;第2濾波器電路,其以自上述積層方向觀察時,與上述第1濾波器電路相鄰之方式而設置;及第1通孔導體,其將上述輸入輸出端子與上述第1濾波器電路及上述第2濾波器電路電性連接,上述第1環形電感器具有:線狀之第1電感器導體,其自上述積層方向觀察時,沿自上述第1濾波器電路朝上述第2濾波器電路之第1方向;及第2通孔導體及第3通孔導體,其等自上述第1電感器導體朝上述底面延伸;且該第1環形電感器形成第1環形面,上述第2環形電感器具有:線狀之第2電感器導體,其自上述積層方向觀察時,沿上述第1方向;及第4通孔導體及第5通孔導體,其等自上述第2電感器導體朝上述底面延伸;且該第2環形電感器形成第2環形面,上述第1環形面於自上述第2環形面朝上述第1方向露出之狀態下與該第2環形面對向,上述第1通孔導體設置於較上述第1環形電感器更靠自上述第1環形面朝上述第2 環形面之第2方向,並且自該第2方向觀察時,與該第1環形面自該第2環形面露出之部分重疊。
根據本發明,可使導體之牽引不會變得複雜。
10、10a~10c‧‧‧雙工器
12‧‧‧積層體
14a~14f‧‧‧外部電極
16a~16x‧‧‧絕緣體層
18a、18b、20a、20b、26、28、29、30a、30b、32、40、42a、42b、58、60、62、66、68‧‧‧電容器導體層
22a、22b‧‧‧連接導體層
24a~24c、34、36、38a~38c、44a、44b、46、48a、48b、50a、50b、52、54a、54b、64‧‧‧電感器導體層
C1~C9、C20‧‧‧電容器
L1~L6‧‧‧電感器
LC1~LC5‧‧‧LC並聯共振器
LC6‧‧‧LC串聯共振器
S1‧‧‧λ/4開路短線
S2‧‧‧λ/4短路短線
SL1、SL2‧‧‧訊號路徑
v1~v22‧‧‧通孔導體
圖1係一實施形態之雙工器10之等效電路圖。
圖2A係雙工器10之外觀立體圖。
圖2B係雙工器10之透視圖。
圖3係雙工器10之分解圖。
圖4係雙工器10之分解圖。
圖5係雙工器10之分解圖。
圖6係雙工器10之分解圖。
圖7係雙工器10之分解圖。
圖8係雙工器10之分解圖。
圖9係第1變形例之雙工器10a之等效電路圖。
圖10係第2變形例之雙工器10b之等效電路圖。
圖11係第3變形例之雙工器10c之等效電路圖。
圖12係自上側透視於積層體102之側面形成有外部電極108之雙工器100之圖。
圖13係自上側透視僅於積層體202之底面形成有外部電極208之雙工器200之圖。
(雙工器之構成)
一邊參照圖式一邊對一實施形態之雙工器10之電路構成進行說明。圖1係一實施形態之雙工器10之等效電路圖。
如圖1所示,雙工器10具備訊號路徑SL1、SL2、外部電極14a~14f、電感器L1~L6及電容器C1~C9。
外部電極14a~14c係高頻訊號之輸入輸出端子。外部電極14d~14f係連接於接地電位之接地端子。訊號路徑SL1之一端連接於外部電極14a。訊號路徑SL1之另一端連接於外部電極14b。訊號路徑SL2之一端連接於外部電極14a。訊號路徑SL2之另一端連接於外部電極14c。即,雙工器10具有分支為訊號路徑SL1與訊號路徑SL2之構造。
電容器C5、C6及電感器L5設置於訊號路徑SL1,且於自外部電極14a朝外部電極14b之方向上依序串聯連接。又,電容器Cp係電感器L5所產生之雜散電容,且與電感器L5並聯連接。藉此,電感器L5與電容器Cp構成LC並聯共振器LC5(LC共振器之一例)。
電容器C1(第1電容器之一例)與電感器L1(第1環形電感器之一例)藉由並聯連接而構成LC並聯共振器LC1。LC並聯共振器LC1之一端於電容器C5與電容器C6之間連接於訊號路徑SL1。LC並聯共振器LC1之另一端連接於外部電極14d、14e。
電容器C2(第2電容器之一例)與電感器L2(第2環形電感器之一例)藉由並聯連接而構成LC並聯共振器LC2。LC並聯共振器LC2 之一端於電容器C6與電感器L5之間連接於訊號路徑SL1。LC並聯共振器LC2之另一端連接於外部電極14d、14e。又,電感器L1與電感器L2電磁場耦合。
電容器C7之一個電極於電感器L5與外部電極14b之間連接於訊號路徑SL1。電容器C7之另一個電極連接於外部電極14d、14e。
如以上般構成之LC並聯共振器LC1、LC2、LC5及電容器C5、C6例如構成具有以5GHz為中心頻率之第1頻帶之HB側濾波器HB(第1濾波器電路之一例)。即,HB側濾波器HB於外部電極14a與外部電極14b之間,使第1頻帶之高頻訊號通過。
更詳細而言,電容器C5~C7進行LC並聯共振器LC1、LC2之阻抗匹配,轉換為特定之阻抗(例如50Ω)。LC並聯共振器LC5發揮妨礙其共振頻率通過之作用。其結果,自外部電極14a輸入之高頻訊號中,成為LC並聯共振器LC1、LC2之共振頻率之高頻訊號被輸出至外部電極14b,而成為LC並聯共振器LC5之共振頻率之高頻訊號並未被輸出至外部電極14b。
電容器C3與電感器L3藉由並聯連接而構成LC並聯共振器LC3。電容器C4與電感器L4藉由並聯連接而構成LC並聯共振器LC4。並聯共振器LC3、LC4設置於訊號路徑SL2,且於自外部電極14a朝外部電極14c之方向上依序串聯連接。LC並聯共振器LC3之一端連接於外部電極14a。LC並聯共振器LC3之另一端與LC並聯共振器LC4之一端相互連接。LC並聯共振器LC4之另一端連接於外部電極14c。
電容器C8與電感器L6藉由串聯連接而構成LC串聯共振器 LC6。LC串聯共振器LC6之一端於LC並聯共振器LC3與LC並聯共振器LC4之間連接於訊號路徑SL2。LC串聯共振器LC6之另一端連接於外部電極14f。
電容器C9之一個電極連接於LC並聯共振器LC4與外部電極14c之間。電容器C9之另一個電極連接於外部電極14f。
如以上般構成之LC並聯共振器LC3、LC4、LC串聯共振器LC6及電容器C9例如構成具有以2GHz為中心頻率(即,較第1頻帶之中心頻率低之中心頻率)之第2頻帶之LB側濾波器LB(第2濾波器電路之一例)。即,LB側濾波器LB於外部電極14a與外部電極14c之間,使第2頻帶之高頻訊號通過。
更詳細而言,由電感器L3、電容器C8、電感器L4及電容器C9之構成而構成2段之低通濾波器,不使頻率較自電感器L3、L4及電容器C8、C9求出之截止頻率高之高頻訊號於外部電極14a與外部電極14c之間通過。同樣地,LC並聯共振器LC3、LC4不使共振頻率之高頻訊號於外部電極14a與外部電極14c通過。LC並聯共振器LC3、LC4之共振頻率例如為第2頻帶之高頻側附近之頻率。LC串聯共振器LC6不使成為LC串聯共振器LC6之共振頻率之高頻訊號於外部電極14a與外部電極14c之間通過。
如以上般構成之雙工器10如上所述作為雙工器而發揮功能。例如,自外部電極14a輸入之高頻訊號中,第1頻帶(例如5GHz附近)之高頻訊號自外部電極14b輸出。自外部電極14a輸入之高頻訊號中,第2頻帶(例如2GHz)之高頻訊號自外部電極14c輸出。
(雙工器之具體構成)
其次,一邊參照圖式一邊對雙工器10之具體構成進行說明。圖2A係雙工器10之外觀立體圖。圖2B係雙工器10之透視圖。圖3至圖8係雙工器10之分解圖。雙工器10中,將積層體12之積層方向定義為上下方向。又,自上側觀察雙工器10時,將雙工器10之上表面之長邊延伸之方向定義為左右方向,將雙工器10之上表面之短邊延伸之方向定義為前後方向。
雙工器10中,如圖2A至圖8所示,以自上側觀察時,LB側濾波器LB與HB側濾波器HB之左側相鄰之方式而設置。而且,如圖2A至圖8所示,雙工器10具備積層體12、外部電極14a~14f、連接導體層17、22a、22b、56、70、電容器導體層18a、18b、20a、20b、26、28、29、30a、30b、32、40、42a、42b、58、60、62、66、68、電感器導體層24a~24c、34、36、38a~38c、44a、44b、46、48a、48b、50a、50b、52、54a、54b、64及通孔導體v1~v22作為具體之構成。
如圖2A所示,積層體12呈長方體狀,且藉由將絕緣體層16a~16x(複數個絕緣體層之一例)自上側向下側依序積層而構成。積層體12之底面係位於積層體12之下側之面,且係將雙工器10構裝於電路基板時與電路基板對向之構裝面。
絕緣體層16a~16x自上側觀察時呈具有於左右方向延伸之長邊之長方形狀,且例如藉由陶瓷等製作。以下,將絕緣體層16a~16x之上表面稱為正面,將絕緣體層16a~16x之下表面稱為背面。
外部電極14a~14f設置於積層體12之底面,未設置於積層體12之前表面、後表面、右表面及左表面。外部電極14a~14f呈長方形狀。 外部電極14d、14a、14f沿積層體12底面之前側之長邊自右側朝左側依序排成一行。外部電極14b、14e、14c沿積層體12底面之後側之長邊自右側朝左側依序排成一行。外部電極14a~14f例如藉由於由銀等構成之底層電極上實施鍍Ni及鍍Sn、或鍍Ni及鍍Au而製作。
最先對連接於訊號路徑SL1之元件之構成進行說明。首先,電容器C5係藉由電容器導體層18a、18b、20a、20b而構成。又,藉由電容器導體層20a、20b、30a、30b而構成。更詳細而言,電容器導體層18a、18b分別設置於絕緣體層16m、16o之正面之中央附近,且呈具有於前後方向延伸之長邊之長方形狀。電容器導體層30a、30b於絕緣體層16m、16o之正面相對於電容器導體層18a、18b設置於右側,且呈具有於前後方向延伸之長邊之長方形狀。電容器導體層20a、20b設置於絕緣體層16n、16p之正面之中央附近,且呈於左右方向延伸之帶狀。電容器導體層20a、20b之左端自上下方向觀察時,與電容器導體層18a、18b重疊。藉此,在電容器導體層18a、18b與電容器導體層20a、20b之間形成有電容器C5。電容器導體層20a、20b之右端自上下方向觀察時,與電容器導體層30a、30b重疊。藉此,在電容器導體層30a、30b與電容器導體層20a、20b之間形成有電容器C6。又,電容器C5與電容器C6經由電容器導體層20a、20b而串聯連接。
電容器C5與外部電極14a經由通孔導體v1、v2及連接導體層17而連接。更詳細而言,連接導體層17設置於絕緣體層16w正面之前側之長邊之中央附近,且呈具有於左右方向延伸之長邊之長方形狀。通孔導體v1於上下方向貫通絕緣體層16w、16x。通孔導體v1之下端連接於外部電極14a。通孔導體v1之上端連接於連接導體層17之右端。
通孔導體v2(第1通孔導體之一例)於上下方向貫通絕緣體層16b~16v,且自上下方向觀察時,與外部電極14a重疊。通孔導體v2之下端連接於連接導體層17之左端。因此,通孔導體v2經由通孔導體v1及連接導體層17而與外部電極14a電性連接。又,通孔導體v2亦連接於電容器導體層18a、18b。藉此,將電容器C5與外部電極14a連接。
電感器L2係藉由電感器導體層38a~38c及通孔導體v6、v7而構成。更詳細而言,電感器導體層38a~38c(第2電感器導體之一例)係分別設置於絕緣體層16b~16d正面之前側之長邊附近、且沿左右方向之線狀之導體層。於本實施形態中,電感器導體層38a~38c呈自較長邊之中央靠右側之位置朝右側延伸之直線狀。通孔導體v6(第4通孔導體之一例)於上下方向貫通絕緣體層16b~16t。通孔導體v6之上端連接於電感器導體層38a~38c之左端。即,通孔導體v6自電感器導體層38a~38c朝底面延伸。通孔導體v7(第5通孔導體之一例)於上下方向貫通絕緣體層16b~16u。通孔導體v7之上端連接於電感器導體層38a~38c之右端。即,通孔導體v7自電感器導體層38a~38c朝底面延伸。進而,通孔導體v6位於較通孔導體v7更靠左側。通孔導體v6、v7、v2自上側觀察時,於左右方向排列於一直線上。
如以上般,電感器L2呈上下反轉之有稜角之U字型。又,將藉由電感器導體層38a~38c及通孔導體v6、v7包圍所形成之長方形狀之面稱為第2環形面。第2環形面係以通過電感器導體層38a之前後方向之中心之直線及通孔導體v6、v7之中心線為三邊之長方形。
電感器L1係藉由電感器導體層24a~24c及通孔導體v3、v4 而構成。更詳細而言,電感器導體層24a~24c(第1電感器導體之一例)係分別設置於絕緣體層16b~16d正面之後側之長邊附近、且沿左右方向(右方向為第1方向之一例)之線狀之導體層。於本實施形態中,電感器導體層24a~24c呈自長邊之中央附近朝右側延伸之直線狀。由此,電感器導體層24a~24c分別與電感器導體層38a~38c平行,且相對於電感器導體層38a~38c位於左後。又,電感器導體層24a~24c之長度與電感器導體層38a~38c之長度實質上相等。
通孔導體v3(第2通孔導體之一例)於上下方向貫通絕緣體層16b~16t。通孔導體v3之上端連接於電感器導體層24a~24c之左端。即,通孔導體v3自電感器導體層24a~24c朝底面延伸。藉此,通孔導體v3位於較通孔導體v6靠左側。又,通孔導體v2、v3自上側觀察時,於前後方向排列於一直線上。通孔導體v4(第3通孔導體之一例)於上下方向貫通絕緣體層16b~16u。通孔導體v4之上端連接於電感器導體層24a~24c之右端。即,通孔導體v4自電感器導體層24a~24c朝底面延伸。進而,通孔導體v3位於較通孔導體v4靠左側。通孔導體v3、v4自上側觀察時,於左右方向排列於一直線上。
如以上般,電感器L1呈上下反轉之有稜角之U字型。又,將藉由電感器導體層24a~24c及通孔導體v3、v4包圍所形成之長方形狀之面稱為第1環形面。第1環形面係以通過電感器導體層24a之前後方向之中心之直線及通孔導體v3、v4之中心線為三邊之長方形。
又,電感器L1、L2排列於前後方向,電感器L1位於較電感器L2更靠後側。藉此,電感器L1之第1環形面與電感器L2之第2環形 面對向。所謂相互對向係指自特定之方向觀察時,2個環形面重疊。於本實施形態中,第1環形面與第2環形面自前後方向觀察時重疊。但是,第1環形面自第2環形面向左側露出,第2環形面自第1環形面向右側露出。
此處,外部電極14a(輸入輸出端子之一例)之中心(對角線之交點)自上側觀察時,位於較通孔導體v6更靠左側,且位於較通孔導體v3更靠前側。藉此,外部電極14a自上側俯視時,與藉由第1環形面自第2環形面向左側露出而形成之空間Sp1重疊。
又,通孔導體v2自上側觀察時,與外部電極14a重疊。藉此,自上側觀察時,通孔導體v2與藉由第1環形面自第2環形面向左側露出而形成之空間Sp1重疊。更詳細而言,通孔導體v2設置於較電感器L1更靠前側(自第1環形面朝第2環形面之第2方向),並且自前後方向觀察時,與第1環形面自第2環形面露出之部分重疊。
電容器C1藉由電容器導體層26、28而構成。更詳細而言,電容器導體層26(第1電容器導體之一例)設置於絕緣體層16u之正面之中央附近,且呈長方形狀。電容器導體層26連接於通孔導體v3。電容器導體層28(第2電容器導體之一例)設置於絕緣體層16v正面之右半部分之區域,且呈將2個長方形組合而成之形狀。電容器導體層28連接於通孔導體v4之下端。電容器導體層28隔著絕緣體層16u而與電容器導體層26對向。藉此,在電容器導體層26與電容器導體層28之間,形成有與電感器L1並聯連接之電容器C1。其結果,電感器L1及電容器C1構成LC並聯共振器LC1(第1LC並聯共振器之一例)。
電容器C2係藉由電容器導體層28、32而構成。更詳細而言, 電容器導體層32(第3電容器導體之一例)於絕緣體層16u之正面設置於電容器導體層26之右前,且呈長方形狀。電容器導體層32連接於通孔導體v6之下端。電容器導體層28(第4電容器導體之一例)連接於通孔導體v7之下端,且隔著絕緣體層16u而與電容器導體層32對向。藉此,於電容器導體層28與電容器導體層32之間,形成有與電感器L2並聯連接之電容器C2。其結果,電感器L2及電容器C2構成LC並聯共振器LC2(第2LC並聯共振器之一例)。
LC並聯共振器LC1之一端經由連接導體層22a、22b而連接於電容器C5與電容器C6之間。更詳細而言,連接導體層22a、22b係分別設置於絕緣體層16n、16p之正面且呈L字型之導體層。連接導體層22a、22b分別自電容器導體層20a、20b之左右方向之中央朝後側延伸之後,朝左側折彎。連接導體層22a、22b之左端連接於通孔導體v3。藉此,LC並聯共振器LC1之一端連接於電容器C5與電容器C6之間。
通孔導體v6與電容器導體層30a、30b連接。藉此,LC並聯共振器LC2之一端經由通孔導體v6而連接於電容器C6。
LC並聯共振器LC1之另一端、及LC並聯共振器LC2之另一端經由通孔導體v5、v8而連接於外部電極14d、14e。更詳細而言,通孔導體v5、v8分別於上下方向貫通絕緣體層16v~16x。通孔導體v5、v8之上端連接於電容器導體層28。通孔導體v5、v8之下端分別連接於外部電極14e、14d。藉此,LC並聯共振器LC1之另一端、及LC並聯共振器LC2之另一端連接於外部電極14d、14e。
電感器L5係藉由電感器導體層34、36及通孔導體v9而構 成。更詳細而言,電感器導體層34、36分別係設置於絕緣體層16r、16s正面之右半部分之區域之線狀之導體層,自上側觀察時,沿逆時針方向環繞。電感器導體層34之逆時針方向之上游側之端部連接於通孔導體v6。電感器導體層34之逆時針方向之下游側之端部與電感器導體層36之逆時針方向之上游側之端部於自上下方向觀察時重疊。通孔導體v9於上下方向貫通絕緣體層16r。通孔導體v9之上端連接於電感器導體層34之逆時針方向之下游側之端部。通孔導體v9之下端連接於電感器導體層36之逆時針方向之上游側之端部。藉此,電感器導體層34、36及通孔導體v9構成一邊環繞一邊向下側行進之螺旋狀之電感器L5。
電容器C7係藉由電容器導體層28、29而構成。更詳細而言,電容器導體層29係設置於絕緣體層16w正面之右半部分之區域之長方形狀之導體層。電容器導體層29隔著絕緣體層16v而與電容器導體層28對向。藉此,於電容器導體層28與電容器導體層29之間形成有電容器C7。
又,電容器導體層28經由通孔導體v5、v8而連接於外部電極14d、14e,故電容器C7之一個電極連接於外部電極14d、14e。
電容器C7之另一個電極經由通孔導體v10而連接於外部電極14b。通孔導體v10於上下方向貫通絕緣體層16s~16x。通孔導體v10之上端連接於電感器導體層36之逆時針方向之下游側之端部。通孔導體v10之下端連接於外部電極14b。藉此,電感器L5連接於外部電極14b。又,通孔導體v10亦連接於電容器導體層29。藉此,電容器C7之另一個電極連接於外部電極14b。
自上側觀察時,藉由電感器L5及電容器Cp構成之LC並聯 共振器LC5之至少一部分與藉由第2環形面自第1環形面向右側露出而形成之空間Sp2於自上側觀察時重疊。更詳細而言,LC並聯共振器LC5之至少一部分設置於較電感器L2更靠後側(自第1環形面朝第2環形面之方向之相反方向),並且自前後方向觀察時,與第2環形面自第1環形面露出之部分重疊。
其次,對連接於訊號路徑SL2之元件之構成進行說明。
電感器L3係藉由電感器導體層44a、44b、46、48a、48b及通孔導體v11、v12而構成。更詳細而言,電感器導體層44a、44b、46、48a、48b分別係設置於絕緣體層16b、16c、16e、16f、16g正面之左半部分之區域之線狀之導體層。電感器導體層44a、44b、46,48a、48b分別沿逆時針方向環繞。電感器導體層44a、44b之逆時針方向之上游側之端部與通孔導體v2連接。電感器導體層44a、44b之逆時針方向之下游側之端部與電感器導體層46之逆時針方向之上游側之端部於自上下方向觀察時重疊。通孔導體v11於上下方向貫通絕緣體層16b~16d。通孔導體v11之上端連接於電感器導體層44a、44b之逆時針方向之下游側之端部。通孔導體v11之下端連接於電感器導體層46之逆時針方向之上游側之端部。電感器導體層46之逆時針方向之下游側之端部與電感器導體層48a、48b之逆時針方向之上游側之端部於自上下方向觀察時重疊。通孔導體v12於上下方向貫通絕緣體層16e、16f。通孔導體v12之上端連接於電感器導體層46之逆時針方向之下游側之端部。通孔導體v12之下端連接於電感器導體層48a、48b之逆時針方向之上游側之端部。藉此,電感器L3(螺旋電感器之一例)自上側觀察時,呈一邊沿逆時針方向環繞一邊向下側行進之螺旋狀,並且具有位於上 表面側之端部(第1端部之一例)及位於底面側之端部(第2端部之一例)。而且,通孔導體v2連接於電感器L3之上側之端部。
電感器L4係藉由電感器導體層50a、50b、52、54a、54b及通孔導體v14、v15而構成。更詳細而言,電感器導體層50a、50b、52、54a、54b分別係設置於絕緣體層16f、16g、16e、16b、16c正面之左半部分之區域之線狀之導體層。電感器導體層50a、50b、52、54a、54b分別沿順時針方向環繞。電感器導體層50a、50b之順時針方向之上游側之端部分別連接於電感器導體層48a、48b之逆時針方向之下游側之端部。電感器導體層50a、50b之順時針方向之下游側之端部與電感器導體層52之順時針方向之上游側之端部於自上下方向觀察時重疊。通孔導體v14於上下方向貫通絕緣體層16e、16f。通孔導體v14之下端連接於電感器導體層50a、50b之順時針方向之下游側之端部。通孔導體v14之上端連接於電感器導體層52之順時針方向之上游側之端部。電感器導體層52之順時針方向之下游側之端部與電感器導體層54a、54b之順時針方向之上游側之端部於自上下方向觀察時重疊。通孔導體v15於上下方向貫通絕緣體層16b~16d。通孔導體v15之下端連接於電感器導體層52之順時針方向之下游側之端部。通孔導體v15之上端連接於電感器導體層54a、54b之順時針方向之上游側之端部。藉此,電感器L4自上側觀察時,呈一邊沿順時針方向環繞一邊向上側行進之螺旋狀。
電容器C3係藉由電容器導體層40、42a而構成。更詳細而言,電容器導體層40係設置於絕緣體層16h正面之左半部分之區域之L字型之導體層。電容器導體層42a係設置於絕緣體層16i正面之左半部分之區 域之長方形狀之導體層。電容器導體層40與電容器導體層42a隔著絕緣體層16h而對向。藉此,於電容器導體層40與電容器導體層42a之間,形成有電容器C3(第3電容器之一例)。電容器C3設置於較電感器L3更靠下側(即,底面之附近)。
電容器C3經由通孔導體v2、v13而與電感器L3並聯連接。電容器導體層40之右端連接於通孔導體v2。通孔導體v13於上下方向貫通絕緣體層16f~16h。通孔導體v13之上端連接於電感器導體層48a、48b之逆時針方向之下游端及電感器導體層50a、50b之順時針方向之上游端。藉此,電容器C3與電感器L3並聯連接。電感器L3及電容器C3構成LC並聯共振器LC3(第3LC並聯共振器之一例)。
電容器C4係藉由電容器導體層58、42a、42b而構成。更詳細而言,電容器導體層58係設置於絕緣體層16j正面之左半部分之區域之長方形狀之導體層。電容器導體層42a係設置於絕緣體層16i正面之左半部分之區域之長方形狀之導體層。電容器導體層42b係設置於絕緣體層16k正面之左半部分之區域之長方形狀之導體層。電容器導體層58與電容器導體層42a、42b隔著絕緣體層16i、16j而對向。藉此,於電容器導體層58與電容器導體層42a、42b之間形成有電容器C4。電容器C4設置於較電感器L4更靠下側。
電容器C4經由通孔導體v13、v16而與電感器L4並聯連接。通孔導體v16於上下方向貫通絕緣體層16b~16v。通孔導體v16之上端連接於電感器導體層54a、54b之順時針方向之下游側之端部。又,通孔導體v16連接於電容器導體層58。通孔導體v13之上端連接於電感器導體層50a、50b 之順時針方向之上游端。又,通孔導體v13之下端連接於電容器導體層42a。藉此,電容器C4與電感器L4並聯連接。因此,電感器L4及電容器C4構成LC並聯共振器LC4。
LC並聯共振器LC4經由通孔導體v16、v17及連接導體層56而連接於外部電極14c。更詳細而言,連接導體層56設置於絕緣體層16w正面之後側之長邊附近,且呈具有於左右方向延伸之長邊之長方形狀。通孔導體v16之下端連接於連接導體層56之左端。通孔導體v17於上下方向貫通絕緣體層16w、16x。通孔導體v17之上端連接於連接導體層56之右端。通孔導體v17之下端連接於外部電極14c。藉此,LC並聯共振器LC4連接於外部電極14c。
電容器C8係藉由電容器導體層42b、60、62而構成。更詳細而言,電容器導體層60、62係設置於絕緣體層16l、16m正面之左半部分之區域之導體層。電容器導體層60與電容器導體層42b、62隔著絕緣體層16k、16l而對向。藉此,於電容器導體層60與電容器導體層42b、62之間,形成有電容器C8。
電感器L6係藉由電感器導體層64而構成。更詳細而言,電感器導體層64係設置於絕緣體層16q正面之左半部分之區域、且沿順時針方向環繞之線狀之導體層。藉此,電感器L6沿順時針方向環繞。
電容器C8與電感器L6經由通孔導體v22而相互串聯連接。更詳細而言,通孔導體v22於上下方向貫通絕緣體層16l~16p。通孔導體v22之上端連接於電容器導體層60。通孔導體v22之下端連接於電感器導體層64之順時針方向之上游側之端部。藉此,電容器C8與電感器L6相互串 聯連接,構成LC串聯共振器LC6。
電容器C8之一個電極經由通孔導體v21而連接於電容器C4。通孔導體v21於上下方向貫通絕緣體層16i~16l。通孔導體v21之上端連接於電容器導體層42a。又,通孔導體v21之下端連接於電容器導體層62。又,通孔導體v21亦連接於電容器導體層42b。藉此,電容器C8之一個電極連接於電容器C4。
電感器L6經由通孔導體v18~v20、電容器導體層66及連接導體層70而連接於外部電極14f。更詳細而言,電容器導體層66係設置於絕緣體層16t之左半部分之區域之長方形狀之導體層。通孔導體v18於上下方向貫通絕緣體層16q~16s。通孔導體v18之上端連接於電感器導體層64之順時針方向之下游側之端部。通孔導體v18之下端連接於電容器導體層66。
連接導體層70設置於絕緣體層16w正面之前側之長邊附近,且呈具有於左右方向延伸之長邊之長方形狀。通孔導體v19於上下方向貫通絕緣體層16t~16v。通孔導體v19之上端連接於電容器導體層66。通孔導體v19之下端連接於連接導體層70之左端。通孔導體v20於上下方向貫通絕緣體層16w、16x。通孔導體v20之上端連接於連接導體層70之右端。通孔導體v20之下端連接於外部電極14f。藉此,電感器L6連接於外部電極14f。
電容器C9係藉由電容器導體層66、68而構成。更詳細而言,電容器導體層68係設置於絕緣體層16u正面之左半部分之區域之導體層。電容器導體層68隔著絕緣體層16t而與電容器導體層66對向。藉此,於電 容器導體層66與電容器導體層68之間,構成有電容器C9。
電容器導體層66經由通孔導體v19、v20及連接導體層70而連接於外部電極14f。因此,電容器C9之一個電極連接於外部電極14f。
電容器導體層68連接於通孔導體v16。因此,電容器導體層68經由通孔導體v16、v17及連接導體層56而連接於外部電極14c。因此,電容器C9之另一個電極連接於外部電極14c。
(效果)
如以上般構成之雙工器10可抑制導體之牽引變得複雜。更詳細而言,若雙工器10之小型化得以進展,則有電感器L1與電感器L2過度靠近而導致電磁場耦合過強之虞。因此,如雙工器10般,使電感器L1與電感器L2於左右方向錯開,減弱電感器L1與電感器L2之電磁場耦合即可。該情形時,藉由將電感器L2相對於電感器L1朝右側偏移,而於相對於通孔導體v6為左側且較通孔導體v3更靠前側形成有空間Sp1。因此,通孔導體v2自上側觀察時,位於較通孔導體v6更靠左側,且位於較通孔導體v3更靠前側,藉此與該空間Sp1重疊。即,將使外部電極14a與HB側濾波器HB及LB側濾波器LB電性連接之通孔導體v2配置於藉由使電感器L1與電感器L2錯開而形成之空間Sp1。因此,雙工器10中,無需以避開通孔導體v2之方式牽引構成HB側濾波器HB及LB側濾波器LB之導體。根據以上所述,雙工器10可抑制導體之牽引變得複雜。
又,雙工器10可一邊抑制因雜訊引起之不良影響,一邊抑制導體之牽引變得複雜。更詳細而言,電容器C3設置於較電感器L3更靠下側。藉此,在將雙工器10構裝於電路基板時,使電容器C3存在於電感 器L3與電路基板之間。藉此,自電路基板放射之雜訊被電容器C3之電容器導體層40、42a阻斷。其結果,可抑制因雜訊引起之不良影響。
又,於LB側濾波器LB,為降低LC並聯共振器LC3之共振頻率,必須增大電感器L3之電感值。該情形時,電感器L3無法採取如電感器L1、L2般之環形電感器之構成,而必須採取螺旋狀之構成。因此,電感器L3具有上端與下端。此處,電容器C3配置於較電感器L3更靠下側。因此,電感器L3之下端與電容器C3連接。因此,必須將電感器L3之上端與外部電極14a電性連接。
因此,藉由如雙工器10般配置通孔導體v2,而能由通孔導體v2將電感器L3之上端與外部電極14a電性連接。由此,可抑制導體之牽引變得複雜。
又,雙工器10可謀求元件之小型化。更詳細而言,雙工器10中,使電感器L2相對於電感器L1朝右側偏移。藉此,自上下方向觀察時,於通孔導體v4之右側且通孔導體v7之後側形成空間Sp2。因此,雙工器10中,將藉由電感器L5及電容器C7而構成之LC並聯共振器LC5之一部分配置於該空間Sp2。藉此,可促進雙工器10之空間之有效利用,從而謀求雙工器10之小型化。
(第1變形例)
以下,一邊參照圖式一邊對第1變形例之雙工器進行說明。圖9係第1變形例之雙工器10a之等效電路圖。
雙工器10a與雙工器10之不同點在於設置有電容器C20以替代電容器C7。更詳細而言,電容器C20連接於電感器L5與外部電極14b 之間。藉此,電容器C20與電感器L5構成LC串聯共振器。
如以上般藉由電感器L5及電容器C20所構成之LC串聯共振器之至少一部分自上下方向觀察時,配置於形成於通孔導體v4之右側且通孔導體v7之後側之空間Sp2。
雙工器10a亦發揮與雙工器10相同之作用效果。
(第2變形例)
以下,一邊參照圖式一邊對第2變形例之雙工器進行說明。圖10係第2變形例之雙工器10b之等效電路圖。
雙工器10b與雙工器10之不同點在於設置有λ/4開路短線S1以替代藉由電感器L5及電容器C7所構成之LC並聯共振器LC5。更詳細而言,λ(/4開路短線S1自訊號路徑SL1分支,且具有相當於欲使其衰減後之頻率之1/4波長之長度。
如上之λ/4開路短線S1自上下方向觀察時,配置於形成於通孔導體v4之右側且通孔導體v7之後側之空間Sp2。
雙工器10b亦發揮與雙工器10相同之作用效果。
(第3變形例)
以下,一邊參照圖式,一邊對第3變形例之雙工器進行說明。圖11係第3變形例之雙工器10c之等效電路圖。
雙工器10c與雙工器10之不同點在於設置有λ/4短路短線S2以替代藉由電感器L5及電容器C7所構成之LC並聯共振器LC5。更詳細而言,λ/4短路短線S2自訊號路徑SL1分支,且具有相當於欲使其衰減後之頻率之1/4波長之長度。又,λ/4短路短線S2之前端連接於外部電極 14d、14e。
如上之λ/4短路短線S2自上下方向觀察時,配置於形成於通孔導體v4之右側且通孔導體v7之後側之空間Sp2。
雙工器10c亦發揮與雙工器10相同之作用效果。
(其他實施形態)
本發明之雙工器並不限於上述之雙工器10、10a~10c,可於其主旨之範圍內進行變更。
再者,亦可將雙工器10、10a~10c之構成任意組合。
又,電感器L3、L4亦可不呈螺旋狀,例如亦可如電感器L1、L2般呈有稜角之U字型。
亦可與圖1、圖9、圖10及圖11不同,將LC並聯共振器串聯連接於外部電極14b與LC並聯共振器LC2之間。
又,電感器L1之第1環形面與電感器L2之第2環形面亦可不平行。第1環形面與第2環形面自上側觀察時,只要沿左右方向即可。又,第1環形面及第2環形面亦可於自上側觀察時不呈直線狀。
通孔導體v2亦可不直接連接於外部電極14a。
[產業上之可利用性]
如以上般,本發明對於雙工器有用,尤其於可抑制導體之牽引變得複雜之方面優異。
16a~16e‧‧‧絕緣體層
24a~24c、38a~38c、44a、44b、46、52、54a、54b‧‧‧電感器導體層
Sp1、Sp2‧‧‧空間
v2~v4、v6、v7、v11、v12、v14~v16‧‧‧通孔導體

Claims (7)

  1. 一種雙工器,其特徵在於,具備:積層體,其係藉由將複數個絕緣體層於積層方向積層而構成者,且具有位於該積層方向之一端之底面;輸入輸出端子,其設置於上述底面;第1濾波器電路,其包含第1環形電感器及第2環形電感器;第2濾波器電路,其以自上述積層方向觀察時,與上述第1濾波器電路相鄰之方式而設置;及第1通孔導體,其將上述輸入輸出端子與上述第1濾波器電路及上述第2濾波器電路電性連接;上述第1環形電感器具有:線狀之第1電感器導體,其自上述積層方向觀察時,沿自上述第1濾波器電路朝上述第2濾波器電路之第1方向;及第2通孔導體及第3通孔導體,其等自上述第1電感器導體朝上述底面延伸;且該第1環形電感器形成第1環形面,上述第2環形電感器具有:線狀之第2電感器導體,其自上述積層方向觀察時,沿上述第1方向;及第4通孔導體及第5通孔導體,其等自上述第2電感器導體朝上述底面延伸;且該第2環形電感器形成第2環形面, 上述第1環形面於自上述第2環形面朝上述第1方向露出之狀態下與該第2環形面對向,上述第1通孔導體設置於較上述第1環形電感器更靠自上述第1環形面朝上述第2環形面之第2方向,並且自該第2方向觀察時,與該第1環形面自該第2環形面露出之部分重疊。
  2. 如申請專利範圍第1項之雙工器,其中,上述第2通孔導體位於較上述第3通孔導體更靠上述第1方向,上述第4通孔導體位於較上述第5通孔導體更靠上述第1方向,上述第1通孔導體、上述第4通孔導體及上述第5通孔導體於上述第1方向排列於一直線上,上述第1通孔導體及上述第2通孔導體於上述第2方向排列於一直線上。
  3. 如申請專利範圍第1或2項之雙工器,其中,上述第1濾波器電路進而包含:第1LC並聯共振器,其具有第1電容器及上述第1環形電感器,該第1電容器具有與上述第2通孔導體連接之第1電容器導體及與上述第3通孔導體連接且與該第1電容器導體對向之第2電容器導體;以及第2LC並聯共振器,其具有第2電容器及上述第2環形電感器,該第2電容器具有與上述第4通孔導體連接之第3電容器導體及與上述第5通孔導體連接且與該第3電容器導體對向之第4電容器導體。
  4. 如申請專利範圍第1或2項之雙工器,其中,上述第1濾波器電路使第1頻帶之高頻訊號通過, 上述第2濾波器電路使第2頻帶之高頻訊號通過,上述第2頻帶之中心頻率較上述第1頻帶之中心頻率低。
  5. 如申請專利範圍第1或2項之雙工器,其中,上述積層體具有位於上述積層方向之另一端之上表面,上述第2濾波器電路包含具有螺旋電感器及第3電容器之第3LC並聯共振器,上述螺旋電感器呈一邊環繞一邊於上述積層方向行進之螺旋狀,並且具有位於上述上表面側之第1端部及位於上述底面側之第2端部,上述第3電容器設置於較上述螺旋電感器更靠上述底面之附近,上述第1通孔導體與上述螺旋電感器之上述第1端部連接。
  6. 如申請專利範圍第1或2項之雙工器,其中,上述第1濾波器電路進而包含LC共振器,上述第2環形面自上述第1環形面朝上述第1方向之相反方向露出,上述LC共振器之至少一部分設置於較上述第2環形電感器更靠上述第2方向之相反方向,並且自該第2方向觀察時,與該第2環形面自該第1環形面露出之部分重疊。
  7. 如申請專利範圍第1或2項之雙工器,其中,上述第1通孔導體自上述積層方向觀察時,與上述輸入輸出端子重疊。
TW105108807A 2015-03-25 2016-03-22 Diplexer TWI581496B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015062653 2015-03-25
JP2015124398 2015-06-22
PCT/JP2016/051106 WO2016152206A1 (ja) 2015-03-25 2016-01-15 ダイプレクサ

Publications (2)

Publication Number Publication Date
TW201644093A TW201644093A (zh) 2016-12-16
TWI581496B true TWI581496B (zh) 2017-05-01

Family

ID=56978014

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105108807A TWI581496B (zh) 2015-03-25 2016-03-22 Diplexer

Country Status (5)

Country Link
US (1) US10236856B2 (zh)
JP (1) JP6428917B2 (zh)
CN (1) CN107408932B (zh)
TW (1) TWI581496B (zh)
WO (1) WO2016152206A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6962466B2 (ja) * 2018-06-22 2021-11-05 株式会社村田製作所 積層複合フィルタ装置
JP6881406B2 (ja) * 2018-08-31 2021-06-02 株式会社村田製作所 方向性結合器
JP2022515134A (ja) * 2018-12-20 2022-02-17 エイブイエックス コーポレイション 高周波数多層フィルタ
JP7352145B2 (ja) * 2019-07-22 2023-09-28 株式会社村田製作所 ダイプレクサ
JP2021027369A (ja) * 2019-07-31 2021-02-22 株式会社村田製作所 フィルタ装置
JP7489199B2 (ja) * 2020-02-17 2024-05-23 Tdk株式会社 積層型フィルタ
US11595063B2 (en) * 2020-04-05 2023-02-28 Skyworks Solutions, Inc. Bridge combiners having resonator
JP2022138076A (ja) * 2021-03-09 2022-09-22 Tdk株式会社 バンドパスフィルタ
JP2022138077A (ja) 2021-03-09 2022-09-22 Tdk株式会社 分波器
JP2023042196A (ja) 2021-09-14 2023-03-27 Tdk株式会社 積層型電子部品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020799A (en) * 1993-08-24 2000-02-01 Matsushita Electric Industrial Co., Ltd. Laminated dielectric antenna duplexer and a dielectric filter
US6414567B2 (en) * 1999-12-09 2002-07-02 Murata Manufacturing Co., Ltd. Duplexer having laminated structure
US20100283557A1 (en) * 2008-05-23 2010-11-11 Murata Manufacturing Co., Ltd. Multilayer bandpass filter
TW201342703A (zh) * 2012-04-13 2013-10-16 Cyntec Co Ltd 雙工器
TWM469629U (zh) * 2013-08-08 2014-01-01 Walsin Technology Corp 低損耗微型雙工器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281847A (ja) * 2003-03-18 2004-10-07 Tdk Corp 積層複合電子部品
JP2004281850A (ja) * 2003-03-18 2004-10-07 Tdk Corp 積層複合電子部品
WO2007119356A1 (ja) 2006-04-14 2007-10-25 Murata Manufacturing Co., Ltd. 積層帯域通過フィルタ
US8093963B2 (en) * 2006-12-01 2012-01-10 Hitachi Metals, Ltd. Laminated bandpass filter, high-frequency component and communications apparatus comprising them
CN101621146B (zh) * 2009-08-11 2014-06-04 南京理工大学 L波段微型双工器
TWI492446B (zh) * 2010-11-19 2015-07-11 Murata Manufacturing Co Electronic Parts
CN103066347B (zh) * 2013-01-15 2015-07-01 深圳市麦捷微电子科技股份有限公司 一种新型的ltcc叠层片式双工器
JP5818033B2 (ja) * 2013-07-23 2015-11-18 Tdk株式会社 ダイプレクサ
CN103888095B (zh) * 2014-02-21 2017-02-01 广东风华高新科技股份有限公司 双工器和多工器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020799A (en) * 1993-08-24 2000-02-01 Matsushita Electric Industrial Co., Ltd. Laminated dielectric antenna duplexer and a dielectric filter
US6414567B2 (en) * 1999-12-09 2002-07-02 Murata Manufacturing Co., Ltd. Duplexer having laminated structure
US20100283557A1 (en) * 2008-05-23 2010-11-11 Murata Manufacturing Co., Ltd. Multilayer bandpass filter
TW201342703A (zh) * 2012-04-13 2013-10-16 Cyntec Co Ltd 雙工器
TWM469629U (zh) * 2013-08-08 2014-01-01 Walsin Technology Corp 低損耗微型雙工器

Also Published As

Publication number Publication date
CN107408932B (zh) 2020-12-22
JP6428917B2 (ja) 2018-11-28
TW201644093A (zh) 2016-12-16
WO2016152206A1 (ja) 2016-09-29
JPWO2016152206A1 (ja) 2018-01-11
CN107408932A (zh) 2017-11-28
US20180006625A1 (en) 2018-01-04
US10236856B2 (en) 2019-03-19

Similar Documents

Publication Publication Date Title
TWI581496B (zh) Diplexer
TWI639305B (zh) 電子零件
JP5817795B2 (ja) 高周波モジュール
JP6183456B2 (ja) 高周波モジュール
TWI580105B (zh) 電子零件
TW201929428A (zh) 積層帶通濾波器
TWI574504B (zh) Low-pass filter
TWI587629B (zh) Electronic Parts
JP5772918B2 (ja) 帯域通過フィルタ
US10340875B2 (en) Electronic component
TWI569574B (zh) 電子零件
JP2017135636A (ja) 分波器
CN107404298B (zh) 高通滤波器
JP2009077303A (ja) 積層型誘電体バンドパスフィルタ