JP2004281850A

JP2004281850A - 積層複合電子部品

Info

Publication number: JP2004281850A
Application number: JP2003073094A
Authority: JP
Inventors: Toshiyuki Abe; 敏之阿部
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2003-03-18
Filing date: 2003-03-18
Publication date: 2004-10-07

Abstract

【課題】コンデンサとインダクタ間の結合が低減でき、小型化が図れる構成の積層複合電子部品を提供する。
【解決手段】複数の誘電体層３ａ〜３ｌを導電体と共に積層することにより、内部にコンデンサＣ０、Ｃ１７およびインダクタＬｘ（Ｌ３、Ｌ６、Ｌ９、Ｌ１０）を設ける。前記インダクタＬｘは、その巻芯方向が、前記誘電体層の積層方向に対して垂直である。インダクタＬｘを形成する導体パターンの最上層５ｈから最下層５ｋと同層および／または最上層５ｈと最下層５ｋの間の層にコンデンサ電極を配設してコンデンサＣ０、Ｃ１７を横並びに形成する。
【選択図】図３

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の誘電体層を導電体と共に積層することにより、内部にインダクタを設けた積層複合電子部品に関する。
【０００２】
【従来の技術】
例えば携帯電話等の移動体通信機器において、複数のコンデンサやインダクタを１つの積層複合電子部品に内蔵して例えばダイプレクサおよび高周波スイッチ回路を構成することが行われる。このような積層複合電子部品として例えば特許文献１や特許文献２がある。このような特許文献に記載のインダクタは、巻芯方向を積層方向に形成され、インダクタとコンデンサは積層方向に配設される。
【０００３】
【特許文献１】
特許第２９８３０１６号公報
【特許文献２】
特許第３０３１１７８号公報。
【０００４】
【発明が解決しようとする課題】
前記積層複合電子部品において、その小型化を進めるとき、内蔵する受動素子間の間隔が狭くなる。このため、受動素子間の結合が問題になりやすい。特に上下に配置されるインダクタとコンデンサ間では、形状が大きく、素子間の間隔が広い場合には問題にならないが、誘電体層を薄くすることで小型化すると、コンデンサとインダクタとの間の間隔が狭くなり、容量結合が大きくなり、小型化が困難になるという問題点があった。
【０００５】
本発明は、上記問題点に鑑み、コンデンサとインダクタ間の結合が低減でき、小型化が図れる構成の積層複合電子部品を提供することを目的とする。
【０００６】
【課題を解決するための手段】
（１）本発明による積層複合電子部品は、複数の誘電体層を導電体と共に積層することにより、内部にコンデンサおよびインダクタを設けた積層複合電子部品であって、
前記インダクタは、その巻芯方向が、前記誘電体層の積層方向に対して垂直であり、かつ該インダクタの上下の導体パターン形成層と同層および／またはこれらの層の間の層にコンデンサ電極を配設したことを特徴とする。
【０００７】
（２）また、本発明の積層複合電子部品は、前記積層複合電子部品は半導体部品およびチップ部品を搭載したものであることを特徴とする。
【０００８】
（３）また、本発明の積層複合電子部品は、前記誘電体層は樹脂材料または樹脂に機能材料粉末を混合した複合材料からなることを特徴とする。
【０００９】
（４）また、本発明の積層複合電子部品は、移動体通信機器のダイプレクサと高周波スイッチ回路を構成するものであることを特徴とする。
【００１０】
【発明の実施の形態】
図１は本発明による積層複合電子部品を適用する回路の例であり、ＧＳＭ方式とＤＣＳ方式の携帯電話に兼用されるマルチバンド用高周波スイッチモジュールであり、このモジュールはダイプレクサ２を含んで構成される。ＧＳＭ方式側回路（ＤＣＳ方式側回路）は、フィルタＦ１（Ｆ２）と高周波スイッチＳ１（Ｓ２）とを備え、通信機器のアンテナと受信回路、送信回路を接続するデュアルバンドのアンテナスイッチ回路を構成している。高周波スイッチＳ１（Ｓ２）は、ダイプレクサ２を介してアンテナ１に接続されると共に、送信回路に繋がる端子Ｔｘおよび受信回路につながる端子Ｒｘに信号ラインにより接続される。
【００１１】
各方式の送信回路の端子Ｔｘには、主にパワーアンプの高調波の伝送を阻止するために設けられるフィルタＦ１（Ｆ２）が接続される。フィルタＦ１（Ｆ２）は、インダクタＬ１（Ｌ４）とコンデンサＣ０〜Ｃ２（Ｃ８〜Ｃ１０）により構成される。
【００１２】
高周波スイッチＳ１（Ｓ２）は、ダイオードＤ１、Ｄ２（Ｄ３、Ｄ４）と、Ｃ３〜Ｃ７（Ｃ１１〜１５）と、インダクタＬ２、Ｌ３（Ｌ５、Ｌ６、Ｌ７）と、抵抗Ｒ１（Ｒ２）とからなる。
【００１３】
ダイプレクサ２は、通過帯域の異なるＧＳＭ方式、ＤＣＳ方式の送受信系の受信信号を分波すると共に、一方の送信信号が他方の系に伝播されることを防止する分波回路である。ダイプレクサ２のＧＳＭ側回路は、インダクタＬ８とコンデンサＣ１６、Ｃ１７とにより構成される。またダイプレクサ２のＤＣＳ側回路は、インダクタＬ９、Ｌ１０とコンデンサＣ１８とにより構成される。
【００１４】
この回路において、送信を行う場合、コントロール端子Ｖｃ１（Ｖｃ４）に正のバイアス電圧を印加し、コントロール端子Ｖｃ２（Ｖｃ３）には負のバイアス電圧を印加する。この電圧は、ダイオードＤ１（Ｄ３）、Ｄ２（Ｄ４）に対して順方向のバイアス電圧として働くため、これらのダイオードＤ１（Ｄ３）、Ｄ２（Ｄ４）をオンにする。このとき、コンデンサＣ１〜Ｃ７（Ｃ８、Ｃ１０〜Ｃ１６）によって直流分がカットされ、ダイオードＤ１（Ｄ３）、Ｄ２（Ｄ４）を含む回路にのみコントロール端子Ｖｃ１（Ｖｃ４）、Ｖｃ２（Ｖｃ３）に加えられた電圧が印加される。
【００１５】
従ってインダクタＬ３（Ｌ６）がダイオードＤ２（Ｄ４）により接地されて送信周波数で共振し、インピーダンスが無限大となるため、端子Ｔｘから加えられる送信信号は受信側端子Ｒｘにはほとんど伝送されず、ダイオードＤ１（Ｄ３）を経てダイプレクサ２からアンテナ１へと伝送される。
【００１６】
なおこのとき、チョークコイルとして作用するインダクタＬ２（Ｌ５）のインピーダンスはほぼ無限大となり、送信信号がアース側へ漏れることを防止している。
【００１７】
一方、受信時には、コントロール端子Ｖｃ１（Ｖｃ４）に負のバイアス電圧を印加し、コントロール端子Ｖｃ２（Ｖｃ３）に正のバイアス電圧を印加する。この電圧はダイオードＤ１（Ｄ３）、Ｄ２（Ｄ４）に対し逆方向のバイアス電圧として働くため、ダイオードＤ１（Ｄ３）、Ｄ２（Ｄ４）はオフ状態となり、アンテナ１からの受信信号はインダクタＬ３（Ｌ６）を通して受信側端子Ｒｘに伝送され、送信側端子Ｔｘにはほとんど伝送されない。
【００１８】
なお、インダクタＬ７とコンデンサＣ１５との直列回路は、コンデンサＣ１５とオフ時のダイオードＤ３との合成容量と、インダクタＬ７のインダクタンス値との間で共振する並列共振回路を形成し、かつその共振周波数を受信信号の周波数と一致させた周波数で共振させることにより、オフ時のダイオードＤ３とインダクタＬ７との接続点のインピーダンスを増加させ、挿入損失や反射損失を低減させるのに用いられる。
【００１９】
ダイプレクサ２において、インダクタＬ８とコンデンサＣ１７とで１つ（ＧＳＭ側）のノッチ回路を構成し、インダクタＬ９とコンデンサＣ１８とで他の１つ（ＤＣＳ側）のノッチ回路を構成している。そしてＧＳＭ側のノッチ回路は、コンデンサＣ１６およびＣ５を介して接地される。この２つのコンデンサＣ１６、Ｃ５は分波特性のＬＰＦ特性を向上させる目的で接続される。ＤＣＳ側のノッチ回路は、直列に接続されたインダクタＬ１０とコンデンサＣ１２を介して接地される。このインダクタＬ１０とコンデンサＣ１２は分波特性のＨＰＦ特性を向上させる目的で設置される。
【００２０】
図２は図１の回路を１つの積層複合電子部品として構成した層構成図である。この積層複合電子部品は、受動素子を内蔵した積層体（ベース基板）３とその上に搭載された前記ダイオードＤ１〜Ｄ４等の半導体素子や必要に応じて搭載される後述の受動素子からなる搭載部品４とからなる。
【００２１】
３ａ〜３ｌは前記積層体３を構成する誘電体層、５ａ〜５ｌは誘電体層に設けられた導体パターンである。誘電体層３ａ〜３ｌは樹脂材料または樹脂と機能材料粉末をコンポジットした複合材料からなる。また各誘電体層３ａ〜３ｌは一般的にはガラスクロスに前記樹脂材料または複合材料を含浸させたものが用いられ、これらを熱プレスすることにより一体化している。
【００２２】
この場合の積層体３の構成方法は、本硬化後のコア基板に必要に応じてビアホールを形成すると共に、金属箔のエッチングやサブトラクティブ工法、アディティブ工法あるいはセミアディティブ工法により導体パターンを形成する。そしてそのコア基板の両面または片面にプリプレグを圧着し本硬化させて前記ビアホールや導体パターンの形成を行うという工程（ビルドアップ工法）を繰り返す。この場合、ガラスクロスを用いないビルドアップ工法や厚膜印刷工法を採用することも可能である。
【００２３】
本例においては、誘電体層３ａ〜３ｋの積層は次のように行った。誘電体層７（３ｃ〜３ｅ）を積層し、次に誘電体層８（３ｂ、７、３ｆ）を積層した。またこれとは別に誘電体層９（３ｈ〜３ｊ）を積層し、最後に誘電体層３ａ、８、３ｇ、９、３ｋ、３ｌを積層した。また、搭載部品４は、前記ダイオードＤ１〜Ｄ４、前記抵抗Ｒ１、Ｒ２、インダクタＬ１、Ｌ２、Ｌ５、Ｌ７、Ｌ８およびコンデンサＣ２、Ｃ３、Ｃ４、Ｃ７、Ｃ１０、Ｃ１１、Ｃ１４、Ｃ１５とした。
【００２４】
図３は前記誘電体層上に設けられている導体パターン５ａ〜５ｌを示しており、第１誘電体層３ａ上には前記搭載部品４を搭載するための導体パターン５ａを形成する。また、第２〜第６の誘電体層３ｂ〜３ｆには前記コンデンサＣ１、Ｃ５、Ｃ６、Ｃ８、Ｃ９、Ｃ１２、Ｃ１３、Ｃ１６、Ｃ１８の電極を形成しており、これらのコンデンサ電極を図１と同符号で示している。第８〜１０誘電体層３ｈ〜３ｊにはインダクタＬｘ（＝Ｌ３、Ｌ４、Ｌ６、Ｌ９、Ｌ１０）とコンデンサＣｘ（Ｃｘ＝Ｃ０、Ｃ１７）を形成するための導体パターンを形成する。積層体３の裏面にグランド電極Ｇを形成する。
【００２５】
なお、誘電体層３ａ〜３ｌを構成する樹脂としては、熱硬化性樹脂、熱可塑性樹脂が用いられる。熱可塑性樹脂としては、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ポリイミド樹脂、ポリフェニレンエーテル（オキサイド）樹脂、ビスマレイミドトリアジン（シアネートエステル）樹脂、フマレート樹脂、ポリブタジエン樹脂、ビニルベンジルエーテル化合物樹脂等が用いられる。
【００２６】
また、熱可塑性樹脂としては、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンサルファイド樹脂、ポリエーテルエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、グラフト樹脂等が用いられる。これらの中でも、特にエポキシ樹脂、低誘電率エポキシ樹脂、フェノール樹脂、ポリブタジエン樹脂、ビスマレイミドトリアジン（シアネートエステル）樹脂、ビニルベンジルエーテル化合物樹脂等が好ましい。
【００２７】
また、混合する機能材料粉末としては、具体的には、誘電体粉末として、チタン−バリウム−ネオジウム系セラミックス、チタン−バリウム−錫系セラミックス、鉛−カルシウム系セラミックス、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス、チタン酸ストロンチウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ビスマス系セラミック、チタン酸マグネシウム系セラミックス等が挙げられる。さらに、ＣａＷＯ_４系セラミックス、Ｂａ（Ｍｇ，Ｎｂ）Ｏ_３系セラミックス、Ｂａ（Ｍｇ，Ｔａ）Ｏ_３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｎｂ）Ｏ_３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｔａ）Ｏ_３系セラミックス等が挙げられる。
【００２８】
さらに、誘電率をあまり高くせず、高いＱを得るためには、アルミナ、ジルコニア、チタン酸カリウムウイスカ、チタン酸カルシウムウイスカ、チタン酸バリウムウイスカ、酸化亜鉛ウイスカ、ガラスチップ、ガラスビース、カーボン繊維、酸化マグネシウム（タルク）等が用いられる。これらの誘電体粉末は単独で用いてもよいし、２種以上を混合して用いてもよい。
【００２９】
さらに、インダクタを構成する誘電体層に次に示すような機能材料粉末として磁性粉末を混合してもよい。その内、磁性粉末のうち、磁性酸化物として、Ｍｎ−Ｚｎ系フェライト、Ｎｎ−Ｚｎ系フェライト、Ｍｎ−Ｍｇ−Ｚｎ系フェライト、Ｎｉ−Ｃｕ−Ｚｎ系フェライト、Ｃｕ−Ｚｎ系フェライト、Ｍｎフェライト、Ｃｏフェライト、Ｌｉフェライト、Ｍｇフェライト、Ｎｉフェライトなどがある。また、Ｂａフェライト等の六方晶フェライトであっても良い。それ以外にもＦｅ_２Ｏ_３、Ｆｅ_３Ｏ_４等の酸化鉄でも差し支えない。また、磁性金属粉末や磁性被覆金属粒子を用いてもよい。
【００３０】
また、導体パターンを構成する金属としては、金、銀、銅、アルミニウム等の導電性の高いものを用いることが、Ｑを高める意味において好ましい。
【００３１】
図４、図５は前記インダクタＬ３、Ｌ４、Ｌ６、Ｌ９、Ｌ１０を構成するための導体パターンを示すもので、上層の導体パターンＬ３ａ、Ｌ４ａ、Ｌ６ａ、Ｌ９ａ、Ｌ１０ａ（図４上段参照）と下層の導体パターンＬ３ｂ、Ｌ４ｂ、Ｌ６ｂ、Ｌ９ｂ、Ｌ１０ｂ（図５下段参照）とはそれぞれ対応するものどうしがビアホール６（図４下段、図５上段参照）によって接続される。
【００３２】
図２〜図５から分かるように、インダクタＬ３、Ｌ６、Ｌ９、Ｌ１０については、巻芯方向が誘電体層３ａ〜３ｌの積層方向に対して垂直をなすように導体パターンＬ３ａとＬ３ｂ、Ｌ６ａとＬ６ｂ、Ｌ９ａとＬ９ｂ、Ｌ１０ａとＬ１０ｂおよびビアホール６を形成する。また、コンデンサＣ０、Ｃ１７の電極については、インダクタＬ３、Ｌ６、Ｌ９、Ｌ１０の最上層の導体パターンＬ３ａ、Ｌ４ａ、Ｌ６ａ、Ｌ９ａ、Ｌ１０ａと、最下層の導体パターンＬ３ｂ、Ｌ４ｂ、Ｌ６ｂ、Ｌ９ｂ、Ｌ１０ｂとの間の層５ｉ、５ｊに形成してコンデンサＣ０、Ｃ１７が横並びとなるように形成する。このようにコンデンサＣ０、Ｃ１７をインダクタＬ３、Ｌ６、Ｌ９、Ｌ１０に対して横並びに形成することにより、両者の結合を低減する。
【００３３】
図６は従来のようにインダクタＬの巻芯方向を積層方向とし、かつコンデンサＣとインダクタＬとを積層方向に並べた場合のモデルＢ、図７は本発明のようにインダクタＬとコンデンサＣとを横並びに形成した場合のモデルＡである。
【００３４】
図８は本発明による効果を確認するため、誘電体層を構成する樹脂として、前記モデルＡ、Ｂにおいて、誘電体層樹脂としてビニルエステル系樹脂を用い、誘電体粉末としてチタン−バリウム−ネオジウム系セラミックスを用いてその含有率を３５ＶＯＬ％とし、また、誘電体層の厚みを４０μｍ、１００μｍとし、インダクタ用の導体及びコンデンサ電極として銅を用い、図６、図７のいずれの場合もインダクタＬとコンデンサＣとの間隔を０．３ｍｍとした場合のアイソレーション特性を示す図である。図８から分かるように、本発明のようにインダクタＬとコンデンサＣとを横並びに形成することにより、インダクタとコンデンサとの結合が低減できる。
【００３５】
なお、図２〜図５に示した実施の形態においては、コンデンサ電極を、インダクタを構成する最上層、最下層の導体パターン５ｈ、５ｋの間の層５ｉ、５ｊに形成したが、コンデンサ電極は、最上層５ｈと最下層５ｋまたは最上層５ｉ（あるいは最下層５ｋ）と中間層５ｉ、５ｊの双方または片方、もしくは最上層５ｈから最下層５ｋの全層に設けてもよい。
【００３６】
なお、本実施の形態においては、図４、図５から分かるように、比較的巻数の多いインダクタＬ３、Ｌ６、Ｌ９、Ｌ１０については、巻芯方向が誘電体層３ａ〜３ｌの積層方向に対して垂直をなすように導体パターンＬ３ａとＬ３ｂ、Ｌ６ａとＬ６ｂ、Ｌ９ａとＬ９ｂ、Ｌ１０ａとＬ１０ｂおよびビアホール６を形成し、これにより、インダクタＬ３、Ｌ６、Ｌ９、Ｌ１０により発生する磁束が積層方向に隣接するコンデンサＣ１、Ｃ５、Ｃ６、Ｃ８、Ｃ１３、Ｃ１８やグランド電極Ｇと鎖交する度合いを低減でき、これにより、Ｌ値やＱ値の低下を防ぐ効果も得られるようにしている。
【００３７】
また、巻数が比較的少ないインダクタＬ４については、巻芯方向が積層方向となるように導体パターンＬ４ａとＬ４ｂおよびこれらの間を接続するビアホール６を形成している。
【００３８】
一般的には、誘電体層３ａ〜３ｌの厚みは４０〜１００μｍ程度に形成され、コンデンサ電極やグランド電極の存在がインダクタの特性に影響を与えるのは、前記厚みの誘電体層が２層以内でインダクタとコンデンサ電極やグランド電極と対向する場合である。本実施の形態においても、前記インダクタＬ３、Ｌ４、Ｌ６、Ｌ９、Ｌ１０はコンデンサ電極Ｃ１、Ｃ５、Ｃ６、Ｃ８、Ｃ１３、Ｃ１８やグランド電極Ｇと２層以内で上下に近接して対向している。
【００３９】
また、本実施の形態においては、巻芯方向が積層方向のインダクタＬ４に対して隣接するインダクタＬ６、Ｌ１０は巻芯方向は積層方向に対して垂直方向としており、これにより、これらの隣接するインダクタの発生磁束の干渉を可及的に低減し、インダクタ間のアイソレーション化を高めている。
【００４０】
また、巻芯方向が積層方向に対して垂直方向のインダクタＬ３、Ｌ６、Ｌ９、Ｌ１０のうち、一部のインダクタＬ３（またはＬ６）に対して隣接するインダクタＬ９、Ｌ１０は、発生磁束が直角をなすように形成する。これにより、インダクタＬ３、Ｌ６、Ｌ９、Ｌ１０間のアイソレーション化を高めている。
【００４１】
本発明の構造は、小型化の要求が強く、ＭＨｚ帯以上の高周波で使用される積層電子部品において好適に用いられ、特に前記携帯電話等の移動体通信機器において、前記ダイプレクサと高周波スイッチ回路等を１つの部品として含んで構成する高周波部品等において用いる場合に好適である。
【００４２】
【発明の効果】
本発明によれば、インダクタとコンデンサとを横並びに形成したので、インダクタとコンデンサとの間の結合を低減することができる。このため、インダクタとコンデンサとの近接配置が可能となり、積層複合電子部品の小型化が図れる。
【図面の簡単な説明】
【図１】本発明を適用する積層複合電子部品の一例である携帯電話における高周波スイッチおよびダイプレクサを含む部品を示す回路図である。
【図２】図１の積層複合電子部品の層構造図である。
【図３】図２の積層複合電子部品の導体パターンを示す図である。
【図４】図３の導体パターンの一部を拡大して示す図である。
【図５】図３の導体パターンの一部を拡大して示す図である。
【図６】従来の電子部品のインダクタとコンデンサとの配置を示す模式図である。
【図７】本発明の電子部品のインダクタとコンデンサ配置の一例を示す模式図である。
【図８】図６、図７のモデルの周波数変化に対するアイソレーション特性を示す図である。
【符号の説明】
１：アンテナ、２：ダイプレクサ、３：積層体、３ａ〜３ｌ：誘電体層、４：搭載部品、５ａ〜５ｌ：導体パターン、６：ビアホール、Ｃ０〜Ｃ１８：コンデンサ、Ｌ１〜Ｌ１０：インダクタ

Claims

複数の誘電体層を導電体と共に積層することにより、内部にコンデンサおよびインダクタを設けた積層複合電子部品であって、
前記インダクタは、その巻芯方向が、前記誘電体層の積層方向に対して垂直であり、かつ該インダクタの上下の導体パターン形成層と同層および／またはこれらの層の間の層にコンデンサ電極を配設したことを特徴とする積層複合電子部品。
請求項１に記載の積層複合電子部品において、
前記積層複合電子部品は半導体部品およびチップ部品を搭載したものであることを特徴とする積層複合電子部品。
請求項１または２に記載の積層複合電子部品において、
前記誘電体層は樹脂材料または樹脂に機能材料粉末を混合した複合材料からなることを特徴とする積層複合電子部品。
請求項１から３までのいずれかに記載の積層複合電子部品が、移動体通信機器のダイプレクサと高周波スイッチ回路を構成するものであることを特徴とする積層複合電子部品。