JPWO2016152206A1 - ダイプレクサ - Google Patents

Abstract

導体の引き回しが複雑になることを抑制できるダイプレクサを提供することである。本発明に係るダイプレクサは、第１のループ面及び第２のループ面を形成する第１のループインダクタ及び第２のループインダクタを含んでいる第１のフィルタ回路と、第１のフィルタ回路と隣り合うように設けられている第２のフィルタ回路と、入出力端子と第１のフィルタ回路及び第２のフィルタ回路とを電気的に接続する第１のビアホール導体と、を備えており、第１のループ面は、第２のループ面から第１の方向にはみ出した状態で、第２のループ面と対向しており、第１のビアホール導体は、第１のループインダクタよりも第１のループ面から第２のループ面に向かう第２の方向に設けられていると共に、第２の方向から見たときに、第１のループ面が該第２のループ面からはみ出している部分と重なっていること、を特徴とする。

Description

本発明は、ダイプレクサに関する。

従来のダイプレクサに関する発明としては、例えば、特許文献１に記載の積層帯域通過フィルタが知られている。該積層帯域通過フィルタは、複数のＬＣ並列共振器を備えている。各ＬＣ並列共振器は、積層体の短手方向に延在するインダクタ電極、インダクタ電極の前端から積層方向に向かって延在する第１のビアホール導体、及び、インダクタ電極の後端から積層方向に向かって延在する第２のビアホール導体を備えている。これにより、インダクタ電極、第１のビアホール導体及び第２のビアホール導体に囲まれたループ面が形成されている。そして、複数のＬＣ並列共振器は、隣り合うもの同士のループ面が対向するように積層体の長手方向に一列に並ぶように配置されている。このような積層帯域通過フィルタでは、断面積が大きく抵抗値が小さなビアホール導体が用いられているので、挿入損失が小さくなる。

ところで、特許文献１に記載の積層帯域通過フィルタの構造をダイプレクサのハイバンド側フィルタ（ＨＢ側フィルタ）に適用することがある。この場合に、ダイプレクサの実装に必要な実装領域の面積を小さくしたいという要望がある。そこで、ダイプレクサでは、積層体の底面のみに外部電極が形成される。これにより、積層体の側面に外部電極が形成されなくなり、ダイプレクサの実装時に、はんだのフィレットが積層体の側面に形成されなくなる。その結果、ダイプレクサの実装に必要な実装領域の面積が小さくなる。

しかしながら、積層体の底面のみに外部電極が形成されると、以下に説明するように、ダイプレクサ内の配線の引き回しが複雑になる。図１２は、積層体１０２の上面、底面及び側面に跨って外部電極１０８が形成されているダイプレクサ１００を上側から透視した図である。図１３は、積層体２０２の底面にのみ外部電極２０８が形成されたダイプレクサ２００を上側から透視した図である。

より詳細には、図１２及び図１３に示すように、ダイプレクサ１００，２００は、高周波と低周波を分離するため、ＨＢ側フィルタ１０４，２０４とローバンド側フィルタ（ＬＢ側フィルタ）１０６，２０６を内蔵している。図１２に示すように、外部電極１０８が積層体１０２の側面に形成されている場合には、ＬＢ側フィルタ１０６の上面近傍の部分と外部電極１０８とを引き出し導体層１１２により接続することができる。

一方、図１３に示すように、積層体２０２の底面のみに外部電極２０８が形成されると、ＬＢ側フィルタ２０６の上面近傍の部分と外部電極２０８とを接続するためには、ＬＢ側フィルタ２０６の上面近傍の部分から底面に向かって延びるビアホール導体を用いる必要がある。ただし、図１３のように、ＨＢ側フィルタ２０４及びＬＢ側フィルタ２０６と外部電極２０８とが上側から見たときに重なっている場合に、ＬＢ側フィルタ２０６の上面近傍の部分と外部電極２０８とを１本のビアホール導体で接続しようとすると、ＨＢ側フィルタ２０４及びＬＢ側フィルタ２０６とビアホール導体とが干渉する。そのため、ＨＢ側フィルタ２０４及びＬＢ側フィルタ２０６を避けるようにビアホール導体及び導体層を引き回したり、ＨＢ側フィルタ２０４又はＬＢ側フィルタ２０６の導体を引き回したりして、ＬＢ側フィルタ２０６と外部電極２０８とを接続する必要がある。その結果、ダイプレクサ２００内のビアホール導体及び導体層の引き回しが複雑になり、余計な配線のために挿入損失を増やし、特性悪化の原因になってしまう。

国際公開第２００７／１１９３５６号

そこで、本発明の目的は、導体の引き回しが複雑にならないダイプレクサを提供することである。

本発明の一形態に係るダイプレクサは、積層方向に複数の絶縁体層が積層されることにより構成されている積層体であって、該積層方向の一端に位置する底面を有する積層体と、前記底面に設けられている入出力端子と、第１のループインダクタ及び第２のループインダクタを含んでいる第１のフィルタ回路と、前記積層方向から見たときに、前記第１のフィルタ回路と隣り合うように設けられている第２のフィルタ回路と、前記入出力端子と前記第１のフィルタ回路及び前記第２のフィルタ回路とを電気的に接続する第１のビアホール導体と、を備えており、前記第１のループインダクタは、前記積層方向から見たときに、前記第１のフィルタ回路から前記第２のフィルタ回路へと向かう第１の方向に沿う線状の第１のインダクタ導体と、前記第１のインダクタ導体から前記底面に向かって延在する第２のビアホール導体及び第３のビアホール導体と、を有し、かつ、第１のループ面を形成しており、前記第２のループインダクタは、前記積層方向から見たときに、前記第１の方向に沿う線状の第２のインダクタ導体と、前記第２のインダクタ導体から前記底面に向かって延在する第４のビアホール導体及び第５のビアホール導体と、を有し、かつ、第２のループ面を形成しており、前記第１のループ面は、前記第２のループ面から前記第１の方向にはみ出した状態で、該第２のループ面と対向しており、前記第１のビアホール導体は、前記第１のループインダクタよりも前記第１のループ面から前記第２のループ面に向かう第２の方向に設けられていると共に、該第２の方向から見たときに、該第１のループ面が該第２のループ面からはみ出している部分と重なっていること、を特徴とする。

本発明によれば、導体の引き回しが複雑にならないようにできる。

一実施形態に係るダイプレクサ１０の等価回路図である。 ダイプレクサ１０の外観斜視図である。 ダイプレクサ１０の透視図である。 ダイプレクサ１０の分解図である。 ダイプレクサ１０の分解図である。 ダイプレクサ１０の分解図である。 ダイプレクサ１０の分解図である。 ダイプレクサ１０の分解図である。 ダイプレクサ１０の分解図である。 第１の変形例に係るダイプレクサ１０ａの等価回路図である。 第２の変形例に係るダイプレクサ１０ｂの等価回路図である。 第３の変形例に係るダイプレクサ１０ｃの等価回路図である。 積層体１０２の側面に外部電極１０８が形成されているダイプレクサ１００を上側から透視した図である。 積層体２０２の底面にのみ外部電極２０８が形成されたダイプレクサ２００を上側から透視した図である。

（ダイプレクサの構成）
一実施形態に係るダイプレクサ１０の回路構成について図面を参照しながら説明する。図１は、一実施形態に係るダイプレクサ１０の等価回路図である。

ダイプレクサ１０は、図１に示すように、信号経路ＳＬ１，ＳＬ２、外部電極１４ａ〜１４ｆ、インダクタＬ１〜Ｌ６及びコンデンサＣ１〜Ｃ９を備えている。

外部電極１４ａ〜１４ｃは、高周波信号の入出力端子である。外部電極１４ｄ〜１４ｆは、接地電位に接続されるグランド端子である。信号経路ＳＬ１の一端は、外部電極１４ａに接続されている。信号経路ＳＬ１の他端は、外部電極１４ｂに接続されている。信号経路ＳＬ２の一端は、外部電極１４ａに接続されている。信号経路ＳＬ２の他端は、外部電極１４ｃに接続されている。すなわち、ダイプレクサ１０は、信号経路ＳＬ１と信号経路ＳＬ２とが枝分かれした構造を有している。

コンデンサＣ５，Ｃ６及びインダクタＬ５は、信号経路ＳＬ１に設けられており、外部電極１４ａから外部電極１４ｂへと向かう方向においてこの順に直列に接続されている。また、コンデンサＣｐは、インダクタＬ５に発生している浮遊容量であり、インダクタＬ５に並列に接続されている。これにより、インダクタＬ５とコンデンサＣｐとは、ＬＣ並列共振器ＬＣ５（ＬＣ共振器の一例）を構成している。

コンデンサＣ１（第１のコンデンサの一例）とインダクタＬ１（第１のループインダクタの一例）とは、並列に接続されることによりＬＣ並列共振器ＬＣ１を構成している。ＬＣ並列共振器ＬＣ１の一端は、コンデンサＣ５とコンデンサＣ６との間において信号経路ＳＬ１に接続されている。ＬＣ並列共振器ＬＣ１の他端は、外部電極１４ｄ，１４ｅに接続されている。

コンデンサＣ２（第２のコンデンサの一例）とインダクタＬ２（第２のループインダクタの一例）とは、並列に接続されることによりＬＣ並列共振器ＬＣ２を構成している。ＬＣ並列共振器ＬＣ２の一端は、コンデンサＣ６とインダクタＬ５との間において信号経路ＳＬ１に接続されている。ＬＣ並列共振器ＬＣ２の他端は、外部電極１４ｄ，１４ｅに接続されている。また、インダクタＬ１とインダクタＬ２とは、電磁界結合している。

コンデンサＣ７の一方の電極は、インダクタＬ５と外部電極１４ｂとの間において信号経路ＳＬ１に接続されている。コンデンサＣ７の他方の電極は、外部電極１４ｄ，１４ｅに接続されている。

以上のように構成されたＬＣ並列共振器ＬＣ１，ＬＣ２，ＬＣ５及びコンデンサＣ５，Ｃ６は、例えば、５ＧＨｚを中心周波数とする第１の周波数帯域を有するＨＢ側フィルタＨＢ（第１のフィルタ回路の一例）を構成している。すなわち、ＨＢ側フィルタＨＢは、外部電極１４ａと外部電極１４ｂとの間において、第１の周波数帯域の高周波信号を通過させる。

より詳細には、コンデンサＣ５〜Ｃ７は、ＬＣ並列共振器ＬＣ１，ＬＣ２のインピーダンス整合を行い、所定のインピーダンス（例えば５０Ω）に変換を行っている。ＬＣ並列共振器ＬＣ５は、その共振周波数の通過を妨げる働きを行っている。その結果、外部電極１４ａから入力された高周波信号の内、ＬＣ並列共振器ＬＣ１，ＬＣ２の共振周波数となる高周波信号が外部電極１４ｂに出力され、ＬＣ並列共振器ＬＣ５の共振周波数となる高周波信号が外部電極１４ｂに出力されない。

コンデンサＣ３とインダクタＬ３とは、並列に接続されることによりＬＣ並列共振器ＬＣ３を構成している。コンデンサＣ４とインダクタＬ４とは、並列に接続されることによりＬＣ並列共振器ＬＣ４を構成している。並列共振器ＬＣ３，ＬＣ４は、信号経路ＳＬ２に設けられており、外部電極１４ａから外部電極１４ｃへと向かう方向においてこの順に直列に接続されている。ＬＣ並列共振器ＬＣ３の一端は、外部電極１４ａに接続されている。ＬＣ並列共振器ＬＣ３の他端とＬＣ並列共振器ＬＣ４の一端とは互いに接続されている。ＬＣ並列共振器ＬＣ４の他端は、外部電極１４ｃに接続されている。

コンデンサＣ８とインダクタＬ６とは、直列に接続されることによりＬＣ直列共振器ＬＣ６を構成している。ＬＣ直列共振器ＬＣ６の一端は、ＬＣ並列共振器ＬＣ３とＬＣ並列共振器ＬＣ４との間において信号経路ＳＬ２に接続されている。ＬＣ直列共振器ＬＣ６の他端は、外部電極１４ｆに接続されている。

コンデンサＣ９の一方の電極は、ＬＣ並列共振器ＬＣ４と外部電極１４ｃとの間に接続されている。コンデンサＣ９の他方の電極は、外部電極１４ｆに接続されている。

以上のように構成されたＬＣ並列共振器ＬＣ３，ＬＣ４、ＬＣ直列共振器ＬＣ６及びコンデンサＣ９は、例えば、２ＧＨｚを中心周波数（すなわち、第１の周波数帯域の中心周波数よりも低い中心周波数）とする第２の周波数帯域を有するＬＢ側フィルタＬＢ（第２のフィルタ回路の一例）を構成している。すなわち、ＬＢ側フィルタＬＢは、外部電極１４ａと外部電極１４ｃとの間において、第２の周波数帯域の高周波信号を通過させる。

より詳細には、インダクタＬ３とコンデンサＣ８とインダクタＬ４とコンデンサＣ９の構成で２段のローパスフィルタが構成されており、インダクタＬ３、Ｌ４およびコンデンサＣ８、Ｃ９から求められるカットオフ周波数よりも高い周波数の高周波信号は、外部電極１４ａと外部電極１４ｃの間において通過させない。同様に、ＬＣ並列共振器ＬＣ３,ＬＣ４は、共振周波数の高周波信号を外部電極１４ａと外部電極１４ｃにおいて通過させない。ＬＣ並列共振器ＬＣ３，ＬＣ４の共振周波数は、例えば、第２の周波数帯域の高周波側の近傍の周波数である。ＬＣ直列共振器ＬＣ６は、ＬＣ直列共振器ＬＣ６の共振周波数となる高周波信号を外部電極１４ａと外部電極１４ｃの間において通過させない。

以上のように構成されたダイプレクサ１０は、前記の通り、ダイプレクサとして機能する。例えば、外部電極１４ａから入力してきた高周波信号のうち、第１の周波数帯域（例えば、５ＧＨｚ付近）の高周波信号は、外部電極１４ｂから出力する。外部電極１４ａから入力してきた高周波信号のうち、第２の周波数帯域（例えば、２ＧＨｚ）の高周波信号は、外部電極１４ｃから出力する。

（ダイプレクサの具体的構成）
次に、ダイプレクサ１０の具体的な構成について図面を参照しながら説明する。図２Ａは、ダイプレクサ１０の外観斜視図である。図２Ｂは、ダイプレクサ１０の透視図である。図３ないし図８は、ダイプレクサ１０の分解図である。ダイプレクサ１０において、積層体１２の積層方向を上下方向と定義する。また、ダイプレクサ１０を上側から見たときに、ダイプレクサ１０の上面の長辺が延在する方向を左右方向と定義し、ダイプレクサ１０の上面の短辺が延在する方向を前後方向と定義する。

ダイプレクサ１０では、図２Ａないし図８に示すように、上側から見たときに、ＬＢ側フィルタＬＢがＨＢ側フィルタＨＢの左側に隣り合うように設けられている。そして、ダイプレクサ１０は、図２Ａないし図８に示すように、積層体１２、外部電極１４ａ〜１４ｆ、接続導体層１７，２２ａ，２２ｂ，５６，７０、コンデンサ導体層１８ａ，１８ｂ，２０ａ，２０ｂ，２６，２８，２９，３０ａ，３０ｂ，３２，４０，４２ａ，４２ｂ，５８，６０，６２，６６，６８、インダクタ導体層２４ａ〜２４ｃ，３４，３６，３８ａ〜３８ｃ，４４ａ，４４ｂ，４６，４８ａ，４８ｂ，５０ａ，５０ｂ，５２，５４ａ，５４ｂ，６４及びビアホール導体ｖ１〜ｖ２２を具体的な構成として備えている。

積層体１２は、図２Ａに示すように、直方体状をなしており、絶縁体層１６ａ〜１６ｘ（複数の絶縁体層の一例）が上側から下側へとこの順に積層されることにより構成されている。積層体１２の底面は、積層体１２の下側に位置する面であり、ダイプレクサ１０が回路基板に実装される際に回路基板と対向する実装面である。

絶縁体層１６ａ〜１６ｘは、上側から見たときに、左右方向に延在する長辺を有する長方形状をなしており、例えば、セラミック等により作製されている。以下では、絶縁体層１６ａ〜１６ｘの上面を表面と呼び、絶縁体層１６ａ〜１６ｘの下面を裏面と呼ぶ。

外部電極１４ａ〜１４ｆは、積層体１２の底面に設けられており、積層体１２の前面、後面、右面及び左面には設けられていない。外部電極１４ａ〜１４ｆは、長方形状をなしている。外部電極１４ｄ，１４ａ，１４ｆは、積層体１２の底面の前側の長辺に沿って右側から左側へとこの順に一列に並んでいる。外部電極１４ｂ，１４ｅ，１４ｃは、積層体１２の底面の後側の長辺に沿って右側から左側へとこの順に一列に並んでいる。外部電極１４ａ〜１４ｆは、例えば、銀等からなる下地電極上にＮｉめっき及びＳｎめっき、又は、Ｎｉめっき及びＡｕめっきが施されることにより作製されている。

はじめに、信号経路ＳＬ１に接続する素子の構成について説明する。まず、コンデンサＣ５は、コンデンサ導体層１８ａ，１８ｂ，２０ａ，２０ｂにより構成されている。また、コンデンサ導体層２０ａ，２０ｂ，３０ａ，３０ｂにより構成されている。より詳細には、コンデンサ導体層１８ａ，１８ｂはそれぞれ、絶縁体層１６ｍ，１６ｏの表面の中央近傍に設けられており、前後方向に延在する長辺を有する長方形状をなしている。コンデンサ導体層３０ａ，３０ｂは、絶縁体層１６ｍ，１６ｏの表面においてコンデンサ導体層１８ａ，１８ｂに対して右側に設けられており、前後方向に延在する長辺を有する長方形状をなしている。コンデンサ導体層２０ａ，２０ｂは、絶縁体層１６ｎ，１６ｐの表面の中央近傍に設けられており、左右方向に延在する帯状をなしている。コンデンサ導体層２０ａ，２０ｂの左端は、上下方向から見たときに、コンデンサ導体層１８ａ，１８ｂと重なっている。これにより、コンデンサ導体層１８ａ，１８ｂとコンデンサ導体層２０ａ，２０ｂとの間にコンデンサＣ５が形成されている。コンデンサ導体層２０ａ，２０ｂの右端は、上下方向から見たときに、コンデンサ導体層３０ａ，３０ｂと重なっている。これにより、コンデンサ導体層３０ａ，３０ｂとコンデンサ導体層２０ａ，２０ｂとの間にコンデンサＣ６が形成されている。また、コンデンサＣ５とコンデンサＣ６とは、コンデンサ導体層２０ａ，２０ｂを介して直列に接続されている。

コンデンサＣ５と外部電極１４ａとは、ビアホール導体ｖ１，ｖ２及び接続導体層１７を介して接続されている。より詳細には、接続導体層１７は、絶縁体層１６ｗの表面の前側の長辺の中央近傍に設けられており、左右方向に延在する長辺を有する長方形状をなしている。ビアホール導体ｖ１は、絶縁体層１６ｗ，１６ｘを上下方向に貫通している。ビアホール導体ｖ１の下端は、外部電極１４ａに接続されている。ビアホール導体ｖ１の上端は、接続導体層１７の右端に接続されている。

ビアホール導体ｖ２（第１のビアホール導体の一例）は、絶縁体層１６ｂ〜１６ｖを上下方向に貫通しており、上下方向から見たときに、外部電極１４ａと重なっている。ビアホール導体ｖ２の下端は、接続導体層１７の左端に接続されている。したがって、ビアホール導体ｖ２は、ビアホール導体ｖ１及び接続導体層１７を介して外部電極１４ａと電気的に接続されている。また、ビアホール導体ｖ２は、コンデンサ導体層１８ａ，１８ｂにも接続されている。これにより、コンデンサＣ５と外部電極１４ａとが接続されている。

インダクタＬ２は、インダクタ導体層３８ａ〜３８ｃ及びビアホール導体ｖ６，ｖ７により構成されている。より詳細には、インダクタ導体層３８ａ〜３８ｃ（第２のインダクタ導体の一例）はそれぞれ、絶縁体層１６ｂ〜１６ｄの表面の前側の長辺近傍に設けられており、左右方向に沿う線状の導体層である。本実施形態では、インダクタ導体層３８ａ〜３８ｃは、長辺の中央よりも右側の位置から右側に向かって延在している直線状をなしている。ビアホール導体ｖ６（第４のビアホール導体の一例）は、絶縁体層１６ｂ〜１６ｔを上下方向に貫通している。ビアホール導体ｖ６の上端は、インダクタ導体層３８ａ〜３８ｃの左端に接続されている。すなわち、ビアホール導体ｖ６は、インダクタ導体層３８ａ〜３８ｃから底面に向かって延在している。ビアホール導体ｖ７（第５のビアホール導体の一例）は、絶縁体層１６ｂ〜１６ｕを上下方向に貫通している。ビアホール導体ｖ７の上端は、インダクタ導体層３８ａ〜３８ｃの右端に接続されている。すなわち、ビアホール導体ｖ７は、インダクタ導体層３８ａ〜３８ｃから底面に向かって延在している。更に、ビアホール導体ｖ６は、ビアホール導体ｖ７よりも左側に位置している。ビアホール導体ｖ６，ｖ７，ｖ２は、上側から見たときに、左右方向において一直線上に並んでいる。

以上のように、インダクタＬ２は、上下が反転した角張ったＵ字型をなしている。また、インダクタ導体層３８ａ〜３８ｃ及びビアホール導体ｖ６，ｖ７により囲まれて形成されている長方形状の面を第２のループ面と呼ぶ。第２のループ面は、インダクタ導体層３８ａの前後方向の中心を通過する直線及びビアホール導体ｖ６，ｖ７の中心線を三辺とする長方形である。

インダクタＬ１は、インダクタ導体層２４ａ〜２４ｃ及びビアホール導体ｖ３，ｖ４により構成されている。より詳細には、インダクタ導体層２４ａ〜２４ｃ（第１のインダクタ導体の一例）はそれぞれ、絶縁体層１６ｂ〜１６ｄの表面の後ろ側の長辺近傍に設けられており、左右方向（右方向が第１の方向の一例）に沿う線状の導体層である。本実施形態では、インダクタ導体層２４ａ〜２４ｃは、長辺の中央近傍から右側に向かって延在している直線状をなしている。よって、インダクタ導体層２４ａ〜２４ｃはそれぞれ、インダクタ導体層３８ａ〜３８ｃと平行であり、インダクタ導体層３８ａ〜３８ｃに対して左後ろに位置している。また、インダクタ導体層２４ａ〜２４ｃの長さと、インダクタ導体層３８ａ〜３８ｃの長さとは、実質的に等しい。

ビアホール導体ｖ３（第２のビアホール導体の一例）は、絶縁体層１６ｂ〜１６ｔを上下方向に貫通している。ビアホール導体ｖ３の上端は、インダクタ導体層２４ａ〜２４ｃの左端に接続されている。すなわち、ビアホール導体ｖ３は、インダクタ導体層２４ａ〜２４ｃから底面に向かって延在している。これにより、ビアホール導体ｖ３は、ビアホール導体ｖ６よりも左側に位置している。また、ビアホール導体ｖ２，ｖ３は、上側から見たときに、前後方向において一直線上に並んでいる。ビアホール導体ｖ４（第３のビアホール導体の一例）は、絶縁体層１６ｂ〜１６ｕを上下方向に貫通している。ビアホール導体ｖ４の上端は、インダクタ導体層２４ａ〜２４ｃの右端に接続されている。すなわち、ビアホール導体ｖ４は、インダクタ導体層２４ａ〜２４ｃから底面に向かって延在している。更に、ビアホール導体ｖ３は、ビアホール導体ｖ４よりも左側に位置している。ビアホール導体ｖ３，ｖ４は、上側から見たときに、左右方向において一直線上に並んでいる。

以上のように、インダクタＬ１は、上下が反転した角張ったＵ字型をなしている。また、インダクタ導体層２４ａ〜２４ｃ及びビアホール導体ｖ３，ｖ４により囲まれて形成されている長方形状の面を第１のループ面と呼ぶ。第１のループ面は、インダクタ導体層２４ａの前後方向の中心を通過する直線及びビアホール導体ｖ３，ｖ４の中心線を三辺とする長方形である。

また、インダクタＬ１，Ｌ２は前後方向に並んでおり、インダクタＬ１はインダクタＬ２よりも後ろ側に位置している。これにより、インダクタＬ１の第１のループ面は、インダクタＬ２の第２のループ面と対向している。互いに対向しているとは、所定の方向から見たときに、２つのループ面が重なっていることを意味する。本実施形態では、第１のループ面と第２のループ面とは、前後方向から見たときに、重なっている。ただし、第１のループ面は、第２のループ面から左側にはみ出しており、第２のループ面は、第１のループ面から右側にはみ出している。

ここで、外部電極１４ａ（入出力端子の一例）の中心（対角線の交点）は、上側から見たときに、ビアホール導体ｖ６よりも左側に位置し、かつ、ビアホール導体ｖ３よりも前側に位置している。これにより、外部電極１４ａは、上側から平面視したときに、第１のループ面が第２のループ面から左側にはみ出すことにより形成されたスペースＳｐ１と重なっている。

また、ビアホール導体ｖ２は、上側から見たときに、外部電極１４ａと重なっている。これにより、ビアホール導体ｖ２は、第１のループ面が第２のループ面から左側にはみ出すことにより形成されたスペースＳｐ１と、上側から見たときに重なっている。より詳細には、ビアホール導体ｖ２は、インダクタＬ１よりも前側（第１のループ面から第２のループ面に向かう第２の方向）に設けられていると共に、前後方向から見たときに、第１のループ面が第２のループ面からはみ出している部分と重なっている。

コンデンサＣ１は、コンデンサ導体層２６，２８により構成されている。より詳細には、コンデンサ導体層２６（第１のコンデンサ導体の一例）は、絶縁体層１６ｕの表面の中央近傍に設けられており、長方形状をなしている。コンデンサ導体層２６は、ビアホール導体ｖ３に接続されている。コンデンサ導体層２８（第２のコンデンサ導体の一例）は、絶縁体層１６ｖの表面の右半分の領域に設けられており、長方形が２つ組み合わされた形状をなしている。コンデンサ導体層２８は、ビアホール導体ｖ４の下端に接続されている。コンデンサ導体層２８は、絶縁体層１６ｕを介してコンデンサ導体層２６と対向している。これにより、コンデンサ導体層２６とコンデンサ導体層２８との間には、インダクタＬ１に並列に接続されたコンデンサＣ１が形成されている。その結果、インダクタＬ１及びコンデンサＣ１は、ＬＣ並列共振器ＬＣ１（第１のＬＣ並列共振器の一例）を構成している。

コンデンサＣ２は、コンデンサ導体層２８，３２により構成されている。より詳細には、コンデンサ導体層３２（第３のコンデンサ導体の一例）は、絶縁体層１６ｕの表面においてコンデンサ導体層２６の右前に設けられており、長方形状をなしている。コンデンサ導体層３２は、ビアホール導体ｖ６の下端に接続されている。コンデンサ導体層２８（第４のコンデンサ導体の一例）は、ビアホール導体ｖ７の下端に接続されており、絶縁体層１６ｕを介してコンデンサ導体層３２と対向している。これにより、コンデンサ導体層２８とコンデンサ導体層３２との間には、インダクタＬ２に並列に接続されたコンデンサＣ２が形成されている。その結果、インダクタＬ２及びコンデンサＣ２は、ＬＣ並列共振器ＬＣ２（第２のＬＣ並列共振器の一例）を構成している。

ＬＣ並列共振器ＬＣ１の一端は、接続導体層２２ａ，２２ｂを介して、コンデンサＣ５とコンデンサＣ６との間に接続されている。より詳細には、接続導体層２２ａ，２２ｂはそれぞれ、絶縁体層１６ｎ，１６ｐの表面に設けられており、Ｌ字型をなす導体層である。接続導体層２２ａ，２２ｂはそれぞれ、コンデンサ導体層２０ａ，２０ｂの左右方向の中央から後ろ側に向かって延在した後、左側に向かって折れ曲がっている。接続導体層２２ａ，２２ｂの左端は、ビアホール導体ｖ３に接続されている。これにより、ＬＣ並列共振器ＬＣ１の一端は、コンデンサＣ５とコンデンサＣ６との間に接続されている。

ビアホール導体ｖ６は、コンデンサ導体層３０ａ，３０ｂと接続されている。これにより、ＬＣ並列共振器ＬＣ２の一端は、ビアホール導体ｖ６を介してコンデンサＣ６に接続されている。

ＬＣ並列共振器ＬＣ１の他端、及び、ＬＣ並列共振器ＬＣ２の他端は、ビアホール導体ｖ５，ｖ８を介して、外部電極１４ｄ，１４ｅに接続されている。より詳細には、ビアホール導体ｖ５，ｖ８はそれぞれ、絶縁体層１６ｖ〜１６ｘを上下方向に貫通している。ビアホール導体ｖ５，ｖ８の上端は、コンデンサ導体層２８に接続されている。ビアホール導体ｖ５，ｖ８の下端はそれぞれ、外部電極１４ｅ，１４ｄに接続されている。これにより、ＬＣ並列共振器ＬＣ１の他端、及び、ＬＣ並列共振器ＬＣ２の他端は、外部電極１４ｄ，１４ｅに接続されている。

インダクタＬ５は、インダクタ導体層３４，３６及びビアホール導体ｖ９により構成されている。より詳細には、インダクタ導体層３４，３６はそれぞれ、絶縁体層１６ｒ，１６ｓの表面の右半分の領域に設けられている線状の導体層であり、上側から見たときに、反時計回り方向に周回している。インダクタ導体層３４の反時計回り方向の上流側の端部は、ビアホール導体ｖ６に接続されている。インダクタ導体層３４の反時計回り方向の下流側の端部とインダクタ導体層３６の反時計回り方向の上流側の端部とは、上下方向から見たときに、重なっている。ビアホール導体ｖ９は、絶縁体層１６ｒを上下方向に貫通している。ビアホール導体ｖ９の上端は、インダクタ導体層３４の反時計回り方向の下流側の端部に接続されている。ビアホール導体ｖ９の下端は、インダクタ導体層３６の反時計回り方向の上流側の端部に接続されている。これにより、インダクタ導体層３４，３６及びビアホール導体ｖ９は、周回しながら下側に進行する螺旋状のインダクタＬ５を構成している。

コンデンサＣ７は、コンデンサ導体層２８，２９により構成されている。より詳細には、コンデンサ導体層２９は、絶縁体層１６ｗの表面の右半分の領域に設けられている長方形状の導体層である。コンデンサ導体層２９は、絶縁体層１６ｖを介してコンデンサ導体層２８と対向している。これにより、コンデンサ導体層２８とコンデンサ導体層２９との間には、コンデンサＣ７が形成されている。

また、コンデンサ導体層２８がビアホール導体ｖ５，ｖ８を介して外部電極１４ｄ，１４ｅに接続されているので、コンデンサＣ７の一方の電極は、外部電極１４ｄ，１４ｅに接続されている。

コンデンサＣ７の他方の電極は、ビアホール導体ｖ１０を介して外部電極１４ｂに接続されている。ビアホール導体ｖ１０は、絶縁体層１６ｓ〜１６ｘを上下方向に貫通している。ビアホール導体ｖ１０の上端は、インダクタ導体層３６の反時計回り方向の下流側の端部に接続されている。ビアホール導体ｖ１０の下端は、外部電極１４ｂに接続されている。これにより、インダクタＬ５は、外部電極１４ｂに接続されている。また、ビアホール導体ｖ１０は、コンデンサ導体層２９にも接続されている。これにより、コンデンサＣ７の他方の電極は、外部電極１４ｂに接続されている。

インダクタＬ５及びコンデンサＣｐにより構成されているＬＣ並列共振器ＬＣ５の少なくとも一部は、上側から見たときに、第２のループ面が第１のループ面から右側にはみ出すことにより形成されたスペースＳｐ２と、上側から見たときに重なっている。より詳細には、ＬＣ並列共振器ＬＣ５の少なくとも一部は、インダクタＬ２よりも後ろ側（第１のループ面から第２のループ面に向かう方向の反対方向）に設けられていると共に、前後方向から見たときに、第２のループ面が第１のループ面からはみ出している部分と重なっている。

次に、信号経路ＳＬ２に接続される素子の構成について説明する。

インダクタＬ３は、インダクタ導体層４４ａ，４４ｂ，４６，４８ａ，４８ｂ及びビアホール導体ｖ１１，ｖ１２により構成されている。より詳細には、インダクタ導体層４４ａ，４４ｂ，４６，４８ａ，４８ｂはそれぞれ、絶縁体層１６ｂ，１６ｃ，１６ｅ，１６ｆ，１６ｇの表面の左半分の領域に設けられている線状の導体層である。インダクタ導体層４４ａ，４４ｂ，４６，４８ａ，４８ｂはそれぞれ、反時計回り方向に周回している。インダクタ導体層４４ａ，４４ｂの反時計回り方向の上流側の端部は、ビアホール導体ｖ２と接続されている。インダクタ導体層４４ａ，４４ｂの反時計回り方向の下流側の端部とインダクタ導体層４６の反時計回り方向の上流側の端部とは、上下方向から見たときに、重なっている。ビアホール導体ｖ１１は、絶縁体層１６ｂ〜１６ｄを上下方向に貫通している。ビアホール導体ｖ１１の上端は、インダクタ導体層４４ａ，４４ｂの反時計回り方向の下流側の端部に接続されている。ビアホール導体ｖ１１の下端は、インダクタ導体層４６の反時計回り方向の上流側の端部に接続されている。インダクタ導体層４６の反時計回り方向の下流側の端部とインダクタ導体層４８ａ，４８ｂの反時計回り方向の上流側の端部とは、上下方向から見たときに、重なっている。ビアホール導体ｖ１２は、絶縁体層１６ｅ，１６ｆを上下方向に貫通している。ビアホール導体ｖ１２の上端は、インダクタ導体層４６の反時計回り方向の下流側の端部に接続されている。ビアホール導体ｖ１２の下端は、インダクタ導体層４８ａ，４８ｂの反時計回り方向の上流側の端部に接続されている。これにより、インダクタＬ３（螺旋インダクタの一例）は、上側から見たときに、反時計回り方向に周回しながら下側に進行する螺旋状をなすと共に、上面側に位置する端部（第１の端部の一例）及び底面側に位置する端部（第２の端部の一例）を有している。そして、ビアホール導体ｖ２は、インダクタＬ３の上側の端部に接続されている。

インダクタＬ４は、インダクタ導体層５０ａ，５０ｂ，５２，５４ａ，５４ｂ及びビアホール導体ｖ１４，ｖ１５により構成されている。より詳細には、インダクタ導体層５０ａ，５０ｂ，５２，５４ａ，５４ｂはそれぞれ、絶縁体層１６ｆ，１６ｇ，１６ｅ，１６ｂ，１６ｃの表面の左半分の領域に設けられている線状の導体層である。インダクタ導体層５０ａ，５０ｂ，５２，５４ａ，５４ｂはそれぞれ、時計回り方向に周回している。インダクタ導体層５０ａ，５０ｂの時計回り方向の上流側の端部はそれぞれ、インダクタ導体層４８ａ，４８ｂの反時計回り方向の下流側の端部に接続されている。インダクタ導体層５０ａ，５０ｂの時計回り方向の下流側の端部とインダクタ導体層５２の時計回り方向の上流側の端部とは、上下方向から見たときに、重なっている。ビアホール導体ｖ１４は、絶縁体層１６ｅ，１６ｆを上下方向に貫通している。ビアホール導体ｖ１４の下端は、インダクタ導体層５０ａ，５０ｂの時計回り方向の下流側の端部に接続されている。ビアホール導体ｖ１４の上端は、インダクタ導体層５２の時計回り方向の上流側の端部に接続されている。インダクタ導体層５２の時計回り方向の下流側の端部とインダクタ導体層５４ａ，５４ｂの時計回り方向の上流側の端部とは、上下方向から見たときに、重なっている。ビアホール導体ｖ１５は、絶縁体層１６ｂ〜１６ｄを上下方向に貫通している。ビアホール導体ｖ１５の下端は、インダクタ導体層５２の時計回り方向の下流側の端部に接続されている。ビアホール導体ｖ１５の上端は、インダクタ導体層５４ａ，５４ｂの時計回り方向の上流側の端部に接続されている。これにより、インダクタＬ４は、上側から見たときに、時計回り方向に周回しながら上側に進行する螺旋状をなしている。

コンデンサＣ３は、コンデンサ導体層４０，４２ａにより構成されている。より詳細には、コンデンサ導体層４０は、絶縁体層１６ｈの表面の左半分の領域に設けられているＬ字型の導体層である。コンデンサ導体層４２ａは、絶縁体層１６ｉの表面の左半分の領域に設けられている長方形状の導体層である。コンデンサ導体層４０とコンデンサ導体層４２ａとは、絶縁体層１６ｈを介して対向している。これにより、コンデンサ導体層４０とコンデンサ導体層４２ａとの間には、コンデンサＣ３（第３のコンデンサの一例）が形成されている。コンデンサＣ３は、インダクタＬ３よりも下側（すなわち、底面の近く）に設けられている。

コンデンサＣ３は、ビアホール導体ｖ２，ｖ１３を介してインダクタＬ３に対して並列に接続されている。コンデンサ導体層４０の右端は、ビアホール導体ｖ２に接続されている。ビアホール導体ｖ１３は、絶縁体層１６ｆ〜１６ｈを上下方向に貫通している。ビアホール導体ｖ１３の上端は、インダクタ導体層４８ａ，４８ｂの反時計回り方向の下流端及びインダクタ導体層５０ａ，５０ｂの時計回り方向の上流端に接続されている。これにより、コンデンサＣ３は、インダクタＬ３に対して並列に接続されている。インダクタＬ３及びコンデンサＣ３は、ＬＣ並列共振器ＬＣ３（第３のＬＣ並列共振器の一例）を構成している。

コンデンサＣ４は、コンデンサ導体層５８，４２ａ，４２ｂにより構成されている。より詳細には、コンデンサ導体層５８は、絶縁体層１６ｊの表面の左半分の領域に設けられている長方形状の導体層である。コンデンサ導体層４２ａは、絶縁体層１６ｉの表面の左半分の領域に設けられている長方形状の導体層である。コンデンサ導体層４２ｂは、絶縁体層１６ｋの表面の左半分の領域に設けられている長方形状の導体層である。コンデンサ導体層５８とコンデンサ導体層４２ａ，４２ｂとは、絶縁体層１６ｉ，１６ｊを介して対向している。これにより、コンデンサ導体層５８とコンデンサ導体層４２ａ，４２ｂとの間には、コンデンサＣ４が形成されている。コンデンサＣ４は、インダクタＬ４よりも下側に設けられている。

コンデンサＣ４は、ビアホール導体ｖ１３，ｖ１６を介してインダクタＬ４に並列に接続されている。ビアホール導体ｖ１６は、絶縁体層１６ｂ〜１６ｖを上下方向に貫通している。ビアホール導体ｖ１６の上端は、インダクタ導体層５４ａ，５４ｂの時計回り方向の下流側の端部に接続されている。また、ビアホール導体ｖ１６は、コンデンサ導体層５８に接続されている。ビアホール導体ｖ１３の上端は、インダクタ導体層５０ａ，５０ｂの時計回り方向の上流端に接続されている。また、ビアホール導体ｖ１３の下端は、コンデンサ導体層４２ａに接続されている。これにより、コンデンサＣ４は、インダクタＬ４に並列に接続されている。したがって、インダクタＬ４及びコンデンサＣ４は、ＬＣ並列共振器ＬＣ４を構成している。

ＬＣ並列共振器ＬＣ４は、ビアホール導体ｖ１６，ｖ１７及び接続導体層５６を介して、外部電極１４ｃに接続されている。より詳細には、接続導体層５６は、絶縁体層１６ｗの表面の後ろ側の長辺近傍に設けられており、左右方向に延在する長辺を有する長方形状をなしている。ビアホール導体ｖ１６の下端は、接続導体層５６の左端に接続されている。ビアホール導体ｖ１７は、絶縁体層１６ｗ，１６ｘを上下方向に貫通している。ビアホール導体ｖ１７の上端は、接続導体層５６の右端に接続されている。ビアホール導体ｖ１７の下端は、外部電極１４ｃに接続されている。これにより、ＬＣ並列共振器ＬＣ４は、外部電極１４ｃに接続されている。

コンデンサＣ８は、コンデンサ導体層４２ｂ，６０，６２により構成されている。より詳細には、コンデンサ導体層６０，６２は、絶縁体層１６ｌ，１６ｍの表面の左半分の領域に設けられている導体層である。コンデンサ導体層６０とコンデンサ導体層４２ｂ，６２とは、絶縁体層１６ｋ，１６ｌを介して対向している。これにより、コンデンサ導体層６０とコンデンサ導体層４２ｂ，６２との間には、コンデンサＣ８が形成されている。

インダクタＬ６は、インダクタ導体層６４により構成されている。より詳細には、インダクタ導体層６４は、絶縁体層１６ｑの表面の左半分の領域に設けられており、時計回り方向に周回している線状の導体層である。これにより、インダクタＬ６は、時計回り方向に周回している。

コンデンサＣ８とインダクタＬ６とは、ビアホール導体ｖ２２を介して、互いに直列に接続されている。より詳細には、ビアホール導体ｖ２２は、絶縁体層１６ｌ〜１６ｐを上下方向に貫通している。ビアホール導体ｖ２２の上端は、コンデンサ導体層６０に接続されている。ビアホール導体ｖ２２の下端は、インダクタ導体層６４の時計回り方向の上流側の端部に接続されている。これにより、コンデンサＣ８とインダクタＬ６とは、互いに直列に接続されて、ＬＣ直列共振器ＬＣ６を構成している。

コンデンサＣ８の一方の電極は、ビアホール導体ｖ２１を介して、コンデンサＣ４に接続されている。ビアホール導体ｖ２１は、絶縁体層１６ｉ〜１６ｌを上下方向に貫通している。ビアホール導体ｖ２１の上端は、コンデンサ導体層４２ａに接続されている。また、ビアホール導体ｖ２１の下端は、コンデンサ導体層６２に接続されている。また、ビアホール導体ｖ２１は、コンデンサ導体層４２ｂにも接続されている。これにより、コンデンサＣ８の一方の電極は、コンデンサＣ４に接続されている。

インダクタＬ６は、ビアホール導体ｖ１８〜ｖ２０、コンデンサ導体層６６及び接続導体層７０を介して、外部電極１４ｆに接続されている。より詳細には、コンデンサ導体層６６は、絶縁体層１６ｔの左半分の領域に設けられている長方形状の導体層である。ビアホール導体ｖ１８は、絶縁体層１６ｑ〜１６ｓを上下方向に貫通している。ビアホール導体ｖ１８の上端は、インダクタ導体層６４の時計回り方向の下流側の端部に接続されている。ビアホール導体ｖ１８の下端は、コンデンサ導体層６６に接続されている。

接続導体層７０は、絶縁体層１６ｗの表面の前側の長辺近傍に設けられており、左右方向に延在する長辺を有する長方形状をなしている。ビアホール導体ｖ１９は、絶縁体層１６ｔ〜１６ｖを上下方向に貫通している。ビアホール導体ｖ１９の上端は、コンデンサ導体層６６に接続されている。ビアホール導体ｖ１９の下端は、接続導体層７０の左端に接続されている。ビアホール導体ｖ２０は、絶縁体層１６ｗ，１６ｘを上下方向に貫通している。ビアホール導体ｖ２０の上端は、接続導体層７０の右端に接続されている。ビアホール導体ｖ２０の下端は、外部電極１４ｆに接続されている。これにより、インダクタＬ６が外部電極１４ｆに接続されている。

コンデンサＣ９は、コンデンサ導体層６６，６８により構成されている。より詳細には、コンデンサ導体層６８は、絶縁体層１６ｕの表面の左半分の領域に設けられている導体層である。コンデンサ導体層６８は、絶縁体層１６ｔを介してコンデンサ導体層６６と対向している。これにより、コンデンサ導体層６６とコンデンサ導体層６８との間には、コンデンサＣ９が構成されている。

コンデンサ導体層６６は、ビアホール導体ｖ１９，ｖ２０及び接続導体層７０を介して外部電極１４ｆに接続されている。したがって、コンデンサＣ９の一方の電極は、外部電極１４ｆに接続されている。

コンデンサ導体層６８は、ビアホール導体ｖ１６に接続されている。したがって、コンデンサ導体層６８は、ビアホール導体ｖ１６，ｖ１７及び接続導体層５６を介して外部電極１４ｃに接続されている。したがって、コンデンサＣ９の他方の電極は、外部電極１４ｃに接続されている。

（効果）
以上のように構成されたダイプレクサ１０は、導体の引き回しが複雑になることを抑制できる。より詳細には、ダイプレクサ１０の小型化が進むと、インダクタＬ１とインダクタＬ２とが近づきすぎて強く電磁界結合し過ぎるおそれがある。そこで、ダイプレクサ１０のように、インダクタＬ１とインダクタＬ２とを左右方向にずらして、インダクタＬ１とインダクタＬ２との電磁界結合を弱くすればよい。この場合、インダクタＬ２がインダクタＬ１に対して右側にずれていることにより、ビアホール導体ｖ６に対して左側であってビアホール導体ｖ３よりも前側にスペースＳｐ１が形成されている。そこで、ビアホール導体ｖ２は、上側から見たときに、ビアホール導体ｖ６よりも左側に位置し、かつ、ビアホール導体ｖ３よりも前側に位置することにより、該スペースＳｐ１と重なっている。すなわち、外部電極１４ａとＨＢ側フィルタＨＢ及びＬＢ側フィルタＬＢとを電気的に接続するビアホール導体ｖ２が、インダクタＬ１とインダクタＬ２とをずらすことにより形成されたスペースＳｐ１に配置されている。したがって、ダイプレクサ１０では、ＨＢ側フィルタＨＢ及びＬＢ側フィルタＬＢを構成する導体がビアホール導体ｖ２を避けるように引き回す必要がなくなる。以上より、ダイプレクサ１０では、導体の引き回しが複雑になることが抑制される。

また、ダイプレクサ１０では、ノイズによる悪影響を抑制しつつ、導体の引き回しが複雑になることが抑制される。より詳細には、コンデンサＣ３は、インダクタＬ３よりも下側に設けられている。これにより、ダイプレクサ１０が回路基板に実装された際に、インダクタＬ３と回路基板との間にコンデンサＣ３が存在するようになる。これにより、回路基板から放射されるノイズは、コンデンサＣ３のコンデンサ導体層４０，４２ａに遮られるようになる。その結果、ノイズによる悪影響が抑制されるようになる。

また、ＬＢ側フィルタＬＢでは、ＬＣ並列共振器ＬＣ３の共振周波数を低くするために、インダクタＬ３のインダクタンス値を大きくする必要がある。この場合、インダクタＬ３は、インダクタＬ１，Ｌ２のようなループインダクタの構成を取ることができず、螺旋状の構成を取る必要がある。そのため、インダクタＬ３は、上端と下端とを有するようになる。ここで、コンデンサＣ３は、インダクタＬ３よりも下側に配置されている。そのため、インダクタＬ３の下端は、コンデンサＣ３と接続される。したがって、インダクタＬ３の上端と外部電極１４ａとを電気的に接続する必要がある。

そこで、ダイプレクサ１０のようにビアホール導体ｖ２が配置されることにより、ビアホール導体ｖ２によりインダクタＬ３の上端と外部電極１４ａとを電気的に接続することが可能となる。よって、導体の引き回しが複雑になることが抑制されている。

また、ダイプレクサ１０では、素子の小型化を図ることができる。より詳細には、ダイプレクサ１０では、インダクタＬ２がインダクタＬ１に対して右側にずれている。これにより、上下方向から見たときに、ビアホール導体ｖ４の右側であってビアホール導体ｖ７の後ろ側にスペースＳｐ２が形成される。そこで、ダイプレクサ１０では、インダクタＬ５及びコンデンサＣ７により構成されているＬＣ並列共振器ＬＣ５の一部を該スペースＳｐ２に配置している。これにより、ダイプレクサ１０のスペースの有効利用が促進され、ダイプレクサ１０の小型化が図られる。

（第１の変形例）
以下に第１の変形例に係るダイプレクサについて図面を参照しながら説明する。図９は、第１の変形例に係るダイプレクサ１０ａの等価回路図である。

ダイプレクサ１０ａは、コンデンサＣ７の代わりにコンデンサＣ２０が設けられている点において、ダイプレクサ１０と相違する。より詳細には、コンデンサＣ２０は、インダクタＬ５と外部電極１４ｂとの間に接続されている。これにより、コンデンサＣ２０とインダクタＬ５とは、ＬＣ直列共振器を構成している。

以上のようなインダクタＬ５及びコンデンサＣ２０により構成されるＬＣ直列共振器の少なくとも一部は、上下方向から見たときに、ビアホール導体ｖ４の右側であってビアホール導体ｖ７の後ろ側に形成されたスペースＳｐ２に配置される。

ダイプレクサ１０ａにおいても、ダイプレクサ１０と同じ作用効果を奏する。

（第２の変形例）
以下に第２の変形例に係るダイプレクサについて図面を参照しながら説明する。図１０は、第２の変形例に係るダイプレクサ１０ｂの等価回路図である。

ダイプレクサ１０ｂは、インダクタＬ５及びコンデンサＣ７により構成されているＬＣ並列共振器ＬＣ５の代わりにλ／４オープンスタブＳ１が設けられている点において、ダイプレクサ１０と相違する。より詳細には、λ／４オープンスタブＳ１は、信号経路ＳＬ１から枝分かれしており、減衰させたい周波数の１／４波長に相当する長さを有している。

以上のようなλ／４オープンスタブＳ１は、上下方向から見たときに、ビアホール導体ｖ４の右側であってビアホール導体ｖ７の後ろ側に形成されたスペースＳｐ２に配置される。

ダイプレクサ１０ｂにおいても、ダイプレクサ１０と同じ作用効果を奏する。

（第３の変形例）
以下に第３の変形例に係るダイプレクサについて図面を参照しながら説明する。図１１は、第３の変形例に係るダイプレクサ１０ｃの等価回路図である。

ダイプレクサ１０ｃは、インダクタＬ５及びコンデンサＣ７により構成されているＬＣ並列共振器ＬＣ５の代わりにλ／４ショートスタブＳ２が設けられている点において、ダイプレクサ１０と相違する。より詳細には、λ／４ショートスタブＳ２は、信号経路ＳＬ１から枝分かれしており、減衰させたい周波数の１／４波長に相当する長さを有している。また、λ／４ショートスタブＳ２の先端は、外部電極１４ｄ，１４ｅに接続されている。

以上のようなλ／４ショートスタブＳ２は、上下方向から見たときに、ビアホール導体ｖ４の右側であってビアホール導体ｖ７の後ろ側に形成されたスペースＳｐ２に配置される。

ダイプレクサ１０ｃにおいても、ダイプレクサ１０と同じ作用効果を奏する。

（その他の実施形態）
本発明に係るダイプレクサは、前記ダイプレクサ１０，１０ａ〜１０ｃに限らずその要旨の範囲内において変更可能である。

なお、ダイプレクサ１０，１０ａ〜１０ｃの構成を任意に組み合わせてもよい。

また、インダクタＬ３，Ｌ４は、螺旋状をなしていなくてもよく、例えば、インダクタＬ１，Ｌ２のように、角張ったＵ字型をなしていてもよい。

図１、図９、図１０及び図１１とは異なり、外部電極１４ｂとＬＣ並列共振器ＬＣ２の間にＬＣ並列共振器を直列に接続しても良い。

また、インダクタＬ１の第１のループ面とインダクタＬ２の第２のループ面とは、平行でなくてもよい。第１のループ面と第２のループ面とは、上側から見たときに、左右方向に沿ってさえいればよい。また、第１のループ面及び第２のループ面は、上側から見たときに、直線状をなしてなくてもよい。

ビアホール導体ｖ２は、外部電極１４ａに直接に接続されていてもよい。

以上のように、本発明は、ダイプレクサに有用であり、特に、導体の引き回しが複雑になることを抑制できる点において優れている。

１０，１０ａ〜１０ｃ：ダイプレクサ
１２：積層体
１４ａ〜１４ｆ：外部電極
１６ａ〜１６ｘ：絶縁体層
１８ａ，１８ｂ，２０ａ，２０ｂ，２６，２８，２９，３０ａ，３０ｂ，３２，４０，４２ａ，４２ｂ，５８，６０，６２，６６，６８：コンデンサ導体層
２２ａ，２２ｂ 接続導体層
２４ａ〜２４ｃ，３４，３６，３８ａ〜３８ｃ，４４ａ，４４ｂ，４６，４８ａ，４８ｂ，５０ａ，５０ｂ，５２，５４ａ，５４ｂ，６４：インダクタ導体層
Ｃ１〜Ｃ９，Ｃ２０：コンデンサ
Ｌ１〜Ｌ６：インダクタ
ＬＣ１〜ＬＣ５：ＬＣ並列共振器
ＬＣ６：ＬＣ直列共振器
Ｓ１：λ／４オープンスタブ
Ｓ２：λ／４ショートスタブ
ＳＬ１，ＳＬ２：信号経路
ｖ１〜ｖ２２：ビアホール導体

Claims (7)

1. 積層方向に複数の絶縁体層が積層されることにより構成されている積層体であって、該積層方向の一端に位置する底面を有する積層体と、
   前記底面に設けられている入出力端子と、
   第１のループインダクタ及び第２のループインダクタを含んでいる第１のフィルタ回路と、
   前記積層方向から見たときに、前記第１のフィルタ回路と隣り合うように設けられている第２のフィルタ回路と、
   前記入出力端子と前記第１のフィルタ回路及び前記第２のフィルタ回路とを電気的に接続する第１のビアホール導体と、
   を備えており、
   前記第１のループインダクタは、
   前記積層方向から見たときに、前記第１のフィルタ回路から前記第２のフィルタ回路へと向かう第１の方向に沿う線状の第１のインダクタ導体と、
   前記第１のインダクタ導体から前記底面に向かって延在する第２のビアホール導体及び第３のビアホール導体と、
   を有し、かつ、第１のループ面を形成しており、
   前記第２のループインダクタは、
   前記積層方向から見たときに、前記第１の方向に沿う線状の第２のインダクタ導体と、
   前記第２のインダクタ導体から前記底面に向かって延在する第４のビアホール導体及び第５のビアホール導体と、
   を有し、かつ、第２のループ面を形成しており、
   前記第１のループ面は、前記第２のループ面から前記第１の方向にはみ出した状態で、該第２のループ面と対向しており、
   前記第１のビアホール導体は、前記第１のループインダクタよりも前記第１のループ面から前記第２のループ面に向かう第２の方向に設けられていると共に、該第２の方向から見たときに、該第１のループ面が該第２のループ面からはみ出している部分と重なっていること、
   を特徴とするダイプレクサ。
2. 前記第２のビアホール導体は、前記第３のビアホール導体よりも前記第１の方向に位置しており、
   前記第４のビアホール導体は、前記第５のビアホール導体よりも前記第１の方向に位置しており、
   前記第１のビアホール導体、前記第４のビアホール導体及び前記第５のビアホール導体は、前記第１の方向において一直線上に並んでおり、
   前記第１のビアホール導体及び前記第２のビアホール導体は、前記第２の方向において一直線上に並んでいること、
   を特徴とする請求項１に記載のダイプレクサ。
3. 前記第１のフィルタ回路は、
   前記第２のビアホール導体に接続されている第１のコンデンサ導体と、前記第３のビアホール導体に接続され、該第１のコンデンサ導体と対向する第２のコンデンサ導体とを有する第１のコンデンサ、及び、前記第１のループインダクタを有する第１のＬＣ並列共振器と、
   前記第４のビアホール導体に接続されている第３のコンデンサ導体と、前記第５のビアホール導体に接続され、該第３のコンデンサ導体と対向する第４のコンデンサ導体とを有する第２のコンデンサ、及び、前記第２のループインダクタを有する第２のＬＣ並列共振器と、
   を更に含んでいること、
   を特徴とする請求項１又は請求項２のいずれかに記載のダイプレクサ。
4. 前記第１のフィルタ回路は、第１の周波数帯域の高周波信号を通過させ、
   前記第２のフィルタ回路は、第２の周波数帯域の高周波信号を通過させ、
   前記第２の周波数帯域の中心周波数は、前記第１の周波数帯域の中心周波数よりも低いこと、
   を特徴とする請求項１ないし請求項３のいずれかに記載のダイプレクサ。
5. 前記積層体は、前記積層方向の他端に位置する上面を有しており、
   前記第２のフィルタ回路は、螺旋インダクタ及び第３のコンデンサを有する第３のＬＣ並列共振器を含んでおり、
   前記螺旋インダクタは、周回しながら前記積層方向に進行する螺旋状をなすと共に、前記上面側に位置する第１の端部及び前記底面側に位置する第２の端部を有しており、
   前記第３のコンデンサは、前記螺旋インダクタよりも前記底面の近くに設けられており、
   前記第１のビアホール導体は、前記螺旋インダクタの前記第１の端部に接続されていること、
   を特徴とする請求項１ないし請求項４のいずれかに記載のダイプレクサ。
6. 前記第１のフィルタ回路は、ＬＣ共振器を更に含んでおり、
   前記第２のループ面は、前記第１のループ面から前記第１の方向の反対方向にはみ出しており、
   前記ＬＣ共振器の少なくとも一部は、前記第２のループインダクタよりも前記第２の方向の反対方向に設けられていると共に、該第２の方向から見たときに、該第２のループ面が該第１のループ面からはみ出している部分と重なっていること、
   を特徴とする請求項１ないし請求項５のいずれかに記載のダイプレクサ。
7. 前記第１のビアホール導体は、前記積層方向から見たときに、前記入出力端子と重なっていること、
   を特徴とする請求項１ないし請求項６のいずれかに記載のダイプレクサ。