JP2004260498A - 積層複合電子部品 - Google Patents

Abstract

【課題】直流的に共通のグランドパターンを１つ以上持つ多層ベース基板を用いる場合に、その他の内層又は外層のグランド部を高周波的に分けることで、寄生容量を軽減し、アイソレーション及びアッテネーションを確保し、小型化、パターンの高密度化を可能とする。
【解決手段】複数の誘電体基板を積層してなり、受動素子を内蔵した多層ベース基板を有するとともに、該多層ベース基板に半導体素子、チップ部品の少なくともいずれかを搭載した積層複合電子部品において、前記多層ベース基板は、少なくとも１つ以上の直流的に共通のグランドパターンを持ち、２つ以上の回路部４１〜４６に対して、前記多層ベース基板の内層又は外層のグランド部を、少なくとも前記回路部４１〜４６毎に交流的に分けて前記共通のグランドパターンに接続する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、受動素子を内蔵するとともに、外部に半導体素子、チップ部品を搭載した積層複合電子部品に係り、特に高周波スイッチ回路とダイプレクサ回路とを接続してなる積層複合電子部品に関する。
【０００２】
【従来の技術】
図６は通過帯域の異なる複数の送受信系（図示の例ではＧＳＭバンドとＤＣＳバンド）を扱う高周波スイッチモジュールのブロック図であり、高周波スイッチ回路ＳＷと、ダイプレクサ回路（２つのノッチ回路からなる分波回路）とを接続し、各スイッチ回路ＳＷと各送信系（ＧＳＭＴＸ，ＤＣＳＴＸ）間にローパスフィルタＬＰＦを挿入した構成を具備し、下記特許文献１に開示されているものである。
【０００３】
図７は図６のような高周波スイッチモジュールを構成した積層複合電子部品の構造の１例であり、複数の誘電体基板を積層した多層ベース基板１の内部にコンデンサ、インダクタ等の受動素子を内蔵し、その多層ベース基板１上に半導体素子やチップ部品等の搭載部品３を装着し、さらに、それら搭載部品３を覆って電気シールド及び電磁シールドするシールドケース４が多層ベース基板１に固着されている。このような受動素子を内蔵した多層基板に搭載部品を取り付けた積層複合電子部品は下記特許文献２に開示されている。
【０００４】
【特許文献１】特許第２９８３０１６号公報
【特許文献２】特許第３０３１１７８号公報
【０００５】
前記特許文献１のマルチバンド用高周波スイッチモジュールは、ダイプレクサ回路と高周波スイッチをワンチップ内に構成した例であり、層構成方法等については、前記特許文献２と同様な構成となっている。
【０００６】
図８は図６に示した高周波スイッチモジュールの回路図であり、図９にその層構成を、図１０に各層の導体パターンをそれぞれ示す。
【０００７】
図８の回路を有する積層複合電子部品は、フィルタ部Ｆ１，Ｆ２と、高周波スイッチ部Ｓ１，Ｓ２と、ダイプレクサ部（アンテナＡＮＴとＳ１，Ｓ２間の回路部分）とからなっており、通信機器のアンテナと受信回路、送信回路を接続するデュアルバンド（ＧＳＭバンド及びＤＣＳバンド）のアンテナスイッチ回路となっている。
【０００８】
高周波スイッチ部Ｓ１は、アンテナＡＮＴ、ＧＳＭバンドの送信回路ＴＸ及び受信回路ＲＸに、信号ラインにより接続され、高周波スイッチ部Ｓ２は、アンテナＡＮＴ、ＤＣＳバンドの送信回路ＴＸ及び受信回路ＲＸに、信号ラインにより接続される。
【０００９】
高周波スイッチ部Ｓ１において、送信回路ＴＸは、おもにパワーアンプの高調波を伝送しないために構成されているフィルタ部Ｆ１を通り、ＰＩＮダイオードＤ１のアノードに接続される。ダイオードＤ１のアノードは、チョークコイルＬ２及びコンデンサＣ４ａを介し、及びコンデンサＣ４ｂを介しグランドに接地される。また、チョークコイルＬ２とコンデンサＣ４ａとの中間点には、コントロール端子ＶＣ１が接続される。コントロール端子ＶＣ１には、高周波スイッチ部Ｓ１の切り替えを行うためのコントロール回路が接続される。そして、ダイオードＤ１のカソードはダイプレクサ部に接続される。受信回路ＲＸはインダクタＬ３を介してダイプレクサ部に接続される。また、受信回路にはＰＩＮダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードはコンデンサＣ７を介してグランドに接地される。同時に、ダイオードＤ２のカソードは抵抗Ｒ１を介してコントロール端子ＶＣ２に接続される。コントロール端子ＶＣ２はコントロール端子ＶＣ１と同様で、高周波スイッチ部Ｓ１の切り替えを行うためのコントロール回路が接続されている。
【００１０】
高周波スイッチ部Ｓ２において、送信回路ＴＸには、おもにパワーアンプの高調波を伝送しないために構成されているフィルタ部Ｆ２を通り、ＰＩＮダイオードＤ３のアノードに接続される。ダイオードＤ３のアノードは、チョークコイルＬ５及びコンデンサＣ１１を介しグランドに接地される。また、チョークコイルＬ５とコンデンサＣ１１との中間点には、コントロール端子ＶＣ３が接続される。コントロール端子ＶＣ３には、高周波スイッチ部Ｓ２の切り替えを行うためのコントロール回路が接続される。さらに、ダイオードＤ３については両端（アノード・カソード間）にインダクタＬ７及びコンデンサＣ１５の直列回路が接続されている。そして、ダイオードＤ３のカソードはダイプレクサ部に接続される。受信回路ＲＸはインダクタＬ６を介してダイプレクサ部に接続される。また、受信回路にはＰＩＮダイオードＤ４のアノードが接続され、ダイオードＤ４のカソードはコンデンサＣ１４を介してグランドに接地される。同時に、ダイオードＤ４のカソードは抵抗Ｒ２を介してコントロール端子ＶＣ４に接続される。コントロール端子ＶＣ４はコントロール端子ＶＣ３と同様で、高周波スイッチ部Ｓ２の切り替えを行うためのコントロール回路が接続されている。
【００１１】
このように構成された高周波スイッチ部Ｓ１又はＳ２を用いて送信を行う場合、コントロール端子ＶＣ１又はＶＣ３に正のバイアス電圧を印加し、コントロール端子ＶＣ２又はＶＣ４には負のバイアス電圧を印加する。この電圧は、ダイオードＤ１又はＤ３，Ｄ２又はＤ４に対し順方向のバイアス電圧として働くために、ダイオードＤ１又はＤ３，Ｄ２又はＤ４をオン（ＯＮ）にする。このとき、コンデンサＣ１，Ｃ３〜Ｃ７，Ｃ８，Ｃ１０〜Ｃ１４によって直流分がカットされ、ダイオードＤ１又はＤ３，Ｄ２又はＤ４を含む回路部にのみコントロール端子ＶＣ１又はＶＣ３，ＶＣ２又はＶＣ４に加えられた電圧が印加される。従って、インダクタＬ３又はＬ６がダイオードＤ２又はＤ４により接地されて送信周波数で共振し、インピーダンスがほぼ無限大となるため、送信回路ＴＸからの送信信号は、受信回路ＲＸ側にはほとんど伝送されることなくダイオードＤ１又はＤ３を経てダイプレクサ部に伝送される。尚、チョークコイルＬ２又はＬ５はコンデンサＣ４ａ及びＣ４ｂ又はＣ１１を介して接地されているため、送信周波数で共振し、インピーダンスがほぼ無限大となり、送信信号がアース側へ漏れることを防止している。
【００１２】
一方、受信時には、コントロール端子ＶＣ１又はＶＣ３に負のバイアス電圧を印加し、コントロール端子ＶＣ２又はＶＣ４に正のバイアス電圧を印加する。この電圧は、ダイオードＤ１又はＤ３，Ｄ２又はＤ４に対し逆方向のバイアス電圧として働くため、ダイオードＤ１又はＤ３，Ｄ２又はＤ４はオフ（ＯＦＦ）状態になり、アンテナＡＮＴからの受信信号は、インダクタＬ３又はＬ６を経て受信回路ＲＸに伝送され、送信回路ＴＸ側にはほとんど伝送されない。
【００１３】
このように高周波スイッチ部Ｓ１又はＳ２は、コントロール端子ＶＣ１又はＶＣ３，ＶＣ２又はＶＣ４に印加するバイアス電圧をコントロールすることにより、信号の送受信の切り替えを行うことができる。
【００１４】
なお、インダクタＬ７とコンデンサＣ１５の直列回路は、コンデンサＣ１５とオフ時のダイオードＤ３との合成静電容量と、インダクタＬ７の値とで共振する並列共振回路を形成し、かつその共振周波数を受信信号の周波数と一致させた周波数で共振させることにより、ダイオードＤ３のオフ時のインダクタＬ７との接続点のインピーダンスを増加させ、挿入損失や反射損失を低減させるのに用いられる。
【００１５】
次に、アンテナＡＮＴに接続されるダイプレクサ部は、通過帯域の異なる第１の送受信系（ＧＳＭバンド用）と第２の送受信系（ＤＣＳバンド用）の２つの送受信系を分波する分波回路である。ダイプレクサ部は２つノッチ回路が主回路となっている。つまり、インダクタＬ８とコンデンサＣ１７で１つのノッチ回路を形成し、インダクタＬ９とコンデンサＣ１８でもう１つのノッチ回路を形成している。そして、１つのノッチ回路はコンデンサＣ１６を介して、高周波スイッチ部Ｓ１に接続され、もう１つのコンデンサＣ５を介してグランドに接地される。この２つのコンデンサＣ５，Ｃ１６は分波特性のＬＰＦ（ローパスフィルタ）特性を向上させる目的で接続されている。また、もう１つのノッチ回路は、直列に接続されたインダクタＬ１０を介して高周波スイッチ部Ｓ２に接続され、さらにコンデンサＣ１２を介してグランドに接地される。このインダクタＬ１０とコンデンサＣ１２は分波特性のＨＰＦ（ハイパスフィルタ）特性を向上させる目的で接続されている。
【００１６】
次に、図９はその層構成を示す断面図であり、誘電体層１１〜２０からなる多層ベース基板１０と、該ベース基板上に取り付けられるＰＩＮダイオードＤ１〜Ｄ４等の搭載部品３０とからなっている。ベース基板１０の内部には、コンデンサやインダクタの受動素子及び信号ラインが構成されており、それらをビアホール等で接続することによって、図８に示す回路を構成したものである。
【００１７】
図１０は図９における多層ベース基板に形成された導体パターン１ａ〜１ｋを示す。ここでは、２層目導体パターン１ｂ、最下層の導体パターン１ｋに直流的に共通で面積の大きなグランドパターン（以下、共通グランドパターンという）Ｇが設けられている。
【００１８】
なお、グランドを分けたことを特徴としているものとしては、下記特許文献３の多段増幅装置や、下記特許文献４のフィルタ実装多層基板があるが、２つ以上の通信系を有する回路構成を具備するものではない。
【００１９】
【特許文献３】特開２００１−１５６２４２号公報
【特許文献４】特開平１０−２２４０４４号公報
【００２０】
【発明が解決しようとする課題】
図９及び図１０を用いて従来の積層複合電子部品の問題点を説明する。図９に示すように、積層複合電子部品は、受動素子を内蔵した多層ベース基板１０と、この上に装着された半導体等の搭載部品３０とから構成されており、前記多層ベース基板１０は、樹脂材料、又は樹脂とセラミックとをコンポジットしたハイブリッド材料からなっている。各層はガラスクロスに樹脂を含浸したもの、あるいはガラスクロスに樹脂とセラミックとをコンポジットした材料を含浸してなっており、それらを熱プレスすることによって多層ベース基板１０を構成している。この方法は、一般的なプリント基板の工法であるが、これ以外にもガラスクロスを用いないビルドアップ工法や、厚膜形成（印刷）工法でも良い。
【００２１】
図９に示すように、多層ベース基板１０は第１の誘電体層１１から第１０の誘電体層２０を上から層１１，１２，１３，１４，１５，１６，１７，１８，１９，２０の順に、順次積層することによって形成される。第１の誘電体層１１にはダイオードＤ１，Ｄ２，Ｄ３，Ｄ４及び抵抗Ｒ１，Ｒ２、及びインダクタＬ２，Ｌ５，Ｌ７、コンデンサＣ７，Ｃ１４，Ｃ１５が搭載される。また、第３〜７の誘電体層１３〜１７で、コンデンサであるＣ１〜Ｃ６，Ｃ８〜Ｃ１３，Ｃ１６〜Ｃ１８を形成しており、第９の誘電体層１９の両面にインダクタＬ１，Ｌ３，Ｌ４，Ｌ６，Ｌ８，Ｌ９，Ｌ１０を形成し、第１の誘電体層１１及び第１０の誘電体層２０の下面（換言すれば２層目導体パターン１ｂ、最下層の導体パターン１ｋ）に直流的に共通で面積の大きな共通グランドパターンＧを形成して、図８の回路を構成している。
【００２２】
図９の各誘電体層に形成した導体パターン図が図１０であり、この多層ベース基板１０の導体パターン１ａ〜１ｋからわかるように、多数の受動素子を小型・内層化していることで、ビアホール径が小さく、また直流的に共通で面積の大きな共通グランドパターンＧまでの引き回し等も増えてしまい、前記共通グランドパターンＧに接続するビアホールや配線パターンが実際のグランドとしては動作せずに、インピーダンスの高いグランドになってしまう問題があった。
【００２３】
上記したように、従来、モジュールを小型化することで、共通グランドパターンへの接続にビアホールを使用したり、表層や内部のパターンの配置が困難なために、引き回しによりグランドラインを形成することで、前記共通グランドパターンに対してインピーダンスの高いグランド部（グランド用のパッド、配線パターン、ビアホール等）になってしまう。そのため、必要とするコンデンサ等を形成することができず、小型化における良好な特性を得る事が困難であった。
【００２４】
本発明は、上記の点に鑑み、直流的に共通のグランドパターンを１つ以上持つ多層ベース基板を用いる場合に、その他の内層又は外層のグランド部を高周波的に分けることで、寄生容量を軽減し、アイソレーション及びアッテネーションを確保し、ひいては、小型化、パターンの高密度化を可能とした積層複合電子部品を提供することを目的とする。
【００２５】
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
【００２６】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る積層複合電子部品は、複数の誘電体基板を積層してなり、受動素子を内蔵した多層ベース基板を有するとともに、該多層ベース基板に半導体素子、チップ部品の少なくともいずれかを搭載した構成において、
前記多層ベース基板は、少なくとも１つ以上の直流的に共通のグランドパターンを持ち、２つ以上の通信系に対して、前記多層ベース基板の内層又は外層のグランド部を、少なくとも前記通信系毎に交流的に分けて前記共通のグランドパターンに接続したことを特徴としている。
【００２７】
前記積層複合電子部品において、前記半導体素子としてＰＩＮダイオードが搭載されている場合、該ＰＩＮダイオードに対して高周波的にグランドパターンを分けるとよい。
【００２８】
【発明の実施の形態】
以下、本発明に係る積層複合電子部品の実施の形態を図面に従って説明する。
【００２９】
図１乃至図３を用いて本発明に係る積層複合電子部品の実施の形態を説明する。図１は通過帯域の異なる複数の送受信系（ＧＳＭ及びＤＣＳ系）を扱う高周波スイッチモジュールを構成する積層複合電子部品の回路図であり、高周波スイッチ回路と、ダイプレクサ回路（分波回路）とを接続した構成を具備する。この回路図自体は既に説明した図８の回路図と同じである。但し、図１中、方形点線枠で囲った回路部毎にグランドを分ける。つまり、積層複合電子部品の多層ベース基板に形成された図２の導体パターン１ａ〜１ｋにおいて、各ＰＩＮダイオードＤ１〜Ｄ４のアノード側とカソード側とで直流的に共通で面積の大きなグランドパターン（以下、共通グランドパターンという）Ｇに接続するグランド部を分ける（別にする）ようにしている。ここで、前記グランド部は、前記共通グランドパターンＧに接続するグランド用パッド、配線パターン、ビアホール等を総称するものであるとする。
【００３０】
まず、図３を用いて前記共通グランドパターン（図中メインのＧＮＤとして示す）へのグランド接続を分ける意義を説明する。図３において、前記共通グランドパターンに一端が接続する電極Ａ及び電極Ｂの他端は、インピーダンスの高いグランド部になっているが、特定の回路部を電極Ａに接続したら、電極Ｂには特定の回路部以外の別の回路部を接続するようにし、回路部毎にグランド接続を分ける。これにより、インピーダンスの高くなったグランド部を各回路部が共有せずに高周波的に分けることが可能となり、図３に示す電極Ａと電極Ｂのアイソレーションが確保できる。
【００３１】
そこで、図１では、ダイオードＤ１のアノード側の回路部（点線枠で囲ったブロック）４１のグランド接続、Ｄ１カソード側（ダイオードＤ２のアノード側）の回路部４２のグランド接続、Ｄ２カソード側の回路部４３のグランド接続、ダイオードＤ３のアノード側の回路部４４のグランド接続、Ｄ３カソード側（ダイオードＤ４のアノード側）の回路部４５のグランド接続、及びダイオードＤ４のカソード側の回路部４６のグランド接続を、それぞれ別々のビアホール又は配線パターンで行う。
【００３２】
図２は実際にグランドを高周波的に分けた導体パターン図である。図２中、２層目導体パターン１ｂ、最下層の導体パターン１ｋに直流的に共通なグランドパターンＧが設けられており、該グランドパターンＧに接続されるビアホールは「×」で位置が示される。この図２は図１に示すように、ＰＩＮダイオードＤ１〜Ｄ４及びダイプレクサ部を隔てて、各回路部４１〜４６毎に、高周波的にビアホールにより６つのグランド２１〜２６に分けたことで、各回路部間のアイソレーションをとれるパターン配置としている。また、表面パターンにおいては、インピーダンスの低いグランドを得るために、２層で共通グランドパターンＧを構成している。
【００３３】
この実施の形態においては、ダイプレクサ部を隔てて、互いに通過帯域の異なるＧＳＭ系の回路部４１〜４３とＤＣＳ系の回路部４４〜４６とは、分けて［別々の接続経路（ビアホール又は配線パターン）で］で共通グランドパターンＧに接続されており、ＧＳＭ系とＤＣＳ系のアイソレーションを確保できる。
【００３４】
また、各ダイオードＤ１〜Ｄ４のアノード側回路部とカソード側回路部との間においても共通グランドパターンＧへの接続経路を分けており、ＧＳＭ系における送信側の回路部４１と受信側の回路部４２，４３との間のアイソレーション及びアッテネーションを確保できる。ＤＣＳ系についても同様のことが言える。
【００３５】
図４は、インピーダンスの高いグランド部の場合に、そのグランド部を共通に使用したときと、図５の回路図（回路自体は図１、図８と同じ）に示すようにブロック（図中点線枠で示す）毎に高周波的にグランド部を分けた時のＤＣＳ−ＴＸモードにおけるアイソレーション特性のシミュレーション結果を示す。図４のシミュレーション結果によれば、インピーダンスの高い共通のグランド部よりも、高周波的にグランド部を分けて共通グランドパターンに接続することで、アイソレーション特性が大幅に向上した結果が得られることがわかる。
【００３６】
図５ではダイオードＤ１，Ｄ３のアノード側回路部とカソード側回路部とでグランド部を分けたが、その他のブロックの分け方として、異なる通信系毎に分ける構成等がある。
【００３７】
また、本発明で用いる多層ベース基板に適用出来る樹脂材料としては、エポキシ、ビニルベンジル、フェノール、ＢＴレジン、ＰＰＥ等があげられ、コンポジットする粉末は、ＢａＴｉＯ_３−ＢａＺｒＯ_３系、ＢａＯ−ＴｉＯ_２−Ｎｄ_２Ｏ_３系、ＢａＯ−４ＴｉＯ_２系セラミック誘電体、誘電体単結晶粉等があげられる。
【００３８】
なお、集合基板を切断して多層ベース基板を作製する場合、ビアホールが分割された形状のグランド接続となる場合があるが、それでも差し支えない。また、集合基板を切断して得た多層ベース基板の側面（切断面）にグランド接続用の配線パターンを転写等で形成する構成にも本発明は適用可能である。
【００３９】
以上本発明の実施の形態について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
【００４０】
【発明の効果】
以上説明したように、本発明に係る積層複合電子部品によれば、直流的に共通のグランドパターンを１つ以上持つ多層ベース基板を用いる場合に、その他の内層又は外層のグランド部を高周波的に分けることで、寄生容量を軽減し、アイソレーション及びアッテネーションを確保し、ひいては、小型化、パターンの高密度化を実現できる。
【図面の簡単な説明】
【図１】本発明に係る積層複合電子部品の実施の形態であって、点線枠で囲まれた回路部毎にグランド接続を分けた例を示す回路図である。
【図２】前記実施の形態において、積層複合電子部品を構成するための多層ベース基板の各導体パターンを示すパターン図である。
【図３】ビアホールやラインの引き回しによるインピーダンスの高いグランド部の例を説明する斜視図である。
【図４】図８の回路図の構成において、インピーダンスの高い共通のグランド部を用いる多層ベース基板の場合（従来例）と、図５のようにインピーダンスの高いグランド部を所定回路部毎に分離して共通グランドパターンに接続した多層ベース基板の場合（本発明）とを対比した、アイソレーションのシミュレーション結果を示す周波数特性図である。
【図５】本発明が適用された積層複合電子部品の回路であり、点線枠で囲まれた回路部毎にグランドを分けた例を示す回路図である。
【図６】通過帯域の異なる複数の送受信系を扱う高周波スイッチモジュールのブロック図である。
【図７】図６の高周波スイッチモジュールを構成する積層複合電子部品の断面図である。
【図８】図７の積層複合電子部品の回路の１例を示す回路図である。
【図９】図６の積層複合電子部品における多層ベース基板の断面図である。
【図１０】積層複合電子部品を構成するための多層ベース基板の従来の各導体パターンを示すパターン図である。
【符号の説明】
１，１０ 多層ベース基板
１ａ〜１ｋ 導体パターン
３，３０ 搭載部品
４ シールドケース
１１〜２０ 誘電体層
４１〜４６ 回路部
ＡＮＴ アンテナ
Ｃ１〜Ｃ１８ コンデンサ
Ｄ１〜Ｄ４ ＰＩＮダイオード
Ｆ１，Ｆ２ フィルタ部
Ｇ 共通グランドパターン
Ｌ１〜Ｌ１０ インダクタ（又はチョークコイル）
Ｒ１，Ｒ２ 抵抗
Ｓ１，Ｓ２ 高周波スイッチ部
ＶＣ１〜ＶＣ４ コントロール端子

Claims (2)

1. 複数の誘電体基板を積層してなり、受動素子を内蔵した多層ベース基板を有するとともに、該多層ベース基板に半導体素子、チップ部品の少なくともいずれかを搭載した積層複合電子部品において、
   前記多層ベース基板は、少なくとも１つ以上の直流的に共通のグランドパターンを持ち、２つ以上の通信系に対して、前記多層ベース基板の内層又は外層のグランド部を、少なくとも前記通信系毎に交流的に分けて前記共通のグランドパターンに接続したことを特徴とする積層複合電子部品。
2. 前記半導体素子としてＰＩＮダイオードが搭載されており、該ＰＩＮダイオードのカソード側とアノード側とで高周波的に前記グランド部を分けてなる請求項１記載の積層複合電子部品。

Images