TW201807879A - 積層濾波器 - Google Patents
積層濾波器 Download PDFInfo
- Publication number
- TW201807879A TW201807879A TW106113758A TW106113758A TW201807879A TW 201807879 A TW201807879 A TW 201807879A TW 106113758 A TW106113758 A TW 106113758A TW 106113758 A TW106113758 A TW 106113758A TW 201807879 A TW201807879 A TW 201807879A
- Authority
- TW
- Taiwan
- Prior art keywords
- inductor
- capacitor
- layer
- electrode
- pass filter
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 166
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 12
- 230000004907 flux Effects 0.000 description 12
- 238000003475 lamination Methods 0.000 description 8
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 101100454361 Arabidopsis thaliana LCB1 gene Proteins 0.000 description 2
- 101100171146 Oryza sativa subsp. japonica DREB2C gene Proteins 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/075—Ladder networks, e.g. electric wave filters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Filters And Equalizers (AREA)
Abstract
本發明之積層濾波器抑制積層濾波器之尺寸之大型化及製造成本之增加，並且抑制積層濾波器之特性背離所需之特性。
本發明之一實施形態之積層濾波器1具備LC並聯諧振器及LC串聯諧振器。LC並聯諧振器包含第1電感器L1及第1電容器C1。LC串聯諧振器包含第2電感器L2及第2電容器C2。複數個介電層包含第1電感器層、第2電感器層及電容器層。第1電感器層形成有第1電感器L1。第2電感器層形成有第2電感器L2。電容器層形成有第1電容器C1及第2電容器C2。電容器層係配置於第1電感器層與第2電感器層之間。
Description
本發明係關於一種具備LC諧振器之積層濾波器。
習知，已知有具備LC諧振器之積層濾波器。例如，於日本專利特開2009-182376號公報(專利文獻1)中，揭示有具備LC並聯諧振器及LC串聯諧振器之積層型低通濾波器。於日本專利特開2009-182376號公報(專利文獻1)之LC並聯諧振器中，第1電感器之輸出端與第2電感器之輸入端連接。第1電容器並聯連接於第1電感器。第2電容器並聯連接於第2電感器。於串聯諧振器中，第3電容器將第1電感器之輸出端及第2電感器之輸入端與接地用導體層連接。第4電容器將第1電感器之輸入端與接地用導體層連接。第5電容器將第2電感器之輸出端與接地用導體層連接。具有電感成分之導電部將接地用導體層與接地用端子連接。藉由此種構成，能夠特別增大低通濾波器之阻帶中所存在之特定之窄頻帶之衰減量。
[專利文獻1]日本專利特開2009-182376號公報
於日本專利特開2009-182376號公報(專利文獻1)所揭示之積層型低通濾波器中，形成有LC並聯諧振器所包含之第1及第2電感器、以及LC串聯諧振器所包含之具有電感成分之導電部之介電層靠近積層構造之一側。另一方面，形成有LC並聯諧振器所包含之第1及第2電容器、以及LC串聯諧振器所包含之第3~第5電容器之介電層靠近積層構造之另一側。因此，第1電感器、第2電感器、及導電部接近配置，且分別磁性耦合。其結果，除第1電感器之電感、第2電感器之電感、及導電部之電感以外，於各電感器間亦有可能產生互感耦合。若產生互感耦合，則自以獲得所需之特性之方式設計之電路圖設定之低通濾波器之特性，與由實際之積層構造所構成之低通濾波器之特性之背離有可能變得大於設定。若特性之偏差變大，則為了例如阻抗匹配或確保衰減量，需要追加之電感器或電容器。其結果，有積層型低通濾波器之尺寸變大或製造成本增加之虞。
本發明係為了解決如上述般之課題而完成者，其目的在於抑制積層濾波器之尺寸之大型化及製造成本之增加，並且抑制積層濾波器之特性背離所需之特性。
本發明之一實施形態之積層濾波器係由複數個介電層所形成之積層濾波器。積層濾波器具備LC並聯諧振器及LC串聯諧振器。LC並聯共振器包含第1電感器及第1電容器。LC串聯諧振器包含第2電感器
及第2電容器。複數個介電層包含第1電感器層、第2電感器層及電容器層。第1電感器層形成有第1電感器。第2電感器層形成有第2電感器。電容器層包含形成有第1電容器及第2電容器之電容器層。電容器層係配置於第1電感器層與第2電感器層之間。
根據本發明之積層濾波器，藉由將電容器層配置於第1電感器層與第2電感器層之間而將第1電感器層與第2電感器層隔開，抑制兩者磁性耦合。其結果，能夠抑制積層濾波器之尺寸之大型化及製造成本之增加，並且能夠抑制背離積層濾波器之特定之所需特性。
1、2‧‧‧低通濾波器
101~103、161、171、181、191、201~203、211~213、251、261、271、281‧‧‧線路電極
Lyr100~Lyr110、Lyr200~Lyr209‧‧‧介電層
111、121、122、131、141、142、151、221、231、232、241‧‧‧電容器電極
AC1、AC2‧‧‧空芯部
C1‧‧‧第1電容器
C2‧‧‧第2電容器
C3‧‧‧第3電容器
GND‧‧‧接地電極
L1‧‧‧第1電感器
L2‧‧‧第2電感器
LC1‧‧‧LC並聯諧振器
LC2‧‧‧LC串聯諧振器
P1、P2‧‧‧輸入輸出端子
V111~V113、V121、V131、V132、V141、V211~V213、V221~V223、V231‧‧‧通孔電極
圖1係實施形態1之積層濾波器之一例之低通濾波器之電路圖。
圖2係圖1之低通濾波器之外觀立體圖。
圖3係表示圖1之低通濾波器之積層構造之分解立體圖。
圖4係表示自側面觀察圖3所示之低通濾波器時之各層之位置關係之圖。
圖5係表示圖3所示之低通濾波器之衰減特性之模擬結果之圖。
圖6係表示實施形態2之積層濾波器之一例之低通濾波器之積層構造之分解立體圖。
圖7係表示自側面觀察圖6所示之低通濾波器時之各層之位置關係之圖。
圖8係將自上表面UF沿積層方向觀察圖3所示之低通濾波器及圖6所示之低通濾波器之情形時之各透視圖一起表示之圖。
圖9係表示圖6所示之低通濾波器之衰減特性之模擬結果之圖。
以下，一面參照圖式，一面詳細地對本發明之實施形態進行說明。再者，對圖中相同或與相當之部分標附相同符號，且不重複進行其說明。
圖1係實施形態1之積層濾波器之一例之低通濾波器1之電路圖。如圖1所示，低通濾波器1具備作為第1端子之輸入輸出端子P1、作為第2端子之輸入輸出端子P2、LC並聯諧振器LC1、及LC串聯諧振器LC2。
LC並聯諧振器LC1包含第1電感器L1及第1電容器C1。第1電感器L1連接於輸入輸出端子P1及輸入輸出端子P2之間。第1電容器C1於輸入輸出端子P1及輸入輸出端子P2之間並聯連接於第1電感器L1。
LC串聯諧振器LC2包含第2電感器L2、第2電容器C2、及第3電容器C3。第2電感器之一端與作為接地點之接地電極GND連接。第2電容器C2連接於輸入輸出端子P1與第2電感器L2之另一端之間。第3電容器C3連接於輸入輸出端子P2與第2電感器L2之另一端之間。
低通濾波器1中之電感器與電容器之組數，於LC並聯諧振器LC1中為1組(第1電感器L1與第1電容器C1)，於LC串聯諧振器LC2中為2組(第2電感器L2與第2電容器C2、及第2電感器L2與第3電容
器C3)。即，低通濾波器1係三次低通濾波器。關於插入損耗，若將低通濾波器1與大於三次之低通濾波器進行比較，則功率損耗會降低信號通過之電感器或電容器之數量減少之量，因此，低通濾波器1之插入損耗較小。
圖2係圖1之低通濾波器1之外觀立體圖。如圖2所示，低通濾波器1例如為長方體狀。關於低通濾波器1之面，將垂直於積層方向之面設為底面BF及上表面UF。於底面BF形成有輸入輸出端子P1、P2、及接地電極GND。輸入輸出端子P1、P2、及接地電極GND例如為平面電極格子狀地配置於底面BF上之LGA(Land Grid Array)端子。
圖3係表示圖1之低通濾波器1之積層構造之分解立體圖。低通濾波器1係由複數個介電層所形成之積層濾波器。低通濾波器1具備介電層Lyr100~Lyr110作為複數個介電層。以Lyr100為底面BF側，以Lyr110為上表面UF側，依該序沿Z軸方向進行積層。
於介電層Lyr100形成有線路電極101~103。線路電極101藉由通孔電極V111而與輸入輸出端子P1連接。線路電極102藉由通孔電極V112而與接地電極GND連接。線路電極103藉由通孔電極V113而與輸入輸出端子P2連接。線路電極102形成第2電感器L2。介電層Lyr100對應於本發明之第2電感器層。
於介電層Lyr101形成有電容器電極111。電容器電極111藉由通孔電極V121而與線路電極102連接。於介電層Lyr102形成有電容器電極121及122。電容器電極121藉由通孔電極V131而與線路電極101連接。電容器電極122藉由通孔電極V132而與線路電極103連接。電容器電極111及121形成第2電容器C2。電容器電極111及122形成第3電容器C3。
於介電層Lyr103形成有電容器電極131。於介電層Lyr104形成有電容器電極141及142。電容器電極141藉由通孔電極V131而與電容器電極121連接。電容器電極142藉由通孔電極V132而與電容器電極122連接。於介電層Lyr105形成有電容器電極151。電容器電極131、141、142、及151形成第1電容器C1。
介電層Lyr101~Lyr105對應於本發明之電容器層。
於介電層Lyr106形成有線路電極161。線路電極161藉由通孔電極V131而與電容器電極141連接。於介電層Lyr107形成有線路電極171。線路電極171藉由通孔電極V131及V141而與線路電極161連接。於介電層Lyr108形成有線路電極181。線路電極181藉由通孔電極V141而與線路電極171連接。線路電極181藉由通孔電極V132而與電容器電極142連接。於介電層Lyr109形成有線路電極191。線路電極191藉由通孔電極V141及V132而與線路電極181連接。線路電極161、171、181、及191形成第1電感器L1。介電層Lyr106~Lyr109對應於本發明之第1電感器層。
第1電感器L1所包含之線路電極161及171為相同形狀，於積層方向上大致重疊。第1電感器L1所包含之線路電極181及191亦為相同形狀，於積層方向上大致重疊。藉由設為此種形狀及配置，電流流動之體積(或截面面積)增加。又，自第1電感器L1產生之磁通變大，LC並聯諧振器之有效電感提昇。其結果，能夠使低通濾波器1之Q值提昇。
於將第1電感器L1及第2電感器L2形成於接近之介電層上之情形時，各者磁性耦合，除第1電感器L1之電感及第2電感器L2之電感以外，亦有可能產生互感耦合。因此，自以獲得所需之特性之方式設計
之圖1所示之低通濾波器1之電路圖設定之特性，與由圖3所示之積層構造所構成之低通濾波器1之特性之背離有可能變得大於設定。於該情形時，例如為了阻抗匹配或確保衰減量，需要追加之電感器或電容器。其結果，有低通濾波器1之尺寸變大或製造成本增加之虞。
因此，於實施形態1中，將電容器層配置於第1電感器層與第2電感器層之間。藉由此種構成，而能夠將第1電感器層及第2電感器層隔開。因此，能夠抑制形成於第1電感器層之第1電感器及形成於第2電感器層之第2電感器磁性耦合。其結果，能夠於不追加電感器或線圈之情況下抑制例如特性阻抗或衰減特性般之特性背離所需之特性。
圖4係表示自側面SF觀察圖3所示之低通濾波器1時之各層之位置關係之圖。如圖4所示，電容器層(形成有第1電容器C1、第2電容器C2、及第3電容器C3之層)係配置於第1電感器層(形成有第1電感器L1之層)及第2電感器層(形成有第2電感器L2之層)之間。
圖5係表示圖3所示之低通濾波器1之衰減特性之模擬結果之圖。於圖5中，頻率Fc1係衰減量(dB)減少特定之值(例如，3dB)之截止頻率。點AP11表示LC並聯諧振器LC1之衰減極。點AP12表示LC串聯諧振器LC2之衰減極。如圖5所示，於實施形態1中，於衰減極AP11(5.2GHz左右)實現-38dB左右之衰減量，於衰減極AP12(5.8GHz左右)實現-32dB左右之衰減量。
以上，根據實施形態1之積層濾波器，藉由將電容器層配置於第1電感器層與第2電感器層之間而將第1電感器層與第2電感器層隔開，抑制兩者磁性耦合。其結果，能夠抑制積層濾波器之尺寸之大型化及
製造成本之增加，並且能夠抑制積層濾波器之特性背離所需之特性。
再者，於實施形態1中，如圖4所示，第1電感器層與電容器層之距離D11大於第2電感器層與電容器層之距離D12。即便於距離D11小於距離D12之情形時，亦能夠抑制積層濾波器之尺寸之大型化及製造成本之增加，並且能夠抑制積層濾波器之特性背離所需之特性。
於實施形態1中，如圖4所示，對第1電感器層與電容器層之距離D11大於第2電感器層與電容器層之距離D12之情形進行了說明。於實施形態1中設為此種構成係為了使包含形成於第1電感器層之第1電感器L1之LC並聯諧振器LC1之Q值提昇。眾所周知，一般而言，於LC諧振器中Q值越大，衰減量越大，並且插入損耗變小。
關於LC諧振器之Q值，LC諧振器所包含之電感器之有效電感越大，LC諧振器之Q值越大，該電感器之電阻成分越小，LC諧振器之Q值越大。於第1電感器L1所產生之磁通受到電容器層所包含之電容器電極等電極之妨礙之情形時，第1電感器L1之有效電感減少。另一方面，由於第1電感器L1之長度無變化，故而第1電感器L1之電阻成分幾乎不變化。因此，若第1電感器L1所產生之磁通受到電容器層所包含之電容器電極等電極之妨礙，則第1LC並聯諧振器之LC1之Q值降低。又，若第1電感器L1所產生之磁通被電極遮擋，則於該電極產生渦電流而產生熱(渦電流損耗)。其結果，LC並聯諧振器LC1之插入損耗增加，Q值降低。
於欲藉由低通濾波器實現之衰減量能夠藉由在截止頻率附近具有衰減極之LC並聯諧振器LC1實現之情形時，較佳為如實施形態1
般，使電容器層靠近第2電感器層，抑制第1電感器L1所產生之磁通受到電容器層所包含之電容器電極等電極之妨礙。
但是，於欲藉由低通濾波器實現之衰減量難以藉由LC並聯諧振器LC1實現之情形時，需要使LC串聯諧振器LC2之衰減極接近LC並聯諧振器LC1之衰減極以實現該衰減量。於該情形時，需要保持兩者之Q值之平衡，以使任一者之Q值均不過度變差。
因此，於實施形態2中，對第1電感器層與電容器層之距離大致等於第2電感器層與電容器層之距離之情形進行說明。藉由此種構成，LC並聯諧振器LC1之Q值及LC串聯諧振器LC2之Q值能夠保持平衡。其結果，能夠確保欲藉由低通濾波器實現之所需之衰減量。再者，所謂「大致相等」，不僅包含兩者完全一致之情形，亦包含如下情形，即，因例如製造中之精度之問題或製造偏差等原因導致與完全相等之情形時之距離之誤差為10%左右。
實施形態2與實施形態1之差異為低通濾波器之積層構造。即，實施形態1之圖3、圖4、及圖5分別替換為實施形態2之圖6、圖7、及圖9。除此以外之構成相同，因此不重複進行說明。
圖6係表示實施形態2之積層濾波器之一例之低通濾波器2之積層構造之分解立體圖。低通濾波器2係由複數個介電層所形成之積層濾波器。低通濾波器2具備介電層Lyr200~Lyr209作為複數個介電層。以Lyr200為底面BF側，以Lyr209為上表面UF側，依該序沿Z軸方向積層。
於介電層Lyr200形成有線路電極201~203。線路電極201藉由通孔電極V211而與輸入輸出端子P1連接。線路電極202藉由通孔電
極V212而與接地電極GND連接。線路電極203藉由通孔電極V213而與輸入輸出端子P2連接。於介電層Lyr201形成有線路電極211~213。線路電極211藉由通孔電極V211及V221而與線路電極201連接。線路電極212藉由通孔電極V212及V222而與線路電極202連接。線路電極213藉由通孔電極V213及V223而與線路電極203連接。線路電極202及212形成第2電感器L2。介電層Lyr200及201與本發明之第2電感器層對應。
於介電層Lyr202形成有電容器電極221。電容器電極221藉由通孔電極V222而與線路電極212連接。於介電層Lyr203形成有電容器電極231及232。電容器電極231藉由通孔電極V221而與線路電極211連接。電容器電極232藉由通孔電極V223而與線路電極213連接。電容器電極221及231形成第2電容器C2。電容器電極221及232形成第3電容器C3。於介電層Lyr204形成有電容器電極241。電容器電極231、232、及241形成第1電容器C1。介電層Lyr202~Lyr204與本發明之電容器層對應。
較理想為與電容器電極221、231、232、及241同時燒成(共燒：co-fire)Lyr202~Lyr204。藉由將Lyr202~Lyr204與電容器電極221、231、232、及241同時燒成並進行壓縮，而能夠進而提高電容器層之介電常數，並且能夠將電容器層製成更薄之層。其結果，能夠進一步增加第1電感器層與電容器層之距離、及第2電感器層與電容器層之距離。
於介電層Lyr205形成有線路電極251。線路電極251藉由通孔電極V223而與電容器電極232連接。於介電層Lyr206形成有線路電極261。線路電極261藉由通孔電極V231及V223而與線路電極251連接。於介電層Lyr207形成有線路電極271。線路電極271藉由通孔電極V221而與
電容器電極231連接。線路電極271藉由通孔電極V231而與線路電極261連接。於介電層Lyr208形成有線路電極281。線路電極281藉由通孔電極V221及V231而與線路電極271連接。線路電極251、261、271、及281形成第1電感器L1。介電層Lyr205~Lyr208與本發明之第1電感器層對應。
第1電感器L1所包含之線路電極251及261為相同形狀，於積層方向上大致重疊。第1電感器L1所包含之線路電極271及281亦為相同形狀，於積層方向上大致重疊。又，第2電感器L2所包含之線路電極202及212亦為相同形狀，於積層方向上大致重疊。藉由設為此種形狀及配置，電流流動之體積(或截面面積)增加，自第1電感器L1產生之磁通變大，而LC並聯諧振器之有效電感變大。同樣地，自第2電感器L2產生之磁通變大，LC串聯諧振器之有效電感變大。其結果，能夠使低通濾波器2之Q值提昇。
圖7係表示自側面觀察圖6所示之低通濾波器2時之各層之位置關係之圖。如圖7所示，電容器層(形成有第1電容器C1、第2電容器C2、及第3電容器C3之層)係配置於第1電感器層(形成有第1電感器L1之層)及第2電感器層(形成有第2電感器L2之層)之間。進而，於實施形態2中，第1電感器層與電容器層之距離D21大致等於第2電感器層與電容器層之距離D22。又，於實施形態2中，第1電感器層與電容器層之距離D21、第2電感器層與電容器層之距離D22、及第2電感器層與接地電極GND之距離D23大致相等。如此，藉由使第2電感器層與接地電極GND之距離D23與距離D21及D22大致相等，而能夠將第2電感器層與接地電極GND隔開。能夠抑制由第2電感器L2產生之磁通受到接地電極GND之
妨礙，從而抑制因渦電流之產生導致之發熱。其結果，能夠減少低通濾波器2之插入損耗，從而進一步改善低通濾波器2之Q值。
越增加第1電感器層與電容器層之距離，自第1電感器L1產生之磁通越不會受到電容器層所包含之電容器電極等之妨礙。由第2電感器L2產生之磁通亦如此。進而，亦能夠藉由使電容器電極等儘可能不重疊於電感器之空芯部，而抑制由電感器產生之磁通受到電容器電極等之妨礙。
圖8係將自上表面UF沿積層方向觀察圖3所示之低通濾波器1及圖6所示之低通濾波器2之情形時之各透視圖一起表示之圖。如圖8(a)所示，於實施形態1之積層濾波器之一例之低通濾波器1中，於複數個介電層之積層方向上，於電容器層形成之複數個電容器所包含之電容器電極111、131、141、及151幾乎堵塞了第1電感器L1之空芯部AC1。
另一方面，如圖8(b)所示，於實施形態2之積層濾波器之一例之低通濾波器2中，於複數個介電層之積層方向上，於電容器層形成之複數個電容器所包含之電容器電極241之一部分與第1電感器L1之空芯部AC2重疊，但是，形成於電容器層之電容器係以不堵塞第1電感器L1之空芯部AC2之方式配置。較理想為：較佳為形成於電容器層之複數個電容器以不與第1電感器L1之空芯部AC2重疊之方式配置。關於第2電感器L2之空芯部亦如此。
於實施形態2中，藉由以此方式配置電容器電極，而相較於實施形態1，自第1電感器L1及第2電感器L2產生之磁通更不會受到電容器層所包含之電容器電極等之妨礙。
圖9係表示圖6所示之低通濾波器2之衰減特性之模擬結果之圖。於圖9中，頻率Fc2係截止頻率。點AP21表示LC並聯諧振器LC1之衰減極。點AP22表示LC串聯諧振器LC2之衰減極。如圖9所示，於實施形態2中，於衰減極AP21(5.4GHz左右)實現-48dB左右之衰減量，於衰減極AP22(6.1GHz左右)實現-46dB左右之衰減量。若與實施形態1之圖5進行比較，則於LC並聯諧振器LC1之衰減極及LC串聯諧振器LC2之衰減極之任一者，實施形態2均實現更大之衰減量。
以上，根據實施形態2之積層濾波器，藉由將電容器層配置於第1電感器層與第2電感器層之間而將第1電感器層與第2電感器層隔開，抑制兩者磁性耦合。其結果，能夠抑制積層濾波器之尺寸之大型化及製造成本之增加，並且能夠抑制積層濾波器之特性背離所需之特性。
進而，根據實施形態2，藉由使第1電感器層與電容器層之距離大致等於第2電感器層與電容器層之距離，能夠很均衡地抑制LC並聯諧振器及LC串聯諧振器各Q值之劣化，其結果，能夠相較於實施形態1改善作為低通濾波器整體之Q值。其結果，能夠於實施形態2之積層濾波器中實現所需之衰減量。
亦規定本次所揭示之各實施形態可於不相矛盾之範圍內適當組合而實施。應當瞭解本次所揭示之實施形態於全部方面均為例示，並不受該等例示之限制。本發明之範圍並不限定於上述說明，包括由申請專利之範圍所表示、與申請專利之範圍同等之意思及範圍內之全部變更。
101‧‧‧線路電極
102‧‧‧線路電極
103‧‧‧線路電極
111‧‧‧電容器電極
121‧‧‧電容器電極
122‧‧‧電容器電極
131‧‧‧電容器電極
141‧‧‧電容器電極
142‧‧‧電容器電極
151‧‧‧電容器電極
161‧‧‧線路電極
171‧‧‧線路電極
181‧‧‧線路電極
191‧‧‧線路電極
C1‧‧‧第1電容器
C2‧‧‧第2電容器
C3‧‧‧第3電容器
D11‧‧‧第1電感器層與電容器層之距離
D12‧‧‧第2電感器層與電容器層之距離
L1‧‧‧第1電感器
L2‧‧‧第2電感器
P1‧‧‧輸入輸出端子
P2‧‧‧輸入輸出端子
V111‧‧‧通孔電極
V112‧‧‧通孔電極
V113‧‧‧通孔電極
V121‧‧‧通孔電極
V131‧‧‧通孔電極
V132‧‧‧通孔電極
V141‧‧‧通孔電極
GND‧‧‧接地電極
X‧‧‧軸
Y‧‧‧軸
Z‧‧‧軸
Claims (9)
- 一種積層濾波器，其係由複數個介電層所形成之積層濾波器，其特徵在於：具備：LC並聯諧振器，其包含第1電感器及第1電容器；及LC串聯諧振器，其包含第2電感器及第2電容器；且上述複數個介電層包含：第1電感器層，其形成有上述第1電感器；第2電感器層，其形成有上述第2電感器；及電容器層，其形成有上述第1電容器及上述第2電容器；上述電容器層係配置於上述第1電感器層與上述第2電感器層之間。
- 如申請專利範圍第1項之積層濾波器，其中上述積層濾波器進而具備第1端子及第2端子，上述LC串聯諧振器進而包含第3電容器，上述第1電感器連接於上述第1端子與上述第2端子之間，上述第1電容器於上述第1端子及上述第2端子之間並聯地連接於上述第1電感器，上述第2電感器之一端與接地點連接，上述第2電容器連接於上述第1端子與上述第2電感器之另一端之間，上述第3電容器連接於上述第2端子與上述另一端之間。
- 如申請專利範圍第1或2項之積層濾波器，其中上述第1電感器層和上述電容器層之距離，與上述第2電感器層和上述電容器層之距離不同。
- 如申請專利範圍第1或2項之積層濾波器，其中上述第1電感器層與上述電容器層之距離，大致等於上述第2電感器層與上述電容器層之距離。
- 如申請專利範圍第4項之積層濾波器，其中上述第2電感器層與上述電容器層之距離，大致等於上述第2電感器層與接地點之距離。
- 如申請專利範圍第1或2項之積層濾波器，其中於上述複數個介電層之積層方向上，形成於上述電容器層之複數個電容器係以不堵塞上述第1電感器之空芯部之方式配置。
- 如申請專利範圍第3項之積層濾波器，其中於上述複數個介電層之積層方向上，形成於上述電容器層之複數個電容器係以不堵塞上述第1電感器之空芯部之方式配置。
- 如申請專利範圍第4項之積層濾波器，其中於上述複數個介電層之積層方向上，形成於上述電容器層之複數個電容器係以不堵塞上述第1電感器之空芯部之方式配置。
- 如申請專利範圍第5項之積層濾波器，其中於上述複數個介電層之積層方向上，形成於上述電容器層之複數個電容器係以不堵塞上述第1電感器之空芯部之方式配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016099771 | 2016-05-18 | ||
| JPJP2016-099771 | 2016-05-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201807879A true TW201807879A (zh) | 2018-03-01 |
Family
ID=60325785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106113758A TW201807879A (zh) | 2016-05-18 | 2017-04-25 | 積層濾波器 |
Country Status (2)
| Country | Link |
|---|---|
| TW (1) | TW201807879A (zh) |
| WO (1) | WO2017199734A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109714079B (zh) * | 2019-03-07 | 2024-01-30 | 上海希形科技有限公司 | 电力线载波通信抗干扰电路 |
| WO2023149240A1 (ja) * | 2022-02-04 | 2023-08-10 | 株式会社村田製作所 | 電子部品 |
| WO2023157666A1 (ja) * | 2022-02-16 | 2023-08-24 | 株式会社村田製作所 | インダクタ、およびインダクタを備えた電子部品 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193452A (ja) * | 1993-12-25 | 1995-07-28 | Murata Mfg Co Ltd | フィルタ回路 |
| JP4093327B2 (ja) * | 1997-09-26 | 2008-06-04 | Ｔｄｋ株式会社 | 高周波部品およびその製造方法 |
| JP2002204136A (ja) * | 2000-12-28 | 2002-07-19 | Soshin Electric Co Ltd | 積層型ローパスフィルタ |
| JP2008147709A (ja) * | 2005-02-25 | 2008-06-26 | Murata Mfg Co Ltd | Ｌｃフィルタ |
| JP4530181B2 (ja) * | 2008-01-29 | 2010-08-25 | Ｔｄｋ株式会社 | 積層型ローパスフィルタ |
| JP5970714B2 (ja) * | 2013-10-30 | 2016-08-17 | 株式会社村田製作所 | 電子部品 |
| JP2015111784A (ja) * | 2013-12-06 | 2015-06-18 | 株式会社村田製作所 | 積層帯域除去フィルタ |
| WO2016152205A1 (ja) * | 2015-03-24 | 2016-09-29 | 株式会社村田製作所 | ローパスフィルタ |
-
2017
- 2017-04-25 TW TW106113758A patent/TW201807879A/zh unknown
- 2017-04-28 WO PCT/JP2017/016981 patent/WO2017199734A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017199734A1 (ja) | 2017-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5652542B2 (ja) | 方向性結合器 | |
| US10944375B2 (en) | Multilayer band pass filter | |
| JP6074653B2 (ja) | コモンモードノイズフィルタ | |
| JP6303123B2 (ja) | コモンモードノイズフィルタ | |
| JP6801826B2 (ja) | フィルタ素子 | |
| JP5765315B2 (ja) | 積層バランスフィルタ | |
| JPWO2011033878A1 (ja) | フィルタ | |
| JP2012195332A (ja) | コモンモードノイズフィルタ | |
| US20190260343A1 (en) | Lc filter | |
| US20170170798A1 (en) | Low pass filter | |
| US11811381B2 (en) | Filter element | |
| TW201807879A (zh) | 積層濾波器 | |
| WO2016092903A1 (ja) | 電子部品 | |
| JP2016178278A (ja) | コモンモードフィルタ | |
| JP7163972B2 (ja) | 電力分配器 | |
| JP6904433B2 (ja) | バンドパスフィルタ | |
| US10122340B2 (en) | LC filter | |
| TWI599166B (zh) | Electronic parts | |
| US9882544B2 (en) | Electronic component | |
| JPWO2012127952A1 (ja) | 電子部品 | |
| JP2016082029A (ja) | コモンモードノイズフィルタ | |
| JP2019050460A (ja) | 積層型電子部品 | |
| JP2023147860A (ja) | バンドパスフィルタ | |
| JP2014216980A (ja) | 積層バラン |