WO2023157666A1 - インダクタ、およびインダクタを備えた電子部品 - Google Patents

インダクタ、およびインダクタを備えた電子部品 Download PDF

Info

Publication number
WO2023157666A1
WO2023157666A1 PCT/JP2023/003486 JP2023003486W WO2023157666A1 WO 2023157666 A1 WO2023157666 A1 WO 2023157666A1 JP 2023003486 W JP2023003486 W JP 2023003486W WO 2023157666 A1 WO2023157666 A1 WO 2023157666A1
Authority
WO
WIPO (PCT)
Prior art keywords
coil
conductor pattern
conductor
electrically connected
inductor
Prior art date
Application number
PCT/JP2023/003486
Other languages
English (en)
French (fr)
Inventor
悟史 重松
賢太郎 三川
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023157666A1 publication Critical patent/WO2023157666A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/075—Ladder networks, e.g. electric wave filters

Definitions

  • the present disclosure relates to inductors and electronic components including inductors.
  • a multilayer transformer for example, is known as an inductor that combines multiple coils.
  • a multilayer transformer in Japanese Patent Application Laid-Open No. 2012-89760 (Patent Document 1), a primary coil and a secondary coil are separately arranged vertically in the stacking direction with an insulating layer interposed therebetween. are electrically connected to terminal electrodes arranged on the side surfaces of the laminate.
  • the secondary coil (first coil) is laminated on the primary coil (second coil), so the ends of the secondary coil are connected to the terminal electrodes.
  • the position where the contact is made is higher than the position where the end of the primary coil is connected to the terminal electrode. Therefore, when the multilayer transformer is mounted on the circuit board with the primary coil side facing the circuit board, the distance from the position where the end of the secondary coil is connected to the terminal electrode to the main surface of the circuit board is is longer than the distance from the position where the end of is connected to the terminal electrode to the main surface of the circuit board.
  • a parasitic inductance (equivalent series inductance (ESL)) occurs in the terminal electrode part from the position where the coil ends are connected to the main surface of the circuit board.
  • Parasitic inductance increases as the distance from the position where the ends of the coil are connected to the main surface of the circuit board increases. It becomes larger than the parasitic inductance generated in the terminal electrode connected to the part.
  • the ratio of the parasitic inductance to the inductance value of the secondary coil becomes higher than the ratio of the parasitic inductance to the inductance value of the primary coil, and the parasitic inductance of the secondary coil is affected by the coupling between the primary coil and the secondary coil.
  • the influence of inductance becomes large. In other words, there is a problem that the effective coupling coefficient between the primary coil and the secondary coil is lowered due to the influence of the parasitic inductance.
  • an object of the present disclosure is to provide an inductor that can achieve a high coupling coefficient even when parasitic inductance occurs, and an electronic component including the inductor.
  • An inductor is configured by laminating a plurality of insulating layers, and has a first main surface and a second main surface facing each other, and a side surface connecting the first main surface and the second main surface.
  • an insulator, a first coil and a second coil configured by a plurality of conductor patterns arranged on a plurality of insulating layers, and a first external arranged on the first main surface and electrically connected to the first coil a second external electrode electrically connected to the electrode and the second coil.
  • the first coil and the second coil are laminated in the direction in which the plurality of insulating layers are laminated, and are magnetically coupled to each other.
  • the second coil has an inductance value smaller than that of the first coil, and is arranged on the first main surface side of the insulator with respect to the first coil.
  • An electronic component includes the above inductor provided in an insulator, and a capacitor electrically connected to the inductor and provided in the insulator.
  • the second coil has an inductance value smaller than that of the first coil, and is located on the side of the insulator in which the first external electrode and the second external electrode are arranged with respect to the first coil.
  • FIG. 1 is a perspective view of an inductor according to Embodiment 1;
  • FIG. 1 is a side view of an inductor according to Embodiment 1;
  • FIG. 1 is a circuit diagram of an inductor according to Embodiment 1;
  • FIG. 4 is a conceptual diagram for explaining parasitic inductance of the inductor according to the first embodiment;
  • FIG. 2 is an exploded plan view showing the configuration of the inductor according to Embodiment 1;
  • FIG. 4 is an exploded plan view showing the configuration of an inductor according to a modification of Embodiment 1;
  • FIG. 4 is a circuit diagram of an electronic component according to Embodiment 2;
  • FIG. FIG. 8 is an exploded plan view showing the configuration of an electronic component according to Embodiment 2;
  • Embodiment 1 The inductor according to Embodiment 1 will be described in detail below with reference to the drawings. The same or corresponding parts in the drawings are denoted by the same reference numerals, and the description thereof will not be repeated.
  • FIG. 1 is a perspective view of an inductor 100 according to Embodiment 1.
  • FIG. FIG. 2 is a side view of inductor 100 according to Embodiment 1.
  • FIG. 1 and 2 the first conductor pattern 1 of the first coil L1, the second conductor pattern 2 of the second coil L2, and the like are shown through the insulator 3.
  • the short side direction of the inductor 100 is the X direction
  • the long side direction is the Y direction
  • the height direction is the Z direction.
  • the inductor 100 is a rectangular parallelepiped chip component in which two coils are laminated in the Z direction. At the four corners of inductor 100, external electrodes 4a, 4b, 4c, and 4d are arranged as shown in FIG.
  • the inductor 100 has one principal surface (first principal surface) and the other principal surface (second principal surface), which are a pair of principal surfaces facing each other. is the mounting surface, and this surface faces the circuit board 10 (see FIG. 2).
  • first principal surface first principal surface
  • second principal surface which are a pair of principal surfaces facing each other.
  • this surface faces the circuit board 10 (see FIG. 2).
  • the main surface on the lower side of FIG. 1 is also referred to as the bottom surface
  • the other main surface on the upper side of FIG. 1 is also referred to as the top surface.
  • External electrode 4a, external electrode 4b, external electrode 4c, and external electrode 4d have electrode patterns not only on the bottom surface of insulator 3, but also on side surfaces connecting the main surfaces of insulator 3. are placed. Therefore, the first conductor pattern 1 of the first coil L ⁇ b>1 and the external electrode 4 a (first external electrode) are connected on the side surface of the insulator 3 . Similarly, the second conductor pattern 2 of the second coil L2 and the external electrode 4c (second external electrode) are connected on the side surface of the insulator 3. As shown in FIG.
  • the inductor 100 includes two coils, a first coil L1 and a second coil L2, and the first coil L1 and the second coil L2 are magnetically coupled to form a transformer.
  • a first coil L1 and a second coil L2 an example of the inductor 100 in which the first coil L1 and the second coil L2 constitute a transformer is described, but the inductor 100 is composed of the first coil L1 and the second coil L2. are magnetically coupled, the transformer need not be constructed.
  • the inductor 100 is composed of an insulator 3 in which a plurality of insulating layers with coil wiring are laminated.
  • the stacking direction of the insulating layers is the Z direction, and the direction of the arrow indicates the upper layer direction.
  • the insulating layer is made of, for example, a low temperature co-fired ceramics (LTCC) material whose main component is borosilicate glass, or an insulating resin such as polyimide resin or glass epoxy resin.
  • LTCC low temperature co-fired ceramics
  • the insulator 3 may not have clear interfaces between the insulating layers due to baking, hardening, or the like.
  • the insulator 3 has one main surface and a side surface connecting the other main surface.
  • a plurality of first conductor patterns 1 and a plurality of second conductor patterns 2 are stacked on a plurality of insulating layers forming an insulator 3 to form an inductor 100 including a first coil L1 and a second coil L2. ing.
  • the first coil L1 is formed by stacking four layers of first conductor patterns 1 and electrically connecting the respective conductor patterns with via conductors 31a to 31c. Specifically, in the first coil L1, the first conductor pattern 1 in the layer closer to the top surface side is electrically connected to the external electrode 4a, and the first conductor pattern 1 in the layer farther from the top surface side is electrically connected to the external electrode 4b. is electrically connected to The first coil L1 comprises a coil of about 3.5 turns by connecting four layers of the first conductor pattern 1 in series.
  • the second coil L2 is formed by stacking six layers of second conductor patterns 2 and electrically connecting each conductor pattern with via conductors 32a to 32c. Specifically, in the second coil L2, the second conductor pattern 2 in the layer near the top surface side is electrically connected to the external electrode 4b, and the second conductor pattern 2 in the layer far from the top surface side (the layer near the bottom surface side) is electrically connected to the external electrode 4b. Conductive pattern 2 is electrically connected to external electrode 4c.
  • the second coil L2 is formed by connecting two layers of the second conductor patterns 2 of four of the six layers of the second conductor patterns 2 in parallel, and connecting the second conductor patterns 2 of the other layers in series. It constitutes a coil of .5 turns.
  • the second coil L2 can reduce the inductance component and the resistance component compared to the case where the two layers of the second conductor patterns 2 are not connected in parallel.
  • the second coil L2 has a coil of about 3.5 turns, which is the same as the first coil L1. Become.
  • a GAP layer G on which no coil conductor pattern is provided.
  • the number of layers of the GAP layer G is appropriately determined according to the required coupling coefficient between the first coil L1 and the second coil L2.
  • the first coil L1 and the second coil L2 are arranged in the insulator 3 so that the opening of the first coil L1 overlaps the opening of the second coil L2 when viewed from the other main surface (top surface) side of the insulator 3 . placed within.
  • the first conductor pattern 1 of the first coil L1 and the second conductor pattern 2 of the second coil L2 are arranged along the sides of the insulator 3, and the insulation In the body 3, the first conductor pattern 1 and the second conductor pattern 2 are arranged so as to overlap each other.
  • the winding axis of the first coil L1 is inside the opening of the second coil L2, and the winding axis of the second coil L2 is inside the opening of the first coil L1.
  • FIG. 3 is a circuit diagram of inductor 100 according to the first embodiment.
  • the inductor 100 includes a first terminal P1, a first coil L1 having one end connected to the first terminal P1, a second coil L2 connected to the other end of the first coil L1, the first coil L1 and the second coil L2. and a second terminal P2 connected to the second coil L2.
  • the second coil L2 is grounded at the end opposite to the end connected to the first coil L1 and the second terminal P2.
  • the first terminal P1 corresponds to the external electrode 4a shown in FIG. 1
  • the second terminal P2 corresponds to the external electrode 4b shown in FIG. 1
  • the ground terminal to be grounded corresponds to the external electrode 4c shown in FIG. .
  • the first coil L1 and the second coil L2 are magnetically coupled with a coupling coefficient k.
  • the first conductor pattern 1 of the first coil L1 is connected to the external electrode 4a on the side surface of the insulator 3. Therefore, when the inductor 100 is mounted on the circuit board 10 on the bottom surface, which is one main surface of the insulator 3, the external electrode from the connection position between the first conductor pattern 1 of the first coil L1 and the external electrode 4a to the one main surface A parasitic inductance occurs at the portion 4a.
  • the second conductor pattern 2 of the second coil L2 is connected to the external electrode 4c on the side surface of the insulator 3. As shown in FIG. Therefore, a parasitic inductance is generated in the portion of the external electrode 4c from the connection position between the second conductor pattern 2 of the second coil L2 and the external electrode 4c to the one main surface.
  • FIG. 4 is a conceptual diagram for explaining the parasitic inductance of inductor 100 according to the first embodiment.
  • the distance from the connection position T1 between the first conductor pattern 1 of the first coil L1 and the external electrode 4a to the one main surface is the distance between the second conductor pattern 2 of the second coil L2 and the external electrode 4c. is longer than the distance from the connection position T2 to the one main surface. Therefore, the parasitic inductance ESL1 of the first coil L1 becomes larger than the parasitic inductance ESL2 of the second coil L2.
  • the inductor 100 can suppress a substantial decrease in the coupling coefficient k between the first coil L1 and the second coil L2 due to the influence of the parasitic inductance ESL1, and realize a high coupling coefficient k.
  • FIG. 5 is an exploded plan view showing the configuration of inductor 100 according to the first embodiment.
  • each of the external electrodes 4a to 4d and the first conductor pattern 1 to the second conductor pattern 2 is formed on the insulating layers 3a to 3m by photolithography using a photosensitive conductive paste or the like. It is formed.
  • the insulating layer 3a is provided with a direction identification mark DDM indicating that it is the top surface opposite to the mounting surface, but other conductor patterns are not formed.
  • the orientation identification mark DDM is used to detect the orientation of the chip component when the inductor 100 is mounted on the circuit board 10 by a mounting machine, for example.
  • the insulating layer 3b includes a conductor pattern 14a electrically connected to the external electrode 4a, a conductor pattern 14b electrically connected to the external electrode 4b, a conductor pattern 14c electrically connected to the external electrode 4c, and an external electrode.
  • a conductor pattern 14d electrically connected to the electrode 4d is formed.
  • conductor patterns 14a to 14d are formed on the insulating layers 3c to 3l, respectively.
  • a first conductor pattern 1b is formed on the insulating layer 3b.
  • the first conductor pattern 1b is formed so as to extend clockwise from the lower left side of the insulating layer 3b in about 3/4 of the circumference.
  • a starting end of the first conductor pattern 1b is electrically connected to the conductor pattern 14a, and a terminal end of the first conductor pattern 1b is provided with a connecting portion 1b1 that connects to the via conductor 31a.
  • a first conductor pattern 1c is formed on the insulating layer 3c.
  • the first conductor pattern 1c is formed so as to make about one clockwise turn from the lower right side of the insulating layer 3c in the drawing.
  • a connection portion 1c1 connected to the via conductor 31a is provided at the beginning of the first conductor pattern 1c, and a connection portion 1c2 connected to the via conductor 31b is provided at the end of the first conductor pattern 1c.
  • a first conductor pattern 1d is formed on the insulating layer 3d.
  • the first conductor pattern 1d is formed so as to make about one turn clockwise from the lower right side of the insulating layer 3d in the figure.
  • a connection portion 1d1 connected to the via conductor 31b is provided at the beginning of the first conductor pattern 1d, and a connection portion 1d2 connected to the via conductor 31c is provided at the end of the first conductor pattern 1d.
  • a first conductor pattern 1e is formed on the insulating layer 3e.
  • the first conductor pattern 1e is formed so as to make about one round clockwise from the lower right side of the insulating layer 3e in the figure.
  • a connection portion 1e1 connected to the via conductor 31c is provided at the beginning of the first conductor pattern 1e, and the terminal end of the first conductor pattern 1e is electrically connected to the conductor pattern 14b.
  • the insulating layer 3f is the GAP layer G on which the first conductor pattern 1 of the first coil L1 and the second conductor pattern 2 of the second coil L2 are not formed.
  • the insulating layer 3f corresponding to the GAP layer G is one layer, but the number of layers may be appropriately changed according to the required coupling coefficient between the first coil L1 and the second coil L2. .
  • a second conductor pattern 2g is formed on the insulating layer 3g.
  • the second conductor pattern 2g is formed so as to make about one round clockwise from the lower right side of the insulating layer 3g in the figure.
  • a starting end of the second conductor pattern 2g is electrically connected to the conductor pattern 14b, and a terminal end of the first conductor pattern 1b is provided with a connecting portion 2g1 that connects to the via conductor 32a.
  • a second conductor pattern 2h is formed on the insulating layer 3h.
  • the second conductor pattern 2h is formed so as to make about one clockwise turn from the right side of the insulating layer 3h in the drawing.
  • a connection portion 2h1 connected to the via conductor 32a is provided at the beginning of the second conductor pattern 2h, and a connection portion 2h2 connected to the via conductor 32b is provided at the end of the second conductor pattern 2h.
  • a second conductor pattern 2i is formed on the insulating layer 3i.
  • the second conductor pattern 2i is formed so as to make about one turn clockwise from the right side of the insulating layer 3i in the figure.
  • a connection portion 2i1 connected to the via conductor 32a is provided at the beginning of the second conductor pattern 2i, and a connection portion 2i2 connected to the via conductor 32b is provided at the end of the second conductor pattern 2i.
  • the second conductor pattern 2h and the second conductor pattern 2i have the same shape in design, and are connected in parallel by via conductors 32a and 32b. In other words, the insulating layer 3h and the insulating layer 3i constitute the second conductor pattern 2 for one round of the second coil L2.
  • a second conductor pattern 2j is formed on the insulating layer 3j.
  • the second conductor pattern 2j is formed so as to make about one clockwise turn from the upper right side of the insulating layer 3j in the figure.
  • a connection portion 2j1 connected to the via conductor 32b is provided at the beginning of the second conductor pattern 2j, and a connection portion 2j2 connected to the via conductor 32c is provided at the end of the second conductor pattern 2j.
  • a second conductor pattern 2k is formed on the insulating layer 3k.
  • the second conductor pattern 2k is formed so as to make about one clockwise turn from the upper right side of the insulating layer 3k in the figure.
  • a connection portion 2k1 connected to the via conductor 32b is provided at the beginning of the second conductor pattern 2k, and a connection portion 2k2 connected to the via conductor 32c is provided at the end of the second conductor pattern 2k.
  • the second conductor pattern 2j and the second conductor pattern 2k have the same shape in design, and are connected in parallel by via conductors 32b and 32c. In other words, the two layers of the insulating layer 3j and the insulating layer 3k constitute the second conductor pattern 2 for one round of the second coil L2.
  • a second conductor pattern 2l is formed on the insulating layer 3l.
  • the second conductor pattern 2l is formed so as to extend clockwise about 3/4 from the upper right side of the insulating layer 3l in the figure.
  • the starting end of the second conductor pattern 2l is provided with a connection portion 2l1 that connects to the via conductor 32c, and the terminal end of the second conductor pattern 2l is electrically connected to the conductor pattern 14c.
  • the insulating layer 3m is the mounting surface facing the circuit board 10 and the bottom surface of the insulator 3.
  • An external electrode 4a, an external electrode 4b, an external electrode 4c, and an external electrode 4d are formed on the insulating layer 3m.
  • the first coil L1 is formed by connecting the first conductor pattern 1b formed on the insulating layer 3b to the first conductor pattern 1e formed on the insulating layer 3e in series with the via conductors 31a to 31c to form a coil of about 3.5 turns. are doing.
  • the second coil L2 is formed by connecting the second conductor pattern 2g formed on the insulating layer 3g to the second conductor pattern 2l formed on the insulating layer 3l in series with the via conductors 32a to 32c to form a coil of about 3.5 turns. are doing.
  • the second conductor pattern 2h formed on the insulating layer 3h and the second conductor pattern 2i formed on the insulating layer 3i are connected in parallel, and are insulated from the second conductor pattern 2j formed on the insulating layer 3j. It is connected in parallel with the second conductor pattern 2k formed on the layer 3k. That is, the second coil L2 has at least one set of second conductor patterns 2 connected in parallel among the plurality of second conductor patterns 2 . Therefore, the second coil L2 has a coil of approximately 3.5 turns, which is the same as the first coil L1. Become.
  • the inductance value of the first coil L1 is 7.5 nH
  • the inductance value of the second coil L2 is as small as 6.1 nH.
  • the winding direction of the first conductor pattern 1b from the end of the first conductor pattern 1b electrically connected to the external electrode 4a is clockwise.
  • the winding direction of the second conductor pattern 2g from the end of the second conductor pattern 2g electrically connected to the external electrode 4b is clockwise. That is, the winding direction of the first coil L1 and the winding direction of the second coil L2 are the same.
  • the first coil L1 and the second coil L2 are the same coil with approximately 3.5 turns.
  • the inductor 100 may be configured such that the inductance value of the first coil L1 is greater than the inductance value of the second coil L2, and the number of turns of the first coil L1 is greater than the number of turns of the second coil L2. It may be configured to be In the inductor 100, as shown in FIG. 5, the opening area of the first coil L1 when viewed from above is larger than the opening area of the second coil L2.
  • FIG. 6 is an exploded plan view showing the configuration of an inductor 100A according to a modification of the first embodiment.
  • the same components as in the exploded plan view of inductor 100 shown in FIG. 5 are denoted by the same reference numerals, and detailed description thereof will not be repeated.
  • the external electrodes 4a to 4d and the first conductive patterns 1 to 2 are each formed by photolithography using a photosensitive conductive paste or the like on the insulating layers 3a to 3m. It is formed.
  • a second conductor pattern 2ia is formed on the insulating layer 3i shown in FIG.
  • the second conductor pattern 2ia is formed so as to extend about 3/4 clockwise from the right side of the insulating layer 3i in the figure.
  • the starting end of the second conductor pattern 2ia is provided with a connection portion 2ia1 that connects to the via conductor 32b, and the terminal end of the second conductor pattern 2ia is electrically connected to the conductor pattern 14c.
  • the first conductor pattern 1 of the first coil L1 and the second conductor pattern 2 of the second coil L2 are not formed on the insulating layers 3j to 3l shown in FIG. 6, and only the conductor patterns 14a to 14d are formed. It is
  • the first coil L1 shown in FIG. 6 has a first conductor pattern 1b formed on the insulating layer 3b to a first conductor pattern 1e formed on the insulating layer 3e, which are connected in series by via conductors 31a to 31c, and has about 3.5 turns. coil.
  • the second conductor pattern 2g formed on the insulating layer 3g to the second conductor pattern 2ia formed on the insulating layer 3i are connected in series with the via conductors 32a to 32b, so that the coil L2 is about 2. It consists of a 5-turn coil.
  • the inductor 100A is configured so that the inductance value of the first coil L1 is larger than the inductance value of the second coil L2 by increasing the number of turns of the first coil L1 compared to the number of turns of the second coil L2.
  • the inductor 100 is configured by laminating a plurality of insulating layers, and has one principal surface and the other principal surface facing each other and side surfaces connecting the one principal surface and the other principal surface.
  • a first coil L1 and a second coil L2 formed of a plurality of conductor patterns arranged on a plurality of insulating layers; and an external electrode 4a electrically connected to the external electrode 4a and an external electrode 4c electrically connected to the second coil L2.
  • the first coil L1 and the second coil L2 are laminated in a direction in which a plurality of insulating layers are laminated, and are magnetically coupled to each other.
  • the second coil L2 has a smaller inductance value than the first coil L1, and is arranged on one main surface side of the insulator 3 with respect to the first coil L1.
  • the inductor 100 reduces the influence of the parasitic inductance on the coupling between the first coil L1 and the second coil L2 by reducing the ratio of the parasitic inductance ESL1 to the inductance value of the first coil L1.
  • a high coupling coefficient can be achieved by suppressing the
  • the first coil L1 includes a plurality of first conductor patterns 1 electrically connected to the external electrodes 4a and via conductors 31a to 31c electrically connecting the first conductor patterns 1 disposed on a plurality of insulating layers.
  • first via conductor The second coil L2 includes a plurality of second conductor patterns 2 electrically connected to the external electrodes 4b and via conductors 32a to 32c electrically connecting the second conductor patterns 2 arranged on a plurality of insulating layers.
  • second via conductor The first conductor pattern 1 and the second conductor pattern 2 are arranged along at least one side of the insulator 3 when viewed from the other main surface (top surface) side.
  • the number of turns of the first coil L1 is preferably greater than the number of turns of the second coil L2. Thereby, the inductance value of the first coil L1 on the top surface side of the insulator 3 can be increased.
  • at least a portion of the first conductor pattern 1 and the second conductor pattern 2 arranged along at least one side of the insulator 3 are arranged so as to overlap each other.
  • the external electrodes 4a are arranged on one main surface (bottom surface) and side surfaces.
  • the first coil L1 is preferably electrically connected to the external electrode 4a arranged on the side surface of the insulator 3 in the layer in which the first conductor pattern 1 is arranged. Thereby, the external electrode 4a provided on the bottom surface side of the insulator 3 and the first coil L1 can be electrically connected via the external electrode 4a provided on the side surface of the insulator 3.
  • the external electrodes 4a are formed only on one main surface (bottom surface), the first conductor pattern 1 and the external electrodes 4a are electrically connected by via conductors formed inside the insulator 3. . Thereby, the external electrode 4a and the first coil L1 can be electrically connected.
  • the external electrodes 4c are arranged on one main surface (bottom surface) and side surfaces.
  • the second coil L2 is a layer in which the second conductor pattern 2 is arranged, and is preferably electrically connected to the external electrode 4c arranged on the side surface of the insulator 3 . Thereby, the external electrode 4c provided on the bottom surface side of the insulator 3 and the second coil L2 can be electrically connected via the external electrode 4c provided on the side surface of the insulator 3.
  • the second conductor pattern 2 and the external electrode 4c are electrically connected by via conductors formed inside the insulator 3. . Thereby, the external electrode 4c and the second coil L2 can be electrically connected.
  • the external electrodes 4a and 4c are arranged on one main surface and side surface.
  • the inductor 100 is not limited to this, and the inductor 100 may have one of the external electrode 4a and the external electrode 4c arranged on one main surface and a side surface, and the other formed only on one main surface.
  • inductor 100 is described as a rectangular parallelepiped chip component in which two coils are laminated in the Z direction.
  • an electronic component in which a capacitor is added to the configuration of inductor 100 will be described.
  • FIG. 7 is a circuit diagram of electronic component 200 according to the second embodiment.
  • the electronic component 200 includes a first terminal P1, a first capacitor C1 connected to the first terminal P1, a second capacitor C2 connected in series with the first capacitor C1, and a second capacitor C2 connected to the second capacitor C2. and two terminals P2. Further, the electronic component 200 includes a second coil L2 connected between a terminal NC connected to the first capacitor C1 and the second capacitor C2 and the ground terminal, and a second coil L2 connected between the terminal NC and the second terminal P2. and a connected first coil L1.
  • Electronic component 200 is an LC filter circuit including first coil L1 and second coil L2, first capacitor C1 and second capacitor C2.
  • the electronic component 200 is a rectangular parallelepiped chip component including a first capacitor C1, a second capacitor C2, a first coil L1, and a second coil L2. Therefore, at the four corners of the electronic component 200, external electrodes 4a, 4b, 4c, and 4d are formed as shown in FIG.
  • the first terminal P1 shown in FIG. 7 corresponds to the external electrode 4a shown in FIG. 1, and the second terminal P2 shown in FIG. 7 corresponds to the external electrode 4b shown in FIG. Further, the ground terminal shown in FIG. 7 corresponds to the external electrode 4c shown in FIG. 1, and the terminal NC shown in FIG. 7 corresponds to the external electrode 4d shown in FIG. Also, the first coil L1 and the second coil L2 are magnetically coupled with a coupling coefficient k.
  • FIG. 8 is an exploded plan view showing the configuration of electronic component 200 according to the second embodiment.
  • each of the external electrodes 4a to 4d, the first conductor patterns 1 to the second conductor patterns 2, and the capacitor electrodes is formed by applying a photosensitive conductive paste or the like to the insulating layers 3A to 3M. It is formed by photolithography.
  • the insulating layer 3A is provided with a direction identification mark DDM indicating that it is the top surface opposite to the mounting surface, but other conductor patterns are not formed.
  • the orientation identification mark DDM is used to detect the orientation of the chip component when the electronic component 200 is mounted on a circuit board by a mounting machine, for example.
  • the insulating layer 3B includes a conductor pattern 14a electrically connected to the external electrode 4a, a conductor pattern 14b electrically connected to the external electrode 4b, a conductor pattern 14c electrically connected to the external electrode 4c, and an external electrode.
  • a conductor pattern 14d electrically connected to the electrode 4d is formed.
  • conductor patterns 14a to 14d are formed on the insulating layers 3C to 3L, respectively.
  • a first conductor pattern 1B and a capacitor electrode 5B are formed on the insulating layer 3B.
  • the capacitor electrode 5B is formed on the right side of the insulating layer 3B in the figure and electrically connected to the conductor pattern 14d.
  • the first conductor pattern 1B is provided on the left side of the insulating layer 3B in the drawing, and is formed so as to make about one turn clockwise.
  • a starting end of the first conductor pattern 1B is electrically connected to the capacitor electrode 5B, and a terminal end of the first conductor pattern 1B is provided with a connecting portion 1B1 for connecting to the via conductor.
  • a first conductor pattern 1C and a capacitor electrode 5C are formed on the insulating layer 3C.
  • the capacitor electrode 5C is formed on the right side of the insulating layer 3C in the drawing and is electrically connected to the conductor pattern 14d.
  • the first conductor pattern 1C is provided on the left side of the insulating layer 3C in the figure, and is formed so as to make a clockwise turn about once. Also, the starting end of the first conductor pattern 1C is electrically connected to the capacitor electrode 5C, and the terminal end of the first conductor pattern 1C is provided with a connecting portion 1C1 that connects to the via conductor.
  • a first conductor pattern 1D and a capacitor electrode 5D are formed on the insulating layer 3D.
  • the capacitor electrode 5D is formed on the right side of the insulating layer 3D in the drawing and is electrically connected to the conductor pattern 14b.
  • the first conductor pattern 1D is provided on the left side of the insulating layer 3D in the figure, and is formed so as to make a clockwise turn about once.
  • a connection portion 1D1 connected to the via conductor is provided at the beginning of the first conductor pattern 1D, and the end of the first conductor pattern 1D is electrically connected to the capacitor electrode 5D.
  • a first conductor pattern 1E and a capacitor electrode 5E are formed on the insulating layer 3E.
  • the capacitor electrode 5E is formed on the right side of the insulating layer 3E in the figure and electrically connected to the conductor pattern 14b.
  • the first conductor pattern 1E is provided on the left side of the insulating layer 3E in the drawing, and is formed so as to make a clockwise turn about once.
  • the starting end of the first conductor pattern 1E is provided with a connecting portion 1E1 that connects to the via conductor, and the terminal end of the first conductor pattern 1E is electrically connected to the capacitor electrode 5E.
  • the first conductor patterns 1B to 1E are electrically connected by via conductors at the connection portions 1B1 to 1E1 to form the first coil L1.
  • the first coil L1 has the first conductor pattern 1B and the first conductor pattern 1C connected in parallel, and the first conductor pattern 1D and the first conductor pattern 1E connected in parallel, so that the first coil L1 constitutes a coil of about two turns. are doing.
  • the capacitor electrodes 5B to 5E form part of the second capacitor C2.
  • a capacitor electrode 5F is formed on the insulating layer 3F.
  • the capacitor electrode 5F is formed on the right side of the insulating layer 3F in the drawing and electrically connected to the conductor pattern 14d.
  • a capacitor electrode 5G is formed on the insulating layer 3G.
  • the capacitor electrode 5G is formed on the right side of the insulating layer 3G in the figure, and is electrically connected to the conductor pattern 14a.
  • a capacitor electrode 5H is formed on the insulating layer 3H.
  • the capacitor electrode 5H is formed on the right side of the insulating layer 3H in the figure and electrically connected to the conductor pattern 14d. Note that the capacitor electrodes 5F to 5H constitute a first capacitor C1.
  • a capacitor electrode 5I is formed on the insulating layer 3I.
  • the capacitor electrode 5I is formed on the right side of the insulating layer 3I in the drawing, and is electrically connected to the conductor pattern 14d.
  • a second conductor pattern 2J and a capacitor electrode 5J are formed on the insulating layer 3J.
  • the capacitor electrode 5J is formed on the right side of the insulating layer 3J in the drawing, and is electrically connected to the conductor pattern 14b.
  • the second conductor pattern 2J is provided on the left side of the insulating layer 3J in the drawing, and is formed so as to make a clockwise rotation of about 1/2.
  • the starting end of the second conductor pattern 2J is provided with a connection portion 2J1 that connects to the via conductor, and the terminal end of the second conductor pattern 2J is electrically connected to the conductor pattern 14c.
  • a second conductor pattern 2K and a capacitor electrode 5K are formed on the insulating layer 3K.
  • the capacitor electrode 5K is formed on the right side of the insulating layer 3K in the figure, and is electrically connected to the conductor pattern 14d.
  • the second conductor pattern 2K is provided on the left side of the insulating layer 3K in the drawing, and is formed so as to circle clockwise about once. Also, the starting end of the second conductor pattern 2K is electrically connected to the capacitor electrode 5K, and the terminal end of the second conductor pattern 2J is provided with a connection portion 2K1 that connects to the via conductor.
  • a capacitor electrode 5L is formed on the insulating layer 3L.
  • the capacitor electrode 5L is formed on the right side of the insulating layer 3L in the figure and electrically connected to the conductor pattern 14d.
  • the second conductor pattern 2J to the second conductor pattern 2K are electrically connected by via conductors at the connection portions 2J1 to 2K1 to form the second coil L2.
  • the second coil L2 constitutes a coil of approximately 1.5 turns.
  • the capacitor electrodes 5I to 5L constitute a part of the second capacitor C2.
  • the insulating layer 3M is the mounting surface facing the circuit board and the bottom surface of the insulator 3.
  • An external electrode 4a, an external electrode 4b, an external electrode 4c, and an external electrode 4d are formed on the insulating layer 3M.
  • the electronic component 200 electrically connects the first conductor pattern 1B of the first coil L1 to the conductor pattern 14d, thereby forming the first conductor pattern 1B at the position of the insulating layer 3B on which the first conductor pattern 1B is formed.
  • the coil L1 and the external electrode 4d are electrically connected. Therefore, the portion of the external electrode 4d from the position of the insulating layer 3B to the position of the insulating layer 3M becomes the parasitic inductance ESL1.
  • the second conductor pattern 2J of the second coil L2 is electrically connected to the conductor pattern 14c of the electronic component 200, so that the second conductor pattern 2J is formed at the position of the insulating layer 3J.
  • the second coil L2 and the external electrode 4c (second external electrode) are electrically connected. Therefore, the portion of the external electrode 4c from the position of the insulating layer 3J to the position of the insulating layer 3M becomes the parasitic inductance ESL2.
  • the parasitic inductance ESL1 of the first coil L1 is equal to that of the second coil L2. becomes larger than the parasitic inductance ESL2.
  • the inductance value of the first coil L1 is greater than the inductance value of the second coil L2.
  • a high coupling coefficient k can be realized by suppressing a substantial decrease in the coupling coefficient k with the coil L2.
  • the electronic component 200 according to the second embodiment is provided inside the insulator 3, and is electrically connected to the inductors (the first coil L1 and the second coil L2) described in the first embodiment. and capacitors (a first capacitor C1 and a second capacitor C2) that are connected and provided in the insulator 3. This makes it possible to suppress the influence of the parasitic inductance on the coupling between the first coil L1 and the second coil L2 and realize a high coupling coefficient.
  • the inductor (first coil L1 and second coil L2) and the capacitor (first capacitor C1 and second capacitor C2) are insulated. They are preferably arranged in different regions within the body 3 . As a result, it is possible to reduce parasitic capacitance and the like due to overlapping of the inductors (the first coil L1 and the second coil L2) and the capacitors (the first capacitor C1 and the second capacitor C2).
  • the first coil L1 and the second coil L2 described so far are helical coils as shown in FIG. However, it is not limited to this, and at least one of the first coil L1 and the second coil L2 may be a spiral coil. Also, although the inductance value of the first coil L1 is greater than the inductance value of the second coil L2, the number of turns of the first coil L1 is limited to two or more turns, and the number of turns of the second coil L2 is limited to less than two turns. It can be realized by

Abstract

本開示は、寄生インダクタンスが生じる場合であっても、高い結合係数を実現することができるインダクタ、およびインダクタを備えた電子部品を提供する。本開示に係るインダクタ（１００）は、絶縁体（３）と、第１コイル（Ｌ１）および第２コイル（Ｌ２）と、外部電極（４ａ）および外部電極（４ｃ）と、を備える。外部電極（４ａ）は、第１主面（底面）側に配置され、第１コイル（Ｌ１）と電気的に接続される。外部電極（４ｃ）は、第１主面（底面）側に配置され、第２コイル（Ｌ２）と電気的に接続される。第１コイル（Ｌ１）と第２コイル（Ｌ２）とは、複数の絶縁層を積層する方向に積層されて互いに磁界結合する。第２コイル（Ｌ２）は、第１コイル（Ｌ１）に比べてインダクタンス値が小さく、第１コイル（Ｌ１）に対して絶縁体（３）内において第１主面側に配置される。

Description

インダクタ、およびインダクタを備えた電子部品
　本開示は、インダクタ、およびインダクタを備えた電子部品に関する。
　複数のコイルを組み合わせたインダクタとして、例えば積層トランスが知られている。積層トランスの一例として、特開２０１２－８９７６０号公報（特許文献１）には、絶縁層を挟んで積層方向の上下に一次コイルと二次コイルとが分かれて配置され、各々のコイルの端部が、積層体の側面に配置された端子電極にそれぞれ電気的に接続されている。
特開２０１２－８９７６０号公報
　しかし、特許文献１に記載の積層トランスでは、二次コイル（第１コイル）が一次コイル（第２コイル）の上に積層される構成であるため、二次コイルの端部が端子電極と接続する位置が、一次コイルの端部が端子電極と接続する位置より高い位置となる。そのため、一次コイル側の面を回路基板側に向けて積層トランスを回路基板に実装した場合、二次コイルの端部が端子電極と接続する位置から回路基板の主面までの距離は、一次コイルの端部が端子電極と接続する位置から回路基板の主面までの距離より長くなる。
　コイルの端部が接続された位置から回路基板の主面までの端子電極の部分には、寄生インダクタンス（等価直列インダクタンス（ESL：Equivalent　Series　Inductance））が生じる。寄生インダクタンスは、コイルの端部が接続された位置から回路基板の主面までの距離が長くなるほど大きくなるので、二次コイルの端部と接続した端子電極に生じる寄生インダクタンスは、一次コイルの端部と接続した端子電極に生じる寄生インダクタンスに比べて大きくなる。
　その結果、二次コイルのインダクタンス値に対する寄生インダクタンスの比率が、一次コイルのインダクタンス値に対する寄生インダクタンスの比率に比べて高くなり、一次コイルと二次コイルとの結合に対して、二次コイルの寄生インダクタンスの影響が大きくなる。つまり、当該寄生インダクタンスの影響により、一次コイルと二次コイルとの実質的な結合係数が低下するという問題があった。
　そこで、本開示の目的は、寄生インダクタンスが生じる場合であっても、高い結合係数を実現することができるインダクタ、およびインダクタを備えた電子部品を提供することである。
　本開示の一形態に係るインダクタは、複数の絶縁層を積層して構成され、互いに対向する第１主面と第２主面および第１主面と第２主面とを接続する側面を有する絶縁体と、複数の絶縁層に配置された複数の導体パターンにより構成された第１コイルおよび第２コイルと、第１主面に配置され、第１コイルと電気的に接続される第１外部電極および第２コイルと電気的に接続される第２外部電極と、を備える。第１コイルと第２コイルとは、複数の絶縁層を積層する方向に積層されて互いに磁界結合する。第２コイルは、第１コイルに比べてインダクタンス値が小さく、第１コイルに対して絶縁体内において第１主面側に配置される。
　本開示の一形態に係る電子部品は、絶縁体内に設けられ、上記のインダクタと、インダクタと電気的に接続され、絶縁体内に設けられるキャパシタと、を備える。
　本開示の一形態によれば、第２コイルが、第１コイルに比べてインダクタンス値が小さく、第１コイルに対して絶縁体内において第１外部電極および第２外部電極が配置された面側に配置されることで、第１コイルと第２コイルとの磁界結合に対する寄生インダクタンスの影響を抑えて高い結合係数を実現することができる。
実施の形態１に係るインダクタの斜視図である。 実施の形態１に係るインダクタの側面図である。 実施の形態１に係るインダクタの回路図である。 実施の形態１に係るインダクタの寄生インダクタンスを説明するための概念図である。 実施の形態１に係るインダクタの構成を示す分解平面図である。 実施の形態１の変形例に係るインダクタの構成を示す分解平面図である。 実施の形態２に係る電子部品の回路図である。 実施の形態２に係る電子部品の構成を示す分解平面図である。
　（実施の形態１）
　以下に、実施の形態１に係るインダクタについて、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
　［インダクタの構造］
　まず、実施の形態１に係るインダクタについて図面を参照しながら説明する。図１は、実施の形態１に係るインダクタ１００の斜視図である。図２は、実施の形態１に係るインダクタ１００の側面図である。なお、図２の側面図では、第１コイルＬ１の第１導体パターン１、第２コイルＬ２の第２導体パターン２などが絶縁体３を透過して図示されている。ここで、図１～図２では、インダクタ１００の短辺方向をＸ方向、長辺方向をＹ方向、高さ方向をＺ方向としている。
　インダクタ１００は、２つのコイルをＺ方向に積層した直方体状のチップ部品である。インダクタ１００の四隅には、図１に示すように外部電極４ａ、外部電極４ｂ、外部電極４ｃ、および外部電極４ｄが配置されている。なお、インダクタ１００は、互いに対向する１対の主面である一方主面（第１主面）と他方主面（第２主面）とを有しており、図１の下側の主面である一方主面が実装面であり、この面が回路基板１０（図２参照）に対向する。本実施の形態１では、図１の下側の主面である一方主面を底面、図１の上側の主面である他方主面を天面ともいう。
　外部電極４ａ、外部電極４ｂ、外部電極４ｃ、および外部電極４ｄは、絶縁体３の底面だけに電極パターンが配置されているだけでなく、絶縁体３の主面間を結ぶ側面にも電極パターンが配置されている。そのため、第１コイルＬ１の第１導体パターン１と外部電極４ａ（第１外部電極）とは、絶縁体３の側面で接続されている。同様に、第２コイルＬ２の第２導体パターン２と外部電極４ｃ（第２外部電極）とは、絶縁体３の側面で接続されている。
　インダクタ１００は、第１コイルＬ１および第２コイルＬ２の２つのコイルを内包しており、第１コイルＬ１と第２コイルＬ２とが磁界結合してトランスを構成している。なお、実施の形態１では、第１コイルＬ１と第２コイルＬ２とがトランスを構成しているインダクタ１００の例を説明しているが、インダクタ１００は、第１コイルＬ１と第２コイルＬ２とが磁界結合していればトランスを構成しなくてもよい。
　インダクタ１００の具体的な構成について説明する。インダクタ１００は、図１～図２に示すようにコイルの配線を形成した絶縁層が複数枚積層された絶縁体３で構成される。なお、絶縁層の積層方向はＺ方向で、矢印の向きが上層方向を示している。また、絶縁層は、例えば、硼珪酸ガラスを主成分とする低温焼結セラミック（ＬＴＣＣ、Low　Temperature　Co-fired　Ceramics）材料や、ポリイミド樹脂やガラスエポキシ樹脂等の絶縁性樹脂などの材料からなる。さらに、絶縁体３は、焼成や硬化等の処理によって、複数の絶縁層の界面が明確となっていない場合がある。
　絶縁体３は、一方主面と他方主面とを接続する側面とを有している。絶縁体３を構成する複数の絶縁層に、複数の第１導体パターン１と、複数の第２導体パターン２とが積み重ねられ、第１コイルＬ１および第２コイルＬ２を内包するインダクタ１００を構成している。
　第１コイルＬ１は、図２に示すように、４層の第１導体パターン１を積み重ねて、各々の導体パターンをビア導体３１ａ～３１ｃで電気的に接続してある。具体的には、第１コイルＬ１は、天面側に近い層の第１導体パターン１が外部電極４ａと電気的に接続し、天面側から遠い層の第１導体パターン１が外部電極４ｂと電気的に接続している。第１コイルＬ１は、４層の第１導体パターン１を直列接続させて、約３．５巻きのコイルを構成している。
　第２コイルＬ２は、図２に示すように、６層の第２導体パターン２を積み重ねて、各々の導体パターンをビア導体３２ａ～３２ｃで電気的に接続してある。具体的には、第２コイルＬ２は、天面側に近い層の第２導体パターン２が外部電極４ｂと電気的に接続し、天面側から遠い層（底面側に近い層）の第２導体パターン２が外部電極４ｃと電気的に接続している。第２コイルＬ２は、６層の第２導体パターン２のうち４層の第２導体パターン２が２層ずつ並列接続させ、他の層の第２導体パターン２と直列接続させることで、約３．５巻きのコイルを構成している。
　第２コイルＬ２は、２層の第２導体パターン２を並列接続させることで、２層の第２導体パターン２を並列接続させない場合に比べてインタクタンス成分および抵抗成分を小さくすることができる。また、第２コイルＬ２は、第１コイルＬ１と同じ約３．５巻きのコイルを構成しているが、２層の第２導体パターン２を並列接続させた構成を有するので、インダクタンス値は小さくなる。
　第１コイルＬ１と、第２コイルＬ２との間には、コイルの導体パターンが設けられていないＧＡＰ層Ｇが設けられている。ＧＡＰ層Ｇの層数は、必要とする第１コイルＬ１と第２コイルＬ２との結合係数に合わせて適宜決定される。
　第１コイルＬ１および第２コイルＬ２は、絶縁体３の他方主面（天面）側から平面視した場合に、第１コイルＬ１の開口が第２コイルＬ２の開口と重なるように絶縁体３内で配置されている。具体的に、天面側から平面視した場合、第１コイルＬ１の第１導体パターン１および第２コイルＬ２の第２導体パターン２は、絶縁体３の辺に沿って配置されており、絶縁体３内で第１導体パターン１と第２導体パターン２とが重なるように配置されている。さらに、第１コイルＬ１の巻回軸が第２コイルＬ２の開口内にあり、第２コイルＬ２の巻回軸が第１コイルＬ１の開口内にある。
　次に、インダクタ１００の回路構成を説明する。図３は、実施の形態１に係るインダクタ１００の回路図である。インダクタ１００は、第１端子Ｐ１と、一方端が第１端子Ｐ１と接続される第１コイルＬ１と、第１コイルＬ１の他方端に接続される第２コイルＬ２と、第１コイルＬ１および第２コイルＬ２と接続される第２端子Ｐ２と、を含む。第２コイルＬ２は、第１コイルＬ１および第２端子Ｐ２と接続される端部と反対側の端部が接地されている。
　第１端子Ｐ１は、図１に示す外部電極４ａに対応し、第２端子Ｐ２は、図１に示す外部電極４ｂに対応し、接地させるグランド端子は、図１に示す外部電極４ｃに対応する。また、第１コイルＬ１と第２コイルＬ２とは、結合係数ｋで磁界結合している。
　図１に示すように、第１コイルＬ１の第１導体パターン１は、絶縁体３の側面にある外部電極４ａと接続している。そのため、インダクタ１００を絶縁体３の一方主面である底面で回路基板１０に実装した場合、第１コイルＬ１の第１導体パターン１と外部電極４ａとの接続位置から一方主面までの外部電極４ａの部分で寄生インダクタンスが生じることになる。同様に、第２コイルＬ２の第２導体パターン２は、絶縁体３の側面にある外部電極４ｃと接続している。そのため、第２コイルＬ２の第２導体パターン２と外部電極４ｃとの接続位置から一方主面までの外部電極４ｃの部分で寄生インダクタンスが生じることになる。
　図４は、実施の形態１に係るインダクタ１００の寄生インダクタンスを説明するための概念図である。図４に示すように、第１コイルＬ１の第１導体パターン１と外部電極４ａとの接続位置Ｔ１から一方主面までの距離は、第２コイルＬ２の第２導体パターン２と外部電極４ｃとの接続位置Ｔ２から一方主面までの距離より長くなる。そのため、第１コイルＬ１の寄生インダクタンスＥＳＬ１は、第２コイルＬ２の寄生インダクタンスＥＳＬ２より大きくなる。
　一方、本実施の形態１に係るインダクタ１００では、第１コイルＬ１のインダクタンス値は第２コイルＬ２のインダクタンス値より大きい（Ｌ１＞Ｌ２）。そのため、寄生インダクタンスＥＳＬ１を含めた第１コイルＬ１のインダクタンス値ＡＬ１に対する寄生インダクタンスＥＳＬ１の比率（＝ＥＳＬ１／ＡＬ１）は低く抑えることができる。例えば、当該比率（＝ＥＳＬ１／ＡＬ１）は、寄生インダクタンスＥＳＬ２を含めた第２コイルＬ２のインダクタンス値ＡＬ２に対する寄生インダクタンスＥＳＬ２の比率（＝ＥＳＬ２／ＡＬ２）と同程度にすることができる。
　第１コイルＬ１のインダクタンス値ＡＬ１に対する寄生インダクタンスＥＳＬ１の比率を低く抑えることで、第１コイルＬ１と第２コイルＬ２との結合に対して、第１コイルＬ１の寄生インダクタンスＥＳＬ１の影響が小さくなる。つまり、インダクタ１００では、寄生インダクタンスＥＳＬ１の影響により、第１コイルＬ１と第２コイルＬ２との実質的な結合係数ｋが低下することを抑え、高い結合係数ｋを実現することができる。
　［インダクタの分解平面図］
　次に、分解平面図を用いて各層の構成について説明する。図５は、実施の形態１に係るインダクタ１００の構成を示す分解平面図である。まず、図５に示すように、外部電極４ａ～外部電極４ｄ、および第１導体パターン１～第２導体パターン２の各々は、絶縁層３ａ～３ｍに感光性導電ペーストなどを用いてフォトリソ工法で形成される。
　絶縁層３ａには、実装面とは反対側の面である天面であることを示す方向識別マークＤＤＭが付与されているが、他の導体パターンは形成されていない。方向識別マークＤＤＭは、例えばインダクタ１００を実装機でチップ部品を回路基板１０へ実装する際に、チップ部品の方向を検出するために利用される。
　絶縁層３ｂには、外部電極４ａと電気的に接続される導体パターン１４ａ、外部電極４ｂと電気的に接続される導体パターン１４ｂ、外部電極４ｃと電気的に接続される導体パターン１４ｃ、および外部電極４ｄと電気的に接続される導体パターン１４ｄが形成されている。同様に、絶縁層３ｃ～絶縁層３ｌには、導体パターン１４ａ～導体パターン１４ｄがそれぞれ形成されている。
　絶縁層３ｂには、第１導体パターン１ｂが形成されている。第１導体パターン１ｂは、絶縁層３ｂの図中左下側から右回りに約３／４周するように形成されている。また、第１導体パターン１ｂの始端は、導体パターン１４ａと電気的に接続され、第１導体パターン１ｂの終端は、ビア導体３１ａと接続する接続部１ｂ１が設けられている。
　絶縁層３ｃには、第１導体パターン１ｃが形成されている。第１導体パターン１ｃは、絶縁層３ｃの図中右下側から右回りに約１周するように形成されている。また、第１導体パターン１ｃの始端は、ビア導体３１ａと接続する接続部１ｃ１が設けられ、第１導体パターン１ｃの終端は、ビア導体３１ｂと接続する接続部１ｃ２が設けられている。
　絶縁層３ｄには、第１導体パターン１ｄが形成されている。第１導体パターン１ｄは、絶縁層３ｄの図中右下側から右回りに約１周するように形成されている。また、第１導体パターン１ｄの始端は、ビア導体３１ｂと接続する接続部１ｄ１が設けられ、第１導体パターン１ｄの終端は、ビア導体３１ｃと接続する接続部１ｄ２が設けられている。
　絶縁層３ｅには、第１導体パターン１ｅが形成されている。第１導体パターン１ｅは、絶縁層３ｅの図中右下側から右回りに約１周するように形成されている。また、第１導体パターン１ｅの始端は、ビア導体３１ｃと接続する接続部１ｅ１が設けられ、第１導体パターン１ｅの終端は、導体パターン１４ｂと電気的に接続されている。
　絶縁層３ｆは、ＧＡＰ層Ｇであり第１コイルＬ１の第１導体パターン１および第２コイルＬ２の第２導体パターン２が形成されていない。なお、図５では、ＧＡＰ層Ｇに対応する絶縁層３ｆは１層であるが、必要とする第１コイルＬ１と第２コイルＬ２との結合係数に合わせて適宜層数を変更してもよい。
　絶縁層３ｇには、第２導体パターン２ｇが形成されている。第２導体パターン２ｇは、絶縁層３ｇの図中右下側から右回りに約１周するように形成されている。また、第２導体パターン２ｇの始端は、導体パターン１４ｂと電気的に接続され、第１導体パターン１ｂの終端は、ビア導体３２ａと接続する接続部２ｇ１が設けられている。
　絶縁層３ｈには、第２導体パターン２ｈが形成されている。第２導体パターン２ｈは、絶縁層３ｈの図中右側から右回りに約１周するように形成されている。また、第２導体パターン２ｈの始端は、ビア導体３２ａと接続する接続部２ｈ１が設けられ、第２導体パターン２ｈの終端は、ビア導体３２ｂと接続する接続部２ｈ２が設けられている。
　絶縁層３ｉには、第２導体パターン２ｉが形成されている。第２導体パターン２ｉは、絶縁層３ｉの図中右側から右回りに約１周するように形成されている。また、第２導体パターン２ｉの始端は、ビア導体３２ａと接続する接続部２ｉ１が設けられ、第２導体パターン２ｉの終端は、ビア導体３２ｂと接続する接続部２ｉ２が設けられている。第２導体パターン２ｈと第２導体パターン２ｉとは設計上は同じ形状であり、ビア導体３２ａおよびビア導体３２ｂで並列に接続されている。つまり、絶縁層３ｈおよび絶縁層３ｉの２層で、第２コイルＬ２の１周分の第２導体パターン２を構成している。
　絶縁層３ｊには、第２導体パターン２ｊが形成されている。第２導体パターン２ｊは、絶縁層３ｊの図中右上側から右回りに約１周するように形成されている。また、第２導体パターン２ｊの始端は、ビア導体３２ｂと接続する接続部２ｊ１が設けられ、第２導体パターン２ｊの終端は、ビア導体３２ｃと接続する接続部２ｊ２が設けられている。
　絶縁層３ｋには、第２導体パターン２ｋが形成されている。第２導体パターン２ｋは、絶縁層３ｋの図中右上側から右回りに約１周するように形成されている。また、第２導体パターン２ｋの始端は、ビア導体３２ｂと接続する接続部２ｋ１が設けられ、第２導体パターン２ｋの終端は、ビア導体３２ｃと接続する接続部２ｋ２が設けられている。第２導体パターン２ｊと第２導体パターン２ｋとは設計上は同じ形状であり、ビア導体３２ｂおよびビア導体３２ｃで並列に接続されている。つまり、絶縁層３ｊおよび絶縁層３ｋの２層で、第２コイルＬ２の１周分の第２導体パターン２を構成している。
　絶縁層３ｌには、第２導体パターン２ｌが形成されている。第２導体パターン２ｌは、絶縁層３ｌの図中右上側から右回りに約３／４周するように形成されている。また、第２導体パターン２ｌの始端は、ビア導体３２ｃと接続する接続部２ｌ１が設けられ、第２導体パターン２ｌの終端は、導体パターン１４ｃと電気的に接続されている。
　絶縁層３ｍは、回路基板１０と対向する実装面であり、絶縁体３の底面である。絶縁層３ｍには、外部電極４ａ、外部電極４ｂ、外部電極４ｃ、および外部電極４ｄが形成されている。
　第１コイルＬ１は、絶縁層３ｂに形成した第１導体パターン１ｂ～絶縁層３ｅに形成した第１導体パターン１ｅをビア導体３１ａ～３１ｃで直列接続させて、約３．５巻きのコイルを構成している。第２コイルＬ２は、絶縁層３ｇに形成した第２導体パターン２ｇ～絶縁層３ｌに形成した第２導体パターン２ｌをビア導体３２ａ～３２ｃで直列接続させて、約３．５巻きのコイルを構成している。なお、第２コイルＬ２では、絶縁層３ｈに形成した第２導体パターン２ｈと絶縁層３ｉに形成した第２導体パターン２ｉとを並列接続し、絶縁層３ｊに形成した第２導体パターン２ｊと絶縁層３ｋに形成した第２導体パターン２ｋとを並列接続している。つまり、第２コイルＬ２は、複数の第２導体パターン２のうち、並列接続させた第２導体パターン２を少なくとも１組有する。そのため、第２コイルＬ２は、第１コイルＬ１と同じ約３．５巻きのコイルを構成しているが、２層の第２導体パターン２を並列接続させた構成を有するので、インダクタンス値は小さくなる。具体的に、第１コイルＬ１のインダクタンス値は７．５ｎＨであるのに対して第２コイルＬ２のインダクタンス値は６．１ｎＨと小さい。なお、設計上は同じ形状の導体パターンを並列接続することでコイル導体の抵抗値も小さくすることができ、第２コイルのＱ値を高くすることができる。
　第１コイルＬ１は、外部電極４ａと電気的に接続する第１導体パターン１ｂの端部からの第１導体パターン１の巻き方向が右回りとなっている。第２コイルＬ２は、外部電極４ｂと電気的に接続する第２導体パターン２ｇの端部からの第２導体パターン２の巻き方向が右回りとなっている。つまり、第１コイルＬ１の巻き方向と第２コイルＬ２の巻き方向とが同じ方向である。
　インダクタ１００では、図５に示したように、第１コイルＬ１と第２コイルＬ２とが、同じ約３．５巻きのコイルで構成している。しかし、インダクタ１００は、第１コイルＬ１のインダクタンス値が第２コイルＬ２のインダクタンス値より大きくなるように構成すればよく、第１コイルＬ１の巻き数が第２コイルＬ２の巻き数に比べて多くなるように構成してもよい。なお、インダクタ１００では、図５に示したように、天面側から平面視した第１コイルＬ１の開口面積は、第２コイルＬ２の開口面積より大きい。
　図６は、実施の形態１の変形例に係るインダクタ１００Ａの構成を示す分解平面図である。なお、図６に示すインダクタ１００Ａの分解平面図において、図５に示すインダクタ１００の分解平面図と同じ構成については同じ符号を付して詳細な説明は繰り返さない。
　まず、図６に示すように、外部電極４ａ～外部電極４ｄ、および第１導体パターン１～第２導体パターン２の各々は、絶縁層３ａ～３ｍに感光性導電ペーストなどを用いてフォトリソ工法で形成される。
　図６に示す絶縁層３ｉには、第２導体パターン２ｉａが形成されている。第２導体パターン２ｉａは、絶縁層３ｉの図中右側から右回りに約３／４周するように形成されている。また、第２導体パターン２ｉａの始端は、ビア導体３２ｂと接続する接続部２ｉａ１が設けられ、第２導体パターン２ｉａの終端は、導体パターン１４ｃと電気的に接続されている。
　図６に示す絶縁層３ｊ～３ｌには、第１コイルＬ１の第１導体パターン１および第２コイルＬ２の第２導体パターン２が形成されておらず、導体パターン１４ａ～導体パターン１４ｄのみが形成されている。
　図６に示す第１コイルＬ１は、絶縁層３ｂに形成した第１導体パターン１ｂ～絶縁層３ｅに形成した第１導体パターン１ｅをビア導体３１ａ～３１ｃで直列接続させて、約３．５巻きのコイルを構成している。しかし、図６に示す第２コイルＬ２は、絶縁層３ｇに形成した第２導体パターン２ｇ～絶縁層３ｉに形成した第２導体パターン２ｉａをビア導体３２ａ～３２ｂで直列接続させて、約２．５巻きのコイルを構成している。
　インダクタ１００Ａでは、第１コイルＬ１の巻き数を第２コイルＬ２の巻き数に比べて多くすることで、第１コイルＬ１のインダクタンス値が第２コイルＬ２のインダクタンス値より大きくなるように構成している。
　以上のように、実施の形態１に係るインダクタ１００は、複数の絶縁層を積層して構成され、互いに対向する一方主面と他方主面および一方主面と他方主面とを接続する側面を有する絶縁体３と、複数の絶縁層に配置された複数の導体パターンにより構成された第１コイルＬ１および第２コイルＬ２と、一方主面（底面）側に形成され、第１コイルＬ１と電気的に接続される外部電極４ａおよび第２コイルＬ２と電気的に接続される外部電極４ｃと、を備える。第１コイルＬ１と第２コイルＬ２とは、複数の絶縁層を積層する方向に積層されて互いに磁界結合する。第２コイルＬ２は、第１コイルＬ１に比べてインダクタンス値が小さく、第１コイルＬ１に対して絶縁体３内において一方主面側に配置される。
　これにより、実施の形態１に係るインダクタ１００は、第１コイルＬ１のインダクタンス値に対する寄生インダクタンスＥＳＬ１の比率を低くすることで、第１コイルＬ１と第２コイルＬ２との結合に対する寄生インダクタンスの影響を抑えて高い結合係数を実現することができる。
　第１コイルＬ１は、外部電極４ａと電気的に接続される複数の第１導体パターン１と、複数の絶縁層に配置された第１導体パターン１同士を電気的に接続するビア導体３１ａ～３１ｃ（第１ビア導体）と、を含む。第２コイルＬ２は、外部電極４ｂと電気的に接続される複数の第２導体パターン２と、複数の絶縁層に配置された第２導体パターン２同士を電気的に接続するビア導体３２ａ～３２ｃ（第２ビア導体）と、を含む。第１導体パターン１および第２導体パターン２は、他方主面（天面）側から平面視した場合に絶縁体３の少なくとも一辺に沿って配置されている。第１コイルＬ１の巻き数は、第２コイルＬ２の巻き数に比べて多いことが好ましい。これにより、絶縁体３の天面側の第１コイルＬ１のインダクタンス値を大きくすることができる。また、他方主面側から平面視した場合に、絶縁体３の少なくとも一辺に沿って配置された第１導体パターン１および第２導体パターン２の少なくとも一部が重なるように配置されている。
　外部電極４ａは、一方主面（底面）および側面に配置される。第１コイルＬ１は、第１導体パターン１を配置した層で絶縁体３の側面に配置した外部電極４ａと電気的に接続されることが好ましい。これにより、絶縁体３の底面側に設けた外部電極４ａと第１コイルＬ１とを、絶縁体３の側面に設けた外部電極４ａを介して電気的に接続することができる。
　なお、外部電極４ａが、一方主面（底面）のみに形成されている場合、第１導体パターン１と外部電極４ａとは、絶縁体３の内部に形成したビア導体で電気的に接続される。これにより、外部電極４ａと第１コイルＬ１とを、電気的に接続することができる。
　外部電極４ｃは、一方主面（底面）および側面に配置される。第２コイルＬ２は、第２導体パターン２を配置した層で、絶縁体３の側面に配置した外部電極４ｃと電気的に接続されることが好ましい。これにより、絶縁体３の底面側に設けた外部電極４ｃと第２コイルＬ２とを、絶縁体３の側面に設けた外部電極４ｃを介して電気的に接続することができる。
　なお、外部電極４ｃが、一方主面（底面）のみに形成されている場合、第２導体パターン２と外部電極４ｃとは、絶縁体３の内部に形成したビア導体で電気的に接続される。これにより、外部電極４ｃと第２コイルＬ２とを、電気的に接続することができる。
　図１に示すインダクタ１００では、外部電極４ａおよび外部電極４ｃが、一方主面および側面に配置されている。しかし、これに限られず、インダクタ１００は、外部電極４ａおよび外部電極４ｃのうち、一方が一方主面および側面に配置され、他方が一方主面のみに形成されていてもよい。
　外部電極４ａと電気的に接続する第１導体パターン１の端部からの第１コイルＬ１の巻き方向と、外部電極４ｃと電気的に接続する第２導体パターン２の端部からの第２コイルＬ２の巻き方向とが同じ方向であることが好ましい。これにより、第１コイルＬ１と第２コイルＬ２とで発生する磁界の向きを同じにできるため、結合係数ｋを高くすることかでき、第１コイルＬ１と第２コイルＬ２に相互インダクタンスを加えた、等価回路でのインダクタンス値を高くすることができる。
　（実施の形態２）
　実施の形態１では、インダクタ１００は、２つのコイルをＺ方向に積層した直方体状のチップ部品であると説明した。実施の形態２では、インダクタ１００の構成に、キャパシタを加えた電子部品について説明する。
　図７は、実施の形態２に係る電子部品２００の回路図である。電子部品２００は、第１端子Ｐ１と、第１端子Ｐ１と接続される第１キャパシタＣ１と、第１キャパシタＣ１と直列に接続される第２キャパシタＣ２と、第２キャパシタＣ２と接続される第２端子Ｐ２と、を含む。さらに、電子部品２００は、第１キャパシタＣ１と第２キャパシタＣ２とに接続される端子ＮＣとグランド端子との間に接続される第２コイルＬ２と、端子ＮＣと第２端子Ｐ２との間に接続される第１コイルＬ１と、を含む。電子部品２００は、第１コイルＬ１および第２コイルＬ２、第１キャパシタＣ１および第２キャパシタＣ２を含むＬＣフィルタ回路である。
　図示していないが、電子部品２００は、第１キャパシタＣ１、第２キャパシタＣ２、第１コイルＬ１、および第２コイルＬ２を含む直方体状のチップ部品である。そのため、電子部品２００の四隅には、図１に示すように外部電極４ａ、外部電極４ｂ、外部電極４ｃ、および外部電極４ｄが形成されている。
　なお、図７に示す第１端子Ｐ１は、図１に示す外部電極４ａに対応し、図７に示す第２端子Ｐ２は、図１に示す外部電極４ｂに対応する。さらに、図７に示すグランド端子は、図１に示す外部電極４ｃに対応し、図７に示す端子ＮＣは、図１に示す外部電極４ｄに対応する。また、第１コイルＬ１と第２コイルＬ２とは、結合係数ｋで磁界結合している。
　［電子部品の分解平面図］
　次に、分解平面図を用いて各層の構成について説明する。図８は、実施の形態２に係る電子部品２００の構成を示す分解平面図である。まず、図８に示すように、外部電極４ａ～外部電極４ｄ、第１導体パターン１～第２導体パターン２、およびキャパシタ電極の各々は、絶縁層３Ａ～３Ｍに感光性導電ペーストなどを用いてフォトリソ工法で形成される。
　絶縁層３Ａには、実装面とは反対側の面である天面であることを示す方向識別マークＤＤＭが付与されているが、他の導体パターンは形成されていない。方向識別マークＤＤＭは、例えば電子部品２００を実装機でチップ部品を回路基板へ実装する際に、チップ部品の方向を検出するために利用される。
　絶縁層３Ｂには、外部電極４ａと電気的に接続される導体パターン１４ａ、外部電極４ｂと電気的に接続される導体パターン１４ｂ、外部電極４ｃと電気的に接続される導体パターン１４ｃ、および外部電極４ｄと電気的に接続される導体パターン１４ｄが形成されている。同様に、絶縁層３Ｃ～絶縁層３Ｌには、導体パターン１４ａ～導体パターン１４ｄがそれぞれ形成されている。
　絶縁層３Ｂには、第１導体パターン１Ｂおよびキャパシタ電極５Ｂが形成されている。キャパシタ電極５Ｂは、絶縁層３Ｂの図中右側に形成され、導体パターン１４ｄと電気的に接続されている。第１導体パターン１Ｂは、絶縁層３Ｂの図中左側に設けられ、右回りに約１周するように形成されている。また、第１導体パターン１Ｂの始端は、キャパシタ電極５Ｂと電気的に接続され、第１導体パターン１Ｂの終端は、ビア導体と接続する接続部１Ｂ１が設けられている。
　絶縁層３Ｃには、第１導体パターン１Ｃおよびキャパシタ電極５Ｃが形成されている。キャパシタ電極５Ｃは、絶縁層３Ｃの図中右側に形成され、導体パターン１４ｄと電気的に接続さている。第１導体パターン１Ｃは、絶縁層３Ｃの図中左側に設けられ、右回りに約１周するように形成されている。また、第１導体パターン１Ｃの始端は、キャパシタ電極５Ｃと電気的に接続され、第１導体パターン１Ｃの終端は、ビア導体と接続する接続部１Ｃ１が設けられている。
　絶縁層３Ｄには、第１導体パターン１Ｄおよびキャパシタ電極５Ｄが形成されている。キャパシタ電極５Ｄは、絶縁層３Ｄの図中右側に形成され、導体パターン１４ｂと電気的に接続さている。第１導体パターン１Ｄは、絶縁層３Ｄの図中左側に設けられ、右回りに約１周するように形成されている。また、第１導体パターン１Ｄの始端は、ビア導体と接続する接続部１Ｄ１が設けられ、第１導体パターン１Ｄの終端は、キャパシタ電極５Ｄと電気的に接続されている。
　絶縁層３Ｅには、第１導体パターン１Ｅおよびキャパシタ電極５Ｅが形成されている。キャパシタ電極５Ｅは、絶縁層３Ｅの図中右側に形成され、導体パターン１４ｂと電気的に接続さている。第１導体パターン１Ｅは、絶縁層３Ｅの図中左側に設けられ、右回りに約１周するように形成されている。また、第１導体パターン１Ｅの始端は、ビア導体と接続する接続部１Ｅ１が設けられ、第１導体パターン１Ｅの終端は、キャパシタ電極５Ｅと電気的に接続されている。
　第１導体パターン１Ｂ～第１導体パターン１Ｅは、接続部１Ｂ１～接続部１Ｅ１でビア導体により電気的に接続されることで第１コイルＬ１を構成している。第１コイルＬ１は、第１導体パターン１Ｂと第１導体パターン１Ｃとが並列接続され、第１導体パターン１Ｄと第１導体パターン１Ｅとが並列接続されているので、約２巻きのコイルを構成している。一方、キャパシタ電極５Ｂ～キャパシタ電極５Ｅは、第２キャパシタＣ２の一部を構成している。
　絶縁層３Ｆには、キャパシタ電極５Ｆが形成されている。キャパシタ電極５Ｆは、絶縁層３Ｆの図中右側に形成され、導体パターン１４ｄと電気的に接続さている。
　絶縁層３Ｇには、キャパシタ電極５Ｇが形成されている。キャパシタ電極５Ｇは、絶縁層３Ｇの図中右側に形成され、導体パターン１４ａと電気的に接続さている。
　絶縁層３Ｈには、キャパシタ電極５Ｈが形成されている。キャパシタ電極５Ｈは、絶縁層３Ｈの図中右側に形成され、導体パターン１４ｄと電気的に接続さている。なお、キャパシタ電極５Ｆ～キャパシタ電極５Ｈは、第１キャパシタＣ１を構成している。
　絶縁層３Ｉには、キャパシタ電極５Ｉが形成されている。キャパシタ電極５Ｉは、絶縁層３Ｉの図中右側に形成され、導体パターン１４ｄと電気的に接続さている。
　絶縁層３Ｊには、第２導体パターン２Ｊおよびキャパシタ電極５Ｊが形成されている。キャパシタ電極５Ｊは、絶縁層３Ｊの図中右側に形成され、導体パターン１４ｂと電気的に接続さている。第２導体パターン２Ｊは、絶縁層３Ｊの図中左側に設けられ、右回りに約１／２周するように形成されている。また、第２導体パターン２Ｊの始端は、ビア導体と接続する接続部２Ｊ１が設けられ、第２導体パターン２Ｊの終端は、導体パターン１４ｃと電気的に接続されている。
　絶縁層３Ｋには、第２導体パターン２Ｋおよびキャパシタ電極５Ｋが形成されている。キャパシタ電極５Ｋは、絶縁層３Ｋの図中右側に形成され、導体パターン１４ｄと電気的に接続さている。第２導体パターン２Ｋは、絶縁層３Ｋの図中左側に設けられ、右回りに約１周するように形成されている。また、第２導体パターン２Ｋの始端は、キャパシタ電極５Ｋと電気的に接続され、第２導体パターン２Ｊの終端は、ビア導体と接続する接続部２Ｋ１が設けられている。
　絶縁層３Ｌには、キャパシタ電極５Ｌが形成されている。キャパシタ電極５Ｌは、絶縁層３Ｌの図中右側に形成され、導体パターン１４ｄと電気的に接続されている。
　第２導体パターン２Ｊ～第２導体パターン２Ｋは、接続部２Ｊ１～接続部２Ｋ１でビア導体により電気的に接続されることで第２コイルＬ２を構成している。第２コイルＬ２は、約１．５巻きのコイルを構成している。一方、キャパシタ電極５Ｉ～キャパシタ電極５Ｌは、第２キャパシタＣ２の一部を構成している。
　絶縁層３Ｍは、回路基板と対向する実装面であり、絶縁体３の底面である。絶縁層３Ｍには、外部電極４ａ、外部電極４ｂ、外部電極４ｃ、および外部電極４ｄが形成されている。
　電子部品２００は、図８に示すように第１コイルＬ１の第１導体パターン１Ｂが導体パターン１４ｄと電気的に接続することで、第１導体パターン１Ｂを形成した絶縁層３Ｂの位置で第１コイルＬ１と外部電極４ｄ（第１外部電極）とが電気的に接続される。そのため、絶縁層３Ｂの位置から絶縁層３Ｍの位置までの外部電極４ｄの部分が寄生インダクタンスＥＳＬ１となる。
　また、電子部品２００は、図８に示すように第２コイルＬ２の第２導体パターン２Ｊが導体パターン１４ｃと電気的に接続することで、第２導体パターン２Ｊを形成した絶縁層３Ｊの位置で第２コイルＬ２と外部電極４ｃ（第２外部電極）とが電気的に接続される。そのため、絶縁層３Ｊの位置から絶縁層３Ｍの位置までの外部電極４ｃの部分が寄生インダクタンスＥＳＬ２となる。
　絶縁層３Ｂの位置から絶縁層３Ｍの位置までの距離は、絶縁層３Ｊの位置から絶縁層３Ｍの位置までの距離より長くなるので、第１コイルＬ１の寄生インダクタンスＥＳＬ１は、第２コイルＬ２の寄生インダクタンスＥＳＬ２より大きくなる。しかし、電子部品２００は、第１コイルＬ１のインダクタンス値は第２コイルＬ２のインダクタンス値より大きいので、実施の形態１で説明したように、寄生インダクタンスＥＳＬ１の影響により、第１コイルＬ１と第２コイルＬ２との実質的な結合係数ｋが低下することを抑え、高い結合係数ｋを実現することができる。
　以上のように、実施の形態２に係る電子部品２００は、絶縁体３内に設けられ、実施の形態１で説明したインダクタ（第１コイルＬ１および第２コイルＬ２）と、インダクタと電気的に接続され、絶縁体３内に設けられるキャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）と、を備える。これにより、第１コイルＬ１と第２コイルＬ２との結合に対する寄生インダクタンスの影響を抑えて高い結合係数を実現することができる。
　一方主面（底面）または他方主面（天面）側から平面視した場合に、インダクタ（第１コイルＬ１および第２コイルＬ２）とキャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）とが絶縁体３内において異なる領域に配置されることが好ましい。これにより、インダクタ（第１コイルＬ１および第２コイルＬ２）とキャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）との重なりによる寄生容量等を減らすことができる。
　［変形例］
　これまで説明した第１コイルＬ１および第２コイルＬ２は、図１に示すようにヘリカルコイルである。しかし、これに限定されず、第１コイルＬ１および第２コイルＬ２のうち少なくとも一方がスパイラルコイルであってもよい。また、第１コイルＬ１のインダクタンス値は第２コイルＬ２のインダクタンス値より大きいと説明したが、第１コイルＬ１の巻き数を２周以上に、第２コイルＬ２の巻き数を２周未満に制限することで実現してもよい。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　第１導体パターン、２　第２導体パターン、３　絶縁体、４ａ～４ｄ　外部電極、１０　回路基板、１４ａ～１４ｄ　導体パターン、３１ａ～３１ｃ，３２ａ～３２ｃ　ビア導体、１００，１００Ａ　インダクタ、２００　電子部品、Ｃ１　第１キャパシタ、Ｃ２　第２キャパシタ、Ｌ１　第１コイル、Ｌ２　第２コイル。

Claims (11)

  1. 　複数の絶縁層を積層して構成され、互いに対向する第１主面と第２主面および前記第１主面と前記第２主面とを接続する側面を有する絶縁体と、
    　前記複数の絶縁層に配置された複数の導体パターンにより構成された第１コイルおよび第２コイルと、
    　前記第１主面に配置され、前記第１コイルと電気的に接続される第１外部電極および前記第２コイルと電気的に接続される第２外部電極と、を備え、
    　前記第１コイルと前記第２コイルとは、前記複数の絶縁層を積層する方向に積層されて互いに磁界結合し、
    　前記第２コイルは、前記第１コイルに比べてインダクタンス値が小さく、前記第１コイルに対して前記絶縁体内において前記第１主面側に配置される、インダクタ。
  2. 　前記第１コイルの巻回軸が前記第２コイルの開口内にあり、前記第２コイルの巻回軸が前記第１コイルの開口内にある、請求項１に記載のインダクタ。
  3. 　前記第１コイルは、
    　　前記第１外部電極と電気的に接続される複数の第１導体パターンと、
    　　前記複数の絶縁層に配置された前記第１導体パターン同士を電気的に接続する第１ビア導体と、を含み、
    　前記第２コイルは、
    　　前記第２外部電極と電気的に接続される複数の第２導体パターンと、
    　　前記複数の絶縁層に配置された前記第２導体パターン同士を電気的に接続する第２ビア導体と、を含み、
    　前記第１コイルの巻き数は、前記第２コイルの巻き数に比べて多い、請求項１または請求項２に記載のインダクタ。
  4. 　　前記第１コイルは、
    　　前記第１外部電極と電気的に接続される複数の第１導体パターンと、
    　　前記複数の絶縁層に配置された前記第１導体パターン同士を電気的に接続する第１ビア導体と、を含み、
    　前記第２コイルは、
    　　前記第２外部電極と電気的に接続される複数の第２導体パターンと、
    　　前記複数の絶縁層に配置された前記第２導体パターン同士を電気的に接続する第２ビア導体と、を含み、
    　前記第２主面側から平面視した前記第１コイルの開口面積は、前記第２コイルの開口面積より大きい、請求項１または請求項２に記載のインダクタ。
  5. 　前記第１コイルは、
    　　前記第１外部電極と電気的に接続される複数の第１導体パターンと、
    　　前記複数の絶縁層に配置された前記第１導体パターン同士を電気的に接続する第１ビア導体と、を含み、
    　前記第２コイルは、
    　　前記第２外部電極と電気的に接続される複数の第２導体パターンと、
    　　前記複数の絶縁層に配置された前記第２導体パターン同士を電気的に接続する第２ビア導体と、を含み、
    　前記第１導体パターンの数と前記第２導体パターンの数とは同じであり、
    　複数の前記第２導体パターンのうち、並列接続させた前記第２導体パターンを少なくとも１組有する、請求項１または請求項２に記載のインダクタ。
  6. 　前記第２主面側から平面視した場合に、前記絶縁体の少なくとも一辺に沿って配置された前記第１導体パターンおよび前記第２導体パターンの少なくとも一部が重なるように配置されている、請求項３～請求項５のいずれか１項に記載のインダクタ。
  7. 　前記第１外部電極は、前記第１主面および前記側面に配置され、
    　前記第１コイルは、前記第１導体パターンを配置した層で、前記側面に配置した前記第１外部電極と電気的に接続される、請求項３～請求項６のいずれか１項に記載のインダクタ。
  8. 　前記第２外部電極は、前記第１主面および前記側面に配置され、
    　前記第２コイルは、前記第２導体パターンを配置した層で、前記側面に配置した前記第２外部電極と電気的に接続される、請求項３～請求項７のいずれか１項に記載のインダクタ。
  9. 　前記第１外部電極と電気的に接続する前記第１導体パターンの端部からの前記第１コイルの巻き方向と、前記第２外部電極と電気的に接続する前記第２導体パターンの端部からの前記第２コイルの巻き方向とが同じ方向である、請求項３～請求項８のいずれか１項に記載のインダクタ。
  10. 　前記絶縁体内に設けられ、請求項１～請求項９のいずれか１項に記載の前記インダクタと、
    　前記インダクタと電気的に接続され、前記絶縁体内に設けられるキャパシタと、を備える、電子部品。
  11. 　前記第１主面または前記第２主面から平面視した場合に、前記インダクタと前記キャパシタとが前記絶縁体内において異なる領域に配置される、請求項１０に記載の電子部品。
PCT/JP2023/003486 2022-02-16 2023-02-03 インダクタ、およびインダクタを備えた電子部品 WO2023157666A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022022049 2022-02-16
JP2022-022049 2022-02-16

Publications (1)

Publication Number Publication Date
WO2023157666A1 true WO2023157666A1 (ja) 2023-08-24

Family

ID=87578561

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/003486 WO2023157666A1 (ja) 2022-02-16 2023-02-03 インダクタ、およびインダクタを備えた電子部品

Country Status (1)

Country Link
WO (1) WO2023157666A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006022115A1 (ja) * 2004-08-25 2006-03-02 Murata Manufacturing Co., Ltd. ノイズフィルタ、およびノイズフィルタアレイ
WO2017141681A1 (ja) * 2016-02-16 2017-08-24 株式会社村田製作所 電圧検出装置、電源装置及び送電装置
WO2017199734A1 (ja) * 2016-05-18 2017-11-23 株式会社村田製作所 積層フィルタ
WO2019235261A1 (ja) * 2018-06-08 2019-12-12 株式会社村田製作所 フィルタ素子
WO2020090184A1 (ja) * 2018-10-31 2020-05-07 株式会社村田製作所 アンテナ装置
WO2020121874A1 (ja) * 2018-12-14 2020-06-18 株式会社村田製作所 整合回路、整合回路素子及び通信装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006022115A1 (ja) * 2004-08-25 2006-03-02 Murata Manufacturing Co., Ltd. ノイズフィルタ、およびノイズフィルタアレイ
WO2017141681A1 (ja) * 2016-02-16 2017-08-24 株式会社村田製作所 電圧検出装置、電源装置及び送電装置
WO2017199734A1 (ja) * 2016-05-18 2017-11-23 株式会社村田製作所 積層フィルタ
WO2019235261A1 (ja) * 2018-06-08 2019-12-12 株式会社村田製作所 フィルタ素子
WO2020090184A1 (ja) * 2018-10-31 2020-05-07 株式会社村田製作所 アンテナ装置
WO2020121874A1 (ja) * 2018-12-14 2020-06-18 株式会社村田製作所 整合回路、整合回路素子及び通信装置

Similar Documents

Publication Publication Date Title
JPH0521325B2 (ja)
JP7238937B2 (ja) コイル部品および、これを含むフィルタ回路
JP6801826B2 (ja) フィルタ素子
US20110074526A1 (en) Multilayer bandpass filter
JP6508145B2 (ja) 電子部品
JP2010021321A (ja) Ｌｃ複合部品この発明は、複数の誘電体層の積層体内にインダクタ及びキャパシタを構成してなる、例えば帯域通過フィルタ等のｌｃ複合部品に関するものである。
CN107871584B (zh) 电子部件
WO2023157666A1 (ja) インダクタ、およびインダクタを備えた電子部品
US10382000B2 (en) Circuit board, filter circuit using the same, and capacitance element
JP6575608B2 (ja) フィルタ回路およびキャパシタンス素子
JP2000182891A (ja) 積層コンデンサ
WO2021117393A1 (ja) 回路装置、およびフィルタ回路
WO2023157577A1 (ja) 電子部品
CN109845101B (zh) 层叠型lc滤波器阵列
US20240046063A1 (en) Coil component
WO2023149279A1 (ja) 電子部品
JP2003168945A (ja) Ｌｃノイズフィルタおよびその製造方法
WO2023214504A1 (ja) 電子部品
US20230307175A1 (en) Electronic component
CN113257510B (zh) 线圈部件
JPH07106896A (ja) 帯域通過フィルタ
US20230307171A1 (en) Electronic component
JP2001110638A (ja) 積層電子部品
US20230307173A1 (en) Electronic component
JPH0338813A (ja) Ｌｃ複合部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23756193

Country of ref document: EP

Kind code of ref document: A1