WO2023157577A1 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
WO2023157577A1
WO2023157577A1 PCT/JP2023/002068 JP2023002068W WO2023157577A1 WO 2023157577 A1 WO2023157577 A1 WO 2023157577A1 JP 2023002068 W JP2023002068 W JP 2023002068W WO 2023157577 A1 WO2023157577 A1 WO 2023157577A1
Authority
WO
WIPO (PCT)
Prior art keywords
coil
electronic component
wiring patterns
stacking direction
gap
Prior art date
Application number
PCT/JP2023/002068
Other languages
English (en)
French (fr)
Inventor
悟史 重松
健一 石塚
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023157577A1 publication Critical patent/WO2023157577A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance

Definitions

  • the present disclosure relates to an electronic component including a first coil and a second coil that are spaced apart inside an insulating base body and magnetically coupled to each other.
  • Patent Document 1 discloses a transformer having a primary coil and a secondary coil which are laminated inside an insulating base body and magnetically coupled to each other.
  • a prepreg sheet-like fiber impregnated with resin
  • the coupling coefficient between the primary coil and the secondary coil can be adjusted.
  • the present disclosure has been made to solve such problems, and an object of the present disclosure is to provide an electronic component that includes a first coil and a second coil that are arranged inside a base body, so that the height of the base body is reduced. It is possible to finely adjust the coupling coefficient between the first coil and the second coil while suppressing an increase in .
  • An electronic component includes an insulating element body formed by laminating a plurality of insulating layers, and an insulating element layered inside the element body with an interval in the lamination direction, and connected in series. and a first coil and a second coil.
  • the first coil has a plurality of first wiring patterns spaced apart in the stacking direction.
  • the second coil is formed in a plurality of regions sandwiched between a plurality of second wiring patterns arranged at intervals in the stacking direction and second wiring patterns adjacent to each other in the stacking direction among the plurality of second wiring patterns. and a gap disposed in at least one region. The interval of the gap is larger than the distance between the second wiring patterns adjacent without a gap, and is different from the distance between the adjacent first wiring patterns.
  • the first coil and the second coil which are connected in series with each other, are arranged side by side with a gap in the stacking direction inside the element body.
  • the gap is located within the second coil rather than between the first and second coils.
  • FIG. 1 is a circuit diagram (1) of an electronic component;
  • FIG. 1 is an external perspective view of an electronic component;
  • FIG. 1 is an exploded plan view (part 1) showing an internal configuration of an electronic component;
  • FIG. It is sectional drawing (1) of an electronic component.
  • It is sectional drawing (2) of an electronic component.
  • It is sectional drawing (3) of an electronic component.
  • 3 is a diagram showing the configuration of Comparative Example 1;
  • FIG. 10 is a diagram showing a configuration of Comparative Example 2; It is a figure which shows an example of the simulation result of a coupling coefficient.
  • It is a circuit diagram (part 2) of an electronic component.
  • 2 is an exploded plan view (part 2) showing the internal configuration of the electronic component;
  • FIG. 1 is an external perspective view of an electronic component;
  • FIG. 1 is an exploded plan view (part 1) showing an internal configuration of an electronic component;
  • FIG. is sectional drawing (1) of an electronic component.
  • It is sectional drawing (2) of an electronic component.
  • FIG. 1 is a circuit diagram of an electronic component 1 according to Embodiment 1 of the present invention.
  • the electronic component 1 is, for example, a transformer used for communication in a high frequency band of several hundred MHz or more.
  • the electronic component 1 includes external terminals T1, T2, T4, and a primary coil L1 and a secondary coil L2 connected in series between the external terminals T1 and T2.
  • the primary coil L1 and secondary coil L2 are magnetically coupled to each other.
  • the primary coil L1 and the secondary coil L2 are additively connected to each other.
  • the primary coil L1 and the secondary coil L2 may be differentially connected to each other.
  • a state in which inductors are jointly connected means that when a current flows from one inductor to the direction of the other inductor via the connection point, the directions of the magnetic fields generated by the two inductors become the same and reinforce each other.
  • the connection state is a connection state in which the magnetic flux interlinking with the wiring pattern forming the inductor is shared.
  • connection point N1 between the primary coil L1 and the secondary coil L2 is connected to the external terminal T4.
  • the external terminal T4 is grounded. Therefore, the connection point N1 is grounded through the external terminal T4.
  • FIG. 2 is an external perspective view of the electronic component 1.
  • the electronic component 1 includes an insulating base body 3 .
  • the element body 3 is formed by laminating a plurality of insulating layers each having a wiring pattern formed thereon in the lamination direction.
  • the insulating layer is made of, for example, a low temperature co-fired ceramics (LTCC) material whose main component is borosilicate glass, or an insulating resin such as polyimide resin or glass epoxy resin.
  • LTCC low temperature co-fired ceramics
  • the interfaces between the plurality of insulating layers may not be clearly defined due to processing such as firing and hardening.
  • the element body 3 has a substantially rectangular parallelepiped shape. Specifically, the element body 3 has a rectangular bottom surface 4 and a top surface 5 facing each other, and four side surfaces 6 to 9 connecting the bottom surface 4 and the top surface 5 .
  • the lamination direction of the insulating layers in the element body 3 is also referred to as the "Z-axis direction," the direction along the short side of the bottom surface 4 as the “X-axis direction,” and the direction along the long side of the bottom surface 4 as the “Y-axis direction.” .
  • the positive direction of the Z axis (the direction from the bottom surface 4 to the top surface 5) in each drawing may be described as the upper side, and the negative direction as the lower side.
  • each of the external terminals T1-T4 is formed to extend to the bottom surface and two side surfaces contacting the corners at which they are arranged.
  • the element body 3 can be made smaller and the mounting strength of the electronic component 1 can be improved. be able to.
  • FIG. 3 is an exploded plan view showing the internal configuration of the electronic component 1.
  • the base body 3 of the electronic component 1 is formed by laminating 10 layers (10 sheets) of insulating layers 3a to 3j in this order in the Z-axis direction between the bottom surface 4 and the top surface 5. be. It should be noted that the thickness of each layer (the dimension in the Z-axis direction including one insulating layer and the wiring pattern formed on the insulating layer) is substantially the same for all layers.
  • the external terminal T1 is an input terminal (IN) for inputting a signal from the outside
  • the external terminal T2 is an output terminal (OUT) for outputting a signal from the electronic component 1 to the outside.
  • the external terminal T3 is a non-connect terminal (NC) that is not connected to the circuit inside the electronic component 1
  • the external terminal T4 is a ground terminal (GND) that is connected to the external ground.
  • the primary coil L1 is formed by laminating five insulating layers 3a to 3e.
  • Four wiring patterns 11 to 14 are formed on the top surfaces of the insulating layers 3a, 3b, 3c and 3e, respectively.
  • No wiring pattern is formed on the insulating layer 3d.
  • One end of the wiring pattern 11 on the insulating layer 3a is connected to an external terminal T1, which is an input terminal.
  • the other end of wiring pattern 11 is connected to one end of wiring pattern 12 one layer above via via V1 formed through insulating layer 3b.
  • the other end of the wiring pattern 12 is connected to one end of the wiring pattern 13 one layer above via a via V2.
  • the other end of the wiring pattern 13 is connected to one end of the wiring pattern 14 two layers above via a via V3 formed through the insulating layers 3d and 3e.
  • the other end of the wiring pattern 14 is connected to an external terminal T4, which is a ground terminal.
  • the secondary coil L2 is formed by laminating five insulating layers 3f to 3j.
  • Five wiring patterns 15-19 are formed on the top surfaces of the insulating layers 3f-3j, respectively.
  • One end of the wiring pattern 15 on the insulating layer 3f is connected to an external terminal T4, which is a ground terminal.
  • the other end of the wiring pattern 15 is connected to one end of the wiring pattern 16 one layer above via a via V4 formed through the insulating layer 3g.
  • the other end of the wiring pattern 16 is connected to one end of the wiring pattern 17 one layer above via a via V5.
  • the other end of the wiring pattern 17 is connected to one end of the wiring pattern 18 one layer above via a via V6.
  • the other end of the wiring pattern 18 is connected to one end of the wiring pattern 19 one layer above via a via V7.
  • the other end of the wiring pattern 19 is connected to the external terminal T2, which is an output terminal.
  • each of the wiring patterns 11 to 19 is formed in a loop shape of less than one turn on the insulating layer on which it is arranged.
  • the primary coil L1 is formed in a helical shape by connecting four loop-shaped wiring patterns 11 to 14, each less than one turn, by vias V1 to V3.
  • the secondary coil L2 is formed in a helical shape by connecting five loop-shaped wiring patterns 15 to 19, each of which is less than one turn, by vias V4 to V7.
  • the winding axis of the primary coil L1 is included in the opening of the secondary coil L2 when viewed from the Z-axis direction.
  • the winding axis of the secondary coil L2 is included in the opening of the primary coil L1 when viewed from the Z-axis direction.
  • the "winding axis" of each coil is an axis that passes through the center of the formation region of each coil when each coil is viewed from the Z-axis direction, and passes through the strongest portion of the magnetic field generated in each coil. is the axis.
  • the "opening" of each coil is an inner portion surrounded by the wiring pattern of each coil when each coil is viewed from above in the stacking direction.
  • the wiring patterns 11 to 19 of the primary coil L1 and the secondary coil L2 are looped less than one turn.
  • the opening of each coil can be formed wider, and disturbance of the magnetic field generated in each coil can be reduced. can be reduced. Therefore, the magnetic coupling between the primary coil L1 and the secondary coil L2 can be made stronger.
  • Each of the insulating layers 3a to 3j is composed of, for example, a ceramic green sheet.
  • Each of the wiring patterns 11 to 19 can be formed by pattern-printing a conductive paste on the ceramic green sheet on which it is arranged.
  • An insulating layer 3d having no wiring pattern is interposed therebetween.
  • the insulating layer 3d functions as a "gap GA" arranged in the primary coil L1.
  • FIG. 4 is a cross-sectional view of the electronic component 1.
  • the primary coil L1 and the secondary coil L2, which are magnetically coupled to each other, are formed in the element body 3 by stacking the above-mentioned 10 layers (10 sheets) of the insulating layers 3a to 3j in the Z-axis direction. Formed inside.
  • the height (dimension in the Z-axis direction) of the electronic component 1 is a predetermined value H corresponding to the thickness of ten layers.
  • the primary coil L1 is formed by connecting four layers of wiring patterns 11 to 14 spaced apart in the Z-axis direction by vias V1 to V3.
  • the secondary coil L2 is formed by connecting five layers of wiring patterns 15 to 19 spaced apart in the Z-axis direction by vias V4 to V7.
  • the gap GA is defined between the insulating layer 3c having the wiring pattern 13 formed on its upper surface and the insulating layer 3e having the wiring pattern 14 formed on its upper surface in the five-layer region where the primary coil L1 is arranged. It is formed by interposing an insulating layer 3d in which no wiring pattern is formed in the region (the fourth layer counted from the bottom surface 4). Therefore, the interval (dimension in the Z-axis direction) of the gap GA is the thickness of the insulating layers 3d and 3e sandwiched between the wiring pattern 13 and the wiring pattern 14 (the thickness of two insulating layers). On the other hand, the distance in the Z-axis direction between adjacent wiring patterns without intervening the gap GA in the element body 3 is the thickness of one insulating layer.
  • the interval of the gap GA is larger than the distance in the Z-axis direction between adjacent wiring patterns without the gap GA in the primary coil L1. That is, the gap GA is larger than the distance between wiring patterns 11 and 12 and the distance between wiring patterns 12 and 13 .
  • the interval of the gap GA is different from the distance in the Z-axis direction between the wiring patterns in the secondary coil L2.
  • the distance of the gap GA is any of the distance between the wiring patterns 15 and 16, the distance between the wiring patterns 16 and 17, the distance between the wiring patterns 17 and 18, and the distance between the wiring patterns 18 and 19. bigger than
  • the interval of the gap GA is the distance in the Z-axis direction between the primary coil L1 and the secondary coil L2 (the distance between the adjacent wiring pattern 14 of the primary coil L1 and the wiring pattern 15 of the secondary coil L2, hereinafter Also referred to as "inter-coil distance GB").
  • the height of the element body 3 is maintained at a predetermined value H, and the gap GA is formed between three regions sandwiched by adjacent wiring patterns in the primary coil L1. It is arranged in the area closest to the secondary coil L2, that is, in the area between the wiring patterns 13 and 14. As shown in FIG. As a result, when the center of the inter-coil distance GB in the Z-axis direction is defined as the boundary BL, the distance from the boundary BL to the gap GA is a predetermined value D1 corresponding to approximately one layer as shown in FIG.
  • the area where the gap GA is arranged is not necessarily limited to the area closest to the secondary coil L2.
  • FIG. 5 is a cross-sectional view of another electronic component 1A according to this embodiment.
  • the gap GA is arranged in the intermediate region within the primary coil L1, that is, in the region between the wiring patterns 12 and 13. As shown in FIG. As a result, the distance from the boundary BL to the gap GA becomes a predetermined value D2 larger than the predetermined value D1.
  • FIG. 6 is a cross-sectional view of another electronic component 1B according to this embodiment.
  • the gap GA is arranged in the region farthest from the secondary coil L2 in the primary coil L1, that is, in the region between the wiring patterns 11 and 12. As shown in FIG. As a result, the distance from the boundary BL to the gap GA becomes a predetermined value D3 that is greater than the predetermined value D2.
  • a gap GA corresponding to two insulating layers is provided in the primary coil L1, not between the primary coil L1 and the secondary coil L2. .
  • the position of the gap GA (the distance from the boundary BL to the gap GA) is made different in the electronic components 1, 1A, and 1B.
  • the coupling coefficient k between the primary coil L1 and the secondary coil L2 is finely and stepwise adjusted while maintaining the height of the element body 3 at a predetermined value H. can do.
  • the inventors defined the electronic component 1 shown in FIG. 4 as “model 1”, the electronic component 1A shown in FIG. 5 as “model 2”, and the electronic component 1B shown in FIG. 3, a simulation was performed to calculate the inductance value of the primary coil L1, the inductance value of the secondary coil L2, and the coupling coefficient k between the primary coil L1 and the secondary coil L2.
  • FIG. 7 is a diagram showing the configuration of an electronic component according to Comparative Example 1.
  • the gap GA is arranged in the region between the bottom surface 4 and the primary coil L1 while maintaining the height of the element body 3 at the predetermined value H. That is, in Comparative Example 1, no gap GA is provided in any of the region within the primary coil L1, the region within the secondary coil L2, and the region between the primary coil L1 and the secondary coil L2. .
  • FIG. 8 is a diagram showing the configuration of an electronic component according to Comparative Example 2.
  • the height of the element body 3 is maintained at the predetermined value H, and the gap GA is provided in the region between the primary coil L1 and the secondary coil L2.
  • FIG. 9 is a diagram showing an example of simulation results of the coupling coefficient k. Note that FIG. 9 shows the inductance value (unit: nH) of the primary coil L1 and the inductance value (unit: nH) of the secondary coil L2 obtained by simulation for each of Models 1 to 3 and Comparative Examples 1 and 2. , and the value of the coupling coefficient k between the primary coil L1 and the secondary coil L2.
  • the coupling coefficient k of Comparative Example 1 with no gap GA is "0.585".
  • the coupling coefficient k of Comparative Example 2 in which the gap GA is provided between the coils is "0.460", and when the coupling coefficient k of Comparative Example 1 without the gap GA is "0.585" as a reference, it is about 21%. A significant decrease has occurred.
  • the coupling coefficients k of Models 1 to 3 in which the gap GA is provided in the primary coil L1 are 0.500, 0.550, and 0.580, respectively. , the reduction as large as that of Comparative Example 2 does not occur. Also, the inductance values of the coils L1 and L2 of Models 1 to 3 are not significantly different from those of Comparative Examples 1 and 2.
  • Models 1 to 3 of the present application compared to Comparative Example 2 in which the gap GA is provided between the coils, the inductance values of the primary coil L1 and the secondary coil L2 are not significantly changed, The coefficient k can be finely changed.
  • Models 2 and 3 are compared with Model 1 as a reference, the inductance values of the coils L1 and L2 of Models 2 and 3 are suppressed to less than 3.6% from the reference.
  • the coupling coefficient k of model 2 is about 9.1% lower than the standard, while the coupling coefficient k of model 3 is about 14.1% lower than the standard, which is larger than model 2. is changing.
  • the gap GA is arranged at the farthest position from the boundary BL, so the gap GA is not very involved in the coupling between the primary coil L1 and the secondary coil L2.
  • the coupling coefficient k can be adjusted more finely.
  • the gap GA is arranged inside the primary coil L1, not between the primary coil L1 and the secondary coil L2.
  • the coupling coefficient k can be adjusted more finely than when the gap GA is arranged between the primary coil L1 and the secondary coil L2.
  • the height of the element body 3 can be made smaller than when the gap GA is arranged in both the primary coil L1 and the secondary coil L2. can. As a result, it is possible to finely adjust the coupling coefficient k while suppressing an increase in the height of the element body 3 .
  • the insertion positions of the gaps GA are different from each other in the primary coil L1.
  • the coupling coefficient k between the primary coil L1 and the secondary coil L2 can be adjusted stepwise while maintaining the height of the element body 3 at the predetermined value H.
  • each of the wiring patterns 11 to 19 has a loop shape of less than one turn when viewed from the Z-axis direction. Not limited.
  • the shape of the wiring patterns 14 and 15 closest to the boundary BL may be formed in a loop shape of one turn or more (spiral shape). may be By doing so, the inductance value of each of the primary coil L1 and the secondary coil L2 can be increased.
  • the other wiring patterns 12, 13, 16 to 18 may also be changed to have a spiral shape as required.
  • the method of forming the gap GA is not limited to this.
  • the thickness of the insulating layer 3e having the wiring pattern 14 formed thereon is set to a thickness equivalent to two other insulating layers. good too.
  • the gap GA can also be formed in this manner.
  • the coil in which the gap GA is arranged may be either the primary coil L1 or the secondary coil L2. That is, the gap GA may be arranged in the secondary coil L2 instead of the primary coil L1.
  • FIG. 10 is a circuit diagram of an electronic component 1C according to the second embodiment.
  • Electronic component 1C is a filter obtained by adding capacitors Cp2 and Cb1 to electronic component 1 described above.
  • the capacitor Cp2 is connected between the external terminal T4 and the external terminal T3.
  • the external terminal T4 is connected to the connection point N1 between the primary coil L1 and the secondary coil L2, and the external terminal T3 is grounded. Therefore, the capacitor Cp2 is connected between the connection point N1 between the primary coil L1 and the secondary coil L2 and the ground.
  • the capacitor Cp2 has a parasitic inductance, but the parasitic inductance can be canceled by the mutual inductance M generated by the magnetic coupling between the primary coil L1 and the secondary coil L2.
  • the mutual inductance M can be expressed by the following formula (1) using the coupling coefficient k.
  • Equation (1) "L1" is the inductance value of the primary coil L1, and “L2” is the inductance value of the secondary coil L2.
  • the capacitor Cb1 is connected in parallel with the primary coil L1 and the secondary coil L2. Specifically, the capacitor Cb1 is connected between a connection point N2 between the external terminal T1 and the primary coil L1 and a connection point N3 between the external terminal T2 and the secondary coil L2.
  • the resonance characteristic (Q value) or coupling coefficient k also changes at the same time. Therefore, when designing a filter using mutual inductance M such as the electronic component 1C, the shape of each coil is first designed so as to obtain the desired L value and Q value, and then the desired mutual inductance A technique may be employed to adjust the coupling coefficient k to obtain a value. When such a design method is adopted, the inductance value of each coil can be changed less by arranging the gap GA within one coil instead of between the coils, as described in the first embodiment. The coupling coefficient k can be finely adjusted without causing
  • FIG. 11 is an exploded plan view showing the internal configuration of the electronic component 1C.
  • 11 layers (11 sheets) of insulating layers 6a to 6k are laminated in this order in the Z-axis direction between the bottom surface 4 and the top surface 5. As shown in FIG.
  • the primary coil L1 in the electronic component 1C is formed by laminating four insulating layers 6e to 6h. Three wiring patterns 21 to 23 are formed on the top surface of each of the insulating layers 6e, 6g, 6h. No wiring pattern is formed on the upper surface of the insulating layer 6f. That is, the insulating layer 6f forms a gap GA within the primary coil L1.
  • the secondary coil L2 in the electronic component 1C is formed by laminating three insulating layers 6i to 6k. Three wiring patterns 24-26 are formed on the top surfaces of the insulating layers 6i-6k, respectively. No gap GA is formed in the secondary coil L2.
  • each of the wiring patterns 21 to 26 has a loop shape (spiral shape) with one round or more.
  • insulating layers 6a to 6c for forming capacitors Cp2 and Cb1 are arranged in the region between the primary coil L1 and the bottom surface 4.
  • Flat capacitive electrodes 31 and 34 are formed on the upper surfaces of the insulating layers 6a and 6c, respectively, and flat ground electrodes 32 and 36 are formed on the upper surfaces of the insulating layers 6b and 6d, respectively.
  • the capacitor Cp2 is formed by alternately stacking the capacitor electrode and the ground electrode in the order of the capacitor electrode 31, the ground electrode 32, the capacitor electrode 34, and the ground electrode .
  • a capacitive electrode 33 is formed separately from the capacitive electrode 34 on the upper surface of the insulating layer 6c, and a capacitive electrode 35 is formed separately from the ground electrode 36 on the upper surface of the insulating layer 6d.
  • a capacitor Cb1 is formed by stacking the capacitor electrode 33 and the capacitor electrode 35 .
  • the coupling coefficient k can be finely adjusted by providing the gap GA in the primary coil L1. It can be finely adjusted. As a result, the degree of freedom in designing filter characteristics can be improved.
  • one end of the primary coil L1 and one end of the secondary coil L2 are connected by an external terminal (external electrode). are not electrically connected, and may be a four-terminal transformer coil, for example, using non-connect terminals (NC).
  • a connection portion between the wiring pattern and the external terminal may be the coil end, and a bundle of coils connecting the coil ends may be the primary coil L1 and the secondary coil L2, respectively.

Abstract

電子部品（１）は、複数の絶縁層をＺ軸方向に積層して形成した素体（３）と、素体（３）の内部にＺ軸方向に配置される一次コイル（Ｌ１）および二次コイル（Ｌ２）とを備える。二次コイル（Ｌ２）は、Ｚ軸方向に間隔を空けて配置される複数の配線パターン（１５～１９）を有する。一次コイル（Ｌ１）は、Ｚ軸方向に間隔を空けて配置される複数の配線パターン（１１～１４）と、隣り合う配線パターン（１３，１４）によって挟まれる領域に配置されるギャップ（ＧＡ）とを含む。ギャップ（ＧＡ）の厚さは、ギャップ（ＧＡ）を介さずに隣り合う配線パターン（１１～１３，１５～１９）間の距離よりも大きい。

Description

電子部品
　本開示は、絶縁性を有する素体の内部に間隔を空けて配置され、互いに磁気結合される第１コイルおよび第２コイルを備える電子部品に関する。
　特開２００１－３０７９３３号公報（特許文献１）には、絶縁性を有する素体の内部に積層されて互いに磁気結合される一次コイルと二次コイルとを有するトランスが開示されている。このトランスにおいては、一次コイルと二次コイルとの間にプリプレグ（樹脂が含浸されたシート状の繊維）が配置される。プリプレグを構成するシートの枚数を調整することによって、一次コイルと二次コイルとの結合係数を調整することができる。
特開２００１－３０７９３３号公報
　特開２００１－３０７９３３号公報に開示されたトランスの構成では、一次コイルと二次コイルとの間の距離を、プリプレグを構成するシートの枚数分ずつしか変化させることができず、結合係数の微細な調整ができないという問題があった。
　本開示は、このような問題を解決するためになされたものであって、その目的は、素体の内部に配置される第１コイルおよび第２コイルを備える電子部品において、素体の高さが大きくなることを抑制しつつ、第１コイルと第２コイルとの結合係数を微細に調整可能にすることである。
　本開示による電子部品は、複数の絶縁層を積層して形成した絶縁性を有する素体と、素体の内部に絶縁層を積層する積層方向に間隔を空けて配置され、互いに直列に接続される第１コイルおよび第２コイルとを備える。第１コイルは、積層方向に間隔を空けて配置される複数の第１配線パターンを有する。第２コイルは、積層方向に間隔を空けて配置される複数の第２配線パターンと、複数の第２配線パターンのうちの積層方向に隣り合う第２配線パターンによって挟まれる複数の領域のうちの少なくとも１つの領域に配置されるギャップとを含む。ギャップの間隔は、ギャップを介さずに隣り合う第２配線パターン間の距離よりも大きく、かつ、隣り合う第１配線パターン間の距離とは異なる。
　本開示によれば、互いに直列に接続される第１コイルおよび第２コイルが、素体の内部に積層方向に間隔を空けて並べて配置される。ギャップは、第１コイルと第２コイルとの間ではなく、第２コイル内に配置される。これにより、ギャップが第１コイルと第２コイルとの間に配置される場合に比べて、第１コイルと第２コイルとの結合係数を微細に調整することができる。さらに、ギャップは第１コイル内には配置されていないため、素体の高さ（積層方向の寸法）が大きくなることが抑制される。その結果、素体の高さが大きくなることを抑制しつつ、結合係数を微細に調整することができる。
電子部品の回路図（その１）である。 電子部品の外観斜視図である。 電子部品の内部構成を示す分解平面図（その１）である。 電子部品の断面図（その１）である。 電子部品の断面図（その２）である。 電子部品の断面図（その３）である。 比較例１の構成を示す図である。 比較例２の構成を示す図である。 結合係数のシミュレーション結果の一例を示す図である。 電子部品の回路図（その２）である。 電子部品の内部構成を示す分解平面図（その２）である。
　以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
　［実施の形態１］
　図１は、本実施の形態１による電子部品１の回路図である。電子部品１は、例えば、数１００ＭＨｚ以上の高周波帯の通信に使用されるトランスである。
　電子部品１は、外部端子Ｔ１，Ｔ２，Ｔ４と、外部端子Ｔ１と外部端子Ｔ２との間に直列に接続される一次コイルＬ１および二次コイルＬ２とを含む。一次コイルＬ１と二次コイルＬ２とは互いに磁気結合される。本実施の形態においては、一次コイルＬ１と二次コイルＬ２とは、互いに和動接続される。なお、一次コイルＬ１と二次コイルＬ２とが互いに差動接続されていてもよい。インダクタ同士が和動接続される状態とは、一方のインダクタから接続点を介して他方のインダクタの方向へ電流が流れた場合に、２つのインダクタで発生する磁界の向きが同じ方向になり強め合う接続状態、インダクタを構成する配線パターンに鎖交する磁束が共有されている接続状態である。例えば、２つのインダクタがコイル形状で、平面視したときにコイル開口同士が重なる場合は、一方のインダクタの接続点とは異なる端部から接続点までの巻回方向と、他方のインダクタの接続点から接続点とは異なる端部までの巻回方向とが同じとなる。
　一次コイルＬ１と二次コイルＬ２との接続点Ｎ１は、外部端子Ｔ４に接続される。本実施の形態においては、外部端子Ｔ４は接地（グランド）されている。したがって、接続点Ｎ１は外部端子Ｔ４を介して接地される。
　図２は、電子部品１の外観斜視図である。電子部品１は、絶縁性を有する素体３を備える。素体３は、表面上に配線パターンが形成された複数の絶縁層を積層方向に積層することによって形成される。なお、絶縁層は、例えば、硼珪酸ガラスを主成分とする低温焼結セラミック（ＬＴＣＣ、Low　Temperature　Co-fired　Ceramics）材料や、ポリイミド樹脂やガラスエポキシ樹脂等の絶縁性樹脂などの材料からなる。また、素体３は、焼成や硬化等の処理によって、複数の絶縁層の界面が明確となっていない場合がある。
　素体３は、略直方体形状を有する。具体的には、素体３は、互いに対向する矩形状の底面４および天面５と、底面４と天面５とを接続する４つの側面６～９とを有している。
　以下では、素体３における絶縁層の積層方向を「Ｚ軸方向」、底面４の短辺に沿う方向を「Ｘ軸方向」、底面４の長辺に沿う方向を「Ｙ軸方向」とも称する。また、以下では、各図におけるＺ軸の正方向（底面４から天面５に向かう方向）を上側、負方向を下側として説明する場合がある。
　素体３をＺ軸方向から平面視した場合における底面４の四隅には、４つの外部端子Ｔ１～Ｔ４がそれぞれ配置されている。外部端子Ｔ１～Ｔ４の各々は、図２に示すように、各々が配置される隅に接する底面および２つの側面に延在するように形成されている。このように、外部端子Ｔ１～Ｔ４を素体３の内部ではなく外部（底面および側面）に配置することによって、素体３を小型化することができるとともに、電子部品１の実装強度を向上することができる。
　図３は、電子部品１の内部構成を示す分解平面図である。電子部品１の素体３は、底面４から天面５までの間に、１０層分（１０枚分）の絶縁層３ａ～３ｊをこの順にＺ軸方向に１０層分積層することによって形成される。なお、各層の厚さ（１つの絶縁層とその絶縁層上に形成される配線パターンとを合わせたＺ軸方向の寸法）は、いずれの層も略同じである。
　絶縁層３ａ～３ｊの各々の四隅には、外部端子Ｔ１～Ｔ４にそれぞれ接続される４つの電極が形成されている。本実施の形態による電子部品１においては、外部端子Ｔ１が外部からの信号が入力される入力端子（ＩＮ）であり、外部端子Ｔ２が電子部品１から外部に信号を出力する出力端子（ＯＵＴ）であり、外部端子Ｔ３が電子部品１の内部の回路には接続されていないノンコネクト端子（ＮＣ）であり、外部端子Ｔ４が外部のグランドに接続されるグランド端子（ＧＮＤ）である。
　一次コイルＬ１は、５つの絶縁層３ａ～３ｅを積層することによって形成される。絶縁層３ａ，３ｂ，３ｃ，３ｅの各々の上面には、４つの配線パターン１１～１４がそれぞれ形成される。絶縁層３ｄには、配線パターンは形成されていない。絶縁層３ａ上の配線パターン１１の一方の端部は、入力端子である外部端子Ｔ１に接続される。配線パターン１１の他方の端部は、絶縁層３ｂを貫通して形成されるビアＶ１を介して１つ上層の配線パターン１２の一方の端部に接続される。配線パターン１２の他方の端部は、ビアＶ２を介して１つ上層の配線パターン１３の一方の端部に接続される。配線パターン１３の他方の端部は、絶縁層３ｄと絶縁層３ｅとを貫通して形成されるビアＶ３を介して２つ上層の配線パターン１４の一方の端部に接続される。配線パターン１４の他方の端部は、グランド端子である外部端子Ｔ４に接続される。
　二次コイルＬ２は、５つの絶縁層３ｆ～３ｊを積層することによって形成される。絶縁層３ｆ～３ｊの各々の上面には、５つの配線パターン１５～１９がそれぞれ形成される。絶縁層３ｆ上の配線パターン１５の一方の端部は、グランド端子である外部端子Ｔ４に接続される。配線パターン１５の他方の端部は、絶縁層３ｇを貫通して形成されるビアＶ４を介して１つ上層の配線パターン１６の一方の端部に接続される。配線パターン１６の他方の端部は、ビアＶ５を介して１つ上層の配線パターン１７の一方の端部に接続される。配線パターン１７の他方の端部は、ビアＶ６を介して１つ上層の配線パターン１８の一方の端部に接続される。配線パターン１８の他方の端部は、ビアＶ７を介して１つ上層の配線パターン１９の一方の端部に接続される。配線パターン１９の他方の端部は、出力端子である外部端子Ｔ２に接続される。
　図３に示されるように、配線パターン１１～１９の各々は、各々が配置される絶縁層上に、１周未満のループ状に形成されている。一次コイルＬ１は、各々が１周未満のループ状の４つの配線パターン１１～１４がビアＶ１～Ｖ３によって接続されることによって螺旋状（ヘリカル状）に形成される。二次コイルＬ２は、各々が１周未満のループ状の５つの配線パターン１５～１９がビアＶ４～Ｖ７によって接続されることによって螺旋状（ヘリカル状）に形成される。
　一次コイルＬ１の巻回軸は、Ｚ軸方向からから視た場合に、二次コイルＬ２の開口に含まれる。また、二次コイルＬ２の巻回軸は、Ｚ軸方向から視た場合に、一次コイルＬ１の開口に含まれる。なお、各コイルの「巻回軸」とは、各コイルをＺ軸方向から平面視した場合に各コイルの形成領域の中心を通る軸であり、各コイルに発生する磁界の最も強い部分を通る軸である。各コイルの「開口」とは、各コイルを積層方向から平面視した場合に各コイルの配線パターンで囲まれる内側の部分である。
　このように、一次コイルＬ１および二次コイルＬ２の双方の巻回軸が双方の開口に含まれるように配置することによって、Ｚ軸方向からから視た場合に一次コイルＬ１の開口と二次コイルＬ２の開口とが多く重なるので、一次コイルＬ１と二次コイルＬ２との間の磁気結合を強くすることができる。
　また、本実施の形態においては、上述のように、一次コイルＬ１および二次コイルＬ２の各配線パターン１１～１９の形状を１周未満のループ状にしている。これにより、各配線パターン１１～１９の形状を１周以上のループ状（スパイラル状、渦巻状）にする場合に比べて、各コイルの開口を広く形成でき、各コイルで発生する磁界の乱れを低減することができる。そのため、一次コイルＬ１と二次コイルＬ２との間の磁気結合をより強くすることができる。
　なお、絶縁層３ａ～３ｊの各々は、たとえばセラミックグリーンシートで構成される。配線パターン１１～１９の各々は、各々が配置されるセラミックグリーンシート上に、導電性ペーストをパターン印刷することによって形成することができる。
　本実施の形態による電子部品１においては、一次コイルＬ１が配置される５層の領域のうちの、絶縁層３ｃと絶縁層３ｅとの間の領域（底面４から数えて４つ目の層）に、配線パターンが形成されていない絶縁層３ｄが介在している。これにより、絶縁層３ｄは、一次コイルＬ１内に配置される「ギャップＧＡ」として機能する。
　図４は、電子部品１の断面図である。電子部品１は、上述の１０層分（１０枚分）の絶縁層３ａ～３ｊをＺ軸方向に積層することによって、互いに磁気結合された一次コイルＬ１と二次コイルＬ２とが素体３の内部に形成される。電子部品１の高さ（Ｚ軸方向の寸法）は、１０層分の厚さに相当する所定値Ｈである。
　一次コイルＬ１は、Ｚ軸方向に間隔を空けて配置される４つの層の配線パターン１１～１４がビアＶ１～Ｖ３によって接続されることによって形成される。二次コイルＬ２は、Ｚ軸方向に間隔を空けて配置される５つの層の配線パターン１５～１９がビアＶ４～Ｖ７によって接続されることによって形成される。
　ギャップＧＡは、一次コイルＬ１が配置される５層分の領域のうちの、上面に配線パターン１３が形成された絶縁層３ｃと、上面に配線パターン１４が形成された絶縁層３ｅとの間の領域（底面４から数えて４つ目の層）に、配線パターンが形成されていない絶縁層３ｄを介在させることによって、形成されている。そのため、ギャップＧＡの間隔（Ｚ軸方向の寸法）は、配線パターン１３と配線パターン１４とに挟まれた絶縁層３ｄおよび絶縁層３ｅの厚さ（絶縁層２枚分の厚さ）になる。一方、素体３内においてギャップＧＡを介さずに隣り合う配線パターン間のＺ軸方向の距離は、いずれも絶縁層１枚分の厚さである。
　したがって、ギャップＧＡの間隔は、一次コイルＬ１内においてギャップＧＡを介さずに隣り合う配線パターン間のＺ軸方向の距離よりも大きい。すなわち、ギャップＧＡの間隔は、配線パターン１１，１２間の距離、および、配線パターン１２，１３間の距離よりも大きい。
　さらに、ギャップＧＡの間隔は、二次コイルＬ２内における配線パターン間のＺ軸方向の距離とは異なる。具体的には、ギャップＧＡの間隔は、配線パターン１５，１６間の距離、配線パターン１６，１７間の距離、配線パターン１７，１８間の距離、および、配線パターン１８，１９間の距離のいずれよりも大きい。
　さらに、ギャップＧＡの間隔は、一次コイルＬ１と二次コイルＬ２との間のＺ軸方向の距離（隣り合う、一次コイルＬ１の配線パターン１４と二次コイルＬ２の配線パターン１５との距離、以下「コイル間距離ＧＢ」ともいう）よりも大きい。
　なお、電子部品１においては、図４に示すように、素体３の高さを所定値Ｈに維持しつつ、ギャップＧＡが、一次コイルＬ１内において隣り合う配線パターンによって挟まれる３つの領域のうちの二次コイルＬ２に最も近い領域、すなわち、配線パターン１３，１４間の領域に配置されている。これにより、コイル間距離ＧＢのＺ軸方向の中心を境界ＢＬとするとき、境界ＢＬからギャップＧＡまでの距離は、図４に示すようにほぼ１層分に相当する所定値Ｄ１となる。
　なお、ギャップＧＡが配置される領域は、必ずしも二次コイルＬ２に最も近い領域に限定されない。
　図５は、本実施の形態による他の電子部品１Ａの断面図である。この電子部品１Ａにおいては、ギャップＧＡが、一次コイルＬ１内における中間領域、すなわち、配線パターン１２，１３間の領域に配置されている。これにより、境界ＢＬからギャップＧＡまでの距離は、所定値Ｄ１よりも大きい所定値Ｄ２となる。
　図６は、本実施の形態による他の電子部品１Ｂの断面図である。この電子部品１Ｂにおいては、ギャップＧＡが、一次コイルＬ１内における二次コイルＬ２から最も離れた領域、すなわち、配線パターン１１，１２間の領域に配置されている。これにより、境界ＢＬからギャップＧＡまでの距離は、所定値Ｄ２よりも大きい所定値Ｄ３となる。
　上述の電子部品１，１Ａ，１Ｂのいずれにおいても、絶縁層２枚分相当の間隔のギャップＧＡが、一次コイルＬ１と二次コイルＬ２との間ではなく、一次コイルＬ１内に設けられている。そして、電子部品１，１Ａ，１Ｂにおいては、ギャップＧＡの位置（境界ＢＬからギャップＧＡまでの距離）を異ならせている。これにより、電子部品１，１Ａ，１Ｂのいずれにおいても、素体３の高さを所定値Ｈに維持しつつ、一次コイルＬ１と二次コイルＬ２との結合係数ｋを微細かつ段階的に調整することができる。
　本願発明者等は、上述の図４に示す電子部品１を「モデル１」、図５に示す電子部品１Ａを「モデル２」、図６に示す電子部品１Ｂを「モデル３」として、モデル１～３の各々について、一次コイルＬ１のインダクタンス値、二次コイルＬ２のインダクタンス値、および一次コイルＬ１と二次コイルＬ２との結合係数ｋを算出するシミュレーションを行なった。
　なお、シミュレーションでは、モデル１～３と比較するために、比較例１，２の構成についても同様のシミュレーションを行なった。
　図７は、比較例１による電子部品の構成を示す図である。比較例１の電子部品においては、素体３の高さを所定値Ｈに維持しつつ、ギャップＧＡが底面４と一次コイルＬ１との間の領域に配置される。すなわち、比較例１においては、一次コイルＬ１内の領域、二次コイルＬ２内の領域、および、一次コイルＬ１と二次コイルＬ２との間の領域のいずれにも、ギャップＧＡは設けられていない。
　図８は、比較例２による電子部品の構成を示す図である。比較例２の電子部品においては、素体３の高さを所定値Ｈに維持しつつ、ギャップＧＡが一次コイルＬ１と二次コイルＬ２との間の領域に設けられている。
　図９は、結合係数ｋのシミュレーション結果の一例を示す図である。なお、図９には、モデル１～３および比較例１，２の各々について、シミュレーションで得られた一次コイルＬ１のインダクタンス値（単位：ｎＨ）、二次コイルＬ２のインダクタンス値（単位：ｎＨ）、および一次コイルＬ１と二次コイルＬ２との結合係数ｋの値が示されている。
　ギャップＧＡのない比較例１の結合係数ｋは「０．５８５」である。ギャップＧＡをコイル間に設けた比較例２の結合係数ｋは、「０．４６０」であり、ギャップＧＡのない比較例１の結合係数ｋ「０．５８５」を基準とすると、２１パーセント程度の大幅な減少が生じてしまっている。
　これに対し、ギャップＧＡを一次コイルＬ１内に設けたモデル１～３の結合係数ｋはそれぞれ「０．５００」、「０．５５０」、「０．５８０」であり、比較例１に対して、比較例２ほどの大幅な減少は生じない。また、モデル１～３の各コイルＬ１，Ｌ２のインダクタンス値は、比較例１，２との間に大きな差異は生じていない。
　このシミュレーション結果から分かるように、本願のモデル１～３においては、ギャップＧＡをコイル間に設ける比較例２に比べて、一次コイルＬ１および二次コイルＬ２のインダクタンス値を大きく変化させることなく、結合係数ｋを微細に変化させることができる。
　さらに、モデル１を基準としてモデル２，３を比較すると、モデル２，３の各コイルＬ１，Ｌ２のインダクタンス値は基準から３．６パーセント未満の減少幅に抑えられている。一方、モデル２の結合係数ｋは基準から９．１パーセント程度の減少幅であるのに対し、モデル３の結合係数ｋは基準から１４．１パーセント程度の減少幅であり、モデル２よりも大きく変化している。
　このシミュレーション結果から分かるように、一次コイルＬ１内におけるギャップＧＡの挿入位置（境界ＢＬからギャップＧＡまでのＺ軸方向の距離）を変えることによって、各コイルＬ１，Ｌ２のインダクタンス値の変化よりも、結合係数ｋの変化のほうが大きくなることが分かる。言い換えれば、一次コイルＬ１内におけるギャップＧＡの挿入位置を変えることによって、各コイルＬ１，Ｌ２のインダクタンス値を大きく変化させることなく、結合係数ｋを段階的に変化させることができる。
　特に、モデル３においては、境界ＢＬから最も離れた位置にギャップＧＡが配置されるため、ギャップＧＡは一次コイルＬ１と二次コイルＬ２との結合にあまり関与しない。言い換えれば、モデル３においては、モデル１，２に比べて、結合係数ｋをより微細に調整することができる。
　以上のように、本実施の形態による電子部品１，１Ａ，１Ｂの各々においては、ギャップＧＡが、一次コイルＬ１と二次コイルＬ２との間ではなく、一次コイルＬ１内に配置されている。これにより、ギャップＧＡが、一次コイルＬ１と二次コイルＬ２との間に配置される場合に比べて、結合係数ｋをより微細に調整することができる。さらに、ギャップＧＡは二次コイルＬ２内には配置されていないため、ギャップＧＡを一次コイルＬ１および二次コイルＬ２の双方に配置する場合に比べて、素体３の高さを小さくすることができる。その結果、素体３の高さが大きくなることを抑制しつつ、結合係数ｋを微細に調整することができる。
　さらに、電子部品１，１Ａ，１Ｂにおいては、一次コイルＬ１内において、ギャップＧＡの挿入位置を互いに異ならせている。これにより、素体３の高さを所定値Ｈに維持しつつ、一次コイルＬ１と二次コイルＬ２との結合係数ｋを段階的に調整することができる。
　＜変形例＞
　本実施の形態においては各配線パターン１１～１９のＺ軸方向から視た場合の形状をいずれも１周未満のループ状にする例について説明したが、各配線パターン１１～１９の形状はこれに限定されない。
　たとえば、境界ＢＬから最も離れた配線パターン１１，１９の形状を１周未満のループ状に維持しつつ、境界ＢＬに最も近い配線パターン１４，１５の形状を１周以上のループ状（スパイラル形状）としてもよい。このようにすることで、一次コイルＬ１および二次コイルＬ２の各々のインダクタンス値をより大きくすることができる。なお、その他の配線パターン１２，１３，１６～１８についても、必要に応じてスパイラル形状に変更してもよい。
　また、本実施の形態においては配線パターンが形成されていない絶縁層３ｄを一次コイルＬ１内に追加することでギャップＧＡを形成する例について説明したが、ギャップＧＡの形成手法はこれに限定されない。
　たとえば、図３において、配線パターンが形成されていない絶縁層３ｄを追加する代わりに、配線パターン１４が形成された絶縁層３ｅの厚みを、他の絶縁層の２枚分相当の厚さにしてもよい。このようにしてもギャップＧＡを形成することができる。
　また、本実施の形態においてはギャップＧＡが一次コイルＬ１内に配置される例について説明したが、ギャップＧＡが配置されるコイルは一次コイルＬ１および二次コイルＬ２のどちらか一方であればよい。すなわち、ギャップＧＡは一次コイルＬ１内ではなく二次コイルＬ２内に配置されていてもよい。
　［実施の形態２］
　図１０は、本実施の形態２による電子部品１Ｃの回路図である。電子部品１Ｃは、上述の電子部品１に対してコンデンサＣｐ２，Ｃｂ１を追加したフィルタである。
　コンデンサＣｐ２は、外部端子Ｔ４と外部端子Ｔ３との間に接続される。外部端子Ｔ４は一次コイルＬ１と二次コイルＬ２との接続点Ｎ１に接続され、外部端子Ｔ３は接地（グランド）されている。したがって、コンデンサＣｐ２は、一次コイルＬ１と二次コイルＬ２との接続点Ｎ１と、グランドとの間に接続される。
　コンデンサＣｐ２は寄生インダクタンスを有しているが、一次コイルＬ１と二次コイルＬ２とが磁気結合することで生じる相互インダクタンスＭにより、寄生インダクタンスを打ち消すことができる。なお、相互インダクタンスＭは、結合係数ｋを用いて下記の式（１）で表わすことができる。
　　　Ｍ＝ｋ・√（Ｌ１・Ｌ２）　…（１）
　式（１）において、「Ｌ１」は一次コイルＬ１のインダクタンス値、「Ｌ２」は二次コイルＬ２のインダクタンス値である。
　コンデンサＣｂ１は、一次コイルＬ１および二次コイルＬ２に対して並列に接続される。具体的には、コンデンサＣｂ１は、外部端子Ｔ１と一次コイルＬ１との間の接続点Ｎ２と、外部端子Ｔ２と二次コイルＬ２との間の接続点Ｎ３との間に接続される。
　通常、一次コイルおよび二次コイルのインダクタンス値（Ｌ値）を調整するために各コイルの形状を変更すると、共振特性（Ｑ値）あるいは結合係数ｋも同時に変化してしまう。そのため、電子部品１Ｃのような相互インダクタンスＭを利用したフィルタなどを設計する際には、まず所望のＬ値およびＱ値が得られるように各コイルの形状を設計し、その後に所望の相互インダクタンス値が得られるように結合係数ｋを調整するという手法が採用される場合がある。このような設計手法が採用される場合には、上述の実施の形態１で説明したように、ギャップＧＡをコイル間ではなく一方のコイル内に配置することによって、各コイルのインダクタンス値をあまり変化させることなく、結合係数ｋを微細に調整することができる。
　図１１は、電子部品１Ｃの内部構成を示す分解平面図である。電子部品１Ｃにおいては、底面４から天面５までの間に、１１層分（１１枚分）の絶縁層６ａ～６ｋがこの順にＺ軸方向に積層される。
　電子部品１Ｃにおける一次コイルＬ１は、４つの絶縁層６ｅ～６ｈを積層することによって形成される。絶縁層６ｅ，６ｇ，６ｈの各々の上面には、３つの配線パターン２１～２３がそれぞれ形成される。絶縁層６ｆの上面には、配線パターンは形成されていない。すなわち、絶縁層６ｆによって一次コイルＬ１内にギャップＧＡが形成される。
　電子部品１Ｃにおける二次コイルＬ２は、３つの絶縁層６ｉ～６ｋを積層することによって形成される。絶縁層６ｉ～６ｋの各々の上面には、３つの配線パターン２４～２６がそれぞれ形成される。二次コイルＬ２内にはギャップＧＡは形成されない。
　なお、配線パターン２１～２６は、いずれも１周以上のループ状（スパイラル形状）を有している。
　さらに、一次コイルＬ１と底面４との間の領域には、コンデンサＣｐ２，Ｃｂ１を形成するための絶縁層６ａ～６ｃが配置されている。
　絶縁層６ａ，６ｃの各々の上面には平板状の容量電極３１，３４がそれぞれ形成され、絶縁層６ｂ，６ｄの各々の上面には平板状のグランド電極３２，３６がそれぞれ形成される。容量電極３１、グランド電極３２、容量電極３４、グランド電極３６の順に容量電極とグランド電極とが交互に積層されることによって、コンデンサＣｐ２が形成される。
　絶縁層６ｃの上面には容量電極３４とは別に容量電極３３が形成され、絶縁層６ｄの上面にはグランド電極３６とは別に容量電極３５が形成される。容量電極３３と容量電極３５とが積層されることによってコンデンサＣｂ１が形成される。
　以上のように、本実施の形態２による電子部品１Ｃ（フィルタ）においては、一次コイルＬ１内にギャップＧＡを設けることで結合係数ｋを微細に調整することができるため、フィルタとしての回路定数を微細に調整することができる。その結果、フィルタ特性の設計自由度を向上させることができる。
　なお、上述の実施の形態１，２では一次コイルＬ１の一端と二次コイルＬ２の一端とが外部端子（外部電極）で接続された例を示したが、一次コイルＬ１と二次コイルＬ２とは電気的に接続されておらず、例えばノンコネクト端子（ＮＣ）を利用して、４端子のトランスコイルであってもよい。配線パターンと外部端子との接続部分をコイル端部とし、コイル端部とコイル端部とを繋ぐひとまとまりのコイルをそれぞれ一次コイルＬ１、二次コイルＬ２とするようにしてもよい。
　今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１，１Ａ，１Ｂ，１Ｃ　電子部品、３　素体、３ａ～３ｊ，６ａ～６ｋ　絶縁層、４　底面、５　天面、６～９　側面、１１～１９，２１，２３～２６　配線パターン、３１，３３，３４，３５　容量電極、３２，３６　グランド電極、ＢＬ　境界、Ｃｂ１，Ｃｐ２　コンデンサ、ＧＡ　ギャップ、Ｌ１　一次コイル、Ｌ２　二次コイル、Ｔ１，Ｔ２，Ｔ３，Ｔ４　外部端子。

Claims (10)

  1. 　複数の絶縁層を積層して形成した絶縁性を有する素体と、
    　前記素体の内部に前記絶縁層を積層する積層方向に間隔を空けて配置され、互いに直列に接続される第１コイルおよび第２コイルとを備え、
    　前記第１コイルは、前記積層方向に間隔を空けて配置される複数の第１配線パターンを有し、
    　前記第２コイルは、
    　　前記積層方向に間隔を空けて配置される複数の第２配線パターンと、
    　　前記複数の第２配線パターンのうちの前記積層方向に隣り合う第２配線パターンによって挟まれる複数の領域のうちの少なくとも１つの領域に配置されるギャップとを含み、
    　前記ギャップの間隔は、前記ギャップを介さずに前記積層方向に隣り合う第２配線パターン間の距離よりも大きく、かつ、隣り合う第１配線パターン間の距離とは異なる、電子部品。
  2. 　前記ギャップの間隔は、隣り合う第１配線パターン間の距離よりも大きい、請求項１に記載の電子部品。
  3. 　前記ギャップの間隔は、隣り合う、前記第１コイルの第１配線パターンと前記第２コイルの第２配線パターンとの間の距離よりも大きい、請求項１または２に記載の電子部品。
  4. 　前記第１コイルの巻回軸は、前記積層方向から視た場合に、前記第２コイルの開口に含まれ、
    　前記第２コイルの巻回軸は、前記積層方向から視た場合に、前記第１コイルの開口に含まれる、請求項１～３のいずれかに記載の電子部品。
  5. 　前記複数の第１配線パターンおよび前記複数の第２配線パターンの各々は、前記積層方向から視た場合に、１周未満のループ状に形成されている、請求項１～４のいずれかに記載の電子部品。
  6. 　前記第１コイルと前記第２コイルとの隣接部分に最も近い第１配線パターンおよび第２配線パターンは、前記積層方向から視た場合に、１周以上のループ状に形成されており、
    　前記積層方向において前記隣接部分から最も離れた第１配線パターンおよび第２配線パターンは、前記積層方向から視た場合に、１周未満のループ状に形成されている、請求項１～５のいずれかに記載の電子部品。
  7. 　前記ギャップは、前記第２コイル内における、前記積層方向において前記第１コイルとは最も離れた前記第２配線パターンに隣接する位置に配置される、請求項１～６のいずれかに記載の電子部品。
  8. 　前記素体の表面に形成された第１外部端子、第２外部端子、第３外部端子を備え、
    　前記第１コイルの一端は前記第１外部端子と電気的に接続され、
    　前記第２コイルの一端は前記第２外部端子と電気的に接続され、
    　前記第１コイルの他端および前記第２コイルの他端は、前記第３外部端子と電気的に接続される、請求項１～７のいずれかに記載の電子部品。
  9. 　前記素体は、互いに対向する矩形状の底面および上面と、前記底面と前記上面とを接続する４つの側面とを有し、
    　前記積層方向から視た場合における前記素体の四隅にそれぞれ配置される４つの外部端子をさらに備え、
    　前記４つの外部端子の各々は、各々が配置される隅に接する底面および２つの側面に延在する、請求項１～６のいずれかに記載の電子部品。
  10. 　前記第１コイルと前記第２コイルとの接続点に接続される第１キャパシタと、
    　前記第１コイルおよび前記第２コイルに対して並列に接続される第２キャパシタとをさらに備える、請求項１～９のいずれかに記載の電子部品。
PCT/JP2023/002068 2022-02-17 2023-01-24 電子部品 WO2023157577A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-022961 2022-02-17
JP2022022961 2022-02-17

Publications (1)

Publication Number Publication Date
WO2023157577A1 true WO2023157577A1 (ja) 2023-08-24

Family

ID=87578287

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/002068 WO2023157577A1 (ja) 2022-02-17 2023-01-24 電子部品

Country Status (1)

Country Link
WO (1) WO2023157577A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11329844A (ja) * 1998-05-15 1999-11-30 Tokin Corp 積層型インピーダンス素子
JP2000195720A (ja) * 1998-10-22 2000-07-14 Taiyo Yuden Co Ltd 積層電子部品
WO2017110952A1 (ja) * 2015-12-24 2017-06-29 株式会社村田製作所 コイル内蔵部品
WO2018012400A1 (ja) * 2016-07-15 2018-01-18 株式会社村田製作所 高周波トランスおよび移相器
WO2021044848A1 (ja) * 2019-09-06 2021-03-11 株式会社村田製作所 フィルタ素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11329844A (ja) * 1998-05-15 1999-11-30 Tokin Corp 積層型インピーダンス素子
JP2000195720A (ja) * 1998-10-22 2000-07-14 Taiyo Yuden Co Ltd 積層電子部品
WO2017110952A1 (ja) * 2015-12-24 2017-06-29 株式会社村田製作所 コイル内蔵部品
WO2018012400A1 (ja) * 2016-07-15 2018-01-18 株式会社村田製作所 高周波トランスおよび移相器
WO2021044848A1 (ja) * 2019-09-06 2021-03-11 株式会社村田製作所 フィルタ素子

Similar Documents

Publication Publication Date Title
JP6801826B2 (ja) フィルタ素子
JP6500992B2 (ja) コイル内蔵部品
JP4650530B2 (ja) Ｌｃ複合部品
JPH0521325B2 (ja)
JP7322934B2 (ja) コイル部品および、これを含むフィルタ回路
CN109416970B (zh) 共模噪声滤波器
US20190260343A1 (en) Lc filter
CN110828103B (zh) 共模扼流圈
JP2012195332A (ja) コモンモードノイズフィルタ
JP3545701B2 (ja) コモンモードチョーク
WO2021044848A1 (ja) フィルタ素子
JPH09129447A (ja) 積層型インダクタ
KR100744203B1 (ko) 수동 부품
KR100644788B1 (ko) 적층 세라믹 전자부품
JP2009218756A (ja) 積層型バンドパスフィルタ
JP2018078450A (ja) 積層型フィルタ
WO2023157577A1 (ja) 電子部品
JP2682283B2 (ja) 積層チップｌｃフィルタのポール調整方法
JP2012182286A (ja) コイル部品
CN215896088U (zh) 滤波器电路模块、滤波器电路元件、滤波器电路以及通信装置
WO2023157666A1 (ja) インダクタ、およびインダクタを備えた電子部品
WO2023149279A1 (ja) 電子部品
WO2022244601A1 (ja) コイル部品
JP2001110638A (ja) 積層電子部品
WO2023153283A1 (ja) フィルタ装置、高周波モジュール、および通信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23756105

Country of ref document: EP

Kind code of ref document: A1