JP4093327B2 - 高周波部品およびその製造方法 - Google Patents
高周波部品およびその製造方法 Download PDFInfo
- Publication number
- JP4093327B2 JP4093327B2 JP26253797A JP26253797A JP4093327B2 JP 4093327 B2 JP4093327 B2 JP 4093327B2 JP 26253797 A JP26253797 A JP 26253797A JP 26253797 A JP26253797 A JP 26253797A JP 4093327 B2 JP4093327 B2 JP 4093327B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency component
- electrode
- external connection
- multilayer substrate
- ground electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Filters And Equalizers (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Coil Winding Methods And Apparatuses (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、携帯電話、自動車電話等の無線機器、あるいはその他の各種通信機器等の分野において使用される表面実装型の高周波部品とその製造方法に係り、特に電磁気的なシールド構造を有し、かつ小型化並びに小面積実装が可能な高周波部品とその製造方法に関する。
【０００２】
【従来の技術】
従来の表面実装型高周波部品のうち、小型化を図ったものとして、特開平５−２５９７０３号や、特開平７−３３６１７６号等がある。これらは面実装可能なローパスフィルタの構造について開示しており、ストリップラインを多層基板内に形成すると共に、シールド機能を持たせた構造である。
【０００３】
これらの高周波部品は、基本的に図６（Ａ）の外観図と、図６（Ａ）のＸ−Ｘ断面図である図６（Ｂ）によって表現される。図６（Ａ）、（Ｂ）においては、ストリップラインの代わりに旋回パターンを使ったコイルパターンを用いて構成された高周波部品として説明する。図６（Ａ）、（Ｂ）において、１は多層基板でなる高周波部品、２は高周波部品１の側面に設けた外部接続電極、３は高周波部品の積層方向の一方の側に設けた接地電極、６は積層方向の他方の側に設けた接地電極、４はコイル部、５はコンデンサ部であり、該コイル部４とコンデンサ部５はそれぞれこれらの接地電極３、６の間にスペース層（層内の殆どの領域に導体が設けられていない層）７、８を介在させて設けられる。
【０００４】
この高周波部品１は、上下に接地電極３、６を設けることにより、外部からの電磁気的な影響を防ぐシールド構造を実現している。また、コンデンサ部５は、接地電極６の導体パターンをコンデンサの接地する側の電極として利用している。一方、コイル部４は、高周波部品１の積層方向の下側のコンデンサ部５と、上側の接地電極３との間にスペース層７、８を介在させることにより、コイル部４のＱが低下しない構造としている。
【０００５】
このように高周波部品１は構成されており、携帯電話等の高周波回路内で使用される際、高周波回路内での磁気的な環境の変化に影響されることなく、動作させることが可能となる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した従来の高周波部品には次のような課題があった。まず、高周波部品１は積層方向で上下双方の最外層付近に接地電極３、６が形成されているが、高周波部品１の内、コイル部４についてはコイルのＱが低下しないようにするために、コイル部４が形成される層の両側に十分なスペース層７、８を形成する必要がある。
【０００７】
一般にコイルの場合、コイルを形成する旋回導体パターンを積層方向で上側ないし下側から覆う形で導体パターンを形成するとコイルの有するインダクタンス値が変化する。そのため、インダクタンスの低下分を補うために、前記コイルを形成する旋回導体パターンの径を大きくするか、あるいは旋回数を増やす必要があり、このことはすなわち、旋回する導体の長さを長くすることにつながる。
【０００８】
しかしながら、前記コイルの長さを長くすることは、前記コイルの有する実抵抗値が増大することにつながり、それ故前記コイルのＱは低下する。前記Ｑの低下は高周波部品１の例えば挿入損失等の電気特性を悪化させる原因となる。
【０００９】
従って、前記スペース層７、８は厚めに設計する必要があり、このことが従来の高周波部品１の薄型化を困難にしていた。
【００１０】
さらに、スペース層７、８により高周波部品１の厚みが大きくなることにより、その厚みが高周波部品１の縦横の寸法の内の一方の寸法とほぼ同等ないしは厚みの方が大きくなる可能性がでてくる。このように、部品１の厚みが縦横の寸法の内の一方の寸法と同等ないしは厚みの方が大きくなると、部品１がマザーボードに搭載される際、マウンターによるマザーボードへのマウント時の衝撃で部品１が転倒しやすくなる。すなわち、搭載部品としての実装安定性が低下する。このため、製造現場において、部品実装工程でマウンターにより部品の搭載を行った後に手作業による半田付け後の手直しが必要となり、量産効率が低下する。このような理由から、量産効率を低下させずにすむためには、部品１の厚みに対して部品１の縦横の寸法を小さくすることはできず、厚みの限界が小型化の限界を意味していた。
【００１１】
一方、近年においては、チップサイズ実装対応のチップ部品の要求が出てきている。従来の表面実装対応のチップ部品は、チップ部品の側面に形成された電極によりマザーボード上の電極と半田接続される。このため、前記半田接続では半田のフィレット（チップ部品の側面電極からマザーボード上の電極との間にできる半田のせり上がり）が生じる。従って、従来のチップ部品をマザーボードに搭載する際には、前記半田のフィレットのための面積（通常１個のチップ部品に複数箇所必要）と前記チップ部品を搭載する側から見た大きさの面積の双方が前記チップ部品搭載のために実装面積として設計する必要があった。
【００１２】
なお、図６（Ｂ）に示すように、側面の外部接続電極２の一部が高周波部品１上面および底面に入り込む部分２ａを利用してチップサイズ実装を行うこともできなくはないが、この入り込んだ部分２ａは電極形状が小さい上に、側面の外部接続電極２に付加的にできるものであるため、その形状自体も不安定になりやすい。また、入り込んだ部分２ａはその電極形状が小さいため、高周波部品１をマザーボードに実装した際、高周波部品１はマザーボードに対して十分な固着強度を得ることができない。
【００１３】
本発明は、上記問題点に鑑み、高周波部品の小型化に際し、前記高周波部品の縦横寸法の内の短い方の寸法が同等になるかあるいは超えることを回避し、これにより高周波部品の実装の安定性を確保すると共に、部品外部からの電磁気的影響を受けないシールド構造を有し、さらに小面積実装、すなわちチップサイズ実装を可能とした構造の高周波部品およびその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この目的を達成するため、本発明の高周波部品は、内部に導体パターンで形成された受動素子を有する多層基板を用いた高周波部品であって、
前記高周波部品のマザーボードに対面する一方の表面のみにマザーボード実装用の外部接続電極を設けると共に、
前記高周波部品の内部でかつ前記外部接続電極が設けられた面の反対側となる面近傍のみに接地電極を設けた
ことを特徴とする（請求項１）。
【００１５】
また、本発明の高周波部品は、前記高周波部品に複数形成された前記外部接続電極の少なくとも何れか一つはスルーホール電極を介して前記受動素子及び前記接地電極と接続した
ことを特徴とする（請求項２）。
【００１６】
また、本発明の高周波部品は、前記多層基板内の受動素子により、フィルタ、カプラ、フェイズシフタのいずれかの機能またはこれらを複合した機能を持たせた
ことを特徴とする（請求項３）。
【００１７】
また、本発明の高周波部品は、多層基板内の受動素子のうち、コンデンサは、前記高周波部品を構成する多層基板の積層方向で前記接地電極がある側に偏在させ、かつ前記接地電極をコンデンサ電極の一部として用いた
ことを特徴とする（請求項４）。
【００１８】
また、本発明の高周波部品は、多層基板内の受動素子のうち、インダクタンス素子は、多層基板の積層方向で前記外部接続電極が形成される側に偏在させて設けた
ことを特徴とする（請求項５）。
【００１９】
また、本発明の高周波部品は、前記外部接続電極を形成する導体パターンは、前記インダクタンス素子を形成するパターンに対し、積層方向での重なりを回避して形成した
ことを特徴とする（請求項６）。
【００２０】
また、本発明の高周波部品は、高周波部品の表面の外部接続電極上に半田バンプを形成した
ことを特徴とする（請求項７）。
【００２１】
本発明による高周波部品の製造方法は、請求項１の高周波部品を製造する方法であって、
前記高周波部品の接地電極が形成された層が前記多層基板の積層方向で前記接地電極が露出しない一方の最外層となり、かつ、前記高周波部品の外部接続電極が形成された層が前記多層基板の積層方向で前記外部接続電極が露出する他方の最外層となるように導体と基板材料とを積層する
ことを特徴とする（請求項８）。
【００２２】
【作用】
本発明の電子部品は、多層基板の一方の表面のみに設けた外部接続電極をマザーボード上の電極に接続し、接地電極を設ける側を上にして実装する。ここで、近年の高周波回路部においては、搭載部品が小型化して来ているため、マザーボードの部品実装面における搭載部品の下に電極パターンを通すことは殆ど行われなくなって来ており、そのため、マザーボード側から搭載部品が直接電磁気的影響を受けるといったことは殆どなくなる。
【００２３】
このような状況により、本発明の高周波部品のように、マザーボードに搭載した場合に上側となる側にのみ接地電極を設けたシールド構造をとっても、従来のように、上下両側に接地電極を設けた場合と同等なシールド機能を発揮することが可能である。
【００２４】
また、本発明の高周波部品は外部接続電極を設けた一方の表面には接地電極を設けていないため、外部接続電極側を設けた側にコイル部を設ければ、コイル部はコンデンサ部とのみ十分な距離を確保すれば良いことになる。このことにより、コイル部の上下層に十分がスペースを確保していた構成に比べると、極めて薄型化した設計が可能となる。
【００２５】
以上により、高周波部品の厚みを薄型化し、かつコイル部のコイルのＱの低下を回避することが可能となることにより、さらなる高周波部品の形状の小型化が可能となる。
【００２６】
さらに、マザーボードに高周波部品を実装した状態においては、外部接続電極が高周波部品の底面部に安定して設けられるため、前記したチップサイズ実装に対応することが可能となる。
【００２７】
一方、本発明による高周波部品の製造方法においては、シート法による場合、多層基板を構成する各シート上に電極パターンを形成した後、これらのシートを積層成形して多層基板を得るが、外部接続電極が形成される面が積層時に多層基板上に露出する側となり、接地電極が多層基板上に露出しない側となるように各層のシートを積層することにより、外部接続電極と、接地電極の保護層とが積層と同時に形成されるので、積層後にこれらを改めて形成する必要がない。
【００２８】
【発明の実施の形態】
図３（Ａ）は本発明の高周波部品を説明する上での参考例を示す外観図、図１（Ａ）は図３（Ａ）のＹ−Ｙ断面図、図１（Ｂ）はその等価回路図、図２は本参考例の高周波部品の積層構造を示す斜視図である。図１〜図３において、高周波部品１０は、シート法あるいはスクリーン印刷法によりセラミックや樹脂からなる基板材料と導体とを積層してなる多層基板１１からなり、該多層基板１１の一方の表面に外部接続電極１５−１〜１５−４を有し、かつ、多層基板１１の外部接続電極１５−１〜１５−４が設けられた面の反対側となる面近傍でかつ高周波部品１０の内部に接地電極１２を設けてなる。
【００２９】
本参考例の高周波部品は、多層基板内に、コンデンサ部１３を、前記高周波部品を構成する多層基板１１の積層方向で接地電極１２がある側に偏在させ、かつ接地電極１２をコンデンサ電極の一部として設けている。
【００３０】
また、コイル部１４からなるインダクタンス素子は、多層基板１１の積層方向で外部接続電極１５−１〜１５−４が形成される側に偏在させて設けている。コンデンサ部１３とコイル部１４との間には、導体層を含まないスペース層１６を介在させる。
【００３１】
外部接続電極１５−１〜１５−４を形成する導体パターンは、インダクタンス素子を形成するコイル部１４の導体パターンに対し、積層方向に見てΔＬで示す間隔を有することにより、積層方向での重なりを回避して形成している。
【００３２】
本参考例の高周波部品は、図１（Ｂ）に示すように、コイル部１４により構成されるインダクタンス素子１０３と、コンデンサ部１３に形成されるコンデンサ１０４、１０５、１０６とによりローパスフィルタを構成するものについて示す。端子１０１、１０２は多層基板１１上に複数個形成される外部接続電極１５−１、１５−２として構成される。
【００３３】
図３の積層構造をシート法により実現する場合について説明する。前記多層基板１１は各層を構成するシート２０−１〜２０−９により構成され、最上部のシート２０−１上には、外部接続電極１５−１〜１５−４がそれぞれシート２０−１の端部に露出する形で形成されている。外部接続電極１５−１〜１５−４の内、１５−１、１５−２は図１（Ｂ）に示した入出力端子１０１、１０２となり、１５−３、１５−４は接地端子となる。
【００３４】
シート２０−２〜２０−４上にはコイル部１４が以下に説明するようにヘリカル形状に構成されている。すなわち、本参考例においては、コイル１０３はシート２０−２〜２０−４上のコ字形の電極２２、２４、２６により形成されており、コ字形の電極２２の一端は、シート２０−２の端部３５に露出し、他端はシート２０−２を貫通するスルーホール電極２３に接続する。該スルーホール電極２３は、次層のシート２０−３上のコ字形の電極２４の一端に接続し、該電極２４の他端は、シート２０−３を貫通するスルーホール電極２５を介して、次層のシート２０−４上のコ字形電極２６の一端に接続する。該コ字形電極２６の他端３６は、シート２０−４の端部に露出させる。
【００３５】
次層のシート２０−５およびその次層のシート２０−６には電極パターンは形成されておらず、上記したシート２０−２〜２０−４に形成されたコイル１０３のＱの低下を防ぐためのスペース層１６を構成する。
【００３６】
シート２０−７〜２０−９上にはコンデンサ１０４、１０５、１０６が以下に説明するように構成されている。最下層のシート２０−９上にはその略全面を覆う接地電極１２が形成され、その上のシート２０−８上には該シート２０−８を誘電体層として前記接地電極１２と対向する電極２８、２９が形成され、これらの電極２８、２９が接地電極１２に対向することにより、それぞれコンデンサ１０５、１０６が構成される。
【００３７】
さらに、前記電極２８、２９はその上のシート２０−７上に形成された電極２７に、該シート２０−７を誘電体層としてそれぞれ対向し、コンデンサ１０４を構成する。この場合、コンデンサ１０４の容量は、前記電極２８と２７により構成されるコンデンサと、前記電極２９と２７とにより構成されるコンデンサとの合成容量となる。前記接地電極１２は、シート２０−９上の引き出し電極３３、３４によりシート２０−９の端部に露出させている。また、電極２８、２９はシート２０−８上の引き出し電極３０、３１によりシート２０−８の端部に露出させている。
【００３８】
上記した各シート２０−１〜２０−９を積層して多層基板１１となる。前記多層基板１１の各シート２０−１〜２０−９で端部まで導出された部分を多層基板の１１の側面部で導通を得るために、図３（Ａ）の外観図にも示すように、側面にも電極４１〜４４を設け、該側面電極４１〜４４を高周波回路の一部（接続回路）として構成する。
【００３９】
側面電極４１は、前記外部接続電極１５−１と、コイル部１４の電極２２の一端３５と、コンデンサ電極２８の引き出し電極３０とを接続する。側面電極４２は、外部接続電極１５−２と、コイル部１４の電極２６の一端３６と、コンデンサ電極２９の引き出し電極３１とを接続する。側面電極４３は、外部接続電極１５−３と、接地電極１２の引き出し電極３４とを接続する。側面電極４４は、外部接続電極１５−４と、接地電極１２の引き出し電極３３とを接続する。
【００４０】
このように構成した高周波部品１０は、図３（Ｂ）に示すように、外部接続電極１５−１〜１５−４をマザーボード６０側（下側）にし、接地電極１２側をマザーボード６０の反対側（上側）にして、マザーボード６０上の電極６１、６３に、外部接続電極１５−３、１５−４を半田６２、６４により接続し、かつ高周波部品１１をマザーボード６０に固定する。外部接続電極１５−１、１５−２も同様にマザーボード６０上の別の電極に固定する。
【００４１】
このように、表面に形成した外部接続電極１５−１〜１５−４をマザーボード６０に半田等で固定することにより、図３（Ｂ）から理解されるように、搭載部品の面積で実装可能なチップサイズ実装が実現される。
【００４２】
さらに、チップサイズ実装を良好に行わせるために、図３（Ａ）に６５で示すように、外部接続電極１５−１〜１５−４の表面に半田バンプ（盛り上り状の半田）を付着させることが可能である。半田バンプ６５を設けてくことにより、実装が容易となる。尚、前記半田バンプの形成方法としては、半田マスクによりペースト半田を外部接続電極１５−１〜１５−４に印刷し、半田リフロー炉を通過させて形成することが可能である。また、蒸着法を用いて半田を外部接続電極１５−１〜１５−４に付着させ、その後半田リフロー炉を通過させて形成することも可能である。
【００４３】
次に上記高周波部品１０の好ましい製造方法について説明する。本発明による高周波部品１０を製造する場合、厚膜形成技術を用いたセラミック多層基板１１を使用することが好ましい。すなわち、前記した各シート２０−１〜２０−９にセラミックシートを用い、該電極パターンは導体ペーストを厚膜印刷等で形成することが好ましい。
【００４４】
この場合、本発明に係る高周波部品の製造方法においては、前記したシート面と形成する導体の関係およびシートの積層方向については上述した参考例の構造と同一の関係とすることが好ましい。すなわち、高周波部品１０を構成する多層基板１１の各層２０−１〜２０−９のセラミックグリーンシートにそれぞれ厚膜電極パターンを形成した面を上にして積層し、その際、外部接続電極１５−１〜１５−４が形成される面が積層時に多層基板１１上に露出する側となり、接地電極１２が多層基板１１上に露出しない側になるようにする。そして、前記各シートは熱プレスにより積層一体化され、脱バインダーを行い、焼成炉においてセラミックと導体を同時に焼成することが好ましい。これにより、焼成後に別の外部接続電極を形成したり接地電極１２の保護層１７を形成する必要がなくなる。
【００４５】
しかしながら、この状態では多層基板１１に形成されている外部接続電極１５−１〜１５−４は半田が付着しにくい。これは、多層基板１１の素地であるセラミックと外部接続電極１５−１〜１５−４との接着強度を向上させるために、前記外部接続電極１５−１〜１５−４を形成するための導体ペースト中にガラスフリットが入っているためである。さらに、上述したように、導体とセラミックとを同時焼成する場合には、それぞれの材料の焼成時の収縮度合いを合わせるためにも前記ガラスフリットが必要となる。そのため、焼成後の多層基板１１の外部接続電極１５−１〜１５−４の表面はガラスと導体とが入り混じった状態となり、半田が付着しにくい状態となる。このため、このような導体表面に対してメッキを行って半田付け性を改善させている。
【００４６】
本参考例の高周波部品の製造方法においても前述のごとく多層基板１１の外部接続電極１５−１〜１５−４に対して半田付け性を改善するためのメッキを行うが、そのメッキ作業は側面電極４１〜４４を形成した後に側面電極４１〜４４も含めて行う。なお、側面電極４１〜４４形成については、導体ペーストを付着後、焼成焼き付けによって形成してもよく、また、蒸着やスパッタリングにより形成してもよい。また、高周波部品１０の特性に問題がなければ樹脂系導体を側面電極４１〜４４に用いてもよい。
【００４７】
このような側面電極４１〜４４を設けることにより、底部のみの電極１５−１〜１５−４のみの電極による半田付けによるチップサイズ実装方法のみならず、従来より行われている側面電極による半田付け実装方法となる表面実装にも対応することが可能となり、適用範囲を拡げることができる。
【００４８】
外部接続電極１５−１〜１５−４や側面電極４１〜４４のメッキ処理については、湿式のみならず、蒸着やスパッタリングのような乾式メッキを行ってもよい。湿式を用いた場合、電解中で行うバレルメッキが良好である。このメッキ作業は、前記高周波部品１０の側面および底面に設けられた焼結導体の表面状態を良好にする銅メッキを行い、次に半田による電極の溶解を防ぐ（耐半田食われ性）ためのニッケルメッキを行い、さらに半田の付着性を良好にするための錫メッキを行うという順序で行うことが好ましい。
【００４９】
上記参考例においては、多層基板１１の側面に電極４１〜４４を設けて、高周波部品１０の回路の配線の一部を構成したが、本発明においては、その一実施例である図４の積層構造図に示すように、側面電極４１〜４４を用いずに、スルーホール電極７０〜７３により回路の配線を行う。
【００５０】
図４において、スルーホール電極７０はシート２０−１〜２０−７に連続させて設けたものであり、前記外部接続電極１５−１と、コイル部１４の電極２２の一端と、コンデンサ電極２８とを接続する。スルーホール電極７１はシート２０−１〜２０−７に連続させて設けたものであり、外部接続電極１５−２と、コイル部１４の電極２６の一端と、コンデンサ電極２９とを接続する。スルーホール電極７２はシート２０−１〜２０−８に連続させて設けたものであり、外部接続電極１５−３と、接地電極１２とを接続する。スルーホール電極７３はシート２０−１〜２０−８に連続させて設けたものであり、外部接続電極１５−４と、接地電極１２とを接続する。
【００５１】
図５（Ａ）、（Ｂ）はそれぞれ図４の積層構造を有する高周波部品について、外部接続電極１５−１〜１５−４を上側、下側にしてそれぞれ示す。
【００５２】
上記実施例においては、ヘリカル型のコイルをローパスフィルタのインダクタンスとして用いているが、前記コイルは同一平面上で渦巻き状に形成されるスパイラル形状であってもよい。また、インダクタンス素子としてマイクロストリップ線路等の線路素子を用いてもよい。この場合、前記線路素子と接地電極との距離が小さくなると線路インピーダンスが小さくなることにより線路素子のＱが低下するため、本発明の構成の如く、接地電極と線路素子であるマイクロストリップラインの距離を十分とれる構成が適している。
【００５３】
また、上記実施例においては、ローパスフィルタの例をあげて説明したが、本発明は、フィルタ以外に、インダクタンス素子とコンデンサからなるカプラやフェイズシフタとしての機能を発揮するか、あるいはこれらを複合した機能を発揮するものを実現することができる。
【００５４】
また、上記実施例においては、セラミックグリーンシートに導体ペーストを使って印刷法により導体パターンを形成し、それらを積層するシート積層法で高周波部品を製造しているが、誘電体部分となるセラミックも塗料化して、全て印刷法によって積層する印刷積層法を用いても本発明に係る高周波部品の製造は可能である。
【００５５】
【発明の効果】
請求項１、２によれば、高周波部品の一方の表面のみに外部接続電極を有すると共に、前記高周波部品の外部接続電極が設けられた面の反対側となる面の近傍でかつ高周波部品の内部に接地電極を設けたので、部品の小型化により部品の下に導体パターンを設けない近年の状況においては、従来のシールド構造と同等のシールド効果が得られる。また、外部接続電極を設けた側には接地電極を設けないことにより、部品形状の小型化が可能で、チップサイズ実装が可能な高周波部品が提供できる。
【００５６】
請求項３によれば、前記多層基板内の受動素子により、フィルタ、カプラ、フェイズシフタのいずれかの機能またはこれらを複合した機能を持たせたものであり、これらの小型化、チップサイズ実装が可能となる。
【００５７】
請求項４によれば、多層基板内の受動素子のうち、コンデンサは、前記高周波部品を構成する多層基板の積層方向で接地電極がある側に偏在させ、かつ接地電極をコンデンサの一部として設けたので、多層基板内のスペースにおけるパターンの利用効率が向上し、部品のさらなる小型化が可能となる。
【００５８】
請求項５によれば、多層基板内の受動素子のうち、インダクタンス素子は、多層基板の積層方向で接地電極のない外部接続電極が形成される側に偏在させて設けたので、接地電極までの距離を十分確保できるため、インダクタンス素子のＱの低下を防ぎ、高周波部品の良好な特性を発現できる。
【００５９】
請求項６によれば、前記外部接続電極を形成する導体パターンを、前記インダクタンス素子を形成するパターンに対し、積層方向での重なりを回避して形成したので、インダクタンス素子のＱの低下を防止することができる。
【００６０】
請求項７によれば、高周波部品の表面の外部接続電極上に半田バンプを形成したので、高周波部品のマザーボードへの半田付けが容易となる。
【００６１】
請求項８によれば、高周波部品の接地電極が形成された層が前記多層基板の積層方向で前記接地電極が露出しない一方の最外層となり、かつ、前記高周波部品の外部接続電極が形成された層が前記多層基板の積層方向で前記外部接続電極が露出する他方の最外層となるように導体と基体材料とを積層することにより、高周波部品を製造するため、電極パターンは積層前の個々のグリーンシート等の基板材料層に対して形成するだけでよく、積層後に改めて電極パターンを高周波部品の積層方向の面に形成する必要がない。また、高周波部品のシールド電極となる接地電極には外部に対する保護層も同時に形成され、積層後に保護層を設ける必要がなく、工程数が少なくてすむ。
【図面の簡単な説明】
【図１】 （Ａ）は本発明による高周波部品を説明する上での参考例を示す図３（Ａ）のＹ−Ｙ断面図、（Ｂ）は本発明の高周波部品により実現される回路の一例であるローパスフィルタを示す等価回路図である。
【図２】 本発明の高周波部品の参考例を示す積層構造図である。
【図３】 （Ａ）は本参考例の外観図、（Ｂ）は（Ａ）のＹ−Ｙ線に沿って示すマザーボードへの実装断面図である。
【図４】 本発明の高周波部品の一実施例を示す積層構造図である。
【図５】 （Ａ）、（Ｂ）はそれぞれ図４の実施例において、外部接続電極を上、下にして示す外観図である。
【図６】 （Ａ）は従来の高周波部品の外観図、（Ｂ）は（Ａ）のＸ−Ｘ断面図である。
【符号の説明】
１０：高周波部品、１１：多層基板、１２：接地電極、１３：コンデンサ部、１４：コイル部、１５−１〜１５−４：外部接続電極、１６：スペース層、２０−１〜２０−９：シート、２２、２４、２６：コイルの電極、２３、２５：スルーホール電極、２７〜２９：コンデンサ電極、４１〜４４：側面電極、６０：マザーボード、６１、６３：電極、６２、６４：半田、７０〜７３：スルーホール電極、１０１、１０２：端子、１０３：インダクタンス素子、１０４〜１０６：コンデンサ
【発明の属する技術分野】
本発明は、携帯電話、自動車電話等の無線機器、あるいはその他の各種通信機器等の分野において使用される表面実装型の高周波部品とその製造方法に係り、特に電磁気的なシールド構造を有し、かつ小型化並びに小面積実装が可能な高周波部品とその製造方法に関する。
【０００２】
【従来の技術】
従来の表面実装型高周波部品のうち、小型化を図ったものとして、特開平５−２５９７０３号や、特開平７−３３６１７６号等がある。これらは面実装可能なローパスフィルタの構造について開示しており、ストリップラインを多層基板内に形成すると共に、シールド機能を持たせた構造である。
【０００３】
これらの高周波部品は、基本的に図６（Ａ）の外観図と、図６（Ａ）のＸ−Ｘ断面図である図６（Ｂ）によって表現される。図６（Ａ）、（Ｂ）においては、ストリップラインの代わりに旋回パターンを使ったコイルパターンを用いて構成された高周波部品として説明する。図６（Ａ）、（Ｂ）において、１は多層基板でなる高周波部品、２は高周波部品１の側面に設けた外部接続電極、３は高周波部品の積層方向の一方の側に設けた接地電極、６は積層方向の他方の側に設けた接地電極、４はコイル部、５はコンデンサ部であり、該コイル部４とコンデンサ部５はそれぞれこれらの接地電極３、６の間にスペース層（層内の殆どの領域に導体が設けられていない層）７、８を介在させて設けられる。
【０００４】
この高周波部品１は、上下に接地電極３、６を設けることにより、外部からの電磁気的な影響を防ぐシールド構造を実現している。また、コンデンサ部５は、接地電極６の導体パターンをコンデンサの接地する側の電極として利用している。一方、コイル部４は、高周波部品１の積層方向の下側のコンデンサ部５と、上側の接地電極３との間にスペース層７、８を介在させることにより、コイル部４のＱが低下しない構造としている。
【０００５】
このように高周波部品１は構成されており、携帯電話等の高周波回路内で使用される際、高周波回路内での磁気的な環境の変化に影響されることなく、動作させることが可能となる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記した従来の高周波部品には次のような課題があった。まず、高周波部品１は積層方向で上下双方の最外層付近に接地電極３、６が形成されているが、高周波部品１の内、コイル部４についてはコイルのＱが低下しないようにするために、コイル部４が形成される層の両側に十分なスペース層７、８を形成する必要がある。
【０００７】
一般にコイルの場合、コイルを形成する旋回導体パターンを積層方向で上側ないし下側から覆う形で導体パターンを形成するとコイルの有するインダクタンス値が変化する。そのため、インダクタンスの低下分を補うために、前記コイルを形成する旋回導体パターンの径を大きくするか、あるいは旋回数を増やす必要があり、このことはすなわち、旋回する導体の長さを長くすることにつながる。
【０００８】
しかしながら、前記コイルの長さを長くすることは、前記コイルの有する実抵抗値が増大することにつながり、それ故前記コイルのＱは低下する。前記Ｑの低下は高周波部品１の例えば挿入損失等の電気特性を悪化させる原因となる。
【０００９】
従って、前記スペース層７、８は厚めに設計する必要があり、このことが従来の高周波部品１の薄型化を困難にしていた。
【００１０】
さらに、スペース層７、８により高周波部品１の厚みが大きくなることにより、その厚みが高周波部品１の縦横の寸法の内の一方の寸法とほぼ同等ないしは厚みの方が大きくなる可能性がでてくる。このように、部品１の厚みが縦横の寸法の内の一方の寸法と同等ないしは厚みの方が大きくなると、部品１がマザーボードに搭載される際、マウンターによるマザーボードへのマウント時の衝撃で部品１が転倒しやすくなる。すなわち、搭載部品としての実装安定性が低下する。このため、製造現場において、部品実装工程でマウンターにより部品の搭載を行った後に手作業による半田付け後の手直しが必要となり、量産効率が低下する。このような理由から、量産効率を低下させずにすむためには、部品１の厚みに対して部品１の縦横の寸法を小さくすることはできず、厚みの限界が小型化の限界を意味していた。
【００１１】
一方、近年においては、チップサイズ実装対応のチップ部品の要求が出てきている。従来の表面実装対応のチップ部品は、チップ部品の側面に形成された電極によりマザーボード上の電極と半田接続される。このため、前記半田接続では半田のフィレット（チップ部品の側面電極からマザーボード上の電極との間にできる半田のせり上がり）が生じる。従って、従来のチップ部品をマザーボードに搭載する際には、前記半田のフィレットのための面積（通常１個のチップ部品に複数箇所必要）と前記チップ部品を搭載する側から見た大きさの面積の双方が前記チップ部品搭載のために実装面積として設計する必要があった。
【００１２】
なお、図６（Ｂ）に示すように、側面の外部接続電極２の一部が高周波部品１上面および底面に入り込む部分２ａを利用してチップサイズ実装を行うこともできなくはないが、この入り込んだ部分２ａは電極形状が小さい上に、側面の外部接続電極２に付加的にできるものであるため、その形状自体も不安定になりやすい。また、入り込んだ部分２ａはその電極形状が小さいため、高周波部品１をマザーボードに実装した際、高周波部品１はマザーボードに対して十分な固着強度を得ることができない。
【００１３】
本発明は、上記問題点に鑑み、高周波部品の小型化に際し、前記高周波部品の縦横寸法の内の短い方の寸法が同等になるかあるいは超えることを回避し、これにより高周波部品の実装の安定性を確保すると共に、部品外部からの電磁気的影響を受けないシールド構造を有し、さらに小面積実装、すなわちチップサイズ実装を可能とした構造の高周波部品およびその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この目的を達成するため、本発明の高周波部品は、内部に導体パターンで形成された受動素子を有する多層基板を用いた高周波部品であって、
前記高周波部品のマザーボードに対面する一方の表面のみにマザーボード実装用の外部接続電極を設けると共に、
前記高周波部品の内部でかつ前記外部接続電極が設けられた面の反対側となる面近傍のみに接地電極を設けた
ことを特徴とする（請求項１）。
【００１５】
また、本発明の高周波部品は、前記高周波部品に複数形成された前記外部接続電極の少なくとも何れか一つはスルーホール電極を介して前記受動素子及び前記接地電極と接続した
ことを特徴とする（請求項２）。
【００１６】
また、本発明の高周波部品は、前記多層基板内の受動素子により、フィルタ、カプラ、フェイズシフタのいずれかの機能またはこれらを複合した機能を持たせた
ことを特徴とする（請求項３）。
【００１７】
また、本発明の高周波部品は、多層基板内の受動素子のうち、コンデンサは、前記高周波部品を構成する多層基板の積層方向で前記接地電極がある側に偏在させ、かつ前記接地電極をコンデンサ電極の一部として用いた
ことを特徴とする（請求項４）。
【００１８】
また、本発明の高周波部品は、多層基板内の受動素子のうち、インダクタンス素子は、多層基板の積層方向で前記外部接続電極が形成される側に偏在させて設けた
ことを特徴とする（請求項５）。
【００１９】
また、本発明の高周波部品は、前記外部接続電極を形成する導体パターンは、前記インダクタンス素子を形成するパターンに対し、積層方向での重なりを回避して形成した
ことを特徴とする（請求項６）。
【００２０】
また、本発明の高周波部品は、高周波部品の表面の外部接続電極上に半田バンプを形成した
ことを特徴とする（請求項７）。
【００２１】
本発明による高周波部品の製造方法は、請求項１の高周波部品を製造する方法であって、
前記高周波部品の接地電極が形成された層が前記多層基板の積層方向で前記接地電極が露出しない一方の最外層となり、かつ、前記高周波部品の外部接続電極が形成された層が前記多層基板の積層方向で前記外部接続電極が露出する他方の最外層となるように導体と基板材料とを積層する
ことを特徴とする（請求項８）。
【００２２】
【作用】
本発明の電子部品は、多層基板の一方の表面のみに設けた外部接続電極をマザーボード上の電極に接続し、接地電極を設ける側を上にして実装する。ここで、近年の高周波回路部においては、搭載部品が小型化して来ているため、マザーボードの部品実装面における搭載部品の下に電極パターンを通すことは殆ど行われなくなって来ており、そのため、マザーボード側から搭載部品が直接電磁気的影響を受けるといったことは殆どなくなる。
【００２３】
このような状況により、本発明の高周波部品のように、マザーボードに搭載した場合に上側となる側にのみ接地電極を設けたシールド構造をとっても、従来のように、上下両側に接地電極を設けた場合と同等なシールド機能を発揮することが可能である。
【００２４】
また、本発明の高周波部品は外部接続電極を設けた一方の表面には接地電極を設けていないため、外部接続電極側を設けた側にコイル部を設ければ、コイル部はコンデンサ部とのみ十分な距離を確保すれば良いことになる。このことにより、コイル部の上下層に十分がスペースを確保していた構成に比べると、極めて薄型化した設計が可能となる。
【００２５】
以上により、高周波部品の厚みを薄型化し、かつコイル部のコイルのＱの低下を回避することが可能となることにより、さらなる高周波部品の形状の小型化が可能となる。
【００２６】
さらに、マザーボードに高周波部品を実装した状態においては、外部接続電極が高周波部品の底面部に安定して設けられるため、前記したチップサイズ実装に対応することが可能となる。
【００２７】
一方、本発明による高周波部品の製造方法においては、シート法による場合、多層基板を構成する各シート上に電極パターンを形成した後、これらのシートを積層成形して多層基板を得るが、外部接続電極が形成される面が積層時に多層基板上に露出する側となり、接地電極が多層基板上に露出しない側となるように各層のシートを積層することにより、外部接続電極と、接地電極の保護層とが積層と同時に形成されるので、積層後にこれらを改めて形成する必要がない。
【００２８】
【発明の実施の形態】
図３（Ａ）は本発明の高周波部品を説明する上での参考例を示す外観図、図１（Ａ）は図３（Ａ）のＹ−Ｙ断面図、図１（Ｂ）はその等価回路図、図２は本参考例の高周波部品の積層構造を示す斜視図である。図１〜図３において、高周波部品１０は、シート法あるいはスクリーン印刷法によりセラミックや樹脂からなる基板材料と導体とを積層してなる多層基板１１からなり、該多層基板１１の一方の表面に外部接続電極１５−１〜１５−４を有し、かつ、多層基板１１の外部接続電極１５−１〜１５−４が設けられた面の反対側となる面近傍でかつ高周波部品１０の内部に接地電極１２を設けてなる。
【００２９】
本参考例の高周波部品は、多層基板内に、コンデンサ部１３を、前記高周波部品を構成する多層基板１１の積層方向で接地電極１２がある側に偏在させ、かつ接地電極１２をコンデンサ電極の一部として設けている。
【００３０】
また、コイル部１４からなるインダクタンス素子は、多層基板１１の積層方向で外部接続電極１５−１〜１５−４が形成される側に偏在させて設けている。コンデンサ部１３とコイル部１４との間には、導体層を含まないスペース層１６を介在させる。
【００３１】
外部接続電極１５−１〜１５−４を形成する導体パターンは、インダクタンス素子を形成するコイル部１４の導体パターンに対し、積層方向に見てΔＬで示す間隔を有することにより、積層方向での重なりを回避して形成している。
【００３２】
本参考例の高周波部品は、図１（Ｂ）に示すように、コイル部１４により構成されるインダクタンス素子１０３と、コンデンサ部１３に形成されるコンデンサ１０４、１０５、１０６とによりローパスフィルタを構成するものについて示す。端子１０１、１０２は多層基板１１上に複数個形成される外部接続電極１５−１、１５−２として構成される。
【００３３】
図３の積層構造をシート法により実現する場合について説明する。前記多層基板１１は各層を構成するシート２０−１〜２０−９により構成され、最上部のシート２０−１上には、外部接続電極１５−１〜１５−４がそれぞれシート２０−１の端部に露出する形で形成されている。外部接続電極１５−１〜１５−４の内、１５−１、１５−２は図１（Ｂ）に示した入出力端子１０１、１０２となり、１５−３、１５−４は接地端子となる。
【００３４】
シート２０−２〜２０−４上にはコイル部１４が以下に説明するようにヘリカル形状に構成されている。すなわち、本参考例においては、コイル１０３はシート２０−２〜２０−４上のコ字形の電極２２、２４、２６により形成されており、コ字形の電極２２の一端は、シート２０−２の端部３５に露出し、他端はシート２０−２を貫通するスルーホール電極２３に接続する。該スルーホール電極２３は、次層のシート２０−３上のコ字形の電極２４の一端に接続し、該電極２４の他端は、シート２０−３を貫通するスルーホール電極２５を介して、次層のシート２０−４上のコ字形電極２６の一端に接続する。該コ字形電極２６の他端３６は、シート２０−４の端部に露出させる。
【００３５】
次層のシート２０−５およびその次層のシート２０−６には電極パターンは形成されておらず、上記したシート２０−２〜２０−４に形成されたコイル１０３のＱの低下を防ぐためのスペース層１６を構成する。
【００３６】
シート２０−７〜２０−９上にはコンデンサ１０４、１０５、１０６が以下に説明するように構成されている。最下層のシート２０−９上にはその略全面を覆う接地電極１２が形成され、その上のシート２０−８上には該シート２０−８を誘電体層として前記接地電極１２と対向する電極２８、２９が形成され、これらの電極２８、２９が接地電極１２に対向することにより、それぞれコンデンサ１０５、１０６が構成される。
【００３７】
さらに、前記電極２８、２９はその上のシート２０−７上に形成された電極２７に、該シート２０−７を誘電体層としてそれぞれ対向し、コンデンサ１０４を構成する。この場合、コンデンサ１０４の容量は、前記電極２８と２７により構成されるコンデンサと、前記電極２９と２７とにより構成されるコンデンサとの合成容量となる。前記接地電極１２は、シート２０−９上の引き出し電極３３、３４によりシート２０−９の端部に露出させている。また、電極２８、２９はシート２０−８上の引き出し電極３０、３１によりシート２０−８の端部に露出させている。
【００３８】
上記した各シート２０−１〜２０−９を積層して多層基板１１となる。前記多層基板１１の各シート２０−１〜２０−９で端部まで導出された部分を多層基板の１１の側面部で導通を得るために、図３（Ａ）の外観図にも示すように、側面にも電極４１〜４４を設け、該側面電極４１〜４４を高周波回路の一部（接続回路）として構成する。
【００３９】
側面電極４１は、前記外部接続電極１５−１と、コイル部１４の電極２２の一端３５と、コンデンサ電極２８の引き出し電極３０とを接続する。側面電極４２は、外部接続電極１５−２と、コイル部１４の電極２６の一端３６と、コンデンサ電極２９の引き出し電極３１とを接続する。側面電極４３は、外部接続電極１５−３と、接地電極１２の引き出し電極３４とを接続する。側面電極４４は、外部接続電極１５−４と、接地電極１２の引き出し電極３３とを接続する。
【００４０】
このように構成した高周波部品１０は、図３（Ｂ）に示すように、外部接続電極１５−１〜１５−４をマザーボード６０側（下側）にし、接地電極１２側をマザーボード６０の反対側（上側）にして、マザーボード６０上の電極６１、６３に、外部接続電極１５−３、１５−４を半田６２、６４により接続し、かつ高周波部品１１をマザーボード６０に固定する。外部接続電極１５−１、１５−２も同様にマザーボード６０上の別の電極に固定する。
【００４１】
このように、表面に形成した外部接続電極１５−１〜１５−４をマザーボード６０に半田等で固定することにより、図３（Ｂ）から理解されるように、搭載部品の面積で実装可能なチップサイズ実装が実現される。
【００４２】
さらに、チップサイズ実装を良好に行わせるために、図３（Ａ）に６５で示すように、外部接続電極１５−１〜１５−４の表面に半田バンプ（盛り上り状の半田）を付着させることが可能である。半田バンプ６５を設けてくことにより、実装が容易となる。尚、前記半田バンプの形成方法としては、半田マスクによりペースト半田を外部接続電極１５−１〜１５−４に印刷し、半田リフロー炉を通過させて形成することが可能である。また、蒸着法を用いて半田を外部接続電極１５−１〜１５−４に付着させ、その後半田リフロー炉を通過させて形成することも可能である。
【００４３】
次に上記高周波部品１０の好ましい製造方法について説明する。本発明による高周波部品１０を製造する場合、厚膜形成技術を用いたセラミック多層基板１１を使用することが好ましい。すなわち、前記した各シート２０−１〜２０−９にセラミックシートを用い、該電極パターンは導体ペーストを厚膜印刷等で形成することが好ましい。
【００４４】
この場合、本発明に係る高周波部品の製造方法においては、前記したシート面と形成する導体の関係およびシートの積層方向については上述した参考例の構造と同一の関係とすることが好ましい。すなわち、高周波部品１０を構成する多層基板１１の各層２０−１〜２０−９のセラミックグリーンシートにそれぞれ厚膜電極パターンを形成した面を上にして積層し、その際、外部接続電極１５−１〜１５−４が形成される面が積層時に多層基板１１上に露出する側となり、接地電極１２が多層基板１１上に露出しない側になるようにする。そして、前記各シートは熱プレスにより積層一体化され、脱バインダーを行い、焼成炉においてセラミックと導体を同時に焼成することが好ましい。これにより、焼成後に別の外部接続電極を形成したり接地電極１２の保護層１７を形成する必要がなくなる。
【００４５】
しかしながら、この状態では多層基板１１に形成されている外部接続電極１５−１〜１５−４は半田が付着しにくい。これは、多層基板１１の素地であるセラミックと外部接続電極１５−１〜１５−４との接着強度を向上させるために、前記外部接続電極１５−１〜１５−４を形成するための導体ペースト中にガラスフリットが入っているためである。さらに、上述したように、導体とセラミックとを同時焼成する場合には、それぞれの材料の焼成時の収縮度合いを合わせるためにも前記ガラスフリットが必要となる。そのため、焼成後の多層基板１１の外部接続電極１５−１〜１５−４の表面はガラスと導体とが入り混じった状態となり、半田が付着しにくい状態となる。このため、このような導体表面に対してメッキを行って半田付け性を改善させている。
【００４６】
本参考例の高周波部品の製造方法においても前述のごとく多層基板１１の外部接続電極１５−１〜１５−４に対して半田付け性を改善するためのメッキを行うが、そのメッキ作業は側面電極４１〜４４を形成した後に側面電極４１〜４４も含めて行う。なお、側面電極４１〜４４形成については、導体ペーストを付着後、焼成焼き付けによって形成してもよく、また、蒸着やスパッタリングにより形成してもよい。また、高周波部品１０の特性に問題がなければ樹脂系導体を側面電極４１〜４４に用いてもよい。
【００４７】
このような側面電極４１〜４４を設けることにより、底部のみの電極１５−１〜１５−４のみの電極による半田付けによるチップサイズ実装方法のみならず、従来より行われている側面電極による半田付け実装方法となる表面実装にも対応することが可能となり、適用範囲を拡げることができる。
【００４８】
外部接続電極１５−１〜１５−４や側面電極４１〜４４のメッキ処理については、湿式のみならず、蒸着やスパッタリングのような乾式メッキを行ってもよい。湿式を用いた場合、電解中で行うバレルメッキが良好である。このメッキ作業は、前記高周波部品１０の側面および底面に設けられた焼結導体の表面状態を良好にする銅メッキを行い、次に半田による電極の溶解を防ぐ（耐半田食われ性）ためのニッケルメッキを行い、さらに半田の付着性を良好にするための錫メッキを行うという順序で行うことが好ましい。
【００４９】
上記参考例においては、多層基板１１の側面に電極４１〜４４を設けて、高周波部品１０の回路の配線の一部を構成したが、本発明においては、その一実施例である図４の積層構造図に示すように、側面電極４１〜４４を用いずに、スルーホール電極７０〜７３により回路の配線を行う。
【００５０】
図４において、スルーホール電極７０はシート２０−１〜２０−７に連続させて設けたものであり、前記外部接続電極１５−１と、コイル部１４の電極２２の一端と、コンデンサ電極２８とを接続する。スルーホール電極７１はシート２０−１〜２０−７に連続させて設けたものであり、外部接続電極１５−２と、コイル部１４の電極２６の一端と、コンデンサ電極２９とを接続する。スルーホール電極７２はシート２０−１〜２０−８に連続させて設けたものであり、外部接続電極１５−３と、接地電極１２とを接続する。スルーホール電極７３はシート２０−１〜２０−８に連続させて設けたものであり、外部接続電極１５−４と、接地電極１２とを接続する。
【００５１】
図５（Ａ）、（Ｂ）はそれぞれ図４の積層構造を有する高周波部品について、外部接続電極１５−１〜１５−４を上側、下側にしてそれぞれ示す。
【００５２】
上記実施例においては、ヘリカル型のコイルをローパスフィルタのインダクタンスとして用いているが、前記コイルは同一平面上で渦巻き状に形成されるスパイラル形状であってもよい。また、インダクタンス素子としてマイクロストリップ線路等の線路素子を用いてもよい。この場合、前記線路素子と接地電極との距離が小さくなると線路インピーダンスが小さくなることにより線路素子のＱが低下するため、本発明の構成の如く、接地電極と線路素子であるマイクロストリップラインの距離を十分とれる構成が適している。
【００５３】
また、上記実施例においては、ローパスフィルタの例をあげて説明したが、本発明は、フィルタ以外に、インダクタンス素子とコンデンサからなるカプラやフェイズシフタとしての機能を発揮するか、あるいはこれらを複合した機能を発揮するものを実現することができる。
【００５４】
また、上記実施例においては、セラミックグリーンシートに導体ペーストを使って印刷法により導体パターンを形成し、それらを積層するシート積層法で高周波部品を製造しているが、誘電体部分となるセラミックも塗料化して、全て印刷法によって積層する印刷積層法を用いても本発明に係る高周波部品の製造は可能である。
【００５５】
【発明の効果】
請求項１、２によれば、高周波部品の一方の表面のみに外部接続電極を有すると共に、前記高周波部品の外部接続電極が設けられた面の反対側となる面の近傍でかつ高周波部品の内部に接地電極を設けたので、部品の小型化により部品の下に導体パターンを設けない近年の状況においては、従来のシールド構造と同等のシールド効果が得られる。また、外部接続電極を設けた側には接地電極を設けないことにより、部品形状の小型化が可能で、チップサイズ実装が可能な高周波部品が提供できる。
【００５６】
請求項３によれば、前記多層基板内の受動素子により、フィルタ、カプラ、フェイズシフタのいずれかの機能またはこれらを複合した機能を持たせたものであり、これらの小型化、チップサイズ実装が可能となる。
【００５７】
請求項４によれば、多層基板内の受動素子のうち、コンデンサは、前記高周波部品を構成する多層基板の積層方向で接地電極がある側に偏在させ、かつ接地電極をコンデンサの一部として設けたので、多層基板内のスペースにおけるパターンの利用効率が向上し、部品のさらなる小型化が可能となる。
【００５８】
請求項５によれば、多層基板内の受動素子のうち、インダクタンス素子は、多層基板の積層方向で接地電極のない外部接続電極が形成される側に偏在させて設けたので、接地電極までの距離を十分確保できるため、インダクタンス素子のＱの低下を防ぎ、高周波部品の良好な特性を発現できる。
【００５９】
請求項６によれば、前記外部接続電極を形成する導体パターンを、前記インダクタンス素子を形成するパターンに対し、積層方向での重なりを回避して形成したので、インダクタンス素子のＱの低下を防止することができる。
【００６０】
請求項７によれば、高周波部品の表面の外部接続電極上に半田バンプを形成したので、高周波部品のマザーボードへの半田付けが容易となる。
【００６１】
請求項８によれば、高周波部品の接地電極が形成された層が前記多層基板の積層方向で前記接地電極が露出しない一方の最外層となり、かつ、前記高周波部品の外部接続電極が形成された層が前記多層基板の積層方向で前記外部接続電極が露出する他方の最外層となるように導体と基体材料とを積層することにより、高周波部品を製造するため、電極パターンは積層前の個々のグリーンシート等の基板材料層に対して形成するだけでよく、積層後に改めて電極パターンを高周波部品の積層方向の面に形成する必要がない。また、高周波部品のシールド電極となる接地電極には外部に対する保護層も同時に形成され、積層後に保護層を設ける必要がなく、工程数が少なくてすむ。
【図面の簡単な説明】
【図１】 （Ａ）は本発明による高周波部品を説明する上での参考例を示す図３（Ａ）のＹ−Ｙ断面図、（Ｂ）は本発明の高周波部品により実現される回路の一例であるローパスフィルタを示す等価回路図である。
【図２】 本発明の高周波部品の参考例を示す積層構造図である。
【図３】 （Ａ）は本参考例の外観図、（Ｂ）は（Ａ）のＹ−Ｙ線に沿って示すマザーボードへの実装断面図である。
【図４】 本発明の高周波部品の一実施例を示す積層構造図である。
【図５】 （Ａ）、（Ｂ）はそれぞれ図４の実施例において、外部接続電極を上、下にして示す外観図である。
【図６】 （Ａ）は従来の高周波部品の外観図、（Ｂ）は（Ａ）のＸ−Ｘ断面図である。
【符号の説明】
１０：高周波部品、１１：多層基板、１２：接地電極、１３：コンデンサ部、１４：コイル部、１５−１〜１５−４：外部接続電極、１６：スペース層、２０−１〜２０−９：シート、２２、２４、２６：コイルの電極、２３、２５：スルーホール電極、２７〜２９：コンデンサ電極、４１〜４４：側面電極、６０：マザーボード、６１、６３：電極、６２、６４：半田、７０〜７３：スルーホール電極、１０１、１０２：端子、１０３：インダクタンス素子、１０４〜１０６：コンデンサ
Claims (8)
- 内部に導体パターンで形成された受動素子を有する多層基板を用いた高周波部品であって、
前記高周波部品のマザーボードに対面する一方の表面のみにマザーボード実装用の外部接続電極を設けると共に、
前記高周波部品の内部でかつ前記外部接続電極が設けられた面の反対側となる面近傍のみに接地電極を設けた
ことを特徴とする高周波部品。 - 請求項１において、前記高周波部品に複数形成された前記外部接続電極の少なくとも何れか一つはスルーホール電極を介して前記受動素子及び前記接地電極と接続した
ことを特徴とする高周波部品。 - 請求項１または２において、前記多層基板内の受動素子により、フィルタ、カプラ、フェイズシフタのいずれかの機能またはこれらを複合した機能を持たせた
ことを特徴とする高周波部品。 - 請求項１から３までのいずれかにおいて、
多層基板内の受動素子のうち、コンデンサは、前記高周波部品を構成する多層基板の積層方向で前記接地電極がある側に偏在させ、かつ前記接地電極をコンデンサ電極の一部として用いた
ことを特徴とする高周波部品。 - 請求項１から４までのいずれかにおいて、
多層基板内の受動素子のうち、インダクタンス素子は、多層基板の積層方向で前記外部接続電極が形成される側に偏在させて設けた
ことを特徴とする高周波部品。 - 請求項５において、
前記外部接続電極を形成する導体パターンは、前記インダクタンス素子を形成するパターンに対し、積層方向での重なりを回避して形成した
ことを特徴とする高周波部品。 - 請求項１から６までのいずれかにおいて、
高周波部品の表面の外部接続電極上に半田バンプを形成した
ことを特徴とする高周波部品。 - 請求項１の高周波部品を製造する方法であって、
前記高周波部品の接地電極が形成された層が前記多層基板の積層方向で前記接地電極が露出しない一方の最外層となり、かつ、前記高周波部品の外部接続電極が形成された層が前記多層基板の積層方向で前記外部接続電極が露出する他方の最外層となるように導体と基板材料とを積層する
ことを特徴とする高周波部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26253797A JP4093327B2 (ja) | 1997-09-26 | 1997-09-26 | 高周波部品およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26253797A JP4093327B2 (ja) | 1997-09-26 | 1997-09-26 | 高周波部品およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11103229A JPH11103229A (ja) | 1999-04-13 |
| JP4093327B2 true JP4093327B2 (ja) | 2008-06-04 |
Family
ID=17377191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26253797A Expired - Lifetime JP4093327B2 (ja) | 1997-09-26 | 1997-09-26 | 高周波部品およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4093327B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3791333B2 (ja) * | 2000-12-28 | 2006-06-28 | 松下電器産業株式会社 | 高周波スイッチモジュールおよびこれを実装した高周波機器 |
| JP2003016133A (ja) * | 2001-04-27 | 2003-01-17 | Tdk Corp | 高周波電子部品及びその設計方法 |
| KR100438160B1 (ko) | 2002-03-05 | 2004-07-01 | 삼성전자주식회사 | 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법 |
| JP4010920B2 (ja) | 2002-09-30 | 2007-11-21 | Ｔｄｋ株式会社 | インダクティブ素子の製造方法 |
| JP3093578U (ja) | 2002-10-22 | 2003-05-16 | アルプス電気株式会社 | 多層回路基板 |
| JP3800540B2 (ja) | 2003-01-31 | 2006-07-26 | Ｔｄｋ株式会社 | インダクタンス素子の製造方法と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法 |
| JP2005086676A (ja) * | 2003-09-10 | 2005-03-31 | Tdk Corp | 積層型ｌｃ部品およびその製造方法 |
| JP2005210470A (ja) * | 2004-01-23 | 2005-08-04 | Soshin Electric Co Ltd | 受動部品 |
| JP2005217268A (ja) | 2004-01-30 | 2005-08-11 | Tdk Corp | 電子部品 |
| JP2007036315A (ja) | 2005-07-22 | 2007-02-08 | Tdk Corp | 高周波電子部品 |
| JP2007336046A (ja) * | 2006-06-13 | 2007-12-27 | Alps Electric Co Ltd | 積層型フィルタ回路 |
| JP4364894B2 (ja) | 2006-08-29 | 2009-11-18 | Ｔｄｋ株式会社 | 積層型フィルタ |
| JP2008198923A (ja) * | 2007-02-15 | 2008-08-28 | Matsushita Electric Ind Co Ltd | コイル部品 |
| JP4995606B2 (ja) | 2007-03-16 | 2012-08-08 | 双信電機株式会社 | 受動部品 |
| JP5063200B2 (ja) * | 2007-06-06 | 2012-10-31 | Ｔｄｋ株式会社 | 表面実装型チップ部品 |
| JP2009005253A (ja) * | 2007-06-25 | 2009-01-08 | Hosiden Corp | コンデンサマイクロホン |
| JP4900728B2 (ja) * | 2008-08-04 | 2012-03-21 | Ｔｄｋ株式会社 | 積層型電子部品 |
| JP5707710B2 (ja) * | 2010-03-08 | 2015-04-30 | Tdk株式会社 | 積層型チップ部品 |
| JP5718594B2 (ja) * | 2010-07-22 | 2015-05-13 | 日本特殊陶業株式会社 | 積層コンデンサ、及び配線基板 |
| JP6483976B2 (ja) * | 2014-08-11 | 2019-03-13 | 太陽誘電株式会社 | 積層電子部品 |
| JPWO2017010265A1 (ja) * | 2015-07-10 | 2018-02-15 | 株式会社村田製作所 | 表面実装型フィルタアレイ |
| TW201807879A (zh) * | 2016-05-18 | 2018-03-01 | 村田製作所股份有限公司 | 積層濾波器 |
| JP2022094391A (ja) * | 2020-12-15 | 2022-06-27 | Tdk株式会社 | チップ型電子部品 |
| US20220399306A1 (en) * | 2021-06-10 | 2022-12-15 | Western Digital Technologies, Inc. | Monolithic surface mount passive component |
-
1997
- 1997-09-26 JP JP26253797A patent/JP4093327B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11103229A (ja) | 1999-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4093327B2 (ja) | 高周波部品およびその製造方法 | |
| US7616427B2 (en) | Monolithic ceramic capacitor | |
| US7430107B2 (en) | Monolithic capacitor, circuit board, and circuit module | |
| KR100970838B1 (ko) | 적층 세라믹 커패시터 | |
| US10135416B2 (en) | Composite electronic component and board having the same | |
| CN1765162B (zh) | 多层陶瓷基板 | |
| CN104299779A (zh) | 多层陶瓷电容器及其安装板 | |
| US9236184B2 (en) | Monolithic ceramic electronic component and method for manufacturing the same | |
| JP6458904B2 (ja) | 受動素子アレイおよびプリント配線板 | |
| JP2009021512A (ja) | 積層コンデンサ | |
| US10122339B2 (en) | Composite electronic component and board having the same | |
| CN210328202U (zh) | 复合部件内置电路基板 | |
| US9374908B2 (en) | Electronic component and selection method | |
| JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| JP2001358551A (ja) | フィルタ | |
| KR101630038B1 (ko) | 적층 칩 전자부품 및 그 실장 기판 | |
| JPH06244058A (ja) | チップ型貫通コンデンサ | |
| JP3798959B2 (ja) | 多層配線基板 | |
| JP5007763B2 (ja) | 積層セラミックコンデンサ | |
| JP2012146940A (ja) | 電子部品および電子装置 | |
| JP2009027044A (ja) | 積層コンデンサ及びコンデンサ内蔵配線基板 | |
| JP2005136231A (ja) | セラミック電子部品及びセラミックコンデンサ | |
| JP3935833B2 (ja) | 電子装置 | |
| JP3166158B2 (ja) | 積層回路部品の構造 | |
| JP2003282357A (ja) | コンデンサアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070502 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |