JP4093327B2 - 高周波部品およびその製造方法 - Google Patents

高周波部品およびその製造方法 Download PDF

Info

Publication number
JP4093327B2
JP4093327B2 JP26253797A JP26253797A JP4093327B2 JP 4093327 B2 JP4093327 B2 JP 4093327B2 JP 26253797 A JP26253797 A JP 26253797A JP 26253797 A JP26253797 A JP 26253797A JP 4093327 B2 JP4093327 B2 JP 4093327B2
Authority
JP
Japan
Prior art keywords
frequency component
electrode
external connection
multilayer substrate
ground electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26253797A
Other languages
English (en)
Other versions
JPH11103229A (ja
Inventor
克彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP26253797A priority Critical patent/JP4093327B2/ja
Publication of JPH11103229A publication Critical patent/JPH11103229A/ja
Application granted granted Critical
Publication of JP4093327B2 publication Critical patent/JP4093327B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Coil Winding Methods And Apparatuses (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、携帯電話、自動車電話等の無線機器、あるいはその他の各種通信機器等の分野において使用される表面実装型の高周波部品とその製造方法に係り、特に電磁気的なシールド構造を有し、かつ小型化並びに小面積実装が可能な高周波部品とその製造方法に関する。
【0002】
【従来の技術】
従来の表面実装型高周波部品のうち、小型化を図ったものとして、特開平5−259703号や、特開平7−336176号等がある。これらは面実装可能なローパスフィルタの構造について開示しており、ストリップラインを多層基板内に形成すると共に、シールド機能を持たせた構造である。
【0003】
これらの高周波部品は、基本的に図6(A)の外観図と、図6(A)のX−X断面図である図6(B)によって表現される。図6(A)、(B)においては、ストリップラインの代わりに旋回パターンを使ったコイルパターンを用いて構成された高周波部品として説明する。図6(A)、(B)において、1は多層基板でなる高周波部品、2は高周波部品1の側面に設けた外部接続電極、3は高周波部品の積層方向の一方の側に設けた接地電極、6は積層方向の他方の側に設けた接地電極、4はコイル部、5はコンデンサ部であり、該コイル部4とコンデンサ部5はそれぞれこれらの接地電極3、6の間にスペース層(層内の殆どの領域に導体が設けられていない層)7、8を介在させて設けられる。
【0004】
この高周波部品1は、上下に接地電極3、6を設けることにより、外部からの電磁気的な影響を防ぐシールド構造を実現している。また、コンデンサ部5は、接地電極6の導体パターンをコンデンサの接地する側の電極として利用している。一方、コイル部4は、高周波部品1の積層方向の下側のコンデンサ部5と、上側の接地電極3との間にスペース層7、8を介在させることにより、コイル部4のQが低下しない構造としている。
【0005】
このように高周波部品1は構成されており、携帯電話等の高周波回路内で使用される際、高周波回路内での磁気的な環境の変化に影響されることなく、動作させることが可能となる。
【0006】
【発明が解決しようとする課題】
しかしながら、上記した従来の高周波部品には次のような課題があった。まず、高周波部品1は積層方向で上下双方の最外層付近に接地電極3、6が形成されているが、高周波部品1の内、コイル部4についてはコイルのQが低下しないようにするために、コイル部4が形成される層の両側に十分なスペース層7、8を形成する必要がある。
【0007】
一般にコイルの場合、コイルを形成する旋回導体パターンを積層方向で上側ないし下側から覆う形で導体パターンを形成するとコイルの有するインダクタンス値が変化する。そのため、インダクタンスの低下分を補うために、前記コイルを形成する旋回導体パターンの径を大きくするか、あるいは旋回数を増やす必要があり、このことはすなわち、旋回する導体の長さを長くすることにつながる。
【0008】
しかしながら、前記コイルの長さを長くすることは、前記コイルの有する実抵抗値が増大することにつながり、それ故前記コイルのQは低下する。前記Qの低下は高周波部品1の例えば挿入損失等の電気特性を悪化させる原因となる。
【0009】
従って、前記スペース層7、8は厚めに設計する必要があり、このことが従来の高周波部品1の薄型化を困難にしていた。
【0010】
さらに、スペース層7、8により高周波部品1の厚みが大きくなることにより、その厚みが高周波部品1の縦横の寸法の内の一方の寸法とほぼ同等ないしは厚みの方が大きくなる可能性がでてくる。このように、部品1の厚みが縦横の寸法の内の一方の寸法と同等ないしは厚みの方が大きくなると、部品1がマザーボードに搭載される際、マウンターによるマザーボードへのマウント時の衝撃で部品1が転倒しやすくなる。すなわち、搭載部品としての実装安定性が低下する。このため、製造現場において、部品実装工程でマウンターにより部品の搭載を行った後に手作業による半田付け後の手直しが必要となり、量産効率が低下する。このような理由から、量産効率を低下させずにすむためには、部品1の厚みに対して部品1の縦横の寸法を小さくすることはできず、厚みの限界が小型化の限界を意味していた。
【0011】
一方、近年においては、チップサイズ実装対応のチップ部品の要求が出てきている。従来の表面実装対応のチップ部品は、チップ部品の側面に形成された電極によりマザーボード上の電極と半田接続される。このため、前記半田接続では半田のフィレット(チップ部品の側面電極からマザーボード上の電極との間にできる半田のせり上がり)が生じる。従って、従来のチップ部品をマザーボードに搭載する際には、前記半田のフィレットのための面積(通常1個のチップ部品に複数箇所必要)と前記チップ部品を搭載する側から見た大きさの面積の双方が前記チップ部品搭載のために実装面積として設計する必要があった。
【0012】
なお、図6(B)に示すように、側面の外部接続電極2の一部が高周波部品1上面および底面に入り込む部分2aを利用してチップサイズ実装を行うこともできなくはないが、この入り込んだ部分2aは電極形状が小さい上に、側面の外部接続電極2に付加的にできるものであるため、その形状自体も不安定になりやすい。また、入り込んだ部分2aはその電極形状が小さいため、高周波部品1をマザーボードに実装した際、高周波部品1はマザーボードに対して十分な固着強度を得ることができない。
【0013】
本発明は、上記問題点に鑑み、高周波部品の小型化に際し、前記高周波部品の縦横寸法の内の短い方の寸法が同等になるかあるいは超えることを回避し、これにより高周波部品の実装の安定性を確保すると共に、部品外部からの電磁気的影響を受けないシールド構造を有し、さらに小面積実装、すなわちチップサイズ実装を可能とした構造の高周波部品およびその製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
この目的を達成するため、本発明の高周波部品は、内部に導体パターンで形成された受動素子を有する多層基板を用いた高周波部品であって、
前記高周波部品のマザーボードに対面する一方の表面のみにマザーボード実装用の外部接続電極を設けると共に、
前記高周波部品の内部でかつ前記外部接続電極が設けられた面の反対側となる面近傍のみに接地電極を設けた
ことを特徴とする(請求項1)。
【0015】
また、本発明の高周波部品は、前記高周波部品に複数形成された前記外部接続電極の少なくとも何れか一つはスルーホール電極を介して前記受動素子及び前記接地電極と接続した
ことを特徴とする(請求項2)。
【0016】
また、本発明の高周波部品は、前記多層基板内の受動素子により、フィルタ、カプラ、フェイズシフタのいずれかの機能またはこれらを複合した機能を持たせた
ことを特徴とする(請求項)。
【0017】
また、本発明の高周波部品は、多層基板内の受動素子のうち、コンデンサは、前記高周波部品を構成する多層基板の積層方向で前記接地電極がある側に偏在させ、かつ前記接地電極をコンデンサ電極の一部として用いた
ことを特徴とする(請求項)。
【0018】
また、本発明の高周波部品は、多層基板内の受動素子のうち、インダクタンス素子は、多層基板の積層方向で前記外部接続電極が形成される側に偏在させて設けた
ことを特徴とする(請求項)。
【0019】
また、本発明の高周波部品は、前記外部接続電極を形成する導体パターンは、前記インダクタンス素子を形成するパターンに対し、積層方向での重なりを回避して形成した
ことを特徴とする(請求項)。
【0020】
また、本発明の高周波部品は、高周波部品の表面の外部接続電極上に半田バンプを形成した
ことを特徴とする(請求項7)。
【0021】
本発明による高周波部品の製造方法は、請求項1の高周波部品を製造する方法であって、
前記高周波部品の接地電極が形成された層が前記多層基板の積層方向で前記接地電極が露出しない一方の最外層となり、かつ、前記高周波部品の外部接続電極が形成された層が前記多層基板の積層方向で前記外部接続電極が露出する他方の最外層となるように導体と基板材料とを積層する
ことを特徴とする(請求項8)。
【0022】
【作用】
本発明の電子部品は、多層基板の一方の表面のみに設けた外部接続電極をマザーボード上の電極に接続し、接地電極を設ける側を上にして実装する。ここで、近年の高周波回路部においては、搭載部品が小型化して来ているため、マザーボードの部品実装面における搭載部品の下に電極パターンを通すことは殆ど行われなくなって来ており、そのため、マザーボード側から搭載部品が直接電磁気的影響を受けるといったことは殆どなくなる。
【0023】
このような状況により、本発明の高周波部品のように、マザーボードに搭載した場合に上側となる側にのみ接地電極を設けたシールド構造をとっても、従来のように、上下両側に接地電極を設けた場合と同等なシールド機能を発揮することが可能である。
【0024】
また、本発明の高周波部品は外部接続電極を設けた一方の表面には接地電極を設けていないため、外部接続電極側を設けた側にコイル部を設ければ、コイル部はコンデンサ部とのみ十分な距離を確保すれば良いことになる。このことにより、コイル部の上下層に十分がスペースを確保していた構成に比べると、極めて薄型化した設計が可能となる。
【0025】
以上により、高周波部品の厚みを薄型化し、かつコイル部のコイルのQの低下を回避することが可能となることにより、さらなる高周波部品の形状の小型化が可能となる。
【0026】
さらに、マザーボードに高周波部品を実装した状態においては、外部接続電極が高周波部品の底面部に安定して設けられるため、前記したチップサイズ実装に対応することが可能となる。
【0027】
一方、本発明による高周波部品の製造方法においては、シート法による場合、多層基板を構成する各シート上に電極パターンを形成した後、これらのシートを積層成形して多層基板を得るが、外部接続電極が形成される面が積層時に多層基板上に露出する側となり、接地電極が多層基板上に露出しない側となるように各層シートを積層することにより、外部接続電極と、接地電極の保護層とが積層と同時に形成されるので、積層後にこれらを改めて形成する必要がない。
【0028】
【発明の実施の形態】
図3(A)は本発明の高周波部品を説明する上での参考例を示す外観図、図1(A)は図3(A)のY−Y断面図、図1(B)はその等価回路図、図2は本参考例の高周波部品の積層構造を示す斜視図である。図1〜図3において、高周波部品10は、シート法あるいはスクリーン印刷法によりセラミックや樹脂からなる基板材料と導体とを積層してなる多層基板11からなり、該多層基板11の一方の表面に外部接続電極15−1〜15−4を有し、かつ、多層基板11の外部接続電極15−1〜15−4が設けられた面の反対側となる面近傍でかつ高周波部品10の内部に接地電極12を設けてなる。
【0029】
参考例の高周波部品は、多層基板内に、コンデンサ部13を、前記高周波部品を構成する多層基板11の積層方向で接地電極12がある側に偏在させ、かつ接地電極12をコンデンサ電極の一部として設けている。
【0030】
また、コイル部14からなるインダクタンス素子は、多層基板11の積層方向で外部接続電極15−1〜15−4が形成される側に偏在させて設けている。コンデンサ部13とコイル部14との間には、導体層を含まないスペース層16を介在させる。
【0031】
外部接続電極15−1〜15−4を形成する導体パターンは、インダクタンス素子を形成するコイル部14の導体パターンに対し、積層方向に見てΔLで示す間隔を有することにより、積層方向での重なりを回避して形成している。
【0032】
参考例の高周波部品は、図1(B)に示すように、コイル部14により構成されるインダクタンス素子103と、コンデンサ部13に形成されるコンデンサ104、105、106とによりローパスフィルタを構成するものについて示す。端子101、102は多層基板11上に複数個形成される外部接続電極15−1、15−2として構成される。
【0033】
図3の積層構造をシート法により実現する場合について説明する。前記多層基板11は各層を構成するシート20−1〜20−9により構成され、最上部のシート20−1上には、外部接続電極15−1〜15−4がそれぞれシート20−1の端部に露出する形で形成されている。外部接続電極15−1〜15−4の内、15−1、15−2は図1(B)に示した入出力端子101、102となり、15−3、15−4は接地端子となる。
【0034】
シート20−2〜20−4上にはコイル部14が以下に説明するようにヘリカル形状に構成されている。すなわち、本参考例においては、コイル103はシート20−2〜20−4上のコ字形の電極22、24、26により形成されており、コ字形の電極22の一端は、シート20−2の端部35に露出し、他端はシート20−2を貫通するスルーホール電極23に接続する。該スルーホール電極23は、次層のシート20−3上のコ字形の電極24の一端に接続し、該電極24の他端は、シート20−3を貫通するスルーホール電極25を介して、次層のシート20−4上のコ字形電極26の一端に接続する。該コ字形電極26の他端36は、シート20−4の端部に露出させる。
【0035】
次層のシート20−5およびその次層のシート20−6には電極パターンは形成されておらず、上記したシート20−2〜20−4に形成されたコイル103のQの低下を防ぐためのスペース層16を構成する。
【0036】
シート20−7〜20−9上にはコンデンサ104、105、106が以下に説明するように構成されている。最下層のシート20−9上にはその略全面を覆う接地電極12が形成され、その上のシート20−8上には該シート20−8を誘電体層として前記接地電極12と対向する電極28、29が形成され、これらの電極28、29が接地電極12に対向することにより、それぞれコンデンサ105、106が構成される。
【0037】
さらに、前記電極28、29はその上のシート20−7上に形成された電極27に、該シート20−7を誘電体層としてそれぞれ対向し、コンデンサ104を構成する。この場合、コンデンサ104の容量は、前記電極28と27により構成されるコンデンサと、前記電極29と27とにより構成されるコンデンサとの合成容量となる。前記接地電極12は、シート20−9上の引き出し電極33、34によりシート20−9の端部に露出させている。また、電極28、29はシート20−8上の引き出し電極30、31によりシート20−8の端部に露出させている。
【0038】
上記した各シート20−1〜20−9を積層して多層基板11となる。前記多層基板11の各シート20−1〜20−9で端部まで導出された部分を多層基板の11の側面部で導通を得るために、図3(A)の外観図にも示すように、側面にも電極41〜44を設け、該側面電極41〜44を高周波回路の一部(接続回路)として構成する。
【0039】
側面電極41は、前記外部接続電極15−1と、コイル部14の電極22の一端35と、コンデンサ電極28の引き出し電極30とを接続する。側面電極42は、外部接続電極15−2と、コイル部14の電極26の一端36と、コンデンサ電極29の引き出し電極31とを接続する。側面電極43は、外部接続電極15−3と、接地電極12の引き出し電極34とを接続する。側面電極44は、外部接続電極15−4と、接地電極12の引き出し電極33とを接続する。
【0040】
このように構成した高周波部品10は、図3(B)に示すように、外部接続電極15−1〜15−4をマザーボード60側(下側)にし、接地電極12側をマザーボード60の反対側(上側)にして、マザーボード60上の電極61、63に、外部接続電極15−3、15−4を半田62、64により接続し、かつ高周波部品11をマザーボード60に固定する。外部接続電極15−1、15−2も同様にマザーボード60上の別の電極に固定する。
【0041】
このように、表面に形成した外部接続電極15−1〜15−4をマザーボード60に半田等で固定することにより、図3(B)から理解されるように、搭載部品の面積で実装可能なチップサイズ実装が実現される。
【0042】
さらに、チップサイズ実装を良好に行わせるために、図3(A)に65で示すように、外部接続電極15−1〜15−4の表面に半田バンプ(盛り上り状の半田)を付着させることが可能である。半田バンプ65を設けてくことにより、実装が容易となる。尚、前記半田バンプの形成方法としては、半田マスクによりペースト半田を外部接続電極15−1〜15−4に印刷し、半田リフロー炉を通過させて形成することが可能である。また、蒸着法を用いて半田を外部接続電極15−1〜15−4に付着させ、その後半田リフロー炉を通過させて形成することも可能である。
【0043】
次に上記高周波部品10の好ましい製造方法について説明する。本発明による高周波部品10を製造する場合、厚膜形成技術を用いたセラミック多層基板11を使用することが好ましい。すなわち、前記した各シート20−1〜20−9にセラミックシートを用い、該電極パターンは導体ペーストを厚膜印刷等で形成することが好ましい。
【0044】
この場合、本発明に係る高周波部品の製造方法においては、前記したシート面と形成する導体の関係およびシートの積層方向については上述した参考例の構造と同一の関係とすることが好ましい。すなわち、高周波部品10を構成する多層基板11の各層20−1〜20−9のセラミックグリーンシートにそれぞれ厚膜電極パターンを形成した面を上にして積層し、その際、外部接続電極15−1〜15−4が形成される面が積層時に多層基板11上に露出する側となり、接地電極12が多層基板11上に露出しない側になるようにする。そして、前記各シートは熱プレスにより積層一体化され、脱バインダーを行い、焼成炉においてセラミックと導体を同時に焼成することが好ましい。これにより、焼成後に別の外部接続電極を形成したり接地電極12の保護層17を形成する必要がなくなる。
【0045】
しかしながら、この状態では多層基板11に形成されている外部接続電極15−1〜15−4は半田が付着しにくい。これは、多層基板11の素地であるセラミックと外部接続電極15−1〜15−4との接着強度を向上させるために、前記外部接続電極15−1〜15−4を形成するための導体ペースト中にガラスフリットが入っているためである。さらに、上述したように、導体とセラミックとを同時焼成する場合には、それぞれの材料の焼成時の収縮度合いを合わせるためにも前記ガラスフリットが必要となる。そのため、焼成後の多層基板11の外部接続電極15−1〜15−4の表面はガラスと導体とが入り混じった状態となり、半田が付着しにくい状態となる。このため、このような導体表面に対してメッキを行って半田付け性を改善させている。
【0046】
参考例の高周波部品の製造方法においても前述のごとく多層基板11の外部接続電極15−1〜15−4に対して半田付け性を改善するためのメッキを行うが、そのメッキ作業は側面電極41〜44を形成した後に側面電極41〜44も含めて行う。なお、側面電極41〜44形成については、導体ペーストを付着後、焼成焼き付けによって形成してもよく、また、蒸着やスパッタリングにより形成してもよい。また、高周波部品10の特性に問題がなければ樹脂系導体を側面電極41〜44に用いてもよい。
【0047】
このような側面電極41〜44を設けることにより、底部のみの電極15−1〜15−4のみの電極による半田付けによるチップサイズ実装方法のみならず、従来より行われている側面電極による半田付け実装方法となる表面実装にも対応することが可能となり、適用範囲を拡げることができる。
【0048】
外部接続電極15−1〜15−4や側面電極41〜44のメッキ処理については、湿式のみならず、蒸着やスパッタリングのような乾式メッキを行ってもよい。湿式を用いた場合、電解中で行うバレルメッキが良好である。このメッキ作業は、前記高周波部品10の側面および底面に設けられた焼結導体の表面状態を良好にする銅メッキを行い、次に半田による電極の溶解を防ぐ(耐半田食われ性)ためのニッケルメッキを行い、さらに半田の付着性を良好にするための錫メッキを行うという順序で行うことが好ましい。
【0049】
上記参考例においては、多層基板11の側面に電極41〜44を設けて、高周波部品10の回路の配線の一部を構成したが、本発明においては、その一実施例である図4の積層構造図に示すように、側面電極41〜44を用いずに、スルーホール電極70〜73により回路の配線を行う。
【0050】
図4において、スルーホール電極70はシート20−1〜20−7に連続させて設けたものであり、前記外部接続電極15−1と、コイル部14の電極22の一端と、コンデンサ電極28とを接続する。スルーホール電極71はシート20−1〜20−7に連続させて設けたものであり、外部接続電極15−2と、コイル部14の電極26の一端と、コンデンサ電極29とを接続する。スルーホール電極72はシート20−1〜20−8に連続させて設けたものであり、外部接続電極15−3と、接地電極12とを接続する。スルーホール電極73はシート20−1〜20−8に連続させて設けたものであり、外部接続電極15−4と、接地電極12とを接続する。
【0051】
図5(A)、(B)はそれぞれ図4の積層構造を有する高周波部品について、外部接続電極15−1〜15−4を上側、下側にしてそれぞれ示す。
【0052】
上記実施例においては、ヘリカル型のコイルをローパスフィルタのインダクタンスとして用いているが、前記コイルは同一平面上で渦巻き状に形成されるスパイラル形状であってもよい。また、インダクタンス素子としてマイクロストリップ線路等の線路素子を用いてもよい。この場合、前記線路素子と接地電極との距離が小さくなると線路インピーダンスが小さくなることにより線路素子のQが低下するため、本発明の構成の如く、接地電極と線路素子であるマイクロストリップラインの距離を十分とれる構成が適している。
【0053】
また、上記実施例においては、ローパスフィルタの例をあげて説明したが、本発明は、フィルタ以外に、インダクタンス素子とコンデンサからなるカプラやフェイズシフタとしての機能を発揮するか、あるいはこれらを複合した機能を発揮するものを実現することができる。
【0054】
また、上記実施例においては、セラミックグリーンシートに導体ペーストを使って印刷法により導体パターンを形成し、それらを積層するシート積層法で高周波部品を製造しているが、誘電体部分となるセラミックも塗料化して、全て印刷法によって積層する印刷積層法を用いても本発明に係る高周波部品の製造は可能である。
【0055】
【発明の効果】
請求項1、2によれば、高周波部品の一方の表面のみに外部接続電極を有すると共に、前記高周波部品の外部接続電極が設けられた面の反対側となる面の近傍でかつ高周波部品の内部に接地電極を設けたので、部品の小型化により部品の下に導体パターンを設けない近年の状況においては、従来のシールド構造と同等のシールド効果が得られる。また、外部接続電極を設けた側には接地電極を設けないことにより、部品形状の小型化が可能で、チップサイズ実装が可能な高周波部品が提供できる。
【0056】
請求項によれば、前記多層基板内の受動素子により、フィルタ、カプラ、フェイズシフタのいずれかの機能またはこれらを複合した機能を持たせたものであり、これらの小型化、チップサイズ実装が可能となる。
【0057】
請求項によれば、多層基板内の受動素子のうち、コンデンサは、前記高周波部品を構成する多層基板の積層方向で接地電極がある側に偏在させ、かつ接地電極をコンデンサの一部として設けたので、多層基板内のスペースにおけるパターンの利用効率が向上し、部品のさらなる小型化が可能となる。
【0058】
請求項によれば、多層基板内の受動素子のうち、インダクタンス素子は、多層基板の積層方向で接地電極のない外部接続電極が形成される側に偏在させて設けたので、接地電極までの距離を十分確保できるため、インダクタンス素子のQの低下を防ぎ、高周波部品の良好な特性を発現できる。
【0059】
請求項によれば、前記外部接続電極を形成する導体パターンを、前記インダクタンス素子を形成するパターンに対し、積層方向での重なりを回避して形成したので、インダクタンス素子のQの低下を防止することができる。
【0060】
請求項によれば、高周波部品の表面の外部接続電極上に半田バンプを形成したので、高周波部品のマザーボードへの半田付けが容易となる。
【0061】
請求項8によれば、高周波部品の接地電極が形成された層が前記多層基板の積層方向で前記接地電極が露出しない一方の最外層となり、かつ、前記高周波部品の外部接続電極が形成された層が前記多層基板の積層方向で前記外部接続電極が露出する他方の最外層となるように導体と基体材料とを積層することにより、高周波部品を製造するため、電極パターンは積層前の個々のグリーンシート等の基板材料層に対して形成するだけでよく、積層後に改めて電極パターンを高周波部品の積層方向の面に形成する必要がない。また、高周波部品のシールド電極となる接地電極には外部に対する保護層も同時に形成され、積層後に保護層を設ける必要がなく、工程数が少なくてすむ。
【図面の簡単な説明】
【図1】 (A)は本発明による高周波部品を説明する上での参考例を示す図3(A)のY−Y断面図、(B)は本発明の高周波部品により実現される回路の一例であるローパスフィルタを示す等価回路図である。
【図2】 本発明の高周波部品の参考例を示す積層構造図である。
【図3】 (A)は本参考例の外観図、(B)は(A)のY−Y線に沿って示すマザーボードへの実装断面図である。
【図4】 本発明の高周波部品の一実施例を示す積層構造図である。
【図5】 (A)、(B)はそれぞれ図4の実施例において、外部接続電極を上、下にして示す外観図である。
【図6】 (A)は従来の高周波部品の外観図、(B)は(A)のX−X断面図である。
【符号の説明】
10:高周波部品、11:多層基板、12:接地電極、13:コンデンサ部、14:コイル部、15−1〜15−4:外部接続電極、16:スペース層、20−1〜20−9:シート、22、24、26:コイルの電極、23、25:スルーホール電極、27〜29:コンデンサ電極、41〜44:側面電極、60:マザーボード、61、63:電極、62、64:半田、70〜73:スルーホール電極、101、102:端子、103:インダクタンス素子、104〜106:コンデンサ

Claims (8)

  1. 内部に導体パターンで形成された受動素子を有する多層基板を用いた高周波部品であって、
    前記高周波部品のマザーボードに対面する一方の表面のみにマザーボード実装用の外部接続電極を設けると共に、
    前記高周波部品の内部でかつ前記外部接続電極が設けられた面の反対側となる面近傍のみに接地電極を設けた
    ことを特徴とする高周波部品。
  2. 請求項1において、前記高周波部品に複数形成された前記外部接続電極の少なくとも何れか一つはスルーホール電極を介して前記受動素子及び前記接地電極と接続した
    ことを特徴とする高周波部品。
  3. 請求項1または2において、前記多層基板内の受動素子により、フィルタ、カプラ、フェイズシフタのいずれかの機能またはこれらを複合した機能を持たせた
    ことを特徴とする高周波部品。
  4. 請求項1から3までのいずれかにおいて、
    多層基板内の受動素子のうち、コンデンサは、前記高周波部品を構成する多層基板の積層方向で前記接地電極がある側に偏在させ、かつ前記接地電極をコンデンサ電極の一部として用いた
    ことを特徴とする高周波部品。
  5. 請求項1からまでのいずれかにおいて、
    多層基板内の受動素子のうち、インダクタンス素子は、多層基板の積層方向で前記外部接続電極が形成される側に偏在させて設けた
    ことを特徴とする高周波部品。
  6. 請求項において、
    前記外部接続電極を形成する導体パターンは、前記インダクタンス素子を形成するパターンに対し、積層方向での重なりを回避して形成した
    ことを特徴とする高周波部品。
  7. 請求項1から6までのいずれかにおいて、
    高周波部品の表面の外部接続電極上に半田バンプを形成した
    ことを特徴とする高周波部品。
  8. 請求項1の高周波部品を製造する方法であって、
    前記高周波部品の接地電極が形成された層が前記多層基板の積層方向で前記接地電極が露出しない一方の最外層となり、かつ、前記高周波部品の外部接続電極が形成された層が前記多層基板の積層方向で前記外部接続電極が露出する他方の最外層となるように導体と基板材料とを積層する
    ことを特徴とする高周波部品の製造方法。
JP26253797A 1997-09-26 1997-09-26 高周波部品およびその製造方法 Expired - Lifetime JP4093327B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26253797A JP4093327B2 (ja) 1997-09-26 1997-09-26 高周波部品およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26253797A JP4093327B2 (ja) 1997-09-26 1997-09-26 高周波部品およびその製造方法

Publications (2)

Publication Number Publication Date
JPH11103229A JPH11103229A (ja) 1999-04-13
JP4093327B2 true JP4093327B2 (ja) 2008-06-04

Family

ID=17377191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26253797A Expired - Lifetime JP4093327B2 (ja) 1997-09-26 1997-09-26 高周波部品およびその製造方法

Country Status (1)

Country Link
JP (1) JP4093327B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791333B2 (ja) * 2000-12-28 2006-06-28 松下電器産業株式会社 高周波スイッチモジュールおよびこれを実装した高周波機器
JP2003016133A (ja) * 2001-04-27 2003-01-17 Tdk Corp 高周波電子部品及びその設計方法
KR100438160B1 (ko) 2002-03-05 2004-07-01 삼성전자주식회사 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법
JP4010920B2 (ja) 2002-09-30 2007-11-21 Tdk株式会社 インダクティブ素子の製造方法
JP3093578U (ja) 2002-10-22 2003-05-16 アルプス電気株式会社 多層回路基板
JP3800540B2 (ja) 2003-01-31 2006-07-26 Tdk株式会社 インダクタンス素子の製造方法と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法
JP2005086676A (ja) * 2003-09-10 2005-03-31 Tdk Corp 積層型lc部品およびその製造方法
JP2005210470A (ja) * 2004-01-23 2005-08-04 Soshin Electric Co Ltd 受動部品
JP2005217268A (ja) 2004-01-30 2005-08-11 Tdk Corp 電子部品
JP2007036315A (ja) 2005-07-22 2007-02-08 Tdk Corp 高周波電子部品
JP2007336046A (ja) * 2006-06-13 2007-12-27 Alps Electric Co Ltd 積層型フィルタ回路
JP4364894B2 (ja) 2006-08-29 2009-11-18 Tdk株式会社 積層型フィルタ
JP2008198923A (ja) * 2007-02-15 2008-08-28 Matsushita Electric Ind Co Ltd コイル部品
JP4995606B2 (ja) * 2007-03-16 2012-08-08 双信電機株式会社 受動部品
JP5063200B2 (ja) * 2007-06-06 2012-10-31 Tdk株式会社 表面実装型チップ部品
JP2009005253A (ja) * 2007-06-25 2009-01-08 Hosiden Corp コンデンサマイクロホン
JP4900728B2 (ja) * 2008-08-04 2012-03-21 Tdk株式会社 積層型電子部品
JP5707710B2 (ja) * 2010-03-08 2015-04-30 Tdk株式会社 積層型チップ部品
JP5718594B2 (ja) * 2010-07-22 2015-05-13 日本特殊陶業株式会社 積層コンデンサ、及び配線基板
JP6483976B2 (ja) * 2014-08-11 2019-03-13 太陽誘電株式会社 積層電子部品
JPWO2017010265A1 (ja) * 2015-07-10 2018-02-15 株式会社村田製作所 表面実装型フィルタアレイ
TW201807879A (zh) * 2016-05-18 2018-03-01 村田製作所股份有限公司 積層濾波器
JP2022094391A (ja) * 2020-12-15 2022-06-27 Tdk株式会社 チップ型電子部品
US20220399306A1 (en) * 2021-06-10 2022-12-15 Western Digital Technologies, Inc. Monolithic surface mount passive component

Also Published As

Publication number Publication date
JPH11103229A (ja) 1999-04-13

Similar Documents

Publication Publication Date Title
JP4093327B2 (ja) 高周波部品およびその製造方法
US7616427B2 (en) Monolithic ceramic capacitor
US7430107B2 (en) Monolithic capacitor, circuit board, and circuit module
KR100970838B1 (ko) 적층 세라믹 커패시터
US10135416B2 (en) Composite electronic component and board having the same
CN1765162B (zh) 多层陶瓷基板
CN104299779A (zh) 多层陶瓷电容器及其安装板
US9236184B2 (en) Monolithic ceramic electronic component and method for manufacturing the same
JP6458904B2 (ja) 受動素子アレイおよびプリント配線板
JP2009021512A (ja) 積層コンデンサ
US10122339B2 (en) Composite electronic component and board having the same
US9374908B2 (en) Electronic component and selection method
CN210328202U (zh) 复合部件内置电路基板
JP2001155953A (ja) 三次元搭載用多端子積層セラミックコンデンサ
JP2001358551A (ja) フィルタ
KR101630038B1 (ko) 적층 칩 전자부품 및 그 실장 기판
JPH06244058A (ja) チップ型貫通コンデンサ
JP3798959B2 (ja) 多層配線基板
JP5007763B2 (ja) 積層セラミックコンデンサ
JP2012146940A (ja) 電子部品および電子装置
JP2009027044A (ja) 積層コンデンサ及びコンデンサ内蔵配線基板
JP2005136231A (ja) セラミック電子部品及びセラミックコンデンサ
JP3935833B2 (ja) 電子装置
JP3166158B2 (ja) 積層回路部品の構造
JP2003282357A (ja) コンデンサアレイ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070502

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

EXPY Cancellation because of completion of term