CN210328202U - 复合部件内置电路基板 - Google Patents

复合部件内置电路基板 Download PDF

Info

Publication number
CN210328202U
CN210328202U CN201790000733.2U CN201790000733U CN210328202U CN 210328202 U CN210328202 U CN 210328202U CN 201790000733 U CN201790000733 U CN 201790000733U CN 210328202 U CN210328202 U CN 210328202U
Authority
CN
China
Prior art keywords
composite
circuit
circuit board
terminal electrode
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201790000733.2U
Other languages
English (en)
Inventor
矢崎浩和
米森启人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN210328202U publication Critical patent/CN210328202U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Abstract

本实用新型涉及复合部件内置电路基板和复合部件。复合部件内置电路基板(2)具有：电路基板(20)，在上表面侧设置有第一功能块，在下表面侧设置有与第一功能块不同的第二功能块；以及复合部件(10)，内置于电路基板(20)，并且将具有第一电路元件以及第二电路元件的复合电路集成为单个芯片，复合部件(10)还具有：第一端子电极(121)，设置于复合部件(10)的上表面，与复合电路连接并且与第一功能块连接；以及第二端子电极(122)，设置于复合部件(10)的下表面，与复合电路连接并且与第二功能块连接。

Description

复合部件内置电路基板
技术领域
本实用新型涉及复合部件内置电路基板以及复合部件，尤其涉及用于得到所希望的电路特性的技术。
背景技术
以往，作为表面安装型部件，已知一种构成高通滤波器或低通滤波器等LC电路的部件(例如，参照专利文献1以及2)。这些表面安装型部件将由构成电感器的图案导体(线圈导体)或由构成电容器的图案导体(电容器导体)形成的LC电路内置在陶瓷胚体，在陶瓷胚体的侧面具备输入输出端子或接地端子。
另外，近年来，对于移动电话终端等便携式终端设备例如要求该便携式终端设备的小型化、薄型化，而且随着多功能化所引起的部件个数的增加，还要求部件的小型化以及高密度安装化。因此，提出了在印刷布线板等基板内置有表面安装型部件的部件内置电路基板。
专利文献1：日本特开2003－198307号公报
专利文献2：日本特开2003－100524号公报
然而，在基板内置表面安装型部件的情况下，存在由于在设置于部件的电路与设置于基板的电路之间产生的寄生电感分量而得不到所希望的电路特性的情况。尤其在内置有表面安装型部件的基板被作为高频电路部件使用的情况下，这样的寄生电感分量可能会成为得不到所希望的高频特性的较大的主要因素。
另外，在一般的基板中，沿着该基板的主面设置的图案导体与在与该主面垂直的方向上设置的导通孔导体(层间连接导体)的连接可靠性容易变得不稳定。因此，若在基板内置部件，则由于施加于图案导体与导通孔导体的连接部分的应力增大，连接可靠性降低，而存在得不到所希望的电路特性的情况。
实用新型内容
因此，本实用新型的目的在于提供能够得到所希望的电路特性的复合部件内置电路基板以及复合部件。
为了实现上述目的，本实用新型的一个方式所涉及的复合部件内置电路基板具有：电路基板，在上表面侧设置有第一功能块，在下表面侧设置有与上述第一功能块不同的第二功能块；以及复合部件，内置于上述电路基板，并且将具有第一电路元件以及第二电路元件的复合电路集成为单个芯片，上述复合部件还具有：第一端子电极，设置于上表面，与上述复合电路连接并且与上述第一功能块连接；以及第二端子电极，设置于下表面，与上述复合电路连接并且与上述第二功能块连接。
这样，复合部件的上表面的第一端子电极与电路基板的上表面侧的第一功能块连接，复合部件的下表面的第二端子电极与电路基板的下表面侧的第二功能块连接。由此，能够缩短电路基板内部所需要的布线的布线长度。换句话说，能够用最短的布线长度(所谓的布线敷设)实现电路基板所需要的电路构成。因此，能够通过抑制电路基板内的多余的布线敷设来抑制电路基板中的布线的寄生电感分量，所以能够得到所希望的电路特性。
另外，因为将第一端子电极以及第二端子电极分开设置于上表面和下表面，所以能够实现第一端子电极以及第二端子电极的大型化，能够抑制第一端子电极以及第二端子电极与电路基板的电连接的可靠性的降低，并且能够抑制寄生电感分量。
另外，上述第一电路元件以及上述第二电路元件可以分别为无源元件，上述复合部件可以具有：层叠胚体，将多个第一基材层沿上下方向层叠而成；和图案导体，内置于上述层叠胚体，构成上述第一电路元件以及上述第二电路元件。
由此，能够实现复合部件的小型化，所以能够通过内置该复合部件来抑制施加于电路基板的应力。因此，能够抑制在电路基板产生的裂缝等，并且得到所希望的电路特性。
另外，上述第一电路元件和上述第二电路元件可以在上述第一端子电极与上述第二端子电极之间依次串联连接，构成该第一电路元件的图案导体可以靠近上述复合部件的上表面偏离定位，构成该第二电路元件的图案导体可以靠近上述复合部件的下表面偏离定位。
由此，能够抑制复合部件内的多余的布线敷设，所以能够抑制复合部件中的布线的寄生电感分量而得到所希望的电路特性。
另外，上述第一端子电极和上述第二端子电极可以被配置为在俯视上述电路基板时至少一部分重叠。
由此，能够抑制可能在复合部件产生的弯曲。一般来说，内置于电路基板的部件的弯曲成为使施加于电路基板的应力增大的主要因素。因此，通过抑制复合部件的弯曲而抑制施加于电路基板的应力，能够抑制在电路基板产生的裂缝等，并且得到所希望的电路特性。
另外，上述复合部件也可以具有多个上述第一端子电极。
由此，能够利用电路基板内的多个布线路径连接由复合部件构成的复合电路和第一功能块。因此，能够提高构成设置于复合部件内置电路基板的第一功能块的布线以及电路元件等的自由度。
另外，上述第一功能块可以包括信号处理电路，上述第一端子电极可以是从上述信号处理电路输入信号的输入端子或者向该信号处理电路输出信号的输出端子，上述第二功能块可以包括接地线，上述第二端子电极可以是与上述接地线连接的接地端子。
由此，能够仅在电路基板的上表面侧设置构成包括信号处理电路的第一功能块的有源元件。由此，能够抑制制成复合部件内置电路基板时的工序数的增加。
另外，上述第二端子电极可以设置在上述复合部件的大致整个下表面。
由此，能够使第二端子电极与电路基板的电连接稳固。换句话说，能够使第二端子电极的接地强化(稳定化)，所以能够得到所希望的电路特性。
另外，上述电路基板可以是具有沿上下方向层叠的多个第二基材层的多层基板，上述第二功能块是设置于上述电路基板的内层的接地图案导体。
由此，能够抑制第二端子电极与接地图案导体之间的布线敷设，所以能够抑制布线的寄生电感分量而得到所希望的电路特性。
另外，上述信号处理电路也可以由安装于上述电路基板的上表面的电子部件构成。
因此，能够实现具有电子部件的复合部件内置电路基板的节省空间。
另外，上述复合电路可以是上述第一电路元件以及上述第二电路元件中的一方的电路元件是电容器并且另一方的电路元件是电感器的LC复合电路。
由此，能够得到内置构成低通滤波器、带通滤波器、高通滤波器等的 LC滤波器的复合部件、或者构成这些滤波器的组合的双工器等的复合部件的复合部件内置电路基板。
另外，形成上述电容器的一对对置电极中的一方的对置电极可以由上述第一端子电极或者上述第二端子电极构成。
由此，能够实现复合部件的薄型化(低高度化)，进而实现复合部件内置电路基板的薄型化。
另外，上述复合部件可以主要将陶瓷作为基材。
由此，复合部件能够作为通过烧制形成的烧结体来获得。
另外，上述电路基板可以主要将树脂作为基材。
由此，例如在作为树脂使用热塑性树脂的情况下，能够通过在热固化前的树脂材料中配置复合部件并进行热处理来制成内置复合部件的电路基板(即，复合部件内置电路基板)。
另外，可以在比上述复合部件靠上表面侧设置有上述第一功能块，在比上述复合部件靠下表面侧设置有上述第二功能块。
由此，能够抑制电路基板内的多余的布线敷设，所以能够抑制电路基板中的布线的寄生电感分量来得到所希望的电路特性。
另外，本实用新型也能够作为复合部件来实现。换句话说，本实用新型的一个方式所涉及的复合部件具有：层叠胚体，将多个第一基材层沿上下方向层叠而成；复合电路，是在上述层叠胚体集成为单个芯片的电路，具有由内置于该层叠胚体的图案导体构成的无源元件亦即第一电路元件以及第二电路元件；第一端子电极，设置于上述层叠胚体的上表面，与上述复合电路的一部分连接；以及第二端子电极，设置于上述层叠胚体的下表面，与上述复合电路的另一部分连接。
根据本实用新型所涉及的复合部件内置电路基板等，能够得到所希望的电路特性。
附图说明
图1是具有实施方式所涉及的复合部件内置电路基板的块部件的立体图。
图2是示意性地表示实施方式所涉及的复合部件内置电路基板的剖面结构的图。
图3是表示由实施方式所涉及的复合部件构成的电路构成的电路图。
图4是实施方式所涉及的复合部件的外观立体图。
图5A是从上侧观察实施方式所涉及的复合部件以及其周围的导体时的立体图。
图5B是从下侧观察实施方式所涉及的复合部件以及其周围的导体时的立体图。
图6是示意性地表示实施方式所涉及的复合部件的剖面结构的图。
图7是表示由变形例1所涉及的复合部件构成的电路构成的电路图。
图8是示意性地表示变形例1所涉及的复合部件的剖面结构的图。
图9是示意性地表示变形例2所涉及的复合部件内置电路基板的剖面结构的图。
图10是表示由变形例2所涉及的复合部件构成的电路构成的电路图。
图11是示意性地表示变形例2所涉及的复合部件的剖面结构的图。
图12是示意性地表示变形例3所涉及的复合部件内置电路基板的剖面结构的图。
图13是表示由变形例3所涉及的复合部件构成的电路构成的电路图。
图14是示意性地表示变形例4所涉及的复合部件内置电路基板的剖面结构的图。
图15是表示由变形例4所涉及的复合部件构成的电路构成的电路图。
图16是变形例4所涉及的复合部件的外观立体图。
图17是示意性地表示变形例4所涉及的复合部件的剖面结构的图。
具体实施方式
以下，参照附图对本实用新型的实施方式所涉及的复合部件内置电路基板进行说明。此外，以下说明的实施方式均表示本实用新型的优选的一个具体例。以下的实施方式所示的数值、形状、材料、结构元件、结构元件的配置位置以及连接方式、制造工序、以及制造工序的顺序等是一个例子，并非限定本实用新型。另外，对于以下的实施方式中的结构元件中表示最上位概念的独立权利要求中未记载的结构元件，作为任意的结构元件来进行说明。另外，附图所示的结构元件的大小或者大小的比不一定严谨。
(实施方式)
图1是具有实施方式所涉及的复合部件内置电路基板2的块部件1的立体图。
在图1中，将复合部件内置电路基板2的厚度方向作为Z轴向，将与 Z轴向垂直并且相互正交的方向分别作为X轴向以及Y轴向来进行说明，将Z轴向正侧作为复合部件内置电路基板2的顶面(上表面)侧来进行说明。但是，在实际的使用方式中，也有复合部件内置电路基板2的厚度方向不是上下方向的情况。因此，在实际的使用方式中，复合部件内置电路基板2的顶面侧并不限定为上表面侧。
块部件1形成便携式终端设备的接收电路等规定的电路。如图1所示，块部件1具备具有复合部件10以及内置有该复合部件10的电路基板20 的复合部件内置电路基板2和安装于复合部件内置电路基板2的各种电子部件3。
在本实施方式中，电子部件3包括是包括信号处理电路的半导体集成电路元件的RFIC(Radio Frequency Integrated Circuit：射频集成电路)31、以及构成匹配电路等的芯片部件32、33。在本实施方式中，这些电子部件3配置于复合部件内置电路基板2的上表面。此外，电子部件3的搭载面并不局限于此，例如也可以是电路基板20的下表面。
以下，进一步使用图2对复合部件内置电路基板2的详细结构进行说明。
图2是示意性地表示实施方式所涉及的复合部件内置电路基板2的剖面结构的图。具体而言，图2是图1的II－II线上的复合部件内置电路基板2的剖视图。
此外，在图2中，还与复合部件内置电路基板2一起示出构成块部件1的电子部件3。另外，在图2中，为了简明化，有将严格来说位于不同剖面的结构元件在同一附图内示出并进行说明的情况。另外，电子部件3 在侧视图中示出。这些事项在以下的剖视图中也相同。
复合部件10是后述的复合电路被集成为单个芯片的部件，将设置有第一端子电极121的一侧主面作为上表面侧并将设置有第二端子电极122 的另一侧主面作为下表面侧而内置于电路基板20。在本实施方式中，作为第一端子电极121，设置有构成复合电路的输入端子P1的第一端子电极121和构成复合电路的输出端子P2的第一端子电极121。换句话说，复合部件10具有多个第一端子电极121(这里为2个第一端子电极121)。另外，作为第二端子电极122，设置有构成复合电路的接地端子PGND的第二端子电极122。
此外，对于复合部件10的详细内容，与由该复合部件10构成的复合电路的结构一起在下文中描述。
如图1以及图2所示，电路基板20是在上表面侧设置有第一功能块 (在本实施方式中为电子部件3)并在下表面侧设置有与该第一功能块不同的第二功能块(在本实施方式中为后述的接地图案导体231)的基板。这里，功能块不同是指例如功能块所包含的结构不同而发挥的功能不同。在本实施方式中，电子部件3(第一功能块)包括信号处理电路以及匹配电路或者是这些的一部分，接地图案导体231(第二功能块)包括接地线。换句话说，功能块不仅包括有源元件或者无源元件等电路元件，也包括单纯的电极或者布线。信号处理电路、匹配电路是第一功能块的一个例子，接地线是第二功能块的一个例子。
在本实施方式中，电路基板20是具有沿上下方向(与Z轴平行的方向)层叠的多个第二基材层的多层基板。在本实施方式中，如图2所示，电路基板20具有将5层的热塑性树脂层211～215作为多个第二基材层沿上下方向(与Z轴平行的方向)层叠而成的层叠树脂胚体21和配置于热塑性树脂层211～215的各种导体。各种导体包括沿着热塑性树脂层211～215的主面(沿着XY平面)形成的图案导体221和沿厚度方向(Z轴向) 贯通热塑性树脂层211～215而形成的导通孔导体222。
在本实施方式中，在构成层叠树脂胚体21的热塑性树脂层211～215 中的热塑性树脂层213内设置有复合部件10。换句话说，复合部件10内置于电路基板20，以便从厚度方向两侧(Z轴向两侧)被热塑性树脂层 212和热塑性树脂层214夹住，从与厚度方向正交的方向被热塑性树脂层213夹住。即，在比复合部件10靠上表面侧设置有第一功能块，在比复合部件10靠下表面侧设置有第二功能块。
此外，复合部件10内置于电路基板20即可，例如，也可以设置于热塑性树脂层211～215中除了最上层的热塑性树脂层211以及最下层的热塑性树脂层215以外的任意的热塑性树脂层212～214内。因此，设置复合部件10的层根据将复合部件10和第一功能块(在本实施方式中为电子部件3)以及复合部件10和第二功能块(在本实施方式中为接地图案导体)电连接的图案导体221以及导通孔导体222的布局等适当地决定。
另外，在电路基板20的上表面配置有用于安装电子部件3的表面电极223。此外，也可以在电路基板20的下表面配置有用于将复合部件内置电路基板2例如安装在母板的表面电极。
另外，在电路基板20的下表面侧设置有接地图案导体231。具体而言，接地图案导体231在电路基板20内部中设置于比复合部件10靠下表面侧，更具体而言，设置于比电路基板20的厚度方向的中央靠下表面侧。此外，接地图案导体231设置于比复合部件10靠下表面侧即可，比电路基板20的厚度方向的中央靠上表面侧也无妨。
在本实施方式中，接地图案导体231设置于电路基板20的内层，具体而言，设置于热塑性树脂层214与热塑性树脂层215的界面。另外，接地图案导体231是沿厚度方向观察(与Z轴平行地观察)配置于电路基板 20的大致整体的所谓的实心图案电极。这里，大致整体不仅是指完整的整体，也是指实质上的整体。即，接地图案导体231例如也可以有沿厚度方向观察未配置在电路基板20的局部的部分，以便避开与接地电位不同的导通孔导体222。
此外，接地图案导体231并不局限于电路基板20的内层，也可以设置于电路基板20的下表面(即热塑性树脂层215的下表面)。
这样的电路基板20的材质并无特别限定，但在本实施方式中，电路基板20主要将树脂作为基材。具体而言，作为构成电路基板20的层叠树脂胚体21的热塑性树脂层211～214，能够使用聚酰亚胺或者液晶聚合物等热塑性树脂。另外，作为图案导体221、表面电极223以及接地图案导体231，例如能够使用将铜作为主要成分的金属或者合金。此外，也可以对表面电极223例如实施利用镍、钯或者金进行的电镀。另外，作为导通孔导体222，例如能够使用将锡作为主要成分的金属或者合金。
接下来，进一步使用图3～图6对复合部件10的详细结构进行说明。
复合部件10构成具有第一电路元件以及第二电路元件的复合电路，在本实施方式中，作为复合电路，构成图3所示的低通滤波器。这里，复合电路是指第一电路元件和第二电路元件相互连接且发挥规定的功能的电路。图3是表示由复合部件10构成的电路构成的电路图。
如图所3示，复合电路(这里为低通滤波器)具有在输入端子P1与输出端子P2之间相互串联连接的电感器L1、L2和将电感器L1与电感器 L2的连接节点分流到接地端子PGND的电容器C1。这里，“分流”是指与接地端子连接。因此，在设置有将任意的节点分流到接地端子的电路元件的情况下，该任意的节点和该接地端子经由该电路元件连接。
这里，电感器L1、L2分别相当于复合电路(在本实施方式中为低通滤波器)的第一电路元件，电容器C1相当于复合电路的第二电路元件。换句话说，复合电路是第一电路元件以及第二电路元件分别为无源元件的电路，特定地，是第一电路元件以及第二电路元件中的一方的电路元件(这里为第二电路元件)是电容器并且另一方的电路元件(这里为第一电路元件)是电感器的LC复合电路。
这样的复合电路使从输入端子P1输入的例如高频信号所包含的频率分量中比由电感器L1、L2以及电容器C1的常量规定的截止频率高的频率分量递减，并从输出端子P2输出到信号处理电路。
另外，复合部件10具有图4所示的外部结构。图4是复合部件10的外观立体图。
第一端子电极121是设置于复合部件10的上表面的平面电极，与复合电路(在本实施方式中为低通滤波器)连接，并且与第一功能块(在本实施方式中为电子部件3)连接。在本实施方式中，第一端子电极121设置于后述的层叠陶瓷胚体11的上表面。
另一方面，第二端子电极122包括是设置于复合部件10的下表面的平面电极并且与该复合电路连接且与第二功能块(在本实施方式中为接地图案导体231)连接的第二端子端子122。在本实施方式中，第二端子电极122设置于层叠陶瓷胚体11的下表面。另外，第二端子电极122设置于复合部件10的下表面的大致整个面。这里，大致整个面不仅是完整的整个面，也包含实质上的整个面。即，第二端子电极122也可以仅设置于复合部件10的下表面中除了周边部以外的区域。
这些第一端子电极121以及第二端子电极122分别与一般的从复合部件的上表面或者下表面遍及侧面设置的折叠电极(端面电极)不同，仅设置于复合部件10的上表面或者下表面。具体而言，第一端子电极121仅设置于复合部件10的上表面的面内，第二端子电极122仅设置于复合部件10的下表面的面内，具有所谓的LGA(Land Grid Array：栅格阵列封装)型的端子结构。
这样，通过将第一端子电极121以及第二端子电极122作为平面电极，能够抑制作为寄生电感分量增大的主要因素的电极尺寸的大型化，并且能够确保用于确保第一端子电极121以及第二端子电极122与电路基板20 电连接的电极尺寸。因此，能够通过抑制该连接的可靠性的降低来得到所希望的电路特性。
此外，第一端子电极121以及第二端子电极122分别并不局限于平面电极，是折叠电极也无妨。
图5A是从上侧观察复合部件10以及其周围的导体(图案导体221 以及导通孔导体222)时的立体图。图5B是从下侧观察复合部件10以及其周围的导体(图案导体221以及导通孔导体222)时的立体图。
如图5A和图5B所示，第一端子电极121以及第二端子电极122与电路基板20的导通孔导体222直接连接。在本实施方式中，复合部件10 设置于电路基板20的热塑性树脂层213内，所以第一端子电极121与贯通热塑性树脂层212的1个导通孔导体222直接连接，第二端子电极122 与贯通热塑性树脂层214的3个导通孔导体222直接连接。具体而言，第一端子电极121经由导通孔导体222以及图案导体221与电子部件3连接，第二端子电极122经由导通孔导体222与接地图案导体231连接。
这样，设置于复合部件10的上表面的第一端子电极121经由图案导体221或者导通孔导体222与设置于电路基板20的上侧的电子部件3连接。另一方面，设置于复合部件10的下表面的第二端子电极122经由导通孔导体222与设置于电路基板20的下侧的接地图案导体231连接。
此时，从抑制寄生电感分量的观点来看，优选连接第一端子电极121 和电子部件3的布线(即图案导体221以及导通孔导体222的长度)以及连接第二端子电极122和接地图案导体231的布线的布线长度设计得较短。例如，优选从第一端子电极121到电子部件3的布线路径仅包括向上层延伸的导通孔导体222。此外，这些布线的配置方式并不局限于此，考虑与电路基板20内的其他布线的布局等而适当地决定。
第一端子电极121和第二端子电极122被配置为在俯视时(与Z轴向平行地观察时)至少一部分重叠，在本实施方式中，第一端子电极121的整体与第二端子电极122重叠地配置。
另外，构成输入端子P1的第一端子电极121和构成输出端子P2的第一端子电极121在俯视时(与Z轴向平行地观察时)，配置在复合部件10 的对称的位置。此外，这些第一端子电极121的配置位置并不局限于此，也可以在俯视时，配置在复合部件10的与对称不同的位置。
另外，从由复合部件10构成的复合电路(在本实施方式中为低通滤波器)的电特性的观点来看，优选第一端子电极121以及第二端子电极 122实现小面积化。但是，过度的小面积化有可能导致导通孔导体222与第一端子电极121以及第二端子电极122的连接可靠性降低。另外，从强化复合部件10的接地的观点来看，优选构成接地端子PGND的第二端子电极122大面积化地与更多的导通孔导体222连接。因此，对于第一端子电极121以及第二端子电极122的面积，考虑上述的电特性以及连接可靠性而适当地决定。
接下来，对复合部件10的内部结构进行说明。图6是示意性地表示复合部件10的剖面结构的图。具体而言，图6是图4的VI－VI线上的复合部件10的剖视图。
复合部件10具有将多个第一基材层沿上下方向(与Z轴平行的方向) 层叠而成的层叠胚体亦即层叠陶瓷胚体11。换句话说，复合部件10主要将陶瓷作为基材。具体而言，如图6所示，层叠陶瓷胚体11通过将6层的磁性体陶瓷层111～116作为多个第一基材层层叠而成。
该层叠陶瓷胚体11内置构成复合电路的第一电路元件以及第二电路元件的各种导体。在本实施方式中，该各种导体包括沿着层叠陶瓷胚体11 的主面设置的图案导体亦即线圈导体131以及电容器导体132和在层叠方向上设置的导通孔导体(未图示)。
线圈导体131是构成复合电路的第一电路元件的图案导体，在本实施方式中，构成电感器L1、L2的每个。线圈导体131例如在与层叠陶瓷胚体11的主面垂直地观察时为大致环状的图案导体，端部通过导通孔导体与其他层的线圈导体连接，从而构成电感器L1、L2的每个。此外，线圈导体131的形状并无特别限定，沿层叠陶瓷胚体11的层叠方向观察，例如也可以是多匝缠绕成的螺旋形状。
这里，电感器L1、L2不经由电容器C1地与第一端子电极121连接。具体而言，电感器L1和电容器C1在第一端子电极121与第二端子电极 122之间依次串联连接。同样，电感器L2以及电容器C1在第一端子电极 121与第二端子电极122之间依次串联连接。而且，构成电感器L1、L2 的线圈导体131靠近复合部件10的上表面偏离定位。
具体而言，构成电感器L1的1个以上的线圈导体131(这里为4层的线圈导体131)靠近层叠陶瓷胚体11的上表面偏离定位，在本实施方式中，设置于6层的磁性体陶瓷层111～116中靠近上表面的5层的磁性体陶瓷层111～115的界面。另外，构成电感器L1的最上层的线圈导体131 经由导通孔导体(未图示)与构成输入端子P1的第一端子电极121连接。另一方面，构成电感器L1的最下层的线圈导体131经由构成复合电路的布线的图案导体以及导通孔导体(均未图示)等与构成电容器C1的上层的电容器导体132以及构成电感器L2的最下层的线圈导体131连接。
构成电感器L2的1个以上的线圈导体131与构成电感器L1的1以上的线圈导体131设置在同一层。另外，构成电感器L2的最上层的线圈导体131经由导通孔导体(未图示)与构成输出端子P2的第一端子电极 121连接。另一方面，构成电感器L2的最下层的线圈导体131经由图案导体以及导通孔导体(均未图示)等与构成电容器C1的上层的电容器导体132以及构成电感器L1的最下层的线圈导体131连接。
这里，“偏离定位”是指偏向一边设置。例如，构成电感器L1的1 个以上的线圈导体131靠近上表面偏离定位是指该1个以上的线圈导体 131整体(这里为4层的线圈导体131)的重心比层叠陶瓷胚体11的上下方向的中心靠上表面侧设置。因此，构成电感器L1的一部分的线圈导体 131比层叠陶瓷胚体11的上下方向的中心靠下表面侧设置也无妨。例如，构成电感器L1的线圈导体131整体的重心能够根据各线圈导体131的长度、宽度或者厚度等求出。
电容器导体132是构成复合电路的第二电路元件的图案导体，在本实施方式中，与第二端子电极122一起构成电容器C1。即，在本实施方式中，形成电容器C1的一对对置电极中的一方的对置电极由第二端子电极 122构成，另一方的对置电极由电容器导体132构成。这样，电容器C1 不经由电感器L1、L2地与第二端子电极122连接，构成电容器C1的电容器导体132靠近复合部件10的下表面偏离定位。此外，构成电容器C1 的一对对置电极也可以是与第二端子电极122独立的一对电容器导体 132。
例如，电容器导体132是在与层叠陶瓷胚体11的主面垂直地观察时构成为与第二端子电极122相同尺寸且相同形状并且被配置为整体与第二端子电极122重叠的大致矩形状的图案导体。
在这样的复合部件10中，作为构成层叠陶瓷胚体11的磁性体陶瓷层 111～116，例如使用磁性铁氧体陶瓷，具体而言，使用将氧化铁作为主要成分且至少包含锌、镍以及铜中的一种以上的铁氧体。
另外，作为构成电感器L1、L2以及电容器C1的图案导体、和第一端子电极121以及第二端子电极122，例如使用将铜作为主要成分的金属或者合金。此外，作为第一端子电极121以及第二端子电极122，例如也可以实施利用镍、钯或者金进行的电镀。
另外，作为构成层叠陶瓷胚体11的磁性体陶瓷层111～116，也可以使用烧制温度为银的熔点以下的LTCC陶瓷(Low Temperature Co-fired Ceramics：低温共烧陶瓷)。由此，能够使用银构成复合部件10的图案导体以及导通孔导体。
通过使用电阻率较低的银构成图案导体以及导通孔导体，形成了损失少且功率效率等电路特性优异的复合部件10。另外，通过对图案导体以及导通孔导体使用银，能够在例如大气等氧化性气氛下烧制复合部件10。
此外，对于该各种导体的材料、厚度、宽度、导体间的间距或者夹在导体间的部件(即磁性体陶瓷层)等，考虑由复合部件10构成的复合电路所要求的截止频率、Q值等各种电特性而适当地决定。
以上那样构成的复合部件内置电路基板2能够例如以如下方式制造。
首先，准备成为磁性体陶瓷层111～116的陶瓷生片。具体而言，陶瓷生片通过对包含磁性体陶瓷粉末的生料进行板料成型而制成。
接下来，在陶瓷生片形成贯通孔(导通孔)。然后，在该贯通孔内填充导体浆料来形成导通孔导体，并且在主面上的特定位置印刷以银为主要成分的导体浆料来形成成为线圈导体131以及电容器导体132的导体浆料。
接下来，对配置有导体浆料的陶瓷生片进行对位并进行层叠、压接而与未烧制的层叠胚体块成为一体。并且，对于该未烧制层叠胚体块转印成为第一端子电极121以及第二端子电极122的导体，之后一并烧制。
由此，形成了作为烧结体块的复合部件10。
接下来，准备成为热塑性树脂层211～215的热塑性树脂片。具体而言，热塑性树脂片通过对热固化前的聚酰亚胺材料或者液晶聚合物材料进行板料成型而制成。
接下来，在成为热塑性树脂层213的热塑性树脂片形成用于配置复合部件10的贯通孔。另外，在其他的热塑性树脂片形成贯通孔(导通孔)，在该贯通孔内填充导体浆料，形成导通孔导体222。另外，在热塑性树脂片的上表面的特定位置配置金属箔来形成图案导体221、表面电极223、接地图案导体231。这里，贯通孔也可以通过例如激光加工来形成，导体浆料也可以是包含锡的材料。另外，金属箔也可以是铜或者铜合金的箔。
接下来，对复合部件10和配置有导体浆料以及金属箔的热塑性树脂片进行对位并进行层叠、压接，并且还进行热处理而成为一体，从而形成复合部件内置电路基板2。换句话说，通过加热处理以及加压处理，构成热塑性树脂片的热塑性树脂软化而流动，热塑性树脂片和复合部件10紧密接合。同时，通过热塑性树脂片的导通孔导体(未烧结)的烧结使导通孔导体金属化，并且，导通孔导体与金属箔连接，导通孔导体与复合部件 10的第一端子电极121以及第二端子电极122连接。
具体而言，构成热塑性树脂层212的树脂渗入磁性体陶瓷层111的表面的微小的凹凸(多孔结构)，从而形成了锚固结构。由此，在热塑性树脂层212与磁性体陶瓷层111之间产生机械式稳固的接合。该对于热塑性树脂层214与磁性体陶瓷层116之间也相同。
另外，通过一体化，例如在导通孔导体222与第一端子电极121之间形成银与锡的金属间化合物，在导通孔导体222与图案导体221之间形成铜与锡的金属间化合物。由此，在图案导体221、导通孔导体222以及第一端子电极121的相互间产生机械式以及电气式稳固的接合。这对于图案导体221、导通孔导体222以及第二端子电极122的相互间也相同。
通过这样的制造工序，能得到提高机械强度(不同种类材料间的剥离耐性)并且具有所希望的电路特性的复合部件内置电路基板2。
然后，通过利用回流焊接等在电路基板20的表面电极223安装电子部件3，从而完成图1等所示的块部件1。
如以上说明那样，根据本实施方式所涉及的复合部件内置电路基板2，复合部件10的上表面的第一端子电极121与电路基板20的上表面侧的第一功能块(在本实施方式中为电子部件3)连接，复合部件10的下表面的第二端子电极122与电路基板20的下表面侧的第二功能块(在本实施方式中为接地图案导体231)连接。由此，能够缩短电路基板20内部所需要的布线(在本实施方式中为发挥块部件1的功能所需要的布线)的布线长度。换句话说，能够用最短的布线长度实现电路基板20所需要的电路构成。因此，能够通过抑制电路基板20内的多余的布线敷设来抑制电路基板20中的布线的寄生电感分量，所以能够得到所希望的电路特性。
另外，因为将第一端子电极121以及第二端子电极122分开设置在上表面和下表面，所以能够实现第一端子电极以及第二端子电极的大型化，能够抑制第一端子电极121以及第二端子电极122与电路基板20的电连接的可靠性的降低，并且能够抑制寄生电感分量。
另外，根据本实施方式所涉及的复合部件内置电路基板2，复合部件 10通过层叠多个第一基材层(在本实施方式中为6层的磁性体陶瓷层 111～116)而成，第一电路元件(在本实施方式中为电感器L1、L2)以及第二电路元件(在本实施方式中为电容器C1)由图案导体(在本实施方式中为线圈导体131以及电容器导体132)构成。由此，能够实现复合部件10的小型化，所以能够通过内置该复合部件10来抑制施加于电路基板20的应力。因此，能够抑制在电路基板20产生的裂缝等，并且得到所希望的电路特性。
另外，根据本实施方式所涉及的复合部件内置电路基板2，构成第一电路元件的图案导体(在本实施方式中为线圈导体131)靠近复合部件10 的上表面偏离定位，构成第二电路元件的图案导体(在本实施方式中为电容器导体132)靠近复合部件10的下表面偏离定位。由此，能够抑制复合部件10内的多余的布线敷设，所以能够抑制复合部件10中的布线的寄生电感分量来得到所希望的电路特性。
尤其在第一电路元件或者第二电路元件是电容器的情况下，削减复合部件10内的多余的布线是有用的。具体而言，在第一电路元件或者第二电路元件是电容器的情况下，在该电容器和由多余的布线所形成的寄生电感分量可能产生不必要的谐振。该情况下，存在由于例如在所希望的通带内产生由该谐振引起的不必要的阱(trap)(衰减极)，而得不到所希望的电路特性的情况。因此，能够通过削减多余的布线抑制寄生电感分量，来抑制不必要的谐振，得到所希望的电路特性。
另外，根据本实施方式所涉及的复合部件内置电路基板2，在比复合部件10靠上表面侧设置有第一功能块，在比复合部件10靠下表面侧设置有第二功能块。由此，能够抑制电路基板20内的多余的布线敷设，所以能够抑制电路基板20中的布线的寄生电感分量来得到所希望的电路特性。
另外，根据本实施方式所涉及的复合部件内置电路基板2，第一端子电极121和第二端子电极122被配置为在俯视时至少一部分重叠，能够抑制在复合部件10可能产生的弯曲。一般来说，内置于电路基板的部件的弯曲成为使施加于电路基板的应力增大的主要因素。因此，通过抑制复合部件10的弯曲来抑制施加于电路基板20的应力，能够抑制在电路基板 20产生的裂缝等，并且得到所希望的电路特性。
另外，根据本实施方式所涉及的复合部件内置电路基板2，通过复合部件10具有多个第一端子电极121，能够利用电路基板20内的多个布线路径来连接由复合部件10构成的复合电路和第一功能块。因此，能够提高构成设置于复合部件内置电路基板2的第一功能块(在本实施方式中为电子部件3)的布线以及电路元件等的自由度。
另外，根据本实施方式所涉及的复合部件内置电路基板2，第一端子电极121是输入端子P1或者输出端子P2，第二端子电极122是接地端子 PGND。由此，能够仅在电路基板20的上表面侧设置包括信号处理电路的第一功能块(在本实施方式中为电子部件3)等有源元件。由此，能够抑制制成复合部件内置电路基板2时的工序数的增加。
另外，根据本实施方式所涉及的复合部件内置电路基板2，通过第二端子电极122设置于复合部件10的下表面的大致整个面，能够使第二端子电极122与电路基板20的电连接稳固。换句话说，能够将第二端子电极122的接地强化(稳定化)，所以能够得到所希望的电路特性。
另外，根据本实施方式所涉及的复合部件内置电路基板2，电路基板 20是具有多个第二基材层(在本实施方式中为5层的热塑性树脂层211～ 215)的多层基板，第二功能块是内层的接地图案导体231。由此，能够抑制第二端子电极122与接地图案导体231之间的布线敷设，所以能够抑制布线的寄生电感分量而得到所希望的电路特性。这在复合部件内置电路基板2用于高频块部件等的情况下，有助于改善高频特性，所以特别有用。
另外，根据本实施方式所涉及的复合部件内置电路基板2，信号处理电路由安装在电路基板20的上表面的电子部件3(特别是RFIC31)构成。因此，能够实现具有电子部件3的复合部件内置电路基板2(即，本实施方式的块部件1)的节省空间。作为搭载于要求了节省空间以及高密度安装化的便携式终端设备等的块部件1，这是特别有用的。
另外，根据本实施方式所涉及的复合部件内置电路基板2，通过复合电路是LC复合电路，能够得到内置构成低通滤波器、带通滤波器、高通滤波器等LC滤波器的复合部件、或者构成这些滤波器的组合的双工器等的复合部件的复合部件内置电路基板2。
另外，根据本实施方式所涉及的复合部件内置电路基板2，形成电容器C1的一对对置电极中一方的对置电极由第一端子电极121或者第二端子电极122(在本实施方式中为第二端子电极122)构成。由此，能够实现复合部件10的薄型化(低高度化)，进而能够实现复合部件内置电路基板2的薄型化。
另外，根据本实施方式所涉及的复合部件内置电路基板2，复合部件 10主要将陶瓷作为基材。由此，复合部件10能够作为通过烧制形成的烧结体获得。
另外，根据本实施方式所涉及的复合部件内置电路基板2，电路基板 20主要将树脂作为基材。由此，在例如作为树脂使用热塑性树脂的情况下，能够通过在热固化前的树脂材料中配置复合部件10并进行热处理来制成内置复合部件10的电路基板20(即复合部件内置电路基板2)。
(变形例1)
此外，复合部件以及由其构成的复合电路的结构并不局限于上述实施方式。这里，使用图7以及图8对实施方式的变形例1所涉及的复合部件 10A的结构进行说明。实施方式的变形例1所涉及的复合部件10A构成图 7所示的2阶低通滤波器作为复合电路。图7是表示由实施方式的变形例 1所涉及的复合部件10A构成的电路构成的电路图。
如图7所示，复合电路(这里为低通滤波器)具有串联连接在输入端子P1与输出端子P2之间的电感器L11、L12、和将电感器L11、L12的输出端子P2侧的节点分别分流到接地端子PGND1、PGND2的电容器C11、C12。这里，电感器L11、L12分别相当于复合电路(在本实施方式中为低通滤波器)的第一电路元件，电容器C11、C12分别相当于复合电路的第二电路元件。
这样的复合电路使从输入端子P1输入的例如高频信号所包含的频率分量中比由电感器L11以及电容器C11的常量规定的第一截止频率和由电感器L12以及电容器C12的常量规定的第二截止频率高的频率分量递减，并从输出端子P2输出到信号处理电路。
图8是示意性地表示实施方式的变形例1所涉及的复合部件10A的剖面结构的图。具体而言，图8是相当于图4的VI－VI线的剖面中的复合部件10A的剖视图。
如图8所示，复合部件10A与图6所示的复合部件10相比，由于电路构成的差异，设置有构成电容器C11的电容器导体132以及构成电容器 C12的电容器导体132。这里，构成电容器C12的电容器导体132经由导通孔导体(未图示)与构成电感器L12的最上层的线圈导体131以及构成输出端子P2的第一端子电极121连接。
另外，在本变形例中，第二端子电极122设置有多个(这里是2个)。具体而言，分别独立地设置构成形成电容器C11的一对对置电极中的一方的对置电极的第二端子电极122和构成形成电容器C12的一对对置电极中的一方的对置电极的第二端子电极122。另外，2个第二端子电极122分别构成接地端子PGND1、PGND2。
此外，在本变形例中，2个第二端子电极122构成同电位的PGND1、 PGND2，所以也能够将它们共同化而作为一个电极设置。在将第二端子电极122共同化而作为一个电极设置的情况下，能够增加与第二端子电极 122连接的导通孔导体222的数量，所以能够强化第二端子电极122的接地。另一方面，该情况下，可能产生第二端子电极122的寄生电感分量增大这一其它问题。因此，对于是否将第二端子电极122共同化，考虑复合部件10A所要求的高频特性等电路特性适当地决定。
即使是具有以上那样构成的复合部件10A的复合部件内置电路基板，也起到与实施方式相同的效果。即，能够通过抑制多余的布线敷设，抑制布线的寄生电感分量，所以能够得到所希望的电路特性。
(变形例2)
另外，由复合部件内置电路基板的复合部件构成的复合电路也可以是高通滤波器。这里，使用图9～图11对实施方式的变形例2所涉及的复合部件内置电路基板2B以及复合部件10B的结构进行说明。
图9是示意性地表示实施方式的变形例2所涉及的复合部件内置电路基板2B的剖面结构的图。具体而言，图9是相当于图1的II－II线的剖面中的合部件内置电路基板2B的剖视图。此外，在图9中，还与复合部件内置电路基板2B一起示出作为构成块部件1B的半导体集成电路元件的RFIC31以及开关IC34。
开关IC34是与构成复合部件10B的输入端子P1的第一端子电极121 连接的例如高频开关IC。
本变形例所涉及的复合部件10B构成图10所示的高通滤波器作为复合电路。图10是表示由实施方式的变形例2所涉及的复合部件10B构成的电路构成的电路图。
如图10所示，复合电路(这里为高通滤波器)具有串联连接在输入端子P1与输出端子P2之间的电容器C21、C22、和将电容器C21与电容器C22的连接节点分流到接地端子PGND的电感器L21。这里，电容器C21、 C22分别相当于复合电路(在本实施方式中为高通滤波器)的第一电路元件，电感器L21相当于复合电路的第二电路元件。
这样的复合电路使从输入端子P1输入的例如高频信号所包含的频率分量中比由电容器C21、C22以及电感器L21的常量规定的截止频率低的频率成分递减，并从输出端子P2输出到信号处理电路。
图11是示意性地表示实施方式的变形例2所涉及的复合部件10B的剖面结构的图。具体而言，图11是相当于图4的VI－VI线的剖面中的复合部件10B的剖视图。
如图11所示，复合部件10B与图6所示的复合部件10相比，代替层叠陶瓷胚体11而具有层叠陶瓷胚体11B，并且，由于电路构成的差异，线圈导体131以及电容器导体132在层叠方向上的位置不同。
层叠陶瓷胚体11B将3层的电介质层151～153以及5层的磁性体陶瓷层111～115作为多个第一基材层层叠而成。
电介质层151～153例如是使用将非磁性铁氧体陶瓷或氧化铝以及玻璃作为主要成分的绝缘性玻璃陶瓷作为材料的非磁性体陶瓷层。此外，电介质层151～153也可以是将树脂作为主要成分的热塑性树脂层。
在本变形例中，线圈导体131靠近复合部件10B的下表面偏离定位。这取决于由线圈导体131构成的电感器L21不经由电容器C21、C22地与由第二端子电极122构成的接地端子PGND连接的情况。
在本变形例中，电容器导体132靠近复合部件10B的上表面偏离定位。这取决于由电容器导体132构成的电容器C21、C22不经由电感器L21地与由第一端子电极121构成的输入端子P1或者输出端子P2连接。具体而言，电容器C21和电感器L21依次串联连接在第一端子电极121与第二端子电极122之间。同样，电容器C22和电感器L21依次串联连接在第一端子电极121与第二端子电极122之间。
这里，在本变形例中，电容器导体132设置于由电介质层151～153 构成的层叠结构的内层。由此，与在由磁性体陶瓷层构成的层叠结构的内层设置电容器导体132的情况相比，能够减小用于得到所希望的电容值的电容器导体132的面积。
即使是具有以上那样构成的复合部件10B的复合部件内置电路基板 2B，也起到与实施方式相同的效果。即，能够通过抑制多余的布线敷设来抑制布线的寄生电感分量，所以能够得到所希望的电路特性。
(变形例3)
另外，由复合部件内置电路基板的复合部件构成的复合电路也可以是带通滤波器。这里，使用图12以及图13对实施方式的变形例3所涉及的复合部件内置电路基板2C以及复合部件10C的结构进行说明。
图12是示意性地表示实施方式的变形例3所涉及的复合部件内置电路基板2C的剖面结构的图。具体而言，图12是相当于图1的II－II线的剖面中的复合部件内置电路基板2C的剖视图。此外，在图12中，还与复合部件内置电路基板2C一起示出构成块部件1C的电子部件亦即RFIC31。
在图12所示的复合部件内置电路基板2C中，在电路基板20的上表面设置有构成与天线(未图示)连接的布线的天线连接布线225。天线连接布线225相当于本变形例中的第一功能块，是经由导通孔导体222以及图案导体221与构成复合部件10C的输入端子P1的第一端子电极121连接的图案导体。
本变形例所涉及的复合部件10C构成图13所示的带通滤波器作为复合电路。图13是表示由实施方式的变形例3所涉及的复合部件10C构成的电路构成的电路图。
如图13所示，复合电路(这里为带通滤波器)在输入端子P1与输出端子P2之间具有并联连接的电容器C31以及电感器L3和并联连接的电容器C32以及电感器L32。另外，由并联连接的电容器以及电感器构成的LC并联谐振滤波器之间的节点被分流到接地端子PGND。这里，并联连接的电容器以及电感器的一方相当于复合电路(在本变形例中为高通滤波器)的第一电路元件，另一方相当于复合电路的第二电路元件。
这样的复合电路使从输入端子P1输入的例如高频信号所包含的频率分量中由电容器C31以及电感器L31的常量规定的第一衰减极附近的频带以及由电容器C32以及电感器L32的常量规定的第二衰减极附近的频带的频率分量递减，并从输出端子P2输出到信号处理电路。
此外，构成带通滤波器的LC并联谐振滤波器的阶数并不局限于2阶，根据复合部件10C所要求的通带等适当地决定。
即使是具有如以上那样构成的复合部件10C的复合部件内置电路基板2C，也起到与实施方式相同的效果。即，能够通过抑制多余的布线敷设来抑制布线的寄生电感分量，所以能够得到所希望的电路特性。
(变形例4)
另外，由复合部件内置电路基板的复合部件构成的复合电路也可以是双工器。这里，使用图14～图17对实施方式的变形例4所涉及的复合部件内置电路基板2D以及复合部件10D的结构进行说明。
图14是示意性地表示实施方式的变形例4所涉及的复合部件内置电路基板2D的剖面结构的图。具体而言，图14是相当于图1的II－II线的剖面中的复合部件内置电路基板2D的剖视图。此外，在图14中，还与复合部件内置电路基板2D一起示出构成块部件1D的各种电子部件。该各种电子部件包括构成LB(Low Band：低频段)用的信号处理电路的LB 用RFIC31a、构成HB(High Band：高频段)用的信号处理电路的HB用 RFIC31b、构成LB用的带通滤波器的LB用SAW(Surface Acoustic Wave：声表面波)滤波器35a、以及构成HB用的带通滤波器的HB用SAW滤波器35b。此外，LB用RFIC31a和HB用RFIC31b在Y轴向上并排配置。
图14所示的复合部件内置电路基板2D具有将4层的热塑性树脂层 211～214沿上下方向层叠而成的层叠树脂胚体21D，复合部件10D设置于热塑性树脂层212内。因此，各种电子部件和复合部件10D不经由图案导体221而通过导通孔导体222连接。
另外，在复合部件内置电路基板2D中，在电路基板20的内层设置有构成与天线(图15的天线ANT)连接的布线的天线连接布线225。天线连接布线225相当于本变形例中的第二功能块，是经由导通孔导体222 与构成复合部件10D的输入端子P1的第二端子电极122连接的图案导体。
本变形例所涉及的复合部件10D构成图15所示的双工器作为复合电路。图15是表示由实施方式的变形例4所涉及的复合部件10D构成的电路构成的电路图。此外，图15也一并示出复合部件内置电路基板2D以及由安装于该复合部件内置电路基板2D的各种电子部件构成的块部件1D 的电路构成(接收电路)。
如图15所示，复合电路(这里为双工器)通过组合设置于与天线ANT 连接的输入端子P1与LB用的输出端子P2之间的低通滤波器和设置于输入端子P1与HB用的输出端子P3之间的高通滤波器而构成。低通滤波器具有串联连接在输入端子P1与LB用的输出端子P2之间的电感器L41和将电感器L41的输出端子P2侧的节点分流到接地端子PGND的电容器C41。高通滤波器具有串联连接在输入端子P1与HB用的输出端子P3之间的电容器C42和将电容器C42的输出端子P3侧的节点分流到接地端子PGND的电感器L42。
这里，电容器C41以及电感器L42相当于复合电路(在本变形例中为双工器)的第一电路元件，电感器L41以及电容器C42相当于复合电路的第二电路元件。
这样的复合电路使从输入端子P1输入的例如高频信号所包含的频率分量中比由电感器L41以及电容器C41的常量规定的第一截止频率高的频率分量递减，并从输出端子P2输出到LB用的信号处理电路。另外，使比由电容器C42以及电感器L42的常量规定的第二截止频率低的频率分量递减，并从输出端子P3输出到HB用的信号处理电路。
图16是复合部件10D的外观立体图。
如图16所示，复合部件10D被配置为在俯视时第一端子电极121和第二端子电极122重叠，具体而言，大致一致地配置。由此，能够进一步抑制可能在复合部件10D产生的弯曲。
图17是示意性地表示实施方式的变形例4所涉及的复合部件10D的剖面结构的图。具体而言，图17是相当于图4的VI－VI线的剖面中的复合部件10D的剖视图。
如图17所示，复合部件10D与图6所示的复合部件10相比，代替层叠陶瓷胚体11具有层叠陶瓷胚体11D，并且，由于电路构成的差异，线圈导体131以及电容器导体132在层叠方向上的位置不同。
层叠陶瓷胚体11D通过将8层的电介质层151～158作为多个第一基材层层叠而成。
在本变形例中，构成电容器C41的电容器导体132以及构成电感器 L42的线圈导体131靠近复合部件10D的下表面偏离定位，构成电感器L41的线圈导体131以及构成电容器C42的电容器导体132靠近复合部件 10D的上表面偏离定位。这取决于电容器C41以及电感器L42分别不经由电感器L41以及电容器C42地与由第二端子电极122构成的接地端子 PGND连接的情况。
即使是具有如以上那样构成的复合部件10D的复合部件内置电路基板2D，也起到与实施方式相同的效果。即，能够通过抑制多余的布线敷设来抑制布线的寄生电感分量，所以能够得到所希望的电路特性。
(其他的变形例)
以上，对本实用新型的实施方式以及变形例所涉及的复合部件内置电路基板进行了说明，但本实用新型并不局限于各个实施方式以及变形例。只要不脱离本实用新型的主旨，将本领域技术人员想得到的各种变形施加到本实施方式及其变形例得到的方式、组合不同的实施方式及其变形例中的结构元件而构成的方式也包含于本实用新型的一个或者多个方式的范围内。
另外，本实用新型不仅能够作为上述的复合部件内置电路基板来实现，例如，也能够作为内置于电路基板的内置用的复合部件来实现。换句话说，复合部件具有：层叠胚体，将多个第一基材层沿上下方向层叠而成；复合电路，是在上述层叠胚体集成为单个芯片的电路，并且具有由内置于该层叠胚体的图案导体构成的无源元件亦即第一电路元件以及第二电路元件；第一端子电极，是设置于上述层叠胚体的上表面的平面电极，与上述复合电路的一部分连接；以及第二端子电极，是设置于上述层叠胚体的下表面的平面电极，与上述复合电路的另一部连接。
并且，上述的复合部件并不局限于内置的用途。例如，复合部件也可以以下表面安装于印刷布线板，在上表面与可挠性布线板或可挠性电缆连接。
此外，在本实用新型中，复合部件的各层的厚度及形状、导体的位置及大小等各种尺寸值并无特别限定。另外，构成复合部件的各层的陶瓷材料的成分以及成分的配比、磁导率等物理性质的值、复合部件内的导体等所使用的材料的成分以及成分的配比、导电率等物理性质的值也无特别限定。对于这些数值，考虑复合部件所要求的电感值、直流重叠特性等各种电特性而适当地决定。
同样，多层基板的各层的厚度及形状、导体的位置及大小等各种尺寸值并无特别限定。另外，构成多层基板的各层的树脂材料的成分以及成分的配比、多层基板内的导体等所使用的材料的成分以及成分的配比、导电率等物理性质的值也无特别限定。对于这些数值，考虑由复合部件内置电路基板形成的电路(例如，接收电路)所要求的高频特性等电路特性而适当地决定。
另外，构成电路基板的层叠胚体的基材层的层数以及构成复合部件的层叠胚体的磁性体陶瓷层的层数并不局限于上述说明的层数。
另外，复合部件并不局限于具有层叠胚体(在上述说明中为层叠陶瓷胚体)的结构。换句话说，复合部件并不局限于多层部件，例如，是在硅基板等半导体基板形成的复合电路集成为单个芯片的IC等也无妨。即，第一电路元件以及第二电路元件并不局限于无源元件，是二极管或者晶体管等有源元件也无妨。
另外，构成第一电路元件的图案导体以及构成第二电路元件的图案导体的配置方式并不局限于上述的方式。例如，也可以为构成第一电路元件的图案导体靠近复合部件的下表面偏离定位，构成第二电路元件的图案导体靠近复合部件的上表面偏离定位。
另外，第一端子电极121和第二端子电极122也可以被配置为在俯视电路基板时不重叠。
另外，复合部件也可以仅具有一个第一端子电极121，例如，也可以为该第一端子电极121是输入端子，第二端子电极122是输出端子。
另外，块部件也可以构成发送电路，与RFIC连接的第一端子电极121 也可以是从由RFIC构成的信号处理电路输入信号的输入端子。
另外，电路基板并不局限于具有多个第二基材层(上述说明中为热塑性树脂层)的多层基板，也可以是单层基板。
另外，第二功能块并不局限于接地图案导体或者天线图案导体等导体，例如也可以是电子部件。
另外，复合电路并不局限于LC复合电路，例如，第一电路元件以及第二电路元件也可以均为电感器。作为这样的复合电路例如可列举平衡转换器或者耦合器。
另外，复合部件的主要的基材并不局限于陶瓷，也可以是树脂。另外，电路基板的主要的基材并不局限于树脂。另外，复合部件和电路基板也可以将树脂等相同种类材料作为主要的基材。
另外，复合部件内置电路基板也可以是具有设置于电路基板的第一功能块以及第二功能块的构成。换句话说，也可以为上述说明的整个块部件是复合内置电路基板。
另外，上述实施方式以及变形例所示的电路基板是比该电路基板大得多的基板的一部分，在该基板也可以搭载或者内置有上述实施方式以及变形例所示的结构以外的多个电子部件以及图案导体等。
工业上的可用性
本实用新型作为复合部件内置电路基板以及复合部件，能够广泛地利用于移动电话终端等便携式终端设备。
附图标记说明
1、1B～1D...块部件；2、2B～2D...复合部件内置电路基板；3...电子部件；10、10A～10D...复合部件；11、11B、11D...层叠陶瓷胚体；20... 电路基板；21、21D...层叠树脂胚体；31...RFIC；31a...LB用RFIC；31b...HB 用RFIC；32...芯片部件；34...开关IC；35a...LB用SAW滤波器；35b...HB 用SAW滤波器；111～116...磁性体陶瓷层；121...第一端子电极；122...第二端子电极；131...线圈导体；132...电容器导体；151～158...电介质层； 211～215...热塑性树脂层；221...图案导体；222...导通孔导体；223...表面电极；225...天线连接布线；231...接地图案导体。

Claims (14)

1.一种复合部件内置电路基板，其特征在于，具有：
电路基板，在上表面侧设置有第一功能块，在下表面侧设置有与所述第一功能块不同的第二功能块；和
复合部件，内置于所述电路基板，并且将具有第一电路元件以及第二电路元件的复合电路集成为单个芯片，
所述复合部件还具有：
第一端子电极，设置于所述复合部件的上表面，与所述复合电路连接并且与所述第一功能块连接；和
第二端子电极，设置于所述复合部件的下表面，与所述复合电路连接并且与所述第二功能块连接。
2.根据权利要求1所述的复合部件内置电路基板，其特征在于，
所述第一电路元件以及所述第二电路元件分别为无源元件，
所述复合部件具有：
层叠胚体，将多个第一基材层沿上下方向层叠而成；和
图案导体，内置于所述层叠胚体，构成所述第一电路元件以及所述第二电路元件。
3.根据权利要求2所述的复合部件内置电路基板，其特征在于，
所述第一电路元件和所述第二电路元件在所述第一端子电极与所述第二端子电极之间依次串联连接，构成所述第一电路元件的图案导体靠近所述复合部件的上表面偏离定位，构成所述第二电路元件的图案导体靠近所述复合部件的下表面偏离定位。
4.根据权利要求1～3中任意一项所述的复合部件内置电路基板，其特征在于，
所述第一端子电极和所述第二端子电极被配置为在俯视所述电路基板时至少一部分重叠。
5.根据权利要求1～3中任意一项所述的复合部件内置电路基板，其特征在于，
所述复合部件具有多个所述第一端子电极。
6.根据权利要求1～3中任意一项所述的复合部件内置电路基板，其特征在于，
所述第一功能块包括信号处理电路，
所述第一端子电极是从所述信号处理电路输入信号的输入端子或者向所述信号处理电路输出信号的输出端子，
所述第二功能块包括接地线，
所述第二端子电极是与所述接地线连接的接地端子。
7.根据权利要求6所述的复合部件内置电路基板，其特征在于，
所述第二端子电极设置于所述复合部件的整个下表面，或者设置于所述复合部件的下表面中除了周边部以外的区域。
8.根据权利要求6所述的复合部件内置电路基板，其特征在于，
所述电路基板是具有沿上下方向层叠的多个第二基材层的多层基板，
所述第二功能块是设置于所述电路基板的内层的接地图案导体。
9.根据权利要求6所述的复合部件内置电路基板，其特征在于，
所述信号处理电路由安装于所述电路基板的上表面的电子部件构成。
10.根据权利要求1～3中任意一项所述的复合部件内置电路基板，其特征在于，
所述复合电路是所述第一电路元件以及所述第二电路元件中的一方的电路元件为电容器并且另一方的电路元件为电感器的LC复合电路。
11.根据权利要求10所述的复合部件内置电路基板，其特征在于，
形成所述电容器的一对对置电极中的一方的对置电极由所述第一端子电极或者所述第二端子电极构成。
12.根据权利要求1～3中任意一项所述的复合部件内置电路基板，其特征在于，
所述复合部件主要将陶瓷作为基材。
13.根据权利要求1～3中任意一项所述的复合部件内置电路基板，其特征在于，
所述电路基板主要将树脂作为基材。
14.根据权利要求1～3中任意一项所述的复合部件内置电路基板，其特征在于，
在比所述复合部件靠上表面侧设置有所述第一功能块，在比所述复合部件靠下表面侧设置有所述第二功能块。
CN201790000733.2U 2016-04-14 2017-04-11 复合部件内置电路基板 Active CN210328202U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-081471 2016-04-14
JP2016081471 2016-04-14
PCT/JP2017/014851 WO2017179583A1 (ja) 2016-04-14 2017-04-11 複合部品内蔵回路基板、及び、複合部品

Publications (1)

Publication Number Publication Date
CN210328202U true CN210328202U (zh) 2020-04-14

Family

ID=60041666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201790000733.2U Active CN210328202U (zh) 2016-04-14 2017-04-11 复合部件内置电路基板

Country Status (4)

Country Link
US (1) US10645798B2 (zh)
JP (1) JP6620885B2 (zh)
CN (1) CN210328202U (zh)
WO (1) WO2017179583A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082898A (ja) * 2019-11-15 2021-05-27 株式会社村田製作所 高周波モジュール及び通信装置
JP2021114531A (ja) * 2020-01-17 2021-08-05 株式会社村田製作所 半導体装置
US11658134B2 (en) * 2021-03-30 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor structure, semiconductor package and fabrication method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151327A (ja) * 1998-11-12 2000-05-30 Murata Mfg Co Ltd 積層型ノイズフィルタ
JP2000151324A (ja) * 1998-11-13 2000-05-30 Murata Mfg Co Ltd 積層型ノイズフィルタ
US6346865B1 (en) * 1999-04-29 2002-02-12 Delphi Technologies, Inc. EMI/RFI filter including a ferroelectric/ferromagnetic composite
JP2001332862A (ja) 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd コンデンサ保持基板
JP3743398B2 (ja) 2001-08-10 2006-02-08 株式会社村田製作所 群遅延平坦型ベッセルローパスフィルタ、その実装構造、群遅延平坦型ベッセルローパスフィルタ装置および光信号受信装置
JP2003100524A (ja) 2001-09-27 2003-04-04 Murata Mfg Co Ltd 積層型ｌｃ部品
JP3678228B2 (ja) 2001-10-18 2005-08-03 株式会社村田製作所 Ｌｃハイパスフィルタ回路、積層型ｌｃハイパスフィルタ、マルチプレクサおよび無線通信装置
JP2005086676A (ja) * 2003-09-10 2005-03-31 Tdk Corp 積層型ｌｃ部品およびその製造方法
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
US7978031B2 (en) * 2008-01-31 2011-07-12 Tdk Corporation High frequency module provided with power amplifier
JP5428315B2 (ja) * 2008-12-11 2014-02-26 株式会社村田製作所 電子部品
JP2011023381A (ja) * 2009-07-13 2011-02-03 Nippon Zeon Co Ltd 積層モジュール
JP5852929B2 (ja) * 2012-06-29 2016-02-03 株式会社日立製作所 インターポーザ、プリント基板及び半導体装置
JP6264721B2 (ja) 2013-01-16 2018-01-24 株式会社村田製作所 多層配線基板の放熱構造
JP5751265B2 (ja) * 2013-02-06 2015-07-22 株式会社村田製作所 高周波モジュール
JP5750528B1 (ja) 2014-03-26 2015-07-22 太陽誘電株式会社 部品内蔵回路基板
JP6460328B2 (ja) * 2014-05-28 2019-01-30 Tdk株式会社 Ｌｃ複合部品

Also Published As

Publication number Publication date
JP6620885B2 (ja) 2019-12-18
JPWO2017179583A1 (ja) 2018-11-08
US10645798B2 (en) 2020-05-05
US20190014655A1 (en) 2019-01-10
WO2017179583A1 (ja) 2017-10-19

Similar Documents

Publication Publication Date Title
KR100790694B1 (ko) 캐패시터 내장형 ｌｔｃｃ 기판 제조방법
US20020179329A1 (en) Method for fabricating wiring board provided wiht passive element, and wiring board provided with passive element
JP4093327B2 (ja) 高周波部品およびその製造方法
US7649252B2 (en) Ceramic multilayer substrate
KR100888019B1 (ko) 캐패시터 블록 및 적층 기판
US10135416B2 (en) Composite electronic component and board having the same
JP3928665B2 (ja) チップ型電子部品内蔵型多層基板及びその製造方法
JP2008078622A (ja) 積層コンデンサ、回路基板及び回路モジュール
US9444424B2 (en) Polar-type low pass filter and demultiplexer equipped therewith
CN210328202U (zh) 复合部件内置电路基板
JP6458903B2 (ja) 受動素子アレイおよびプリント配線板
TWI553829B (zh) 一種具有貫穿孔電感的高頻元件
US10122339B2 (en) Composite electronic component and board having the same
US20190006076A1 (en) Inductor module
US20050134405A1 (en) Electronic device and semiconductor device
JP2004096388A (ja) 高周波積層デバイス
JP2007053328A (ja) チップ型電子部品内蔵型多層基板及びその製造方法
JP2001358551A (ja) フィルタ
JP5207854B2 (ja) 部品内蔵セラミックス基板およびその製造方法
JP3750796B2 (ja) 移動体通信機器用モジュール
JPWO2006085465A1 (ja) Ｌｃフィルタ複合モジュール
JP2004296927A (ja) 電子部品収納用配線基板
KR20090053584A (ko) 수동 소자가 내장된 다층 인쇄 회로 기판 및 제조 방법
JP2013211605A (ja) 高周波モジュール
JP2002100697A (ja) 電子部品およびそれを備える電子装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant