JP3678228B2 - Ｌｃハイパスフィルタ回路、積層型ｌｃハイパスフィルタ、マルチプレクサおよび無線通信装置 - Google Patents
Ｌｃハイパスフィルタ回路、積層型ｌｃハイパスフィルタ、マルチプレクサおよび無線通信装置 Download PDFInfo
- Publication number
- JP3678228B2 JP3678228B2 JP2002276045A JP2002276045A JP3678228B2 JP 3678228 B2 JP3678228 B2 JP 3678228B2 JP 2002276045 A JP2002276045 A JP 2002276045A JP 2002276045 A JP2002276045 A JP 2002276045A JP 3678228 B2 JP3678228 B2 JP 3678228B2
- Authority
- JP
- Japan
- Prior art keywords
- pass filter
- inductor
- capacitor
- input
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20354—Non-comb or non-interdigital filters
- H01P1/20372—Hairpin resonators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20354—Non-comb or non-interdigital filters
- H01P1/20381—Special shape resonators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/175—Series LC in series path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters And Equalizers (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば、携帯電話等の移動体通信機器などに使用されるＬＣハイパスフィルタ回路、積層型ＬＣハイパスフィルタ、マルチプレクサおよび無線通信装置に関する。
【０００２】
【従来の技術】
この種の積層型ＬＣハイパスフィルタとして、従来より、図１６に示す構造のものが知られている。このＬＣハイパスフィルタ１５１は、入出力導体１６１，１６２、共振用コンデンサ導体１６３、コイル導体１６４〜１６９、グランド導体１７０をそれぞれ設けた絶縁シート１５２〜１５８等にて構成されている。
【０００３】
各シート１５２〜１５８は積み重ねられた後、一体的に焼成されることにより、図１７に示す積層体１７５とされる。積層体１７５には、入力端子１７６、出力端子１７７およびグランド端子Ｇが形成されている。入力端子１７６には入力導体１６１が接続され、出力端子１７７には出力導体１６２が接続されている。グランド端子Ｇにはグランド導体１７０が接続されている。
【０００４】
コイル導体１６４〜１６６，１６７〜１６９は、それぞれ絶縁シート１５５，１５６に設けたビアホール１７１ｂ，１７１ｃ、１７２ｂ，１７２ｃを介して電気的に直列に接続され、インダクタＬ１，Ｌ２を構成する。インダクタＬ１，Ｌ２のそれぞれの一方の端部は、絶縁シート１５４に設けたビアホール１７１ａ，１７２ａを介して入力導体１６１および出力導体１６２に電気的に接続されている。インダクタＬ１，Ｌ２のそれぞれの他方の端部は、絶縁シート１５７に設けたビアホール１７１ｄ，１７２ｄを介してグランド導体１７０に電気的に接続されている。インダクタＬ１，Ｌ２の巻回方向は、互いに逆方向である。共振用コンデンサ導体１６３は、絶縁シート１５３を挟んで入出力導体１６１，１６２に対向することにより、共振用コンデンサＣを形成する。
【０００５】
図１８は、以上の構成からなる積層型ＬＣハイパスフィルタ１５１の電気等価回路図である。インダクタＬ１，Ｌ２は互いに逆方向に巻回しているので、インダクタＬ１とＬ２は反結合の状態となる。従って、インダクタＬ１，Ｌ２の反誘導結合による−Ｍと、共振用コンデンサＣと、インダクタＬ１，Ｌ２とでトラップ回路も形成されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のＬＣハイパスフィルタ１５１は、コイル導体１６４〜１６６，１６７〜１６９によってインダクタＬ１，Ｌ２を構成しているので、入出力導体１６１，１６２やグランド導体１７０の主面がインダクタＬ１，Ｌ２による磁力線と略垂直に交差する。従って、インダクタＬ１，Ｌ２の磁力線によってグランド導体１７０などに発生する渦電流損が大きく、Ｑの低いＬＣハイパスフィルタ１５１しか得られなかった。さらに、コイル導体１６４〜１６６，１６７〜１６９は広い占有面積を必要とするため、ＬＣハイパスフィルタ１５１の小型化（小面積化）が困難であった。
【０００７】
また、図１８に示した等価回路では、トラップ回路の減衰極の位置をハイパスフィルタ回路の中心周波数近傍にまで近付けることが困難であった。
【０００８】
そこで、本発明の目的は、Ｑが高く、周波数特性の優れた、小型のＬＣハイパスフィルタ回路、積層型ＬＣハイパスフィルタ、マルチプレクサおよび無線通信装置を提供することにある。
【０００９】
【課題を解決するための手段と作用】
以上の目的を達成するため、本発明に係るＬＣハイパスフィルタ回路は、
（ａ）一対の入出力端子と、
（ｂ）一対の入出力端子に対して直列に接続されたコンデンサと、一対の入出力端子に対して並列に接続されかつ接地されたインダクタとからなる複数のハイパスフィルタ回路と、
（ｃ）隣接する二つのハイパスフィルタ回路の間に一対の入出力端子に対してシャント接続されかつ一端が接地された、コンデンサとインダクタの直列回路からなるトラップ回路と、
（ｄ）トラップ回路のコンデンサとインダクタの中間接続点と、入出力端子との間に電気的に接続された帯域調整用コンデンサと、を備え、
（ｅ）トラップ回路のコンデンサとインダクタのうち、コンデンサ側が接地されていること、
を特徴とする。
【００１０】
そして、一対の入出力端子に対して並列に接続されかつ一端が接地されたインダクタと、一対の入出力端子に対してシャント接続されかつ一端が接地されたトラップ回路との間には、それぞれハイパスフィルタ回路のコンデンサが接続されている。
【００１１】
以上の構成により、トラップ回路の減衰極の位置を、ハイパスフィルタ回路の通過帯域近傍に近付けることができる。従って、急峻なＬＣハイパスフィルタ回路が得られる。
【００１２】
また、トラップ回路のコンデンサとインダクタの中間接続点と、入出力端子との間に帯域調整用コンデンサを電気的に接続することにより、インピーダンスが低い信号経路を別に形成できる。インピーダンスが低い場合には、流れる信号量が多くなるため、ＬＣハイパスフィルタ回路の広帯域化が可能となる。
【００１３】
また、本発明に係る積層型ＬＣハイパスフィルタは、
（ｆ）複数の絶縁層と複数のコンデンサ導体と複数のコイル導体とを積み重ねて構成した積層体と、
（ｇ）積層体の表面に設けた一対の入出力端子およびグランド端子と、
（ｈ）積層体内にコンデンサ導体にて形成された第１コンデンサおよびコイル導体にて形成された第１インダクタにより構成された複数のハイパスフィルタと、
（ｉ）積層体内にコンデンサ導体にて形成された第２コンデンサとコイル導体にて形成された第２インダクタとで直列回路を構成されたトラップと、
（ｊ）前記積層体内に前記コンデンサ導体にて形成された帯域調整用コンデンサと、を備え、
（ｋ）ハイパスフィルタの第１コンデンサのそれぞれが、一対の入出力端子に対して直列に接続され、第１インダクタのそれぞれが、一対の入出力端子に対して並列に接続されかつグランド端子に接続され、
（ｌ）トラップが、隣接する二つのハイパスフィルタ回路の間に一対の入出力端子に対してシャント接続されるとともに、第２コンデンサと第２インダクタの直列回路がグランド端子に接続され、
（ｍ）トラップの第２コンデンサと第２インダクタの中間接続点と、入出力端子との間に帯域調整用コンデンサが接続され、
（ｎ）トラップの第２コンデンサと第２インダクタのうち、第２コンデンサ側がグランド端子に接続されていること、
を特徴とする。
【００１４】
ここに、第１インダクタのコイル導体と第２インダクタのコイル導体のうち少なくとも一部が、インダクタ用ビアホールや螺旋状コイル導体や渦巻状コイル導体であってもよい。絶縁層の積み重ね方向に対して平行な軸を有するインダクタ用ビアホールにてインダクタを構成することにより、Ｑの高いＬＣハイパスフィルタやトラップが構成される。さらに、インダクタ用ビアホールの占有面積は小さいため、ＬＣハイパスフィルタの小面積化が可能となる。
【００１５】
また、第１インダクタのコイル導体と第２インダクタのコイル導体を、積層体の積み重ね方向において異なる位置に配設することにより、第１インダクタと第２インダクタは積層体内に多段構造を形成する。これにより、第１インダクタを有するＬＣハイパスフィルタと第２インダクタを有するトラップとが電磁結合しにくくなり、高周波特性の劣化を防止する。さらに、小面積の積層型ＬＣフィルタが得られる。
【００１６】
また、絶縁層の積み重ね方向において、トラップがハイパスフィルタより上側に配置されていることが好ましい。これにより、ハイパスフィルタの第１インダクタから積層型ＬＣハイパスフィルタの外へ漏れる電界や磁界の量が少なくなる。
【００１７】
また、ハイパスフィルタの第１インダクタを構成するに際し、絶縁層の積み重ね方向に対して平行な軸を有するインダクタ用ビアホールを主とし、絶縁層の表面に設けられた螺旋状コイル導体や渦巻状コイル導体を従として、両者を電気的に接続して構成することにより、ハイパスフィルタの第１インダクタの高さ寸法を低く抑えることができる。
【００１８】
また、本発明に係るマルチプレクサや無線通信装置は、前述の特徴を有する積層型ＬＣハイパスフィルタを備えることを特徴とする。これにより、小型のマルチプレクサや無線通信装置が得られる。
【００１９】
【発明の実施の形態】
以下、本発明に係るＬＣハイパスフィルタ回路、積層型ＬＣハイパスフィルタ、マルチプレクサおよび無線通信装置の実施形態について添付図面を参照して説明する。
【００２０】
［第１実施形態、図１〜図８］
図１に示すように、積層型ＬＣハイパスフィルタ１は、入力導体１１、出力導体１２、ハイパスフィルタ用コンデンサ導体１３、帯域調整用コンデンサ導体１４，１５、トラップ用コンデンサ導体１６、グランド導体１７，１８およびインダクタ用ビアホール２０ａ，２０ｂ，２１，２２をそれぞれ設けた絶縁シート２〜８等にて構成されている。絶縁シート２〜８は、誘電体粉末や磁性体粉末を結合剤等と一緒に混練したものをシート状にしたものである。
【００２１】
なお、インダクタ用ビアホール２０ａ，２０ｂ，２１，２２をそれぞれ設けたシート４，５，７は、他のシート２，３等より厚く設定されている。このとき、シート４，５，７の厚さは、他のシート２等と同じシート厚のものを複数枚積み重ねて各シートに設けたビアホールを連接することによって確保してもよいし、１枚の厚いシートを用いて確保してもよい。
【００２２】
導体１１〜１８は、Ａｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ，Ａｇ−Ｐｄ等からなり、スパッタリング法、蒸着法、印刷法、フォトリソグラフィ法などの方法により形成される。インダクタ用ビアホール２０ａ，２０ｂ，２１，２２は、絶縁シート４，５，７に金型、レーザ等で穴をあけ、Ａｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ，Ａｇ−Ｐｄ等の導電体材料をこの穴に充填する、あるいは、穴の内周面に付与することにより形成される。
【００２３】
インダクタ用ビアホール２０ａ，２０ｂは、絶縁シート２〜８の積み重ね方向に連接して柱状インダクタＬ３を構成する。また、インダクタ用ビアホール２１，２２は、それぞれ単独で柱状インダクタＬ１，Ｌ２を構成している。これらの柱状インダクタＬ１〜Ｌ３の軸方向はシート２〜８の表面に対して垂直である。ハイパスフィルタ用インダクタＬ１，Ｌ２は、それぞれの一端が入力導体１１および出力導体１２に接続され、他端がグランド導体１８に接続されている。トラップ用インダクタＬ３の一端はトラップ用コンデンサ導体１６に接続され、他端はハイパスフィルタ用コンデンサ導体１３に接続されている。
【００２４】
絶縁シート７の左右に配設された入力導体１１および出力導体１２は、それぞれの端部がシート７の左右の辺に露出している。これらの入出力導体１１，１２は、それぞれ絶縁シート６を挟んでハイパスフィルタ用コンデンサ導体１３に対向し、ハイパスフィルタ用コンデンサＣ１，Ｃ２を形成する。
【００２５】
絶縁シート５の左右に配設された帯域調整用コンデンサ導体１４，１５は、それぞれの端部がシート５の左右の辺に露出している。これらの帯域調整用コンデンサ導体１４，１５は、それぞれ絶縁シート４を挟んでトラップ用コンデンサ導体１６に対向し、帯域調整用コンデンサＣ３，Ｃ４を形成する。さらに、トラップ用コンデンサ導体１６は、絶縁シート３を挟んでグランド導体１７に対向し、トラップ用コンデンサＣ５を形成する。
【００２６】
各シート２〜８は積み重ねられ、一体的に焼成されることにより、図２および図３に示す積層体２５とされる。積層体２５の左右の端面にはそれぞれ入力端子２６、出力端子２７が形成され、手前側および奥側の側面にはグランド端子Ｇが形成されている。これらの端子２６，２７，Ｇはスパッタリング法、蒸着法、塗布法、印刷法などの方法によって形成され、Ａｇ−Ｐｄ，Ａｇ，Ｐｄ，Ｃｕ，Ｃｕ合金などの材料からなる。
【００２７】
入力端子２６には、入力導体１１および帯域調整用コンデンサ導体１４が電気的に接続されている。出力端子２７には、出力導体１２および帯域調整用コンデンサ導体１５が電気的に接続されている。グランド端子Ｇには、グランド導体１７，１８が接続されている。
【００２８】
図４はこうして得られた積層型ＬＣハイパスフィルタ１の電気等価回路図である。ハイパスフィルタ用コンデンサＣ１とハイパスフィルタ用インダクタＬ１は、入力側ハイパスフィルタ回路ＨＰＦ１を構成している。同様に、ハイパスフィルタ用コンデンサＣ２とハイパスフィルタ用インダクタＬ２は、出力側ハイパスフィルタ回路ＨＰＦ２を構成している。また、トラップ用コンデンサＣ５とトラップ用インダクタＬ３はＬＣ直列共振回路を構成し、トラップ回路Ｔを形成している。
【００２９】
ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のコンデンサＣ１，Ｃ２は、入出力端子２６，２７に対して直列に接続されている。ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２は、入出力端子２６，２７に対して並列に接続され、かつ、その一端はグランド端子Ｇに接続されている。トラップ回路Ｔは、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２の間に、入出力端子２６，２７に対してシャント接続され、その一端はグランド端子Ｇに接続されている。
【００３０】
さらに、帯域調整用コンデンサＣ３は、トラップ回路ＴのコンデンサＣ５とインダクタＬ３の中間接続点と、入力端子２６との間に接続されている。帯域調整用コンデンサＣ４は、トラップ回路ＴのコンデンサＣ５とインダクタＬ３の中間接続点と、出力端子２７との間に接続されている。帯域調整用コンデンサＣ３，Ｃ４はＬＣハイパスフィルタ１の広帯域化に寄与する。
トラップ帯域を制御する。
【００３１】
このように、積層型ＬＣハイパスフィルタ１は、図４に示すようなトラップ回路Ｔを有しているため、トラップの減衰極の位置をハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２の通過帯域近傍に近付けることができる。従って、急峻なＬＣハイパスフィルタ１が得られる。
【００３２】
また、一般に、フィルタの帯域幅は、入出力端子間に流れる信号の量が多いと、広帯域になる。帯域調整用コンデンサＣ３，Ｃ４によって、入力端子２６と出力端子２７間に静電容量が付加されると、帯域調整用コンデンサＣ３，Ｃ４はバイパスコンデンサとして機能する。これにより、低インピーダンス信号経路が別に形成される。インピーダンスが低い場合には、流れる信号量が多くなるため、ＬＣハイパスフィルタ１の帯域幅を広帯域化することができる。
【００３３】
図５〜図８は、トラップ用コンデンサＣ５の静電容量を種々変えたときの、ＬＣハイパスフィルタ１の通過特性Ｓ２１および入力反射特性Ｓ１１を示すグラフである。ただし、インダクタＬ１，Ｌ２はそれぞれ０．６７ｎＨ、ハイパスフィルタ用コンデンサＣ１，Ｃ２および帯域調整用コンデンサＣ３，Ｃ４はそれぞれ３ｐＦ、インダクタＬ３は０．８ｎＨ、インダクタＬ１，Ｌ２の相互結合係数は０．２とした。
【００３４】
図５〜図８から、トラップ用コンデンサＣ５の静電容量の値を小さくすると、減衰極の位置をさらにＬＣハイパスフィルタ１の通過帯域に近づけることができることがわかる。また、トラップ用コンデンサＣ５の静電容量の値を大きくすると、減衰極の位置は若干ＬＣハイパスフィルタ１の通過帯域から遠ざかるが、減衰量を多く取ることができることがわかる。従って、ＬＣハイパスフィルタ１の用途によって、トラップ用コンデンサＣ５の値を調整することで所望の特性が得られることになる。なお、トラップ用コンデンサＣ５の静電容量の値を小さくし過ぎると、ＬＣハイパスフィルタ１の通過帯域内に減衰極が形成されてしまうため、図５〜図８に示す例では、トラップ用コンデンサＣ５の値は４ｐＦ以上とするのが好ましい。
【００３５】
以上の構成からなる積層型ＬＣハイパスフィルタ１は、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２並びにトラップ回路ＴのインダクタＬ３を、主としてそれぞれ絶縁シート２〜８の積み重ね方向に対して平行な軸を有するインダクタ用ビアホール２１，２２、あるいは２０ａ，２０ｂを連接することにより構成している。従って、コンデンサ導体１３，１６やグランド導体１８などの主面がインダクタＬ１〜Ｌ３による磁力線と平行になる。つまり、インダクタＬ１〜Ｌ３の磁力線によって導体１３，１６，１８などに発生する渦電流損が小さくなり、Ｑが劣化しにくい。この結果、Ｑの高いハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２やトラップ回路Ｔを構成することができる。
【００３６】
さらに、インダクタ用ビアホール２０ａ，２０ｂ，２１，２２の占有面積は小さいため、積層型ＬＣハイパスフィルタ１の小面積化が可能である。しかも、絶縁シート２〜８の積み重ね方向において、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２とトラップ回路ＴのインダクタＬ３を異なる層に配置しているので、より一層の小面積化が可能である。こうして、積層型ＬＣハイパスフィルタ１は、従来のフィルタより小型化することができ、長さが２．０ｍｍ、幅が１．２５ｍｍ、高さが１．０５ｍｍ（代表値）のサイズとされる。
【００３７】
さらに、本第１実施形態では、トラップ回路ＴのインダクタＬ３と、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２とを、積層体２５の積み重ね方向において上下に配置している。これにより、インダクタＬ１，Ｌ２とインダクタＬ３間の磁気結合を抑えることができる。このため、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２を流れる信号がトラップ回路ＴのインダクタＬ３に流れ込みにくくなり、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２とトラップ回路Ｔを互いに独立して設計することができ、設計が容易になる。また、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２を流れる信号がトラップ回路Ｔを介してグランドに流れにくくなるため、入力インピーダンスが高くなる。このため、高周波特性（特に、入力反射特性Ｓ１１）の劣化を防止することができる。なお、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１とＬ２同士が磁気結合しても高周波特性に殆ど影響はない。
【００３８】
さらに、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２とトラップ回路ＴのインダクタＬ３を異なる層に配置しているので、積層型ＬＣハイパスフィルタ１内のスペースを効率良く利用することができ、積層型ＬＣハイパスフィルタ１の小面積化に適した構造となっている。しかも、同一絶縁シート７に設けたインダクタ用ビアホール２１と２２の間隔も広く設定できる。なぜなら、同一層に形成されるインダクタ用ビアホールの数が少なくなるからである。この結果、小面積でかつ、機械的強度の強い積層型ＬＣハイパスフィルタ１を得ることができる。
【００３９】
また、絶縁シート２〜８の積み重ね方向において、トラップ回路Ｔがハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２より上側に位置しているので、トラップ回路Ｔをハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２より下側に配置した場合と比較して、グランド導体１７，１８の開口率が小さく、開口部からの電界や磁界の漏れが抑えられる。
【００４０】
［第２実施形態、図９］
図９に示すように、第２実施形態の積層型ＬＣハイパスフィルタ１Ａは、絶縁シート７Ａ，８Ａを残して、前記第１実施形態の積層型ＬＣハイパスフィルタ１と同様のものである。
【００４１】
絶縁シート８Ａの表面には、略渦巻形状のコイル導体４１，４２が形成されている。コイル導体４１は、シート８Ａの略左側半分に配設され、その引出し部はシート８Ａの手前側の辺の左寄りに露出してグランド端子Ｇに接続している。コイル導体４２は、シート８Ａの略右側半分に配設され、その引出し部はシート８Ａの手前側の辺の右寄りに露出してグランド端子Ｇに接続している。
【００４２】
絶縁シート７Ａに設けたインダクタ用ビアホール２１は、コイル導体４１に電気的に直列に接続して、コイル導体４１と共に所望のインダクタンス値を有するインダクタＬ１を構成する。絶縁シート７Ａに設けたインダクタ用ビアホール２２は、コイル導体４２に電気的に直列に接続して、コイル導体４２と共に所望のインダクタンス値を有するインダクタＬ２を構成する。
【００４３】
以上の構成からなるＬＣハイパスフィルタ１Ａは、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２の一部が、絶縁シート８Ａの表面に形成されたコイル導体４１，４２にて構成されているので、インダクタ用ビアホール２１，２２の長さ寸法を短くできる。従って、絶縁シート７Ａの厚さを薄くすることができ、前記第１実施形態のＬＣハイパスフィルタ１と比較して、低背な積層型ＬＣハイパスフィルタ１Ａを得ることができる。
【００４４】
［第３実施形態、図１０〜図１３］
第３実施形態の積層型ＬＣハイパスフィルタは、第１実施形態の積層型ＬＣハイパスフィルタ１と比較して、二つの帯域調整用コンデンサＣ３，Ｃ４を省略している点で異なる。第１実施形態および第２実施形態のように広帯域化を図るためには、帯域調整用コンデンサＣ３，Ｃ４を接続することが好ましいが、特に、広帯域化が必要ない場合には、帯域調整用コンデンサＣ３，Ｃ４は省略してもよい。この場合も、第１実施形態のＬＣハイパスフィルタ１と同様に、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２の通過帯域近傍に減衰極を近付けることができ、急峻なＬＣハイパスフィルタを得ることができる。また、帯域調整用コンデンサＣ３，Ｃ４を省略すると、帯域調整用コンデンサＣ３，Ｃ４を構成するためのコンデンサ導体を省略できるので、積層型ＬＣハイパスフィルタ５１を小型化することができる。
【００４５】
図１０に示すように、第３実施形態の積層型ＬＣハイパスフィルタ５１は、グランド導体６６を表面に設けた絶縁シート５２と、トラップ用コンデンサ導体６０を表面に設けた絶縁シート５３と、インダクタ用ビアホール６７ｂを設けた絶縁シート５４と、ハイパスフィルタ用コンデンサ導体６１を表面に設けた絶縁シート５５と、入出力導体６２，６３を表面に設けた絶縁シート５６と、インダクタ用ビアホール６８ｂ，６９ｂを設けた絶縁シート５７と、渦巻状コイル導体６４，６５を表面に設けた絶縁シート５８等にて構成されている。
【００４６】
入力導体６２と出力導体６３は、絶縁シート５６の左右の領域にそれぞれ配設されている。入力導体６２の引出し部６２ａはシート５６の左辺に露出し、出力導体６３の引出し部６３ａはシート５６の右辺に露出している。入力導体６２と出力導体６３は、それぞれ絶縁シート５５を挟んでハイパスフィルタ用コンデンサ導体６１に対向し、ハイパスフィルタ用コンデンサＣ１，Ｃ２を形成する。
【００４７】
インダクタ用ビアホール６８ａ，６８ｂ，６９ａ，６９ｂは、それぞれ絶縁シート５２〜５９の積み重ね方向に連接して柱状インダクタ６８，６９を形成する。柱状インダクタ６８，６９の軸方向は絶縁シート５２〜５９の表面に対して垂直である。柱状インダクタ６８，６９に電流が流れると、柱状インダクタ６８，６９のそれぞれの周囲に、柱状インダクタ６８，６９の軸方向に対して垂直な面を周回する磁界が発生する。柱状インダクタ６８，６９のそれぞれの一端部（ビアホール６８ａ，６９ａ）は、入出力導体６２，６３に接続されている。柱状インダクタ６８，６９のそれぞれの他端部（ビアホール６８ｂ，６９ｂ）は、渦巻状コイル導体６４，６５に接続されている。
【００４８】
そして、柱状インダクタ６８と渦巻状コイル導体６４とでハイパスフィルタ用インダクタＬ１を形成する。同様に、柱状インダクタ６９と渦巻状コイル導体６５とでハイパスフィルタ用インダクタＬ２を形成する。これにより、柱状インダクタ６８，６９だけでは不足する電気長（インダクタンス値）を、渦巻状コイル導体６４，６５で補償することができる。従って、積層型ＬＣフィルタ５１内のスペースを有効に利用することができ、積層型ＬＣフィルタ５１をより一層小型化することができる。
【００４９】
トラップ用コンデンサ導体６０は、絶縁シート５２を挟んでグランド導体６６に対向し、トラップ用コンデンサＣ５を形成する。インダクタ用ビアホール６７ａ，６７ｂは、絶縁シート５２〜５９の積み重ね方向に連接して柱状インダクタ６７を形成する。柱状インダクタ６７の一端部（ビアホール６７ａ）は、トラップ用コンデンサ導体６０に接続され、他端部（ビアホール６７ｂ）はハイパスフィルタ用コンデンサ導体６１に接続されている。柱状インダクタ６７は単独でトラップ用インダクタＬ３を形成する。
【００５０】
絶縁シート５４，５７は、その厚み寸法を大きくすることによって、インダクタ用ビアホールにて形成される柱状インダクタ６７〜６９のインダクタンス値を調整（大きく）できる。また、絶縁シート５４，５７は、１枚の分厚いシートを用いてもよいし、絶縁シート５６のような薄いシートを複数枚積み重ねてもよい。
【００５１】
絶縁シート５２〜５８は積み重ねられ、さらに上に保護用絶縁シート５９が配置され、一体的に焼成される。これにより、図１１に示す積層体７１とされる。積層体７１の左右の端面にはそれぞれ入力端子７２、出力端子７３が形成されている。積層体７１の手前側および奥側の側面には、グランド端子Ｇ１，Ｇ２が形成されている。入力端子７２には、入力導体６２の引出し部６２ａが接続されている。出力端子７３には、出力導体６３の引出し部６３ａが接続されている。グランド端子Ｇ１には、渦巻状コイル導体６４，６５の引出し部６４ａ，６５ａおよびグランド導体６６の一方の端部が接続され、グランド端子Ｇ２にはグランド導体６６の他方の端部が接続されている。
【００５２】
図１２はこうして得られた積層型ＬＣハイパスフィルタ５１の電気等価回路図である。ハイパスフィルタ用コンデンサＣ１とハイパスフィルタ用インダクタＬ１は、入力側ハイパスフィルタ回路ＨＰＦ１を構成している。同様に、ハイパスフィルタ用コンデンサＣ２とハイパスフィルタ用インダクタＬ２は、出力側ハイパスフィルタ回路ＨＰＦ２を構成している。また、トラップ用コンデンサＣ５とトラップ用インダクタＬ３はＬＣ直列共振回路を構成し、トラップ回路Ｔを形成している。
【００５３】
ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のコンデンサＣ１，Ｃ２は、入出力端子７２，７３に対して直列に接続されている。ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２は、入出力端子７２，７３に対して並列に接続され、かつ、その一端はグランド端子Ｇ１に接続されている。トラップ回路Ｔは、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２の間に、入出力端子７２，７３に対して並列に接続され、その一端はグランド端子Ｇ１，Ｇ２に接続されている。
【００５４】
こうして、狭帯域設計に適し、小型化かつ低背化が可能な積層型ＬＣハイパスフィルタ５１を得ることができる。
【００５５】
さらに、本第３実施形態では、トラップ回路ＴのインダクタＬ３と、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２とを、積層体７１の積み重ね方向において上下に配置している。これにより、インダクタＬ１，Ｌ２とインダクタＬ３間の磁気結合を抑えることができる。このため、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２を流れる信号がトラップ回路ＴのインダクタＬ３に流れ込みにくくなり、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２とトラップ回路Ｔを互いに独立して設計することができ、設計が容易になる。また、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２を流れる信号がトラップ回路Ｔを介してグランドに流れにくくなるため、入力インピーダンスが高くなる。このため、高周波特性（特に、入力反射特性Ｓ１１）の劣化を防止することができる。なお、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１とＬ２同士が磁気結合しても高周波特性に殆ど影響はない。
【００５６】
さらに、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２とトラップ回路ＴのインダクタＬ３を異なる層に配置しているので、積層型ＬＣハイパスフィルタ５１内のスペースを効率良く利用することができ、積層型ＬＣハイパスフィルタ５１の小面積化に適した構造となっている。しかも、同一絶縁シート５６に設けたインダクタ用ビアホール６８ａと６９ａの間隔、並びに同一絶縁シート５７に設けたインダクタ用ビアホール６８ｂと６９ｂの間隔も広く設定できる。なぜなら、同一層に形成されるインダクタ用ビアホールの数が少なくなるからである。この結果、小面積でかつ、機械的強度の強い積層型ＬＣハイパスフィルタ５１を得ることができる。
【００５７】
また、トラップ回路ＴのインダクタＬ３を、絶縁シート５２〜５９の積み重ね方向に連接されたインダクタ用ビアホール６７ａ，６７ｂにより構成しているので、コンデンサ導体６０，６１などの導体の主面がインダクタＬ３による磁力線と平行になる。従って、インダクタＬ３の磁力線によってコンデンサ導体６０，６１などの導体に発生する渦電流損が小さくなり、Ｑが劣化しにくい。さらに、インダクタＬ３の断面積も大きくできるので、Ｑが良くなる。この結果、Ｑの高いトラップ回路Ｔが構成され、シャープで減衰量の大きいトラップ回路Ｔが得られる。
【００５８】
また、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２の一部が、絶縁シート５８の表面に形成された渦巻状コイル導体６４，６５にて構成されているので、インダクタＬ１，Ｌ２の高さ寸法はインダクタ用ビアホール６８ａと６８ｂの合計長（あるいは、６９ａと６９ｂの合計長）に殆ど等しくなり、インダクタＬ１，Ｌ２の高さ寸法を低く抑えることができる。
【００５９】
また、絶縁シート５８の表面に渦巻状のコイル導体６４，６５を形成できるため、大きなインダクタＬ１，Ｌ２が得られる。一方、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２は大きなインダクタンスが必要であるが、トラップ回路ＴのインダクタＬ３は比較的小さいインダクタンスで十分である。例えば、２．４ＧＨｚ帯の積層型ＬＣハイパスフィルタ５１の場合、Ｌ１＝Ｌ２＝１．５ｎＨ、Ｃ１＝Ｃ２＝２．５４ｐＦ、Ｌ３＝１．０ｎＨ、Ｃ５＝９．５６ｐＦである。
【００６０】
そのため、インダクタＬ１，Ｌ２とインダクタＬ３を異なる層に配置する構造を採用することにより、トラップ回路ＴのインダクタＬ３の長さを短くすることができる。なお、トラップ回路Ｔの中心周波数は（ＬＣ）1/2に逆比例する。従って、インダクタＬ３のインダクタンスを小さくした場合、同じ中心周波数を確保しようとすれば、コンデンサＣ５の静電容量を大きくする必要が生じる。しかし、コンデンサＣ５は絶縁シート５２の厚みを薄くすることにより、静電容量を容易に大きくできるので問題はない。従って、インダクタＬ１，Ｌ２とインダクタＬ３を、積層体７１の積層方向において重ねても、低背な積層型ＬＣハイパスフィルタ５１を得ることができる。
【００６１】
また、インダクタＬ１，Ｌ２の一部、並びに、インダクタＬ３の全部がＱの高い柱状インダクタ６７，６８，６９で構成されているため、高周波特性の優れた積層型ＬＣハイパスフィルタ５１が得られる。特に、トラップ回路ＴのインダクタＬ３の全部を柱状インダクタ６７で構成することにより、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２の通過帯域近傍に高減衰の極を形成することが可能になり、急峻なフィルタ特性が実現できる。図１３には、積層型ＬＣハイパスフィルタ５１の通過特性Ｓ２１及び反射特性Ｓ１１を示す。
【００６２】
［第４実施形態、図１４］
また、インダクタＬ１〜Ｌ３は、少なくともその一部が螺旋状コイル導体で構成されていてもよい。例えば、図１４に示すように、トラップ回路ＴのインダクタＬ３が、絶縁シート７５，７６，７７に設けたインダクタ用ビアホール（柱状インダクタ）８０ａ，８０ｂ，８０ｃと螺旋状コイル導体７９ａ，７９ｂとで構成されたものであってもよい。螺旋状コイル導体７９ａ，７９ｂや柱状インダクタ８０ａ〜８０ｃのＱが高いので、急峻なフィルタ特性を有する積層型ＬＣハイパスフィルタ５１Ａを実現できる。
【００６３】
［第５実施形態、図１５］
さらに、本発明は、これらの積層型ＬＣハイパスフィルタ１，１Ａ，５１，５１Ａを組み合わせて構成したデュプレクサやトリプレクサなどのマルチプレクサのように、一つの積層体内に複数個のフィルタが内蔵されたものを含む。さらに、本発明は、そのようなマルチプレクサを用いた無線通信装置も含む。
【００６４】
例えば、図１５に示すように、前述の積層型ＬＣハイパスフィルタ１を二つ用いたデュプレクサＤＰＸ、およびそれを用いた無線通信装置８１がある。デュプレクサＤＰＸは、積層型ＬＣハイパスフィルタ１（１ａ，１ｂ）を電気的に接続して構成されており、三つのポートＰ１，Ｐ２，Ｐ３を備えている。デュプレクサＤＰＸのポートＰ１は、積層型ＬＣハイパスフィルタ１ａの一端に形成され、送信部ＴＸに接続されている。デュプレクサＤＰＸのポートＰ２は、積層型ＬＣハイパスフィルタ１ｂの一端に形成され、受信部ＲＸに接続されている。さらに、デュプレクサＤＰＸのポートＰ３は、積層型ＬＣハイパスフィルタ１ａの他端および積層型ＬＣハイパスフィルタ１ｂの他端に形成され、アンテナＡＮＴに接続されている。
【００６５】
以上のように構成することで、積層型ＬＣハイパスフィルタ１をデュプレクサとして用いることができる。従って、小型化かつ低背化が可能なデュプレクサを得ることができる。同様にして、積層型ＬＣハイパスフィルタ１を、三つの周波数に対応したトリプレクサなどのマルチプレクサに用いることが可能である。なお、上述の実施形態では、デュプレクサＤＰＸは二つの積層型ＬＣハイパスフィルタ１から構成されているが、一つの積層型ＬＣハイパスフィルタ１と、一つの表面弾性波フィルタ（ＳＡＷフィルタ）などの他のフィルタとから構成されてもよい。
【００６６】
［他の実施形態］
なお、本発明に係るＬＣハイパスフィルタ回路、積層型ＬＣハイパスフィルタ、マルチプレクサおよび無線通信装置は、前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００６７】
また、本発明は、例えば、ＲＦダイオードスイッチ、送受信デバイス、ＲＦモジュールなどの高周波複合部品において、それらの部品の一部に本発明に係るＬＣハイパスフィルタ回路や積層型ＬＣハイパスフィルタの構造が適用されたものも含む。
【００６８】
さらに、前記実施形態は、それぞれ導体やビアホールが形成された絶縁シートを積み重ねた後、一体的に焼成するものであるが、必ずしもこれに限定されない。絶縁シートは予め焼成されたものを用いてもよい。また、以下に説明する製法によって積層型ＬＣハイパスフィルタを製造してもよい。印刷等の方法によりペースト状の絶縁材料にて絶縁層を形成した後、その絶縁層の表面にペースト状の導電性材料を塗布して導体やビアホールを形成する。次にペースト状の絶縁材料を上から塗布して絶縁層とする。同様にして、順に重ね塗りすることにより積層構造を有するＬＣハイパスフィルタが得られる。
【００６９】
【発明の効果】
以上の説明から明らかなように、本発明によれば、二つのハイパスフィルタ回路と一つのトラップ回路を内蔵することにより、トラップ回路の減衰極の位置を、ハイパスフィルタ回路の通過帯域近傍に近付けることができる。従って、急峻なＬＣハイパスフィルタ回路が得られる。さらに、トラップ回路のコンデンサとインダクタの中間接続点と、入出力端子との間に帯域調整用コンデンサを電気的に接続することにより、インピーダンスが低い信号経路を別に形成でき、ＬＣハイパスフィルタ回路の広帯域化が可能となる。この結果、小型化かつ低背化が可能なＬＣハイパスフィルタ、マルチプレクサおよび無線通信装置を得ることができる。また、絶縁層の積み重ね方向に対して平行な軸を有するインダクタ用ビアホールによりインダクタを構成することにより、Ｑの高いハイパスフィルタやトラップが構成される。さらに、インダクタ用ビアホールの占有面積は小さいため、積層型ＬＣハイパスフィルタの小面積化が可能となる。
【図面の簡単な説明】
【図１】本発明に係る積層型ＬＣハイパスフィルタの第１実施形態を示す分解斜視図。
【図２】図１に示した積層型ＬＣハイパスフィルタの外観斜視図。
【図３】図２に示した積層型ＬＣハイパスフィルタの模式断面図。
【図４】図２に示した積層型ＬＣハイパスフィルタの電気等価回路図。
【図５】図２に示した積層型ＬＣハイパスフィルタの通過特性および反射特性を示すグラフ。
【図６】図２に示した積層型ＬＣハイパスフィルタの通過特性および反射特性を示すグラフ。
【図７】図２に示した積層型ＬＣハイパスフィルタの通過特性および反射特性を示すグラフ。
【図８】図２に示した積層型ＬＣハイパスフィルタの通過特性および反射特性を示すグラフ。
【図９】本発明に係る積層型ＬＣハイパスフィルタの第２実施形態を示す分解斜視図。
【図１０】本発明に係る積層型ＬＣハイパスフィルタの第３実施形態を示す分解斜視図。
【図１１】図１０に示した積層型ＬＣハイパスフィルタの外観斜視図。
【図１２】図１１に示した積層型ＬＣハイパスフィルタの電気等価回路図。
【図１３】図１１に示した積層型ＬＣハイパスフィルタの通過特性Ｓ２１および反射特性Ｓ１１を示すグラフ。
【図１４】本発明に係る積層型ＬＣハイパスフィルタの第４実施形態を示す分解斜視図。
【図１５】本発明に係る無線通信装置の一実施形態を示すＲＦ部分の電気回路ブロック図。
【図１６】従来の積層型ＬＣハイパスフィルタの分解斜視図。
【図１７】図１６に示した積層型ＬＣハイパスフィルタの外観斜視図。
【図１８】図１７に示した積層型ＬＣハイパスフィルタの電気等価回路図。
【符号の説明】
１，１Ａ，５１，５１Ａ…積層型ＬＣハイパスフィルタ
２〜８，７Ａ，８Ａ，５２〜５９，７５〜７７…絶縁シート
１３，６１…ハイパスフィルタ用コンデンサ導体
１４，１５…帯域調整用コンデンサ導体
１６，６０…トラップ用コンデンサ導体
１７，１８，６６…グランド導体
２０ａ，２０ｂ，２１，２２，６７ａ，６７ｂ，６８ａ，６８ｂ，６９ａ，６９ｂ，８０ａ〜８０ｃ…インダクタ用ビアホール
２５，７１…積層体
２６，７２…入力端子
２７，７３…出力端子
Ｇ，Ｇ１，Ｇ２…グランド端子
４１，４２，６４，６５…渦巻状コイル導体
６７，６８，６９…柱状インダクタ
７９ａ，７９ｂ…螺旋状コイル導体
８１…無線通信装置
ＡＮＴ…アンテナ
ＤＰＸ…デュプレクサ
ＴＸ…送信部
ＲＸ…受信部
Ｃ１，Ｃ２…ハイパスフィルタ用コンデンサ
Ｃ３…トラップ用コンデンサ
Ｃ４，Ｃ５…帯域調整用コンデンサ
Ｌ１，Ｌ２…ハイパスフィルタ用インダクタ
Ｌ３…トラップ用インダクタ
ＨＰＦ１，ＨＰＦ２…ハイパスフィルタ回路
Ｔ…トラップ回路
【発明の属する技術分野】
本発明は、例えば、携帯電話等の移動体通信機器などに使用されるＬＣハイパスフィルタ回路、積層型ＬＣハイパスフィルタ、マルチプレクサおよび無線通信装置に関する。
【０００２】
【従来の技術】
この種の積層型ＬＣハイパスフィルタとして、従来より、図１６に示す構造のものが知られている。このＬＣハイパスフィルタ１５１は、入出力導体１６１，１６２、共振用コンデンサ導体１６３、コイル導体１６４〜１６９、グランド導体１７０をそれぞれ設けた絶縁シート１５２〜１５８等にて構成されている。
【０００３】
各シート１５２〜１５８は積み重ねられた後、一体的に焼成されることにより、図１７に示す積層体１７５とされる。積層体１７５には、入力端子１７６、出力端子１７７およびグランド端子Ｇが形成されている。入力端子１７６には入力導体１６１が接続され、出力端子１７７には出力導体１６２が接続されている。グランド端子Ｇにはグランド導体１７０が接続されている。
【０００４】
コイル導体１６４〜１６６，１６７〜１６９は、それぞれ絶縁シート１５５，１５６に設けたビアホール１７１ｂ，１７１ｃ、１７２ｂ，１７２ｃを介して電気的に直列に接続され、インダクタＬ１，Ｌ２を構成する。インダクタＬ１，Ｌ２のそれぞれの一方の端部は、絶縁シート１５４に設けたビアホール１７１ａ，１７２ａを介して入力導体１６１および出力導体１６２に電気的に接続されている。インダクタＬ１，Ｌ２のそれぞれの他方の端部は、絶縁シート１５７に設けたビアホール１７１ｄ，１７２ｄを介してグランド導体１７０に電気的に接続されている。インダクタＬ１，Ｌ２の巻回方向は、互いに逆方向である。共振用コンデンサ導体１６３は、絶縁シート１５３を挟んで入出力導体１６１，１６２に対向することにより、共振用コンデンサＣを形成する。
【０００５】
図１８は、以上の構成からなる積層型ＬＣハイパスフィルタ１５１の電気等価回路図である。インダクタＬ１，Ｌ２は互いに逆方向に巻回しているので、インダクタＬ１とＬ２は反結合の状態となる。従って、インダクタＬ１，Ｌ２の反誘導結合による−Ｍと、共振用コンデンサＣと、インダクタＬ１，Ｌ２とでトラップ回路も形成されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のＬＣハイパスフィルタ１５１は、コイル導体１６４〜１６６，１６７〜１６９によってインダクタＬ１，Ｌ２を構成しているので、入出力導体１６１，１６２やグランド導体１７０の主面がインダクタＬ１，Ｌ２による磁力線と略垂直に交差する。従って、インダクタＬ１，Ｌ２の磁力線によってグランド導体１７０などに発生する渦電流損が大きく、Ｑの低いＬＣハイパスフィルタ１５１しか得られなかった。さらに、コイル導体１６４〜１６６，１６７〜１６９は広い占有面積を必要とするため、ＬＣハイパスフィルタ１５１の小型化（小面積化）が困難であった。
【０００７】
また、図１８に示した等価回路では、トラップ回路の減衰極の位置をハイパスフィルタ回路の中心周波数近傍にまで近付けることが困難であった。
【０００８】
そこで、本発明の目的は、Ｑが高く、周波数特性の優れた、小型のＬＣハイパスフィルタ回路、積層型ＬＣハイパスフィルタ、マルチプレクサおよび無線通信装置を提供することにある。
【０００９】
【課題を解決するための手段と作用】
以上の目的を達成するため、本発明に係るＬＣハイパスフィルタ回路は、
（ａ）一対の入出力端子と、
（ｂ）一対の入出力端子に対して直列に接続されたコンデンサと、一対の入出力端子に対して並列に接続されかつ接地されたインダクタとからなる複数のハイパスフィルタ回路と、
（ｃ）隣接する二つのハイパスフィルタ回路の間に一対の入出力端子に対してシャント接続されかつ一端が接地された、コンデンサとインダクタの直列回路からなるトラップ回路と、
（ｄ）トラップ回路のコンデンサとインダクタの中間接続点と、入出力端子との間に電気的に接続された帯域調整用コンデンサと、を備え、
（ｅ）トラップ回路のコンデンサとインダクタのうち、コンデンサ側が接地されていること、
を特徴とする。
【００１０】
そして、一対の入出力端子に対して並列に接続されかつ一端が接地されたインダクタと、一対の入出力端子に対してシャント接続されかつ一端が接地されたトラップ回路との間には、それぞれハイパスフィルタ回路のコンデンサが接続されている。
【００１１】
以上の構成により、トラップ回路の減衰極の位置を、ハイパスフィルタ回路の通過帯域近傍に近付けることができる。従って、急峻なＬＣハイパスフィルタ回路が得られる。
【００１２】
また、トラップ回路のコンデンサとインダクタの中間接続点と、入出力端子との間に帯域調整用コンデンサを電気的に接続することにより、インピーダンスが低い信号経路を別に形成できる。インピーダンスが低い場合には、流れる信号量が多くなるため、ＬＣハイパスフィルタ回路の広帯域化が可能となる。
【００１３】
また、本発明に係る積層型ＬＣハイパスフィルタは、
（ｆ）複数の絶縁層と複数のコンデンサ導体と複数のコイル導体とを積み重ねて構成した積層体と、
（ｇ）積層体の表面に設けた一対の入出力端子およびグランド端子と、
（ｈ）積層体内にコンデンサ導体にて形成された第１コンデンサおよびコイル導体にて形成された第１インダクタにより構成された複数のハイパスフィルタと、
（ｉ）積層体内にコンデンサ導体にて形成された第２コンデンサとコイル導体にて形成された第２インダクタとで直列回路を構成されたトラップと、
（ｊ）前記積層体内に前記コンデンサ導体にて形成された帯域調整用コンデンサと、を備え、
（ｋ）ハイパスフィルタの第１コンデンサのそれぞれが、一対の入出力端子に対して直列に接続され、第１インダクタのそれぞれが、一対の入出力端子に対して並列に接続されかつグランド端子に接続され、
（ｌ）トラップが、隣接する二つのハイパスフィルタ回路の間に一対の入出力端子に対してシャント接続されるとともに、第２コンデンサと第２インダクタの直列回路がグランド端子に接続され、
（ｍ）トラップの第２コンデンサと第２インダクタの中間接続点と、入出力端子との間に帯域調整用コンデンサが接続され、
（ｎ）トラップの第２コンデンサと第２インダクタのうち、第２コンデンサ側がグランド端子に接続されていること、
を特徴とする。
【００１４】
ここに、第１インダクタのコイル導体と第２インダクタのコイル導体のうち少なくとも一部が、インダクタ用ビアホールや螺旋状コイル導体や渦巻状コイル導体であってもよい。絶縁層の積み重ね方向に対して平行な軸を有するインダクタ用ビアホールにてインダクタを構成することにより、Ｑの高いＬＣハイパスフィルタやトラップが構成される。さらに、インダクタ用ビアホールの占有面積は小さいため、ＬＣハイパスフィルタの小面積化が可能となる。
【００１５】
また、第１インダクタのコイル導体と第２インダクタのコイル導体を、積層体の積み重ね方向において異なる位置に配設することにより、第１インダクタと第２インダクタは積層体内に多段構造を形成する。これにより、第１インダクタを有するＬＣハイパスフィルタと第２インダクタを有するトラップとが電磁結合しにくくなり、高周波特性の劣化を防止する。さらに、小面積の積層型ＬＣフィルタが得られる。
【００１６】
また、絶縁層の積み重ね方向において、トラップがハイパスフィルタより上側に配置されていることが好ましい。これにより、ハイパスフィルタの第１インダクタから積層型ＬＣハイパスフィルタの外へ漏れる電界や磁界の量が少なくなる。
【００１７】
また、ハイパスフィルタの第１インダクタを構成するに際し、絶縁層の積み重ね方向に対して平行な軸を有するインダクタ用ビアホールを主とし、絶縁層の表面に設けられた螺旋状コイル導体や渦巻状コイル導体を従として、両者を電気的に接続して構成することにより、ハイパスフィルタの第１インダクタの高さ寸法を低く抑えることができる。
【００１８】
また、本発明に係るマルチプレクサや無線通信装置は、前述の特徴を有する積層型ＬＣハイパスフィルタを備えることを特徴とする。これにより、小型のマルチプレクサや無線通信装置が得られる。
【００１９】
【発明の実施の形態】
以下、本発明に係るＬＣハイパスフィルタ回路、積層型ＬＣハイパスフィルタ、マルチプレクサおよび無線通信装置の実施形態について添付図面を参照して説明する。
【００２０】
［第１実施形態、図１〜図８］
図１に示すように、積層型ＬＣハイパスフィルタ１は、入力導体１１、出力導体１２、ハイパスフィルタ用コンデンサ導体１３、帯域調整用コンデンサ導体１４，１５、トラップ用コンデンサ導体１６、グランド導体１７，１８およびインダクタ用ビアホール２０ａ，２０ｂ，２１，２２をそれぞれ設けた絶縁シート２〜８等にて構成されている。絶縁シート２〜８は、誘電体粉末や磁性体粉末を結合剤等と一緒に混練したものをシート状にしたものである。
【００２１】
なお、インダクタ用ビアホール２０ａ，２０ｂ，２１，２２をそれぞれ設けたシート４，５，７は、他のシート２，３等より厚く設定されている。このとき、シート４，５，７の厚さは、他のシート２等と同じシート厚のものを複数枚積み重ねて各シートに設けたビアホールを連接することによって確保してもよいし、１枚の厚いシートを用いて確保してもよい。
【００２２】
導体１１〜１８は、Ａｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ，Ａｇ−Ｐｄ等からなり、スパッタリング法、蒸着法、印刷法、フォトリソグラフィ法などの方法により形成される。インダクタ用ビアホール２０ａ，２０ｂ，２１，２２は、絶縁シート４，５，７に金型、レーザ等で穴をあけ、Ａｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ，Ａｇ−Ｐｄ等の導電体材料をこの穴に充填する、あるいは、穴の内周面に付与することにより形成される。
【００２３】
インダクタ用ビアホール２０ａ，２０ｂは、絶縁シート２〜８の積み重ね方向に連接して柱状インダクタＬ３を構成する。また、インダクタ用ビアホール２１，２２は、それぞれ単独で柱状インダクタＬ１，Ｌ２を構成している。これらの柱状インダクタＬ１〜Ｌ３の軸方向はシート２〜８の表面に対して垂直である。ハイパスフィルタ用インダクタＬ１，Ｌ２は、それぞれの一端が入力導体１１および出力導体１２に接続され、他端がグランド導体１８に接続されている。トラップ用インダクタＬ３の一端はトラップ用コンデンサ導体１６に接続され、他端はハイパスフィルタ用コンデンサ導体１３に接続されている。
【００２４】
絶縁シート７の左右に配設された入力導体１１および出力導体１２は、それぞれの端部がシート７の左右の辺に露出している。これらの入出力導体１１，１２は、それぞれ絶縁シート６を挟んでハイパスフィルタ用コンデンサ導体１３に対向し、ハイパスフィルタ用コンデンサＣ１，Ｃ２を形成する。
【００２５】
絶縁シート５の左右に配設された帯域調整用コンデンサ導体１４，１５は、それぞれの端部がシート５の左右の辺に露出している。これらの帯域調整用コンデンサ導体１４，１５は、それぞれ絶縁シート４を挟んでトラップ用コンデンサ導体１６に対向し、帯域調整用コンデンサＣ３，Ｃ４を形成する。さらに、トラップ用コンデンサ導体１６は、絶縁シート３を挟んでグランド導体１７に対向し、トラップ用コンデンサＣ５を形成する。
【００２６】
各シート２〜８は積み重ねられ、一体的に焼成されることにより、図２および図３に示す積層体２５とされる。積層体２５の左右の端面にはそれぞれ入力端子２６、出力端子２７が形成され、手前側および奥側の側面にはグランド端子Ｇが形成されている。これらの端子２６，２７，Ｇはスパッタリング法、蒸着法、塗布法、印刷法などの方法によって形成され、Ａｇ−Ｐｄ，Ａｇ，Ｐｄ，Ｃｕ，Ｃｕ合金などの材料からなる。
【００２７】
入力端子２６には、入力導体１１および帯域調整用コンデンサ導体１４が電気的に接続されている。出力端子２７には、出力導体１２および帯域調整用コンデンサ導体１５が電気的に接続されている。グランド端子Ｇには、グランド導体１７，１８が接続されている。
【００２８】
図４はこうして得られた積層型ＬＣハイパスフィルタ１の電気等価回路図である。ハイパスフィルタ用コンデンサＣ１とハイパスフィルタ用インダクタＬ１は、入力側ハイパスフィルタ回路ＨＰＦ１を構成している。同様に、ハイパスフィルタ用コンデンサＣ２とハイパスフィルタ用インダクタＬ２は、出力側ハイパスフィルタ回路ＨＰＦ２を構成している。また、トラップ用コンデンサＣ５とトラップ用インダクタＬ３はＬＣ直列共振回路を構成し、トラップ回路Ｔを形成している。
【００２９】
ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のコンデンサＣ１，Ｃ２は、入出力端子２６，２７に対して直列に接続されている。ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２は、入出力端子２６，２７に対して並列に接続され、かつ、その一端はグランド端子Ｇに接続されている。トラップ回路Ｔは、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２の間に、入出力端子２６，２７に対してシャント接続され、その一端はグランド端子Ｇに接続されている。
【００３０】
さらに、帯域調整用コンデンサＣ３は、トラップ回路ＴのコンデンサＣ５とインダクタＬ３の中間接続点と、入力端子２６との間に接続されている。帯域調整用コンデンサＣ４は、トラップ回路ＴのコンデンサＣ５とインダクタＬ３の中間接続点と、出力端子２７との間に接続されている。帯域調整用コンデンサＣ３，Ｃ４はＬＣハイパスフィルタ１の広帯域化に寄与する。
トラップ帯域を制御する。
【００３１】
このように、積層型ＬＣハイパスフィルタ１は、図４に示すようなトラップ回路Ｔを有しているため、トラップの減衰極の位置をハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２の通過帯域近傍に近付けることができる。従って、急峻なＬＣハイパスフィルタ１が得られる。
【００３２】
また、一般に、フィルタの帯域幅は、入出力端子間に流れる信号の量が多いと、広帯域になる。帯域調整用コンデンサＣ３，Ｃ４によって、入力端子２６と出力端子２７間に静電容量が付加されると、帯域調整用コンデンサＣ３，Ｃ４はバイパスコンデンサとして機能する。これにより、低インピーダンス信号経路が別に形成される。インピーダンスが低い場合には、流れる信号量が多くなるため、ＬＣハイパスフィルタ１の帯域幅を広帯域化することができる。
【００３３】
図５〜図８は、トラップ用コンデンサＣ５の静電容量を種々変えたときの、ＬＣハイパスフィルタ１の通過特性Ｓ２１および入力反射特性Ｓ１１を示すグラフである。ただし、インダクタＬ１，Ｌ２はそれぞれ０．６７ｎＨ、ハイパスフィルタ用コンデンサＣ１，Ｃ２および帯域調整用コンデンサＣ３，Ｃ４はそれぞれ３ｐＦ、インダクタＬ３は０．８ｎＨ、インダクタＬ１，Ｌ２の相互結合係数は０．２とした。
【００３４】
図５〜図８から、トラップ用コンデンサＣ５の静電容量の値を小さくすると、減衰極の位置をさらにＬＣハイパスフィルタ１の通過帯域に近づけることができることがわかる。また、トラップ用コンデンサＣ５の静電容量の値を大きくすると、減衰極の位置は若干ＬＣハイパスフィルタ１の通過帯域から遠ざかるが、減衰量を多く取ることができることがわかる。従って、ＬＣハイパスフィルタ１の用途によって、トラップ用コンデンサＣ５の値を調整することで所望の特性が得られることになる。なお、トラップ用コンデンサＣ５の静電容量の値を小さくし過ぎると、ＬＣハイパスフィルタ１の通過帯域内に減衰極が形成されてしまうため、図５〜図８に示す例では、トラップ用コンデンサＣ５の値は４ｐＦ以上とするのが好ましい。
【００３５】
以上の構成からなる積層型ＬＣハイパスフィルタ１は、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２並びにトラップ回路ＴのインダクタＬ３を、主としてそれぞれ絶縁シート２〜８の積み重ね方向に対して平行な軸を有するインダクタ用ビアホール２１，２２、あるいは２０ａ，２０ｂを連接することにより構成している。従って、コンデンサ導体１３，１６やグランド導体１８などの主面がインダクタＬ１〜Ｌ３による磁力線と平行になる。つまり、インダクタＬ１〜Ｌ３の磁力線によって導体１３，１６，１８などに発生する渦電流損が小さくなり、Ｑが劣化しにくい。この結果、Ｑの高いハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２やトラップ回路Ｔを構成することができる。
【００３６】
さらに、インダクタ用ビアホール２０ａ，２０ｂ，２１，２２の占有面積は小さいため、積層型ＬＣハイパスフィルタ１の小面積化が可能である。しかも、絶縁シート２〜８の積み重ね方向において、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２とトラップ回路ＴのインダクタＬ３を異なる層に配置しているので、より一層の小面積化が可能である。こうして、積層型ＬＣハイパスフィルタ１は、従来のフィルタより小型化することができ、長さが２．０ｍｍ、幅が１．２５ｍｍ、高さが１．０５ｍｍ（代表値）のサイズとされる。
【００３７】
さらに、本第１実施形態では、トラップ回路ＴのインダクタＬ３と、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２とを、積層体２５の積み重ね方向において上下に配置している。これにより、インダクタＬ１，Ｌ２とインダクタＬ３間の磁気結合を抑えることができる。このため、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２を流れる信号がトラップ回路ＴのインダクタＬ３に流れ込みにくくなり、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２とトラップ回路Ｔを互いに独立して設計することができ、設計が容易になる。また、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２を流れる信号がトラップ回路Ｔを介してグランドに流れにくくなるため、入力インピーダンスが高くなる。このため、高周波特性（特に、入力反射特性Ｓ１１）の劣化を防止することができる。なお、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１とＬ２同士が磁気結合しても高周波特性に殆ど影響はない。
【００３８】
さらに、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２とトラップ回路ＴのインダクタＬ３を異なる層に配置しているので、積層型ＬＣハイパスフィルタ１内のスペースを効率良く利用することができ、積層型ＬＣハイパスフィルタ１の小面積化に適した構造となっている。しかも、同一絶縁シート７に設けたインダクタ用ビアホール２１と２２の間隔も広く設定できる。なぜなら、同一層に形成されるインダクタ用ビアホールの数が少なくなるからである。この結果、小面積でかつ、機械的強度の強い積層型ＬＣハイパスフィルタ１を得ることができる。
【００３９】
また、絶縁シート２〜８の積み重ね方向において、トラップ回路Ｔがハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２より上側に位置しているので、トラップ回路Ｔをハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２より下側に配置した場合と比較して、グランド導体１７，１８の開口率が小さく、開口部からの電界や磁界の漏れが抑えられる。
【００４０】
［第２実施形態、図９］
図９に示すように、第２実施形態の積層型ＬＣハイパスフィルタ１Ａは、絶縁シート７Ａ，８Ａを残して、前記第１実施形態の積層型ＬＣハイパスフィルタ１と同様のものである。
【００４１】
絶縁シート８Ａの表面には、略渦巻形状のコイル導体４１，４２が形成されている。コイル導体４１は、シート８Ａの略左側半分に配設され、その引出し部はシート８Ａの手前側の辺の左寄りに露出してグランド端子Ｇに接続している。コイル導体４２は、シート８Ａの略右側半分に配設され、その引出し部はシート８Ａの手前側の辺の右寄りに露出してグランド端子Ｇに接続している。
【００４２】
絶縁シート７Ａに設けたインダクタ用ビアホール２１は、コイル導体４１に電気的に直列に接続して、コイル導体４１と共に所望のインダクタンス値を有するインダクタＬ１を構成する。絶縁シート７Ａに設けたインダクタ用ビアホール２２は、コイル導体４２に電気的に直列に接続して、コイル導体４２と共に所望のインダクタンス値を有するインダクタＬ２を構成する。
【００４３】
以上の構成からなるＬＣハイパスフィルタ１Ａは、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２の一部が、絶縁シート８Ａの表面に形成されたコイル導体４１，４２にて構成されているので、インダクタ用ビアホール２１，２２の長さ寸法を短くできる。従って、絶縁シート７Ａの厚さを薄くすることができ、前記第１実施形態のＬＣハイパスフィルタ１と比較して、低背な積層型ＬＣハイパスフィルタ１Ａを得ることができる。
【００４４】
［第３実施形態、図１０〜図１３］
第３実施形態の積層型ＬＣハイパスフィルタは、第１実施形態の積層型ＬＣハイパスフィルタ１と比較して、二つの帯域調整用コンデンサＣ３，Ｃ４を省略している点で異なる。第１実施形態および第２実施形態のように広帯域化を図るためには、帯域調整用コンデンサＣ３，Ｃ４を接続することが好ましいが、特に、広帯域化が必要ない場合には、帯域調整用コンデンサＣ３，Ｃ４は省略してもよい。この場合も、第１実施形態のＬＣハイパスフィルタ１と同様に、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２の通過帯域近傍に減衰極を近付けることができ、急峻なＬＣハイパスフィルタを得ることができる。また、帯域調整用コンデンサＣ３，Ｃ４を省略すると、帯域調整用コンデンサＣ３，Ｃ４を構成するためのコンデンサ導体を省略できるので、積層型ＬＣハイパスフィルタ５１を小型化することができる。
【００４５】
図１０に示すように、第３実施形態の積層型ＬＣハイパスフィルタ５１は、グランド導体６６を表面に設けた絶縁シート５２と、トラップ用コンデンサ導体６０を表面に設けた絶縁シート５３と、インダクタ用ビアホール６７ｂを設けた絶縁シート５４と、ハイパスフィルタ用コンデンサ導体６１を表面に設けた絶縁シート５５と、入出力導体６２，６３を表面に設けた絶縁シート５６と、インダクタ用ビアホール６８ｂ，６９ｂを設けた絶縁シート５７と、渦巻状コイル導体６４，６５を表面に設けた絶縁シート５８等にて構成されている。
【００４６】
入力導体６２と出力導体６３は、絶縁シート５６の左右の領域にそれぞれ配設されている。入力導体６２の引出し部６２ａはシート５６の左辺に露出し、出力導体６３の引出し部６３ａはシート５６の右辺に露出している。入力導体６２と出力導体６３は、それぞれ絶縁シート５５を挟んでハイパスフィルタ用コンデンサ導体６１に対向し、ハイパスフィルタ用コンデンサＣ１，Ｃ２を形成する。
【００４７】
インダクタ用ビアホール６８ａ，６８ｂ，６９ａ，６９ｂは、それぞれ絶縁シート５２〜５９の積み重ね方向に連接して柱状インダクタ６８，６９を形成する。柱状インダクタ６８，６９の軸方向は絶縁シート５２〜５９の表面に対して垂直である。柱状インダクタ６８，６９に電流が流れると、柱状インダクタ６８，６９のそれぞれの周囲に、柱状インダクタ６８，６９の軸方向に対して垂直な面を周回する磁界が発生する。柱状インダクタ６８，６９のそれぞれの一端部（ビアホール６８ａ，６９ａ）は、入出力導体６２，６３に接続されている。柱状インダクタ６８，６９のそれぞれの他端部（ビアホール６８ｂ，６９ｂ）は、渦巻状コイル導体６４，６５に接続されている。
【００４８】
そして、柱状インダクタ６８と渦巻状コイル導体６４とでハイパスフィルタ用インダクタＬ１を形成する。同様に、柱状インダクタ６９と渦巻状コイル導体６５とでハイパスフィルタ用インダクタＬ２を形成する。これにより、柱状インダクタ６８，６９だけでは不足する電気長（インダクタンス値）を、渦巻状コイル導体６４，６５で補償することができる。従って、積層型ＬＣフィルタ５１内のスペースを有効に利用することができ、積層型ＬＣフィルタ５１をより一層小型化することができる。
【００４９】
トラップ用コンデンサ導体６０は、絶縁シート５２を挟んでグランド導体６６に対向し、トラップ用コンデンサＣ５を形成する。インダクタ用ビアホール６７ａ，６７ｂは、絶縁シート５２〜５９の積み重ね方向に連接して柱状インダクタ６７を形成する。柱状インダクタ６７の一端部（ビアホール６７ａ）は、トラップ用コンデンサ導体６０に接続され、他端部（ビアホール６７ｂ）はハイパスフィルタ用コンデンサ導体６１に接続されている。柱状インダクタ６７は単独でトラップ用インダクタＬ３を形成する。
【００５０】
絶縁シート５４，５７は、その厚み寸法を大きくすることによって、インダクタ用ビアホールにて形成される柱状インダクタ６７〜６９のインダクタンス値を調整（大きく）できる。また、絶縁シート５４，５７は、１枚の分厚いシートを用いてもよいし、絶縁シート５６のような薄いシートを複数枚積み重ねてもよい。
【００５１】
絶縁シート５２〜５８は積み重ねられ、さらに上に保護用絶縁シート５９が配置され、一体的に焼成される。これにより、図１１に示す積層体７１とされる。積層体７１の左右の端面にはそれぞれ入力端子７２、出力端子７３が形成されている。積層体７１の手前側および奥側の側面には、グランド端子Ｇ１，Ｇ２が形成されている。入力端子７２には、入力導体６２の引出し部６２ａが接続されている。出力端子７３には、出力導体６３の引出し部６３ａが接続されている。グランド端子Ｇ１には、渦巻状コイル導体６４，６５の引出し部６４ａ，６５ａおよびグランド導体６６の一方の端部が接続され、グランド端子Ｇ２にはグランド導体６６の他方の端部が接続されている。
【００５２】
図１２はこうして得られた積層型ＬＣハイパスフィルタ５１の電気等価回路図である。ハイパスフィルタ用コンデンサＣ１とハイパスフィルタ用インダクタＬ１は、入力側ハイパスフィルタ回路ＨＰＦ１を構成している。同様に、ハイパスフィルタ用コンデンサＣ２とハイパスフィルタ用インダクタＬ２は、出力側ハイパスフィルタ回路ＨＰＦ２を構成している。また、トラップ用コンデンサＣ５とトラップ用インダクタＬ３はＬＣ直列共振回路を構成し、トラップ回路Ｔを形成している。
【００５３】
ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のコンデンサＣ１，Ｃ２は、入出力端子７２，７３に対して直列に接続されている。ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２は、入出力端子７２，７３に対して並列に接続され、かつ、その一端はグランド端子Ｇ１に接続されている。トラップ回路Ｔは、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２の間に、入出力端子７２，７３に対して並列に接続され、その一端はグランド端子Ｇ１，Ｇ２に接続されている。
【００５４】
こうして、狭帯域設計に適し、小型化かつ低背化が可能な積層型ＬＣハイパスフィルタ５１を得ることができる。
【００５５】
さらに、本第３実施形態では、トラップ回路ＴのインダクタＬ３と、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２とを、積層体７１の積み重ね方向において上下に配置している。これにより、インダクタＬ１，Ｌ２とインダクタＬ３間の磁気結合を抑えることができる。このため、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２を流れる信号がトラップ回路ＴのインダクタＬ３に流れ込みにくくなり、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２とトラップ回路Ｔを互いに独立して設計することができ、設計が容易になる。また、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２を流れる信号がトラップ回路Ｔを介してグランドに流れにくくなるため、入力インピーダンスが高くなる。このため、高周波特性（特に、入力反射特性Ｓ１１）の劣化を防止することができる。なお、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１とＬ２同士が磁気結合しても高周波特性に殆ど影響はない。
【００５６】
さらに、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２とトラップ回路ＴのインダクタＬ３を異なる層に配置しているので、積層型ＬＣハイパスフィルタ５１内のスペースを効率良く利用することができ、積層型ＬＣハイパスフィルタ５１の小面積化に適した構造となっている。しかも、同一絶縁シート５６に設けたインダクタ用ビアホール６８ａと６９ａの間隔、並びに同一絶縁シート５７に設けたインダクタ用ビアホール６８ｂと６９ｂの間隔も広く設定できる。なぜなら、同一層に形成されるインダクタ用ビアホールの数が少なくなるからである。この結果、小面積でかつ、機械的強度の強い積層型ＬＣハイパスフィルタ５１を得ることができる。
【００５７】
また、トラップ回路ＴのインダクタＬ３を、絶縁シート５２〜５９の積み重ね方向に連接されたインダクタ用ビアホール６７ａ，６７ｂにより構成しているので、コンデンサ導体６０，６１などの導体の主面がインダクタＬ３による磁力線と平行になる。従って、インダクタＬ３の磁力線によってコンデンサ導体６０，６１などの導体に発生する渦電流損が小さくなり、Ｑが劣化しにくい。さらに、インダクタＬ３の断面積も大きくできるので、Ｑが良くなる。この結果、Ｑの高いトラップ回路Ｔが構成され、シャープで減衰量の大きいトラップ回路Ｔが得られる。
【００５８】
また、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２の一部が、絶縁シート５８の表面に形成された渦巻状コイル導体６４，６５にて構成されているので、インダクタＬ１，Ｌ２の高さ寸法はインダクタ用ビアホール６８ａと６８ｂの合計長（あるいは、６９ａと６９ｂの合計長）に殆ど等しくなり、インダクタＬ１，Ｌ２の高さ寸法を低く抑えることができる。
【００５９】
また、絶縁シート５８の表面に渦巻状のコイル導体６４，６５を形成できるため、大きなインダクタＬ１，Ｌ２が得られる。一方、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２のインダクタＬ１，Ｌ２は大きなインダクタンスが必要であるが、トラップ回路ＴのインダクタＬ３は比較的小さいインダクタンスで十分である。例えば、２．４ＧＨｚ帯の積層型ＬＣハイパスフィルタ５１の場合、Ｌ１＝Ｌ２＝１．５ｎＨ、Ｃ１＝Ｃ２＝２．５４ｐＦ、Ｌ３＝１．０ｎＨ、Ｃ５＝９．５６ｐＦである。
【００６０】
そのため、インダクタＬ１，Ｌ２とインダクタＬ３を異なる層に配置する構造を採用することにより、トラップ回路ＴのインダクタＬ３の長さを短くすることができる。なお、トラップ回路Ｔの中心周波数は（ＬＣ）1/2に逆比例する。従って、インダクタＬ３のインダクタンスを小さくした場合、同じ中心周波数を確保しようとすれば、コンデンサＣ５の静電容量を大きくする必要が生じる。しかし、コンデンサＣ５は絶縁シート５２の厚みを薄くすることにより、静電容量を容易に大きくできるので問題はない。従って、インダクタＬ１，Ｌ２とインダクタＬ３を、積層体７１の積層方向において重ねても、低背な積層型ＬＣハイパスフィルタ５１を得ることができる。
【００６１】
また、インダクタＬ１，Ｌ２の一部、並びに、インダクタＬ３の全部がＱの高い柱状インダクタ６７，６８，６９で構成されているため、高周波特性の優れた積層型ＬＣハイパスフィルタ５１が得られる。特に、トラップ回路ＴのインダクタＬ３の全部を柱状インダクタ６７で構成することにより、ハイパスフィルタ回路ＨＰＦ１，ＨＰＦ２の通過帯域近傍に高減衰の極を形成することが可能になり、急峻なフィルタ特性が実現できる。図１３には、積層型ＬＣハイパスフィルタ５１の通過特性Ｓ２１及び反射特性Ｓ１１を示す。
【００６２】
［第４実施形態、図１４］
また、インダクタＬ１〜Ｌ３は、少なくともその一部が螺旋状コイル導体で構成されていてもよい。例えば、図１４に示すように、トラップ回路ＴのインダクタＬ３が、絶縁シート７５，７６，７７に設けたインダクタ用ビアホール（柱状インダクタ）８０ａ，８０ｂ，８０ｃと螺旋状コイル導体７９ａ，７９ｂとで構成されたものであってもよい。螺旋状コイル導体７９ａ，７９ｂや柱状インダクタ８０ａ〜８０ｃのＱが高いので、急峻なフィルタ特性を有する積層型ＬＣハイパスフィルタ５１Ａを実現できる。
【００６３】
［第５実施形態、図１５］
さらに、本発明は、これらの積層型ＬＣハイパスフィルタ１，１Ａ，５１，５１Ａを組み合わせて構成したデュプレクサやトリプレクサなどのマルチプレクサのように、一つの積層体内に複数個のフィルタが内蔵されたものを含む。さらに、本発明は、そのようなマルチプレクサを用いた無線通信装置も含む。
【００６４】
例えば、図１５に示すように、前述の積層型ＬＣハイパスフィルタ１を二つ用いたデュプレクサＤＰＸ、およびそれを用いた無線通信装置８１がある。デュプレクサＤＰＸは、積層型ＬＣハイパスフィルタ１（１ａ，１ｂ）を電気的に接続して構成されており、三つのポートＰ１，Ｐ２，Ｐ３を備えている。デュプレクサＤＰＸのポートＰ１は、積層型ＬＣハイパスフィルタ１ａの一端に形成され、送信部ＴＸに接続されている。デュプレクサＤＰＸのポートＰ２は、積層型ＬＣハイパスフィルタ１ｂの一端に形成され、受信部ＲＸに接続されている。さらに、デュプレクサＤＰＸのポートＰ３は、積層型ＬＣハイパスフィルタ１ａの他端および積層型ＬＣハイパスフィルタ１ｂの他端に形成され、アンテナＡＮＴに接続されている。
【００６５】
以上のように構成することで、積層型ＬＣハイパスフィルタ１をデュプレクサとして用いることができる。従って、小型化かつ低背化が可能なデュプレクサを得ることができる。同様にして、積層型ＬＣハイパスフィルタ１を、三つの周波数に対応したトリプレクサなどのマルチプレクサに用いることが可能である。なお、上述の実施形態では、デュプレクサＤＰＸは二つの積層型ＬＣハイパスフィルタ１から構成されているが、一つの積層型ＬＣハイパスフィルタ１と、一つの表面弾性波フィルタ（ＳＡＷフィルタ）などの他のフィルタとから構成されてもよい。
【００６６】
［他の実施形態］
なお、本発明に係るＬＣハイパスフィルタ回路、積層型ＬＣハイパスフィルタ、マルチプレクサおよび無線通信装置は、前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００６７】
また、本発明は、例えば、ＲＦダイオードスイッチ、送受信デバイス、ＲＦモジュールなどの高周波複合部品において、それらの部品の一部に本発明に係るＬＣハイパスフィルタ回路や積層型ＬＣハイパスフィルタの構造が適用されたものも含む。
【００６８】
さらに、前記実施形態は、それぞれ導体やビアホールが形成された絶縁シートを積み重ねた後、一体的に焼成するものであるが、必ずしもこれに限定されない。絶縁シートは予め焼成されたものを用いてもよい。また、以下に説明する製法によって積層型ＬＣハイパスフィルタを製造してもよい。印刷等の方法によりペースト状の絶縁材料にて絶縁層を形成した後、その絶縁層の表面にペースト状の導電性材料を塗布して導体やビアホールを形成する。次にペースト状の絶縁材料を上から塗布して絶縁層とする。同様にして、順に重ね塗りすることにより積層構造を有するＬＣハイパスフィルタが得られる。
【００６９】
【発明の効果】
以上の説明から明らかなように、本発明によれば、二つのハイパスフィルタ回路と一つのトラップ回路を内蔵することにより、トラップ回路の減衰極の位置を、ハイパスフィルタ回路の通過帯域近傍に近付けることができる。従って、急峻なＬＣハイパスフィルタ回路が得られる。さらに、トラップ回路のコンデンサとインダクタの中間接続点と、入出力端子との間に帯域調整用コンデンサを電気的に接続することにより、インピーダンスが低い信号経路を別に形成でき、ＬＣハイパスフィルタ回路の広帯域化が可能となる。この結果、小型化かつ低背化が可能なＬＣハイパスフィルタ、マルチプレクサおよび無線通信装置を得ることができる。また、絶縁層の積み重ね方向に対して平行な軸を有するインダクタ用ビアホールによりインダクタを構成することにより、Ｑの高いハイパスフィルタやトラップが構成される。さらに、インダクタ用ビアホールの占有面積は小さいため、積層型ＬＣハイパスフィルタの小面積化が可能となる。
【図面の簡単な説明】
【図１】本発明に係る積層型ＬＣハイパスフィルタの第１実施形態を示す分解斜視図。
【図２】図１に示した積層型ＬＣハイパスフィルタの外観斜視図。
【図３】図２に示した積層型ＬＣハイパスフィルタの模式断面図。
【図４】図２に示した積層型ＬＣハイパスフィルタの電気等価回路図。
【図５】図２に示した積層型ＬＣハイパスフィルタの通過特性および反射特性を示すグラフ。
【図６】図２に示した積層型ＬＣハイパスフィルタの通過特性および反射特性を示すグラフ。
【図７】図２に示した積層型ＬＣハイパスフィルタの通過特性および反射特性を示すグラフ。
【図８】図２に示した積層型ＬＣハイパスフィルタの通過特性および反射特性を示すグラフ。
【図９】本発明に係る積層型ＬＣハイパスフィルタの第２実施形態を示す分解斜視図。
【図１０】本発明に係る積層型ＬＣハイパスフィルタの第３実施形態を示す分解斜視図。
【図１１】図１０に示した積層型ＬＣハイパスフィルタの外観斜視図。
【図１２】図１１に示した積層型ＬＣハイパスフィルタの電気等価回路図。
【図１３】図１１に示した積層型ＬＣハイパスフィルタの通過特性Ｓ２１および反射特性Ｓ１１を示すグラフ。
【図１４】本発明に係る積層型ＬＣハイパスフィルタの第４実施形態を示す分解斜視図。
【図１５】本発明に係る無線通信装置の一実施形態を示すＲＦ部分の電気回路ブロック図。
【図１６】従来の積層型ＬＣハイパスフィルタの分解斜視図。
【図１７】図１６に示した積層型ＬＣハイパスフィルタの外観斜視図。
【図１８】図１７に示した積層型ＬＣハイパスフィルタの電気等価回路図。
【符号の説明】
１，１Ａ，５１，５１Ａ…積層型ＬＣハイパスフィルタ
２〜８，７Ａ，８Ａ，５２〜５９，７５〜７７…絶縁シート
１３，６１…ハイパスフィルタ用コンデンサ導体
１４，１５…帯域調整用コンデンサ導体
１６，６０…トラップ用コンデンサ導体
１７，１８，６６…グランド導体
２０ａ，２０ｂ，２１，２２，６７ａ，６７ｂ，６８ａ，６８ｂ，６９ａ，６９ｂ，８０ａ〜８０ｃ…インダクタ用ビアホール
２５，７１…積層体
２６，７２…入力端子
２７，７３…出力端子
Ｇ，Ｇ１，Ｇ２…グランド端子
４１，４２，６４，６５…渦巻状コイル導体
６７，６８，６９…柱状インダクタ
７９ａ，７９ｂ…螺旋状コイル導体
８１…無線通信装置
ＡＮＴ…アンテナ
ＤＰＸ…デュプレクサ
ＴＸ…送信部
ＲＸ…受信部
Ｃ１，Ｃ２…ハイパスフィルタ用コンデンサ
Ｃ３…トラップ用コンデンサ
Ｃ４，Ｃ５…帯域調整用コンデンサ
Ｌ１，Ｌ２…ハイパスフィルタ用インダクタ
Ｌ３…トラップ用インダクタ
ＨＰＦ１，ＨＰＦ２…ハイパスフィルタ回路
Ｔ…トラップ回路
Claims (11)
- 一対の入出力端子と、
前記一対の入出力端子に対して直列に接続されたコンデンサと、前記一対の入出力端子に対して並列に接続されかつ接地されたインダクタとからなる複数のハイパスフィルタ回路と、
隣接する二つの前記ハイパスフィルタ回路の間に前記一対の入出力端子に対してシャント接続されかつ一端が接地された、コンデンサとインダクタの直列回路からなるトラップ回路と、
前記トラップ回路のコンデンサとインダクタの中間接続点と、前記入出力端子との間に電気的に接続された帯域調整用コンデンサと、を備え、
前記トラップ回路のコンデンサとインダクタのうち、コンデンサ側が接地されていること、
を特徴とするＬＣハイパスフィルタ回路。 - 一対の入出力端子に対して並列に接続されかつ一端が接地された前記インダクタと、一対の入出力端子に対してシャント接続されかつ一端が接地された前記トラップ回路との間に、それぞれ前記ハイパスフィルタ回路のコンデンサが接続されていることを特徴とする請求項１に記載のＬＣハイパスフィルタ回路。
- 複数の絶縁層と複数のコンデンサ導体と複数のコイル導体とを積み重ねて構成した積層体と、
前記積層体の表面に設けた一対の入出力端子およびグランド端子と、
前記積層体内に前記コンデンサ導体にて形成された第１コンデンサおよびコイル導体にて形成された第１インダクタにより構成された複数のハイパスフィルタと、
前記積層体内に前記コンデンサ導体にて形成された第２コンデンサとコイル導体にて形成された第２インダクタとで直列回路を構成されたトラップと、
前記積層体内に前記コンデンサ導体にて形成された帯域調整用コンデンサと、を備え、
前記ハイパスフィルタの第１コンデンサのそれぞれが、前記一対の入出力端子に対して直列に接続され、前記第１インダクタのそれぞれが、前記一対の入出力端子に対して並列に接続されかつ前記グランド端子に接続され、
前記トラップが、隣接する二つの前記ハイパスフィルタ回路の間に前記一対の入出力端子に対してシャント接続されるとともに、前記第２コンデンサと第２インダクタの直列回路が前記グランド端子に接続され、
前記トラップの第２コンデンサと第２インダクタの中間接続点と、前記入出力端子との間に前記帯域調整用コンデンサが接続され、
前記トラップの第２コンデンサと第２インダクタのうち、第２コンデンサ側が前記グランド端子に接続されていること、
を特徴とする積層型ＬＣハイパスフィルタ。 - 前記第１インダクタのコイル導体と前記第２インダクタのコイル導体が、前記積層体の積み重ね方向において異なる位置に配設されていることを特徴とする請求項３に記載の積層型ＬＣハイパスフィルタ。
- 前記第１インダクタのコイル導体と前記第２インダクタのコイル導体のうち少なくとも一部が、前記絶縁層に設けたインダクタ用ビアホールであることを特徴とする請求項３または請求項４に記載の積層型ＬＣハイパスフィルタ。
- 前記第１インダクタのコイル導体と前記第２インダクタのコイル導体のうち少なくとも一部が、前記絶縁層に設けた螺旋状コイル導体であることを特徴とする請求項３〜請求項５のいずれかに記載の積層型ＬＣハイパスフィルタ。
- 前記第１インダクタのコイル導体と前記第２インダクタのコイル導体のうち少なくとも一部が、前記絶縁層に設けた渦巻状コイル導体であることを特徴とする請求項３〜請求項６のいずれかに記載の積層型ＬＣハイパスフィルタ。
- 前記絶縁層の積み重ね方向において、前記トラップが前記ハイパスフィルタより上側に配置されていることを特徴とする請求項３〜請求項７のいずれかに記載の積層型ＬＣハイパスフィルタ。
- 前記ハイパスフィルタの第１インダクタが、前記絶縁層の積み重ね方向に対して平行な軸を有するインダクタ用ビアホールを主とし、前記絶縁層の表面に設けられた螺旋状コイル導体もしくは渦巻状コイル導体を従として、電気的に接続して構成されていることを特徴とする請求項６〜請求項８のいずれかに記載の積層型ＬＣハイパスフィルタ。
- 請求項３〜請求項９に記載の積層型ＬＣハイパスフィルタの少なくともいずれか一つを備えたことを特徴とするマルチプレクサ。
- 請求項３〜請求項９に記載の積層型ＬＣハイパスフィルタ、もしくは、請求項１０に記載のマルチプレクサの少なくともいずれか一つを備えたことを特徴とする無線通信装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002276045A JP3678228B2 (ja) | 2001-10-18 | 2002-09-20 | Ｌｃハイパスフィルタ回路、積層型ｌｃハイパスフィルタ、マルチプレクサおよび無線通信装置 |
| US10/270,689 US6765458B2 (en) | 2001-10-18 | 2002-10-16 | LC high-pass filter circuit device, laminated LC high-pass filter device, multiplexer, and radio communication apparatus |
| DE10248477A DE10248477B4 (de) | 2001-10-18 | 2002-10-17 | LC-Hochpaßfilter-Schaltungsvorrichtung, laminierte LC-Hochpaßfiltervorrichtung, Multiplexer und Funkkommunikationseinrichtung |
| CNB021473102A CN100452902C (zh) | 2001-10-18 | 2002-10-18 | 叠层lc高通滤波器、多路转换器及无线通信装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001320854 | 2001-10-18 | ||
| JP2001-320854 | 2001-10-18 | ||
| JP2002276045A JP3678228B2 (ja) | 2001-10-18 | 2002-09-20 | Ｌｃハイパスフィルタ回路、積層型ｌｃハイパスフィルタ、マルチプレクサおよび無線通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003198307A JP2003198307A (ja) | 2003-07-11 |
| JP3678228B2 true JP3678228B2 (ja) | 2005-08-03 |
Family
ID=26623969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002276045A Expired - Fee Related JP3678228B2 (ja) | 2001-10-18 | 2002-09-20 | Ｌｃハイパスフィルタ回路、積層型ｌｃハイパスフィルタ、マルチプレクサおよび無線通信装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6765458B2 (ja) |
| JP (1) | JP3678228B2 (ja) |
| CN (1) | CN100452902C (ja) |
| DE (1) | DE10248477B4 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003143028A (ja) * | 2001-11-01 | 2003-05-16 | Sharp Corp | 低雑音コンバータ |
| JP2004328615A (ja) * | 2003-04-28 | 2004-11-18 | Alps Electric Co Ltd | チェビシェフ型ハイパスフィルタ |
| US6943646B2 (en) * | 2003-11-14 | 2005-09-13 | Doron Gamliel | Isolation of miniature filters |
| JP4231825B2 (ja) * | 2004-08-20 | 2009-03-04 | Ｔｄｋ株式会社 | ノイズ抑制回路 |
| US20060077020A1 (en) * | 2004-10-13 | 2006-04-13 | Cyntec Company | Circuits and manufacturing configurations of compact band-pass filter |
| DE102005037040A1 (de) * | 2005-08-05 | 2007-02-08 | Epcos Ag | Elektrisches Bauelement |
| JP4959220B2 (ja) * | 2006-05-10 | 2012-06-20 | 富士通コンポーネント株式会社 | 平面アンテナ装置 |
| DE102007024895B4 (de) * | 2007-05-29 | 2015-08-27 | Epcos Ag | Multiband-Filter |
| US7821359B2 (en) * | 2007-07-09 | 2010-10-26 | John Messalingua Associates, Inc. | Band-stop filters |
| EP2068393A1 (en) * | 2007-12-07 | 2009-06-10 | Panasonic Corporation | Laminated RF device with vertical resonators |
| US7772124B2 (en) * | 2008-06-17 | 2010-08-10 | International Business Machines Corporation | Method of manufacturing a through-silicon-via on-chip passive MMW bandpass filter |
| US8120145B2 (en) * | 2008-06-17 | 2012-02-21 | International Business Machines Corporation | Structure for a through-silicon-via on-chip passive MMW bandpass filter |
| DE102009034101B4 (de) * | 2009-07-21 | 2017-02-02 | Epcos Ag | Filterschaltung mit verbesserter Filtercharakteristik |
| WO2011114851A1 (ja) | 2010-03-18 | 2011-09-22 | 株式会社村田製作所 | 高周波積層部品および積層型高周波フィルタ |
| JP5810706B2 (ja) * | 2010-09-06 | 2015-11-11 | 株式会社村田製作所 | 電子部品 |
| US8963657B2 (en) | 2011-06-09 | 2015-02-24 | International Business Machines Corporation | On-chip slow-wave through-silicon via coplanar waveguide structures, method of manufacture and design structure |
| CN103138703B (zh) * | 2011-11-30 | 2016-03-30 | 西安电子科技大学 | 一种叠层高通滤波器 |
| CH709470A1 (de) | 2014-04-03 | 2015-10-15 | Grigore Foculescu | Vorrichtung zur elektromagnetischen Behandlung von Brennstoffen und Verfahren zum Betrieb einer solchen. |
| CN105071009B (zh) * | 2015-09-14 | 2018-06-29 | 华南理工大学 | 一种基于公共谐振器的ltcc双工器 |
| JP6662150B2 (ja) * | 2016-03-31 | 2020-03-11 | 株式会社村田製作所 | ハイパスフィルタ |
| CN210328202U (zh) | 2016-04-14 | 2020-04-14 | 株式会社村田制作所 | 复合部件内置电路基板 |
| US10103703B2 (en) * | 2016-05-20 | 2018-10-16 | Qualcomm Incorporated | Double-sided circuit |
| JP7057636B2 (ja) * | 2017-08-16 | 2022-04-20 | 株式会社村田製作所 | マルチプレクサ |
| US20190354154A1 (en) * | 2018-05-18 | 2019-11-21 | Hewlett Packard Enterprise Development Lp | Inductors |
| CN109361042B (zh) * | 2018-11-16 | 2024-03-19 | 安徽安努奇科技有限公司 | 一种频分器 |
| CN110556805A (zh) * | 2019-09-26 | 2019-12-10 | 深圳市速联技术有限公司 | 超宽带射频同轴雷电电磁脉冲防护方法及装置 |
| JP6773200B2 (ja) * | 2019-11-28 | 2020-10-21 | 株式会社村田製作所 | ハイパスフィルタ |
| JP7456797B2 (ja) * | 2020-02-25 | 2024-03-27 | 太陽誘電株式会社 | フィルタおよびマルチプレクサ |
| JP2023003542A (ja) * | 2021-06-24 | 2023-01-17 | 太陽誘電株式会社 | フィルタおよびマルチプレクサ |
| JP2023003541A (ja) * | 2021-06-24 | 2023-01-17 | 太陽誘電株式会社 | フィルタおよびマルチプレクサ |
| CN115514335A (zh) * | 2022-10-10 | 2022-12-23 | 深圳威迈斯新能源股份有限公司 | 一种多层结构滤波器及车载电源dcdc转换装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4652744A (en) * | 1982-04-14 | 1987-03-24 | The Board Of Trustees Of The Leland Stanford Junior University | Fiber optic sensor for detecting very small displacements of a surface |
| US4582403A (en) * | 1984-03-05 | 1986-04-15 | Weinblatt Lee S | Head movement correction technique for eye-movement monitoring system |
| JPH05218778A (ja) | 1992-02-07 | 1993-08-27 | Murata Mfg Co Ltd | ハイパスフィルタ |
| US5325862A (en) * | 1993-03-26 | 1994-07-05 | The United States Of America As Represented By The Secretary Of The Navy | Method and/or system for personal identification and impairment assessment from brain activity patterns |
| US5548255A (en) * | 1995-06-23 | 1996-08-20 | Microphase Corporation | Compact diplexer connection circuit |
| US6542081B2 (en) * | 1996-08-19 | 2003-04-01 | William C. Torch | System and method for monitoring eye movement |
| US6031432A (en) * | 1997-02-28 | 2000-02-29 | Schreuders; Ronald C. | Balancing apparatus for signal transmissions |
| US6175727B1 (en) * | 1998-01-09 | 2001-01-16 | Texas Instruments Israel Ltd. | Suspended printed inductor and LC-type filter constructed therefrom |
| JP2001085965A (ja) * | 1999-09-10 | 2001-03-30 | Murata Mfg Co Ltd | 積層型ｌｃ共振器および積層型ｌｃフィルタ |
| JP2001156569A (ja) * | 1999-11-26 | 2001-06-08 | Murata Mfg Co Ltd | 積層型ｌｃ複合部品 |
| WO2002100241A2 (en) * | 2001-06-07 | 2002-12-19 | Lawrence Farwell | Method and apparatus for brain fingerprinting, measurement, assessment and analysis of brain function |
| US7376459B2 (en) * | 2005-08-15 | 2008-05-20 | J. Peter Rosenfeld | System and method for P300-based concealed information detector having combined probe and target trials |
-
2002
- 2002-09-20 JP JP2002276045A patent/JP3678228B2/ja not_active Expired - Fee Related
- 2002-10-16 US US10/270,689 patent/US6765458B2/en not_active Expired - Lifetime
- 2002-10-17 DE DE10248477A patent/DE10248477B4/de not_active Expired - Fee Related
- 2002-10-18 CN CNB021473102A patent/CN100452902C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1413051A (zh) | 2003-04-23 |
| CN100452902C (zh) | 2009-01-14 |
| DE10248477A1 (de) | 2003-05-08 |
| DE10248477B4 (de) | 2008-09-25 |
| JP2003198307A (ja) | 2003-07-11 |
| US20030076199A1 (en) | 2003-04-24 |
| US6765458B2 (en) | 2004-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3678228B2 (ja) | Ｌｃハイパスフィルタ回路、積層型ｌｃハイパスフィルタ、マルチプレクサおよび無線通信装置 | |
| KR100503956B1 (ko) | Ｌｃ 필터 회로, 적층형 ｌｃ 복합부품, 멀티플렉서 및무선 통신 장치 | |
| US6504451B1 (en) | Multi-layered LC composite with a connecting pattern capacitively coupling inductors to ground | |
| JP4579198B2 (ja) | 多層帯域通過フィルタ | |
| US6759926B2 (en) | LC filter circuit, monolithic LC composite component, multiplexer, and radio communication device | |
| US6414567B2 (en) | Duplexer having laminated structure | |
| JP2002057543A (ja) | 積層型ｌｃ部品 | |
| WO2016042990A1 (ja) | 高周波部品 | |
| US6521976B2 (en) | Multilayer LC composite component | |
| JP3289643B2 (ja) | 方向性結合器 | |
| US6587020B2 (en) | Multilayer LC composite component with ground patterns having corresponding extended and open portions | |
| WO1998031066A1 (fr) | Filtre multicouche | |
| JP3531603B2 (ja) | 高周波フィルタおよびそれを用いたフィルタ装置およびそれらを用いた電子装置 | |
| JP5804076B2 (ja) | Ｌｃフィルタ回路及び高周波モジュール | |
| JP2002280862A (ja) | 複合型ｌｃフィルタ回路及び複合型ｌｃフィルタ部品 | |
| JP4693587B2 (ja) | バンドパスフィルタ | |
| JP3412593B2 (ja) | 非可逆回路素子および高周波回路装置 | |
| JP6315347B2 (ja) | 方向性結合器およびそれを用いたモジュール | |
| JP3521868B2 (ja) | フィルタ、アンテナ共用器及び通信機装置 | |
| JP2003069362A (ja) | ダイプレクサ | |
| US20230369735A1 (en) | Power splitter and communication apparatus | |
| JP2000101378A (ja) | ローパスフィルタおよび回路基板 | |
| CN101394159A (zh) | Lc高通滤波器电路 | |
| JPH11225034A (ja) | 積層型バンドパスフィルタ | |
| JPH11112265A (ja) | フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050502 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3678228 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |