JP7456797B2 - フィルタおよびマルチプレクサ - Google Patents

Description

本発明は、フィルタおよびマルチプレクサに関し、例えば弾性波共振器等を有するフィルタおよびマルチプレクサに関する。

高周波フィルタとして、インダクタおよびキャパシタを組み合わせたフィルタ（すなわちＬＣフィルタ）が広い通信分野において用いられている。ＬＣフィルタは、例えばセラミックス層等の誘電体層を積層して構成される。通信機器分野の進化に伴い、近年には第５世代移動体通信システムのような新通信規格の関心が高まっている。このような規格に用いられるフィルタには高周波および高い抑圧度が求められる。ＬＣフィルタでは、このような要求に十分対応することができないところがある。そこで、急峻性の優れた弾性波共振器とＬＣを組み合わせたフィルタが知られている（特許文献１および２）。

特開２０１８－１２９６８０号公報 特開２０１８－１２９６８３号公報

弾性波共振器とＬＣを組み合わせたフィルタに整合回路としてインダクタを用いると、実装基板との距離により整合回路のインダクタのインダクタンスが変化しフィルタ特性が変化してしまう。または、抑圧域の抑圧が十分でないことがある。抑圧を高めるためフィルタ内の段数を増やすとフィルタが大型化する。

本発明は、上記課題に鑑みなされたものであり、フィルタ特性の変化の抑制することまたは抑圧特性を向上させることを目的とする。

本発明は、第１信号端子と、第２信号端子と、前記第１信号端子と前記第２信号端子との間に接続されたフィルタ回路と、第１面に前記第１信号端子および前記第２信号端子が設けられ、前記第１面と反対の第２面側に前記フィルタ回路の少なくとも一部が設けられた基板と、前記基板内における前記フィルタ回路より前記第１面側に設けられ、一端が前記第１信号端子および前記第２信号端子のいずれか一方に接続された線路と、前記第１面に設けられ、前記線路の他端が接続され、前記基板を平面視したとき、前記線路と前記いずれか一方の信号端子とが重なる面積よりも大きい面積で前記線路と重なるグランド端子と、を備えるフィルタである。

上記構成において、前記線路と前記グランド端子とが重なる面積は前記線路の平面視における面積の１／２以上である構成とすることができる。

上記構成において、複数の前記線路と、前記複数の線路の各々と個別に対応して接続される複数の前記グランド端子と、をさらに備え、前記複数の線路のうち一部の線路は前記第１信号端子に接続され、前記基板を平面視したとき前記一部の線路と対応する前記グランド端子とが重なる面積は、前記一部の線路と前記第１信号端子とが重なる面積より大きく、前記複数の線路のうち他の線路は前記第２信号端子に接続され、前記基板を平面視したとき前記他の線路と対応する前記グランド端子とが重なる面積は、前記他の線路と前記第２信号端子とが重なる面積より大きい構成とすることができる。

上記構成において、複数の前記線路をさらに備え、前記複数の線路のうち一部の線路は、前記第１信号端子と前記グランド端子との間を接続し、前記基板を平面視したとき前記一部の線路と前記グランド端子とが重なる面積は、前記一部の線路と前記第１信号端子とが重なる面積より大きく、前記複数の線路のうち他の線路は、前記第２信号端子と前記グランド端子との間を接続し、前記基板を平面視したとき前記他の線路と前記グランド端子とが重なる面積は、前記他の線路と前記第２信号端子とが重なる面積より大きい構成とすることができる。

上記構成において、前記フィルタ回路は、弾性波共振器、インダクタおよびキャパシタを備える構成とすることができる。

上記構成において、前記フィルタ回路は、一端が接地され、弾性波共振器、インダクタまたはキャパシタから選択される第１素子と、前記第１信号端子と前記第２信号端子との間に接続され、前記第１素子が弾性波共振器のときインダクタおよびキャパシタから選択される素子であり、前記第１素子がインダクタまたはキャパシタのとき弾性波共振器である第２素子と、前記第１信号端子と前記第２信号端子との間に前記第２素子と並列接続され、インダクタおよびキャパシタのうち前記第１素子または前記第２素子において選択されたインダクタおよびキャパシタとは異なる素子である第３素子と、前記第１信号端子と前記第２信号端子との間に前記第３素子と直列接続されかつ前記第２素子と並列接続され、前記第３素子との間に前記第１素子の他端が接続され、インダクタおよびキャパシタのうち前記第３素子と同じ素子である第４素子と、を備える構成とすることができる。

上記構成において、前記フィルタの通過特性は、前記弾性波共振器により形成される第１減衰極と、前記フィルタ回路により形成される第２減衰極と、前記フィルタ回路および前記線路により形成される第３減衰極と、を有し、前記第１減衰極、前記第２減衰極および前記第３減衰極は前記フィルタの通過帯域より周波数が低く、前記第２減衰極は前記第３減衰極と前記通過帯域との間に形成され、前記第１減衰極は前記第２減衰極と前記通過帯域との間に形成される構成とすることができる。

上記構成において、一端が前記第１信号端子と前記第２素子との間、および前記第１信号端子と前記第３素子との間に接続された第１インダクタと、一端が前記第２信号端子と前記第２素子との間、および前記第１信号端子と前記第４素子との間に接続された第２インダクタと、一端が前記第１インダクタの他端および前記第２インダクタの他端に接続され、他端が接地された第３インダクタと、を備える構成とすることができる。

上記構成において、前記フィルタの通過特性は、前記弾性波共振器により形成される第１減衰極と、前記第１素子、前記第２素子、前記第３素子および前記第４素子により形成される第２減衰極と、前記第１素子、前記第２素子、前記第３素子、前記第４素子、前記第１インダクタ、前記第２インダクタおよび前記第３インダクタにより形成される第３減衰極と、を有し、前記第１減衰極、前記第２減衰極および前記第３減衰極は前記フィルタの通過帯域より周波数が低く、前記第２減衰極は前記第３減衰極と前記通過帯域との間に形成され、前記第１減衰極は前記第２減衰極と前記通過帯域との間に形成される構成とすることができる。

上記構成において、前記第１インダクタの一端と前記第２素子とを接続し、かつ前記第１インダクタの一端と前記第３素子とを接続する第１キャパシタと、前記第２インダクタの一端と前記第３素子とを接続し、かつ前記第２インダクタの一端と前記第４素子とを接続する第２キャパシタと、を備える構成とすることができる。

上記構成において、前記第１インダクタの一端と前記第２インダクタの一端とを接続する第３キャパシタを備える構成とすることができる。

上記構成において、前記第３インダクタのインダクタンスは前記第１インダクタのインダクタンスおよび前記第２インダクタのインダクタンスより小さい構成とすることができる。

上記構成において、前記第1素子はインダクタである構成とすることができる。

本発明は、上記フィルタを含むマルチプレクサである。

本発明によれば、フィルタ特性の変化の抑制することまたは抑圧特性を向上させることができる。

図１は、実施例１および比較例１に係るフィルタの回路図である。 図２（ａ）は、実施例１および比較例１における弾性波共振器の平面図であり、図２（ｂ）は、実施例１および比較例１における別の弾性波共振器の断面図である。 図３（ａ）および図３（ｂ）は、それぞれ実施例１および比較例１に係るフィルタの断面図である。 図４（ａ）から図４（ｅ）は、実施例１および比較例１における多層基板の平面図である。 図５（ａ）および図５（ｂ）は、それぞれ実施例１および比較例１における多層基板の平面図である。 図６（ａ）および図６（ｂ）は、比較例１に係るフィルタを実装基板に搭載した断面図である。 図７（ａ）から図７（ｃ）は、比較例１における測定方法ＡおよびＢのフィルタ特性を示す図である。 図８（ａ）から図８（ｃ）は、シミュレーション１におけるそれぞれサンプルＣからＥの平面図である。 図９（ａ）から図９（ｃ）は、シミュレーション１におけるそれぞれサンプルＣからＥの周波数に対するインダクタンスを示す図である。 図１０（ａ）および図１０（ｂ）は、実施例１に係るフィルタを実装基板に搭載した断面図である。 図１１（ａ）から図１１（ｃ）は、それぞれ実施例１の変形例１から３に係るフィルタの平面図である。 図１２（ａ）から図１２（ｄ）は、実施例１の他の回路構成を示す回路図である。 図１３（ａ）から図１３（ｃ）は、シミュレーション２におけるそれぞれフィルタＦ、ＧおよびＨの回路図、図１３（ｄ）は、シミュレーション２における弾性波共振器の等価回路である。 図１４（ａ）および図１４（ｂ）は、シミュレーション２におけるフィルタＦ、ＧおよびＨの通過特性Ｓ２１を示す図である。 図１５（ａ）から図１５（ｄ）は、実施例２の他の回路構成を示す回路図である。 図１６は、実施例３に係るダイプレクサの回路図である。

以下、図面を参照し本発明の実施例について説明する。

図１は、実施例１および比較例１に係るフィルタの回路図である。図１に示すように、フィルタ１００は、フィルタ回路Ｆ１、整合回路Ｍ１およびＭ２を備えている。フィルタ回路Ｆ１はノードＮ２とＮ３との間に接続されている。整合回路Ｍ１は信号端子Ｔ１とノードＮ２との間に接続されている。整合回路Ｍ２は信号端子Ｔ２とノードＮ３との間に接続されている。

信号端子Ｔ１は入力端子であり、信号端子Ｔ２は出力端子である。フィルタ回路Ｆ１はハイパスフィルタであり、信号端子Ｔ１に入力した高周波信号のうち通過帯域の信号を通過させ、他の帯域の信号を抑圧する。整合回路Ｍ１およびＭ２は、それぞれ信号端子Ｔ１およびＴ２からフィルタ回路Ｆ１をみたインピーダンスを基準インピーダンス（例えば５０Ω）に整合させる。

ノードＮ２とＮ３との間には２つの経路が並列に設けられている。１つの経路にはキャパシタＣ３およびＣ４が直列接続されている。キャパシタＣ３とＣ４との間のノードＮ１とグランド端子Ｔｇとの間にインダクタＬ１とキャパシタＣ９とが並列接続されている。ノードＮ２とＮ３との間の別の経路には弾性波共振器Ｒ２が接続されている。弾性波共振器Ｒ２は直列接続された弾性波共振器Ｓ１からＳ４および弾性波共振器Ｓ３に並列接続された弾性波共振器Ｓ５を含む。弾性波共振器Ｒ２とノードＮ２との間にインダクタＬ８が接続され、弾性波共振器Ｒ２とノードＮ３との間にインダクタＬ９が接続されている。

整合回路Ｍ１は、インダクタＬ５およびキャパシタＣ５を備えている。インダクタＬ５は信号端子Ｔ１とノードＮ４との間に接続されている。キャパシタＣ５は信号端子Ｔ１とノードＮ２との間に接続されている。整合回路Ｍ２は、インダクタＬ６およびキャパシタＣ６を備えている。インダクタＬ６は信号端子Ｔ２とノードＮ４との間に接続されている。キャパシタＣ６は信号端子Ｔ２とノードＮ３との間に接続されている。ノードＮ４はグランド端子Ｔｇに接続されている。

図２（ａ）は、実施例１および比較例１における弾性波共振器の平面図であり、図２（ｂ）は、実施例１および比較例１における別の弾性波共振器の断面図である。図２（ａ）の例では、弾性波共振器は弾性表面波共振器である。基板４１の上面にＩＤＴ（Interdigital Transducer）４０と反射器４２が設けられている。ＩＤＴ４０は、互いに対向する１対の櫛型電極４０ａを有する。櫛型電極４０ａは、複数の電極指４０ｂと複数の電極指４０ｂを接続するバスバー４０ｃとを有する。反射器４２は、ＩＤＴ４０の両側に設けられている。ＩＤＴ４０が基板４１に弾性表面波を励振する。基板４１は、例えば、タンタル酸リチウム基板、ニオブ酸リチウム基板または水晶基板等の圧電基板である。基板４１は、例えばサファイア基板、スピネル基板、アルミナ基板、水晶基板またはシリコン基板等の支持基板上に圧電基板が接合された複合基板でもよい。ＩＤＴ４０および反射器４２は例えばアルミニウム膜または銅膜により形成される。基板４１上にＩＤＴ４０および反射器４２を覆うように保護膜または温度補償膜が設けられていてもよい。

図２（ｂ）の例では、弾性波共振器は圧電薄膜共振器である。基板４１上に圧電膜４６が設けられている。圧電膜４６を挟むように下部電極４４および上部電極４８が設けられている。下部電極４４と基板４１との間に空隙４５が形成されている。圧電膜４６の少なくとも一部を挟み下部電極４４と上部電極４８とが対向する領域が共振領域４７である。共振領域４７内の下部電極４４および上部電極４８は圧電膜４６内に、厚み縦振動モードの弾性波を励振する。基板４１は、例えばサファイア基板、スピネル基板、アルミナ基板、ガラス基板、水晶基板またはシリコン基板である。下部電極４４および上部電極４８は例えばルテニウム膜等の金属膜である。圧電膜４６は例えば窒化アルミニウム膜である。空隙４５の代わりに音響反射膜が設けられていてもよい。

図３（ａ）および図３（ｂ）は、それぞれ実施例１および比較例１に係るフィルタの断面図である。図３（ａ）および図３（ｂ）に示すように、実施例１のフィルタ１００および比較例１のフィルタ１１０では、多層基板１０上に電子部品２０および２２が実装されている。電子部品２０は、弾性波共振器Ｒ２が実装された部品である。電子部品２０下面には端子２１が設けられている。電子部品２２は、セラミックス層等の誘電体層が積層された積層体である。電子部品２２には、図１のうちインダクタＬ５およびＬ６以外のインダクタおよびキャパシタが設けられている。電子部品２２の下面には端子２３が設けられている。

多層基板１０は、積層された複数の絶縁層１１ａから１１ｃを備えている。絶縁層１１ａから１１ｃは、例えばガラスエポキシ樹脂等の樹脂、またはＬＴＣＣ（Low Temperature Co-fired Ceramics）もしくはＨＴＣＣ（High Temperature Co-fired Ceramics）等のセラミックスである。絶縁層１１ａおよび１１ｂの上面には金属層１２ａおよび１２ｂが設けられている。絶縁層１１ｃの下面には端子１４が設けられている。絶縁層１１ａから１１ｃを貫通するビア配線１３ａから１３ｃが設けられている。金属層１２ａ、１２ｂ、ビア配線１３ａから１３ｃおよび端子１４は、例えば銅層、金層またはアルミニウム層等の金属層である。絶縁層１１ｃ下面には開口１５ａを有するソルダーレジスト１５が設けられている。ソルダーレジスト１５の開口１５ａから端子１４の少なくとも一部が露出する。ソルダーレジスト１５は、エポキシ樹脂等の樹脂層である。端子１４は、信号端子Ｔ１、Ｔ２およびグランド端子Ｔｇを含む。

多層基板１０の上面の金属層１２ａと電子部品２０の下面の端子２１および電子部品２２の下面の端子２３とははんだ２４により接続されている。多層基板１０上には、電子部品２０および２２を封止する封止部２６が設けられている。封止部２６は例えばエポキシ樹脂等の樹脂層である。樹脂層には無機フィラーが含まれていてもよい。封止部２６が設けられておらず、電子部品２０および２２上に金属板または絶縁板である天板が設けられていてもよい。

図４（ａ）から図４（ｅ）は、実施例１および比較例１における多層基板の平面図である。図４（ａ）から図４（ｅ）では、実施例１と比較例１の平面図は同じである。また、インダクタＬ５およびＬ６以外の金属層およびビア配線の図示を省略している。

図４（ａ）に示すように、絶縁層１１ａ上に金属層１２ａが設けられている。金属層１２ａは電子部品２０および２２が接続される端子として機能する。図４（ｂ）に示すように、絶縁層１１ａを貫通するビア配線１３ａが設けられている。図４（ｃ）に示すように、絶縁層１１ｂ上に金属層１２ｂが設けられている。金属層１２ｂはインダクタＬ５の少なくとも一部を形成する線路１６ａ、およびインダクタＬ６の少なくとも一部を形成する線路１６ｂを含む。図４（ｄ）に示すように、絶縁層１１ｂを貫通するビア配線１３ｂが設けられている。図４（ｅ）に示すように、絶縁層１１ｃを貫通するビア配線１３ｃが設けられている。

図５（ａ）および図５（ｂ）は、それぞれ実施例１および比較例１における多層基板の平面図である。図５（ａ）および図５（ｂ）は、上方から絶縁層１１ｃの下面を透視した平面図である。図５（ａ）および図５（ｂ）に示すように、絶縁層１１ｃの下面に端子１４が設けられている。端子１４として信号端子Ｔ１、Ｔ２およびグランド端子Ｔｇが設けられている。

図４（ａ）から図５（ｂ）のように、線路１６ａおよび１６ｂの一端はビア配線１３ｂおよび１３ｃを介しそれぞれ信号端子Ｔ１およびＴ２に電気的に接続されている。線路１６ａおよび１６ｂの他端はビア配線１３ｂおよび１３ｃを介しグランド端子Ｔｇに電気的に接続されている。線路１６ａおよび１６ｂの一端は、ビア配線１３ａおよび金属層１２ａを介し電子部品２２に電気的に接続されている。

図３（ａ）および図５（ａ）のように、実施例１のフィルタ１００では、グランド端子Ｔｇは信号端子Ｔ１およびＴ２より大きく、平面視において線路１６ａおよび１６ｂの半分程度と重なっている。図３（ｂ）および図５（ｂ）のように、比較例１のフィルタ１１０では、グランド端子Ｔｇは信号端子Ｔ１およびＴ２とほぼ同じ大きさであり、平面視においてグランド端子Ｔｇが線路１６ａおよび１６ｂとほとんど重なっていない。

実施例１および比較例１では整合回路Ｍ１およびＭ２のインダクタＬ５およびＬ６の少なくとも一部を形成する線路１６ａおよび１６ｂを多層基板１０内に設けることで、フィルタ１００および１１０の小型化が可能となる。しかし、比較例１では以下のような課題が存在する。

図６（ａ）および図６（ｂ）は、比較例１に係るフィルタを実装基板に搭載した断面図である。図６（ａ）および図６（ｂ）をそれぞれ測定方法ＡおよびＢとする。図６（ａ）に示すように、測定方法Ａでは、比較例１のフィルタ１１０の検査のため、フィルタ１１０を導電シート３６を介し実装基板３０上にフィルタ１１０を搭載する。フィルタ１１０の端子１４と実装基板３０上の端子３２とは導電シート３６を介し電気的に接続される。

図６（ｂ）に示すように、測定方法Ｂでは、比較例１のフィルタ１１０をはんだ３４を用い実装基板３０上にフィルタ１１０を搭載する。フィルタ１１０の端子１４と実装基板３０上の端子３２とははんだ３４を介し電気的に接続される。

図６（ａ）の測定方法Ａでのフィルタ１１０の下面と実装基板３０の上面との距離Ｄ１は図６（ｂ）の測定方法Ｂでのフィルタ１１０の下面と実装基板３０の上面との距離Ｄ２より長くなる。これにより、図６（ａ）の測定方法Ａの端子１４と端子３２との間のインダクタンスが図６（ｂ）の測定方法Ｂの端子１４と端子３２との間のインダクタンスより大きくなる。よって、インダクタＬ５およびＬ６のインダクタンスが異なることとなり、フィルタ特性が異なってしまう。

図７（ａ）から図７（ｃ）は、比較例１における測定方法ＡおよびＢのフィルタ特性を示す図である。図７（ａ）は、測定方法ＡおよびＢにおける信号端子Ｔ１における反射特性Ｓ１１を示すスミスチャートである。図７（ｂ）および図７（ｃ）は、それぞれ測定方法ＡおよびＢにおける信号端子Ｔ１からＴ２の通過特性Ｓ２１（減衰量）を示す図である。図７（ｂ）および図７（ｃ）において、破線はグラフの右側の縦軸の目盛に対応し、実線はグラフの左側の縦の目盛に対応する。破線は実線の減衰量を拡大した減衰量を示している。マーカーｍ１およびｍ２は通過帯域を示し、それぞれ５１５０ＭＨｚおよび７１２５ＭＨｚである。１０００ＭＨｚから１００００ＭＨｚまでの特性を測定した。各素子のインダクタンスおよびキャパシタンスは後述するシミュレーション２のフィルタＦとほぼ同じである。

図７（ａ）に示すように、測定方法ＡとＢでは、マーカーｍ１より低い（すなわち通過帯域より低い）周波数において反射特性が異なる。マーカーｍ１とｍ２の間（すなわち通過帯域内）の反射特性はほぼ基準インピーダンスである。

図７（ｂ）および図７（ｃ）に示すように、通過帯域より低い周波数では３つの極小を有する減衰極５０から５２が形成されている。減衰極５０は主に弾性波共振器Ｒ２により形成される減衰極である。減衰極５１は主にフィルタ回路Ｆ１により形成される減衰極である。減衰極５２はフィルタ回路Ｆ１および整合回路Ｍ１およびＭ２の全体で形成される減衰極である。

図７（ｂ）および図７（ｃ）のように、減衰極５０は測定方法ＡとＢとでほとんど変わらない。減衰極５１は、測定方法ＡではＢより周波数がやや低くなっている。減衰極５２は、測定方法ＡではＢより周波数が高くなっている。このように、測定方法ＡではＢに比べ、主に減衰極５２が低周波数に移動するため、４０００ＭＨｚあたりの減衰量が大きくなっている。

このように、比較例１では、多層基板１０の下面と実装基板３０の上面との距離が変化すると、フィルタ特性が大きく変化しまう。これにより、例えば図６（ａ）と図６（ｂ）のように、フィルタ１１０を検査するときと、実装基板３０に実装したときとでフィルタ特性が変化してしまう。また、実装基板３０にフィルタ１１０を実装したときのはんだ３４の厚さによりフィルタ特性が変化してしまう。

［シミュレーション１］
グランド端子Ｔｇの大きさを変えたインダクタＬ５の実装基板３０の端子３２間のインダクタンスを３次元有限要素法を用いシミュレーションした。絶縁層１１ｂおよび１１ｃの厚さの合計を８５μｍ、絶縁層１１ｂおよび１１ｃの比誘電率を４．４とした。測定方法Ａにおける距離Ｄ１を１５０μｍ、測定方法Ｂにおける距離Ｄ２を１０μｍとした。

図８（ａ）から図８（ｃ）は、シミュレーション１におけるそれぞれサンプルＣからＥの平面図である。図８（ａ）から図８（ｃ）では、絶縁層１１ｃ、金属層１２ｂ、ビア配線１３ｂ、１３ｃ、端子１４、線路１６ａおよび端子３２を図示している。線路１６ａのうち信号端子Ｔ１に重なる領域５６およびグランド端子Ｔｇに重なる領域５４のクロスハッチングを密にしている。サンプルＣは比較例１に相当し、サンプルＤおよびＥは実施例１に相当する。

図８（ａ）に示すように、サンプルＣでは、グランド端子Ｔｇは信号端子Ｔ１とほぼ同じ平面面積である。領域５４は、線路１６ａのうち、線路１６ａがビア配線１３ｂおよび１３ｃを介し接続されたグランド端子Ｔｇに平面視において重なる領域である。領域５６は、線路１６ａのうち、線路１６ａがビア配線１３ｂおよび１３ｃを介し接続された信号端子Ｔ１に平面視において重なる領域である。領域５８は金属層１２ｂのうち領域５４および５６以外の領域である。領域５４は領域５６と同程度の面積である。線路１６ａの中央部で端子１４ｃと重なるが端子１４ｃと金属層１２ｂとはフィルタ内では電気的に接続されていない。

図８（ｂ）に示すように、サンプルＤでは、グランド端子Ｔｇは信号端子Ｔ１より平面面積が大きい。領域５４の平面面積は金属層１２ｂの平面面積の半分以上である。

図８（ｃ）に示すように、サンプルＥでは、グランド端子Ｔｇは信号端子Ｔ１より平面面積がサンプルＤより大きい。グランド端子Ｔｇは絶縁層１１ｃの下面のうち信号端子Ｔ１およびＴ２以外の領域に広がっている。領域５４の平面面積は金属層１２ｂの平面面積の８０％以上である。

図９（ａ）から図９（ｃ）は、シミュレーション１におけるそれぞれサンプルＣからＥの周波数に対するインダクタンスを示す図である。図９（ａ）に示すように、サンプルＣでは、測定方法Ａでは測定方法Ｂよりインダクタンスが大きい。６ＧＨｚにおける測定方法ＡおよびＢのインダクタンスはそれぞれ１．２５ｎＨおよび０．９７ｎＨであり、測定方法ＢからＡへの増加率は１２９％である。

図９（ｂ）に示すように、サンプルＤでは、測定方法Ａと測定方法Ｂとのインダクタンスの差はサンプルＣより小さい。６ＧＨｚにおける測定方法ＡおよびＢのインダクタンスはそれぞれ１．０７ｎＨおよび０．９３ｎＨであり、測定方法ＢからＡへの増加率は１１６％である。図９（ｃ）に示すように、サンプルＥでは、測定方法Ａと測定方法Ｂとのインダクタンスの差はサンプルＤより小さい。６ＧＨｚにおける測定方法ＡおよびＢのインダクタンスはそれぞれ１．０１ｎＨおよび０．９１ｎＨであり、測定方法ＢからＡへの増加率は１１１％である。

このように、領域５４の面積を大きくすると測定方法ＡとＢとのインダクタンスの差が小さくなる。

図１０（ａ）および図１０（ｂ）は、実施例１に係るフィルタを実装基板に搭載した断面図である。図１０（ａ）および図１０（ｂ）では、比較例１の図６（ａ）および図６（ｂ）に比べグランド端子Ｔｇが金属層１２ｂと重なる領域５４が大きい。領域５４が大きくなると、端子１４と３２との距離Ｄ１とＤ２が異なってもインダクタＬ５への影響が小さくなるものと考えられる。

図１１（ａ）から図１１（ｃ）は、それぞれ実施例１の変形例１から３に係るフィルタの平面図である。図１１（ａ）から図１１（ｃ）は、主に絶縁層１１ｃ、金属層１２ｂ、端子１４、ソルダーレジスト１５の開口１５ａ、線路１６ａ、１６ｂおよび端子３２を図示している。

［実施例１の変形例１］
図１１（ａ）に示すように、実施例１の変形例１では、インダクタＬ５およびＬ６の少なくとも一部をそれぞれ形成する線路１６ａおよび１６ｂが設けられている。線路１６ａおよび１６ｂともに、領域５４の平面面積は金属層１２ｂの平面面積の５０％以上である。線路１６ａおよび１６ｂがそれぞれ接続される２つのグランド端子Ｔｇは分離して設けられている。その他の構成は実施例１と同じであり説明を省略する。

［実施例１の変形例２］
図１１（ｂ）に示すように、実施例１の変形例２では、線路１６ａおよび１６ｂがそれぞれ接続されるグランド端子Ｔｇは共通に設けられている。その他の構成は実施例１の変形例１と同じであり説明を省略する。

［実施例１の変形例３］
図１１（ｃ）に示すように、実施例１の変形例３では、グランド端子Ｔｇが信号端子Ｔ１とＴ２との間に設けられている。その他の構成は実施例１の変形例２と同じであり説明を省略する。

実施例１およびその変形例によれば、フィルタ回路Ｆ１は信号端子Ｔ１（第１信号端子）と信号端子Ｔ２（第２信号端子）との間に接続されている。多層基板１０（基板）の下面（第１面）に信号端子Ｔ１およびＴ２並びにグランド端子Ｔｇが設けられ、上面（第１面と反対の第２面）側（すなわち多層基板１０の上面またはその上方）にフィルタ回路Ｆ１を形成する電子部品２０および２２が設けられている。線路１６ａ（第１線路）は多層基板１０内に設けられ、線路１６ａの一端は信号端子Ｔ１に接続され、他端はグランド端子Ｔｇ（第１グランド端子）に接続されている。グランド端子Ｔｇは、多層基板１０を平面視したとき、線路１６ａと信号端子Ｔ１とが重なる面積よりも大きい面積で線路１６ａと重なる。これにより、実装基板３０と多層基板１０との距離の変化に起因するフィルタ特性の変化を抑制できる。

多層基板１０の上面側にフィルタ回路Ｆ１を設ける例を説明したが、フィルタ回路Ｆ１の一部（例えばキャパシタおよびインダクタの少なくとも一部）は多層基板１０内に設けられていてもよい。すなわち、多層基板１０の上面側にフィルタ回路Ｆ１の少なくとも一部が設けられていればよい。この場合、線路１６ａおよび１６ｂはフィルタ回路Ｆ１より多層基板１０の下面側に設けられる。線路１６ａおよび線路１６ｂと多層基板１０の下面との間には他のキャパシタ、インダクタおよび線路は設けられていないことが好ましい。線路１６ａおよび１６ｂが設けられる例を説明したが、線路１６ａおよび１６ｂのいずれか一方が設けられていればよい。

実施例１の変形例１のように、線路１６ａおよび１６ｂが複数設けられ、線路１６ａおよび１６ｂの各々と個別に対応して接続される複数のグランド端子Ｔｇが設けられている。このとき、一部の線路１６ａは信号端子Ｔ１に接続され、多層基板１０を平面視したとき線路１６ａと対応するグランド端子とが重なる面積は、線路１６ａと信号端子Ｔ１が重なる面積より大きい。また、他の線路１６ｂは信号端子Ｔ２に接続され、多層基板１０を平面視したとき線路１６ｂと対応するグランド端子Ｔｇとが重なる面積は、線路１６ｂと信号端子Ｔ２とが重なる面積より大きい。これにより、実装基板３０と多層基板１０との距離の変化に起因するフィルタ特性の変化を抑制できる。

シミュレーション１の結果のように、領域５４の面積が大きくなると、実装基板３０と多層基板１０との距離の変化に起因するフィルタ特性の変化を抑制できる。よって、線路１６ａおよび１６ｂの少なくとも一方において、領域５４の面積は領域５６の面積の２倍以上が好ましく、５倍以上がより好ましく、１０倍以上がさらに好ましい。また、領域５４の面積は線路１６ａの平面視における面積の５０％以上が好ましく、８０％以上がより好ましい。

なお、信号端子Ｔ１およびＴ２がそれぞれ入力端子および出力端子の例を説明したが、信号端子Ｔ１およびＴ２はそれぞれ出力端子および入力端子でもよい。

実施例１の変形例２および３のように、一部の線路１６ａは、信号端子Ｔ１とグランド端子Ｔｇとの間を接続し、多層基板１０を平面視したとき線路１６ａとグランド端子Ｔｇが重なる面積は、線路１６ａと信号端子Ｔ１とが重なる面積より大きい。線路１６ｂは、信号端子Ｔ２とグランド端子Ｔｇとの間を接続し、多層基板１０を平面視したとき線路１６ｂとグランド端子Ｔｇが重なる面積は、線路１６ｂと信号端子Ｔ２とが重なる面積より大きい。これにより、グランド端子Ｔｇと実装基板３０の端子３２との間に、後述する実施例２のフィルタＧにおけるインダクタＬ７が形成できる。よって、後述するように減衰域の減衰特性を向上できる。

フィルタ回路Ｆ１の回路構成は実施例１には限られないが、フィルタ回路Ｆ１は、信号端子Ｔ１とＴ２との間に接続された弾性波共振器Ｒ２、インダクタおよびキャパシタを備えることが好ましい。

［他の回路構成］
図１２（ａ）から図１２（ｄ）は、実施例１の他の回路構成を示す回路図である。図１２（ａ）に示すように、インダクタＬ８、Ｌ９、キャパシタＣ５、Ｃ６およびＣ９は設けられていなくてもよい。一端が接地され他端がノードＮ１に接続された素子を第１素子とし、信号端子Ｔ１とＴ２との間に接続された素子を第２素子とし、信号端子Ｔ１とＴ２との間に第２素子と並列接続された素子を第３素子、信号端子Ｔ１とＴ２との間に第３素子と直列接続され、第２素子と並列接続された素子を第４素子とすると、第１素子はインダクタＬ１、第２素子は弾性波共振器Ｒ２、第３素子はキャパシタＣ３、第４素子はキャパシタＣ４である。その他の回路構成は図１と同じであり説明を省略する。

図１２（ｂ）に示すように、第１素子はキャパシタＣ１、第２素子は弾性波共振器Ｒ２、第３素子はインダクタＬ３、第４素子はインダクタＬ４でもよい。図１２（ｃ）に示すように、第１素子は弾性波共振器Ｒ１、第２素子はキャパシタＣ２、第３素子はインダクタＬ３、第４素子はインダクタＬ４でもよい。図１２（ｄ）に示すように、第１素子は弾性波共振器Ｒ１、第２素子はインダクタＬ２、第３素子はキャパシタＣ３、第４素子はキャパシタＣ４でもよい。

このように、第１素子は、弾性波共振器Ｒ１、インダクタＬ１またはキャパシタＣ１から選択される。第２素子は第１素子が弾性波共振器Ｒ１のときインダクタＬ２およびキャパシタＣ２から選択される素子であり、第１素子がインダクタＬ１またはキャパシタＣ１のとき弾性波共振器Ｒ２である。第３素子は、インダクタＬ３およびキャパシタＣ３のうち第１素子または第２素子において選択されたインダクタおよびキャパシタとは異なる素子である。第４素子は、インダクタＬ４およびキャパシタＣ４のうち第３素子と同じ素子である。

図７（ｂ）および図７（ｃ）のように、フィルタの通過特性は、１または複数の弾性波共振器Ｒ１またはＲ２により形成される減衰極５０（第１減衰極）と、フィルタ回路Ｆ１により形成される減衰極５１（第２減衰極）と、フィルタ回路Ｆ１、線路１６ａおよび１６ｂにより形成される減衰極５２（第３減衰極）と、を有する。減衰極５０から５２は通過帯域より周波数が低く、減衰極５１は減衰極５２と通過帯域との間に形成され、減衰極５０は減衰極５１と通過帯域との間に形成される。このように、弾性波共振器Ｒ１またはＲ２により通過帯域と減衰域との減衰量の急峻性を高めることができる。このようなフィルタでは、減衰極５２の周波数が変化すると、フィルタの減衰特性が変化しやすい。そこで、領域５４を領域５６より大きくすることが好ましい。

実施例１およびその変形例では、フィルタ１００がハイパスフィルタを例に説明したが、ローパスフィルタでまたはバンドパスフィルタもよい。ローパスフィルタでは、減衰極５０から５２は通過帯域より高い周波数となる。整合回路Ｍ１およびＭ２として用いるインダクタＬ５およびＬ６では減衰極５２は低い周波数に形成しやすい。この観点から、フィルタ１００はハイパスフィルタであることが好ましい。

弾性波共振器Ｒ２は１つの弾性波共振器もよいが、図１のように複数の弾性波共振器でもよい。

［シミュレーション２］
実施例２に係るフィルタのシミュレーションを行った。図１３（ａ）から図１３（ｃ）は、シミュレーション２におけるそれぞれフィルタＦ、ＧおよびＨの回路図である。フィルタＦは比較例２に相当し、フィルタＧおよびＨは実施例２に相当する。

図１３（ａ）に示すように、フィルタＦでは、図１の弾性波共振器Ｒ２が１つの弾性波共振器Ｒ２である以外は図１と同じであり説明を省略する。図１３（ｂ）に示すように、フィルタＧではノードＮ４とグランド端子Ｔｇとの間にインダクタＬ７が接続されている。その他の回路はフィルタＦと同じであり説明を省略する。図１３（ｃ）に示すように、フィルタＨでは、信号端子Ｔ１とＴ２との間にフィルタ回路Ｆ１と並列にキャパシタＣ７が接続されている。

フィルタＦにおけるキャパシタＣ５およびＣ６のキャパシタンスを１．８ｐＦとした。フィルタＧでは、インダクタＬ７のインダクタンスが０．０５ｎＨのときのキャパシタＣ５およびＣ６を２．１ｐＦ、インダクタＬ７のインダクタンスが０．０７ｎＨおよび０．１２ｎＨのときのキャパシタＣ５およびＣ６を２．２ｐＦとした。フィルタＨにおけるキャパシタＣ５およびＣ６のキャパシタンスを２．５ｐＦとし、インダクタＬ７のインダクタンスを０．１２ｎＨ、キャパシタＣ７のキャパシタンスを０．０４ｐＦとした。フィルタＦ、ＧおよびＨにおけるインダクタＬ５およびＬ６のインダクタンスを１．３ｎＨとした。その他のキャパシタのキャパシタンスおよびインダクタのインダクタンスは所望の減衰特性が得られるように設定し、フィルタＦ、ＧおよびＨでほぼ同じ値とした。

図１３（ｄ）は、シミュレーション２における弾性波共振器の等価回路である。図１３（ｄ）に示すように、弾性波共振器Ｒ２の端Ｔ０１とＴ０２との間に抵抗Ｒ０１とキャパシタＣ０２が直列に接続され、キャパシタＣ０２にキャパシタＣ０１およびインダクタＬ０１が並列接続されている。シミュレーション２では、抵抗Ｒ０１の抵抗値、キャパシタＣ０１およびＣ０２のキャパシタンスおよびインダクタＬ０１のインダクタンスをそれぞれ５Ω、９．８ｆＦ、０．１９ｐＦおよび９７．９ｎＨとした。

図１４（ａ）および図１４（ｂ）は、シミュレーション２におけるフィルタＦ、ＧおよびＨの通過特性Ｓ２１を示す図である。図１４（ａ）はフィルタＦとフィルタＧのＬ７が０．０５ｎＨおよび０．０７ｎＨの通過特性を示し、図１４（ｂ）はフィルタＧのＬ７が０．０７ｎＨおよび０．１２ｎＨおよびフィルタＨの通過特性を示す。

図１４（ａ）に示すように、フィルタＦでは減衰極５２が１０００ＭＨｚ以下となり、４０００ＭＨｚあたりの減衰量が小さくなる。フィルタＧでは、インダクタＬ７のインダクタンスを大きくすると減衰極５２の極小の周波数は高くなる。これにより、４０００ＭＨｚあたりの減衰極が大きくなる。このように、インダクタＬ７を設けることで、減衰域の減衰量を大きくできる。

図１４（ｂ）に示すように、フィルタＧにおいて、インダクタＬ７のインダクタンスが０．１２ｎＨとなると減衰極５１と５２とが一体となり減衰量が小さくなる。フィルタＨのように、キャパシタＣ７を設けることで、減衰極５１と５２が分離し、４０００ＭＨｚあたりの減衰量が大きくなる。このように、インダクタＬ７のインダクタンスを小さくできない場合でもキャパシタＣ７を設けることで、減衰域の減衰量を大きくできる。

［他の回路構成］
図１５（ａ）から図１５（ｄ）は、実施例２の他の回路構成を示す回路図である。図１５（ａ）に示すように、インダクタＬ８、Ｌ９、キャパシタＣ５、Ｃ６およびＣ９は設けられていなくてもよい。一端が接地され他端がノードＮ１に接続された素子を第１素子とし、信号端子Ｔ１とＴ２との間に接続された素子を第２素子とし、信号端子Ｔ１とＴ２との間に第２素子と並列接続された素子を第３素子、信号端子Ｔ１とＴ２との間に第３素子と直列接続され、第２素子と並列接続された素子を第４素子とすると、第１素子はインダクタＬ１、第２素子は弾性波共振器Ｒ２、第３素子はキャパシタＣ３、第４素子はキャパシタＣ４である。その他の回路構成は図１３（ｂ）と同じであり説明を省略する。

図１５（ｂ）に示すように、第１素子はキャパシタＣ１、第２素子は弾性波共振器Ｒ２、第３素子はインダクタＬ３、第４素子はインダクタＬ４でもよい。図１５（ｃ）に示すように、第１素子は弾性波共振器Ｒ１、第２素子はキャパシタＣ２、第３素子はインダクタＬ３、第４素子はインダクタＬ４でもよい。図１５（ｄ）に示すように、第１素子は弾性波共振器Ｒ１、第２素子はインダクタＬ２、第３素子はキャパシタＣ３、第４素子はキャパシタＣ４でもよい。

このように、第１素子は、弾性波共振器Ｒ１、インダクタＬ１またはキャパシタＣ１から選択される。第２素子は第１素子が弾性波共振器Ｒ１のときインダクタＬ２およびキャパシタＣ２から選択される素子であり、第１素子がインダクタＬ１またはキャパシタＣ１のとき弾性波共振器Ｒ２である。第３素子は、インダクタＬ３およびキャパシタＣ３のうち第１素子または第２素子において選択されたインダクタおよびキャパシタとは異なる素子である。第４素子は、インダクタＬ４およびキャパシタＣ４のうち第３素子と同じ素子である。

インダクタＬ５（第１インダクタ）は、一端が信号端子Ｔ１と第２素子および第３素子との間のノードＮ２に接続されている。インダクタＬ６（第２インダクタ）は、一端が信号端子Ｔ２と第２素子および第４素子との間のノードＮ３に接続されている。インダクタＬ７（第３インダクタ）は、一端がインダクタＬ５の他端およびインダクタＬ６の他端に接続され、他端が接地されている。これにより、フィルタＧのように、フィルタの段数を増加させずに減衰域における減衰特性を向上できる。インダクタＬ７は、実施例１の多層基板１０内に形成してもよいが、多層基板１０のグランド端子Ｔｇと実装基板３０の端子３２との間のはんだ３４により形成されるインダクタでもよい。

図７（ｂ）および図７（ｃ）のように、フィルタの通過特性は、１または複数の弾性波共振器Ｒ１またはＲ２により形成される減衰極５０（第１減衰極）と、フィルタ回路Ｆ１により形成される減衰極５１（第２減衰極）と、フィルタ回路Ｆ１およびインダクタＬ５からＬ７により形成される減衰極５２（第３減衰極）と、を有する。減衰極５０から５２は通過帯域より周波数が低く、減衰極５１は減衰極５２と通過帯域との間に形成され、減衰極５０は減衰極５１と通過帯域との間に形成される。このように、弾性波共振器Ｒ１またはＲ２により通過帯域と減衰域との減衰量の急峻性を高めることができる。また、インダクタＬ７を設けることで、減衰極５２を高い周波数に移動することができる。これにより、減衰域の減衰特性を向上できる。

図１４（ｂ）のように、インダクタＬ７のインダクタンスが大きすぎると減衰域の減衰量が低下する。よって、インダクタＬ７のインダクタンスはインダクタＬ５のインダクタンスおよびインダクタＬ６のインダクタンスより小さいことが好ましい。インダクタＬ７のインダクタンスは、インダクタＬ３のインダクタンスおよびインダクタＬ６のインダクタンスの１／５倍以下がより好ましく、１／１５倍以下がさらに好ましい。インダクタＬ７のインダクタンスが小さすぎると、減衰特性向上の効果が小さくなる。この観点からインダクタＬ７のインダクタンスは、インダクタＬ３のインダクタンスおよびインダクタＬ６のインダクタンスの１／１００倍以上がより好ましく、１／５０倍以上がより好ましい。

フィルタＧのように、インダクタＬ５の一端と第２素子および第３素子とを接続するキャパシタＣ５（第１キャパシタ）と、インダクタＬ６の一端と第３素子および第４素子とを接続するキャパシタ（第２キャパシタ）と、が設けられていてもよい。これにより、インダクタＬ５とキャパシタＣ５とで整合回路Ｍ１を形成でき、インダクタＬ６とキャパシタＣ６とで整合回路Ｍ２を形成できる。

インダクタＬ７のインダクタンスを小さくできない場合がある。例えば、インダクタＬ７が多層基板１０のグランド端子Ｔｇと実装基板３０の端子３２との間のはんだ３４により形成されるインダクタの場合、インダクタＬ７のインダクタンスを小さくできないことがある。そこで、図１３（ｃ）のフィルタＨのように、インダクタＬ５の一端とインダクタＬ６の一端とを接続するキャパシタＣ７（第３キャパシタ）を設ける。これにより、図１４（ｂ）のフィルタＨのように、減衰域の減衰特性を向上できる。

キャパシタＣ７のキャパシタンスは、キャパシタＣ５のキャパシタンスおよびキャパシタＣ６のキャパシタンスより小さいことが好ましく、キャパシタＣ５のキャパシタンスおよびキャパシタＣ６のキャパシタンスの１／１０倍以下がより好ましい。

弾性波共振器Ｒ１またはＲ２は１つの弾性波共振器もよいが、複数の弾性波共振器でもよい。

実施例３は、実施例１、２およびその変形例が用いられるマルチプレクサの例である。図１６は、実施例３に係るトリプレクサの回路図である。図１６に示すように、トリプレクサ６０はフィルタ６２、６４および６６を備えている。共通端子Ａｎｔと端子ＬＢ、ＭＢおよびＨＢとの間にそれぞれフィルタ６２、６４および６６が接続されている。共通端子Ａｎｔにはアンテナ６８が接続されている。フィルタ６２は例えばローパスフィルタであり、ローバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。フィルタ６４は例えばバンドパスフィルタであり、ローバンドより高い周波数のミドルバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。フィルタ６６は例えばハイパスフィルタであり、ミドルバンドより高い周波数のハイバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。

フィルタ６２、６４および６６の少なくとも１つのフィルタを実施例１または２のフィルタとすることができる。マルチプレクサの例としてトリプレクサの例を説明したが、マルチプレクサはダイプレクサ、デュプレクサまたはクワッドプレクサでもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 多層基板
１１ａ～１１ｃ 絶縁層
１２ａ、１２ｂ 金属層
１３ａ～１３ｃ ビア配線
１４、２１、２３、３２ 端子
１５ ソルダーレジスト
１５ａ 開口
１６ａ、１６ｂ 線路
２０、２２ 電子部品
２４、３４ はんだ

Claims (14)

1. 第１信号端子と、
   第２信号端子と、
   前記第１信号端子と前記第２信号端子との間に接続されたフィルタ回路と、
   第１面に前記第１信号端子および前記第２信号端子が設けられ、前記第１面と反対の第２面側に前記フィルタ回路の少なくとも一部が設けられた基板と、
   前記基板内における前記フィルタ回路より前記第１面側に設けられ、一端が前記第１信号端子および前記第２信号端子のいずれか一方に接続された線路と、
   前記第１面に設けられ、前記線路の他端が接続され、前記基板を平面視したとき、前記線路と前記いずれか一方の信号端子とが重なる面積よりも大きい面積で前記線路と重なるグランド端子と、
   を備えるフィルタ。
2. 前記線路と前記グランド端子とが重なる面積は前記線路の平面視における面積の１／２以上である請求項１に記載のフィルタ。
3. 複数の前記線路と、
   前記複数の線路の各々と個別に対応して接続される複数の前記グランド端子と、をさらに備え、
   前記複数の線路のうち一部の線路は前記第１信号端子に接続され、前記基板を平面視したとき前記一部の線路と対応する前記グランド端子とが重なる面積は、前記一部の線路と前記第１信号端子とが重なる面積より大きく、
   前記複数の線路のうち他の線路は前記第２信号端子に接続され、前記基板を平面視したとき前記他の線路と対応する前記グランド端子とが重なる面積は、前記他の線路と前記第２信号端子とが重なる面積より大きい請求項１または２に記載のフィルタ。
4. 複数の前記線路をさらに備え、
   前記複数の線路のうち一部の線路は、前記第１信号端子と前記グランド端子との間を接続し、前記基板を平面視したとき前記一部の線路と前記グランド端子とが重なる面積は、前記一部の線路と前記第１信号端子とが重なる面積より大きく、
   前記複数の線路のうち他の線路は、前記第２信号端子と前記グランド端子との間を接続し、前記基板を平面視したとき前記他の線路と前記グランド端子とが重なる面積は、前記他の線路と前記第２信号端子とが重なる面積より大きい請求項１または２に記載のフィルタ。
5. 前記フィルタ回路は、弾性波共振器、インダクタおよびキャパシタを備える請求項１から４のいずれか一項に記載のフィルタ。
6. 前記フィルタ回路は、
   一端が接地され、弾性波共振器、インダクタまたはキャパシタから選択される第１素子と、
   前記第１信号端子と前記第２信号端子との間に接続され、前記第１素子が弾性波共振器のときインダクタおよびキャパシタから選択される素子であり、前記第１素子がインダクタまたはキャパシタのとき弾性波共振器である第２素子と、
   前記第１信号端子と前記第２信号端子との間に前記第２素子と並列接続され、インダクタおよびキャパシタのうち前記第１素子または前記第２素子において選択されたインダクタおよびキャパシタとは異なる素子である第３素子と、
   前記第１信号端子と前記第２信号端子との間に前記第３素子と直列接続されかつ前記第２素子と並列接続され、前記第３素子との間に前記第１素子の他端が接続され、インダクタおよびキャパシタのうち前記第３素子と同じ素子である第４素子と、
   を備える請求項１から４のいずれか一項に記載のフィルタ。
7. 前記フィルタの通過特性は、前記弾性波共振器により形成される第１減衰極と、前記フィルタ回路により形成される第２減衰極と、前記フィルタ回路および前記線路により形成される第３減衰極と、を有し、
   前記第１減衰極、前記第２減衰極および前記第３減衰極は前記フィルタの通過帯域より周波数が低く、
   前記第２減衰極は前記第３減衰極と前記通過帯域との間に形成され、前記第１減衰極は前記第２減衰極と前記通過帯域との間に形成される請求項５または６に記載のフィルタ。
8. 一端が前記第１信号端子と前記第２素子との間、および前記第１信号端子と前記第３素子との間に接続された第１インダクタと、
   一端が前記第２信号端子と前記第２素子との間、および前記第１信号端子と前記第４素子との間に接続された第２インダクタと、
   一端が前記第１インダクタの他端および前記第２インダクタの他端に接続され、他端が接地された第３インダクタと、
   を備える請求項６に記載のフィルタ。
9. 前記フィルタの通過特性は、前記弾性波共振器により形成される第１減衰極と、前記第１素子、前記第２素子、前記第３素子および前記第４素子により形成される第２減衰極と、前記第１素子、前記第２素子、前記第３素子、前記第４素子、前記第１インダクタ、前記第２インダクタおよび前記第３インダクタにより形成される第３減衰極と、を有し、
   前記第１減衰極、前記第２減衰極および前記第３減衰極は前記フィルタの通過帯域より周波数が低く、
   前記第２減衰極は前記第３減衰極と前記通過帯域との間に形成され、前記第１減衰極は前記第２減衰極と前記通過帯域との間に形成される請求項８に記載のフィルタ。
10. 前記第１インダクタの一端と前記第２素子とを接続し、かつ前記第１インダクタの一端と前記第３素子とを接続する第１キャパシタと、
    前記第２インダクタの一端と前記第３素子とを接続し、かつ前記第２インダクタの一端と前記第４素子とを接続する第２キャパシタと、
    を備える請求項８または９に記載のフィルタ。
11. 前記第１インダクタの一端と前記第２インダクタの一端とを接続する第３キャパシタを備える請求項８から１０のいずれか一項に記載のフィルタ。
12. 前記第３インダクタのインダクタンスは前記第１インダクタのインダクタンスおよび前記第２インダクタのインダクタンスより小さい請求項８から１１のいずれか一項に記載のフィルタ。
13. 前記第1素子はインダクタである請求項８から１２のいずれか一項に記載のフィルタ。
14. 請求項１から請求項１３のいずれか一項に記載のフィルタを含むマルチプレクサ。

Images