JP2021114531A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021114531A
JP2021114531A JP2020006116A JP2020006116A JP2021114531A JP 2021114531 A JP2021114531 A JP 2021114531A JP 2020006116 A JP2020006116 A JP 2020006116A JP 2020006116 A JP2020006116 A JP 2020006116A JP 2021114531 A JP2021114531 A JP 2021114531A
Authority
JP
Japan
Prior art keywords
capacitance
wiring
inductance
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020006116A
Other languages
English (en)
Inventor
晃一 西田
Koichi Nishida
晃一 西田
雅樹 竹内
Masaki Takeuchi
雅樹 竹内
裕 竹島
Yutaka Takeshima
裕 竹島
和裕 井上
Kazuhiro Inoue
和裕 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020006116A priority Critical patent/JP2021114531A/ja
Priority to US17/065,931 priority patent/US11901401B2/en
Publication of JP2021114531A publication Critical patent/JP2021114531A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas

Abstract

【課題】１チップ内に静電容量の異なる容量部を複数有していて様々な用途に対応することが可能なキャパシタを有する半導体装置であって、キャパシタの容量を変化させた場合において高周波領域でのインピーダンスの変化が少ない半導体装置を提供すること。【解決手段】本発明の半導体装置は、半導体基板上に形成された第１電極層、誘電体層及び第２電極層からなる容量部を少なくとも２つ備える半導体装置であって、上記２つの容量部を第１容量部、第２容量部としたとき、上記第１容量部の静電容量Ｃ１と上記第２容量部の静電容量Ｃ２は異なり、上記第１容量部から第１外部電極まで引き出される第１引き出し配線のインダクタンスＬ１と上記第２容量部から第２外部電極まで引き出される第２引き出し配線のインダクタンスＬ２の間に、Ｌ１／Ｌ２＝０．８以上、１．２以下の関係が成り立つことを特徴とする。【選択図】図１

Description

本発明は、半導体装置に関する。
半導体基板の表面に微細な溝（トレンチともいう）を形成して表面積を向上させて、その表面にキャパシタとなるＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）を形成することによって、静電容量を増加させたキャパシタが知られている。
特許文献１には、１チップ内に静電容量の異なる容量部を設けたキャパシタを有する半導体装置が開示されている。
異なる容量部のうち静電容量の小さい容量部を第１容量部、静電容量の大きい容量部を第２容量部とした場合に、例えば第１容量部のみ使用、第２容量部のみ使用、第１容量部と第２容量部を直列で使用、第１容量部と第２容量部を並列で使用、といった具合で容量部を使用する態様を変化させることができる。そして、容量値が異なるキャパシタとして使用することができる。
このように、１チップ内に静電容量の異なる容量部を複数設けることによって、様々な用途に対応することが可能となる。
特開２０１９−２１８９８号公報
１つのキャパシタを異なる容量値で使用したい場合に、容量値だけを変化させて他の特性は変えたくないという要望があるが、容量部を使用する態様を変化させると容量値以外の他の特性が変わってしまうことがある。
このような特性の例としてインピーダンスの周波数特性が挙げられる。
キャパシタを使用する周波数とインピーダンスの関係について、共振周波数よりも低周波数側の領域ではキャパシタンスが支配的となり、共振周波数よりも高周波数側の領域ではインダクタンスが支配的となる。
キャパシタの容量を変化させるとキャパシタンスと共にインダクタンスも変化するため、高周波領域におけるインピーダンスが変化してしまうが、キャパシタの容量の変化に伴う高周波領域でのインピーダンスの変化が少ないことが要望されていた。
本発明は、このような要望に対応するためになされたものであり、１チップ内に静電容量の異なる容量部を複数有していて様々な用途に対応することが可能なキャパシタを有する半導体装置であって、キャパシタの容量を変化させた場合において高周波領域でのインピーダンスの変化が少ない半導体装置を提供することを目的とする。
本発明の半導体装置は、半導体基板上に形成された第１電極層、誘電体層及び第２電極層からなる容量部を少なくとも２つ備える半導体装置であって、上記２つの容量部を第１容量部、第２容量部としたとき、上記第１容量部の静電容量Ｃ１と上記第２容量部の静電容量Ｃ２は異なり、上記第１容量部から第１外部電極まで引き出される第１引き出し配線のインダクタンスＬ１と上記第２容量部から第２外部電極まで引き出される第２引き出し配線のインダクタンスＬ２の間に、Ｌ１／Ｌ２＝０．８以上、１．２以下の関係が成り立つことを特徴とする。
本発明によれば、１チップ内に静電容量の異なる容量部を複数有していて様々な用途に対応することが可能なキャパシタを有する半導体装置であって、キャパシタの容量を変化させた場合において高周波領域でのインピーダンスの変化が少ない半導体装置を提供することができる。
図１は、本発明の半導体装置の一例を模式的に示す断面図である。 図２は、静電容量の異なるキャパシタの周波数特性を模式的に示すグラフである。 図３は、第１容量部のインダクタンスＬ１と第２容量部のインダクタンスＬ２を近づけた場合の、静電容量の異なるキャパシタの周波数特性を模式的に示すグラフである。 図４は、第１引き出し配線及び第２引き出し配線の形状の例を模式的に示す、半導体装置の上面図である。 図５は、第１引き出し配線及び第２引き出し配線の形状の別の例を模式的に示す、半導体装置の上面図である。 図６は、第１引き出し配線及び第２引き出し配線の形状の別の例を模式的に示す、半導体装置の上面図である。 図７は、第１容量部の面積と第２容量部の面積が異なる半導体装置の第１引き出し配線及び第２引き出し配線の形状の例を模式的に示す上面図である。
以下、本発明の半導体装置について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の各実施形態の好ましい構成を２つ以上組み合わせたものもまた本発明である。
本発明の半導体装置は、半導体基板上に形成された第１電極層、誘電体層及び第２電極層からなる容量部を少なくとも２つ備える半導体装置であって、上記２つの容量部を第１容量部、第２容量部としたとき、上記第１容量部の静電容量Ｃ１と上記第２容量部の静電容量Ｃ２は異なり、上記第１容量部から第１外部電極まで引き出される第１引き出し配線のインダクタンスＬ１と上記第２容量部から第２外部電極まで引き出される第２引き出し配線のインダクタンスＬ２の間に、Ｌ１／Ｌ２＝０．８以上、１．２以下の関係が成り立つことを特徴とする。
図１は、本発明の半導体装置の一例を模式的に示す断面図である。
図１に示す半導体装置１は、半導体基板１１上に形成された第１電極層、誘電体層及び第２電極層からなる容量部を少なくとも２つ備える。
容量部としては第１容量部２０と第２容量部３０が設けられている。
半導体基板１１上には保護層８０及び保護層９０が設けられていて、最上層の保護層９０から露出するように第１外部電極４０及び第２外部電極５０が設けられている。
本発明の半導体装置においては第１容量部が半導体基板上に形成された複数の溝に形成された複数のトレンチキャパシタを含むグループであってもよい。
そして、複数のトレンチキャパシタが第１外部電極を共有していてもよい。
同じ第１外部電極を共有している複数のトレンチキャパシタをまとめて第１容量部とする。
なお、本発明の半導体装置における第１容量部は、トレンチキャパシタでなくてもよく、薄膜で得られるキャパシタであれば他の形態であっても構わない。
第１容量部２０は、半導体基板１１上に形成されたトレンチキャパシタ２１を含んでいる。
第１容量部２０におけるトレンチキャパシタ２１の数は２つである。
トレンチキャパシタ２１はそれぞれ第１電極層２２、誘電体層２３及び第２電極層２４を有している。
第１電極層２２と第２電極層２４の間に誘電体層２３が設けられることで、第１容量部２０がコンデンサとして機能する。
第１容量部２０には第１外部電極４０が電気的に接続されている。
第１容量部２０から第１外部電極４０までの間は第１引き出し配線６０によって引き出されている。第１引き出し配線６０は、第１電極層２２を第１外部電極４０まで引き出すための配線であるビア導体６１、ランド６２、再配線６３及びビア導体６４と、第２電極層２４を第１外部電極４０まで引き出すための配線であるビア導体６５、再配線６６及びビア導体６７からなる。
このように接続された場合、第１容量部２０を構成する複数のトレンチキャパシタ２１は同じ電位が印加される第１外部電極４０を共有する。
なお、第１外部電極は、第１容量部の第１電極層と接続される外部電極と第１容量部の第２電極層と接続される外部電極の総称である。
本発明の半導体装置においては第２容量部が半導体基板上に形成された複数の溝に形成された複数のトレンチキャパシタを含むグループであることが好ましい。
そして、複数のトレンチキャパシタが第２外部電極を共有していることが好ましい。
同じ第２外部電極を共有している複数のトレンチキャパシタをまとめて第２容量部とする。
なお、本発明の半導体装置における第２容量部は、トレンチキャパシタでなくてもよく、薄膜で得られるキャパシタであれば他の形態であっても構わない。
第２容量部３０は、半導体基板１１上に形成されたトレンチキャパシタ３１を含んでいる。
第２容量部３０におけるトレンチキャパシタ３１の数は４つである。
トレンチキャパシタ３１はそれぞれ第１電極層３２、誘電体層３３及び第２電極層３４を有している。
第１電極層３２と第２電極層３４の間に誘電体層３３が設けられることで、第２容量部３０がコンデンサとして機能する。
第２容量部３０には第２外部電極５０が電気的に接続されている。
第２容量部３０から第２外部電極５０までの間は第２引き出し配線７０によって引き出されている。第２引き出し配線７０は、第１電極層３２を第２外部電極５０まで引き出すための配線であるビア導体７１、ランド７２、再配線７３及びビア導体７４と、第２電極層３４を第２外部電極５０まで引き出すための配線であるビア導体７５、再配線７６及びビア導体７７からなる。
このように接続された場合、第２容量部３０を構成する複数のトレンチキャパシタ３１は同じ電位が印加される第２外部電極５０を共有する。
なお、第２外部電極は、第２容量部の第１電極層と接続される外部電極と第２容量部の第２電極層と接続される外部電極の総称である。
第１容量部２０にはトレンチキャパシタ２１が２つ設けられており、第２容量部３０にはトレンチキャパシタ３１が４つ設けられている。
第１容量部と第２容量部ではトレンチキャパシタの数が異なるため第１容量部の静電容量Ｃ１と第２容量部の静電容量Ｃ２は異なる。そして、第２容量部のトレンチキャパシタの数が多いことに起因して第２容量部の静電容量Ｃ２が第１容量部の静電容量Ｃ１よりも大きくなる。
本発明の半導体装置では、第１容量部から第１外部電極まで引き出される第１引き出し配線のインダクタンスＬ１と第２容量部から第２外部電極まで引き出される第２引き出し配線のインダクタンスＬ２の間に、Ｌ１／Ｌ２＝０．８以上、１．２以下の関係が成り立つ。
第１引き出し配線としては、第１電極層と第１外部電極の間を接続する配線と、第２電極層と第１外部電極の間を接続する配線がある。第１引き出し配線のインダクタンスは第１電極層と第１外部電極の間を接続する配線に起因するインダクタンスと第２電極層と第１外部電極の間を接続する配線に起因するインダクタンスの合計である。
同様に、第２引き出し配線のインダクタンスについては、第１電極層と第２外部電極の間を接続する配線に起因するインダクタンスと第２電極層と第２外部電極の間を接続する配線に起因するインダクタンスの合計である。
なお、本明細書における第１引き出し配線及び第２引き出し配線には、半導体装置の厚さ方向に伸びる導体（ビア導体）と半導体装置の平面方向に伸びる導体（ランド及び再配線）の両方を含む。ここで、第１引き出し配線が第１容量部と第１外部電極を最短距離で繋ぐ配線であり、かつ、第２引き出し配線が第２容量部と第２外部電極を最短距離で繋ぐ配線である場合に、たとえば第１容量部の静電容量Ｃ１と第２容量部Ｃ２とが３０％以上異なっていたり、あるいは第１容量部と第２容量部それぞれのランドまでの配線の引き出し位置、引き出し配線の距離などが異なっていた場合、Ｌ１／Ｌ２の関係が０．８未満又は１．２を超えることがある。
本発明の半導体装置は、上記のような設定でＬ１／Ｌ２の関係が０．８未満又は１．２を超える半導体装置において、Ｌ１／Ｌ２＝０．８以上、１．２以下とすることを実現させるものである。
Ｌ１／Ｌ２＝０．８以上、１．２以下であるということは、第１引き出し配線のインダクタンスと第２引き出し配線のインダクタンスの差が小さいことを意味している。
Ｌ１／Ｌ２＝１であれば第１引き出し配線のインダクタンスと第２引き出し配線のインダクタンスは同一である。
第１引き出し配線のインダクタンスと第２引き出し配線のインダクタンスの差が小さいと、インピーダンスに対してインダクタンスが支配的になる高周波領域において第１容量部と第２容量部でのインピーダンス特性が同等となる。
また、本発明の半導体装置は、Ｌ１／Ｌ２＝０．９５以上、１．０５以下の関係が成り立つことが好ましく、Ｌ１／Ｌ２＝０．９７以上、１．０３以下の関係が成り立つことがより好ましい。
インピーダンス整合用など、インピーダンスを重視する用途に使用される半導体装置は、上記範囲のようにＬ１／Ｌ２の値が１により近い特性を有していることが好ましい。
第１引き出し配線のインダクタンスと第２引き出し配線のインダクタンスの差を小さくすることにより、キャパシタの容量を変化させた場合において高周波領域でのインピーダンスの変化が少ない半導体装置とすることができる理由についてグラフを参照して説明する。
図２は、静電容量の異なるキャパシタの周波数特性を模式的に示すグラフである。
横軸には周波数、縦軸にはインピーダンスを示している。
図２には、静電容量Ｃ１とインダクタンスＬ１を有する第１容量部のグラフを実線で示しており、静電容量Ｃ２とインダクタンスＬ２を有する第２容量部のグラフを点線で示している。
第１容量部の静電容量Ｃ１が第２容量部の静電容量Ｃ２よりも小さくなっている。
静電容量の異なるキャパシタの周波数特性を並べると、通常は図２のようなグラフとなり、静電容量の小さいキャパシタである第１容量部の周波数曲線（実線）が右側（高周波側）に位置する。
そのため、第１容量部の共振周波数は高周波側に位置している。
図２に示すような周波数特性となる場合に第１容量部のインダクタンスＬ１を大きくすると、インダクタンスが支配的になる高周波領域において周波数曲線を示す実線が点線に近づく（周波数曲線が近づく方向を図２に矢印で示している）。
図３は、第１容量部のインダクタンスＬ１と第２容量部のインダクタンスＬ２を近づけた場合の、静電容量の異なるキャパシタの周波数特性を模式的に示すグラフである。図３に示すように第１容量部のインダクタンスＬ１の高周波側を大きくして第１容量部のインダクタンスＬ１の高周波側と第２容量部のインダクタンスＬ２の高周波側を近づけることにより、高周波領域での周波数特性が第１容量部と第２容量部で同等になる（実線と点線がほぼ重なる）。
この際、第１容量部と第２容量部のそれぞれの静電容量Ｃ１、静電容量Ｃ２は変化させないので、共振周波数よりも左側（低周波側）では周波数曲線は変化しない。
このようにして第１引き出し配線のインダクタンスと第２引き出し配線のインダクタンスの差を小さくすることにより、キャパシタの容量を変化させた場合において高周波領域でのインピーダンスの変化が少ない半導体装置とすることができる。
なお、第１容量部のインダクタンスＬ１には第１引き出し配線のインダクタンスＬ１が大きく影響するので、上記説明の「第１容量部のインダクタンスＬ１」は「第１引き出し配線のインダクタンスＬ１」と同義と考えて差し支えない。「第２容量部のインダクタンスＬ２」も「第２引き出し配線のインダクタンスＬ２」と同義と考えて差し支えない。
すなわち、第１引き出し配線のインダクタンスＬ１と第２引き出し配線のインダクタンスＬ２の差を小さくすることにより、キャパシタの容量を変化させた場合において高周波領域でのインピーダンスの変化が少ない半導体装置とすることができる。
以下には、第１引き出し配線のインダクタンスＬ１と第２引き出し配線のインダクタンスＬ２の差を小さくする、すなわちＬ１／Ｌ２＝０．８以上、１．２以下の関係が成り立つようにするための具体的な構成の例について説明する。
なお、以下の例では、第１容量部の静電容量Ｃ１が第２容量部の静電容量Ｃ２よりも小さいことを前提にしている。
第１引き出し配線のインダクタンスＬ１と第２引き出し配線のインダクタンスＬ２の差を小さくする方法として、第１引き出し配線及び／又は第２引き出し配線の一部にインダクタンス調整用配線を設ける方法が挙げられる。
インダクタンス調整用配線は第１引き出し配線及び／又は第２引き出し配線の一部である再配線層に設けられる。
第１容量部の静電容量Ｃ１が第２容量部の静電容量Ｃ２よりも小さい場合において、インダクタンス調整用配線は、第１引き出し配線の一部に設けられている、第１引き出し配線のインダクタンスＬ１を増加させるための配線であることが好ましい。
図１に示す第１引き出し配線６０のうち、左側の第１引き出し配線６０を構成する配線は、詳細にはビア導体６１、ランド６２、再配線６３、ビア導体６４である。
右側の第１引き出し配線６０を構成する配線は、詳細にはビア導体６５、再配線６６、ビア導体６７である。
また、図１に示す第２引き出し配線７０のうち、左側の第２引き出し配線７０を構成する配線は、詳細にはビア導体７５、再配線７６、ビア導体７７である。
右側の第２引き出し配線７０を構成する配線は、詳細にはビア導体７１、ランド７２、再配線７３、ビア導体７４である。
これらの配線は保護層８０及び保護層９０の内部に設けられていて、保護層８０及び保護層９０が再配線層となる。
インダクタンス調整用配線は、保護層８０及び保護層９０の内部に設けられた再配線６３、再配線６６、再配線７６、再配線７３のいずれかである。
インダクタンス調整用配線が保護層の内部に設けられた再配線である場合、保護層がＳｉＯ２膜等の絶縁膜であって、インダクタンス調整用配線が半導体プロセスで作製されたＣｕ配線であることが好ましい。
第１引き出し配線のインダクタンスＬ１を増加させるためのインダクタンス調整用配線は、屈曲部を有することが好ましい。インダクタンス調整用配線が屈曲部を有するとは、その配線の両端の要素間を最短距離（直線）で結ばない配線であることを意味する。
例えば、図１に示す再配線６３がインダクタンス調整用配線であるとき、再配線６３がその両端のランド６２とビア導体６４の間を直線で結ばない配線であることを意味する。
屈曲部を有するインダクタンス調整用配線としては、例えばミアンダ配線であることが好ましい。
インダクタンス調整用配線としてミアンダ配線を用いる場合の例について図面を用いて説明する。
図４は、第１引き出し配線及び第２引き出し配線の形状の例を模式的に示す、半導体装置の上面図である。
図４には、半導体装置２の上面において、左側に示す第１外部電極４０及び右側に示す第２外部電極５０の外周を２点鎖線で示しており、第１外部電極４０及び第２外部電極５０は透過して示している。
図４には再配線を４つ示している（再配線６３、再配線６６、再配線７６、再配線７３）。
これらの再配線はいずれもミアンダ配線となっている。そして、右側の第１引き出し配線６０の一部である再配線６６だけがミアンダ配線の長さが長い配線となっている。
この再配線６６がインダクタンス調整用配線である。
このように再配線の一部に他の配線よりも長いミアンダ配線をインダクタンス調整用配線として設けることによって引き出し配線のインダクタンスを大きくすることができる。
第１容量部の静電容量Ｃ１が第２容量部の静電容量Ｃ２よりも小さい場合に、高周波領域での周波数特性を第１容量部と第２容量部で合わせるためには、第１容量部のインダクタンスＬ１を大きくすることが考えられる。
ミアンダ配線であるインダクタンス調整用配線を設けることによって第１引き出し配線のインダクタンスを大きくすることにより、第１容量部のインダクタンスＬ１を大きくすることができる。そして、第１容量部のインダクタンスＬ１を第２容量部のインダクタンスＬ２に近づけることができる。
その結果、Ｌ１／Ｌ２＝０．８以上、１．２以下の関係が成り立つようにすることができる。
図４には４つの再配線がいずれもミアンダ配線である例を図示しているが、インダクタンス調整用配線として設計する再配線（図４の例では再配線６６）だけがミアンダ配線であって他の再配線がミアンダ配線ではない配線であってもよい。すなわち他の配線はビア導体−ビア導体間又はランド−ビア導体間を直線で接続する配線であってもよい。
また、第１引き出し配線のインダクタンスＬ１を増加させるためのインダクタンス調整用配線はミアンダ配線以外の形状であってもよく、例えば渦巻き配線であることが好ましい。
図５は、第１引き出し配線及び第２引き出し配線の形状の別の例を模式的に示す、半導体装置の上面図である。
図５には、半導体装置３の上面において、再配線を４つ示している（再配線６３、再配線６６、再配線７６、再配線７３）。
これらの再配線はいずれも渦巻き配線となっている。そして、右側の第１引き出し配線６０の一部である再配線６６だけが渦巻きが大きく、配線の長さが長い配線となっている。
この再配線６６がインダクタンス調整用配線である。
インダクタンス調整用配線として渦巻き配線を用いた場合でも、第１引き出し配線のインダクタンスを大きくすることができる。
また、第１容量部の静電容量Ｃ１が第２容量部の静電容量Ｃ２よりも小さい場合において、インダクタンス調整用配線は、第２引き出し配線の一部に設けられている、第２引き出し配線のインダクタンスＬ２を減少させるための配線であることが好ましい。
第２引き出し配線のインダクタンスＬ２を減少させるための配線としては、第１引き出し配線よりも配線の断面積が大きい配線であってもよい。
図６は、第１引き出し配線及び第２引き出し配線の形状の別の例を模式的に示す、半導体装置の上面図である。
図６には、半導体装置４の上面において、再配線を４つ示している（再配線６３、再配線６６、再配線７６、再配線７３）。
これらの再配線はいずれも直線の配線となっている。
第２引き出し配線７０の一部である再配線７６だけが、他の再配線よりも配線の断面積が大きい配線となっている。とくに、再配線７６は第１引き出し配線の再配線６３、再配線６６よりもその断面積が大きい配線となっている。
この再配線７６がインダクタンス調整用配線である。
配線の断面積が大きい配線とするためには、配線の幅及び／又は厚さを大きくすればよい。
再配線が配線の断面積が大きい配線であると、配線に起因するインダクタンスが小さくなる。そのため、第２引き出し配線を第１引き出し配線よりも配線の断面積が大きい配線にすることによって、第２引き出し配線のインダクタンスＬ２を減少させることができる。
第１容量部の静電容量Ｃ１が第２容量部の静電容量Ｃ２よりも小さい場合に、高周波領域での周波数特性を第１容量部と第２容量部で合わせるための方法としては、第２容量部のインダクタンスＬ２を小さくすることも考えられる。
第２引き出し配線を第１引き出し配線よりも配線の断面積が大きい配線にすることによって第２引き出し配線のインダクタンスを小さくすることにより、第２容量部のインダクタンスＬ２を小さくすることができる。そして、第２容量部のインダクタンスＬ２を第１容量部のインダクタンスＬ１に近づけることができる。
その結果、Ｌ１／Ｌ２＝０．８以上、１．２以下の関係が成り立つようにすることができる。
上記のように第２容量部のインダクタンスＬ２を第１容量部のインダクタンスＬ１に近づける方法は、図２においてインダクタンスが支配的になる高周波領域において第２容量部の周波数曲線を示す点線を第１容量部の周波数曲線を示す実線に近けるようにすることを意味している。
また、半導体装置の上面視において、第１容量部の面積が第２容量部の面積よりも小さい場合に、インダクタンス調整用配線が、第１引き出し配線の一部に設けられていることが好ましい。
図７は、第１容量部の面積と第２容量部の面積が異なる半導体装置の第１引き出し配線及び第２引き出し配線の形状の例を模式的に示す上面図である。
図７には、半導体装置５の第１容量部２０と第２容量部３０を示している。
第１容量部２０の静電容量Ｃ１と第２容量部３０の静電容量Ｃ２は、Ｃ１＜Ｃ２の関係にあり、半導体装置２を上面視した際の第１容量部２０の面積は第２容量部３０の面積よりも小さくなっている。
第１容量部２０から第１外部電極４０まで引き出される第１引き出し配線として再配線６３を示しており、第２容量部３０から第２外部電極５０まで引き出される第２引き出し配線として再配線７３を示している。
再配線６３はインダクタンス調整用配線であり、ミアンダ配線となっている。再配線７３はインダクタンス調整用配線ではなく、直線の配線である。
インダクタンス調整用配線を設ける場合に、再配線の引き回しが可能なスペースが広い方が再配線の長さを長く取ることができる。半導体装置の上面視における容量部の面積が小さいと容量部の近傍のスペースが広いため、ミアンダ配線や渦巻き配線のような長い配線を容量部の近傍に配置することに適している。一方、容量部の面積が大きい側の容量部の近傍にはミアンダ配線や渦巻き配線のような長い配線を配置することが設計の都合上難しいことがある。
そのため、インダクタンス調整用配線は、その面積が小さい第１容量部から引き出される第１引き出し配線に設けることが回路設計の観点から好ましい。
以下、半導体装置の各構成要素について説明する。
半導体基板は、Ｓｉ（シリコン）系の材料によって形成されているＳｉ基板であることが好ましい。例えば、Ｓｉ基板は導電性を有するｎ型Ｓｉ又はｐ型Ｓｉによって形成されることが好ましい。Ｓｉ基板が導電性を有する場合、Ｓｉ基板が裏面電極の機能を兼ねることができる。例えば、Ｓｉ基板の厚さは６８０μｍ程度である。
容量部には第１電極層、誘電体層、第２電極層が設けられている。
第１電極層を構成する材料としては、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ、Ｃｒ、Ｔｉ等の金属又はこれらの金属を含む導電体が挙げられる。
また、第１電極層は、上述した材料からなる２層以上の導電体層を有していてもよい。
第１電極層の厚さは特に限定されないが、０．３μｍ以上、１０μｍ以下であることが好ましく、０．５μｍ以上、３μｍ以下がより好ましい。
誘電体層を構成する材料としては、ＳｉＯ、Ａｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２等の酸化物や、Ｓｉ３Ｎ４等の窒化物等の、誘電性又は絶縁性を有する材料が挙げられる。
誘電体層の厚さは特に限定されないが、０．０２μｍ以上、２μｍ以下であることが好ましい。
第２電極層を構成する材料としては、第１電極層を構成する材料と同様のものを好適に用いることができる。
第２電極層の厚さは特に限定されないが、０．３μｍ以上、１０μｍ以下であることが好ましく、０．５μｍ以上、５μｍ以下であることがより好ましい。
第１容量部及び第２容量部をそれぞれ構成するトレンチキャパシタの数は特に限定されるものではない。
また、半導体装置を上面視した場合にトレンチキャパシタは縦方向及び横方向に並んで配置されていてもよい。トレンチキャパシタが格子状又は千鳥形状に並んで配置されていてもよい。
トレンチキャパシタの断面形状としては、図１に示すように開口から先端までの幅が同じ形状であってもよい。また、トレンチキャパシタの断面形状はトレンチの開口から先端に向けて幅が狭くなるＶ字形状であってもよい。トレンチキャパシタの断面形状がＶ字型である場合、トレンチキャパシタの全体の形状は円錐形又は角錐形であってもよく、楔型であってもよい。
保護層は第１容量部及び第２容量部を覆う層である。保護層は、ＳｉＯ２膜、エポキシ樹脂、ポリイミド樹脂等であることが好ましい。
インダクタンス調整用配線は、半導体プロセスを用いて形成された配線であってもよく、導電性ペーストの印刷により形成された配線であってもよい。
また、導体配線として使用できる材質であればその材質は特に限定されない。
インダクタンス調整用配線の配線長及び配線の断面積を調整することによって、第１容量部及び第２容量部のインダクタンスを調整することができる。
インダクタンス調整用配線は、ＳｉＯ２膜等の保護層を絶縁層として使用し、保護層内又は保護層上に配線パターンを形成することによって作製することができる。
第１外部電極及び第２外部電極は、それぞれＴｉ／Ｗ、Ｔｉ／Ｃｕ、Ｔｉ／Ａｌなどでシード層を形成し、シード層上にＡｕ、Ｃｕ、Ｓｎなどでめっき層を形成することで作製することができる。
１、２、３、４、５ 半導体装置
１１ 半導体基板
２０ 第１容量部
２１、３１ トレンチキャパシタ
２２、３２ 第１電極層
２３、３３ 誘電体層
２４、３４ 第２電極層
３０ 第２容量部
４０ 第１外部電極
５０ 第２外部電極
６０ 第１引き出し配線
６１、６４、６５、６７、７１、７４、７５、７７ ビア導体
６２、７２ ランド
６３、６６、７３、７６ 再配線
７０ 第２引き出し配線
８０、９０ 保護層（再配線層）

Claims (13)

  1. 半導体基板上に形成された第１電極層、誘電体層及び第２電極層からなる容量部を少なくとも２つ備える半導体装置であって、
    前記２つの容量部を第１容量部、第２容量部としたとき、
    前記第１容量部の静電容量Ｃ１と前記第２容量部の静電容量Ｃ２は異なり、
    前記第１容量部から第１外部電極まで引き出される第１引き出し配線のインダクタンスＬ１と前記第２容量部から第２外部電極まで引き出される第２引き出し配線のインダクタンスＬ２の間に、Ｌ１／Ｌ２＝０．８以上、１．２以下の関係が成り立つことを特徴とする半導体装置。
  2. Ｌ１／Ｌ２＝０．９５以上、１．０５以下の関係が成り立つ請求項１に記載の半導体装置。
  3. Ｌ１／Ｌ２＝０．９７以上、１．０３以下の関係が成り立つ請求項１又は２に記載の半導体装置。
  4. 前記第１容量部は半導体基板上に形成された複数の溝に形成された複数のトレンチキャパシタを含むグループであり、前記複数のトレンチキャパシタは、第１外部電極を共有している請求項１〜３のいずれかに記載の半導体装置。
  5. 前記第２容量部は半導体基板上に形成された複数の溝に形成された複数のトレンチキャパシタを含むグループであり、前記複数のトレンチキャパシタは、第２外部電極を共有している請求項１〜４のいずれかに記載の半導体装置。
  6. 前記第１引き出し配線及び／又は前記第２引き出し配線の一部が再配線層に設けられたインダクタンス調整用配線である請求項１〜５のいずれかに記載の半導体装置。
  7. 半導体装置の上面視において、前記第１容量部の面積が前記第２容量部の面積よりも小さく、前記インダクタンス調整用配線が、前記第１引き出し配線の一部に設けられている請求項６に記載の半導体装置。
  8. 前記第１容量部の静電容量Ｃ１が前記第２容量部の静電容量Ｃ２よりも小さく、
    前記インダクタンス調整用配線は、前記第１引き出し配線の一部に設けられている、前記第１引き出し配線のインダクタンスＬ１を増加させるための配線である請求項６に記載の半導体装置。
  9. 前記インダクタンス調整用配線は、屈曲部を有する請求項７又は８に記載の半導体装置。
  10. 前記インダクタンス調整用配線はミアンダ配線である請求項９に記載の半導体装置。
  11. 前記インダクタンス調整用配線は渦巻き配線である請求項９に記載の半導体装置。
  12. 前記第１容量部の静電容量Ｃ１が前記第２容量部の静電容量Ｃ２よりも小さく、
    前記インダクタンス調整用配線は、前記第２引き出し配線の一部に設けられている、前記第２引き出し配線のインダクタンスＬ２を減少させるための配線である請求項６に記載の半導体装置。
  13. 前記インダクタンス調整用配線は前記第１引き出し配線よりも配線の断面積が大きい配線である請求項１２に記載の半導体装置。
JP2020006116A 2020-01-17 2020-01-17 半導体装置 Pending JP2021114531A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020006116A JP2021114531A (ja) 2020-01-17 2020-01-17 半導体装置
US17/065,931 US11901401B2 (en) 2020-01-17 2020-10-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020006116A JP2021114531A (ja) 2020-01-17 2020-01-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2021114531A true JP2021114531A (ja) 2021-08-05

Family

ID=76858352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020006116A Pending JP2021114531A (ja) 2020-01-17 2020-01-17 半導体装置

Country Status (2)

Country Link
US (1) US11901401B2 (ja)
JP (1) JP2021114531A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7434009B2 (ja) * 2020-03-23 2024-02-20 株式会社東芝 構造体及びその製造方法
TWI817672B (zh) * 2022-05-19 2023-10-01 南亞科技股份有限公司 具有單側電容器的半導體結構
CN114783998B (zh) * 2022-06-16 2022-09-02 合肥晶合集成电路股份有限公司 集成电路及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5550100B2 (ja) * 2007-12-26 2014-07-16 日本電気株式会社 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ
TWI400731B (zh) * 2008-08-29 2013-07-01 Ind Tech Res Inst 電容元件及其製造方法
CN210328202U (zh) * 2016-04-14 2020-04-14 株式会社村田制作所 复合部件内置电路基板
KR102402798B1 (ko) 2017-07-13 2022-05-27 삼성전기주식회사 커패시터 및 이를 포함하는 실장기판
US10447226B2 (en) * 2017-12-21 2019-10-15 Qualcomm Incorporated Three dimensional inductor-capacitor apparatus and method of fabricating

Also Published As

Publication number Publication date
US20210226000A1 (en) 2021-07-22
US11901401B2 (en) 2024-02-13

Similar Documents

Publication Publication Date Title
US11901401B2 (en) Semiconductor device
TWI408707B (zh) 堆疊式雙電感結構
JP2001052928A (ja) インダクタ素子
US11587738B2 (en) Capacitor
US20070217122A1 (en) Capacitor
JP5854440B2 (ja) 低インピーダンス送信ライン
JP6028297B2 (ja) 伝送線路構造、多層配線基板、半導体装置、および半導体システム
US7420452B1 (en) Inductor structure
US20050093668A1 (en) Coil on a semiconductor substrate and method for its production
US20160012957A1 (en) Chip coil component
JP5051836B2 (ja) 半導体装置およびその設計方法
CN105575945A (zh) 一种mom电容及其制作方法
TWI582931B (zh) 半導體裝置
JP5726609B2 (ja) 容量素子および半導体装置
US20150340423A1 (en) Semiconductor device having inductor
US9712142B2 (en) High frequency semiconductor device
US7817008B2 (en) Magnetic element
JP4738182B2 (ja) 薄膜コンデンサ
EP2130221B1 (en) Wire bond integrated circuit package for high speed i/o
JP6198049B2 (ja) アンテナ装置
JP6426498B2 (ja) 高周波半導体装置
JP5459335B2 (ja) パッケージ基板及び半導体パッケージ
JP6867889B2 (ja) 半導体装置
JP6166100B2 (ja) 低損失伝送線路
US20180182842A1 (en) Mis capacitor