JP4329158B2 - 帯域阻止フィルタ、受信モジュール及び携帯無線機 - Google Patents
帯域阻止フィルタ、受信モジュール及び携帯無線機 Download PDFInfo
- Publication number
- JP4329158B2 JP4329158B2 JP14018099A JP14018099A JP4329158B2 JP 4329158 B2 JP4329158 B2 JP 4329158B2 JP 14018099 A JP14018099 A JP 14018099A JP 14018099 A JP14018099 A JP 14018099A JP 4329158 B2 JP4329158 B2 JP 4329158B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer substrate
- capacitor
- strip line
- notch
- ground electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Filters And Equalizers (AREA)
- Transceivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、帯域阻止フィルタ、受信モジュール及び携帯無線機に関し、特に、携帯電話、ページャなどにおいて電波の受信を行う高周波回路部に使用される帯域阻止フィルタ、受信モジュール及び携帯無線機に関する。
【０００２】
【従来の技術】
近年、各種の携帯無線機においては、損失を小さくするために各種のフィルタが使用されている。そして、そのようなフィルタの一つとして、特定の周波数帯域の高周波信号を積極的に取り除く特性を持った帯域阻止フィルタが知られている。
【０００３】
図１２は、従来の帯域阻止フィルタの分解斜視図である。帯域阻止フィルタ５０は入出力端子５１，５２、誘電体同軸共振器５３，５４、コンデンサ５５〜５７、シールドカバー５８、実装基板５９を備える。そして、コンデンサ５５，５６は誘電体同軸共振器５３，５４に直列接続され、コンデンサ５７は入出力端子５１，５２の間に接続される。これらが実装された実装基板５９には、外部回路との電磁干渉を防ぐためシールドカバー５８が被せられる。シールドカバー５８は天面と３方向の側面とを有し、誘電体同軸共振器５３，５４の短絡端部分を除く領域全体を覆う。シールドカバー５８の各側面は下縁を実装基板５９のグランドパターン６０にはんだ付けで固定し、誘電体同軸共振器５３，５４とは天面と側面とをはんだ付けして固定する。これにより、誘電体同軸共振器５３，５４の外部導体（図示せず）はグランドとなる。なお、シールドカバー５８には矩形状の調整用窓６１が設けられ、そこから調整棒を差し込んで誘電体同軸共振器の５３，５４の共振周波数などを調整する。
【０００４】
【発明が解決しようとする課題】
ところが、上記の従来の帯域阻止フィルタにおいては、例えば２段フィルタを構成するためには、２個の誘電体共振器と３個のコンデンサとが必要となるため、部品点数が多くなり、そのため、コストが高く、形状が大きくなるという問題があった。
【０００５】
また、ほぼ全体をシールドカバーで覆うため、部品としての高さは、実装基板の厚み、誘電体共振器の厚み、シールドカバーの厚み、固定のためのはんだの厚みの合計となり、帯域阻止フィルタの高さが高くなってしまうという問題もあった。
【０００６】
本発明は、このような問題点を解決するためになされたものであり、部品点数が少なく、低コスト化、小型化が可能である帯域阻止フィルタ、受信モジュール及び携帯無線機を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述する問題点を解決するため本発明の帯域阻止フィルタは、インダクタ及び直列結合コンデンサとを直列接続し、その一方端が接地された複数のノッチ回路と、前記複数のノッチ回路の他方端どうしを接続するように配置される少なくとも１つの段間結合コンデンサと、を複数の誘電体層を積層してなる多層基板に一体化して形成し、前記ノッチ回路のインダクタを前記多層基板の内部に設けたストリップラインで構成し、前記ノッチ回路の直列結合コンデンサ、及び前記段間結合コンデンサを前記多層基板の内部に前記誘電体層を挟んで互いに対向して設けた複数のコンデンサ電極で構成し、前記ストリップラインと前記コンデンサ電極とは異なる誘電体層上に形成され、前記多層基板の内部に前記ストリップラインと前記コンデンサ電極とを前記誘電体層の積層方向における上下方向から挟み込むようにグランド電極を配置し、前記複数のノッチ回路を構成する前記ストリップラインの一方端と、前記グランド電極のうち前記多層基板の積層方向における前記ストリップラインの上方に配置された前記グランド電極とは前記多層基板の内部に形成した異なるビアホール電極を介してそれぞれ接続され、前記ストリップラインと接続されたグランド電極は前記多層基板の側面に形成された外部端子と接続され、前記多層基板の側面に形成された外部端子は前記多層基板の底面に形成された外部端子とさらに接続され、前記多層基板の底面に形成された外部端子と前記多層基板が実装される回路基板の主面に形成された外部グランド電極とを接続することにより前記ノッチ回路で形成される減衰極とは別の減衰極を形成することを特徴とする。
【０００９】
本発明の受信モジュールは、インダクタ及び直列結合コンデンサとを直列接続し、その一方端が接地された複数のノッチ回路と、前記複数のノッチ回路の他方端どうしを接続するように配置される少なくとも１つの段間結合コンデンサとを備える帯域阻止フィルタと、該帯域阻止フィルタに接続される低雑音増幅器とを複数の誘電体層を積層してなる多層基板に一体化して形成し、前記ノッチ回路のインダクタを前記多層基板の内部に設けたストリップラインで構成し、前記ノッチ回路の直列結合コンデンサ、及び前記段間結合コンデンサを前記多層基板の内部に前記誘電体層を挟んで互いに対向して設けた複数のコンデンサ電極で構成し、前記ストリップラインと前記コンデンサ電極とは異なる誘電体層上に形成され、前記多層基板の内部に前記ストリップラインと前記コンデンサ電極とを前記誘電体層の積層方向における上下方向から挟み込むようにグランド電極を配置し、前記複数のノッチ回路を構成する前記ストリップラインの一方端と、前記グランド電極のうち前記多層基板の積層方向における前記ストリップラインの上方に配置された前記グランド電極とは前記多層基板の内部に形成した異なるビアホール電極を介してそれぞれ接続され、前記ストリップラインと接続されたグランド電極は前記多層基板の側面に形成された外部端子と接続され、前記多層基板の側面に形成された外部端子は前記多層基板の底面に形成された外部端子とさらに接続され、前記多層基板の底面に形成された外部端子と前記多層基板が実装される回路基板の主面に形成された外部グランド電極とを接続することにより前記ノッチ回路で形成される減衰極とは別の減衰極を形成することを特徴とする。
【００１１】
また、前記低雑音増幅器を前記多層基板に設けたキャビティ内に搭載することを特徴とする。
【００１２】
本発明の携帯無線機は、上述の帯域阻止フィルタを用いることを特徴とする。
【００１３】
また、上述の受信モジュールを用いることを特徴とする。
【００１４】
本発明の帯域阻止フィルタによれば、段間結合コンデンサ及びノッチ回路を複数の誘電体層を積層してなる多層基板に一体化するため、段間結合コンデンサ及びノッチ回路の各配線を積層体の内部に設けることができ、その結果、各配線での損失を低減できる。
【００１５】
本発明の受信モジュールによれば、段間結合コンデンサ及びノッチ回路からなる帯域阻止フィルタと、低雑音増幅器とを複数の誘電体層を積層してなる多層基板に一体化するため、段間結合コンデンサ、ノッチ回路及び低雑音増幅器の各配線を積層体の内部に設けることができ、その結果、各配線での損失を低減できる。
【００１６】
本発明の携帯無線機によれば、良好な通過特性を備えた帯域阻止フィルタや良好な送信特性を備えた受信モジュールを用いるため、携帯無線機の送信特性の劣化を防止することができる。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を説明する。
図１は、一般的な帯域阻止フィルタの等価回路図である。図１において、１，２は入出力端子、３，４はインダクタ、５，６は直列結合コンデンサ、７は段間結合コンデンサを示す。
【００１８】
以下、この帯域阻止フィルタの動作について説明する。インダクタ３，４と直列結合コンデンサ５，６とはそれぞれ直列接続され、直列共振特性を備える１段のノッチ回路８，９を構成する。ノッチ回路８，９は段間結合コンデンサ７で縦続接続されており、ノッチ回路８，９の直列共振周波数で伝達特性に大きな減衰量を示す。また、ノッチ回路８，９の並列共振周波数ではノッチ回路８，９のインピーダンスが無限大になるため、段間結合コンデンサ７で縦続接続されて帯域通過特性を示す。
【００１９】
図２及び図３は、本発明の帯域阻止フィルタに係る一実施例の分解斜視図及び断面図である。帯域阻止フィルタ１０は、第１〜第８の誘電体層１１１〜１１８からなる多層基板１１を備える。
【００２０】
第２及び第８の誘電体層１１２，１１８の上面にはグランド電極Ｇｐ１１，Ｇｐ１２が形成される。また、第３の誘電体層１１３の上面にはストリップライン電極ＳＴ１１，ＳＴ１２が形成される。
【００２１】
さらに、第４の誘電体層１１４の上面にはコンデンサ電極Ｃｐ１１，Ｃｐ１２が形成される。また、第５の誘電体層１１５の上面にはコンデンサ電極Ｃｐ１３，Ｃｐ１４が形成される。
【００２２】
さらに、第６の誘電体層１１６の上面にはコンデンサ電極Ｃｐ１５が形成される。また、第７の誘電体層１１７の上面にはコンデンサ電極Ｃｐ１６，Ｃｐ１７が形成される。さらに、第２及び第３の誘電体層１１２，１１３には、各誘電体層１１２，１１３を貫通するようにビアホール電極Ｖｈ１が形成される。
【００２３】
なお、第１〜第８の誘電体層１１１〜１１８は、例えば、８５０℃〜１０００℃の温度で焼成可能な酸化バリウム、酸化アルミニウム、シリカを主成分とする誘電体セラミックスを結合剤等とともに混練したものをシート状にしたものである。
【００２４】
また、ストリップライン電極ＳＴ１１，ＳＴ１２、コンデンサ電極Ｃｐ１１〜Ｃｐ１７及びグランド電極Ｇｐ１１，Ｇｐ１２は、Ａｇ，Ｐｄ，Ａｇ−Ｐｄ，Ｃｕ等からなり、第２〜第８の誘電体層１１２〜１１８の表面に、周知の印刷法、スパッタリング法、真空蒸着法等の方法によって形成される。
【００２５】
これらの第１〜第８の誘電体層１１１〜１１８が積み重ねられ、一体的に焼結されることにより、多層基板１１となる。そして、グランド電極Ｇｐ１１とストリップライン電極ＳＴ１１，ＳＴ１２、及びストリップライン電極ＳＴ１１，ＳＴ１２とコンデンサ電極Ｃｐ１１，Ｃｐ１２とはそれぞれ多層基板１１の内部にてビアホール電極Ｖｈ１で接続される。
【００２６】
また、多層基板１１の側面及び表裏面には、コンデンサ電極Ｃｐ１３，Ｃｐ１６に電気的に接続され、入力端子１（図１）となる外部端子Ｔ１１と、コンデンサ電極Ｃｐ１４，Ｃｐ１７に電気的に接続され、出力端子２（図１）となる外部端子Ｔ１２と、グランド電極Ｇｐ１１，Ｇｐ１２に電気的に接続され、グランド端子となる外部端子Ｔ１３，Ｔ１４が形成される。なお、これらの端子Ｔ１１〜Ｔ１４は、スパッタリング法、真空蒸着法、塗布焼付等の方法によって形成される。
【００２７】
以上の構成を備えた帯域阻止フィルタ１０において、ストリップライン電極ＳＴ１１，ＳＴ１２でインダクタ３，４（図１）を形成する。また、第４の誘電体層１１４を挟んで互いに対向するコンデンサ電極Ｃｐ１１，Ｃｐ１３、コンデンサ電極Ｃｐ１２，Ｃｐ１４で直列結合コンデンサ５，６（図１）を形成する。
【００２８】
さらに、第５及び第６の誘電体層１１５，１１６を挟んで互いに対向するコンデンサ電極Ｃｐ１３，Ｃｐ１５，Ｃｐ１６、及びコンデンサ電極Ｃｐ１４，Ｃｐ１５，Ｃｐ１７で段間結合コンデンサ７（図１）を形成する。また、外部端子Ｔ１１は入力端子１（図１）となり、外部端子Ｔ１２は出力端子２（図１）となる。
【００２９】
図４は、図２の帯域阻止フィルタの通過特性を示す図である。この図から、１．８ＧＨｚ付近に減衰極が発生し、−２０（ｄＢ）以下を示す帯域幅は約３００（ＭＨｚ）であることが解る。
【００３０】
図５は、図２の帯域阻止フィルタの変形例の断面図である。帯域阻止フィルタ１０ａは、図２の実施例の帯域阻止フィルタ１０と比較して、インダクタ３，４（図１）をチップインダクタＬ１，Ｌ２で構成し、多層基板１１ａの表面に搭載する点で異なる。なお、チップインダクタＬ１，Ｌ２と多層基板１１ａの内部のコンデンサ電極Ｃｐ１１，Ｃｐ１２とは多層基板１１ａの内部にてビアホール電極Ｖｈ１ａで接続される。
【００３１】
図６は、図２の帯域阻止フィルタの別の変形例の断面図である。帯域阻止フィルタ１０ｂは、図２の実施例の帯域阻止フィルタ１０と比較して、直列結合コンデンサ５，６（図１）をチップコンデンサＣ１，Ｃ２で構成し、多層基板１１ｂの表面に搭載する点で異なる。なお、多層基板１１ｂ上のチップコンデンサＣ１，Ｃ２と多層基板１１ａの内部のストリップライン電極ＳＴ１１，ＳＴ１２とは多層基板１１ｂの内部にてビアホール電極Ｖｈ１ｂで接続される。
【００３２】
上述の実施例の帯域阻止フィルタによれば、段間結合コンデンサとノッチ回路とを第１〜第８の誘電体層を積層してなる多層基板に一体化しているため、段間結合コンデンサ及びノッチ回路の各配線を積層体の内部に設けることができる。したがって、各配線での損失を低減できるため、良好な通過特性の帯域阻止フィルタを得ることができる。
【００３３】
また、ノッチ回路のインダクタを多層基板の内部に設けたストリップライン電極で構成し、ノッチ回路の直列結合コンデンサ、及び段間結合コンデンサを多層基板の内部に誘電体層を挟んで互いに対向して設けたコンデンサ電極で構成するため、帯域阻止フィルタの部品点数を低減することができる。したがって、帯域阻止フィルタの低コスト化、小型化が可能である。
【００３４】
さらに、図５の変形例では、ノッチ回路を構成するインダクタを高Ｑのチップインダクタで構成し、それらを多層基板上に搭載するため、減衰特性に優れ、かつ低挿入損失の帯域阻止フィルタを得ることが可能となる。
【００３５】
また、図６の変形例では、ノッチ回路を構成する直列結合コンデンサをチップコンデンサで構成し、それらを多層基板上に搭載するため、多層基板の内部にコンデンサ電極を形成する必要がなくなる。その結果、多層基板の高さを高くすることなくストリップライン電極の上下の誘電体層の厚みを厚くすることができ、ストリップライン電極を高Ｑのインダクタにできるため、減衰特性に優れ、かつ低挿入損失の帯域阻止フィルタを得ることが可能となる。
【００３６】
図７は、一般的な受信モジュールのブロック図である。図７において、Ｐｉ，Ｐｏは入出力端子、２１は低雑音増幅器、２２は帯域阻止フィルタを示し、低雑音増幅器２１の後段に帯域阻止フィルタ２２が接続される。
【００３７】
図８及び図９は、本発明の受信モジュールに係る一実施例の分解斜視図及び断面図である。受信モジュール２０は、第１〜第９の誘電体層２３１〜２３９からなる多層基板２３を備え、その多層基板２３に帯域阻止フィルタ２２（図７）が内蔵され、その多層基板２３上に低雑音増幅器２１が搭載される。
【００３８】
第１の誘電体層２３１の上面には低雑音増幅器２１を多層基板２３上に搭載するためのランドＬａが形成される。また、第２の誘電体層２３２の上面には配線ラインＬｉが形成される。
【００３９】
さらに、第３及び第９の誘電体層２３３，２３９の上面にはグランド電極Ｇｐ２１，Ｇｐ２２が形成される。また、第４の誘電体層２３４の上面にはストリップライン電極ＳＴ２１，ＳＴ２２が形成される。さらに、第５の誘電体層２３５の上面にはコンデンサ電極Ｃｐ２１，Ｃｐ２２が形成される。
【００４０】
また、第６の誘電体層２３６の上面にはコンデンサ電極Ｃｐ２３，Ｃｐ２４が形成される。さらに、第７の誘電体層２３７の上面にはコンデンサ電極Ｃｐ２５が形成される。また、第８の誘電体層２３８の上面にはコンデンサ電極Ｃｐ２６，Ｃｐ２７が形成される。さらに、第１〜第７の誘電体層２３１〜２３７には各誘電体層２３１〜２３７を貫通するようにビアホール電極Ｖｈ２が形成される。
【００４１】
なお、第１〜第９の誘電体層２３１〜２３９は、例えば、８５０℃〜１０００℃の温度で焼成可能な酸化バリウム、酸化アルミニウム、シリカを主成分とする誘電体セラミックスを結合剤等とともに混練したものをシート状にしたものである。
【００４２】
また、ストリップライン電極ＳＴ２１，ＳＴ２２、コンデンサ電極Ｃｐ２１〜Ｃｐ２７、グランド電極Ｇｐ２１，Ｇｐ２２、ランドＬａ及び配線ラインＬｉは、Ａｇ，Ｐｄ，Ａｇ−Ｐｄ，Ｃｕ等からなり、第１〜第９の誘電体層２３１〜２３９の表面に、周知の印刷法、スパッタリング法、真空蒸着法等の方法によって形成される。
【００４３】
これらの第１〜第９の誘電体層２３１〜２３９が積み重ねられ、一体的に焼結されることにより、多層基板２３となる。そして、グランド電極Ｇｐ２１とストリップライン電極ＳＴ２１，ＳＴ２２、及びストリップライン電極ＳＴ２１，ＳＴ２２とコンデンサ電極Ｃｐ２１，Ｃｐ２２とはそれぞれ多層基板２３の内部にてビアホール電極Ｖｈ２で接続される。
【００４４】
また、コンデンサ電極Ｃｐ２３，Ｃｐ２６とランドＬａとは多層基板２３の内部にてビアホール電極Ｖｈ２及び配線ラインＬｉで接続される。
【００４５】
さらに、多層基板２３の側面及び表裏面には、低雑音増幅器２１に電気的に接続され、入力端子Ｐｉ（図７）となる外部電極Ｔ２１と、コンデンサ電極Ｃｐ２４，Ｃｐ２７に電気的に接続され、出力端子Ｐｏ（図７）となる外部端子Ｔ２２と、グランド電極Ｇｐ２１，Ｇｐ２２に電気的に接続され、グランド端子となる外部端子Ｔ２３，Ｔ２４が形成される。なお、これらの端子Ｔ２１〜Ｔ２４は、スパッタリング法、真空蒸着法、塗布焼付等の方法によって形成される。
【００４６】
以上の構成により、受信モジュール２０は多層基板２３に図１に示した等価回路を備えた帯域阻止フィルタ２２を内蔵した構造となる。そして、ストリップライン電極ＳＴ２１，ＳＴ２２で帯域阻止フィルタ２２のインダクタ３，４（図１）を形成する。
【００４７】
また、第５の誘電体層２３５を挟んで互いに対向するコンデンサ電極Ｃｐ２１，Ｃｐ２３、コンデンサ電極Ｃｐ２２，Ｃｐ２４で帯域阻止フィルタ２２の直列結合コンデンサ５，６（図１）を形成する。
【００４８】
さらに、第６及び第７の誘電体層２３６，２３７を挟んで互いに対向するコンデンサ電極Ｃｐ２３，Ｃｐ２５，Ｃｐ２６、及びコンデンサ電極Ｃｐ２４，Ｃｐ２５，Ｃｐ２７で帯域阻止フィルタ２２の段間結合コンデンサ７（図１）を形成する。
【００４９】
図１０は、図９の受信モジュールの変形例の断面図である。受信モジュール２０ａは、図９の実施例の受信モジュール２０と比較して、低雑音増幅器２１を多層基板２３ａの表面に設けたキャビティ２４に搭載する点で異なる。
【００５０】
なお、キャビティ２４は、図８の第１の誘電体層２３１上にキャビティ２４が形成される箇所に開口部を設けた誘電体層（図示せず）をさらに積層することにより形成される。また、キャビティ２４は、低雑音増幅器２１が搭載された後、樹脂２５を充填することで封止される。
【００５１】
上述の実施例の受信モジュールによれば、帯域阻止フィルタと低雑音増幅器とを第１〜第９の誘電体層からなる多層基板に一体化しているため、帯域阻止フィルタと低雑音増幅器と間の各配線を積層体の内部に設けることができる。したがって、各配線での損失を低減できるため、良好な送信特性を備えた受信モジュールを得ることができる。
【００５２】
また、帯域阻止フィルタのインダクタを多層基板の内部に設けたストリップライン電極で構成し、帯域阻止フィルタの直列結合コンデンサ及び段間結合コンデンサを多層基板の内部に誘電体層を挟んで互いに対向して設けたコンデンサ電極で構成するため、帯域阻止フィルタの部品点数を低減することができる。したがって、帯域阻止フィルタと低雑音増幅器とからなる受信モジュールの低コスト化、小型化が可能である。
【００５３】
さらに、図１０の変形例では、低雑音増幅器を帯域阻止フィルタが内蔵された多層基板に設けられたキャビティに搭載するため、多層基板の表面に低雑音増幅器が飛び出すことがなくなる。したがって、低雑音増幅器が多層基板から剥がれる恐れが少なくなり、受信モジュールの信頼性が向上する。
【００５４】
図１１は、一般的な携帯無線機である携帯電話のＲＦブロック図である。図１１において、ＡＮＴはアンテナ、Ｒｘ，ＴｘはスイッチＳＷを介してアンテナＡＮＴに接続される受信回路及び送信回路、３１はスイッチＳＷ、受信回路Ｒｘ及び送信回路Ｔｘをカバーする筐体を示す。
【００５５】
この際、受信回路Ｒｘは、低雑音増幅器ＬＮＡ、帯域阻止フィルタＢＥＦ及びミキサＭＩＸを備え、送信回路Ｔｘは、高出力増幅器ＰＡ、帯域通過フィルタＢＰＦ及びミキサＭＩＸで構成される。また、受信回路ＲｘのミキサＭＩＸ及び送信回路ＴｘのミキサＭＩＸの一方の入力には局部信号を発生するシンセサイザＳＹＮが接続される。
【００５６】
そして、携帯電話の高周波回路部である受信回路Ｒｘの帯域阻止フィルタＢＥＦに図２の帯域阻止フィルタ１０、低雑音増幅器ＬＮＡ及び帯域阻止フィルタＢＰＦに図８に示す受信モジュール２０を用いるものである。
【００５７】
上述の実施例の携帯無線機によれば、良好な通過特性を備えた小型の帯域阻止フィルタや良好な送信特性を備えた小型の受信モジュールを用いるため、携帯無線機の送信特性の劣化を防止することができる。したがって、携帯無線器の小型化が実現するとともに、信頼性の向上が可能となる。
【００５８】
なお、上述の帯域阻止フィルタ及び受信モジュールの実施例では、誘電体層が酸化バリウム、酸化アルミニウム、シリカを主成分とするセラミックの場合について説明したが、比誘電率（εｒ）が１以上であれば何れの材料でもよく、例えば酸化マグネシウム、シリカを主成分とするセラミックあるいはフッ素系樹脂等でも同様の効果が得られる。
【００５９】
また、インダクタを構成するストリップライン電極、直列結合コンデンサ及び段間結合コンデンサを構成するコンデンサ電極が、２つのグランド電極で挟まれる場合について説明したが、少なくとも一方のグランド電極があれば同様の効果が得られる。
【００６０】
さらに、上述の帯域阻止フィルタの実施例では、図１のような等価回路の場合について説明したが、少なくとも段間結合コンデンサとノッチ回路とを備えていればよく、段間結合コンデンサと並列にインダクタが接続されたり、入出力端子と段間結合コンデンサとの間にコンデンサが接続された等価回路であってもよい。
【００６１】
また、上述の受信モジュールの変形例では、樹脂を充填することによりキャビティを封入する場合について説明したが、金属あるいはセラミックスからなるキャップによりキャビティを封入してもよい。この場合には、低雑音増幅器をベアチップの状態で搭載することやキャップ上に他の電子部品を搭載することが可能となり、その結果、受信モジュールのより低コスト化や受信モジュールのより小型化が達成できる。
【００６２】
【発明の効果】
請求項１の帯域阻止フィルタによれば、段間結合コンデンサとノッチ回路とを複数の誘電体層を積層してなる多層基板に一体化しているため、段間結合コンデンサ及びノッチ回路の各配線を積層体の内部に設けることができる。したがって、各配線での損失を低減できるため、良好な通過特性の帯域阻止フィルタを得ることができる。
【００６３】
請求項２の帯域阻止フィルタによれば、ノッチ回路のインダクタを多層基板の内部に設けたストリップライン電極で構成し、ノッチ回路の直列結合コンデンサ、及び段間結合コンデンサを多層基板の内部に誘電体層を挟んで互いに対向して設けたコンデンサ電極で構成するため、帯域阻止フィルタの部品点数を低減することができる。したがって、帯域阻止フィルタの低コスト化、小型化が可能である。
【００６４】
請求項３の受信モジュールによれば、帯域阻止フィルタと低雑音増幅器とを複数の誘電体層からなる多層基板に一体化しているため、帯域阻止フィルタと低雑音増幅器との間の各配線を積層体の内部に設けることができる。したがって、各配線での損失を低減できるため、良好な送信特性を備えた受信モジュールを得ることができる。
【００６５】
請求項４の受信モジュールによれば、帯域阻止フィルタのインダクタを多層基板の内部に設けたストリップライン電極で構成し、帯域阻止フィルタの直列結合コンデンサ及び段間結合コンデンサを多層基板の内部に誘電体層を挟んで互いに対向して設けたコンデンサ電極で構成するため、帯域阻止フィルタの部品点数を低減することができる。したがって、帯域阻止フィルタと低雑音増幅器とからなる受信モジュールの低コスト化、小型化が可能である。
【００６６】
請求項５の受信モジュールによれば、低雑音増幅器を帯域阻止フィルタが内蔵された多層基板に設けられたキャビティに搭載するため、多層基板の表面に低雑音増幅器が飛び出すことがなくなる。したがって、低雑音増幅器が多層基板から剥がれる恐れが少なくなり、受信モジュールの信頼性が向上する。
【００６７】
請求項６の携帯無線機によれば、良好な通過特性を備えた小型の帯域阻止フィルタを用いるため、携帯無線機の送信特性の劣化を防止することができる。したがって、携帯無線器の小型化が実現するとともに、信頼性の向上が可能となる。
【００６８】
請求項７の携帯無線機によれば、良好な送信特性を備えた小型の受信モジュールを用いるため、携帯無線機の送信特性の劣化を防止することができる。したがって、携帯無線器の小型化が実現するとともに、信頼性の向上が可能となる。
【図面の簡単な説明】
【図１】一般的な帯域阻止フィルタの等価回路図である。
【図２】本発明の帯域阻止フィルタに係る一実施例の分解斜視図である。
【図３】図２の帯域阻止フィルタの断面図である。
【図４】図２の帯域阻止フィルタの通過特性を示す図である。
【図５】図２の帯域阻止フィルタの変形例の断面図である。
【図６】図２の帯域阻止フィルタの別の変形例の断面図である。
【図７】一般的な受信モジュールのブロック図である。
【図８】本発明の受信モジュールに係る一実施例の分解斜視図である。
【図９】図８の受信モジュールの断面図である。
【図１０】図８の受信モジュールの変形例の断面図である。
【図１１】一般的な携帯電話機のＲＦブロック図である。
【図１２】従来の帯域阻止フィルタの分解斜視図である。
【符号の説明】
１０，１０ａ，１０ｂ，２２ 帯域阻止フィルタ
１１，１１ａ，１１ｂ，２３，２３ａ 多層基板
１１１〜１１８，２３１〜２３９ 誘電体層
３，４ インダクタ
５，６ 直列結合コンデンサ
７ 段間結合コンデンサ
８，９ ノッチ回路
２０ 受信モジュール
２１ 低雑音増幅器
２４ キャビティ
Ｃｐ１１〜Ｃｐ１７，Ｃｐ２１〜Ｃｐ２７ コンデンサ電極
ＳＴ１１，ＳＴ１２，ＳＴ２１，ＳＴ２２ ストリップライン電極
【発明の属する技術分野】
本発明は、帯域阻止フィルタ、受信モジュール及び携帯無線機に関し、特に、携帯電話、ページャなどにおいて電波の受信を行う高周波回路部に使用される帯域阻止フィルタ、受信モジュール及び携帯無線機に関する。
【０００２】
【従来の技術】
近年、各種の携帯無線機においては、損失を小さくするために各種のフィルタが使用されている。そして、そのようなフィルタの一つとして、特定の周波数帯域の高周波信号を積極的に取り除く特性を持った帯域阻止フィルタが知られている。
【０００３】
図１２は、従来の帯域阻止フィルタの分解斜視図である。帯域阻止フィルタ５０は入出力端子５１，５２、誘電体同軸共振器５３，５４、コンデンサ５５〜５７、シールドカバー５８、実装基板５９を備える。そして、コンデンサ５５，５６は誘電体同軸共振器５３，５４に直列接続され、コンデンサ５７は入出力端子５１，５２の間に接続される。これらが実装された実装基板５９には、外部回路との電磁干渉を防ぐためシールドカバー５８が被せられる。シールドカバー５８は天面と３方向の側面とを有し、誘電体同軸共振器５３，５４の短絡端部分を除く領域全体を覆う。シールドカバー５８の各側面は下縁を実装基板５９のグランドパターン６０にはんだ付けで固定し、誘電体同軸共振器５３，５４とは天面と側面とをはんだ付けして固定する。これにより、誘電体同軸共振器５３，５４の外部導体（図示せず）はグランドとなる。なお、シールドカバー５８には矩形状の調整用窓６１が設けられ、そこから調整棒を差し込んで誘電体同軸共振器の５３，５４の共振周波数などを調整する。
【０００４】
【発明が解決しようとする課題】
ところが、上記の従来の帯域阻止フィルタにおいては、例えば２段フィルタを構成するためには、２個の誘電体共振器と３個のコンデンサとが必要となるため、部品点数が多くなり、そのため、コストが高く、形状が大きくなるという問題があった。
【０００５】
また、ほぼ全体をシールドカバーで覆うため、部品としての高さは、実装基板の厚み、誘電体共振器の厚み、シールドカバーの厚み、固定のためのはんだの厚みの合計となり、帯域阻止フィルタの高さが高くなってしまうという問題もあった。
【０００６】
本発明は、このような問題点を解決するためになされたものであり、部品点数が少なく、低コスト化、小型化が可能である帯域阻止フィルタ、受信モジュール及び携帯無線機を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述する問題点を解決するため本発明の帯域阻止フィルタは、インダクタ及び直列結合コンデンサとを直列接続し、その一方端が接地された複数のノッチ回路と、前記複数のノッチ回路の他方端どうしを接続するように配置される少なくとも１つの段間結合コンデンサと、を複数の誘電体層を積層してなる多層基板に一体化して形成し、前記ノッチ回路のインダクタを前記多層基板の内部に設けたストリップラインで構成し、前記ノッチ回路の直列結合コンデンサ、及び前記段間結合コンデンサを前記多層基板の内部に前記誘電体層を挟んで互いに対向して設けた複数のコンデンサ電極で構成し、前記ストリップラインと前記コンデンサ電極とは異なる誘電体層上に形成され、前記多層基板の内部に前記ストリップラインと前記コンデンサ電極とを前記誘電体層の積層方向における上下方向から挟み込むようにグランド電極を配置し、前記複数のノッチ回路を構成する前記ストリップラインの一方端と、前記グランド電極のうち前記多層基板の積層方向における前記ストリップラインの上方に配置された前記グランド電極とは前記多層基板の内部に形成した異なるビアホール電極を介してそれぞれ接続され、前記ストリップラインと接続されたグランド電極は前記多層基板の側面に形成された外部端子と接続され、前記多層基板の側面に形成された外部端子は前記多層基板の底面に形成された外部端子とさらに接続され、前記多層基板の底面に形成された外部端子と前記多層基板が実装される回路基板の主面に形成された外部グランド電極とを接続することにより前記ノッチ回路で形成される減衰極とは別の減衰極を形成することを特徴とする。
【０００９】
本発明の受信モジュールは、インダクタ及び直列結合コンデンサとを直列接続し、その一方端が接地された複数のノッチ回路と、前記複数のノッチ回路の他方端どうしを接続するように配置される少なくとも１つの段間結合コンデンサとを備える帯域阻止フィルタと、該帯域阻止フィルタに接続される低雑音増幅器とを複数の誘電体層を積層してなる多層基板に一体化して形成し、前記ノッチ回路のインダクタを前記多層基板の内部に設けたストリップラインで構成し、前記ノッチ回路の直列結合コンデンサ、及び前記段間結合コンデンサを前記多層基板の内部に前記誘電体層を挟んで互いに対向して設けた複数のコンデンサ電極で構成し、前記ストリップラインと前記コンデンサ電極とは異なる誘電体層上に形成され、前記多層基板の内部に前記ストリップラインと前記コンデンサ電極とを前記誘電体層の積層方向における上下方向から挟み込むようにグランド電極を配置し、前記複数のノッチ回路を構成する前記ストリップラインの一方端と、前記グランド電極のうち前記多層基板の積層方向における前記ストリップラインの上方に配置された前記グランド電極とは前記多層基板の内部に形成した異なるビアホール電極を介してそれぞれ接続され、前記ストリップラインと接続されたグランド電極は前記多層基板の側面に形成された外部端子と接続され、前記多層基板の側面に形成された外部端子は前記多層基板の底面に形成された外部端子とさらに接続され、前記多層基板の底面に形成された外部端子と前記多層基板が実装される回路基板の主面に形成された外部グランド電極とを接続することにより前記ノッチ回路で形成される減衰極とは別の減衰極を形成することを特徴とする。
【００１１】
また、前記低雑音増幅器を前記多層基板に設けたキャビティ内に搭載することを特徴とする。
【００１２】
本発明の携帯無線機は、上述の帯域阻止フィルタを用いることを特徴とする。
【００１３】
また、上述の受信モジュールを用いることを特徴とする。
【００１４】
本発明の帯域阻止フィルタによれば、段間結合コンデンサ及びノッチ回路を複数の誘電体層を積層してなる多層基板に一体化するため、段間結合コンデンサ及びノッチ回路の各配線を積層体の内部に設けることができ、その結果、各配線での損失を低減できる。
【００１５】
本発明の受信モジュールによれば、段間結合コンデンサ及びノッチ回路からなる帯域阻止フィルタと、低雑音増幅器とを複数の誘電体層を積層してなる多層基板に一体化するため、段間結合コンデンサ、ノッチ回路及び低雑音増幅器の各配線を積層体の内部に設けることができ、その結果、各配線での損失を低減できる。
【００１６】
本発明の携帯無線機によれば、良好な通過特性を備えた帯域阻止フィルタや良好な送信特性を備えた受信モジュールを用いるため、携帯無線機の送信特性の劣化を防止することができる。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を説明する。
図１は、一般的な帯域阻止フィルタの等価回路図である。図１において、１，２は入出力端子、３，４はインダクタ、５，６は直列結合コンデンサ、７は段間結合コンデンサを示す。
【００１８】
以下、この帯域阻止フィルタの動作について説明する。インダクタ３，４と直列結合コンデンサ５，６とはそれぞれ直列接続され、直列共振特性を備える１段のノッチ回路８，９を構成する。ノッチ回路８，９は段間結合コンデンサ７で縦続接続されており、ノッチ回路８，９の直列共振周波数で伝達特性に大きな減衰量を示す。また、ノッチ回路８，９の並列共振周波数ではノッチ回路８，９のインピーダンスが無限大になるため、段間結合コンデンサ７で縦続接続されて帯域通過特性を示す。
【００１９】
図２及び図３は、本発明の帯域阻止フィルタに係る一実施例の分解斜視図及び断面図である。帯域阻止フィルタ１０は、第１〜第８の誘電体層１１１〜１１８からなる多層基板１１を備える。
【００２０】
第２及び第８の誘電体層１１２，１１８の上面にはグランド電極Ｇｐ１１，Ｇｐ１２が形成される。また、第３の誘電体層１１３の上面にはストリップライン電極ＳＴ１１，ＳＴ１２が形成される。
【００２１】
さらに、第４の誘電体層１１４の上面にはコンデンサ電極Ｃｐ１１，Ｃｐ１２が形成される。また、第５の誘電体層１１５の上面にはコンデンサ電極Ｃｐ１３，Ｃｐ１４が形成される。
【００２２】
さらに、第６の誘電体層１１６の上面にはコンデンサ電極Ｃｐ１５が形成される。また、第７の誘電体層１１７の上面にはコンデンサ電極Ｃｐ１６，Ｃｐ１７が形成される。さらに、第２及び第３の誘電体層１１２，１１３には、各誘電体層１１２，１１３を貫通するようにビアホール電極Ｖｈ１が形成される。
【００２３】
なお、第１〜第８の誘電体層１１１〜１１８は、例えば、８５０℃〜１０００℃の温度で焼成可能な酸化バリウム、酸化アルミニウム、シリカを主成分とする誘電体セラミックスを結合剤等とともに混練したものをシート状にしたものである。
【００２４】
また、ストリップライン電極ＳＴ１１，ＳＴ１２、コンデンサ電極Ｃｐ１１〜Ｃｐ１７及びグランド電極Ｇｐ１１，Ｇｐ１２は、Ａｇ，Ｐｄ，Ａｇ−Ｐｄ，Ｃｕ等からなり、第２〜第８の誘電体層１１２〜１１８の表面に、周知の印刷法、スパッタリング法、真空蒸着法等の方法によって形成される。
【００２５】
これらの第１〜第８の誘電体層１１１〜１１８が積み重ねられ、一体的に焼結されることにより、多層基板１１となる。そして、グランド電極Ｇｐ１１とストリップライン電極ＳＴ１１，ＳＴ１２、及びストリップライン電極ＳＴ１１，ＳＴ１２とコンデンサ電極Ｃｐ１１，Ｃｐ１２とはそれぞれ多層基板１１の内部にてビアホール電極Ｖｈ１で接続される。
【００２６】
また、多層基板１１の側面及び表裏面には、コンデンサ電極Ｃｐ１３，Ｃｐ１６に電気的に接続され、入力端子１（図１）となる外部端子Ｔ１１と、コンデンサ電極Ｃｐ１４，Ｃｐ１７に電気的に接続され、出力端子２（図１）となる外部端子Ｔ１２と、グランド電極Ｇｐ１１，Ｇｐ１２に電気的に接続され、グランド端子となる外部端子Ｔ１３，Ｔ１４が形成される。なお、これらの端子Ｔ１１〜Ｔ１４は、スパッタリング法、真空蒸着法、塗布焼付等の方法によって形成される。
【００２７】
以上の構成を備えた帯域阻止フィルタ１０において、ストリップライン電極ＳＴ１１，ＳＴ１２でインダクタ３，４（図１）を形成する。また、第４の誘電体層１１４を挟んで互いに対向するコンデンサ電極Ｃｐ１１，Ｃｐ１３、コンデンサ電極Ｃｐ１２，Ｃｐ１４で直列結合コンデンサ５，６（図１）を形成する。
【００２８】
さらに、第５及び第６の誘電体層１１５，１１６を挟んで互いに対向するコンデンサ電極Ｃｐ１３，Ｃｐ１５，Ｃｐ１６、及びコンデンサ電極Ｃｐ１４，Ｃｐ１５，Ｃｐ１７で段間結合コンデンサ７（図１）を形成する。また、外部端子Ｔ１１は入力端子１（図１）となり、外部端子Ｔ１２は出力端子２（図１）となる。
【００２９】
図４は、図２の帯域阻止フィルタの通過特性を示す図である。この図から、１．８ＧＨｚ付近に減衰極が発生し、−２０（ｄＢ）以下を示す帯域幅は約３００（ＭＨｚ）であることが解る。
【００３０】
図５は、図２の帯域阻止フィルタの変形例の断面図である。帯域阻止フィルタ１０ａは、図２の実施例の帯域阻止フィルタ１０と比較して、インダクタ３，４（図１）をチップインダクタＬ１，Ｌ２で構成し、多層基板１１ａの表面に搭載する点で異なる。なお、チップインダクタＬ１，Ｌ２と多層基板１１ａの内部のコンデンサ電極Ｃｐ１１，Ｃｐ１２とは多層基板１１ａの内部にてビアホール電極Ｖｈ１ａで接続される。
【００３１】
図６は、図２の帯域阻止フィルタの別の変形例の断面図である。帯域阻止フィルタ１０ｂは、図２の実施例の帯域阻止フィルタ１０と比較して、直列結合コンデンサ５，６（図１）をチップコンデンサＣ１，Ｃ２で構成し、多層基板１１ｂの表面に搭載する点で異なる。なお、多層基板１１ｂ上のチップコンデンサＣ１，Ｃ２と多層基板１１ａの内部のストリップライン電極ＳＴ１１，ＳＴ１２とは多層基板１１ｂの内部にてビアホール電極Ｖｈ１ｂで接続される。
【００３２】
上述の実施例の帯域阻止フィルタによれば、段間結合コンデンサとノッチ回路とを第１〜第８の誘電体層を積層してなる多層基板に一体化しているため、段間結合コンデンサ及びノッチ回路の各配線を積層体の内部に設けることができる。したがって、各配線での損失を低減できるため、良好な通過特性の帯域阻止フィルタを得ることができる。
【００３３】
また、ノッチ回路のインダクタを多層基板の内部に設けたストリップライン電極で構成し、ノッチ回路の直列結合コンデンサ、及び段間結合コンデンサを多層基板の内部に誘電体層を挟んで互いに対向して設けたコンデンサ電極で構成するため、帯域阻止フィルタの部品点数を低減することができる。したがって、帯域阻止フィルタの低コスト化、小型化が可能である。
【００３４】
さらに、図５の変形例では、ノッチ回路を構成するインダクタを高Ｑのチップインダクタで構成し、それらを多層基板上に搭載するため、減衰特性に優れ、かつ低挿入損失の帯域阻止フィルタを得ることが可能となる。
【００３５】
また、図６の変形例では、ノッチ回路を構成する直列結合コンデンサをチップコンデンサで構成し、それらを多層基板上に搭載するため、多層基板の内部にコンデンサ電極を形成する必要がなくなる。その結果、多層基板の高さを高くすることなくストリップライン電極の上下の誘電体層の厚みを厚くすることができ、ストリップライン電極を高Ｑのインダクタにできるため、減衰特性に優れ、かつ低挿入損失の帯域阻止フィルタを得ることが可能となる。
【００３６】
図７は、一般的な受信モジュールのブロック図である。図７において、Ｐｉ，Ｐｏは入出力端子、２１は低雑音増幅器、２２は帯域阻止フィルタを示し、低雑音増幅器２１の後段に帯域阻止フィルタ２２が接続される。
【００３７】
図８及び図９は、本発明の受信モジュールに係る一実施例の分解斜視図及び断面図である。受信モジュール２０は、第１〜第９の誘電体層２３１〜２３９からなる多層基板２３を備え、その多層基板２３に帯域阻止フィルタ２２（図７）が内蔵され、その多層基板２３上に低雑音増幅器２１が搭載される。
【００３８】
第１の誘電体層２３１の上面には低雑音増幅器２１を多層基板２３上に搭載するためのランドＬａが形成される。また、第２の誘電体層２３２の上面には配線ラインＬｉが形成される。
【００３９】
さらに、第３及び第９の誘電体層２３３，２３９の上面にはグランド電極Ｇｐ２１，Ｇｐ２２が形成される。また、第４の誘電体層２３４の上面にはストリップライン電極ＳＴ２１，ＳＴ２２が形成される。さらに、第５の誘電体層２３５の上面にはコンデンサ電極Ｃｐ２１，Ｃｐ２２が形成される。
【００４０】
また、第６の誘電体層２３６の上面にはコンデンサ電極Ｃｐ２３，Ｃｐ２４が形成される。さらに、第７の誘電体層２３７の上面にはコンデンサ電極Ｃｐ２５が形成される。また、第８の誘電体層２３８の上面にはコンデンサ電極Ｃｐ２６，Ｃｐ２７が形成される。さらに、第１〜第７の誘電体層２３１〜２３７には各誘電体層２３１〜２３７を貫通するようにビアホール電極Ｖｈ２が形成される。
【００４１】
なお、第１〜第９の誘電体層２３１〜２３９は、例えば、８５０℃〜１０００℃の温度で焼成可能な酸化バリウム、酸化アルミニウム、シリカを主成分とする誘電体セラミックスを結合剤等とともに混練したものをシート状にしたものである。
【００４２】
また、ストリップライン電極ＳＴ２１，ＳＴ２２、コンデンサ電極Ｃｐ２１〜Ｃｐ２７、グランド電極Ｇｐ２１，Ｇｐ２２、ランドＬａ及び配線ラインＬｉは、Ａｇ，Ｐｄ，Ａｇ−Ｐｄ，Ｃｕ等からなり、第１〜第９の誘電体層２３１〜２３９の表面に、周知の印刷法、スパッタリング法、真空蒸着法等の方法によって形成される。
【００４３】
これらの第１〜第９の誘電体層２３１〜２３９が積み重ねられ、一体的に焼結されることにより、多層基板２３となる。そして、グランド電極Ｇｐ２１とストリップライン電極ＳＴ２１，ＳＴ２２、及びストリップライン電極ＳＴ２１，ＳＴ２２とコンデンサ電極Ｃｐ２１，Ｃｐ２２とはそれぞれ多層基板２３の内部にてビアホール電極Ｖｈ２で接続される。
【００４４】
また、コンデンサ電極Ｃｐ２３，Ｃｐ２６とランドＬａとは多層基板２３の内部にてビアホール電極Ｖｈ２及び配線ラインＬｉで接続される。
【００４５】
さらに、多層基板２３の側面及び表裏面には、低雑音増幅器２１に電気的に接続され、入力端子Ｐｉ（図７）となる外部電極Ｔ２１と、コンデンサ電極Ｃｐ２４，Ｃｐ２７に電気的に接続され、出力端子Ｐｏ（図７）となる外部端子Ｔ２２と、グランド電極Ｇｐ２１，Ｇｐ２２に電気的に接続され、グランド端子となる外部端子Ｔ２３，Ｔ２４が形成される。なお、これらの端子Ｔ２１〜Ｔ２４は、スパッタリング法、真空蒸着法、塗布焼付等の方法によって形成される。
【００４６】
以上の構成により、受信モジュール２０は多層基板２３に図１に示した等価回路を備えた帯域阻止フィルタ２２を内蔵した構造となる。そして、ストリップライン電極ＳＴ２１，ＳＴ２２で帯域阻止フィルタ２２のインダクタ３，４（図１）を形成する。
【００４７】
また、第５の誘電体層２３５を挟んで互いに対向するコンデンサ電極Ｃｐ２１，Ｃｐ２３、コンデンサ電極Ｃｐ２２，Ｃｐ２４で帯域阻止フィルタ２２の直列結合コンデンサ５，６（図１）を形成する。
【００４８】
さらに、第６及び第７の誘電体層２３６，２３７を挟んで互いに対向するコンデンサ電極Ｃｐ２３，Ｃｐ２５，Ｃｐ２６、及びコンデンサ電極Ｃｐ２４，Ｃｐ２５，Ｃｐ２７で帯域阻止フィルタ２２の段間結合コンデンサ７（図１）を形成する。
【００４９】
図１０は、図９の受信モジュールの変形例の断面図である。受信モジュール２０ａは、図９の実施例の受信モジュール２０と比較して、低雑音増幅器２１を多層基板２３ａの表面に設けたキャビティ２４に搭載する点で異なる。
【００５０】
なお、キャビティ２４は、図８の第１の誘電体層２３１上にキャビティ２４が形成される箇所に開口部を設けた誘電体層（図示せず）をさらに積層することにより形成される。また、キャビティ２４は、低雑音増幅器２１が搭載された後、樹脂２５を充填することで封止される。
【００５１】
上述の実施例の受信モジュールによれば、帯域阻止フィルタと低雑音増幅器とを第１〜第９の誘電体層からなる多層基板に一体化しているため、帯域阻止フィルタと低雑音増幅器と間の各配線を積層体の内部に設けることができる。したがって、各配線での損失を低減できるため、良好な送信特性を備えた受信モジュールを得ることができる。
【００５２】
また、帯域阻止フィルタのインダクタを多層基板の内部に設けたストリップライン電極で構成し、帯域阻止フィルタの直列結合コンデンサ及び段間結合コンデンサを多層基板の内部に誘電体層を挟んで互いに対向して設けたコンデンサ電極で構成するため、帯域阻止フィルタの部品点数を低減することができる。したがって、帯域阻止フィルタと低雑音増幅器とからなる受信モジュールの低コスト化、小型化が可能である。
【００５３】
さらに、図１０の変形例では、低雑音増幅器を帯域阻止フィルタが内蔵された多層基板に設けられたキャビティに搭載するため、多層基板の表面に低雑音増幅器が飛び出すことがなくなる。したがって、低雑音増幅器が多層基板から剥がれる恐れが少なくなり、受信モジュールの信頼性が向上する。
【００５４】
図１１は、一般的な携帯無線機である携帯電話のＲＦブロック図である。図１１において、ＡＮＴはアンテナ、Ｒｘ，ＴｘはスイッチＳＷを介してアンテナＡＮＴに接続される受信回路及び送信回路、３１はスイッチＳＷ、受信回路Ｒｘ及び送信回路Ｔｘをカバーする筐体を示す。
【００５５】
この際、受信回路Ｒｘは、低雑音増幅器ＬＮＡ、帯域阻止フィルタＢＥＦ及びミキサＭＩＸを備え、送信回路Ｔｘは、高出力増幅器ＰＡ、帯域通過フィルタＢＰＦ及びミキサＭＩＸで構成される。また、受信回路ＲｘのミキサＭＩＸ及び送信回路ＴｘのミキサＭＩＸの一方の入力には局部信号を発生するシンセサイザＳＹＮが接続される。
【００５６】
そして、携帯電話の高周波回路部である受信回路Ｒｘの帯域阻止フィルタＢＥＦに図２の帯域阻止フィルタ１０、低雑音増幅器ＬＮＡ及び帯域阻止フィルタＢＰＦに図８に示す受信モジュール２０を用いるものである。
【００５７】
上述の実施例の携帯無線機によれば、良好な通過特性を備えた小型の帯域阻止フィルタや良好な送信特性を備えた小型の受信モジュールを用いるため、携帯無線機の送信特性の劣化を防止することができる。したがって、携帯無線器の小型化が実現するとともに、信頼性の向上が可能となる。
【００５８】
なお、上述の帯域阻止フィルタ及び受信モジュールの実施例では、誘電体層が酸化バリウム、酸化アルミニウム、シリカを主成分とするセラミックの場合について説明したが、比誘電率（εｒ）が１以上であれば何れの材料でもよく、例えば酸化マグネシウム、シリカを主成分とするセラミックあるいはフッ素系樹脂等でも同様の効果が得られる。
【００５９】
また、インダクタを構成するストリップライン電極、直列結合コンデンサ及び段間結合コンデンサを構成するコンデンサ電極が、２つのグランド電極で挟まれる場合について説明したが、少なくとも一方のグランド電極があれば同様の効果が得られる。
【００６０】
さらに、上述の帯域阻止フィルタの実施例では、図１のような等価回路の場合について説明したが、少なくとも段間結合コンデンサとノッチ回路とを備えていればよく、段間結合コンデンサと並列にインダクタが接続されたり、入出力端子と段間結合コンデンサとの間にコンデンサが接続された等価回路であってもよい。
【００６１】
また、上述の受信モジュールの変形例では、樹脂を充填することによりキャビティを封入する場合について説明したが、金属あるいはセラミックスからなるキャップによりキャビティを封入してもよい。この場合には、低雑音増幅器をベアチップの状態で搭載することやキャップ上に他の電子部品を搭載することが可能となり、その結果、受信モジュールのより低コスト化や受信モジュールのより小型化が達成できる。
【００６２】
【発明の効果】
請求項１の帯域阻止フィルタによれば、段間結合コンデンサとノッチ回路とを複数の誘電体層を積層してなる多層基板に一体化しているため、段間結合コンデンサ及びノッチ回路の各配線を積層体の内部に設けることができる。したがって、各配線での損失を低減できるため、良好な通過特性の帯域阻止フィルタを得ることができる。
【００６３】
請求項２の帯域阻止フィルタによれば、ノッチ回路のインダクタを多層基板の内部に設けたストリップライン電極で構成し、ノッチ回路の直列結合コンデンサ、及び段間結合コンデンサを多層基板の内部に誘電体層を挟んで互いに対向して設けたコンデンサ電極で構成するため、帯域阻止フィルタの部品点数を低減することができる。したがって、帯域阻止フィルタの低コスト化、小型化が可能である。
【００６４】
請求項３の受信モジュールによれば、帯域阻止フィルタと低雑音増幅器とを複数の誘電体層からなる多層基板に一体化しているため、帯域阻止フィルタと低雑音増幅器との間の各配線を積層体の内部に設けることができる。したがって、各配線での損失を低減できるため、良好な送信特性を備えた受信モジュールを得ることができる。
【００６５】
請求項４の受信モジュールによれば、帯域阻止フィルタのインダクタを多層基板の内部に設けたストリップライン電極で構成し、帯域阻止フィルタの直列結合コンデンサ及び段間結合コンデンサを多層基板の内部に誘電体層を挟んで互いに対向して設けたコンデンサ電極で構成するため、帯域阻止フィルタの部品点数を低減することができる。したがって、帯域阻止フィルタと低雑音増幅器とからなる受信モジュールの低コスト化、小型化が可能である。
【００６６】
請求項５の受信モジュールによれば、低雑音増幅器を帯域阻止フィルタが内蔵された多層基板に設けられたキャビティに搭載するため、多層基板の表面に低雑音増幅器が飛び出すことがなくなる。したがって、低雑音増幅器が多層基板から剥がれる恐れが少なくなり、受信モジュールの信頼性が向上する。
【００６７】
請求項６の携帯無線機によれば、良好な通過特性を備えた小型の帯域阻止フィルタを用いるため、携帯無線機の送信特性の劣化を防止することができる。したがって、携帯無線器の小型化が実現するとともに、信頼性の向上が可能となる。
【００６８】
請求項７の携帯無線機によれば、良好な送信特性を備えた小型の受信モジュールを用いるため、携帯無線機の送信特性の劣化を防止することができる。したがって、携帯無線器の小型化が実現するとともに、信頼性の向上が可能となる。
【図面の簡単な説明】
【図１】一般的な帯域阻止フィルタの等価回路図である。
【図２】本発明の帯域阻止フィルタに係る一実施例の分解斜視図である。
【図３】図２の帯域阻止フィルタの断面図である。
【図４】図２の帯域阻止フィルタの通過特性を示す図である。
【図５】図２の帯域阻止フィルタの変形例の断面図である。
【図６】図２の帯域阻止フィルタの別の変形例の断面図である。
【図７】一般的な受信モジュールのブロック図である。
【図８】本発明の受信モジュールに係る一実施例の分解斜視図である。
【図９】図８の受信モジュールの断面図である。
【図１０】図８の受信モジュールの変形例の断面図である。
【図１１】一般的な携帯電話機のＲＦブロック図である。
【図１２】従来の帯域阻止フィルタの分解斜視図である。
【符号の説明】
１０，１０ａ，１０ｂ，２２ 帯域阻止フィルタ
１１，１１ａ，１１ｂ，２３，２３ａ 多層基板
１１１〜１１８，２３１〜２３９ 誘電体層
３，４ インダクタ
５，６ 直列結合コンデンサ
７ 段間結合コンデンサ
８，９ ノッチ回路
２０ 受信モジュール
２１ 低雑音増幅器
２４ キャビティ
Ｃｐ１１〜Ｃｐ１７，Ｃｐ２１〜Ｃｐ２７ コンデンサ電極
ＳＴ１１，ＳＴ１２，ＳＴ２１，ＳＴ２２ ストリップライン電極
Claims (5)
- インダクタ及び直列結合コンデンサとを直列接続し、その一方端が接地された複数のノッチ回路と、前記複数のノッチ回路の他方端どうしを接続するように配置される少なくとも１つの段間結合コンデンサと、を複数の誘電体層を積層してなる多層基板に一体化して形成し、前記ノッチ回路のインダクタを前記多層基板の内部に設けたストリップラインで構成し、前記ノッチ回路の直列結合コンデンサ、及び前記段間結合コンデンサを前記多層基板の内部に前記誘電体層を挟んで互いに対向して設けた複数のコンデンサ電極で構成し、前記ストリップラインと前記コンデンサ電極とは異なる誘電体層上に形成され、前記多層基板の内部に前記ストリップラインと前記コンデンサ電極とを前記誘電体層の積層方向における上下方向から挟み込むようにグランド電極を配置し、前記複数のノッチ回路を構成する前記ストリップラインの一方端と、前記グランド電極のうち前記多層基板の積層方向における前記ストリップラインの上方に配置された前記グランド電極とは前記多層基板の内部に形成した異なるビアホール電極を介してそれぞれ接続され、前記ストリップラインと接続されたグランド電極は前記多層基板の側面に形成された外部端子と接続され、前記多層基板の側面に形成された外部端子は前記多層基板の底面に形成された外部端子とさらに接続され、前記多層基板の底面に形成された外部端子と前記多層基板が実装される回路基板の主面に形成された外部グランド電極とを接続することにより前記ノッチ回路で形成される減衰極とは別の減衰極を形成することを特徴とする帯域阻止フィルタ。
- インダクタ及び直列結合コンデンサとを直列接続し、その一方端が接地された複数のノッチ回路と、前記複数のノッチ回路の他方端どうしを接続するように配置される少なくとも１つの段間結合コンデンサとを備える帯域阻止フィルタと、該帯域阻止フィルタに接続される低雑音増幅器とを複数の誘電体層を積層してなる多層基板に一体化して形成し、前記ノッチ回路のインダクタを前記多層基板の内部に設けたストリップラインで構成し、前記ノッチ回路の直列結合コンデンサ、及び前記段間結合コンデンサを前記多層基板の内部に前記誘電体層を挟んで互いに対向して設けた複数のコンデンサ電極で構成し、前記ストリップラインと前記コンデンサ電極とは異なる誘電体層上に形成され、前記多層基板の内部に前記ストリップラインと前記コンデンサ電極とを前記誘電体層の積層方向における上下方向から挟み込むようにグランド電極を配置し、前記複数のノッチ回路を構成する前記ストリップラインの一方端と、前記グランド電極のうち前記多層基板の積層方向における前記ストリップラインの上方に配置された前記グランド電極とは前記多層基板の内部に形成した異なるビアホール電極を介してそれぞれ接続され、前記ストリップラインと接続されたグランド電極は前記多層基板の側面に形成された外部端子と接続され、前記多層基板の側面に形成された外部端子は前記多層基板の底面に形成された外部端子とさらに接続され、前記多層基板の底面に形成された外部端子と前記多層基板が実装される回路基板の主面に形成された外部グランド電極とを接続することにより前記ノッチ回路で形成される減衰極とは別の減衰極を形成することを特徴とする受信モジュール。
- 前記低雑音増幅器を前記多層基板に設けたキャビティ内に搭載することを特徴とする請求項２に記載の受信モジュール。
- 請求項１に記載の帯域阻止フィルタを用いることを特徴とする携帯無線機。
- 請求項２あるいは請求項３に記載の受信モジュールを用いることを特徴とする携帯無線機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14018099A JP4329158B2 (ja) | 1999-05-20 | 1999-05-20 | 帯域阻止フィルタ、受信モジュール及び携帯無線機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14018099A JP4329158B2 (ja) | 1999-05-20 | 1999-05-20 | 帯域阻止フィルタ、受信モジュール及び携帯無線機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332638A JP2000332638A (ja) | 2000-11-30 |
| JP4329158B2 true JP4329158B2 (ja) | 2009-09-09 |
Family
ID=15262767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14018099A Expired - Lifetime JP4329158B2 (ja) | 1999-05-20 | 1999-05-20 | 帯域阻止フィルタ、受信モジュール及び携帯無線機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4329158B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280862A (ja) * | 2001-03-19 | 2002-09-27 | Murata Mfg Co Ltd | 複合型ｌｃフィルタ回路及び複合型ｌｃフィルタ部品 |
| JPWO2006085465A1 (ja) * | 2005-02-10 | 2008-06-26 | 株式会社村田製作所 | Ｌｃフィルタ複合モジュール |
| JP2007128939A (ja) * | 2005-11-01 | 2007-05-24 | Taiyo Yuden Co Ltd | 高周波モジュール |
| CN102647167B (zh) | 2006-04-14 | 2015-03-25 | 株式会社村田制作所 | 分层带通滤波器 |
| US7671706B2 (en) | 2006-04-14 | 2010-03-02 | Murata Manufacturing Co., Ltd | High frequency multilayer bandpass filter |
| JP2008167157A (ja) * | 2006-12-28 | 2008-07-17 | Toko Inc | ハイパスフィルタ |
| JP4670853B2 (ja) * | 2007-10-16 | 2011-04-13 | 三菱電機株式会社 | 送受信モジュール |
| TWI398984B (zh) * | 2008-05-23 | 2013-06-11 | Murata Manufacturing Co | Laminated bandpass filter |
| CN102549690B (zh) * | 2010-03-18 | 2014-10-29 | 株式会社村田制作所 | 高频层叠元器件及层叠型高频滤波器 |
| JP2016106446A (ja) * | 2013-03-28 | 2016-06-16 | 株式会社村田製作所 | バンドパスフィルタ |
| JP2016106445A (ja) * | 2013-03-28 | 2016-06-16 | 株式会社村田製作所 | Ｌｃフィルタ素体およびｌｃフィルタ |
-
1999
- 1999-05-20 JP JP14018099A patent/JP4329158B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000332638A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930004491B1 (ko) | 표면 장착형 유전체 블록 필터와 무선 송수신기 듀플렉서 | |
| JP5175260B2 (ja) | 液晶性ポリマー及び多層ポリマーベースの無線周波／無線マルチバンド用途の受動信号処理コンポーネント | |
| JP3487692B2 (ja) | 分波器 | |
| JP3245159B2 (ja) | 表面実装接続部および伝送零点を有するモノリシック・セラミック・フィルタまたは送受切り替え器 | |
| JP4400853B2 (ja) | ローパスフィルタ内蔵配線基板 | |
| US20030043759A1 (en) | LC filter circuit, laminated LC composite component, multiplexer, and radio communication device | |
| JPH1032521A (ja) | デュプレクサ | |
| JP4329158B2 (ja) | 帯域阻止フィルタ、受信モジュール及び携帯無線機 | |
| US6525626B2 (en) | Duplexer and mobile communication device using the same | |
| JPH10290108A (ja) | 方向性結合器 | |
| JP3223848B2 (ja) | 高周波部品 | |
| US10778261B2 (en) | Electronic device including radio frequency (RF) filter module with stacked coaxial resonators and related methods | |
| US6531933B2 (en) | Filter unit having two attenuation poles | |
| JPH10294634A (ja) | フィルタ | |
| US5977848A (en) | Polar dielectric filter and dielectric duplexer incorporating same | |
| JP3482090B2 (ja) | 積層型フィルタ | |
| JP2000307452A (ja) | 高周波複合部品及びそれを用いた携帯無線機 | |
| US6504452B2 (en) | Low-pass filter and mobile communication device using the same | |
| JP2001024463A (ja) | 帯域阻止フィルタ、受信モジュール及び携帯無線機 | |
| JP2000357932A (ja) | 帯域阻止フィルタ、受信モジュール及び携帯無線機 | |
| JP3464820B2 (ja) | 誘電体積層共振器および誘電体フィルタ | |
| CN111525219B (zh) | 可调带阻滤波器 | |
| JP3848542B2 (ja) | 帯域通過フィルタ | |
| US6429753B1 (en) | High-frequency filter, complex electronic component using the same, and portable radio apparatus using the same | |
| JP3676885B2 (ja) | チップ型積層フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080812 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081210 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |