JP5598548B2 - 積層帯域通過フィルタ - Google Patents

Description

本発明はループ状のインダクタとキャパシタ電極とで構成される複数の共振器を備えた積層フィルタに関する発明である。

従来、小型・低廉化に適した高周波の帯域通過フィルタは誘電体層と電極層とを積層した積層体内に複数のＬＣ共振器を設けることによって構成されている。
このような積層帯域通過フィルタとして特許文献１，２が開示されている。

特許文献１には、その図１に表れているように一段目と三段目の共振器を容量結合させるための飛び結合用キャパシタＣ３で飛び結合させた三段の積層型フィルタが開示されている。そして特許文献１の図３に表れているように飛び結合用キャパシタＣ３はインダクタＬ１を構成する電極パターン１５１およびインダクタＬ３を構成する電極パターン１５３に電極パターン１６１が対向することで構成されている。

しかし、特許文献１の構成では電極パターン１６１が、インダクタＬ２を構成する電極パターン１５２にも対向しているため、電極パターン１６１と電極パターン１５２との間で不要な寄生容量が発生する。このため、フィルタのＱが劣化して減衰特性が悪くなるという問題があった。

これに対して、特許文献２には、飛び結合用キャパシタの電極パターンと、この飛び結合用キャパシタの電極パターンには結合させないＬＣ並列共振器の容量電極パターンとの間の寄生容量を減らす構成が開示されている。

ここで、特許文献２に開示されている一つの積層帯域通過フィルタの構成を図１に示す。図１に示す積層帯域通過フィルタは、接地電極形成層６０１、キャパシタ電極形成層３０２、入出力電極形成層３０３、線路電極形成層３０４、および外層３０５で積層体が構成されている。入出力電極形成層３０３には入出力電極６２１，６２２とともに入出力間キャパシタ電極（飛び結合用キャパシタの電極パターン）１６０が形成されている。この入出力間キャパシタ電極１６０は２つの入出力電極６２１，６２２との間に容量を生じさせることによって、入出力電極６２１−６２２間を容量結合させる。キャパシタ電極形成層３０２のキャパシタ電極３１１，３１２，３１３は接地電極３０９に対向する。

入出力間キャパシタ電極（飛び結合用キャパシタの電極パターン）１６０と二段目の共振器のキャビティ電極３１２との間の寄生容量を減らすために、一段目および三段目の共振器のキャパシタ電極に対して二段目の共振器のキャパシタ電極が積層体の面方向にずれた位置に配置されている。

特開２００６−０６７２２１号公報 国際公開ＷＯ２００７−１１９３５６号

図１に示されるような構造によれば、ループ型のインダクタを備えることにより、ＬＣ並列共振器のＱ特性が向上し、フィルタの減衰特性が改善されるという効果がある。
また、図１に示されるような構造によれば、誘電体層の積層方向から透視して二段目の共振器のキャパシタ電極が飛び結合用のキャパシタ電極に重ならないため、その間の寄生容量を減らすことができる。

しかしながら、特許文献２に示されている構造では、三段以上のＬＣ並列共振器を含む場合に、すべてのＬＣ並列共振器のループ面が平行になるように、ＬＣ並列共振器を一列に配置していた。このため、各ＬＣ並列共振器のインダクタ電極は隣接するＬＣ並列共振器のインダクタ電極との間で電磁結合の調整ができるものの、入力段のＬＣ並列共振器のインダクタ電極と出力段のＬＣ並列共振器のインダクタ電極との間の電磁結合については、その調整（設定）が殆どできないという問題があった。このため、フィルタの減衰特性（特に減衰極の位置および帯域）の調整（設定）自由度が低いという問題があった。

本発明は、入力段のＬＣ並列共振器のインダクタ電極と出力段のＬＣ並列共振器のインダクタ電極との間の電磁結合を容易に設定できるようにして、フィルタの減衰特性を自由に定められるようにした積層帯域通過フィルタを提供することを目的としている。

本出願の積層帯域通過フィルタは、
（１）複数の誘電体層と複数の電極層との積層体であり、
前記複数の電極層で、第１キャパシタ電極と、この第１キャパシタ電極に対向する第２キャパシタ電極と、第１キャパシタ電極に第１端が接続され、第２キャパシタ電極（接地電極）に第２端が接続され、前記第１端を始点、前記第２端を終点とするループを形成するインダクタ電極とが構成され、
前記インダクタ電極は、前記誘電体層に沿って形成された線路電極と前記誘電体層の積層方向に延びるビア電極とで構成され、
前記第１キャパシタ電極、前記第２キャパシタ電極および前記インダクタ電極によって構成されるＬＣ並列共振器が三つ以上の複数個設けられた積層帯域通過フィルタにおいて、
前記複数のＬＣ並列共振器のインダクタ電極は、当該インダクタ電極のループ面が前記誘電体層の積層方向に延びる中心軸から放射状となるように配置され、入力段のＬＣ並列共振器のインダクタ電極のループ面と出力段のＬＣ並列共振器のインダクタ電極のループ面とが所定角度間隔で隣接していることを特徴とする。

この構成により、入力段のＬＣ並列共振器のインダクタ電極と出力段のＬＣ並列共振器のインダクタ電極との間の電磁結合を自由に定めることができるようになるため、フィルタの減衰特性を自由に設定できる。

（２）例えば、前記複数のＬＣ並列共振器は、入力段である一段目のＬＣ並列共振器、出力段である三段目のＬＣ並列共振器、および二段目のＬＣ並列共振器で構成されている。この構造により、帯域通過フィルタを構成する全てのＬＣ並列共振器のインダクタ電極間の電磁結合を自由に設定できる。このため、フィルタの減衰特性の設定自由度がさらに増す。
（３）（１）または（２）の構成において、入力段のＬＣ並列共振器のインダクタ電極のループ面と出力段のＬＣ並列共振器のインダクタ電極のループ面との間の前記所定角度間隔は１２０度であり、前記三つのＬＣ並列共振器のインダクタ電極のループ面は前記中心軸に対して等角度で配置されている。

この構成により、各ＬＣ並列共振器の共振特性が同じあれば、等角度で３つのインダクタ電極を並べることにより、入出力電極をどのＬＣ並列共振器から取り出しても同じ減衰特性のフィルタが得られるので、実装基板にあわせて、入出力電極を自由に設計できる。

（４）（１）〜（３）のいずれかの構成において、前記複数のＬＣ並列共振器のうち、入力段のＬＣ並列共振器と出力段のＬＣ並列共振器とを容量結合させる飛び結合用キャパシタ電極を前記積層体内に備える。

この構成により、入出力のＬＣ並列共振器は隣接しながら、放射状に配置されているので、その角度を変えることで、それぞれのＬＣ並列共振器のインダクタ電極間の電磁結合を調整できる。一方、飛び結合の容量値はＬＣ並列共振器間の角度と関係なく、飛び結合容量のキャパシタ電極と入出力共振器のキャパシタ電極との重なる面積あるいは距離で決定される。このため、キャパシタ電極同士の結合とインダクタ電極同士の結合をそれぞれ独立に設定できるため、減衰極の周波数の設計範囲が広くなる。因みに、ＬＣ並列共振器を一列に並べた従来構造であっても、共振器あるいは飛び結合容量のキャパシタ電極を大きくすれば、キャパシタ電極同士の結合とインダクタ電極同士の結合を独立に調整できるが、全体のサイズが大きくなってしまうという問題点がある。

（５）（４）において、前記飛び結合用キャパシタ電極は、前記誘電体層の積層方向から透視して、前記入力段のＬＣ並列共振器のキャパシタ電極と前記出力段のＬＣ並列共振器のキャパシタ電極とに重なり、且つ他のＬＣ並列共振器のキャパシタ電極とは重ならない位置に配置されたものとする。

この構成により、入出力間のＬＣ並列共振器が隣接しているため、飛び結合の容量を構成するキャパシタ電極は他のＬＣ並列共振器と重なることなく飛び結合を形成できる。そのため、不要な寄生容量を減らすことができ、素子のＱ特性が向上する。

（６）（１）〜（５）において、前記インダクタ電極の第２端は二箇所にあり、各インダクタ電極のループ面は二面で構成され、隣接するＬＣ並列共振器のインダクタ電極の前記ループ面同士がほぼ平行に対向する。

この構成により、各インダクタ電極のループ面は二面で構成され、隣接するＬＣ並列共振器のインダクタ電極のそれぞれの片方のループ面同士がほぼ平行に対向するので、隣接するＬＣ並列共振器間の電磁結合を強くできる。

本発明によれば、入力段のＬＣ並列共振器と出力段のＬＣ並列共振器との間の電磁結合を自由に定めることができるようになるため、フィルタの減衰特性を自由に設定できる。

図１は特許文献２に開示されている積層帯域通過フィルタの分解斜視図である。 図２は第１の実施形態に係る積層帯域通過フィルタ１０１の分解斜視図である。 図３は積層帯域通過フィルタ１０１の外観斜視図である。 図４は三つのＬＣ並列共振器の位置関係も含めて表した図である。 図５は第１の実施形態の積層帯域通過フィルタ１０１の等価回路図である。 図６は第１の実施形態の積層帯域通過フィルタ１０１の通過特性と反射特性を表した図である。 図７は第２の実施形態に係る積層帯域通過フィルタ１０２の分解斜視図である。

《第１の実施形態》
第１の実施形態に係る積層帯域通過フィルタについて図２〜図６を参照して説明する。

図２は第１の実施形態に係る積層帯域通過フィルタ１０１の分解斜視図、図３は積層帯域通過フィルタ１０１の外観斜視図である。

積層帯域通過フィルタ１０１は三段のＬＣ並列共振器によって構成されている。入力端子には一段目のＬＣ並列共振器が接続され、出力端子には三段目のＬＣ並列共振器が接続され、入力端子および出力端子いずれにも接続されないのが二段目のＬＣ並列共振器である。なお、積層帯域通過フィルタ１０１の回路構成については、後で詳細に述べる。

図２に示すように、この積層帯域通過フィルタ１０１は、複数の誘電体層Ｄ１〜Ｄ６の積層体である。誘電体層Ｄ１の上面には接地電極Ｇが形成されている。この接地電極Ｇは一段目のＬＣ並列共振器、二段目のＬＣ並列共振器、三段目のＬＣ並列共振器のそれぞれの第２キャパシタ電極に相当する。

誘電体層Ｄ２の上面にはキャパシタ電極Ｐ１，Ｐ２，Ｐ３が形成されている。キャパシタ電極Ｐ１は一段目のＬＣ並列共振器の第１キャパシタ電極、キャパシタ電極Ｐ２は二段目のＬＣ並列共振器の第１キャパシタ電極、キャパシタ電極Ｐ３は三段目のＬＣ並列共振器の第１キャパシタ電極にそれぞれ対応する。これらの第１キャパシタ電極Ｐ１，Ｐ２，Ｐ３は接地電極Ｇ（第２キャパシタ電極）に対向してそれらの間にキャパシタを構成する。

誘電体層Ｄ３の上面にはキャパシタ電極Ｐ１２，Ｐ２３および一段目と三段目のＬＣ並列共振器を結合させるための飛び結合用キャパシタ電極Ｐ１３がそれぞれ形成されている。キャパシタ電極Ｐ１２はキャパシタ電極Ｐ２に対向し、このキャパシタ電極Ｐ２との間にキャパシタを構成する。キャパシタ電極Ｐ２３はキャパシタ電極Ｐ２に対向し、このキャパシタ電極Ｐ２との間にキャパシタを構成する。飛び結合用キャパシタ電極Ｐ１３はキャパシタ電極Ｐ１，Ｐ３に対向し、これらのキャパシタ電極Ｐ１，Ｐ３との間にキャパシタを構成する。

誘電体層Ｄ５の上面には線路電極Ｓ１，Ｓ２，Ｓ３が形成されている。線路電極Ｓ１は一段目のＬＣ並列共振器のインダクタ電極の一部、線路電極Ｓ２は二段目のＬＣ並列共振器のインダクタ電極の一部、線路電極Ｓ３は三段目のＬＣ並列共振器のインダクタ電極の一部である。

誘電体層Ｄ３，Ｄ４，Ｄ５にはこれらの誘電体層の積層方向に延びるビア電極Ｖ１１，Ｖ２１，Ｖ３１が形成されている。また、誘電体層Ｄ２，Ｄ３，Ｄ４，Ｄ５にはこれらの誘電体層の積層方向に延びるビア電極Ｖ１２，Ｖ２２，Ｖ３２が形成されている。

ビア電極Ｖ１１はキャパシタ電極Ｐ１から線路電極Ｓ１の第１端まで延びている。ビア電極Ｖ１２は線路電極Ｓ１の第２端から接地電極Ｇまで延びている。ビア電極Ｖ２１はキャパシタ電極Ｐ２から線路電極Ｓ２の第１端まで延びている。ビア電極Ｖ２２は線路電極Ｓ２の第２端から接地電極Ｇまで延びている。ビア電極Ｖ３１はキャパシタ電極Ｐ３から線路電極Ｓ３の第１端まで延びている。ビア電極Ｖ３２は線路電極Ｓ３の第２端から接地電極Ｇまで延びている。

ビア電極Ｖ１１，Ｖ１２および線路電極Ｓ１により、一段目のＬＣ並列共振器のインダクタ電極がループ形状に構成されている。ビア電極Ｖ２１，Ｖ２２および線路電極Ｓ２により、二段目のＬＣ並列共振器のインダクタ電極がループ形状に構成されている。ビア電極Ｖ３１，Ｖ３２および線路電極Ｓ３により、三段目のＬＣ並列共振器のインダクタ電極がループ状に構成している。なお、一段目、二段目、三段目のＬＣ並列共振器のインダクタ電極のループ面は、いずれも積層方向に対して平行である。

このように、各種電極パターンを形成した複数の誘電体層が積層されることによって、複数の誘電体層と複数の電極層との積層体が構成される。

三つのＬＣ並列共振器のインダクタ電極は、それらのループ面が誘電体層の積層方向に延びる中心軸から放射状となる（積層体の辺縁に向かう方向に拡がる）ように配置されている。そのため、入力端子と接続されている一段目のＬＣ並列共振器のインダクタ電極と出力端子に接続されている三段目のＬＣ並列共振器のインダクタ電極とが隣接している。

この構造により、入力段のＬＣ並列共振器と出力段のＬＣ並列共振器のインダクタ電極間の電磁結合も利用してフィルタの減衰特性を自由に定めることがきる。

図３に表れているように、積層体の対向する二つの側面（端面）に入力端子ＩＮ、出力端子ＯＵＴ、および接地端子ＧＮＤが形成されている。接地端子ＧＮＤには図２の引出電極ＥＧ１１，ＥＧ１２，ＥＧ１３，ＥＧ２１，ＥＧ２２，ＥＧ２３が導通している。入力端子ＩＮには引出電極ＥＰ１，ＥＰ１２が導通している。出力端子ＯＵＴには引出電極ＥＰ３，ＥＰ２３が導通している。また、積層体の上面には、入力端子の位置を示すマークＭＫが形成されている。

前記各層の誘電体層部分は誘電率が６以上８０以下の範囲内である低温焼結セラミック（ＬＴＣＣ）である。前記線路電極を含む電極層に積層されている誘電体層の比誘電率は６以上８０以下の範囲内にある。また、キャパシタ電極が形成された誘電体層の比誘電率は２０以上である。各誘電体層は、例えば酸化チタン、酸化バリウム、アルミナ等の成分のうち、少なくとも１つ以上の成分と、ガラス成分とから形成される低温焼結セラミックスを用いて形成される。各誘電体層を形成する材料は以降に示す別の実施形態についても同様である。

図４および図５は第１の実施形態の積層帯域通過フィルタ１０１の等価回路図である。図４は三つのＬＣ並列共振器の位置関係も含めて表した等価回路図、図５は一般的な表現による等価回路図である。図４および図５において、インダクタＬ１は、ビア電極Ｖ１１，Ｖ１２、線路電極Ｓ１により構成されるインダクタである。インダクタＬ２は、ビア電極Ｖ２１，Ｖ２２、線路電極Ｓ２により構成されるインダクタである。インダクタＬ３は、ビア電極Ｖ３１，Ｖ３２、線路電極Ｓ３により構成されるインダクタである。

また、キャパシタＣ１はキャパシタ電極Ｐ１と接地電極Ｇとの間に構成されるキャパシタである。キャパシタＣ２はキャパシタ電極Ｐ２と接地電極Ｇとの間に構成されるキャパシタである。キャパシタＣ３はキャパシタ電極Ｐ３と接地電極Ｇとの間に構成されるキャパシタである。

キャパシタＣ１２はキャパシタ電極Ｐ１２とキャパシタ電極Ｐ２との間に構成されるキャパシタである。キャパシタＣ２３はキャパシタ電極Ｐ２３とキャパシタ電極Ｐ２との間に構成されるキャパシタである。キャパシタＣ１３は飛び結合用キャパシタ電極Ｐ１３とキャパシタ電極Ｐ１，Ｐ３との間に構成されるキャパシタである。

前記インダクタＬ１とキャパシタＣ１とによって一段目のＬＣ並列共振器、インダクタＬ２とキャパシタＣ２とによって二段目のＬＣ並列共振器、インダクタＬ３とキャパシタＣ３とによって三段目のＬＣ並列共振器がそれぞれ構成されている。

図２に表れているように、それぞれビア電極と線路電極とによるインダクタ電極のループ面は誘電体層の積層方向に延びる中心軸を中心とする所定角度（１２０度）で配置されているので、隣接するインダクタ電極同士が電磁結合する。図４および図５に示した電磁結合Ｍ１２は一段目のＬＣ並列共振器と二段目のＬＣ並列共振器との間の電磁結合、電磁結合Ｍ２３は二段目のＬＣ並列共振器と三段目のＬＣ並列共振器との間の電磁結合、電磁結合Ｍ１３は一段目のＬＣ並列共振器と三段目のＬＣ並列共振器との間の電磁結合である。

本発明のように一段目から三段目のＬＣ並列共振器を配置することで、入力段（一段目）のＬＣ並列共振器と出力段（三段目）のＬＣ並列共振器とをキャパシタＣ１３で飛び結合させること以外に、電磁結合Ｍ１３で飛び結合させることができる。

図６は第１の実施形態の積層帯域通過フィルタ１０１の通過特性（ＳパラメータのＳ２１特性）と反射特性（ＳパラメータのＳ１１特性）を表した図である。図６において、減衰極Ｐ１は一段目のＬＣ並列共振器と三段目のＬＣ並列共振器との飛び結合によるものである。減衰極Ｐ２は一段目のＬＣ並列共振器と二段目のＬＣ並列共振器との結合、および二段目のＬＣ並列共振器と三段目のＬＣ並列共振器との結合によるものである。

第１の実施形態によれば一段目のＬＣ並列共振器と三段目のＬＣ並列共振器のインダクタ電極間を電磁結合させることができる上に、その結合度を任意に定められる。これにより、一段目と三段目のＬＣ並列共振器のインダクタ電極間の結合度を一段目と二段目のＬＣ並列共振器、あるいは、二段目と三段目のＬＣ並列共振器のインダクタ電極間の結合度よりも大きくすることができる。これにより、共振器間の結合による減衰極の調整を任意に行えることで、減衰極の調整範囲が従来構造の積層帯域通過フィルタより広くとれるようになる。

図２に示したように、入力段（一段目）のＬＣ並列共振器と出力段（三段目）のＬＣ並列共振器が隣接しているため、飛び結合用キャパシタ電極Ｐ１３は、誘電体層の積層方向から透視して、入力段のＬＣ並列共振器のキャパシタ電極Ｐ１と出力段のＬＣ並列共振器のキャパシタ電極Ｐ３とに重なり、且つ他の（二段目の）ＬＣ並列共振器のキャパシタ電極Ｐ２とは重ならない位置に配置できる。この構成により、飛び結合用キャパシタ電極Ｐ１３は二段目のＬＣ並列共振器と重なることなく飛び結合を形成できる。そのため、積層帯域通過フィルタ１０１の寸法を大きくすることなく、不要な寄生容量を減らすことができ、素子のＱ特性が向上する。

第１の実施形態では、三つのＬＣ並列共振器のインダクタ電極のループ面は中心軸に対して等角度（１２０度）で配置されている。そのため、各ＬＣ並列共振器の共振特性が同じあれば、等角度で３つのインダクタ電極を並べることにより、入出力電極をどの共振器から取り出しても同じ減衰特性のフィルタが得られる。したがって、入力端子と出力端子の配置位置の自由度が高い。

なお、前記各三つのＬＣ並列共振器のそれぞれビア電極と線路電極とによるインダクタ電極のループ面は誘電体層の積層方向に延びる中心軸を中心として非等角度であってもよい。すなわち、その角度によって、隣接するＬＣ並列共振器同士の電磁結合を定めるようにしてもよい。

《第２の実施形態》
図７は第２の実施形態に係る積層帯域通過フィルタ１０２の分解斜視図である。
積層帯域通過フィルタ１０２は三段のＬＣ並列共振器によって構成されている。入力端子には一段目のＬＣ並列共振器が接続され、出力端子には三段目のＬＣ並列共振器が接続され、入力端子および出力端子いずれにも接続されないのが二段目のＬＣ並列共振器である。なお、積層帯域通過フィルタ１０２の回路構成については、第１の実施形態と同じである。

図７に示すように、この積層帯域通過フィルタ１０２は、複数の誘電体層Ｄ１〜Ｄ６の積層体である。誘電体層Ｄ１の上面には接地電極Ｇが形成されている。この接地電極Ｇは一段目のＬＣ並列共振器、二段目のＬＣ並列共振器、三段目のＬＣ並列共振器のそれぞれの第２キャパシタ電極に相当する。

誘電体層Ｄ２の上面にはキャパシタ電極Ｐ１，Ｐ２，Ｐ３が形成されている。キャパシタ電極Ｐ１は一段目のＬＣ並列共振器の第１キャパシタ電極、キャパシタ電極Ｐ２は二段目のＬＣ並列共振器の第１キャパシタ電極、キャパシタ電極Ｐ３は三段目のＬＣ並列共振器の第１キャパシタ電極にそれぞれ対応する。これらの第１キャパシタ電極Ｐ１，Ｐ２，Ｐ３は接地電極Ｇ（第２キャパシタ電極）に対向してそれらの間にキャパシタを構成する。

誘電体層Ｄ３の上面には飛び結合用キャパシタ電極Ｐ１３が形成されている。この飛び結合用キャパシタ電極Ｐ１３はキャパシタ電極Ｐ１，Ｐ３に対向し、これらのキャパシタ電極Ｐ１，Ｐ３との間にキャパシタを構成する。

誘電体層Ｄ５の上面には線路電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２が形成されている。線路電極Ｓ１１，Ｓ１２は一段目のＬＣ並列共振器のインダクタ電極の一部、線路電極Ｓ２１，Ｓ２２は二段目のＬＣ並列共振器のインダクタ電極の一部、線路電極Ｓ３１，Ｓ３２は三段目のＬＣ並列共振器のインダクタ電極の一部である。

誘電体層Ｄ３，Ｄ４，Ｄ５にはこれらの誘電体層の積層方向に延びるビア電極Ｖ１１，Ｖ２１，Ｖ３１が形成されている。また、誘電体層Ｄ２，Ｄ３，Ｄ４，Ｄ５にはこれらの誘電体層の積層方向に延びるビア電極Ｖ１２，Ｖ１３，Ｖ２２，Ｖ２３，Ｖ３２，Ｖ３３が形成されている。

ビア電極Ｖ１１はキャパシタ電極Ｐ１から線路電極Ｓ１１，Ｓ１２のそれぞれの第１端（線路電極Ｓ１１と線路電極Ｓ１２との接続点）まで延びている。ビア電極Ｖ１２は線路電極Ｓ１１の第２端から接地電極Ｇまで延びている。ビア電極Ｖ１３は線路電極Ｓ１２の第２端から接地電極Ｇまで延びている。ビア電極Ｖ２１はキャパシタ電極Ｐ２から線路電極Ｓ２１，Ｓ２２のそれぞれの第１端まで延びている。ビア電極Ｖ２２は線路電極Ｓ２１の第２端から接地電極Ｇまで延びている。ビア電極Ｖ２３は線路電極Ｓ２２の第２端から接地電極Ｇまで延びている。ビア電極Ｖ３１はキャパシタ電極Ｐ３から線路電極Ｓ３１，Ｓ３２のそれぞれの第１端まで延びている。ビア電極Ｖ３２は線路電極Ｓ３１の第２端から接地電極Ｇまで延びている。ビア電極Ｖ３３は線路電極Ｓ３２の第２端から接地電極Ｇまで延びている。

ビア電極Ｖ１１，Ｖ１２，Ｖ１３および線路電極Ｓ１１，Ｓ１２により、一段目のＬＣ並列共振器のインダクタ電極はループ形状に構成されている。ビア電極Ｖ２１，Ｖ２２，Ｖ２３および線路電極Ｓ２１，Ｓ２２により、二段目のＬＣ並列共振器のインダクタ電極がループ形状に構成されている。ビア電極Ｖ３１，Ｖ３２，Ｖ３３および線路電極Ｓ３１，Ｓ３２により三段目のＬＣ並列共振器のインダクタ電極がループ形状に構成されている。

一段目のＬＣ並列共振器のインダクタ電極の第１端は、キャパシタ電極Ｐ１に対するビア電極Ｖ１１の接続点であり、一段目のＬＣ並列共振器のインダクタ電極の第２端は、接地電極Ｇに対するビア電極Ｖ１２，Ｖ１３の接続点である。すなわちインダクタ電極の第２端は二箇所にあり、インダクタ電極のループ面は二面で構成されている。ビア電極Ｖ１１，Ｖ１２および線路電極Ｓ１１によって第１のループ面が構成され、ビア電極Ｖ１１，Ｖ１３および線路電極Ｓ１２によって第２のループ面が構成されている。

二段目、三段目のＬＣ並列共振器についても同様であり、中心軸に対して互いに１２０度の等角度関係でそれらのインダクタ電極が配置されている。

第２の実施形態によれば、各インダクタ電極のループ面は二面で構成され、いずれの面も積層方向に平行となるように配置される。さらに、隣接するＬＣ並列共振器のインダクタ電極のそれぞれの片方のループ面同士がほぼ平行に対向するので、隣接するＬＣ並列共振器間の電磁結合を強くできる。

図７に示した例では、隣接するＬＣ並列共振器のインダクタ電極のそれぞれの片方のループ面同士を平行に対向させたが、このループ面同士のなす角度を定めることによって、ＬＣ並列共振器間の結合度を定めることができる。または、隣接するＬＣ並列共振器のループ面の間隔を定めることによって、この隣接するＬＣ並列共振器間の結合度を定めることもできる。

なお、誘電体層の積層方向に延びる前記中心軸は積層体の中心を通る軸に限らず、複数のインダクタ電極の放射中心となる軸であればよい。

《他の実施形態》
以上に示した各実施形態では、三段のＬＣ並列共振器の例を示したが、同様にして四段以上のＬＣ並列共振器を設けてもよい。四段以上であっても、入力段と出力段のＬＣ並列共振器同士は隣接することになるので、入力段のＬＣ並列共振器と出力段のＬＣ並列共振器との間の電磁結合を容易に設定できる。

Ｃ１，Ｃ２，Ｃ３…キャパシタ
Ｃ１２，Ｃ２３，Ｃ１３…キャパシタ
Ｄ１〜Ｄ６…誘電体層
ＥＧ１１，ＥＧ１２，ＥＧ１３，ＥＧ２１，ＥＧ２２，ＥＧ２３…引出電極
ＥＰ１，ＥＰ１２…引出電極
ＥＰ３，ＥＰ２３…引出電極
Ｇ…接地電極
ＧＮＤ…接地端子
ＩＮ…入力端子
Ｌ１，Ｌ２，Ｌ３…インダクタ
Ｍ１２，Ｍ１３，Ｍ２３…誘導結合
ＭＫ…マーク
ＯＵＴ…出力端子
Ｐ１，Ｐ２，Ｐ３…第１キャパシタ電極
Ｐ１２，Ｐ２３，Ｐ１３…キャパシタ電極
Ｓ１，Ｓ２，Ｓ３…線路電極
Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２…線路電極
Ｖ１１，Ｖ１２，Ｖ１３…ビア電極
Ｖ２１，Ｖ２２，Ｖ２３…ビア電極
Ｖ３１，Ｖ３２，Ｖ３３…ビア電極
１０１，１０２…積層帯域通過フィルタ

Claims (6)

1. 複数の誘電体層と複数の電極層との積層体であり、
   前記複数の電極層で、第１キャパシタ電極と、この第１キャパシタ電極に対向する第２キャパシタ電極と、第１キャパシタ電極に第１端が接続され、第２キャパシタ電極に第２端が接続され、前記第１端を始点、前記第２端を終点とするループを形成するインダクタ電極とが構成され、
   前記インダクタ電極は、前記誘電体層に沿って形成された線路電極と前記誘電体層の積層方向に延びるビア電極とで構成され、
   前記第１キャパシタ電極、前記第２キャパシタ電極および前記インダクタ電極によって構成されるＬＣ並列共振器が三つ以上の複数個設けられた積層帯域通過フィルタにおいて、
   前記複数のＬＣ並列共振器のインダクタ電極は、当該インダクタ電極のループ面が前記誘電体層の積層方向に延びる中心軸から放射状となるように配置され、入力段のＬＣ並列共振器のインダクタ電極のループ面と出力段のＬＣ並列共振器のインダクタ電極のループ面とが所定角度間隔で隣接している、積層帯域通過フィルタ。
2. 前記複数のＬＣ並列共振器は、入力段である一段目のＬＣ並列共振器、出力段である三段目のＬＣ並列共振器、および二段目のＬＣ並列共振器で構成された、請求項１に記載の積層帯域通過フィルタ。
3. 入力段のＬＣ並列共振器のインダクタ電極のループ面と出力段のＬＣ並列共振器のインダクタ電極のループ面との間の前記所定角度間隔は１２０度であり、
   前記三つのＬＣ並列共振器のインダクタ電極のループ面は前記中心軸に対して等角度で配置されている、請求項２に記載の積層帯域通過フィルタ。
4. 前記複数のＬＣ並列共振器のうち、入力段のＬＣ並列共振器と出力段のＬＣ並列共振器とを結合させる飛び結合用キャパシタ電極を前記積層体内に備えた、請求項１〜３のいずれかに記載の積層帯域通過フィルタ。
5. 前記飛び結合用キャパシタ電極は、前記誘電体層の積層方向から透視して、前記入力段のＬＣ並列共振器のキャパシタ電極と前記出力段のＬＣ並列共振器のキャパシタ電極とに重なり、且つ他のＬＣ並列共振器のキャパシタ電極とは重ならない位置に配置された、請求項４に記載の積層帯域通過フィルタ。
6. 前記インダクタ電極の第２端は二箇所にあり、各インダクタ電極のループ面は二面で構成され、隣接するＬＣ並列共振器のインダクタ電極の前記ループ面同士がほぼ平行に対向する、請求項１または２に記載の積層帯域通過フィルタ。

Images