CN113098423A

CN113098423A - 一种lc滤波器

Info

Publication number: CN113098423A
Application number: CN202110408935.3A
Authority: CN
Inventors: 赖志国; 刘海瑞; 杨清华; 唐兆云
Original assignee: Suzhou Huntersun Electronics Co Ltd
Current assignee: Suzhou Huntersun Electronics Co Ltd
Priority date: 2021-04-16
Filing date: 2021-04-16
Publication date: 2021-07-09
Also published as: WO2022217971A1

Abstract

本发明提供了一种LC滤波器，该LC滤波器包括：输入端口、输出端口、一条串联支路、以及至少两个谐振器；所述串联支路的两端分别连接至所述输入端口和所述输出端口；所述至少两个谐振器并联至所述串联支路上，其中，每一所述谐振器均包括并联的第一电感和第一电容；所述串联支路在位于相邻两个所述谐振器之间的位置上设置有串联单元，该串联单元是第二电容、或该串联单元是第二电感。本发明所提供的LC滤波器具有易于片上集成以及近阻带抑制性能优的特点。

Description

一种LC滤波器

技术领域

本发明涉及电子通信器件技术领域，尤其涉及一种LC滤波器。

背景技术

LC滤波器是现代通信设备的关键部件之一，目前被广泛应用于诸如4G、5G等移动通信应用中。

现有技术中，全极型LC滤波器以及椭圆型LC滤波器是目前最为常见的两种LC滤波器，其二者通常由串联谐振器以及并联谐振器构成，串联谐振器和并联谐振器进一步由电感和电容构成。其中，全极型LC滤波器由于没有带外零点所以导致近阻带抑制偏弱。除此之外，全极型LC滤波器还存在部分谐振器中电感值偏大(通常可达到10nH以上甚至更高)的问题。本领域技术人员所悉知，电感的尺寸和其电感值成正比，即电感值越大则电感的尺寸越大。当电感值超过一定值(通常为5nH)时，电感的尺寸就不再易于片上集成的实现。也就是说，现有的全极型LC滤波器存在不易于片上集成的问题。椭圆型LC滤波器相较于全极型LC滤波器来说，虽然可以通过引入带外零点使近阻带抑制得到一定程度的改善，但是部分谐振器中电感值偏大不易于片上集成的问题仍无法得到解决。

发明内容

为了克服现有技术中的上述缺陷，本发明提供了一种LC滤波器，该LC滤波器包括：

输入端口、输出端口、一条串联支路、以及至少两个谐振器；

所述串联支路的两端分别连接至所述输入端口和所述输出端口；

所述至少两个谐振器并联至所述串联支路上，其中，每一所述谐振器均包括并联的第一电感和第一电容；

所述串联支路在位于相邻两个所述谐振器之间的位置上设置有串联单元，该串联单元是第二电容、或该串联单元是第二电感。

根据本发明的一个方面，该LC滤波器中，所述谐振器的数量是N个，所述串联单元的数量是N-1个，其中，N是整数且N≥2；所述输入端口侧至所述输出端口侧，第i个所述谐振器中的第一电感与第N+1-i个所述谐振器中的第一电感具有相同的电感值，第i个所述谐振器中的第一电容与第N+1-i个所述谐振器中的第一电容具有相同的电容值，其中，若N是偶数则1≤i≤N/2，若N是奇数则1≤i≤(N-1)/2；所述输入端口侧至所述输出端口侧，第j个所述串联单元和第N-j个所述串联单元具有相同的电容值或电感值，其中，若N是偶数则1≤j≤N/2-1，若N是奇数则1≤j≤(N-1)/2。

根据本发明的另一个方面，该LC滤波器中，针对于所述串联单元是所述第二电容的情况，所述至少两个谐振器中的所述第一电感均具有相同的电感值；针对于所述串联单元是所述第二电感的情况，所述至少两个谐振器中的所述第一电容均具有相同的电容值。

根据本发明的又一个方面，该LC滤波器中，所述第一电感以及所述第二电感的电感值均小于等于5nH。

根据本发明的又一个方面，该LC滤波器中，针对于所述串联单元是所述第二电容的情况，至少存在两个所述谐振器中的所述第一电感之间存在耦合。

根据本发明的又一个方面，该LC滤波器中，当所述谐振器的数量大于等于4时，至少存在两个非相邻阶的所述谐振器中的所述第一电感之间存在耦合。

根据本发明的又一个方面，该LC滤波器中，所述输入端口侧至所述输出端口侧的第一个所述谐振器和最后一个所述谐振器中的所述第一电感之间存在耦合。

根据本发明的又一个方面，该LC滤波器中，所述输入端口侧至所述输出端口侧的第一个所述谐振器和倒数第二个所述谐振器中的所述第一电感之间存在耦合；或所述输入端口侧至所述输出端口侧的第二个所述谐振器和最后一个所述谐振器中的所述第一电感之间存在耦合；或所述输入端口侧至所述输出端口侧的第一个所述谐振器和倒数第二个所述谐振器中的所述第一电感之间存在耦合、以及第二个所述谐振器和最后一个所述谐振器中的所述第一电感之间存在耦合。

根据本发明的又一个方面，该LC滤波器中，所述输入端口侧至所述输出端口侧的第一个所述谐振器和最后一个所述谐振器中的所述第一电感之间存在耦合、以及第一个所述谐振器和倒数第二个所述谐振器中的所述第一电感之间存在耦合；或所述输入端口侧至所述输出端口侧的第一个所述谐振器和最后一个所述谐振器中的所述第一电感之间存在耦合、以及第二个所述谐振器和最后一个所述谐振器中的所述第一电感之间存在耦合；或所述输入端口侧至所述输出端口侧的第一个所述谐振器和最后一个所述谐振器中的所述第一电感之间存在耦合、第一个所述谐振器和倒数第二个所述谐振器中的所述第一电感之间存在耦合、以及第二个所述谐振器和最后一个所述谐振器中的所述第一电感之间存在耦合。

根据本发明的又一个方面，该LC滤波器还包括第三电容，该第三电容设置在所述串联支路上、位于所述输入端口和所述输入端口侧至所述输出端口侧的第一个所述谐振器之间；和/或第四电容，该第四电容设置在所述串联支路上、位于所述输入端口侧至所述输出端口侧的最后一个所述谐振器和所述输出端口之间。

本发明所提供的LC滤波器包括输入端口、输出端口、一条串联支路、以及至少两个谐振器；所述串联支路的两端分别连接至所述输入端口和所述输出端口；所述至少两个谐振器并联至所述串联支路上，其中，每一所述谐振器均包括并联的第一电感和第一电容；所述串联支路在位于相邻两个所述谐振器之间的位置上设置有串联单元，该串联单元是第二电容、或该串联单元是第二电感。在相同工作频率的情况下，相较于现有LC滤波器来说，本发明所提供的LC滤波器其近阻带抑制得到一定的改善。与此同时，本发明所提供的LC滤波器其所有电感均可以通过偏小的电感值来实现。也就是说，相较于现有LC滤波器来说，本发明所提供的LC滤波器更易于实现片上集成。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是现有技术中典型的全极型LC滤波器的电路图；

图2是现有技术中典型的椭圆型LC滤波器的电路图；

图3是图1所示全极型LC滤波器的幅频响应曲线；

图4是图2所示椭圆型LC滤波器的幅频响应曲线；

图5是根据本发明的一个优选实施例的LC滤波器的电路图；

图6是根据本发明的另一个优选实施例的LC滤波器的电路图；

图7是图5所示LC滤波器的幅频响应曲线；

图8是图6所示LC滤波器的幅频响应曲线；

图9是图5所示结构的第一个谐振器和最后一个谐振器中的第一电感之间引入耦合后的幅频响应曲线；

图10是图5所示结构的第一个谐振器和最后一个谐振器中的第一电感之间引入耦合、以及第一个谐振器和倒数第二个谐振器中的第一电感之间引入耦合的幅频响应曲线；

图11是根据本发明的又一个优选实施例的LC滤波器的电路图。

附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

为了更好地理解和阐释本发明，下面将结合附图对本发明作进一步的详细描述。

本发明提供了一种LC滤波器，该LC滤波器包括：

下面，对上述LC滤波器的各个组成部分进行详细说明。

具体地，本发明所提供的LC滤波器包括输入端口和输出端口，输入端口用于输入待滤波的信号，输出端口用于对滤波后得到的特定频率的信号进行输出。

本发明所提供的LC滤波器还包括一条串联支路以及至少两个谐振器。该一条串联支路设置在输入端口和输出端口之间，即串联支路的一端连接至输入端口、另一端连接至输出端口。该至少两个谐振器并联至串联支路上，即谐振器的一端连接至串联支路、另一端接地。在本实施例中，谐振器包括电感(下文中以第一电感表示)和电容(下文中以第一电容表示)，其中，第一电感和第二电容并联连接。串联支路上在位于相邻两个谐振器之间的位置上设置有串联单元。具体来说，若谐振器的数量是两个，则串联支路上设置有一个串联单元，该串联单元的两端分别与输入端口和输出端口连接，一个谐振器并联至输入端口和串联单元之间的节点上，另一个谐振器并联至串联单元和输出端口之间的节点上。若谐振器的数量大于两个，则串联支路上设置有至少两个串联单元，其中串联单元的具体数量应该比谐振器数量少一个。这种情况下，多个串联单元之间串联连接，其中，第一串联单元的输入端连接至输入端口，最后一个串联单元的输出端连接至输出端口，谐振器分别并联至输入端口和第一个串联单元之间的节点上、相邻两个串联单元之间的节点上、以及最后一个串联单元和输出端口之间的节点上。在本实施例中，串联支路上的所有串联单元均为电容(下文以第二电容表示)，又或者，串联支路上的所有串联单元均为电感(下文以第二电感表示)。

基于上述结构的LC滤波器，所有第一电感和所有第二电感均可采用电感值偏小的电感实现，具体来说，所有第一电感和所有第二电感的电感值均不超过5nH。

当现有全极型LC滤波器与本发明所提供的LC滤波器工作在相同频率下时，本发明所提供LC滤波器其所有电感均可以通过偏小的电感值来实现，完全可以通过片上集成来实现。也就是说，本发明所提供的LC滤波器相较于现有全极型LC滤波器来说，更易于实现片上集成。与此同时，本发明所提供的LC滤波器其近阻带抑制也得到了加强。

优选地，本发明所提供的LC滤波器在结构上具有对称性。具体地，由于相邻两个谐振器之间设置有一个串联单元，所以谐振器的数量比串联单元的数量多一个。假设谐振器的数量是N个，串联单元的数量是N-1个，其中N是整数且大于等于2。本实施例中LC滤波器具有对称性是指：针对于谐振器来说，输入端口侧至输出端口侧，第i个谐振器中的第一电感与第N+1-i个谐振器中的第一电感具有相同的电感值，第i个谐振器中的第一电容与第N+1-i个谐振器中的第一电容具有相同的电容值，其中，若N是偶数则1≤i≤N/2，若N是奇数则1≤i≤(N-1)/2。针对于串联单元来说，第j个串联单元和第N-j个串联单元具有相同的电容值或电感值，其中，若N是偶数则1≤j≤N/2-1，若N是奇数则1≤j≤(N-1)/2。以谐振器的数量是4个、串联单元的数量是3个(即N＝4)为例说明。从输入端口侧至输出端口侧，第一个谐振器和第四个谐振器中第一电感的电感值相同、第一电容的电容值相同，第二个谐振器和第三个谐振器中第一电感的电感值相同、第一电容的电容值相同，第一个串联单元和第三个串联单元的电容值相同或电感值相同。以谐振器的数量是5个、串联单元的数量是4个(即N＝5)为例说明。从输入端口侧至输出端口侧，第一个谐振器和第五个谐振器中第一电感的电感值相同、第一电容的电容值相同，第二个谐振器和第四个谐振器中第一电感的电感值相同、第一电容的电容值相同，第一个串联单元和第四个串联单元的电容值相同或电感值相同，第二个串联单元和第三个串联单元的电容值相同或电感值相同。LC滤波器结构上的对称性可以有效简化LC滤波器的设计，为LC滤波器的设计带来便利。

在LC滤波器结构具有对称性的情况下，更优选地，针对于LC滤波器中串联单元是第二电容的情况，所有谐振器中的第一电感设计为具有相同的电感值。针对于LC滤波器中串联单元是第二电感的情况，所有谐振器中的第一电容设计为具有相同的电容值。如此一来，可以使LC滤波器的设计得到进一步简化。当然，本领域技术人员可以理解的是，在LC滤波器并不具有结构对称性的情况下，当串联单元是第二电容时，所有谐振器中的第一电感也可以设计为具有相同的电感值；当串联单元是第二电感时，所有谐振器中的第一电容也可以设计为具有相同的电容值。虽然LC滤波器结构并不对称，但是所有第一电感具有相同电感值、或是所有第一电容具有相同电容值，在一定程度上还是可以使LC滤波器的设计得到简化。

下面结合图1至图8以具体实施例对本发明所提供的LC滤波器进行说明。

设计四个LC滤波器，分别以LC滤波器1、LC滤波器2、LC滤波器3以及LC滤波器4表示。其中，LC滤波器1是现有技术中典型的全极型LC滤波器，LC滤波器2是现有技术中典型的椭圆型滤波器，LC滤波器3和LC滤波器4均是本发明所提供的LC滤波器，不同之处在于LC滤波器3中的串联单元是第二电容、LC滤波器4中的串联单元是第二电感。该四个LC滤波器适用于5G通信，其工作频段均为4.4GHz至5GHz。

如图1所示，LC滤波器1包括输入端口、输出端口、串联在该输入端口和输出端口之间的两个串联谐振器、以及并联在该输入端口和输出端口之间的两个并联谐振器。该两个串联谐振器分别是串联谐振器S_A1和串联谐振器S_A2，其中，串联谐振器S_A1由串联的电感L_A2和电容C_A2构成，串联谐振器S_A2由串联的电感L_A4和电容C_A4构成。两个并联谐振器分别是并联谐振器P_A1和并联谐振器P_A2，并联谐振器P_A1并联至输入端口和谐振器S_A1之间的节点上，并联谐振器P_A2并联至串联谐振器S_A1和串联谐振器S_A2之间的节点上。并联谐振器P_A1由并联的电感L_A1和电容C_A1构成，并联谐振器P_A2由并联的电感L_A3和电容C_A3构成。其中，串联谐振器S_A1中电感L_A2的电感值是16.31nH、电容C_A2的电容值是73.4fF，串联谐振器S_A2中电感L_A4的电感值是10.57nH、电容C_A4的电容值是113.3fF；并联谐振器P_A1中电感_LA1的电感值是283.2pH、电容C_A1的电容值是4.228pF，并联谐振器P_A2中电感L_A3的电感值是183.5pH、电容C_A3的电容值是6.524pF。

如图2所示，LC滤波器2包括输入端口、输出端口、串联在该输入端口和输出端口之间的两个串联谐振器、以及并联在该输入端口和输出端口之间的三个并联谐振器。该两个串联谐振器分别是串联谐振器S_B1和串联谐振器S_B2，其中，串联谐振器S_B1由串联的电感L_B2和电容C_B2构成，串联谐振器S_B2由串联的电感L_B5和电容C_B5构成。三个并联谐振器分别是并联谐振器P_B1、并联谐振器P_B2、并联谐振器P_B3。并联谐振器P_B1并联至输入端口和谐振器S_B1之间的节点上，并联谐振器P_B2和并联谐振器P_B3并联至串联谐振器S_B1和串联谐振器S_B2之间的节点上。并联谐振器P_B1由并联的电感L_B1和电容C_B1构成，并联谐振器P_B2由串联的电感L_B3和电容C_B3构成，并联谐振器P_B3由串联的电感L_B4和电容C_B4构成。其中，串联谐振器S_B1中电感L_B2的电感值是19.58nH、电容C_B2的电容值是58.56fF，串联谐振器S_B2中电感L_B5的电感值是7.253nH、电容C_B5的电容值是158.1fF；并联谐振器P_B1中电感_LB1的电感值是339.4pH、电容C_B1的电容值是3.379pF，并联谐振器P_B2中电感L_B3的电感值是3.075nH、电容C_B3的电容值是528.3fF，并联谐振器P_B3中电感L_B4的电感值是2.17nH、电容C_B4的电容值是372.9F。

如图5所示，LC滤波器3包括输入端口、输出端口、串联在该输入端口和输出端口之间的三个第二电容、以及并联在该输入端口和输出端口之间的四个谐振器。该三个第二电容从输入端口侧至输出端口侧依次是第二电容C₅、第二电容C₆以及第二电容C₇。三个谐振器分别是谐振器P₁、谐振器P₂、谐振器P₃以及谐振器P₄，其中，谐振器P₁并联至输入端口和第二电容C₅之间的节点上，谐振器P₂并联至第二电容C₅和第二电容C₆之间的节点上，谐振器P₃并联至第二电容C₆和第二电容C₇之间的节点上，谐振器P₄并联至第二电容C₇和输出端口之间的节点上。谐振器P₁由并联的第一电感L₁和第一电容C₁构成，谐振器P₂由并联的第一电感L₂和第一电容C₂构成，谐振器P₃由并联的第一电感L₃和第一电容C₃构成，谐振器P₄由并联的第一电感L₄和第一电容C₄构成。其中，第二电容C₅、第二电容C₆以及第二电容C₇的电容值分别是551.1fF、443.6fF以及551.1fF；第一电感L₁、第一电感L₂、第一电感L₃以及第一电感L₄的电感值相同，均为277.1pH；第一电容C₁、第一电容C₂、第一电容C₃以及第一电容C₄的电容值分别是3.677pF、3.233pF、3.233pF以及3.677pF。

图6所示LC滤波器4与图5所示LC滤波器3的不同之处仅在于串联单元是第二电感，即利用第二电感L₅、第二电感L₆以及第二电感L₇分别替换图5中的第二电容C₅、第二电容C₆以及第二电容C₇即可得到图6所示LC滤波器4的结构。为了简明起见，在此不再对LC滤波器4的结构进行详细描述。其中，第二电感L₅、第二电感L₆以及第二电感L₇的电感值分别是2.09nH、2.596nH以及2.09nH；第一电感L₁、第一电感L₂、第一电感L₃以及第一电感L₄的电感值分别是307.2nH、348.4nH、348.4nH以及307.2nH。第一电容C₁、第一电容C₂、第一电容C₃以及第一电容C₄的电容值均为4.228pF。

请参考图3、图4、图7以及图8，其中，图3是图1所示全极型LC滤波器的幅频响应曲线，图4是图2所示椭圆型LC滤波器的幅频响应曲线，图7是图5所示LC滤波器的幅频响应曲线，图8是图6所示LC滤波器的幅频响应曲线。

通过比较可以看出，LC滤波器1中存在电感值偏大的电感，如电感L_A2和电感L_A4的电感值远远大于5nH，导致LC滤波器1不易于片上集成。此外从图3中可以看出LC滤波器1的近阻带抑制偏弱。LC滤波器2由于在左边和右边近阻带均引入了零点，所以相较于LC滤波器1其近阻带抑制得到了改善(可以从图4中看出)。但是LC滤波器2中仍然存在电感值偏大的电感，如电感L_B2和电感L_B5的电感值均大于5nH(其中电感L_B2的电感值远远大于5nH)。LC滤波器3中所有电感(包括第一电感和第二电感)其电感值均低于1nH。LC滤波器4中所有电感(包括第一电感和第二电感)其电感值均低于3nH。也就是说，相较于现有技术来说，本发明所提供的LC滤波器更易于实现片上集成。性能方面，从图7和图8中可以看出，相较于LC滤波器1来说，LC滤波器3在左边缘滚降以及左边近阻带抑制得到了加强，LC滤波器4在右边缘滚降以及右边近阻带抑制得到了加强。

优选地，针对于本发明所提供的串联单元是第二电容的LC滤波器来说，至少存在两个谐振器，其二者中的第一电感之间存在耦合。通过在谐振器的第一电感之间引入耦合，可以在近阻带引入零点，以进一步增强边缘滚降以及近阻带抑制。其中，通过对谐振器中第一电感位置的合理设计(例如将需要引入耦合的第一电感之间近距离设置等)，可以使得第一电感之间形成耦合。本领域技术人员可以理解的是，上述通过合理设计第一电感的位置来引入耦合的方式仅为优选实施方式，在其他实施例中，还可以通过磁路耦合或电路耦合的方式实现第一电感之间的耦合。此外，第一电感之间的耦合系数需要根据实际设计要求相应设置，在此不做任何限定。更优选地，当谐振器的数量大于等于4时，存在耦合的谐振器不相邻，即非相邻阶的谐振器中的第一电感之间存在耦合。更更优选地，谐振器的数量是大于等于4的偶数。在一个优选实施例中，输入端口侧至输出端口侧的第一个谐振器和最后一个谐振器中的第一电感之间存在耦合，该耦合在左边近阻带引入一个零点，从而进一步使左边缘滚降以及左边近阻带抑制得到加强。在另一个优选实施例中，输入端口侧至输出端口侧的第一个谐振器和倒数第二个谐振器中的第一电感之间存在耦合，该耦合在右边近阻带引入一个零点，从而进一步使右边缘滚降以及右边近阻带抑制得到加强。在又一个优选实施例中，输入端口侧至输出端口侧的第一个谐振器和最后一个谐振器中的第一电感之间存在耦合、以及第一个谐振器和倒数第二个谐振器中的第一电感之间存在耦合，这种情况下，在左边近阻带和右边近阻带分别引入一个零点，从而进一步使左边缘滚降和左边近阻带抑制、以及右边缘滚降和右边近阻带抑制得到加强。

仍以图5所示LC滤波器为例。在图5所示LC滤波器的基础上在第一电感L₁和第一电感L₄之间引入耦合(耦合系数等于1％)，引入耦合后的LC滤波器其幅频响应曲线如图9所示。从图9中可以看出，相较于图5所示未引入耦合的LC滤波器来说，引入耦合的LC滤波器其左边缘的滚降以及左边近阻带抑制进一步得到加强。在图5所示LC滤波器的基础上在第一电感L₁和第一电感L₄之间引入耦合(耦合系数等于1％)、以及在第一电感L₁和第一电感L₃之间引入耦合(耦合系数等于3.7％)，引入耦合后的LC滤波器其幅频响应曲线如图10所示。从图10中可以看出，相较于图5所示未引入耦合的LC滤波器来说，引入耦合的LC滤波器其左边缘的滚降和左边近阻带抑制、以及右边缘的滚降和右边近阻带抑制均进一步得到加强。

针对于LC滤波器具有结构对称性的情况来说，除了通过在第一个谐振器和最后一个谐振器中的第一电感之间、以及在第一个谐振器和倒数第二个谐振器中的第一电感之间引入耦合来引入零点之外，还可以在第二个谐振器和最后一个谐振器中的第一电感之间引入耦合。输入端口侧至输出端口侧的第二个谐振器和最后一个谐振器中的第一电感之间引入耦合，可以在右边近阻带引入一个零点，使右边缘滚降以及右边近阻带抑制得到加强。在一个具体实施例中，输入端口侧至输出端口侧的第二个谐振器和最后一个谐振器中的第一电感之间存在耦合，使得右边缘滚降以及右边近阻带抑制得到加强。在另一个具体实施例中，输入端口侧至输出端口侧的第一个谐振器和倒数第二个谐振器中的第一电感之间存在耦合、以及第二个谐振器和最后一个谐振器中的第一电感之间存在耦合，使得右边缘滚降以及右边近阻带抑制得到加强。在又一个具体实施例中，输入端口侧至输出端口侧的第一个谐振器和最后一个谐振器中的第一电感之间存在耦合、以及第二个谐振器和最后一个谐振器中的第一电感之间存在耦合，使得左边缘滚降和左边近阻带抑制、以及右边缘滚降和右边近阻带抑制得到加强。在又一个具体实施例中，输入端口侧至输出端口侧的第一个谐振器和最后一个谐振器中的第一电感之间存在耦合、第一个谐振器和倒数第二个谐振器中的第一电感之间存在耦合、以及第二个谐振器和最后一个谐振器中的第一电感之间存在耦合，使得左边缘滚降和左边近阻带抑制、以及右边缘滚降和右边近阻带抑制得到加强。

需要说明的是，在第一个谐振器和最后一个谐振器中的第一电感之间、以及在第一个谐振器和倒数第二个谐振器中的第一电感之间引入耦合，可以在左边和右边近阻带分别引入零点。在第一个谐振器和最后一个谐振器中的第一电感之间、第一个谐振器和倒数第二个谐振器中的第一电感之间、以及第二个谐振器和最后一个谐振器中的第一电感之间引入耦合，同样可以在左边和右边近阻带分别引入零点。其中，通过调节第一电感之间的耦合系数，可以调节零点的具体位置以及零点外侧抑制的大小。虽然上述两种方式均可以在左边和右边近阻带分别引入零点，但是前一种方式是通过两组第一电感之间的耦合来引入零点，后一种方式则是通过三组第一电感之间的耦合来引入零点。相较于前一种方式来说，由于后一种方式多引入了一组第一电感之间的耦合，所以，一方面可以使零点位置以及零点外侧抑制的调节更具灵活性，另一方面还更便于将零点调节至预期位置上、与此同时将零点外侧抑制控制在期望范围内。

优选地，本发明所提供的LC滤波器还包括第三电容和/或第四电容，其中，第三电容设置在串联支路上、位于输入端口和输入端口侧至输出端口侧的第一个谐振器之间，第四电容设置在所述串联支路上、位于输入端口侧至输出端口侧的最后一个谐振器和输出端口之间。第三电容有助于调整输入端口的阻抗匹配，第四电容有助于调整输出端口的阻抗匹配。其中，仅设置第三电容或第四电容，还是同时设置第三电容和第四电容、以及第三电容和第四电容的具体参数需要根据实际设计需求设置，在此不做任何限定。以一个具体实施例说明。请参考图11，图11是在图5所示LC滤波器的基础上在输入端口设置第三电容C_p1以及在输出端口设置第四电容C_p2，其中，第三电容C_p1设置在输入端口和谐振器P₁与串联支路的连接节点之间，第四电容C_p2设置在输出端口和谐振器P₄与串联支路的连接节点之间。本领域技术人员可以理解的是，图11仅为示意性举例，针对于谐振器第一电感之间存在耦合的LC滤波器，第三电容和第四电容的设置同样适用，为了简明起见，在此不再对所有可能的LC滤波器结构进行一一列举。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他部件、单元或步骤，单数不排除复数。系统权利要求中陈述的多个部件、单元或装置也可以由一个部件、单元或装置通过软件或者硬件来实现。

以上所揭露的仅为本发明的一些较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims

1.一种LC滤波器，该LC滤波器包括：

2.根据权利要求1所述的LC滤波器，其中：

所述谐振器的数量是N个，所述串联单元的数量是N-1个，其中，N是整数且N≥2；

所述输入端口侧至所述输出端口侧，第i个所述谐振器中的第一电感与第N+1-i个所述谐振器中的第一电感具有相同的电感值，第i个所述谐振器中的第一电容与第N+1-i个所述谐振器中的第一电容具有相同的电容值，其中，若N是偶数则1≤i≤N/2，若N是奇数则1≤i≤(N-1)/2；

所述输入端口侧至所述输出端口侧，第j个所述串联单元和第N-j个所述串联单元具有相同的电容值或电感值，其中，若N是偶数则1≤j≤N/2-1，若N是奇数则1≤j≤(N-1)/2。

3.根据权利要求1或2所述的LC滤波器，其中：

针对于所述串联单元是所述第二电容的情况，所述至少两个谐振器中的所述第一电感均具有相同的电感值；

针对于所述串联单元是所述第二电感的情况，所述至少两个谐振器中的所述第一电容均具有相同的电容值。

4.根据权利要求1或2所述的LC滤波器，其中：

所述第一电感以及所述第二电感的电感值均小于等于5nH。

5.根据权利要求1或2所述的LC滤波器，其中：

针对于所述串联单元是所述第二电容的情况，至少存在两个所述谐振器中的所述第一电感之间存在耦合。

6.根据权利要求5所述的LC滤波器，其中：

当所述谐振器的数量大于等于4时，至少存在两个非相邻阶的所述谐振器中的所述第一电感之间存在耦合。

7.根据权利要求6所述的LC滤波器，其中：

所述输入端口侧至所述输出端口侧的第一个所述谐振器和最后一个所述谐振器中的所述第一电感之间存在耦合。

8.根据权利要求6所述的LC滤波器，其中：

所述输入端口侧至所述输出端口侧的第一个所述谐振器和倒数第二个所述谐振器中的所述第一电感之间存在耦合；或

所述输入端口侧至所述输出端口侧的第二个所述谐振器和最后一个所述谐振器中的所述第一电感之间存在耦合；或

所述输入端口侧至所述输出端口侧的第一个所述谐振器和倒数第二个所述谐振器中的所述第一电感之间存在耦合、以及第二个所述谐振器和最后一个所述谐振器中的所述第一电感之间存在耦合。

9.根据权利要求6所述的LC滤波器，其中：

所述输入端口侧至所述输出端口侧的第一个所述谐振器和最后一个所述谐振器中的所述第一电感之间存在耦合、以及第一个所述谐振器和倒数第二个所述谐振器中的所述第一电感之间存在耦合；或

所述输入端口侧至所述输出端口侧的第一个所述谐振器和最后一个所述谐振器中的所述第一电感之间存在耦合、以及第二个所述谐振器和最后一个所述谐振器中的所述第一电感之间存在耦合；或

所述输入端口侧至所述输出端口侧的第一个所述谐振器和最后一个所述谐振器中的所述第一电感之间存在耦合、第一个所述谐振器和倒数第二个所述谐振器中的所述第一电感之间存在耦合、以及第二个所述谐振器和最后一个所述谐振器中的所述第一电感之间存在耦合。

10.根据权利要求5所述的LC滤波器，该LC滤波器还包括：

第三电容，该第三电容设置在所述串联支路上、位于所述输入端口和所述输入端口侧至所述输出端口侧的第一个所述谐振器之间；和/或

第四电容，该第四电容设置在所述串联支路上、位于所述输入端口侧至所述输出端口侧的最后一个所述谐振器和所述输出端口之间。