CN111404510A - 谐振电路和滤波器件 - Google Patents

Abstract

本申请提供的谐振电路和滤波器件，涉及电子器件技术领域。其中，谐振电路包括：连接端口，该连接端口包括第一端口和第二端口；谐振单元，该谐振单元包括至少一个电感元件和至少一个电容元件，且该至少一个电感元件与该至少一个电容元件连接。其中，第一端口和第二端口与谐振单元分别连接，以形成并联连接的至少两条支路，且该第一端口和该第二端口中，至少存在一个与每一个电容元件都不连接的端口。通过上述设置，可以改善现有的谐振电路因受限于电容难以做得较大而使得在传输零点附近的频率位置难以获得较高的抑制度的问题。

Description

谐振电路和滤波器件

技术领域

本申请涉及电子器件技术领域，具体而言，涉及一种谐振电路和滤波器件。

背景技术

在滤波器件的设计中，为了获得一定的抑制度，一般会通过谐振电路来产生传输零点。其中，电容和电感组成的并联谐振电路，在滤波器件中有着较为广泛的应用。

但是，经发明人研究发现，在现有的电容、电感并联谐振电路中，在一些应用中，由于受限于电容难以做得较大，因而，存在着在传输零点附近的频率位置难以获得较高抑制度的问题。

发明内容

有鉴于此，本申请的目的在于提供一种谐振电路和滤波器件，以改善现有的谐振电路因受限于电容难以做得较大而使得在传输零点附近的频率位置难以获得较高的抑制度的问题。

为实现上述目的，本申请实施例采用如下技术方案：

一种谐振电路，包括：

连接端口，该连接端口包括第一端口和第二端口；

谐振单元，该谐振单元包括至少一个电感元件和至少一个电容元件，且该至少一个电感元件与该至少一个电容元件连接；

其中，所述第一端口和所述第二端口与所述谐振单元分别连接，以形成并联连接的至少两条支路，且该第一端口和该第二端口中，至少存在一个与每一个所述电容元件都不连接的端口。

在本申请实施例较佳的选择中，在上述谐振电路中，所述第一端口连接于一个电感元件和一个电容元件之间，所述第二端口与至少一个电感元件连接，且与每一个所述电容元件都不连接。

在本申请实施例较佳的选择中，在上述谐振电路中，所述第一端口与至少一个电感元件连接，且与每一个所述电容元件都不连接，所述第二端口与至少一个电感元件连接，且与每一个所述电容元件都不连接。

在本申请实施例较佳的选择中，在上述谐振电路中，与每一个所述电容元件都不连接的端口，连接于两个电感元件之间。

在本申请实施例较佳的选择中，在上述谐振电路中，与每一个所述电容元件都不连接的端口，连接于一个电感元件的相邻两个不同部分之间，以使该相邻两个不同部分，分别属于并联连接的两条支路。

在本申请实施例较佳的选择中，在上述谐振电路中，所述至少一个电感元件和所述至少一个电容元件依次首尾连接，形成一个闭合的环状电路；

其中，所述第一端口和所述第二端口与所述环状电路的不同位置连接，以形成并联连接的两条支路。

在本申请实施例较佳的选择中，在上述谐振电路中，所述谐振单元包括一个电感元件和一个电容元件，且该电感元件与该电容元件首尾连接形成闭合的环状电路。

在本申请实施例较佳的选择中，在上述谐振电路中，所述电感元件包括相邻的第一部分和第二部分；

其中，所述第一端口连接于所述电感元件和所述电容元件之间，所述第二端口连接于所述第一部分和所述第二部分之间，以使该第一部分和该第二部分，分别属于并联连接的两条支路。

在本申请实施例较佳的选择中，在上述谐振电路中，所述电感元件包括依次相邻的第一部分、第二部分和第三部分；

其中，所述第一端口连接于所述第一部分和所述第二部分之间，所述第二端口连接于该第二部分和所述第三部分之间，以使该第一部分、所述电容元件和该第三部分串联连接，并与该第二部分形成并联连接。

在上述基础上，本申请实施例还提供了一种滤波器件，包括多个上述的谐振电路，且多个谐振电路分别通过连接端口连接。

本申请提供的谐振电路和滤波器件，通过设置至少一个与电容元件不连接的端口，使得谐振电路的谐振性能可以得到调整。如此，相较于现有技术中，将每一个端口与电容元件都连接，可以在使用相同电容值的电容、产生相同的谐振频率的情况下，在传输零点附近的频率位置获得较高的抑制度，或者可以在使用较小电容值的电容、产生相同的谐振频率的情况下，在传输零点附近的频率位置获得相同的抑制度，从而改善现有的谐振电路因受限于电容难以做得较大而使得在传输零点附近的频率位置难以获得较高的抑制度的问题，具有较高的实用价值，特别是在一些小型化的精密仪器中，可以得到较好的应用效果。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

图1为现有技术中的一种并联谐振电路。

图2为现有技术中的另一种并联谐振电路。

图3为图1和图2所示的两种并联谐振电路的谐振性能曲线示意图。

图4为本申请实施例提供的谐振电路的端口连接示意图。

图5为本申请实施例提供的谐振电路的另一端口连接示意图。

图6为本申请实施例提供的谐振单元的电路原理图。

图7为本申请实施例提供的谐振单元的另一电路原理图。

图8为本申请实施例提供的谐振电路的端口连接电路原理图。

图9为图1和图8所示的两种并联谐振电路的谐振性能曲线示意图。

图10为本申请实施例提供的谐振电路的另一端口连接电路原理图。

图11为图1和图10所示的两种并联谐振电路的谐振性能曲线示意图。

图12为本申请实施例提供的滤波器件的结构框图。

图标：10-滤波器件；100-谐振电路；110-连接端口；111-第一端口；113-第二端口；130-谐振单元；131-电感元件；131a-第一部分；131b-第二部分；131c-第三部分；133-电容元件；L1-第一电感；L2-第二电感；C1-第一电容。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例只是本申请的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

如图1所示，是现有技术中的一种并联谐振电路。其中，该并联谐振电路包括一个电容(电容值可以为2pF)和一个电感(电感值可以为1.5nH)，且该电容与该电感并联连接，可以产生的谐振频率约为2.9GHz。

如图2所示，是现有技术中的另一种并联谐振电路。其中，该并联谐振电路包括一个电容(电容值可以为1pF)和一个电感(电感值可以为3nH)，且该电容与该电感并联连接，可以产生的谐振频率约为2.9GHz。

如图3所示，是图1和图2所示的两种并联谐振电路的谐振性能仿真示意图。可以知道，两种并联谐振电路的谐振频率相同，但是，采用图1所示的并联谐振电路，可以在传输零点附近的频率位置产生更高的抑制度(边带更陡峭),但是，需要较大的电容，使得应用环境受限；采用图2所示的并联谐振电路，可以使用具有更小电容值的电容，使得应用环境的受限程度更低，但是，在传输零点附近的频率位置产生的抑制度较低。

基于上述技术问题的存在，本申请的发明人基于长期的研究发现，提出了一种完全不同于改变电感值和电容值的技术方案，以解决上述技术问题。在该技术方案中，创造性地对端口的位置进行调整，使得可以在使用相同电容值的电容、产生相同的谐振频率的情况下，在传输零点附近的频率位置获得较高的抑制度，或者可以在使用较小电容值的电容、产生相同的谐振频率的情况下，在传输零点附近的频率位置获得相同的抑制度。

基于此，结合图4，本申请实施例提供了一种谐振电路100。其中，所述谐振电路100可以包括连接端口110和谐振单元130。

详细地，所述连接端口110可以包括第一端口111和第二端口113。所述谐振单元130可以包括至少一个电感元件131和至少一个电容元件133，且该至少一个电感元件131可以与该至少一个电容元件133连接。

并且，所述第一端口111和所述第二端口113与所述谐振单元130分别连接，以形成并联连接的至少两条支路，且该第一端口111和该第二端口113中，至少存在一个与每一个所述电容元件133都不连接的端口。

基于上述将至少一个端口与电容元件133不连接的设置，使得相较于现有技术中，将每一个端口与电容元件133都连接，可以在使用相同电容值的电容、产生相同的谐振频率的情况下，在传输零点附近的频率位置获得较高的抑制度，或者可以在使用较小电容值的电容、产生相同的谐振频率的情况下，在传输零点附近的频率位置获得相同的抑制度，从而改善现有的谐振电路因受限于电容难以做得较大而使得在传输零点附近的频率位置难以获得较高的抑制度的问题。

第一方面，对于所述连接端口110需要说明的是，该连接端口110包括的第一端口111和第二端口113的具体作用不受限制，可以根据实际应用需求进行选择。

例如，在一种可以替代的示例中，所述第一端口111可以作为所述谐振电路100的输入端口，所述第二端口113可以作为所述谐振电路100的输出端口。如此，可以通过该第一端口111输入待处理的信号，并经过所述谐振单元130的处理之后，再通过该第二端口113输出。

又例如，在另一种可以替代的示例中，所述第一端口111可以作为所述谐振电路100的输出端口，所述第二端口113可以作为所述谐振电路100的输入端口。如此，可以通过该第二端口113输入待处理的信号，并经过所述谐振单元130的处理之后，再通过该第一端口111输出。

并且，对于所述连接端口110还需要说明的是，该连接端口110包括的第一端口111和第二端口113与所述谐振单元130的具体连接关系也不受限制，可以根据实际应用需求进行选择。

例如，在一种可以替代的示例中，在所述第一端口111和所述第二端口113中，有一个端口与至少一个所述电感元件131连接，且该端口与每一个所述电容元件133都不连接，另一个端口可以连接于一个所述电感元件131和一个所述电容元件133之间。

详细地，在一种具体的应用示例中，所述第一端口111可以连接于一个所述电感元件131和一个所述电容元件133之间。所述第二端口113可以与至少一个所述电感元件131连接，且与每一个所述电容元件133都不连接(如图4所示)。

又例如，在另一种可以替代的示例中，在所述第一端口111和所述第二端口113中，两个端口都与至少一个所述电感元件131连接，且该端口与每一个所述电容元件133都不连接。

详细地，在一种具体的应用示例中，所述第一端口111可以与至少一个电感元件131连接，且与每一个所述电容元件133都不连接。所述第二端口113可以与至少一个电感元件131连接，且与每一个所述电容元件133都不连接(如图5所示)。

可以理解的是，对于与每一个所述电容元件133都不连接的端口(如上述的第一端口111和第二端口113)，该端口需要与至少一个电感元件131连接，同样地，该端口与至少一个电感元件131的具体连接关系也不受限制，可以根据实际应用需求进行选择。

例如，在一种可以替代的示例中，与每一个所述电容元件133都不连接的端口，可以连接于两个电感元件131之间。

也就是说，在上述示例中，所述谐振单元130可以包括至少两个电感元件131，且该至少两个电感元件131中，包括相邻连接设置的两个电感元件131。

又例如，在另一种可以替代的示例中，与每一个所述电容元件133都不连接的端口，可以连接于一个电感元件131的相邻两个不同部分之间，以使该相邻两个不同部分，分别属于并联连接的两条支路。

也就是说，在上述示例中，所述谐振单元130可以包括至少一个电感元件131，且该至少一个电感元件131中，有一个电感元件131可以包括两个相邻的不同部分。

第二方面，对于所述谐振单元130需要说明的是，该谐振单元130包括的电感元件131和电容元件133的具体数量不受限制，可以根据实际应用需求进行选择。

例如，在一种可以替代的示例中，所述谐振单元130可以包括一个电感元件131和一个电容元件133。如此，该电感元件131和该电容元件133可以首尾连接，形成一个闭合的环状电路。

又例如，在另一种可以替代的示例中，所述谐振单元130可以包括多个电感元件131和一个电容元件133，也可以包括一个电感元件131和多个电容元件133，还可以包括多个电感元件131和多个电容元件133。

也就是说，所述电感元件131和所述电容元件133的数量之和，可以大于或等于三。如此，三个以上的电感元件131和电容元件133，可以首尾连接，形成至少一个闭合的环状电路。

基于此，可以知道，在所述谐振单元130包括至少一个电感元件131和至少一个电容元件133时，该至少一个电感元件131和该至少一个电容元件133可以通过首尾连接，形成至少一个闭合的环状电路。

也就是说，基于电感元件131和电容元件133的数量不同，以及首尾连接的具体方式不同，形成的环状电路的数量也不同。

例如，在一种可以替代的示例中，结合图6，所述谐振单元130可以包括第一电感L1、第二电感L2和第一电容C1。其中，该第一电感L1、该第二电感L2和该第一电容C1，可以依次首尾连接，形成一个闭合的环状电路。

又例如，在另一种可以替代的示例中，结合图7，所述谐振单元130可以包括第一电感L1、第二电感L2和第一电容C1。其中，该第一电感L1、该第二电感L2和该第一电容C1，可以首尾连接，但并不依次，形成3个环状电路，如第一电感L1和第二电感L2构成一个闭合的环状电路，第一电感L1和第一电容C1也构成一个闭合的环状电路，第二电感L2和第一电容C1再构成一个闭合的环状电路。

其中，基于上述至少一个电感元件131和至少一个电容元件133构成的环状电路的数量不同，可以对所述第一端口111和所述第二端口113进行不同的连接设置，以形成不同数量的并联连接的支路。

例如，在一种可以替代的示例中，所述至少一个电感元件131和所述至少一个电容元件133依次首尾连接，形成一个闭合的环状电路。如此，所述第一端口111和所述第二端口113与所述环状电路的不同位置连接，以形成并联连接的两条支路。

其中，结合前述的示例，所述第一端口111和所述第二端口113与所述环状电路的连接位置可以有不同的选择。基于此，在本实施例中，在所述谐振单元130包括一个电感元件131和一个电容元件133，且该电感元件131与该电容元件133首尾连接形成一个闭合的环状电路时，分别提供以下两种示例。

首先，结合图8，在第一种示例中，所述第一端口111和所述第二端口113中，仅有一个端口与电容元件133不连接。详细地，所述电感元件131可以包括相邻的第一部分131a和第二部分131b。

如此，所述第一端口111可以连接于所述电感元件131和所述电容元件133之间，所述第二端口113可以连接于所述第一部分131a和所述第二部分131b之间，以使该第一部分131a和该第二部分131b，分别属于并联连接的两条支路。

也就是说，所述第一部分131a和所述第二部分131b中，一个部分与所述电容元件133串联连接，形成一条支路，且另一个部分可以形成另一条支路。

其中，在一种具体的应用示例中，所述第一端口111可以连接于所述第一部分131a和所述电容元件133之间，所述第二端口113可以连接于所述第一部分131a和所述第二部分131b之间。

并且，为了得到与图1所示的电路相同的谐振频率，所述电容元件133的电容值可以为1pF(小于图1所示的2pF)，所述第一部分131a的电感值可以为2nH，所述第二部分131b的电感值可以为1nH。如此，通过与图1所示的电路进行仿真对比，可以得到如图9所示的谐振性能曲线图。

基于此，可以知道，采用8所示的电路，可以在降低电容的电容值的同时，得到与图1所示的电路具有基本相同的谐振性能，在传输零点附近的频率位置都具有较高的抑制度。

其次，结合图10，在第二种示例中，所述第一端口111和所述第二端口113中，两个端口与电容元件133都不连接。详细地，所述电感元件131可以包括依次相邻的第一部分131a、第二部分131b和第三部分131c。

如此，所述第一端口111可以连接于所述第一部分131a和所述第二部分131b之间，所述第二端口113可以连接于该第二部分131b和所述第三部分131c之间，以使该第一部分131a、所述电容元件133和该第三部分131c串联连接，并与该第二部分131b形成并联连接。

也就是说，所述第一部分131a、所述电容元件133和所述第三部分131c串联连接，形成一条支路。所述第二部分131b可以形成另一条支路。

如此，为了得到1所示的电路相同的谐振频率，所述电容元件133的电容值可以为1pF(小于图1所示的2pF)，所述第一部分131a的电感值可以为0.5nH，所述第二部分131b的电感值可以为2nH，所述第三部分131c的电感值可以为0.5nH。如此，通过与图1所示的电路进行仿真对比，可以得到如图11所示的谐振性能曲线图。

基于此，可以知道，采用10所示的电路，可以在降低电容的电容值的同时，得到与图1所示的电路具有基本相同的谐振性能，在传输零点附近的频率位置都具有较高的抑制度。

可以理解的是，在上述示例中，电感元件131和电容元件133首尾连接，以形成闭合的环状电路，既可以是指电感元件131和电容元件133直接连接，也可以是指电感元件131和电容元件133分别与端口(如上述的第一端口111或第二端口113)连接，从而基于该端口间接连接。

结合图12，本申请实施例还提供一种滤波器件10。其中，所述滤波器件10可以包括多个如上述的谐振电路100。

详细地，多个所述谐振电路100可以分别通过各自的连接端口110(如上述的第一端口111和第二端口113)连接，以形成滤波器件10。

其中，多个所述谐振电路100包括的谐振单元130的具体构成可以不同，以分别产生不同的谐振频率，从而形成带通滤波。

可以理解的是，在图12所示的示例中，多个所述谐振电路100可以串联连接。基于其它需求，在其它示例中，多个所述谐振电路100也可以并联连接，或混合连接(包括串联连接和并联连接)。

并且，在上述示例中，多个可以是指，两个及其以上。

综上所述，本申请提供的谐振电路100和滤波器件10，通过设置至少一个与电容元件133不连接的端口，使得谐振电路100的谐振性能可以得到调整。如此，相较于现有技术中，将每一个端口与电容元件133都连接，可以在使用相同电容值的电容、产生相同的谐振频率的情况下，在传输零点附近的频率位置获得较高的抑制度，或者可以在使用较小电容值的电容、产生相同的谐振频率的情况下，在传输零点附近的频率位置获得相同的抑制度，从而改善现有的谐振电路因受限于电容难以做得较大而使得在传输零点附近的频率位置难以获得较高的抑制度的问题，具有较高的实用价值，特别是在一些小型化的精密仪器中，可以得到较好的应用效果。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种谐振电路，其特征在于，包括：

连接端口，该连接端口包括第一端口和第二端口；

谐振单元，该谐振单元包括至少一个电感元件和至少一个电容元件，且该至少一个电感元件与该至少一个电容元件连接；

其中，所述第一端口和所述第二端口与所述谐振单元分别连接，以形成并联连接的至少两条支路，且该第一端口和该第二端口中，至少存在一个与每一个所述电容元件都不连接的端口。

2.根据权利要求1所述的谐振电路，其特征在于，所述第一端口连接于一个电感元件和一个电容元件之间，所述第二端口与至少一个电感元件连接，且与每一个所述电容元件都不连接。

3.根据权利要求1所述的谐振电路，其特征在于，所述第一端口与至少一个电感元件连接，且与每一个所述电容元件都不连接，所述第二端口与至少一个电感元件连接，且与每一个所述电容元件都不连接。

4.根据权利要求1-3任意一项所述的谐振电路，其特征在于，与每一个所述电容元件都不连接的端口，连接于两个电感元件之间。

5.根据权利要求1-3任意一项所述的谐振电路，其特征在于，与每一个所述电容元件都不连接的端口，连接于一个电感元件的相邻两个不同部分之间，以使该相邻两个不同部分，分别属于并联连接的两条支路。

6.根据权利要求1-3任意一项所述的谐振电路，其特征在于，所述至少一个电感元件和所述至少一个电容元件依次首尾连接，形成一个闭合的环状电路；

其中，所述第一端口和所述第二端口与所述环状电路的不同位置连接，以形成并联连接的两条支路。

7.根据权利要求6所述的谐振电路，其特征在于，所述谐振单元包括一个电感元件和一个电容元件，且该电感元件与该电容元件首尾连接形成闭合的环状电路。

8.根据权利要求7所述的谐振电路，其特征在于，所述电感元件包括相邻的第一部分和第二部分；

其中，所述第一端口连接于所述电感元件和所述电容元件之间，所述第二端口连接于所述第一部分和所述第二部分之间，以使该第一部分和该第二部分，分别属于并联连接的两条支路。

9.根据权利要求7所述的谐振电路，其特征在于，所述电感元件包括依次相邻的第一部分、第二部分和第三部分；

其中，所述第一端口连接于所述第一部分和所述第二部分之间，所述第二端口连接于该第二部分和所述第三部分之间，以使该第一部分、所述电容元件和该第三部分串联连接，并与该第二部分形成并联连接。

10.一种滤波器件，其特征在于，包括多个权利要求1-9任意一项所述的谐振电路，且多个谐振电路分别通过连接端口连接。

Images