JP6428918B2 - 帯域通過フィルタおよび積層型の帯域通過フィルタ - Google Patents

帯域通過フィルタおよび積層型の帯域通過フィルタ Download PDF

Info

Publication number
JP6428918B2
JP6428918B2 JP2017507533A JP2017507533A JP6428918B2 JP 6428918 B2 JP6428918 B2 JP 6428918B2 JP 2017507533 A JP2017507533 A JP 2017507533A JP 2017507533 A JP2017507533 A JP 2017507533A JP 6428918 B2 JP6428918 B2 JP 6428918B2
Authority
JP
Japan
Prior art keywords
inductor
electrode
parallel resonator
parallel
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017507533A
Other languages
English (en)
Other versions
JPWO2016152211A1 (ja
Inventor
智史 浅田
智史 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016152211A1 publication Critical patent/JPWO2016152211A1/ja
Application granted granted Critical
Publication of JP6428918B2 publication Critical patent/JP6428918B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H03H7/0161—Bandpass filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/075—Ladder networks, e.g. electric wave filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、帯域通過フィルタに関し、さらに詳しくは、隣接するＬＣ並列共振器のインダクタ間の磁気結合の調整が容易な帯域通過フィルタに関する。
また、本発明は、絶縁体層が積層された積層体を用いて上記帯域通過フィルタを構成した積層型の帯域通過フィルタに関し、さらに詳しくは、隣接するＬＣ並列共振器のインダクタ間の磁気結合の調整が容易な積層型の帯域通過フィルタに関する。
複数個のＬＣ並列共振器を備え、隣接するＬＣ並列共振器のインダクタ同士を磁気結合させた帯域通過フィルタが、特許文献１（ＷＯ２００９／０４１２９４Ａ１号公報）に開示されている。
図１１および１２に、特許文献１に開示された帯域通過フィルタ５００を示す。ただし、図１１は、帯域通過フィルタ５００の分解斜視図である。図１２は、帯域通過フィルタ５００の等価回路図である。
図１１に示すように、帯域通過フィルタ５００は、下から順に、６層の絶縁体層（誘電体層）１０１〜１０６が積層された積層体１０７を備える。積層体１０７には、以下のように電極が形成されている。
絶縁体層１０１には、グランド電極（接地電極）１０９が形成されている。グランド電極１０９は、積層体１０７の側面に導出されたグランド端子（接地接続電極）１５１、１５２に接続されている。
絶縁体層１０２には、キャパシタ電極１１１、１１２、１１３が形成されている。
絶縁体層１０３には、入出力端子（入出力電極）１２１、１２２と、キャパシタ電極（入出力間キャパシタ）１６０とが形成されている。
絶縁体層１０４には、Ｓ字状の線路電極１１７が形成されている。
絶縁体層１０５には、それぞれＣ字状の線路電極１１６、１１８が形成されている。線路電極１１６と線路電極１１８とは、線対称（点対称でもある）に配置されている。
絶縁体層１０６には、電極は形成されていない。
絶縁体層１０３〜１０５を貫通して、ビア電極１３１、１３５が形成されている。ビア電極１３１は、一端がキャパシタ電極１１１に接続され、途中で引出電極部１２１Ａにおいて第１の入出力端子１２１に接続され、他端が線路電極１１６の一端１１６Ａに接続されている。ビア電極１３５は、一端がキャパシタ電極１１３に接続され、途中で引出電極部１２２Ａにおいて第２の入出力端子１２２に接続され、他端が線路電極１１８の一端１１８Ａに接続されている。
絶縁体層１０２〜１０５を貫通して、ビア電極１３２、１３６が形成されている。ビア電極１３２は、一端がグランド電極１０９に接続され、他端が線路電極１１６の他端１１６Ｂに接続されている。ビア電極１３６は、一端がグランド電極１０９に接続され、他端が線路電極１１８の他端１１８Ｂに接続されている。
絶縁体層１０２〜１０４を貫通して、ビア電極１３３が形成されている。ビア電極１３３は、一端がグランド電極１０９に接続され、他端が線路電極１１７の一端１１７Ａに接続されている。
絶縁体層１０３、１０４を貫通して、ビア電極１３４が形成されている。ビア電極１３４は、一端がキャパシタ電極１１２に接続され、他端が線路電極１１７の他端１１７Ｂに接続されている。
以上のような構造からなる特許文献１に開示された帯域通過フィルタ５００は、図１２に示す等価回路を有する。
帯域通過フィルタ５００は、インダクタＬ１とキャパシタＣ１とからなる第１段（入力段）のＬＣ並列共振器と、インダクタＬ２とキャパシタＣ２とからなる第２段（中間段）のＬＣ並列共振器と、インダクタＬ３とキャパシタＣ３とからなる第３段（出力段）のＬＣ並列共振器とを備えている。
第１の入出力端子（ＩＮ）と第２の入出力端子（ＯＵＴ）との間には、順に、第１段のＬＣ並列共振器の一端、キャパシタＣ１２、第２段のＬＣ並列共振器の一端、キャパシタＣ２３、第３段のＬＣ並列共振器の一端が接続されている。
第１段のＬＣ並列共振器、第２段のＬＣ並列共振器、第３段のＬＣ並列共振器の他端が、それぞれ、グランド端子に接続されている。
直列に接続されたキャパシタＣ１２およびキャパシタＣ２３と並列に、キャパシタＣ１３が接続されている。
３個のＬＣ並列共振器は、キャパシタＣ１２、Ｃ１３、Ｃ２３により、容量結合している。また、第１のＬＣ並列共振器のインダクタＬ１と第２のＬＣ並列共振器のインダクタＬ２とが磁気結合Ｍ１し、第２のＬＣ並列共振器のインダクタＬ２と第３のＬＣ並列共振器のインダクタＬ３とが磁気結合Ｍ２している。
次に、図１１と図１２とを参照しながら、帯域通過フィルタ５００の構造と等価回路との関係について説明する。
第１段のＬＣ並列共振器のインダクタＬ１は、引出電極部１２１Ａ、ビア電極１３１、線路電極１１６の一端１１６Ａ、線路電極１１６の本体部分、線路電極１１６の他端１１６Ｂ、ビア電極１３２、グランド電極１０９を繋ぐ経路で形成されている。
第１段のＬＣ並列共振器のキャパシタＣ１は、キャパシタ電極１１１とグランド電極１０９との間に生じる容量により形成されている。なお、第１の入出力端子１２１とキャパシタＣ１とは、引出電極部１２１Ａおよびビア電極１３１を経由して繋がっている。
第２段のＬＣ並列共振器のインダクタＬ２は、キャパシタ電極１１２、ビア電極１３４、線路電極１１７の他端１１７Ｂ、線路電極１１７の本体部分、線路電極１１７の一端１１７Ａ、ビア電極１３３、グランド電極１０９を繋ぐ経路で形成されている。
第２段のＬＣ並列共振器のキャパシタＣ２は、キャパシタ電極１１２とグランド電極１０９との間に生じる容量により形成されている。
第３段のＬＣ並列共振器のインダクタＬ３は、引出電極部１２２Ａ、ビア電極１３５、線路電極１１８の一端１１８Ａ、線路電極１１８の本体部分、線路電極１１８の他端１１８Ｂ、ビア電極１３６、グランド電極１０９を繋ぐ経路で形成されている。
第３段のＬＣ並列共振器のキャパシタＣ３は、キャパシタ電極１１３とグランド電極１０９との間に生じる容量により形成されている。なお、第２の入出力端子１２２とキャパシタＣ３とは、引出電極部１２２Ａおよびビア電極１３５を経由して繋がっている。
キャパシタＣ１２は、キャパシタ電極１１１とキャパシタ電極１１２との間に生じる容量により形成されている。
キャパシタＣ２３は、キャパシタ電極１１２とキャパシタ電極１１３との間に生じる容量により形成されている。
キャパシタＣ１３は、キャパシタ電極１１１とキャパシタ電極１１３との間に生じる容量、入出力間キャパシタ電極１６０と引出電極部１２１Ａ、１２２Ａとの間に生じる容量、および入出力間キャパシタ電極１６０の両端部分とキャパシタ電極１１１、１１３との間に生じる容量の合成容量により形成されている。
ＷＯ２００９／０４１２９４Ａ１号公報
図１３に、帯域通過フィルタ５００における、線路電極１１６と線路電極１１７との位置関係、および、線路電極１１７と線路電極１１８との位置関係を示す。併せて、線路電極１１６を流れるインダクタＬ１の電流の向きを矢印ＡＬ１で、線路電極１１７を流れるインダクタＬ２の電流の向きを矢印ＡＬ２で、線路電極１１８を流れるインダクタＬ３の電流の向きを矢印ＡＬ３で、それぞれ示す。さらに、インダクタＬ１とインダクタＬ２との磁気結合をＭ１、インダクタＬ２とインダクタＬ３との磁気結合をＭ２で示す。
帯域通過フィルタ５００は、線路電極１１６と線路電極１１７とが重なり、線路電極１１７と線路電極１１８とが重なっている。
しかしながら、帯域通過フィルタ５００は、線路電極１１７がＳ字状をしているため、線路電極１１６と、線路電極１１７とが、部分的に重ならない箇所がある。同様に、線路電極１１７と、線路電極１１８とが、部分的に重ならない箇所がある。
線路電極１１６と、線路電極１１７とが、部分的に重ならない箇所があるということが、インダクタＬ１とインダクタＬ２との磁気結合Ｍ１を弱めてしまう原因になっていた。同様に、線路電極１１７と、線路電極１１８とが、部分的に重ならない箇所があるということが、インダクタＬ２とインダクタＬ３との磁気結合Ｍ２とを弱めてしまう原因になっていた。
さらに、重大な問題として、帯域通過フィルタ５００には、インダクタＬ１とインダクタＬ２との磁気結合Ｍ１の強さと、インダクタＬ２とインダクタＬ３との磁気結合Ｍ２の強さとが完全には一致せず、僅かにずれてしまうという問題があった。
これは、積層体１０７内において、線路電極１１６と線路電極１１７との位置関係と、線路電極１１７と線路電極１１８との位置関係とが同じでないことが原因になっていた。すなわち、図１３に示すように、線路電極１１６と線路電極１１７とは、線路電極１１６の電流ＡＬ１の流れ始め部分と、線路電極１１７の電流ＡＬ２の流れ終わり部分とが重なっている。これに対し、線路電極１１７と線路電極１１８とは、線路電極１１７の電流ＡＬ２の流れ始め部分と、線路電極１１８の電流ＡＬ１の流れ終わり部分とが重なっている。
この線路電極１１６と線路電極１１７との位置関係と、線路電極１１７と線路電極１１８との位置関係とが同じでないことが、インダクタＬ１とインダクタＬ２との磁気結合Ｍ１の強さと、インダクタＬ２とインダクタＬ３との磁気結合Ｍ２の強さとが均等でない原因になっていた。
そして、磁気結合Ｍ１の強さと磁気結合Ｍ２の強さとが均等でないことは、帯域通過フィルタ５００において、一方の入出力端子側の反射特性と、他方の入出力端子側の反射特性とがずれてしまう原因となっていた。そして、帯域通過フィルタ５００は、一方の入出力端子側と他方の入出力端子側とで、インピーダンスが整合されていない。
また、帯域通過フィルタの設計段階において、ＬＣ並列共振器ごとに線路電極の長さを異ならせるなどして、ＬＣ並列共振器のインダクタ間の磁気結合を調整することも容易ではなかった。すなわち、１つの線路電極の長さを変更すると、帯域通過フィルタのフィルタ特性に影響を与えるため、仮にＬＣ並列共振器のインダクタ間の磁気結合を調整できたとしても、帯域通過フィルタのフィルタ特性が所望のものから外れてしまうなどの他の問題が発生する虞があった。
本発明は、上述した従来の帯域通過フィルタの問題点を解決するためになされたものであり、ＬＣ並列共振器のインダクタ間の磁気結合の調整が容易な帯域通過フィルタを提供すること、および、その帯域通過フィルタを構成した、ＬＣ並列共振器のインダクタ間の磁気結合の調整が容易な積層型の帯域通過フィルタを提供することを目的とする。
その手段として、本発明の帯域通過フィルタは、第１入出力端子と、第２の入出力端子と、グランド端子と、インダクタとキャパシタとが並列に接続された複数個のＬＣ並列共振器とを備え、複数個のＬＣ並列共振器は、第１の入出力段のＬＣ並列共振器と、少なくとも１個の中間段のＬＣ並列共振器と、第２の入出力段のＬＣ並列共振器とを含み、第１の入出力端子と第２の入出力端子との間には、順に、第１の入出力段のＬＣ並列共振器、中間段のＬＣ並列共振器、第２の入出力段のＬＣ並列共振器の各一端が接続され、第１の入出力段のＬＣ並列共振器、中間段のＬＣ並列共振器、第２の入出力段のＬＣ並列共振器の各他端が、グランド端子に接続され、隣接するＬＣ並列共振器のインダクタ同士が磁気結合し、中間段のＬＣ並列共振器の少なくとも１個は、インダクタが、第１インダクタと第２インダクタとに並列に分割され、第１インダクタが、一方に隣接するＬＣ並列共振器のインダクタと磁気結合し、第２インダクタが、他方に隣接するＬＣ並列共振器のインダクタと磁気結合するようにした。
なお、第１インダクタのインダクタンス値と第２インダクタのインダクタンス値の比率は、たとえば１：１とすることができる。この場合には、第１インダクタと一方に隣接するＬＣ並列共振器のインダクタとの磁気結合の強さと、第２インダクタと他方に隣接するＬＣ並列共振器のインダクタとの磁気結合の強さを、容易に均等にすることができる。なお、磁気結合の強さを均等にするとは、帯域通過フィルタの製造誤差などに起因する磁気結合の強さの僅かなずれは除き、実質的に均等にすることを意味する。
また、中間段のＬＣ並列共振器を１個とし、その中間段のＬＣ並列共振器のインダクタを第１インダクタと第２インダクタとに並列に分割した、３段のＬＣ並列共振器を備えた帯域通過フィルタとすることができる。この場合には、第１の入出力段のＬＣ並列共振器のインダクタと中間段のＬＣ並列共振器の第１インダクタとの磁気結合の強さと、中間段のＬＣ並列共振器の第２インダクタと第２の入出力段のＬＣ並列共振器のインダクタとの磁気結合の強さを、容易に調整することができる。
また、中間段のＬＣ並列共振器を２個とし、その２個の中間段のＬＣ並列共振器のインダクタを、それぞれ第１インダクタと第２インダクタとに並列に分割した、４段のＬＣ並列共振器を備えた帯域通過フィルタとすることができる。この場合には、第１の入出力段のＬＣ並列共振器のインダクタと一方の中間段のＬＣ並列共振器の第１インダクタとの磁気結合の強さと、一方の中間段のＬＣ並列共振器の第２インダクタと他方の中間段のＬＣ並列共振器の第１インダクタとの磁気結合の強さと、他方の中間段のＬＣ並列共振器の第２インダクタと第２の入出力段のＬＣ並列共振器のインダクタとの磁気結合の強さを、容易に調整することができる。
また、中間段のＬＣ並列共振器を３個とし、その３個の中間段のＬＣ並列共振器のうち、中間に配置された中間段のＬＣ並列共振器のインダクタを、第１インダクタと第２インダクタとに並列に分割した、５段のＬＣ並列共振器を備えた帯域通過フィルタとすることができる。この場合には、第１の入出力段側に配置された中間段のＬＣ並列共振器のインダクタと中間に配置された中間段のＬＣ並列共振器の第１インダクタとの磁気結合の強さと、中間に配置された中間段のＬＣ並列共振器の第２インダクタと第２の入出力段側に配置された中間段のＬＣ並列共振器のインダクタとの磁気結合の強さを、容易に調整することができる。
さらに、中間段のＬＣ並列共振器を３個とし、その３個の中間段のＬＣ並列共振器のインダクタを、それぞれ第１インダクタと第２インダクタとに並列に分割した、５段のＬＣ並列共振器を備えた帯域通過フィルタとすることができる。この場合には、第１の入出力段のＬＣ並列共振器のインダクタと第１の入出力段側に配置された中間段のＬＣ並列共振器の第１インダクタとの磁気結合の強さと、第１の入出力段側に配置された中間段のＬＣ並列共振器の第２インダクタと中間に配置された中間段のＬＣ並列共振器の第１インダクタとの磁気結合の強さと、中間に配置された中間段のＬＣ並列共振器の第２インダクタと第２の入出力段側に配置された中間段のＬＣ並列共振器の第１インダクタとの磁気結合の強さと、第２の入出力段側に配置された中間段のＬＣ並列共振器の第２インダクタと第２の入出力段のＬＣ並列共振器のインダクタとの磁気結合の強さを、容易に調整することができる。
また、上述した目的を達成するため、本発明の積層型の帯域通過フィルタは、複数の絶縁体層が積層された積層体を備え、ＬＣ並列共振器のインダクタを積層体の所定の層間に形成された線路電極と積層体の所定の絶縁体層を貫通して形成されたビア電極とで構成した螺旋状電極により形成し、ＬＣ並列共振器のキャパシタを積層体の所定の層間に形成されたキャパシタ電極により形成し、積層体を積層方向から見た場合に、中間段のＬＣ並列共振器の第１インダクタの螺旋状電極と、等価回路上において一方に隣接するＬＣ並列共振器のインダクタの螺旋状電極とが重なるとともに、中間段のＬＣ並列共振器の第２インダクタの螺旋状電極と、等価回路上において他方に隣接するＬＣ並列共振器のインダクタの螺旋状電極とが重なるようにして、上述した本発明の帯域通過フィルタを構成することができる。この場合には、中間段のＬＣ並列共振器の第１インダクタと、等価回路上において一方に隣接するＬＣ並列共振器のインダクタとの磁気結合が強くなるとともに、中間段のＬＣ並列共振器の第２インダクタと、等価回路上において他方に隣接するＬＣ並列共振器のインダクタとの磁気結合が強くなる。
なお、第１インダクタの螺旋状電極と第２インダクタの螺旋状電極とは、たとえば同一形状にすることができる。この場合には、第１インダクタのインダクタンス値と第２インダクタのインダクタンス値との比率を、容易に１：１とすることができる。なお、インダクタンス値の比率を１：１にするとは、帯域通過フィルタの製造誤差などに起因するインダクタンス値の僅かなずれは除き、実質的に１：１にすることを意味する。そして、第１インダクタと、等価回路上において一方に隣接するＬＣ並列共振器のインダクタとの磁気結合の強さと、第２インダクタと、等価回路上において他方に隣接するＬＣ並列共振器のインダクタとの磁気結合の強さとを、容易に均等にすることができる。なお、第１インダクタの螺旋状電極と第２インダクタの螺旋状電極とが同一形状とは、製造誤差などを除き、両者が実質的に同一形状であることを意味する。
また、積層体を積層方向から見た場合に、中間段のＬＣ並列共振器の第１インダクタの螺旋状電極の旋回方向と、等価回路上において一方に隣接するＬＣ並列共振器のインダクタの螺旋状電極の旋回方向を同一方向とするとともに、中間段のＬＣ並列共振器の第２インダクタの螺旋状電極の旋回方向と、等価回路上において他方に隣接するＬＣ並列共振器のインダクタの螺旋状電極の旋回方向を同一方向とすることができる。この場合には、中間段のＬＣ並列共振器の第１インダクタと、等価回路上において一方に隣接するＬＣ並列共振器のインダクタとの磁気結合を強くするとともに、中間段のＬＣ並列共振器の第２インダクタと、等価回路上において他方に隣接するＬＣ並列共振器のインダクタとの磁気結合を強くすることができる。なお、螺旋状電極の旋回方向が同一方向とは、大半の部分において同一方向であることを意味し、パターン設計の必要性などから、極わずかな部分において逆方向になっている場合も含む意味である。
また、積層体を積層方向から見た場合に、中間段のＬＣ並列共振器の第１インダクタの螺旋状電極の旋回方向と、等価回路上において一方に隣接するＬＣ並列共振器のインダクタの前記螺旋状電極の旋回方向を逆方向にするとともに、中間段のＬＣ並列共振器の第２インダクタの螺旋状電極の旋回方向と、等価回路上において他方に隣接するＬＣ並列共振器のインダクタの螺旋状電極の旋回方向を逆方向にすることができる。この場合には、この場合には、中間段のＬＣ並列共振器の第１インダクタと、等価回路上において一方に隣接するＬＣ並列共振器のインダクタとの磁気結合を弱くするとともに、中間段のＬＣ並列共振器の第２インダクタと、等価回路上において他方に隣接するＬＣ並列共振器のインダクタとの磁気結合を弱くすることができる。なお、螺旋状電極の旋回方向が逆方向とは、大半の部分において逆方向であることを意味し、パターン設計の必要性などから、極わずかな部分において同一方向になっている場合も含む意味である。
さらに、積層体を積層方向から見た場合に、中間段のＬＣ並列共振器の第１インダクタの螺旋状電極の旋回方向と、等価回路上において一方に隣接するＬＣ並列共振器のインダクタの螺旋状電極の旋回方向を同一方向とし、かつ、中間段のＬＣ並列共振器の第２インダクタの螺旋状電極の旋回方向と、等価回路上において他方に隣接するＬＣ並列共振器のインダクタの螺旋状電極の旋回方向を逆方向とするか、または、中間段のＬＣ並列共振器の第１インダクタの螺旋状電極の旋回方向と、等価回路上において一方に隣接するＬＣ並列共振器のインダクタの螺旋状電極の旋回方向を逆方向とし、かつ、中間段のＬＣ並列共振器の第２インダクタの螺旋状電極の旋回方向と、等価回路上において他方に隣接するＬＣ並列共振器の前記インダクタの前記螺旋状電極の旋回方向を同一方向とすることができる。この場合には、中間段のＬＣ並列共振器の第１インダクタと、等価回路上において一方に隣接するＬＣ並列共振器のインダクタとの磁気結合と、中間段のＬＣ並列共振器の第２インダクタと、等価回路上において他方に隣接するＬＣ並列共振器のインダクタとの磁気結合のうち、一方を強くし、他方を弱くすることができる。
本発明の帯域通過フィルタは、中間段のＬＣ並列共振器の少なくとも１個において、インダクタが、第１インダクタと第２インダクタとに並列に分割され、第１インダクタが、一方に隣接するＬＣ並列共振器のインダクタと磁気結合し、第２インダクタが、他方に隣接するＬＣ並列共振器のインダクタと磁気結合しているため、第１インダクタと一方に隣接するＬＣ並列共振器のインダクタとの磁気結合の強さと、第２インダクタと他方に隣接するＬＣ並列共振器のインダクタとの磁気結合の強さとを、容易に調整することができる。たとえば、両者を均等にすることも容易である。
また、本発明の積層型の帯域通過フィルタは、上述した帯域通過フィルタを絶縁体層が積層された積層体を用いて構成したものであるため、第１インダクタと一方に隣接するＬＣ並列共振器のインダクタとの磁気結合の強さと、第２インダクタと他方に隣接するＬＣ並列共振器のインダクタとの磁気結合の強さとを、容易に調整することができる。たとえば、両者を均等にすることも容易である。また、本発明の積層型の帯域通過フィルタは、積層体を積層方向から見た場合に、中間段のＬＣ並列共振器の第１インダクタの螺旋状電極と、等価回路上において一方に隣接するＬＣ並列共振器のインダクタの螺旋状電極とが重なり、中間段のＬＣ並列共振器の第２インダクタの螺旋状電極と、等価回路上において他方に隣接するＬＣ並列共振器のインダクタの螺旋状電極とが重なっているため、中間段のＬＣ並列共振器の第１インダクタと、等価回路上において一方に隣接するＬＣ並列共振器のインダクタとの磁気結合が強く、中間段のＬＣ並列共振器の第２インダクタと、等価回路上において他方に隣接するＬＣ並列共振器のインダクタとの磁気結合が強い。
第１実施形態にかかる帯域通過フィルタ１００を示す分解斜視図である。 帯域通過フィルタ１００の等価回路図である。 帯域通過フィルタ１００において、第１のＬＣ並列共振器のインダクタと、第２のＬＣ並列共振器の第１インダクタ、第２インダクタと、第３のＬＣ並列共振器のインダクタとの位置関係を示す概念図である。 図４（Ａ）は、帯域通過フィルタ１００の通過特性および反射特性を示す図である。図４（Ｂ）は、帯域通過フィルタ１００のインピーダンスを示すスミスチャート図である。 比較例にかかる帯域通過フィルタ６００を示す分解斜視図である。 帯域通過フィルタ６００の等価回路図である。 図７（Ａ）は、帯域通過フィルタ６００の通過特性および反射特性を示す図である。図７（Ｂ）は、帯域通過フィルタ６００のインピーダンスを示すスミスチャート図である。 第２実施形態にかかる帯域通過フィルタ２００の等価回路図である。 第３実施形態にかかる帯域通過フィルタ３００の等価回路図である。 第４実施形態にかかる帯域通過フィルタ４００の等価回路図である。 従来の帯域通過フィルタ５００を示す分解斜視図である。 帯域通過フィルタ５００の等価回路図である。 帯域通過フィルタ５００において、第１のＬＣ並列共振器のインダクタと、第２のＬＣ並列共振器のインダクタと、第３のＬＣ並列共振器のインダクタとの位置関係を示す概念図である。
以下、図面とともに、本発明を実施するための形態について説明する。
なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、実施形態の理解を助けるためのものであり、必ずしも厳密に描画されていない場合がある。たとえば、描画された構成要素ないし構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
［第１実施形態］
図１および図２に、本発明の第１実施形態にかかる帯域通過フィルタ１００を示す。ただし、図１は、帯域通過フィルタ１００を、積層型の絶縁体層が積層された積層体を用いて構成した場合における分解斜視図である。図２は、図１の分解斜視図の構成を等価回路に置き換えたものである。
図１に示すように、帯域通過フィルタ１００は、下から順に、１９層の絶縁体層１ａ〜１ｓが積層された積層体１を備える。積層体１は、直方体形状からなる。
絶縁体層１ａ〜１ｓの材質には、セラミックスが使用されている。絶縁体層１ａ〜１ｓは、それぞれ、誘電率を有する誘電体層と理解することもできる。
絶縁体層１ａは矩形形状からなり、４つの側面に、順に、第１の入出力端子２ａ、第１のグランド端子３ａ、第２の入出力端子２ｂ、第２のグランド端子３ｂが形成されている。第１の入出力端子２ａ、第２の入出力端子２ｂ、第１のグランド端子３ａ、第２のグランド端子３ｂは、それぞれ、絶縁体層１ａの他方の主面（図１における下側の主面）に延出して形成されている。
第１の入出力端子２ａ、第２の入出力端子２ｂ、第１のグランド端子３ａ、第２のグランド端子３ｂは、たとえば、Ａｇ、Ｃｕや、これらの合金などを主成分とする金属からなり、必要に応じて表面に、Ｎｉ、Ｓｎ、Ａｕなどを主成分にするめっき層が、１層または複数層にわたって形成されている。
なお、第１の入出力端子２ａ、第２の入出力端子２ｂ、第１のグランド端子３ａ、第２のグランド端子３ｂは、以下に説明する絶縁体層１ｂ〜１ｓの対応する側面にも、それぞれ形成されている。ただし、以下において、それらの説明が省略される場合がある。
絶縁体層１ｂは矩形形状からなり、一方の主面（図１における上側の主面）に、グランド電極４が形成されている。グランド電極４は、第１のグランド端子３ａおよび第２のグランド端子３ｂに接続されている。
絶縁体層１ｃは矩形形状からなり、一方の主面に、キャパシタ電極５ａが形成されている。
絶縁体層１ｄは矩形形状からなり、両主面間を貫通してビア電極６ａが形成されている。また、絶縁体層１ｄの一方の主面に、キャパシタ電極５ｂ、５ｃが形成されている。キャパシタ電極５ｂ、５ｃは、第１のグランド端子３ａに接続されている。ビア電極６ａは、絶縁体層１ｃに形成されたキャパシタ電極５ａに接続されている。
絶縁体層１ｅは矩形形状からなり、両主面間を貫通してビア電極６ｂが形成されている。また、絶縁体層１ｅの一方の主面に、接続電極７ａが形成されるとともに、接続電極７ａを間に挟んでキャパシタ電極５ｄ、５ｅが形成されている。キャパシタ電極５ｄは第１の入出力端子２ａに接続され、キャパシタ電極５ｅは第２の入出力端子２ｂに接続されている。ビア電極６ｂは、接続電極７ａと、絶縁体層１ｄに形成されたビア電極６ａとに接続されている。
絶縁体層１ｆは矩形形状からなり、両主面間を貫通してビア電極６ｃが形成されている。また、絶縁体層１ｆの一方の主面に、接続電極７ｂが形成されるとともに、接続電極７ｂを間に挟んでキャパシタ電極５ｆ、５ｇが形成されている。キャパシタ電極５ｆ、５ｇは、接続電極７ｂに接続されている。ビア電極６ｃは、接続電極７ｂと、絶縁体層１ｅに形成されたビア電極６ｂとに接続されている。
絶縁体層１ｇは矩形形状からなり、両主面間を貫通してビア電極６ｄが形成されている。また、絶縁体層１ｇの一方の主面に、ビア電極６ｄを間に挟んでキャパシタ電極５ｈ、５ｉが形成されている。キャパシタ電極５ｈは第１の入出力端子２ａに接続され、キャパシタ電極５ｉは第２の入出力端子２ｂに接続されている。ビア電極６ｄは、絶縁体層１ｆに形成されたビア電極６ｃに接続されている。
絶縁体層１ｈは矩形形状からなり、両主面間を貫通してビア電極６ｅが形成されている。また、絶縁体層１ｈの一方の主面に、接続電極７ｃが形成されるとともに、接続電極７ｃを間に挟んでキャパシタ電極５ｊ、５ｋが形成されている。キャパシタ電極５ｊ、５ｋは、接続電極７ｃに接続されている。ビア電極６ｅは、接続電極７ｃと、絶縁体層１ｇに形成されたビア電極６ｄとに接続されている。
絶縁体層１ｉは矩形形状からなり、両主面間を貫通してビア電極６ｆが形成されている。また、絶縁体層１ｉの一方の主面に、接続電極７ｄが形成されている。ビア電極６ｆは、接続電極７ｄと、絶縁体層１ｈに形成されたビア電極６ｅとに接続されている。
絶縁体層１ｊは矩形形状からなり、両主面間を貫通してビア電極６ｇが形成されている。また、絶縁体層１ｊの一方の主面に、接続電極７ｅ、７ｆ、７ｇと、線路電極８ａ、８ｂとが形成されている。線路電極８ａは、一端が接続電極７ｅに接続され、他端が接続電極７ｆに接続されている。線路電極８ｂは、一端が接続電極７ｅに接続され、他端が接続電極７ｇに接続されている。ビア電極６ｇは、接続電極７ｅと、絶縁体層１ｉに形成されたビア電極６ｆとに接続されている。
絶縁体層１ｋは矩形形状からなり、両主面間を貫通してビア電極６ｈ、６ｉが形成されている。また、絶縁体層１ｋの一方の主面に、接続電極７ｈ、７ｉ、７ｊ、７ｋと、線路電極８ｃ、８ｄとが形成されている。線路電極８ｃは、一端が接続電極７ｈに接続され、他端が接続電極７ｊに接続されている。線路電極８ｄは、一端が接続電極７ｉに接続され、他端が接続電極７ｋに接続されている。ビア電極６ｈは、接続電極７ｊと、絶縁体層１ｊに形成された接続電極７ｆとに接続されている。ビア電極６ｉは、接続電極７ｋと、絶縁体層１ｊに形成された接続電極７ｇとに接続されている。
絶縁体層１ｌは矩形形状からなり、両主面間を貫通してビア電極６ｊ、６ｋ、６ｌ、６ｍが形成されている。また、絶縁体層１ｌの一方の主面に、接続電極７ｌ、７ｍ、７ｎ、７ｏと、線路電極８ｅ、８ｆとが形成されている。線路電極８ｅは、一端が接続電極７ｌに接続され、他端が接続電極７ｎに接続されている。線路電極８ｆは、一端が接続電極７ｍに接続され、他端が接続電極７ｏに接続されている。ビア電極６ｊは、接続電極７ｌと、絶縁体層１ｋに形成された接続電極７ｈとに接続されている。ビア電極６ｋは、接続電極７ｍと、絶縁体層１ｋに形成された接続電極７ｉとに接続されている。ビア電極６ｌは、接続電極７ｎと、絶縁体層１ｋに形成されたビア電極６ｈとに接続されている。ビア電極６ｍは、接続電極７ｏと、絶縁体層１ｋに形成されたビア電極６ｉとに接続されている。
絶縁体層１ｍは矩形形状からなり、両主面間を貫通してビア電極６ｏ、６ｐが形成されている。また、絶縁体層１ｍの一方の主面に、接続電極７ｐ、７ｑと、線路電極８ｇ、８ｈとが形成されている。線路電極８ｇは、一端が接続電極７ｐに接続され、他端が第２のグランド端子３ｂに接続されている。線路電極８ｈは、一端が接続電極７ｑに接続され、他端が第１のグランド端子３ａに接続されている。ビア電極６ｏは、接続電極７ｐと、絶縁体層１ｌに形成されたビア電極６ｊとに接続されている。ビア電極６ｐは、接続電極７ｑと、絶縁体層１ｌに形成されたビア電極６ｋとに接続されている。
絶縁体層１ｎは矩形形状からなり、両主面間を貫通してビア電極６ｑ、６ｒが形成されている。また、絶縁体層１ｎの一方の主面に、接続電極７ｒ、７ｓと、線路電極８ｉ、８ｊとが形成されている。線路電極８ｉは、一端が接続電極７ｒに接続され、他端が第２のグランド端子３ｂに接続されている。線路電極８ｊは、一端が接続電極７ｓに接続され、他端が第１のグランド端子３ａに接続されている。ビア電極６ｑは、接続電極７ｒと、絶縁体層１ｍに形成された接続電極７ｐとに接続されている。ビア電極６ｒは、接続電極７ｓと、絶縁体層１ｍに形成された接続電極７ｑとに接続されている。
絶縁体層１ｏは矩形形状からなり、一方の主面に、接続電極７t、７ｕと、線路電極８
ｋ、８ｌとが形成されている。線路電極８ｋは、一端が接続電極７ｔに接続され、他端が第１のグランド端子３ａに接続されている。線路電極８ｌは、一端が接続電極７ｕに接続され、他端が第２のグランド端子３ｂに接続されている。
絶縁体層１ｐは矩形形状からなり、両主面間を貫通してビア電極６ｓ、６ｔが形成されている。また、絶縁体層１ｐの一方の主面に、接続電極７ｖ、７ｗと、線路電極８ｍ、８ｎとが形成されている。線路電極８ｍは、一端が接続電極７ｖに接続され、他端が第１のグランド端子３ａに接続されている。線路電極８ｎは、一端が接続電極７ｗに接続され、他端が第２のグランド端子３ｂに接続されている。ビア電極６ｓは、接続電極７ｖと、絶縁体層１ｏに形成された接続電極７ｔとに接続されている。ビア電極６ｔは、接続電極７ｗと、絶縁体層１ｏに形成された接続電極７ｕとに接続されている。
絶縁体層１ｑは矩形形状からなり、両主面間を貫通してビア電極６ｕ、６ｖが形成されている。また、絶縁体層１ｑの一方の主面に、接続電極７ｘ、７ｙと、線路電極８ｏ、８ｐとが形成されている。線路電極８ｏは、一端が接続電極７ｘに接続され、他端が第１の入出力端子２ａに接続されている。線路電極８ｐは、一端が接続電極７ｙに接続され、他端が第２の入出力端子２ｂに接続されている。ビア電極６ｕは、接続電極７ｘと、絶縁体層１ｐに形成されたビア電極６ｓとに接続されている。ビア電極６ｖは、接続電極７ｙと、絶縁体層１ｐに形成されたビア電極６ｔとに接続されている。
絶縁体層１ｒは矩形形状からなり、両主面間を貫通してビア電極６ｗ、６ｘが形成されている。また、絶縁体層１ｒの一方の主面に、接続電極７ｚ、７ａａと、線路電極８ｑ、８ｒとが形成されている。線路電極８ｑは、一端が接続電極７ｚに接続され、他端が第１の入出力端子２ａに接続されている。線路電極８ｒは、一端が接続電極７ａａに接続され、他端が第２の入出力端子２ｂに接続されている。ビア電極６ｗは、接続電極７ｚと、絶縁体層１ｑに形成された接続電極７ｘとに接続されている。ビア電極６ｘは、接続電極７ａａと、絶縁体層１ｑに形成された接続電極７ｙとに接続されている。
絶縁体層１ｓは矩形形状からなり、４つの側面に、順に、第１の入出力端子２ａ、第１のグランド端子３ａ、第２の入出力端子２ｂ、第２のグランド端子３ｂが形成されている。第１の入出力端子２ａ、第２の入出力端子２ｂ、第１のグランド端子３ａ、第２のグランド端子３ｂは、それぞれ、絶縁体層１ｓの一方の主面（図１における上側の主面）に延出して形成されている。
以上において、グランド電極４、キャパシタ電極５ａ〜５ｋ、ビア電極６ａ〜６ｘ、接続電極７ａ〜７ａａ、線路電極８ａ〜８ｒの材質には、たとえば、Ａｇ、Ｃｕや、これらの合金を主成分とする金属が使用されている。
以上のような構造からなる第１実施形態にかかる帯域通過フィルタ１００は、図２に示す等価回路を有する。
帯域通過フィルタ１００は、第１の入出力端子２ａと、第２の入出力端子２ｂとを備える。
第１の入出力端子２ａと第２の入出力端子２ｂとの間には、接続点９において直列に接続された２個の容量結合用のキャパシタＣ１１、Ｃ１２が接続されている。
帯域通過フィルタ１００は、第１の入出力段のＬＣ並列共振器Ｒｅ１と、１個の中間段のＬＣ並列共振器Ｒｅ２と、第２の入出力段のＬＣ並列共振器Ｒｅ３とを備える。
第１の入出力段のＬＣ並列共振器Ｒｅ１は、インダクタＬ１とキャパシタＣ１とが並列に接続されたものからなる。第１の入出力段のＬＣ並列共振器Ｒｅ１は、一端が第１の入出力端子２ａとキャパシタＣ１１との間に接続され、他端がグランド端子に接続されている。
中間段のＬＣ並列共振器Ｒｅ２は、並列に接続された第１インダクタＬ２ａと第２インダクタＬ２ｂとが、キャパシタＣ２と並列に接続されたものからなる。中間段のＬＣ並列共振器Ｒｅ２は、一端がキャパシタＣ１１とキャパシタＣ１２との接続点９に接続され、他端がグランド端子に接続されている。
第２の入出力段のＬＣ並列共振器Ｒｅ３は、インダクタＬ３とキャパシタＣ３とが並列に接続されたものからなる。第２の入出力段のＬＣ並列共振器Ｒｅ３は、一端がキャパシタＣ１２と第２の入出力端子２ｂとの間に接続され、他端がグランド端子に接続されている。
帯域通過フィルタ１００においては、第１の入出力段のＬＣ並列共振器Ｒｅ１のインダクタＬ１と、中間段のＬＣ並列共振器Ｒｅ２の第１インダクタＬ２ａとが磁気結合Ｍ１している。また、中間段のＬＣ並列共振器Ｒｅ２の第２インダクタＬ２ｂと、第２の入出力段のＬＣ並列共振器Ｒｅ３のインダクタＬ３とが磁気結合Ｍ２している。
帯域通過フィルタ１００においては、中間段のＬＣ並列共振器Ｒｅ２のインダクタが、第１インダクタＬ２ａと第２インダクタＬ２ｂとに分割されているため、磁気結合Ｍ１の強さと磁気結合Ｍ２の強さとの調整が容易である。たとえば、磁気結合Ｍ１の強さと磁気結合Ｍ２の強さとを、容易に均等にすることができる。また、磁気結合Ｍ１の強さと磁気結合Ｍ２の強さとを、それぞれ独立して調整することもできる。
次に、図１と図２とを参照しながら、積層型の帯域通過フィルタ１００の構造と、等価回路との関係について説明する。
なお、帯域通過フィルタ１００においては、Ｑ値を向上させるために、線路電極を２層にしてインダクタを形成している場合がある。
図２に示す第１の入出力段のＬＣ並列共振器Ｒｅ１のインダクタＬ１は、図１に示す絶縁体層１ｏ〜１ｒ部分に形成されている。見やすくするために、図１の絶縁体層１ｏ〜１ｒ部分を領域Ｘとして示す。
インダクタＬ１は、次の経路により形成されている。まず、第１の入出力端子２ａから、線路電極８ｏ、８ｑの２層を経由して、ビア電極６ｗにより相互に接続された接続電極７ｘ、７ｚに接続されている。次に、ビア電極６ｗにより相互に接続された接続電極７ｘ、７ｚから、ビア電極６ｕを経由して、ビア電極６ｓにより相互に接続された接続電極７ｔ、７ｖに接続されている。次に、ビア電極６ｓにより相互に接続された接続電極７ｔ、７ｖから、線路電極８ｋ、８ｍの２層を経由して、第１のグランド端子３ａに接続されている。
すなわち、インダクタＬ１は、第１の入出力端子２ａ、２層の線路電極８ｏ、８ｑ、ビア電極６ｗにより相互に接続された接続電極７ｘ、７ｚ、ビア電極６ｕ、ビア電極６ｓにより相互に接続された接続電極７ｔ、７ｖ、２層の線路電極８ｋ、８ｍ、第１のグランド端子３ａを繋ぐ、螺旋状電極により形成されている。
第１の入出力段のＬＣ並列共振器Ｒｅ１のキャパシタＣ１は、絶縁体層１ｄ、１ｅ部分に形成されている。
キャパシタＣ１は、キャパシタ電極５ｂと５ｄとの間に形成される容量により形成されている。そして、第１の入出力端子２ａがキャパシタ電極５ｄに接続され、第１のグランド端子３ａがキャパシタ電極５ｂに接続されている。
容量結合用のキャパシタＣ１１は、絶縁体層１ｅ〜１ｈ部分に形成されている。キャパシタＣ１１は、主に、キャパシタ電極５ｄと５ｈとを一方の組、キャパシタ電極５ｆと５ｊとを他方の組とし、両組の間に形成される容量により形成されている。そして、第１の入出力端子２ａがキャパシタ電極５ｄ、５ｈに接続されている。キャパシタ電極５ｆ、５ｊは、接続電極７ｂ、７ｃを経由して、垂直に繋がる７個のビア電極６ａ〜６ｇに接続されている。
ビア電極６ａ〜６ｇは、図２に示す等価回路において、容量結合用のキャパシタＣ１１とキャパシタＣ１２との接続点９に該当する。
図２に示す中間段のＬＣ並列共振器Ｒｅ２の第１インダクタＬ２ａと第２インダクタＬ２ｂとは、図１に示す絶縁体層１ｊ〜１ｎ部分に形成されている。見やすくするために、図１の絶縁体層１ｊ〜１ｎ部分を領域Ｙとして示す。
中間段のＬＣ並列共振器Ｒｅ２の第１インダクタＬ２ａは、次の経路により形成されている。まず、容量結合用のキャパシタＣ１１とキャパシタＣ１２との接続点９であるビア電極６ａ〜６ｇのうちのビア電極６ｇが、接続電極７ｅに接続されている。次に、接続電極７ｅから、線路電極８ａを経由して、接続電極７ｆに接続されている。次に、接続電極７ｆから、ビア電極６ｈを経由して、ビア電極６ｌにより相互に接続された接続電極７ｊ、７ｎに接続されている。次に、ビア電極６ｌにより相互に接続された接続電極７ｊ、７ｎから、線路電極８ｃ、８ｅの２層を経由して、ビア電極６ｊにより相互に接続された接続電極７ｈ、７ｌに接続されている。次に、ビア電極６ｊにより相互に接続された接続電極７ｈ、７ｌから、ビア電極６ｏを経由して、ビア電極６ｑにより相互に接続された接続電極７ｐ、７ｒに接続されている。次に、ビア電極６ｑにより相互に接続された接続電極７ｐ、７ｒから、線路電極８ｇ、８ｉの２層を経由して、第２のグランド端子３ｂに接続されている。
すなわち、第１インダクタＬ２ａは、容量結合用のキャパシタＣ１１とキャパシタＣ１２との接続点９であるビア電極６ａ〜６ｇのうちのビア電極６ｇ、接続電極７ｅ、線路電極８ａ、接続電極７ｆ、ビア電極６ｈ、ビア電極６ｌにより相互に接続された接続電極７ｊ、７ｎ、２層の線路電極８ｃ、８ｅ、ビア電極６ｊにより相互に接続された接続電極７ｈ、７ｌ、ビア電極６ｏ、ビア電極６ｑにより相互に接続された接続電極７ｐ、７ｒ、２層の線路電極８ｇ、８ｉ、第２のグランド端子３ｂを繋ぐ、螺旋状電極により形成されている。
同様に、中間段のＬＣ並列共振器Ｒｅ２の第２インダクタＬ２ｂは、次の経路により形成されている。まず、容量結合用のキャパシタＣ１１とキャパシタＣ１２との接続点９であるビア電極６ａ〜６ｇのうちのビア電極６ｇが、接続電極７ｅに接続されている。次に、接続電極７ｅから、線路電極８ｂを経由して、接続電極７ｇに接続されている。次に、接続電極７ｇから、ビア電極６ｉを経由して、ビア電極６ｍにより相互に接続された接続電極７ｋ、７ｏに接続されている。次に、ビア電極６ｍにより相互に接続された接続電極７ｋ、７ｏから、線路電極８ｄ、８ｆの２層を経由して、ビア電極６ｋにより相互に接続された接続電極７ｉ、７ｍに接続されている。次に、ビア電極６ｋにより相互に接続された接続電極７ｉ、７ｍから、ビア電極６ｐを経由して、ビア電極６ｒにより相互に接続された接続電極７ｑ、７ｓに接続されている。次に、ビア電極６ｒにより相互に接続された接続電極７ｑ、７ｓから、線路電極８ｈ、８ｊの２層を経由して、第１のグランド端子３ａに接続されている。
すなわち、第２インダクタＬ２ｂは、容量結合用のキャパシタＣ１１とキャパシタＣ１２との接続点９であるビア電極６ａ〜６ｇのうちのビア電極６ｇ、接続電極７ｅ、線路電極８ｂ、接続電極７ｇ、ビア電極６ｉ、ビア電極６ｍにより相互に接続された接続電極７ｋ、７ｏ、２層の線路電極８ｄ、８ｆ、ビア電極６ｋにより相互に接続された接続電極７ｉ、７ｍ、ビア電極６ｐ、ビア電極６ｒにより相互に接続された接続電極７ｑ、７ｓ、２層の線路電極８ｈ、８ｊ、第１のグランド端子３ａを繋ぐ、螺旋状電極により形成されている。
中間段のＬＣ並列共振器Ｒｅ２のキャパシタＣ２は、絶縁体層１ｂ、１ｃ部分に形成されている。
キャパシタＣ２は、キャパシタ電極５ａとグランド電極４との間に形成される容量により形成されている。
キャパシタ電極５ａは、容量結合用のキャパシタＣ１１とキャパシタＣ１２との接続点９であるビア電極６ａ〜６ｇのうちのビア電極６ａに接続されている。グランド電極４は、第１のグランド端子３ａおよび第２のグランド端子３ｂに接続されている。
容量結合用のキャパシタＣ１２は、絶縁体層１ｅ〜１ｈ部分に形成されている。キャパシタＣ１２は、主に、キャパシタ電極５ｅと５ｉとを一方の組、キャパシタ電極５ｇと５ｋとを他方の組とし、両組の間に形成される容量により形成されている。そして、第２の入出力端子２ｂがキャパシタ電極５ｅ、５ｉに接続されている。キャパシタ電極５ｇ、５ｋは、接続電極７ｂ、７ｃを経由して、容量結合用のキャパシタＣ１１とキャパシタＣ１２との接続点９に該当するビア電極６ａ〜６ｇに接続されている。
第２の入出力段のＬＣ並列共振器Ｒｅ３のインダクタＬ３は、第１の入出力段のＬＣ並列共振器Ｒｅ１のインダクタＬ１と同様に、図１に示す絶縁体層１ｏ〜１ｒ部分からなる領域Ｘに形成されている。
インダクタＬ３は、次の経路により形成されている。まず、第２の入出力端子２ｂから、線路電極８ｐ、８ｒの２層を経由して、ビア電極６ｘにより相互に接続された接続電極７ｙ、７ａａに接続されている。次に、ビア電極６ｘにより相互に接続された接続電極７ｙ、７ａａから、ビア電極６ｖを経由して、ビア電極６ｔにより相互に接続された接続電極７ｕ、７ｗに接続されている。次に、ビア電極６ｔにより相互に接続された接続電極７ｕ、７ｗから、線路電極８ｌ、８ｎの２層を経由して、第２のグランド端子３ｂに接続されている。
すなわち、インダクタＬ３は、第２の入出力端子２ｂ、２層の線路電極８ｐ、８ｒ、ビア電極６ｘにより相互に接続された接続電極７ｙ、７ａａ、ビア電極６ｖ、ビア電極６ｔにより相互に接続された接続電極７ｕ、７ｗ、２層の線路電極８ｌ、８ｎ、第２のグランド端子３ｂを繋ぐ、螺旋状電極により形成されている。
第２の入出力段のＬＣ並列共振器Ｒｅ３のキャパシタＣ３は、絶縁体層１ｄ、１ｅ部分に形成されている。
キャパシタＣ３は、キャパシタ電極５ｃと５ｅとの間に形成される容量により形成されている。そして、第２の入出力端子２ｂがキャパシタ電極５ｅに接続され、第１のグランド端子３ａがキャパシタ電極５ｃに接続されている。
第１実施形態にかかる帯域通過フィルタ１００は、等価回路において、中間段のＬＣ並列共振器Ｒｅ２のインダクタが、第１インダクタＬ２ａと第２インダクタＬ２ｂとに分割されている。そのため、第１の入出力段のＬＣ並列共振器Ｒｅ１のインダクタＬ１と中間段のＬＣ並列共振器Ｒｅ２の第１インダクタＬ２ａとの磁気結合Ｍ１の強さと、中間段のＬＣ並列共振器Ｒｅ２の第２インダクタＬ２ｂと第２の入出力段のＬＣ並列共振器Ｒｅ３のインダクタＬ３と磁気結合Ｍ２の強さとを、容易に調整することができる。たとえば、両者を均等にすることが容易である。また、両者を独立して調整することも容易である。図３に、帯域通過フィルタ１００を、積層体１（図３においては図示を省略している）を用いて構成した場合の、第１の入出力段のＬＣ並列共振器Ｒｅ１のインダクタＬ１の螺旋状電極と、中間段のＬＣ並列共振器Ｒｅ２の第１インダクタＬ２ａの螺旋状電極との位置関係、および、中間段のＬＣ並列共振器Ｒｅ２の第２インダクタＬ２ｂの螺旋状電極と、第２の入出力段のＬＣ並列共振器Ｒｅ３のインダクタＬ３の螺旋状電極との位置関係を示す。
また、併せて、インダクタＬ１の螺旋状電極を流れる電流の向きを矢印ＡＬ１、第１インダクタＬ２ａの螺旋状電極を流れる電流の向きを矢印ＡＬ２ａ、第２インダクタＬ２ｂの螺旋状電極を流れる電流の向きを矢印ＡＬ２ｂ、インダクタＬ３の螺旋状電極を流れる電流の向きを矢印ＡＬ３で示す。
さらに、インダクタＬ１と第１インダクタＬ２ａとの磁気結合をＭ１、第２インダクタＬ２ｂとインダクタＬ３との磁気結合をＭ２で示す。
本実施形態の積層型の帯域通過フィルタ１００においては、積層体１を積層方向から見た場合に、第１の入出力段のＬＣ並列共振器Ｒｅ１のインダクタＬ１の螺旋状電極と、中間段のＬＣ並列共振器Ｒｅ２の第１インダクタＬ２ａの螺旋状電極とが重なっているため、インダクタＬ１と第１インダクタＬ２ａとの磁気結合Ｍ１が強い。同様に、中間段のＬＣ並列共振器Ｒｅ２の第１インダクタＬ２ａの螺旋状電極と、第２の入出力段のＬＣ並列共振器Ｒｅ３のインダクタＬ３の螺旋状電極とが重なっているため、第２インダクタＬ２ｂとインダクタＬ３の磁気結合Ｍ２が強い。また、帯域通過フィルタ１００においては、積層体１内において、第１の入出力段のＬＣ並列共振器Ｒｅ１のインダクタＬ１の螺旋状電極を流れる電流の向きＡＬ１と、中間段のＬＣ並列共振器Ｒｅ２の第１インダクタＬ２ａの螺旋状電極を流れる電流の向きＡＬ２ａとが一致しているため、インダクタＬ１と第１インダクタＬ２ａが発生する磁束の向きが同じとなり、磁気結合Ｍ１を強くすることができる。同様に、中間段のＬＣ並列共振器Ｒｅ２の第２インダクタＬ２ｂの螺旋状電極を流れる電流の向きＡＬ２ｂと、第２の入出力段のＬＣ並列共振器Ｒｅ３のインダクタＬ３の螺旋状電極を流れる電流の向きＡＬ３とが一致しているため、第２インダクタＬ２ｂとインダクタＬ３が発生する磁束の向きが同じとなり、磁気結合Ｍ２を強くすることができる。
また、帯域通過フィルタ１００においては、積層体１内において、第１の入出力段のＬＣ並列共振器Ｒｅ１のインダクタＬ１の螺旋状電極と、第２の入出力段のＬＣ並列共振器Ｒｅ３のインダクタＬ３の螺旋状電極とが、同一形状であり、かつ、積層体１の中心を積層方向に貫く仮想の軸（図示せず）を中心として、対称に形成されている。同様に、中間段のＬＣ並列共振器Ｒｅ２の第１インダクタＬ２ａの螺旋状電極と、中間段のＬＣ並列共振器Ｒｅ２の第２インダクタＬ２ｂの螺旋状電極とが、同一形状であり、かつ、積層体１の中心を積層方向に貫く仮想の軸（図示せず）を中心として、対称に形成されている。したがって、帯域通過フィルタ１００においては、第１の入出力段のＬＣ並列共振器Ｒｅ１のインダクタＬ１と中間段のＬＣ並列共振器Ｒｅ２の第１インダクタＬ２ａのとの磁気結合Ｍ１の強さと、中間段のＬＣ並列共振器Ｒｅ２の第２インダクタＬ２ｂと第２の入出力段のＬＣ並列共振器Ｒｅ３のインダクタＬ３との磁気結合Ｍ２の強さとが均等になっている。なお、ここに均等とは、帯域通過フィルタ１００の製造誤差等に起因するずれを除き、実質的に均等であることを意味する。
なお、帯域通過フィルタ１００は、上述のとおり、中間段のＬＣ並列共振器Ｒｅ２のインダクタが、同一形状からなる、第１インダクタＬ２ａの螺旋状電極と、第２インダクタＬ２ｂの螺旋状電極とに分割されている。したがって、帯域通過フィルタ１００は、中間段のＬＣ並列共振器Ｒｅ２のインダクタが、１：１のインダクタンス値に２分割されていることになる。
以上の構造からなる、第１実施形態にかかる帯域通過フィルタ１００は、第１の入出力段のＬＣ並列共振器Ｒｅ１のインダクタＬ１と中間段のＬＣ並列共振器Ｒｅ２の第１インダクタＬ２ａのとの磁気結合Ｍ１の強さと、中間段のＬＣ並列共振器Ｒｅ２の第２インダクタＬ２ｂと第２の入出力段のＬＣ並列共振器Ｒｅ３のインダクタＬ３との磁気結合Ｍ２の強さとが均等であるため、第１の入出力端子２ａ側の反射特性と、第２の入出力端子２ｂ側の反射特性とが、反射量の大きい領域において一致している。その結果、帯域通過フィルタ１００は、一方の入出力端子側と他方の入出力端子側とで、インピーダンスが良好に整合されている。
図４（Ａ）に、帯域通過フィルタ１００の通過特性と反射特性とを示す。また、図４（Ｂ）に、帯域通過フィルタ１００のインピーダンスを示す。
図４（Ａ）からわかるように、帯域通過フィルタ１００は、所望帯域内において、第１の入出力端子２ａ側の反射特性と第２の入出力端子２ｂ側の反射特性とが一致しており、優れた通過特性を備えている。
また、図４（Ｂ）からわかるように、帯域通過フィルタ１００は、一方の入出力端子側と他方の入出力端子側とで、所望帯域内において、インピーダンスが良好に整合している。
比較のために、比較例にかかる帯域通過フィルタ６００を用意した。帯域通過フィルタ６００の分解斜視図を図５に、等価回路を図６に、通過特性と反射特性とを図７（Ａ）に、インピーダンスを図７（Ｂ）に示す。
図５、図６に示すように、帯域通過フィルタ６００は、図１、図２に示す第１実施形態にかかる帯域通過フィルタ１００において、中間段のＬＣ並列共振器Ｒｅ２の第１インダクタＬ２ａと第２インダクタＬ２ｂとが形成されていた、絶縁体層１ｊ〜１ｎからなる領域Ｙを、分割されていない中間段のＬＣ並列共振器Ｒｅ２のインダクタＬ２が形成された、絶縁体層１１ｊ〜１１ｎからなる領域Ｚに置換えた。
帯域通過フィルタ６００の他の構成は、帯域通過フィルタ１００と同じにした。置換えた領域Ｚについて、以下に詳細に説明する。
絶縁体層１１ｊは、両主面間を貫通してビア電極１６ａが形成され、一方の主面に、接続電極１７ａ、１７ｂ、線路電極１８ａが形成されている。線路電極１８ａは、一端が接続電極１７ａに接続され、他端が接続電極１７ｂに接続されている。ビア電極１６ａは、接続電極１７ａと、絶縁体層１ｉに形成されたビア電極６ｆとに接続されている。
絶縁体層１１ｋは、両主面間を貫通してビア電極１６ｂが形成され、一方の主面に、接続電極１７ｃ、１７ｄ、線路電極１８ｂが形成されている。線路電極１８ｂは、一端が接続電極１７ｃに接続され、他端が接続電極１７ｄに接続されている。ビア電極１６ｂは、接続電極１７ｃと、絶縁体層１１ｊに形成された接続電極１７ｂとに接続されている。
絶縁体層１１ｌは、両主面間を貫通してビア電極１６ｃ、１６ｄが形成され、一方の主面に、接続電極１７ｅ、１７ｆ、線路電極１８ｃが形成されている。線路電極１８ｃは、一端が接続電極１７ｅに接続され、他端が接続電極１７ｆに接続されている。ビア電極１６ｃは、接続電極１７ｅと、絶縁体層１１ｋに形成されたビア電極１６ｂとに接続されている。ビア電極１６ｄは、接続電極１７ｆと、絶縁体層１１ｋに形成された接続電極１７ｄとに接続されている。
絶縁体層１１ｍは、両主面間を貫通してビア電極１６ｅが形成され、一方の主面に、接続電極１７ｇ、線路電極１８ｄが形成されている。線路電極１８ｄは、一端が接続電極１７ｇに接続され、他端が第１のグランド端子３ａに接続されている。ビア電極１６ｅは、接続電極１７ｇと、絶縁体層１１ｌに形成されたビア電極１６ｄとに接続されている。
絶縁体層１１ｎは、両主面間を貫通してビア電極１６ｆが形成され、一方の主面に、接続電極１７ｈ、線路電極１８ｅが形成されている。線路電極１８ｅは、一端が接続電極１７ｈに接続され、他端が第１のグランド端子３ａに接続されている。ビア電極１６ｆは、接続電極１７ｈと、絶縁体層１１ｍに形成されたビア電極１６ｅとに接続されている。
比較例にかかる帯域通過フィルタ６００の、中間段のＬＣ並列共振器Ｒｅ２の分割されていないインダクタＬ２は、ビア電極１６ａ、接続電極１７ａ、線路電極１８ａ、接続電極１７ｂ、ビア電極１６ｂ、ビア電極１６ｃにより相互に接続された接続電極１７ｃ、１７ｅ、２層の線路電極１８ｂ、１８ｃ、ビア電極１６ｄにより相互に接続された接続電極1７ｄ、１７ｆ、ビア電極１６ｅ、ビア電極１６ｆにより相互に接続された接続電極１７
ｇ、１７ｈ、２層の線路電極１８ｄ、１８ｅ、第１のグランド端子３ａを繋ぐ、螺旋状電極により形成されている。
上述したように、中間段のインダクタが分割された本実施形態にかかる帯域通過フィルタ１００は、図４（Ａ）、（Ｂ）に示すように、磁気結合Ｍ１の強さと磁気結合Ｍ２の強さとが均一になっているため、第１の入出力端子２ａ側の反射特性と第２の入出力端子２ｂ側の反射特性とが、所望帯域内において一致している。また、一方の入出力端子側と他方の入出力端子側とで、インピーダンスが良好に整合している。
これに対し、中間段のインダクタＬ２が分割されていない比較例にかかる帯域通過フィルタ６００は、磁気結合Ｍ１の強さと磁気結合Ｍ２の強さとが均一になっておらず、図７（Ａ）、（Ｂ）に示すように、第１の入出力端子２ａ側の反射特性と第２の入出力端子２ｂ側の反射特性とが、所望帯域内において一致していない。また、一方の入出力端子側と他方の入出力端子側とで、インピーダンスが整合していない。
［第２実施形態］
本発明の第２実施形態にかかる帯域通過フィルタ２００を図８に示す。図８は、帯域通過フィルタ２００の等価回路図である。
帯域通過フィルタ２００は、第１の入出力端子２ａと、第２の入出力端子２ｂとを備える。
第１の入出力端子２ａと第２の入出力端子２ｂとの間には、３個の容量結合用のキャパシタＣ１１、Ｃ１２、Ｃ１３が接続されている。
帯域通過フィルタ２００は、第１の入出力段のＬＣ並列共振器Ｒｅ１と、２個の中間段のＬＣ並列共振器Ｒｅ２、Ｒｅ３と、第２の入出力段のＬＣ並列共振器Ｒｅ４とを備える。帯域通過フィルタ２００は、上述した第１実施形態にかかる帯域通過フィルタ１００に比べて、中間段のＬＣ並列共振器の個数が多いため、通過帯域の広帯域化および高減衰化が可能になっている。
第１の入出力段のＬＣ並列共振器Ｒｅ１は、インダクタＬ１とキャパシタＣ１とが並列に接続されたものからなる。第１の入出力段のＬＣ並列共振器Ｒｅ１は、一端が第１の入出力端子２ａとキャパシタＣ１１との間に接続され、他端がグランド端子に接続されている。
１つ目の中間段のＬＣ並列共振器Ｒｅ２は、並列に接続された第１インダクタＬ２ａと第２インダクタＬ２ｂとが、キャパシタＣ２と並列に接続されたものからなる。中間段のＬＣ並列共振器Ｒｅ２は、一端がキャパシタＣ１１とキャパシタＣ１２との接続点に接続され、他端がグランド端子に接続されている。
２つ目の中間段のＬＣ並列共振器Ｒｅ３は、並列に接続された第１インダクタＬ３ａと第２インダクタＬ３ｂとが、キャパシタＣ３と並列に接続されたものからなる。中間段のＬＣ並列共振器Ｒｅ３は、一端がキャパシタＣ１２とキャパシタＣ１３との接続点に接続され、他端がグランド端子に接続されている。
第２の入出力段のＬＣ並列共振器Ｒｅ４は、インダクタＬ４とキャパシタＣ４とが並列に接続されたものからなる。第２の入出力段のＬＣ並列共振器Ｒｅ４は、一端がキャパシタＣ１３と第２の入出力端子２ｂとの間に接続され、他端がグランド端子に接続されている。
帯域通過フィルタ２００においては、ＬＣ並列共振器Ｒｅ１のインダクタＬ１と、ＬＣ並列共振器Ｒｅ２の第１インダクタＬ２ａとが磁気結合Ｍ１している。また、ＬＣ並列共振器Ｒｅ２の第２インダクタＬ２ｂと、ＬＣ並列共振器Ｒｅ３の第１インダクタＬ３ａとが磁気結合Ｍ２している。また、ＬＣ並列共振器Ｒｅ３の第２インダクタＬ３ｂと、ＬＣ並列共振器Ｒｅ４のインダクタＬ４とが磁気結合Ｍ３している。帯域通過フィルタ２００においては、ＬＣ並列共振器Ｒｅ２のインダクタが、第１インダクタＬ２ａと第２インダクタＬ２ｂとに分割され、ＬＣ並列共振器Ｒｅ３のインダクタが、第１インダクタＬ３ａと第２インダクタＬ３ｂとに分割されているため、磁気結合Ｍ１、Ｍ２、Ｍ３の強さの調整が容易である。
たとえば、磁気結合Ｍ１の強さと磁気結合Ｍ３の強さを、容易に均等にすることができる。
また、磁気結合Ｍ１の強さ、磁気結合Ｍ２の強さ、磁気結合Ｍ３の強さを、独立して調整することができる。
また、積層体を用いて帯域通過フィルタ２００を構成し、積層体を積層方向から見た場合において、インダクタＬ１を構成する螺旋状電極と第１インダクタＬ２ａを構成する螺旋状電極とを重なるように配置し、第２インダクタＬ２ｂを構成する螺旋状電極と第１インダクタＬ３ａを構成する螺旋状電極とを重なるように配置し、第２インダクタＬ３ｂを構成する螺旋状電極とインダクタＬ４を構成する螺旋状電極とを重なるように配置し、磁気結合Ｍ１、Ｍ２、Ｍ３の強さを、それぞれ大きくすることができる。あるいは、その３組のうちの一部の組または全部の組において、個々の螺旋状電極が重ならないように配置し、重ならないようにした組により構成される磁気結合の強さを小さくすることができる。
また、積層体を用いて帯域通過フィルタ２００を構成した場合に、インダクタＬ１を構成する螺旋状電極と第１インダクタＬ２ａを構成する螺旋状電極との螺旋方向（旋回方向）、第２インダクタＬ２ｂを構成する螺旋状電極と第１インダクタＬ３ａを構成する螺旋状電極との螺旋方向、第２インダクタＬ３ｂを構成する螺旋状電極とインダクタＬ４を構成する螺旋状電極との螺旋方向を、それぞれ一致させて、磁気結合Ｍ１、Ｍ２、Ｍ３の強さを、それぞれ大きくすることができる。あるいは、その３組のうちの一部の組または全部の組において、螺旋方向を相互に逆となるようにし、螺旋方向を逆にした組により構成される磁気結合の強さを小さくすることができる。
［第３実施形態］
本発明の第３実施形態にかかる帯域通過フィルタ３００を図９に示す。図９は、帯域通過フィルタ３００の等価回路図である。
帯域通過フィルタ３００は、第１の入出力端子２ａと、第２の入出力端子２ｂとを備える。
第１の入出力端子２ａと第２の入出力端子２ｂの間には、４個の容量結合用のキャパシタＣ１１、Ｃ１２、Ｃ１３、Ｃ１４が接続されている。
帯域通過フィルタ３００は、第１の入出力段のＬＣ並列共振器Ｒｅ１と、３個の中間段のＬＣ並列共振器Ｒｅ２、Ｒｅ３、Ｒｅ４と、第２の入出力段のＬＣ並列共振器Ｒｅ５とを備える。帯域通過フィルタ３００は、上述した第１実施形態にかかる帯域通過フィルタ１００や、第２に実施形態にかかる帯域通過フィルタ２００比べて、中間段のＬＣ並列共振器の個数が多いため、通過帯域の広帯域化および高減衰化が可能になっている。
第１の入出力段のＬＣ並列共振器Ｒｅ１は、インダクタＬ１とキャパシタＣ１とが並列に接続されたものからなる。第１の入出力段のＬＣ並列共振器Ｒｅ１は、一端が第１の入出力端子２ａとキャパシタＣ１１との間に接続され、他端がグランド端子に接続されている。
１つ目の中間段のＬＣ並列共振器Ｒｅ２は、インダクタＬ２とキャパシタＣ２とが並列に接続されたものからなる。中間段のＬＣ並列共振器Ｒｅ２は、一端がキャパシタＣ１１とキャパシタＣ１２との間に接続され、他端がグランド端子に接続されている。
２つ目の中間段のＬＣ並列共振器Ｒｅ３は、並列に接続された第１インダクタＬ３ａと第２インダクタＬ３ｂとが、キャパシタＣ３と並列に接続されたものからなる。中間段のＬＣ並列共振器Ｒｅ３は、一端がキャパシタＣ１２とキャパシタＣ１３との接続点に接続され、他端がグランド端子に接続されている。
３つ目の中間段のＬＣ並列共振器Ｒｅ４は、インダクタＬ４とキャパシタＣ４とが並列に接続されたものからなる。中間段のＬＣ並列共振器Ｒｅ４は、一端がキャパシタＣ１３とキャパシタＣ１４との間に接続され、他端がグランド端子に接続されている。
第２の入出力段のＬＣ並列共振器Ｒｅ５は、インダクタＬ５とキャパシタＣ５とが並列に接続されたものからなる。第２の入出力段のＬＣ並列共振器Ｒｅ５は、一端がキャパシタＣ１４と第２の入出力端子２ｂとの間に接続され、他端がグランド端子に接続されている。
帯域通過フィルタ３００においては、ＬＣ並列共振器Ｒｅ１のインダクタＬ１と、ＬＣ並列共振器Ｒｅ２のインダクタＬ２とが磁気結合Ｍ１している。また、ＬＣ並列共振器Ｒｅ２のインダクタＬ２と、ＬＣ並列共振器Ｒｅ３の第１インダクタＬ３ａとが磁気結合Ｍ２している。また、ＬＣ並列共振器Ｒｅ３の第２インダクタＬ３ｂと、ＬＣ並列共振器Ｒｅ４のインダクタＬ４とが磁気結合Ｍ３している。さらに、ＬＣ並列共振器Ｒｅ４のインダクタＬ４と、ＬＣ並列共振器Ｒｅ５のインダクタＬ５とが磁気結合Ｍ４している。帯域通過フィルタ３００においては、ＬＣ並列共振器Ｒｅ３のインダクタが、第１インダクタＬ３ａと第２インダクタＬ３ｂとに分割されているため、磁気結合Ｍ２と磁気結合Ｍ３の強さの調整が容易である。
たとえば、磁気結合Ｍ２の強さと磁気結合Ｍ３の強さとを、容易に均等にすることができる。
また、磁気結合Ｍ２の強さと磁気結合Ｍ３の強さとを、独立して調整することができる。
また、積層体を用いて帯域通過フィルタ３００を構成し、積層体を積層方向から見た場合において、インダクタＬ２を構成する螺旋状電極と第１インダクタＬ３ａを構成する螺旋状電極とを重なるように配置し、第２インダクタＬ３ｂを構成する螺旋状電極とインダクタＬ４を構成する螺旋状電極とを重なるように配置し、磁気結合Ｍ２、磁気結合Ｍ３の強さを、それぞれ大きくすることができる。あるいは、その一方または両方において、螺旋状電極と螺旋状電極とが重ならないように配置し、重ならないようにした螺旋状電極により構成される磁気結合の強さを小さくすることができる。
また、積層体を用いて帯域通過フィルタ３００を構成した場合に、インダクタＬ２を構成する螺旋状電極と第１インダクタＬ３ａを構成する螺旋状電極との螺旋方向、第２インダクタＬ３ｂを構成する螺旋状電極とインダクタＬ４を構成する螺旋状電極との螺旋方向を、それぞれ一致させて、磁気結合Ｍ２、磁気結合Ｍ３の強さを、それぞれ大きくすることができる。あるいは、その一方または両方において、螺旋方向を相互に逆となるようにし、螺旋方向を逆にした螺旋状電極により構成される磁気結合の強さを小さくすることができる。
［第４実施形態］
本発明の第４実施形態にかかる帯域通過フィルタ４００を図１０に示す。図１０は、帯域通過フィルタ４００の等価回路図である。
帯域通過フィルタ４００は、第１の入出力端子２ａと、第２の入出力端子２ｂとを備える。
第１の入出力端子２ａと第２の入出力端子２ｂとの間には、４個の容量結合用のキャパシタＣ１１、Ｃ１２、Ｃ１３、Ｃ１４が接続されている。
帯域通過フィルタ４００は、第１の入出力段のＬＣ並列共振器Ｒｅ１と、３個の中間段のＬＣ並列共振器Ｒｅ２、Ｒｅ３、Ｒｅ４と、第２の入出力段のＬＣ並列共振器Ｒｅ５とを備える。帯域通過フィルタ４００は、上述した第１実施形態にかかる帯域通過フィルタ１００や、第２に実施形態にかかる帯域通過フィルタ２００比べて、中間段のＬＣ並列共振器の個数が多いため、通過帯域の広帯域化および高減衰化が可能になっている。
第１の入出力段のＬＣ並列共振器Ｒｅ１は、インダクタＬ１とキャパシタＣ１とが並列に接続されたものからなる。第１の入出力段のＬＣ並列共振器Ｒｅ１は、一端が第１の入出力端子２ａとキャパシタＣ１１との間に接続され、他端がグランド端子に接続されている。
１つ目の中間段のＬＣ並列共振器Ｒｅ２は、並列に接続された第１インダクタＬ２ａと第２インダクタＬ２ｂとが、キャパシタＣ２と並列に接続されたものからなる。中間段のＬＣ並列共振器Ｒｅ２は、一端がキャパシタＣ１１とキャパシタＣ１２との接続点に接続され、他端がグランド端子に接続されている。
２つ目の中間段のＬＣ並列共振器Ｒｅ３は、並列に接続された第１インダクタＬ３ａと第２インダクタＬ３ｂとが、キャパシタＣ３と並列に接続されたものからなる。中間段のＬＣ並列共振器Ｒｅ３は、一端がキャパシタＣ１２とキャパシタＣ１３との接続点に接続され、他端がグランド端子に接続されている。
３つ目の中間段のＬＣ並列共振器Ｒｅ４は、並列に接続された第１インダクタＬ４ａと第２インダクタＬ４ｂとが、キャパシタＣ４と並列に接続されたものからなる。中間段のＬＣ並列共振器Ｒｅ４は、一端がキャパシタＣ１３とキャパシタＣ１４との接続点に接続され、他端がグランド端子に接続されている。
第２の入出力段のＬＣ並列共振器Ｒｅ５は、インダクタＬ５とキャパシタＣ５とが並列に接続されたものからなる。第２の入出力段のＬＣ並列共振器Ｒｅ５は、一端がキャパシタＣ１４と第２の入出力端子２ｂとの間に接続され、他端がグランド端子に接続されている。
帯域通過フィルタ４００においては、ＬＣ並列共振器Ｒｅ１のインダクタＬ１と、ＬＣ並列共振器Ｒｅ２の第１インダクタＬ２ａとが磁気結合Ｍ１している。また、ＬＣ並列共振器Ｒｅ２の第２インダクタＬ２ｂと、ＬＣ並列共振器Ｒｅ３の第１インダクタＬ３ａとが磁気結合Ｍ２している。また、ＬＣ並列共振器Ｒｅ３の第２インダクタＬ３ｂと、ＬＣ並列共振器Ｒｅ４の第１インダクタＬ４ａとが磁気結合Ｍ３している。さらに、ＬＣ並列共振器Ｒｅ４の第２インダクタＬ４ｂと、ＬＣ並列共振器Ｒｅ５のインダクタＬ５とが磁気結合Ｍ４している。帯域通過フィルタ４００においては、ＬＣ並列共振器Ｒｅ２のインダクタが、第１インダクタＬ２ａと第２インダクタＬ２ｂとに分割され、ＬＣ並列共振器Ｒｅ３のインダクタが、第１インダクタＬ３ａと第２インダクタＬ３ｂとに分割され、ＬＣ並列共振器Ｒｅ４のインダクタが、第１インダクタＬ４ａと第２インダクタＬ４ｂとに分割されているため、磁気結合Ｍ１、Ｍ２、Ｍ３、Ｍ４の強さの調整が容易である。
たとえば、磁気結合Ｍ２の強さと磁気結合Ｍ３の強さとを、容易に均一にすることができる。同様に、磁気結合Ｍ１の強さと磁気結合Ｍ４の強さとを、容易に均一にすることができる。
また、磁気結合Ｍ１、Ｍ２、Ｍ３、Ｍ４の強さを、独立して調整することができる。
また、積層体を用いて帯域通過フィルタ４００を構成し、積層体を積層方向から見た場合において、インダクタＬ１を構成する螺旋状電極と第１インダクタＬ２ａを構成する螺旋状電極とを重なるように配置し、第２インダクタＬ２ｂを構成する螺旋状電極と第１インダクタＬ３ａを構成する螺旋状電極とを重なるように配置し、第２インダクタＬ３ｂを構成する螺旋状電極と第１インダクタＬ４ａを構成する螺旋状電極とを重なるように配置し、第２インダクタＬ４ｂを構成する螺旋状電極とインダクタＬ５を構成する螺旋状電極とを重なるように配置し、磁気結合Ｍ１、Ｍ２、Ｍ３、Ｍ４の強さを、それぞれ大きくすることができる。あるいは、その４組のうちの一部の組または全部の組において、螺旋状電極と螺旋状電極とが重ならないように配置し、重ならないようにした組により構成される磁気結合の強さを小さくすることができる。
また、積層体を用いて帯域通過フィルタ４００を構成した場合に、インダクタＬ１を構成する螺旋状電極と第１インダクタＬ２ａを構成する螺旋状電極との螺旋方向、第２インダクタＬ２ｂを構成する螺旋状電極と第１インダクタＬ３ａを構成する螺旋状電極との螺旋方向、第２インダクタＬ３ｂを構成する螺旋状電極と第１インダクタＬ４ａを構成する螺旋状電極との螺旋方向、第２インダクタＬ４ｂを構成する螺旋状電極とインダクタＬ５を構成する螺旋状電極との螺旋方向を、それぞれ一致させて、磁気結合Ｍ１、Ｍ２、Ｍ３、Ｍ４の強さを、それぞれ大きくすることができる。あるいは、その４組のうちの一部の組または全部の組において、螺旋方向を相互に逆となるようにし、螺旋方向を逆にした組により構成される磁気結合の強さを小さくすることができる。
以上、第１〜４実施形態にかかる帯域通過フィルタについて説明した。しかしながら、本発明がこれらの内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。
たとえば、帯域通過フィルタに含まれるＬＣ並列共振器の個数は任意であり、上述した個数には限定さない。
また、帯域通過フィルタの等価回路に、説明した以外のインダクタ、キャパシタ、その他の電子部品が付加されていても良い。
さらに、上記においては、帯域通過フィルタがセラミックなどからなる積層体を用いて構成されている場合があるが、積層体を用いることは本発明において必須ではなく、たとえば、基板上にキャパシタやインダクタを実装して本発明の帯域通過フィルタを構成するようにしても良い。
１・・・積層体
１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ、１ｈ、１ｉ、１ｊ、１ｋ、１ｌ、１ｍ、１ｎ、１ｏ、１ｐ、１ｑ、１ｒ、１ｓ・・・絶縁体層
２ａ・・・第１の入出力端子
２ｂ・・・第２の入出力端子
３ａ・・・第１のグランド端子
３ｂ・・・第２のグランド端子
４・・・グランド電極
５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆ、５ｇ、５ｈ、５ｉ、５ｊ、５ｋ・・・キャパシタ電極
６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ、６ｈ、６ｉ、６ｊ、６ｋ、６ｌ、６ｍ、６ｎ、６ｏ、６ｐ、６ｑ、６ｒ、６ｓ、６ｔ、６ｕ、６ｖ、６ｗ、６ｘ・・・ビア電極
７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆ、７ｇ、７ｈ、７ｉ、７ｊ、７ｋ、７ｌ、７ｍ、７ｎ、７ｏ、７ｐ、７ｑ、７ｒ、７ｓ、７ｔ、７ｕ、７ｖ、７ｗ、７ｘ、７ｙ、７ｚ、７ａａ・・・接続電極
８ａ、８ｂ、８ｃ、８ｄ、８ｅ、８ｆ、８ｇ、８ｈ、８ｉ、８ｊ、８ｋ、８ｌ、８ｍ、８ｎ、８ｏ、８ｐ、８ｑ、８ｒ・・・線路電極
Ｒｅ１、Ｒｅ２、Ｒｅ３、Ｒｅ４、Ｒｅ５・・・ＬＣ並列共振器
１００、２００、３００、４００・・・帯域通過フィルタ

Claims (11)

  1. 第１の入出力端子と、第２の入出力端子と、グランド端子と、インダクタとキャパシタとが並列に接続された複数個のＬＣ並列共振器とを備え、
    前記複数個のＬＣ並列共振器は、第１の入出力段のＬＣ並列共振器と、少なくとも１個の中間段のＬＣ並列共振器と、第２の入出力段のＬＣ並列共振器とを含み、
    前記第１の入出力端子と前記第２の入出力端子との間には、順に、前記第１の入出力段のＬＣ並列共振器、前記中間段のＬＣ並列共振器、前記第２の入出力段のＬＣ並列共振器の各一端が接続され、
    前記第１の入出力段のＬＣ並列共振器、前記中間段のＬＣ並列共振器、前記第２の入出力段のＬＣ並列共振器の各他端が、前記グランド端子に接続され、
    隣接する前記ＬＣ並列共振器の前記インダクタ同士が磁気結合した帯域通過フィルタであって、
    前記中間段のＬＣ並列共振器の少なくとも１個は、前記インダクタが、第１インダクタと第２インダクタとに並列に分割され、
    前記第１インダクタが、一方に隣接する前記ＬＣ並列共振器の前記インダクタと磁気結合し、前記第２インダクタが、他方に隣接する前記ＬＣ並列共振器の前記インダクタと磁気結合した帯域通過フィルタ。
  2. 前記第１インダクタのインダクタンス値と前記第２インダクタのインダクタンス値とが１：１の比率である、請求項１に記載された帯域通過フィルタ。
  3. 前記中間段のＬＣ並列共振器が１個であり、当該中間段のＬＣ並列共振器の前記インダクタが前記第１インダクタと前記第２インダクタとに並列に分割された、３段の前記ＬＣ並列共振器を備えた、請求項１または２に記載された帯域通過フィルタ。
  4. 前記中間段のＬＣ並列共振器が２個であり、当該２個の中間段のＬＣ並列共振器の前記インダクタが、それぞれ前記第１インダクタと前記第２インダクタとに並列に分割された、４段の前記ＬＣ並列共振器を備えた、請求項１または２に記載された帯域通過フィルタ。
  5. 前記中間段のＬＣ並列共振器が３個であり、当該３個の中間段のＬＣ並列共振器のうち、中間に配置された前記中間段のＬＣ並列共振器の前記インダクタが前記第１インダクタと前記第２インダクタとに並列に分割された、５段の前記ＬＣ並列共振器を備えた、請求項１または２に記載された帯域通過フィルタ。
  6. 前記中間段のＬＣ並列共振器が３個であり、当該３個の中間段のＬＣ並列共振器の前記インダクタが、それぞれ前記第１インダクタと前記第２インダクタとに並列に分割された、５段の前記ＬＣ並列共振器を備えた、請求項１または２に記載された帯域通過フィルタ。
  7. 複数の絶縁体層が積層された積層体を備え、
    前記ＬＣ並列共振器の前記インダクタは、前記積層体の所定の層間に形成された線路電極と、前記積層体の所定の前記絶縁体層を貫通して形成されたビア電極とで構成された、螺旋状電極により形成され、
    前記ＬＣ並列共振器の前記キャパシタは、前記積層体の所定の層間に形成されたキャパシタ電極により形成され、
    前記積層体を積層方向から見た場合に、前記中間段のＬＣ並列共振器の前記第１インダクタの前記螺旋状電極が、等価回路上において一方に隣接する前記ＬＣ並列共振器の前記インダクタの前記螺旋状電極と重なり、前記中間段のＬＣ並列共振器の前記第２インダクタの前記螺旋状電極が、等価回路上において他方に隣接する前記ＬＣ並列共振器の前記インダクタの前記螺旋状電極と重なっている、請求項１ないし６のいずれか１項に記載された積層型の帯域通過フィルタ。
  8. 前記第１インダクタの前記螺旋状電極と前記第２インダクタの前記螺旋状電極とが同一形状である、請求項７に記載された積層型の帯域通過フィルタ。
  9. 前記積層体を積層方向から見た場合に、
    前記中間段のＬＣ並列共振器の前記第１インダクタの前記螺旋状電極の旋回方向と、等価回路上において一方に隣接する前記ＬＣ並列共振器の前記インダクタの前記螺旋状電極の旋回方向とが同一方向であり、
    前記中間段のＬＣ並列共振器の前記第２インダクタの前記螺旋状電極の旋回方向と、等価回路上において他方に隣接する前記ＬＣ並列共振器の前記インダクタの前記螺旋状電極の旋回方向とが同一方向である、請求項７または８に記載された積層型の帯域通過フィルタ。
  10. 前記積層体を積層方向から見た場合に、
    前記中間段のＬＣ並列共振器の前記第１インダクタの前記螺旋状電極の旋回方向と、等価回路上において一方に隣接する前記ＬＣ並列共振器の前記インダクタの前記螺旋状電極の旋回方向とが逆方向であり、
    前記中間段のＬＣ並列共振器の前記第２インダクタの前記螺旋状電極の旋回方向と、等価回路上において他方に隣接する前記ＬＣ並列共振器の前記インダクタの前記螺旋状電極の旋回方向とが逆方向である、請求項７または８に記載された積層型の帯域通過フィルタ。
  11. 前記積層体を積層方向から見た場合に、
    前記中間段のＬＣ並列共振器の前記第１インダクタの前記螺旋状電極の旋回方向と、等価回路上において一方に隣接する前記ＬＣ並列共振器の前記インダクタの前記螺旋状電極の旋回方向とが同一方向であり、かつ、前記中間段のＬＣ並列共振器の前記第２インダクタの前記螺旋状電極の旋回方向と、等価回路上において他方に隣接する前記ＬＣ並列共振器の前記インダクタの前記螺旋状電極の旋回方向とが逆方向であるか、
    または、前記中間段のＬＣ並列共振器の前記第１インダクタの前記螺旋状電極の旋回方向と、等価回路上において一方に隣接する前記ＬＣ並列共振器の前記インダクタの前記螺旋状電極の旋回方向とが逆方向であり、かつ、前記中間段のＬＣ並列共振器の前記第２インダクタの前記螺旋状電極の旋回方向と、等価回路上において他方に隣接する前記ＬＣ並列共振器の前記インダクタの前記螺旋状電極の旋回方向とが同一方向である、請求項７または８に記載された積層型の帯域通過フィルタ。
JP2017507533A 2015-03-23 2016-01-18 帯域通過フィルタおよび積層型の帯域通過フィルタ Active JP6428918B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015060087 2015-03-23
JP2015060087 2015-03-23
PCT/JP2016/051337 WO2016152211A1 (ja) 2015-03-23 2016-01-18 帯域通過フィルタおよび積層型の帯域通過フィルタ

Publications (2)

Publication Number Publication Date
JPWO2016152211A1 JPWO2016152211A1 (ja) 2017-12-07
JP6428918B2 true JP6428918B2 (ja) 2018-11-28

Family

ID=56977380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017507533A Active JP6428918B2 (ja) 2015-03-23 2016-01-18 帯域通過フィルタおよび積層型の帯域通過フィルタ

Country Status (4)

Country Link
US (1) US10340873B2 (ja)
JP (1) JP6428918B2 (ja)
TW (1) TWI581564B (ja)
WO (1) WO2016152211A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200119688A (ko) * 2019-04-10 2020-10-20 삼성전기주식회사 프론트 엔드 모듈
US11025218B2 (en) 2019-04-10 2021-06-01 Samsung Electro-Mechanics Co., Ltd. Frontend module

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643454B (zh) * 2016-10-05 2018-12-01 日商村田製作所股份有限公司 Multilayer LC filter
JP6908897B2 (ja) * 2016-11-07 2021-07-28 株式会社村田製作所 積層型ｌｃフィルタ
WO2019087739A1 (ja) 2017-10-30 2019-05-09 株式会社村田製作所 積層帯域通過フィルタ
JP6791107B2 (ja) * 2017-12-08 2020-11-25 株式会社村田製作所 積層帯域通過フィルタ
WO2022215353A1 (ja) * 2021-04-05 2022-10-13 株式会社村田製作所 フィルタ装置およびそれを備えた高周波フロントエンド回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61162127U (ja) * 1985-03-27 1986-10-07
US5168251A (en) * 1991-05-29 1992-12-01 Eagle Comtronics, Inc. Quality factor improvement for filter application
JP2002076809A (ja) * 2000-09-01 2002-03-15 Murata Mfg Co Ltd 積層型ｌｃ複合部品及び積層型ｌｃ複合部品の周波数特性調整方法
JP4132743B2 (ja) * 2001-07-27 2008-08-13 東光株式会社 積層型電子部品
JP4303693B2 (ja) * 2005-03-23 2009-07-29 Ｔｄｋ株式会社 積層型電子部品
TW200917563A (en) 2007-09-27 2009-04-16 Murata Manufacturing Co Laminated bandpass filter
TWI395370B (zh) * 2008-01-31 2013-05-01 Murata Manufacturing Co LC composite parts
JP4650530B2 (ja) 2008-07-10 2011-03-16 株式会社村田製作所 Ｌｃ複合部品
US8125299B2 (en) * 2009-07-10 2012-02-28 John Mezzalingua Associates, Inc. Filter circuit
JP4983881B2 (ja) * 2009-09-28 2012-07-25 株式会社村田製作所 積層帯域通過フィルタ
WO2012066873A1 (ja) * 2010-11-16 2012-05-24 株式会社村田製作所 積層帯域通過フィルタ
JP5549744B2 (ja) * 2010-12-06 2014-07-16 株式会社村田製作所 積層帯域通過フィルタ
US9178487B2 (en) * 2013-06-28 2015-11-03 Nokia Technologies Oy Methods and apparatus for signal filtering
JP5821914B2 (ja) * 2013-08-28 2015-11-24 株式会社村田製作所 高周波部品

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200119688A (ko) * 2019-04-10 2020-10-20 삼성전기주식회사 프론트 엔드 모듈
KR102194704B1 (ko) * 2019-04-10 2020-12-23 삼성전기주식회사 프론트 엔드 모듈
US11025218B2 (en) 2019-04-10 2021-06-01 Samsung Electro-Mechanics Co., Ltd. Frontend module
US11496107B2 (en) 2019-04-10 2022-11-08 Samsung Electro-Mechanics Co., Ltd. Frontend module

Also Published As

Publication number Publication date
TW201639294A (zh) 2016-11-01
TWI581564B (zh) 2017-05-01
JPWO2016152211A1 (ja) 2017-12-07
WO2016152211A1 (ja) 2016-09-29
US20180013395A1 (en) 2018-01-11
US10340873B2 (en) 2019-07-02

Similar Documents

Publication Publication Date Title
JP6428918B2 (ja) 帯域通過フィルタおよび積層型の帯域通過フィルタ
JP4821910B2 (ja) 積層帯域通過フィルタ
JP5821914B2 (ja) 高周波部品
TWI398984B (zh) Laminated bandpass filter
US7907034B2 (en) Laminated band-pass filter having an even number of LC parallel resonators
JP5609968B2 (ja) 高周波積層部品および積層型高周波フィルタ
JP4650530B2 (ja) Ｌｃ複合部品
TWI535203B (zh) 可變頻率諧振電路及可變頻率濾波器
TWI530094B (zh) 積層平衡濾波器
JP5907124B2 (ja) 高周波部品およびフィルタ部品
JPWO2007119356A1 (ja) 積層帯域通過フィルタ
TWI504055B (zh) Laminated filter
JPWO2006022098A1 (ja) Ｌｃ複合部品
WO2018100918A1 (ja) 積層型ｌｃフィルタ
JP2018078450A (ja) 積層型フィルタ
JP6277944B2 (ja) 電子部品
JP2015109487A (ja) バンドパスフィルタ回路および積層バンドパスフィルタ
WO2017199749A1 (ja) 積層型ｌｃフィルタ
JP2003060465A (ja) ローパスフィルタ回路および積層型ローパスフィルタ
WO2017043321A1 (ja) 積層型ｌｃフィルタ
US10771035B2 (en) Multilayer LC filter
JP7322968B2 (ja) 積層型ｌｃフィルタ
JP2002344274A (ja) バランス型ｌｃフィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181015

R150 Certificate of patent or registration of utility model

Ref document number: 6428918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150