WO2012066873A1 - 積層帯域通過フィルタ - Google Patents

積層帯域通過フィルタ Download PDF

Info

Publication number
WO2012066873A1
WO2012066873A1 PCT/JP2011/073493 JP2011073493W WO2012066873A1 WO 2012066873 A1 WO2012066873 A1 WO 2012066873A1 JP 2011073493 W JP2011073493 W JP 2011073493W WO 2012066873 A1 WO2012066873 A1 WO 2012066873A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
stage
inductor
parallel resonator
capacitor
Prior art date
Application number
PCT/JP2011/073493
Other languages
English (en)
French (fr)
Inventor
田丸育生
増田博志
矢▲崎▼浩和
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201180054985.0A priority Critical patent/CN103210585B/zh
Priority to JP2012544152A priority patent/JP5598548B2/ja
Publication of WO2012066873A1 publication Critical patent/WO2012066873A1/ja
Priority to US13/871,200 priority patent/US8760242B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Definitions

  • the present invention relates to a multilayer filter provided with a plurality of resonators composed of a loop-shaped inductor and a capacitor electrode.
  • a high-frequency bandpass filter suitable for miniaturization and cost reduction is configured by providing a plurality of LC resonators in a laminate in which a dielectric layer and an electrode layer are laminated.
  • Patent Documents 1 and 2 are disclosed as such multilayer bandpass filters.
  • Patent Document 1 discloses a three-stage multilayer filter in which first-stage and third-stage resonators are jump-coupled by a jump-coupling capacitor C3 for capacitive coupling. Yes.
  • the jump-coupling capacitor C3 is configured by the electrode pattern 161 facing the electrode pattern 151 constituting the inductor L1 and the electrode pattern 161 constituting the inductor L3.
  • Patent Document 2 has a configuration that reduces the parasitic capacitance between the electrode pattern of the jump coupling capacitor and the capacitor electrode pattern of the LC parallel resonator that is not coupled to the electrode pattern of the jump coupling capacitor. It is disclosed.
  • the configuration of one multilayer bandpass filter disclosed in Patent Document 2 is shown in FIG.
  • the ground electrode formation layer 601, the capacitor electrode formation layer 302, the input / output electrode formation layer 303, the line electrode formation layer 304, and the outer layer 305 constitute a laminate.
  • the input / output electrode formation layer 303 is formed with input / output electrodes 621 and 622 and an inter-input / output capacitor electrode (electrode pattern of jump coupling capacitor) 160.
  • the capacitor electrode 160 between the input and output capacitively couples the input / output electrodes 621 to 622 by generating a capacitance between the two input / output electrodes 621 and 622.
  • the capacitor electrodes 311, 312, and 313 of the capacitor electrode formation layer 302 face the ground electrode 309.
  • the capacitor electrodes of the first-stage and third-stage resonators are used.
  • the capacitor electrode of the second-stage resonator is arranged at a position shifted in the plane direction of the multilayer body.
  • the provision of the loop type inductor has the effect of improving the Q characteristic of the LC parallel resonator and improving the attenuation characteristic of the filter. Further, according to the structure shown in FIG. 1, since the capacitor electrode of the second-stage resonator does not overlap the jump coupling capacitor electrode as seen through from the stacking direction of the dielectric layers, the parasitic capacitance between them is reduced. Can be reduced.
  • An object of the present invention is to provide a laminated bandpass filter.
  • the laminated bandpass filter of this application is (1) A laminate of a plurality of dielectric layers and a plurality of electrode layers, A first capacitor electrode; a second capacitor electrode facing the first capacitor electrode; a first end connected to the first capacitor electrode; and a second capacitor electrode (ground electrode) connected to the second capacitor electrode.
  • the inductor electrode that forms a loop having an end connected, the first end as a starting point, and the second end as an end point
  • the inductor electrode is composed of a line electrode formed along the dielectric layer and a via electrode extending in the stacking direction of the dielectric layer
  • the inductor electrodes of the plurality of LC parallel resonators are arranged so that the loop surfaces of the inductor electrodes are radial from the central axis extending in the stacking direction of the dielectric layers, and the inductor electrodes of the LC parallel resonators of the input stage
  • the inductor electrode of the LC parallel resonator at the output stage is adjacent to the output stage.
  • the electromagnetic coupling between the inductor electrode of the LC parallel resonator of the input stage and the inductor electrode of the LC parallel resonator of the output stage can be freely determined, so that the attenuation characteristics of the filter can be freely set. Can be set.
  • the plurality of LC parallel resonators includes a first-stage LC parallel resonator as an input stage, a third-stage LC parallel resonator as an output stage, and a second-stage LC parallel resonator.
  • electromagnetic coupling between the inductor electrodes of all the LC parallel resonators constituting the band pass filter can be freely set. This further increases the degree of freedom in setting the attenuation characteristics of the filter.
  • the loop surfaces of the inductor electrodes of the three LC parallel resonators are arranged at an equal angle with respect to the central axis.
  • the input / output LC parallel resonators are arranged in a radial pattern while being adjacent to each other. Therefore, the electromagnetic coupling between the inductor electrodes of each LC parallel resonator can be adjusted by changing the angle.
  • the capacitance value of the jump coupling is determined by the area or distance where the capacitor electrode of the jump coupling capacitance and the capacitor electrode of the input / output resonator overlap, regardless of the angle between the LC parallel resonators. For this reason, since the coupling between the capacitor electrodes and the coupling between the inductor electrodes can be set independently, the design range of the frequency of the attenuation pole is widened.
  • the jump coupling capacitor electrode is seen through from the stacking direction of the dielectric layer, and the capacitor electrode of the LC parallel resonator of the input stage and the capacitor of the LC parallel resonator of the output stage It is assumed that it is arranged at a position that overlaps with the electrode and does not overlap with the capacitor electrode of another LC parallel resonator.
  • the capacitor electrode that forms the capacity of the jump coupling can form the jump coupling without overlapping with other LC parallel resonators. Therefore, unnecessary parasitic capacitance can be reduced, and the Q characteristics of the element are improved.
  • each inductor electrode has two loop surfaces, and the loop of the inductor electrode of the adjacent LC parallel resonator The faces face each other almost in parallel.
  • each inductor electrode is composed of two surfaces, and the respective one loop surfaces of the inductor electrodes of the adjacent LC parallel resonators face each other substantially in parallel.
  • the electromagnetic coupling can be strengthened.
  • the electromagnetic coupling between the LC parallel resonator of the input stage and the LC parallel resonator of the output stage can be freely determined, so that the attenuation characteristic of the filter can be freely set.
  • FIG. 1 is an exploded perspective view of the multilayer bandpass filter disclosed in Patent Document 2.
  • FIG. FIG. 2 is an exploded perspective view of the multilayer bandpass filter 101 according to the first embodiment.
  • FIG. 3 is an external perspective view of the multilayer bandpass filter 101.
  • FIG. 4 is a diagram including the positional relationship of the three LC parallel resonators.
  • FIG. 5 is an equivalent circuit diagram of the multilayer bandpass filter 101 of the first embodiment.
  • FIG. 6 is a diagram showing the pass characteristics and reflection characteristics of the multilayer bandpass filter 101 of the first embodiment.
  • FIG. 7 is an exploded perspective view of the multilayer bandpass filter 102 according to the second embodiment.
  • FIG. 2 is an exploded perspective view of the multilayer bandpass filter 101 according to the first embodiment
  • FIG. 3 is an external perspective view of the multilayer bandpass filter 101.
  • the multilayer bandpass filter 101 is composed of a three-stage LC parallel resonator.
  • the first-stage LC parallel resonator is connected to the input terminal
  • the third-stage LC parallel resonator is connected to the output terminal
  • the second-stage LC parallel resonance is not connected to either the input terminal or the output terminal. It is a vessel.
  • the circuit configuration of the multilayer bandpass filter 101 will be described in detail later.
  • the laminated bandpass filter 101 is a laminated body of a plurality of dielectric layers D1 to D6.
  • a ground electrode G is formed on the upper surface of the dielectric layer D1.
  • the ground electrode G corresponds to the second capacitor electrode of each of the first-stage LC parallel resonator, the second-stage LC parallel resonator, and the third-stage LC parallel resonator.
  • Capacitor electrodes P1, P2, and P3 are formed on the upper surface of the dielectric layer D2.
  • the capacitor electrode P1 is the first capacitor electrode of the first-stage LC parallel resonator
  • the capacitor electrode P2 is the first capacitor electrode of the second-stage LC parallel resonator
  • the capacitor electrode P3 is the first capacitor of the third-stage LC parallel resonator.
  • Each corresponds to a capacitor electrode.
  • These first capacitor electrodes P1, P2, and P3 are opposed to the ground electrode G (second capacitor electrode) to form a capacitor therebetween.
  • Capacitor electrodes P12 and P23 and jump coupling capacitor electrodes P13 for coupling the first-stage and third-stage LC parallel resonators are formed on the upper surface of the dielectric layer D3.
  • the capacitor electrode P12 faces the capacitor electrode P2, and forms a capacitor between the capacitor electrode P2.
  • the capacitor electrode P23 faces the capacitor electrode P2, and forms a capacitor between the capacitor electrode P2.
  • the jump coupling capacitor electrode P13 faces the capacitor electrodes P1 and P3, and constitutes a capacitor between the capacitor electrodes P1 and P3.
  • Line electrodes S1, S2, and S3 are formed on the upper surface of the dielectric layer D5.
  • the line electrode S1 is a part of the inductor electrode of the first-stage LC parallel resonator
  • the line electrode S2 is a part of the inductor electrode of the second-stage LC parallel resonator
  • the line electrode S3 is the third-stage LC parallel resonator. Part of the inductor electrode.
  • Via electrodes V11, V21, and V31 extending in the stacking direction of these dielectric layers are formed on the dielectric layers D3, D4, and D5.
  • via electrodes V12, V22, and V32 extending in the stacking direction of these dielectric layers are formed in the dielectric layers D2, D3, D4, and D5.
  • the via electrode V11 extends from the capacitor electrode P1 to the first end of the line electrode S1.
  • the via electrode V12 extends from the second end of the line electrode S1 to the ground electrode G.
  • the via electrode V21 extends from the capacitor electrode P2 to the first end of the line electrode S2.
  • the via electrode V22 extends from the second end of the line electrode S2 to the ground electrode G.
  • the via electrode V31 extends from the capacitor electrode P3 to the first end of the line electrode S3.
  • the via electrode V32 extends from the second end of the line electrode S3 to the ground electrode G.
  • the inductor electrodes of the first-stage LC parallel resonator are formed in a loop shape by the via electrodes V11 and V12 and the line electrode S1.
  • the inductor electrodes of the second-stage LC parallel resonator are configured in a loop shape by the via electrodes V21 and V22 and the line electrode S2.
  • the inductor electrode of the third-stage LC parallel resonator is formed in a loop shape.
  • the loop surfaces of the inductor electrodes of the first-stage, second-stage, and third-stage LC parallel resonators are all parallel to the stacking direction.
  • a plurality of dielectric layers formed with various electrode patterns are stacked to form a stacked body of a plurality of dielectric layers and a plurality of electrode layers.
  • the inductor electrodes of the three LC parallel resonators are arranged so that their loop surfaces are radial from the central axis extending in the stacking direction of the dielectric layers (expanding in the direction toward the edge of the stack). Therefore, the inductor electrode of the first-stage LC parallel resonator connected to the input terminal and the inductor electrode of the third-stage LC parallel resonator connected to the output terminal are adjacent to each other.
  • an input terminal IN, an output terminal OUT, and a ground terminal GND are formed on two opposite side surfaces (end surfaces) of the stacked body.
  • the lead electrodes EG11, EG12, EG13, EG21, EG22, EG23 of FIG. 2 are electrically connected to the ground terminal GND.
  • Lead electrodes EP1 and EP12 are electrically connected to the input terminal IN.
  • Lead electrodes EP3 and EP23 are electrically connected to the output terminal OUT.
  • a mark MK indicating the position of the input terminal is formed on the upper surface of the laminate.
  • the dielectric layer portion of each layer is a low-temperature sintered ceramic (LTCC) having a dielectric constant in the range of 6 to 80.
  • the dielectric layer laminated on the electrode layer including the line electrode has a relative dielectric constant in the range of 6 to 80.
  • the relative dielectric constant of the dielectric layer on which the capacitor electrode is formed is 20 or more.
  • Each dielectric layer is formed using a low-temperature sintered ceramic formed from at least one component such as titanium oxide, barium oxide, and alumina and a glass component.
  • the material for forming each dielectric layer is the same in other embodiments described below.
  • FIG. 4 and 5 are equivalent circuit diagrams of the multilayer bandpass filter 101 of the first embodiment.
  • FIG. 4 is an equivalent circuit diagram including the positional relationship of the three LC parallel resonators
  • FIG. 5 is an equivalent circuit diagram in a general expression. 4 and 5,
  • the inductor L1 is an inductor constituted by via electrodes V11 and V12 and a line electrode S1.
  • the inductor L2 is an inductor composed of via electrodes V21 and V22 and a line electrode S2.
  • the inductor L3 is an inductor composed of via electrodes V31 and V32 and a line electrode S3.
  • the capacitor C1 is a capacitor configured between the capacitor electrode P1 and the ground electrode G.
  • the capacitor C2 is a capacitor configured between the capacitor electrode P2 and the ground electrode G.
  • the capacitor C3 is a capacitor configured between the capacitor electrode P3 and the ground electrode G.
  • the capacitor C12 is a capacitor configured between the capacitor electrode P12 and the capacitor electrode P2.
  • the capacitor C23 is a capacitor configured between the capacitor electrode P23 and the capacitor electrode P2.
  • the capacitor C13 is a capacitor configured between the jump coupling capacitor electrode P13 and the capacitor electrodes P1 and P3.
  • the inductor L1 and the capacitor C1 constitute a first-stage LC parallel resonator
  • the inductor L2 and the capacitor C2 constitute a second-stage LC parallel resonator
  • the inductor L3 and the capacitor C3 constitute a third-stage LC parallel resonator, respectively.
  • the loop surfaces of the inductor electrode by the via electrode and the line electrode are arranged at a predetermined angle (120 degrees) about the central axis extending in the stacking direction of the dielectric layer, Adjacent inductor electrodes are electromagnetically coupled.
  • the electromagnetic coupling M12 shown in FIGS. 4 and 5 is the electromagnetic coupling between the first-stage LC parallel resonator and the second-stage LC parallel resonator, and the electromagnetic coupling M23 is the second-stage LC parallel resonator and the three-stage LC parallel resonator.
  • the electromagnetic coupling M13 between the LC parallel resonator of the eye and the electromagnetic coupling M13 is an electromagnetic coupling between the LC parallel resonator of the first stage and the LC parallel resonator of the third stage.
  • the LC parallel resonator of the input stage (first stage) and the LC parallel resonator of the output stage (third stage) are connected to the capacitor C13.
  • the electromagnetic coupling M13 can be used for jumping and coupling.
  • FIG. 6 is a diagram showing the pass characteristic (S parameter S21 characteristic) and the reflection characteristic (S parameter S11 characteristic) of the multilayer bandpass filter 101 of the first embodiment.
  • the attenuation pole P1 is due to the jump coupling between the first-stage LC parallel resonator and the third-stage LC parallel resonator.
  • the attenuation pole P2 is due to the coupling between the first-stage LC parallel resonator and the second-stage LC parallel resonator, and the coupling between the second-stage LC parallel resonator and the third-stage LC parallel resonator.
  • the inductor electrodes of the first-stage LC parallel resonator and the third-stage LC parallel resonator can be electromagnetically coupled, and the degree of coupling can be arbitrarily determined.
  • the coupling degree between the inductor electrodes of the first-stage and third-stage LC parallel resonators is changed to the first-stage and second-stage LC parallel resonators, or the second-stage and third-stage LC parallel resonator inductors.
  • the degree of coupling between the electrodes can also be increased.
  • the attenuation pole can be arbitrarily adjusted by coupling between the resonators, so that the adjustment range of the attenuation pole can be wider than that of the multilayer bandpass filter having the conventional structure.
  • the jump coupling capacitor electrode P13 is a dielectric layer.
  • the jump coupling capacitor electrode P13 can form jump coupling without overlapping the second-stage LC parallel resonator. Therefore, unnecessary parasitic capacitance can be reduced without increasing the size of the multilayer bandpass filter 101, and the Q characteristics of the element are improved.
  • the loop surfaces of the inductor electrodes of the three LC parallel resonators are arranged at an equal angle (120 degrees) with respect to the central axis. Therefore, if the LC parallel resonators have the same resonance characteristics, by arranging three inductor electrodes at equal angles, a filter having the same attenuation characteristics can be obtained regardless of which resonator the input / output electrodes are taken out of. Therefore, the degree of freedom of the arrangement position of the input terminal and the output terminal is high.
  • the loop surface of the inductor electrode formed by the via electrode and the line electrode of each of the three LC parallel resonators may have an unequal angle about the central axis extending in the stacking direction of the dielectric layers. That is, the electromagnetic coupling between adjacent LC parallel resonators may be determined by the angle.
  • FIG. 7 is an exploded perspective view of the multilayer bandpass filter 102 according to the second embodiment.
  • the multilayer bandpass filter 102 is constituted by a three-stage LC parallel resonator.
  • the first-stage LC parallel resonator is connected to the input terminal
  • the third-stage LC parallel resonator is connected to the output terminal
  • the second-stage LC parallel resonance is not connected to either the input terminal or the output terminal. It is a vessel.
  • the circuit configuration of the multilayer bandpass filter 102 is the same as that of the first embodiment.
  • the laminated bandpass filter 102 is a laminated body of a plurality of dielectric layers D1 to D6.
  • a ground electrode G is formed on the upper surface of the dielectric layer D1.
  • the ground electrode G corresponds to the second capacitor electrode of each of the first-stage LC parallel resonator, the second-stage LC parallel resonator, and the third-stage LC parallel resonator.
  • Capacitor electrodes P1, P2, and P3 are formed on the upper surface of the dielectric layer D2.
  • the capacitor electrode P1 is the first capacitor electrode of the first-stage LC parallel resonator
  • the capacitor electrode P2 is the first capacitor electrode of the second-stage LC parallel resonator
  • the capacitor electrode P3 is the first capacitor of the third-stage LC parallel resonator.
  • Each corresponds to a capacitor electrode.
  • These first capacitor electrodes P1, P2, and P3 are opposed to the ground electrode G (second capacitor electrode) to form a capacitor therebetween.
  • a jump coupling capacitor electrode P13 is formed on the upper surface of the dielectric layer D3.
  • the jump coupling capacitor electrode P13 faces the capacitor electrodes P1 and P3, and forms a capacitor between the capacitor electrodes P1 and P3.
  • Line electrodes S11, S12, S21, S22, S31, and S32 are formed on the top surface of the dielectric layer D5.
  • the line electrodes S11 and S12 are part of the inductor electrode of the first stage LC parallel resonator
  • the line electrodes S21 and S22 are part of the inductor electrode of the second stage LC parallel resonator
  • the line electrodes S31 and S32 are the third stage. This is a part of the inductor electrode of the LC parallel resonator.
  • Via electrodes V11, V21, and V31 extending in the stacking direction of these dielectric layers are formed on the dielectric layers D3, D4, and D5.
  • via electrodes V12, V13, V22, V23, V32, and V33 are formed in the dielectric layers D2, D3, D4, and D5 so as to extend in the stacking direction of these dielectric layers.
  • the via electrode V11 extends from the capacitor electrode P1 to a first end of each of the line electrodes S11 and S12 (a connection point between the line electrode S11 and the line electrode S12).
  • the via electrode V12 extends from the second end of the line electrode S11 to the ground electrode G.
  • the via electrode V13 extends from the second end of the line electrode S12 to the ground electrode G.
  • the via electrode V21 extends from the capacitor electrode P2 to the first ends of the line electrodes S21 and S22.
  • the via electrode V22 extends from the second end of the line electrode S21 to the ground electrode G.
  • the via electrode V23 extends from the second end of the line electrode S22 to the ground electrode G.
  • the via electrode V31 extends from the capacitor electrode P3 to the first ends of the line electrodes S31 and S32.
  • the via electrode V32 extends from the second end of the line electrode S31 to the ground electrode G.
  • the via electrode V33 extends from the second end of the line electrode S32 to the ground electrode G.
  • the inductor electrode of the LC parallel resonator in the first stage is configured in a loop shape by the via electrodes V11, V12, V13 and the line electrodes S11, S12.
  • the inductor electrodes of the second-stage LC parallel resonator are configured in a loop shape by the via electrodes V21, V22, V23 and the line electrodes S21, S22.
  • the via electrodes V31, V32, V33 and the line electrodes S31, S32 constitute the inductor electrode of the third-stage LC parallel resonator in a loop shape.
  • the first end of the inductor electrode of the first-stage LC parallel resonator is a connection point of the via electrode V11 to the capacitor electrode P1
  • the second end of the inductor electrode of the first-stage LC parallel resonator is the via to the ground electrode G.
  • This is a connection point between the electrodes V12 and V13. That is, the second end of the inductor electrode is in two places, and the loop surface of the inductor electrode is composed of two faces.
  • Via electrodes V11 and V12 and line electrode S11 constitute a first loop surface
  • via electrodes V11 and V13 and line electrode S12 constitute a second loop surface.
  • the inductor electrodes are arranged at an equiangular relationship of 120 degrees with respect to the central axis.
  • the loop surface of each inductor electrode is constituted by two surfaces, and both surfaces are arranged so as to be parallel to the stacking direction. Furthermore, since one of the loop surfaces of the inductor electrodes of the adjacent LC parallel resonators face each other substantially in parallel, the electromagnetic coupling between the adjacent LC parallel resonators can be strengthened.
  • the respective loop surfaces of the inductor electrodes of the adjacent LC parallel resonators face each other in parallel, but by determining the angle formed by the loop surfaces, the LC parallel resonators can be connected to each other.
  • the degree of coupling can be determined.
  • the degree of coupling between the adjacent LC parallel resonators can be determined by determining the distance between the loop surfaces of the adjacent LC parallel resonators.
  • the central axis extending in the stacking direction of the dielectric layers is not limited to an axis passing through the center of the stacked body, and may be an axis that serves as a radiation center of the plurality of inductor electrodes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

　第１キャパシタ電極（Ｐ１）は一段目のＬＣ並列共振器のキャパシタ電極、第１キャパシタ電極（Ｐ２）は二段目のＬＣ並列共振器のキャパシタ電極、第１キャパシタ電極（Ｐ３）は三段目のＬＣ並列共振器のキャパシタ電極をそれぞれ構成している。ビア電極（Ｖ１１，Ｖ１２）および線路電極（Ｓ１）は一段目のＬＣ並列共振器のインダクタ電極を構成している。ビア電極（Ｖ２１，Ｖ２２）および線路電極（Ｓ２）は二段目のＬＣ並列共振器のインダクタ電極を構成している。ビア電極（Ｖ３１，Ｖ３２）および線路電極（Ｓ３）は三段目のＬＣ並列共振器のインダクタ電極を構成している。三つのＬＣ並列共振器のインダクタ電極は、それらのループ面が誘電体層の積層方向に延びる中心軸から放射方向に向くように配置されている。これにより、入力段のＬＣ並列共振器と出力段のＬＣ並列共振器との間の磁気結合を容易に定められ、フィルタの減衰特性を自由に設定できる。

Description

積層帯域通過フィルタ
　本発明はループ状のインダクタとキャパシタ電極とで構成される複数の共振器を備えた積層フィルタに関する発明である。
　従来、小型・低廉化に適した高周波の帯域通過フィルタは誘電体層と電極層とを積層した積層体内に複数のＬＣ共振器を設けることによって構成されている。
　このような積層帯域通過フィルタとして特許文献１，２が開示されている。
　特許文献１には、その図１に表れているように一段目と三段目の共振器を容量結合させるための飛び結合用キャパシタＣ３で飛び結合させた三段の積層型フィルタが開示されている。そして特許文献１の図３に表れているように飛び結合用キャパシタＣ３はインダクタＬ１を構成する電極パターン１５１およびインダクタＬ３を構成する電極パターン１５３に電極パターン１６１が対向することで構成されている。
　しかし、特許文献１の構成では電極パターン１６１が、インダクタＬ２を構成する電極パターン１５２にも対向しているため、電極パターン１６１と電極パターン１５２との間で不要な寄生容量が発生する。このため、フィルタのＱが劣化して減衰特性が悪くなるという問題があった。
　これに対して、特許文献２には、飛び結合用キャパシタの電極パターンと、この飛び結合用キャパシタの電極パターンには結合させないＬＣ並列共振器の容量電極パターンとの間の寄生容量を減らす構成が開示されている。
　ここで、特許文献２に開示されている一つの積層帯域通過フィルタの構成を図１に示す。図１に示す積層帯域通過フィルタは、接地電極形成層６０１、キャパシタ電極形成層３０２、入出力電極形成層３０３、線路電極形成層３０４、および外層３０５で積層体が構成されている。入出力電極形成層３０３には入出力電極６２１，６２２とともに入出力間キャパシタ電極（飛び結合用キャパシタの電極パターン）１６０が形成されている。この入出力間キャパシタ電極１６０は２つの入出力電極６２１，６２２との間に容量を生じさせることによって、入出力電極６２１－６２２間を容量結合させる。キャパシタ電極形成層３０２のキャパシタ電極３１１，３１２，３１３は接地電極３０９に対向する。
　入出力間キャパシタ電極（飛び結合用キャパシタの電極パターン）１６０と二段目の共振器のキャビティ電極３１２との間の寄生容量を減らすために、一段目および三段目の共振器のキャパシタ電極に対して二段目の共振器のキャパシタ電極が積層体の面方向にずれた位置に配置されている。
特開２００６－０６７２２１号公報 国際公開ＷＯ２００７－１１９３５６号
　図１に示されるような構造によれば、ループ型のインダクタを備えることにより、ＬＣ並列共振器のＱ特性が向上し、フィルタの減衰特性が改善されるという効果がある。
　また、図１に示されるような構造によれば、誘電体層の積層方向から透視して二段目の共振器のキャパシタ電極が飛び結合用のキャパシタ電極に重ならないため、その間の寄生容量を減らすことができる。
　しかしながら、特許文献２に示されている構造では、三段以上のＬＣ並列共振器を含む場合に、すべてのＬＣ並列共振器のループ面が平行になるように、ＬＣ並列共振器を一列に配置していた。このため、各ＬＣ並列共振器のインダクタ電極は隣接するＬＣ並列共振器のインダクタ電極との間で電磁結合の調整ができるものの、入力段のＬＣ並列共振器のインダクタ電極と出力段のＬＣ並列共振器のインダクタ電極との間の電磁結合については、その調整（設定）が殆どできないという問題があった。このため、フィルタの減衰特性（特に減衰極の位置および帯域）の調整（設定）自由度が低いという問題があった。
　本発明は、入力段のＬＣ並列共振器のインダクタ電極と出力段のＬＣ並列共振器のインダクタ電極との間の電磁結合を容易に設定できるようにして、フィルタの減衰特性を自由に定められるようにした積層帯域通過フィルタを提供することを目的としている。
　本出願の積層帯域通過フィルタは、
（１）複数の誘電体層と複数の電極層との積層体であり、
　前記複数の電極層で、第１キャパシタ電極と、この第１キャパシタ電極に対向する第２キャパシタ電極と、第１キャパシタ電極に第１端が接続され、第２キャパシタ電極（接地電極）に第２端が接続され、前記第１端を始点、前記第２端を終点とするループを形成するインダクタ電極とが構成され、
　前記インダクタ電極は、前記誘電体層に沿って形成された線路電極と前記誘電体層の積層方向に延びるビア電極とで構成され、
　前記第１キャパシタ電極、前記第２キャパシタ電極および前記インダクタ電極によって構成されるＬＣ並列共振器が三つ以上の複数個設けられた積層帯域通過フィルタにおいて、
　前記複数のＬＣ並列共振器のインダクタ電極は、当該インダクタ電極のループ面が前記誘電体層の積層方向に延びる中心軸から放射状となるように配置され、入力段のＬＣ並列共振器のインダクタ電極と出力段のＬＣ並列共振器のインダクタ電極とが隣接していることを特徴とする。
　この構成により、入力段のＬＣ並列共振器のインダクタ電極と出力段のＬＣ並列共振器のインダクタ電極との間の電磁結合を自由に定めることができるようになるため、フィルタの減衰特性を自由に設定できる。
（２）例えば、前記複数のＬＣ並列共振器は、入力段である一段目のＬＣ並列共振器、出力段である三段目のＬＣ並列共振器、および二段目のＬＣ並列共振器で構成されている。この構造により、帯域通過フィルタを構成する全てのＬＣ並列共振器のインダクタ電極間の電磁結合を自由に設定できる。このため、フィルタの減衰特性の設定自由度がさらに増す。
（３）（１）または（２）の構成において、前記三つのＬＣ並列共振器のインダクタ電極のループ面は前記中心軸に対して等角度で配置されている。
　この構成により、各ＬＣ並列共振器の共振特性が同じあれば、等角度で３つのインダクタ電極を並べることにより、入出力電極をどのＬＣ並列共振器から取り出しても同じ減衰特性のフィルタが得られるので、実装基板にあわせて、入出力電極を自由に設計できる。
（４）（１）～（３）のいずれかの構成において、前記複数のＬＣ並列共振器のうち、入力段のＬＣ並列共振器と出力段のＬＣ並列共振器とを容量結合させる飛び結合用キャパシタ電極を前記積層体内に備える。
　この構成により、入出力のＬＣ並列共振器は隣接しながら、放射状に配置されているので、その角度を変えることで、それぞれのＬＣ並列共振器のインダクタ電極間の電磁結合を調整できる。一方、飛び結合の容量値はＬＣ並列共振器間の角度と関係なく、飛び結合容量のキャパシタ電極と入出力共振器のキャパシタ電極との重なる面積あるいは距離で決定される。このため、キャパシタ電極同士の結合とインダクタ電極同士の結合をそれぞれ独立に設定できるため、減衰極の周波数の設計範囲が広くなる。因みに、ＬＣ並列共振器を一列に並べた従来構造であっても、共振器あるいは飛び結合容量のキャパシタ電極を大きくすれば、キャパシタ電極同士の結合とインダクタ電極同士の結合を独立に調整できるが、全体のサイズが大きくなってしまうという問題点がある。
（５）（４）において、前記飛び結合用キャパシタ電極は、前記誘電体層の積層方向から透視して、前記入力段のＬＣ並列共振器のキャパシタ電極と前記出力段のＬＣ並列共振器のキャパシタ電極とに重なり、且つ他のＬＣ並列共振器のキャパシタ電極とは重ならない位置に配置されたものとする。
　この構成により、入出力間のＬＣ並列共振器が隣接しているため、飛び結合の容量を構成するキャパシタ電極は他のＬＣ並列共振器と重なることなく飛び結合を形成できる。そのため、不要な寄生容量を減らすことができ、素子のＱ特性が向上する。
（６）（１）～（５）において、前記インダクタ電極の第２端は二箇所にあり、各インダクタ電極のループ面は二面で構成され、隣接するＬＣ並列共振器のインダクタ電極の前記ループ面同士がほぼ平行に対向する。
　この構成により、各インダクタ電極のループ面は二面で構成され、隣接するＬＣ並列共振器のインダクタ電極のそれぞれの片方のループ面同士がほぼ平行に対向するので、隣接するＬＣ並列共振器間の電磁結合を強くできる。
　本発明によれば、入力段のＬＣ並列共振器と出力段のＬＣ並列共振器との間の電磁結合を自由に定めることができるようになるため、フィルタの減衰特性を自由に設定できる。
図１は特許文献２に開示されている積層帯域通過フィルタの分解斜視図である。 図２は第１の実施形態に係る積層帯域通過フィルタ１０１の分解斜視図である。 図３は積層帯域通過フィルタ１０１の外観斜視図である。 図４は三つのＬＣ並列共振器の位置関係も含めて表した図である。 図５は第１の実施形態の積層帯域通過フィルタ１０１の等価回路図である。 図６は第１の実施形態の積層帯域通過フィルタ１０１の通過特性と反射特性を表した図である。 図７は第２の実施形態に係る積層帯域通過フィルタ１０２の分解斜視図である。
《第１の実施形態》
　第１の実施形態に係る積層帯域通過フィルタについて図２～図６を参照して説明する。
　図２は第１の実施形態に係る積層帯域通過フィルタ１０１の分解斜視図、図３は積層帯域通過フィルタ１０１の外観斜視図である。
　積層帯域通過フィルタ１０１は三段のＬＣ並列共振器によって構成されている。入力端子には一段目のＬＣ並列共振器が接続され、出力端子には三段目のＬＣ並列共振器が接続され、入力端子および出力端子いずれにも接続されないのが二段目のＬＣ並列共振器である。なお、積層帯域通過フィルタ１０１の回路構成については、後で詳細に述べる。
　図２に示すように、この積層帯域通過フィルタ１０１は、複数の誘電体層Ｄ１～Ｄ６の積層体である。誘電体層Ｄ１の上面には接地電極Ｇが形成されている。この接地電極Ｇは一段目のＬＣ並列共振器、二段目のＬＣ並列共振器、三段目のＬＣ並列共振器のそれぞれの第２キャパシタ電極に相当する。
　誘電体層Ｄ２の上面にはキャパシタ電極Ｐ１，Ｐ２，Ｐ３が形成されている。キャパシタ電極Ｐ１は一段目のＬＣ並列共振器の第１キャパシタ電極、キャパシタ電極Ｐ２は二段目のＬＣ並列共振器の第１キャパシタ電極、キャパシタ電極Ｐ３は三段目のＬＣ並列共振器の第１キャパシタ電極にそれぞれ対応する。これらの第１キャパシタ電極Ｐ１，Ｐ２，Ｐ３は接地電極Ｇ（第２キャパシタ電極）に対向してそれらの間にキャパシタを構成する。
　誘電体層Ｄ３の上面にはキャパシタ電極Ｐ１２，Ｐ２３および一段目と三段目のＬＣ並列共振器を結合させるための飛び結合用キャパシタ電極Ｐ１３がそれぞれ形成されている。キャパシタ電極Ｐ１２はキャパシタ電極Ｐ２に対向し、このキャパシタ電極Ｐ２との間にキャパシタを構成する。キャパシタ電極Ｐ２３はキャパシタ電極Ｐ２に対向し、このキャパシタ電極Ｐ２との間にキャパシタを構成する。飛び結合用キャパシタ電極Ｐ１３はキャパシタ電極Ｐ１，Ｐ３に対向し、これらのキャパシタ電極Ｐ１，Ｐ３との間にキャパシタを構成する。
　誘電体層Ｄ５の上面には線路電極Ｓ１，Ｓ２，Ｓ３が形成されている。線路電極Ｓ１は一段目のＬＣ並列共振器のインダクタ電極の一部、線路電極Ｓ２は二段目のＬＣ並列共振器のインダクタ電極の一部、線路電極Ｓ３は三段目のＬＣ並列共振器のインダクタ電極の一部である。
　誘電体層Ｄ３，Ｄ４，Ｄ５にはこれらの誘電体層の積層方向に延びるビア電極Ｖ１１，Ｖ２１，Ｖ３１が形成されている。また、誘電体層Ｄ２，Ｄ３，Ｄ４，Ｄ５にはこれらの誘電体層の積層方向に延びるビア電極Ｖ１２，Ｖ２２，Ｖ３２が形成されている。
　ビア電極Ｖ１１はキャパシタ電極Ｐ１から線路電極Ｓ１の第１端まで延びている。ビア電極Ｖ１２は線路電極Ｓ１の第２端から接地電極Ｇまで延びている。ビア電極Ｖ２１はキャパシタ電極Ｐ２から線路電極Ｓ２の第１端まで延びている。ビア電極Ｖ２２は線路電極Ｓ２の第２端から接地電極Ｇまで延びている。ビア電極Ｖ３１はキャパシタ電極Ｐ３から線路電極Ｓ３の第１端まで延びている。ビア電極Ｖ３２は線路電極Ｓ３の第２端から接地電極Ｇまで延びている。
　ビア電極Ｖ１１，Ｖ１２および線路電極Ｓ１により、一段目のＬＣ並列共振器のインダクタ電極がループ形状に構成されている。ビア電極Ｖ２１，Ｖ２２および線路電極Ｓ２により、二段目のＬＣ並列共振器のインダクタ電極がループ形状に構成されている。ビア電極Ｖ３１，Ｖ３２および線路電極Ｓ３により、三段目のＬＣ並列共振器のインダクタ電極がループ状に構成している。なお、一段目、二段目、三段目のＬＣ並列共振器のインダクタ電極のループ面は、いずれも積層方向に対して平行である。
　このように、各種電極パターンを形成した複数の誘電体層が積層されることによって、複数の誘電体層と複数の電極層との積層体が構成される。
　三つのＬＣ並列共振器のインダクタ電極は、それらのループ面が誘電体層の積層方向に延びる中心軸から放射状となる（積層体の辺縁に向かう方向に拡がる）ように配置されている。そのため、入力端子と接続されている一段目のＬＣ並列共振器のインダクタ電極と出力端子に接続されている三段目のＬＣ並列共振器のインダクタ電極とが隣接している。
　この構造により、入力段のＬＣ並列共振器と出力段のＬＣ並列共振器のインダクタ電極間の電磁結合も利用してフィルタの減衰特性を自由に定めることがきる。
　図３に表れているように、積層体の対向する二つの側面（端面）に入力端子ＩＮ、出力端子ＯＵＴ、および接地端子ＧＮＤが形成されている。接地端子ＧＮＤには図２の引出電極ＥＧ１１，ＥＧ１２，ＥＧ１３，ＥＧ２１，ＥＧ２２，ＥＧ２３が導通している。入力端子ＩＮには引出電極ＥＰ１，ＥＰ１２が導通している。出力端子ＯＵＴには引出電極ＥＰ３，ＥＰ２３が導通している。また、積層体の上面には、入力端子の位置を示すマークＭＫが形成されている。
　前記各層の誘電体層部分は誘電率が６以上８０以下の範囲内である低温焼結セラミック（ＬＴＣＣ）である。前記線路電極を含む電極層に積層されている誘電体層の比誘電率は６以上８０以下の範囲内にある。また、キャパシタ電極が形成された誘電体層の比誘電率は２０以上である。各誘電体層は、例えば酸化チタン、酸化バリウム、アルミナ等の成分のうち、少なくとも１つ以上の成分と、ガラス成分とから形成される低温焼結セラミックスを用いて形成される。各誘電体層を形成する材料は以降に示す別の実施形態についても同様である。
　図４および図５は第１の実施形態の積層帯域通過フィルタ１０１の等価回路図である。図４は三つのＬＣ並列共振器の位置関係も含めて表した等価回路図、図５は一般的な表現による等価回路図である。図４および図５において、インダクタＬ１は、ビア電極Ｖ１１，Ｖ１２、線路電極Ｓ１により構成されるインダクタである。インダクタＬ２は、ビア電極Ｖ２１，Ｖ２２、線路電極Ｓ２により構成されるインダクタである。インダクタＬ３は、ビア電極Ｖ３１，Ｖ３２、線路電極Ｓ３により構成されるインダクタである。
　また、キャパシタＣ１はキャパシタ電極Ｐ１と接地電極Ｇとの間に構成されるキャパシタである。キャパシタＣ２はキャパシタ電極Ｐ２と接地電極Ｇとの間に構成されるキャパシタである。キャパシタＣ３はキャパシタ電極Ｐ３と接地電極Ｇとの間に構成されるキャパシタである。
　キャパシタＣ１２はキャパシタ電極Ｐ１２とキャパシタ電極Ｐ２との間に構成されるキャパシタである。キャパシタＣ２３はキャパシタ電極Ｐ２３とキャパシタ電極Ｐ２との間に構成されるキャパシタである。キャパシタＣ１３は飛び結合用キャパシタ電極Ｐ１３とキャパシタ電極Ｐ１，Ｐ３との間に構成されるキャパシタである。
　前記インダクタＬ１とキャパシタＣ１とによって一段目のＬＣ並列共振器、インダクタＬ２とキャパシタＣ２とによって二段目のＬＣ並列共振器、インダクタＬ３とキャパシタＣ３とによって三段目のＬＣ並列共振器がそれぞれ構成されている。
　図２に表れているように、それぞれビア電極と線路電極とによるインダクタ電極のループ面は誘電体層の積層方向に延びる中心軸を中心とする所定角度（１２０度）で配置されているので、隣接するインダクタ電極同士が電磁結合する。図４および図５に示した電磁結合Ｍ１２は一段目のＬＣ並列共振器と二段目のＬＣ並列共振器との間の電磁結合、電磁結合Ｍ２３は二段目のＬＣ並列共振器と三段目のＬＣ並列共振器との間の電磁結合、電磁結合Ｍ１３は一段目のＬＣ並列共振器と三段目のＬＣ並列共振器との間の電磁結合である。
　本発明のように一段目から三段目のＬＣ並列共振器を配置することで、入力段（一段目）のＬＣ並列共振器と出力段（三段目）のＬＣ並列共振器とをキャパシタＣ１３で飛び結合させること以外に、電磁結合Ｍ１３で飛び結合させることができる。
　図６は第１の実施形態の積層帯域通過フィルタ１０１の通過特性（ＳパラメータのＳ２１特性）と反射特性（ＳパラメータのＳ１１特性）を表した図である。図６において、減衰極Ｐ１は一段目のＬＣ並列共振器と三段目のＬＣ並列共振器との飛び結合によるものである。減衰極Ｐ２は一段目のＬＣ並列共振器と二段目のＬＣ並列共振器との結合、および二段目のＬＣ並列共振器と三段目のＬＣ並列共振器との結合によるものである。
　第１の実施形態によれば一段目のＬＣ並列共振器と三段目のＬＣ並列共振器のインダクタ電極間を電磁結合させることができる上に、その結合度を任意に定められる。これにより、一段目と三段目のＬＣ並列共振器のインダクタ電極間の結合度を一段目と二段目のＬＣ並列共振器、あるいは、二段目と三段目のＬＣ並列共振器のインダクタ電極間の結合度を大きくすることもできる。これにより、共振器間の結合による減衰極の調整を任意に行えることで、減衰極の調整範囲が従来構造の積層帯域通過フィルタより広くとれるようになる。
　図２に示したように、入力段（一段目）のＬＣ並列共振器と出力段（三段目）のＬＣ並列共振器が隣接しているため、飛び結合用キャパシタ電極Ｐ１３は、誘電体層の積層方向から透視して、入力段のＬＣ並列共振器のキャパシタ電極Ｐ１と出力段のＬＣ並列共振器のキャパシタ電極Ｐ３とに重なり、且つ他の（二段目の）ＬＣ並列共振器のキャパシタ電極Ｐ２とは重ならない位置に配置できる。この構成により、飛び結合用キャパシタ電極Ｐ１３は二段目のＬＣ並列共振器と重なることなく飛び結合を形成できる。そのため、積層帯域通過フィルタ１０１の寸法を大きくすることなく、不要な寄生容量を減らすことができ、素子のＱ特性が向上する。
　第１の実施形態では、三つのＬＣ並列共振器のインダクタ電極のループ面は中心軸に対して等角度（１２０度）で配置されている。そのため、各ＬＣ並列共振器の共振特性が同じあれば、等角度で３つのインダクタ電極を並べることにより、入出力電極をどの共振器から取り出しても同じ減衰特性のフィルタが得られる。したがって、入力端子と出力端子の配置位置の自由度が高い。
　なお、前記各三つのＬＣ並列共振器のそれぞれビア電極と線路電極とによるインダクタ電極のループ面は誘電体層の積層方向に延びる中心軸を中心として非等角度であってもよい。すなわち、その角度によって、隣接するＬＣ並列共振器同士の電磁結合を定めるようにしてもよい。
《第２の実施形態》
　図７は第２の実施形態に係る積層帯域通過フィルタ１０２の分解斜視図である。
　積層帯域通過フィルタ１０２は三段のＬＣ並列共振器によって構成されている。入力端子には一段目のＬＣ並列共振器が接続され、出力端子には三段目のＬＣ並列共振器が接続され、入力端子および出力端子いずれにも接続されないのが二段目のＬＣ並列共振器である。なお、積層帯域通過フィルタ１０２の回路構成については、第１の実施形態と同じである。
　図７に示すように、この積層帯域通過フィルタ１０２は、複数の誘電体層Ｄ１～Ｄ６の積層体である。誘電体層Ｄ１の上面には接地電極Ｇが形成されている。この接地電極Ｇは一段目のＬＣ並列共振器、二段目のＬＣ並列共振器、三段目のＬＣ並列共振器のそれぞれの第２キャパシタ電極に相当する。
　誘電体層Ｄ２の上面にはキャパシタ電極Ｐ１，Ｐ２，Ｐ３が形成されている。キャパシタ電極Ｐ１は一段目のＬＣ並列共振器の第１キャパシタ電極、キャパシタ電極Ｐ２は二段目のＬＣ並列共振器の第１キャパシタ電極、キャパシタ電極Ｐ３は三段目のＬＣ並列共振器の第１キャパシタ電極にそれぞれ対応する。これらの第１キャパシタ電極Ｐ１，Ｐ２，Ｐ３は接地電極Ｇ（第２キャパシタ電極）に対向してそれらの間にキャパシタを構成する。
　誘電体層Ｄ３の上面には飛び結合用キャパシタ電極Ｐ１３が形成されている。この飛び結合用キャパシタ電極Ｐ１３はキャパシタ電極Ｐ１，Ｐ３に対向し、これらのキャパシタ電極Ｐ１，Ｐ３との間にキャパシタを構成する。
　誘電体層Ｄ５の上面には線路電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２が形成されている。線路電極Ｓ１１，Ｓ１２は一段目のＬＣ並列共振器のインダクタ電極の一部、線路電極Ｓ２１，Ｓ２２は二段目のＬＣ並列共振器のインダクタ電極の一部、線路電極Ｓ３１，Ｓ３２は三段目のＬＣ並列共振器のインダクタ電極の一部である。
　誘電体層Ｄ３，Ｄ４，Ｄ５にはこれらの誘電体層の積層方向に延びるビア電極Ｖ１１，Ｖ２１，Ｖ３１が形成されている。また、誘電体層Ｄ２，Ｄ３，Ｄ４，Ｄ５にはこれらの誘電体層の積層方向に延びるビア電極Ｖ１２，Ｖ１３，Ｖ２２，Ｖ２３，Ｖ３２，Ｖ３３が形成されている。
　ビア電極Ｖ１１はキャパシタ電極Ｐ１から線路電極Ｓ１１，Ｓ１２のそれぞれの第１端（線路電極Ｓ１１と線路電極Ｓ１２との接続点）まで延びている。ビア電極Ｖ１２は線路電極Ｓ１１の第２端から接地電極Ｇまで延びている。ビア電極Ｖ１３は線路電極Ｓ１２の第２端から接地電極Ｇまで延びている。ビア電極Ｖ２１はキャパシタ電極Ｐ２から線路電極Ｓ２１，Ｓ２２のそれぞれの第１端まで延びている。ビア電極Ｖ２２は線路電極Ｓ２１の第２端から接地電極Ｇまで延びている。ビア電極Ｖ２３は線路電極Ｓ２２の第２端から接地電極Ｇまで延びている。ビア電極Ｖ３１はキャパシタ電極Ｐ３から線路電極Ｓ３１，Ｓ３２のそれぞれの第１端まで延びている。ビア電極Ｖ３２は線路電極Ｓ３１の第２端から接地電極Ｇまで延びている。ビア電極Ｖ３３は線路電極Ｓ３２の第２端から接地電極Ｇまで延びている。
　ビア電極Ｖ１１，Ｖ１２，Ｖ１３および線路電極Ｓ１１，Ｓ１２により、一段目のＬＣ並列共振器のインダクタ電極はループ形状に構成されている。ビア電極Ｖ２１，Ｖ２２，Ｖ２３および線路電極Ｓ２１，Ｓ２２により、二段目のＬＣ並列共振器のインダクタ電極がループ形状に構成されている。ビア電極Ｖ３１，Ｖ３２，Ｖ３３および線路電極Ｓ３１，Ｓ３２により三段目のＬＣ並列共振器のインダクタ電極がループ形状に構成されている。
　一段目のＬＣ並列共振器のインダクタ電極の第１端は、キャパシタ電極Ｐ１に対するビア電極Ｖ１１の接続点であり、一段目のＬＣ並列共振器のインダクタ電極の第２端は、接地電極Ｇに対するビア電極Ｖ１２，Ｖ１３の接続点である。すなわちインダクタ電極の第２端は二箇所にあり、インダクタ電極のループ面は二面で構成されている。ビア電極Ｖ１１，Ｖ１２および線路電極Ｓ１１によって第１のループ面が構成され、ビア電極Ｖ１１，Ｖ１３および線路電極Ｓ１２によって第２のループ面が構成されている。
　二段目、三段目のＬＣ並列共振器についても同様であり、中心軸に対して互いに１２０度の等角度関係でそれらのインダクタ電極が配置されている。
　第２の実施形態によれば、各インダクタ電極のループ面は二面で構成され、いずれの面も積層方向に平行となるように配置される。さらに、隣接するＬＣ並列共振器のインダクタ電極のそれぞれの片方のループ面同士がほぼ平行に対向するので、隣接するＬＣ並列共振器間の電磁結合を強くできる。
　図７に示した例では、隣接するＬＣ並列共振器のインダクタ電極のそれぞれの片方のループ面同士を平行に対向させたが、このループ面同士のなす角度を定めることによって、ＬＣ並列共振器間の結合度を定めることができる。または、隣接するＬＣ並列共振器のループ面の間隔を定めることによって、この隣接するＬＣ並列共振器間の結合度を定めることもできる。
　なお、誘電体層の積層方向に延びる前記中心軸は積層体の中心を通る軸に限らず、複数のインダクタ電極の放射中心となる軸であればよい。
《他の実施形態》
　以上に示した各実施形態では、三段のＬＣ並列共振器の例を示したが、同様にして四段以上のＬＣ並列共振器を設けてもよい。四段以上であっても、入力段と出力段のＬＣ並列共振器同士は隣接することになるので、入力段のＬＣ並列共振器と出力段のＬＣ並列共振器との間の電磁結合を容易に設定できる。
Ｃ１，Ｃ２，Ｃ３…キャパシタ
Ｃ１２，Ｃ２３，Ｃ１３…キャパシタ
Ｄ１～Ｄ６…誘電体層
ＥＧ１１，ＥＧ１２，ＥＧ１３，ＥＧ２１，ＥＧ２２，ＥＧ２３…引出電極
ＥＰ１，ＥＰ１２…引出電極
ＥＰ３，ＥＰ２３…引出電極
Ｇ…接地電極
ＧＮＤ…接地端子
ＩＮ…入力端子
Ｌ１，Ｌ２，Ｌ３…インダクタ
Ｍ１２，Ｍ１３，Ｍ２３…誘導結合
ＭＫ…マーク
ＯＵＴ…出力端子
Ｐ１，Ｐ２，Ｐ３…第１キャパシタ電極
Ｐ１２，Ｐ２３，Ｐ１３…キャパシタ電極
Ｓ１，Ｓ２，Ｓ３…線路電極
Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，Ｓ３１，Ｓ３２…線路電極
Ｖ１１，Ｖ１２，Ｖ１３…ビア電極
Ｖ２１，Ｖ２２，Ｖ２３…ビア電極
Ｖ３１，Ｖ３２，Ｖ３３…ビア電極
１０１，１０２…積層帯域通過フィルタ

Claims (6)

  1. 　複数の誘電体層と複数の電極層との積層体であり、
    　前記複数の電極層で、第１キャパシタ電極と、この第１キャパシタ電極に対向する第２キャパシタ電極と、第１キャパシタ電極に第１端が接続され、第２キャパシタ電極に第２端が接続され、前記第１端を始点、前記第２端を終点とするループを形成するインダクタ電極とが構成され、
    　前記インダクタ電極は、前記誘電体層に沿って形成された線路電極と前記誘電体層の積層方向に延びるビア電極とで構成され、
    　前記第１キャパシタ電極、前記第２キャパシタ電極および前記インダクタ電極によって構成されるＬＣ並列共振器が三つ以上の複数個設けられた積層帯域通過フィルタにおいて、
    　前記複数のＬＣ並列共振器のインダクタ電極は、当該インダクタ電極のループ面が前記誘電体層の積層方向に延びる中心軸から放射状となるように配置され、入力段のＬＣ並列共振器のインダクタ電極と出力段のＬＣ並列共振器のインダクタ電極とが隣接している、積層帯域通過フィルタ。
  2. 　前記複数のＬＣ並列共振器は、入力段である一段目のＬＣ並列共振器、出力段である三段目のＬＣ並列共振器、および二段目のＬＣ並列共振器で構成された、請求項１に記載の積層帯域通過フィルタ。
  3. 　前記三つのＬＣ並列共振器のインダクタ電極のループ面は前記中心軸に対して等角度で配置されている、請求項２に記載の積層帯域通過フィルタ。
  4. 　前記複数のＬＣ並列共振器のうち、入力段のＬＣ並列共振器と出力段のＬＣ並列共振器とを結合させる飛び結合用キャパシタ電極を前記積層体内に備えた、請求項１～３のいずれかに記載の積層帯域通過フィルタ。
  5. 　前記飛び結合用キャパシタ電極は、前記誘電体層の積層方向から透視して、前記入力段のＬＣ並列共振器のキャパシタ電極と前記出力段のＬＣ並列共振器のキャパシタ電極とに重なり、且つ他のＬＣ並列共振器のキャパシタ電極とは重ならない位置に配置された、請求項４に記載の積層帯域通過フィルタ。
  6. 　前記インダクタ電極の第２端は二箇所にあり、各インダクタ電極のループ面は二面で構成され、隣接するＬＣ並列共振器のインダクタ電極の前記ループ面同士がほぼ平行に対向する、請求項１～５のいずれかに記載の積層帯域通過フィルタ。
PCT/JP2011/073493 2010-11-16 2011-10-13 積層帯域通過フィルタ WO2012066873A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201180054985.0A CN103210585B (zh) 2010-11-16 2011-10-13 层叠带通滤波器
JP2012544152A JP5598548B2 (ja) 2010-11-16 2011-10-13 積層帯域通過フィルタ
US13/871,200 US8760242B2 (en) 2010-11-16 2013-04-26 Multilayer bandpass filter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010255462 2010-11-16
JP2010-255462 2010-11-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/871,200 Continuation US8760242B2 (en) 2010-11-16 2013-04-26 Multilayer bandpass filter

Publications (1)

Publication Number Publication Date
WO2012066873A1 true WO2012066873A1 (ja) 2012-05-24

Family

ID=46083813

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/073493 WO2012066873A1 (ja) 2010-11-16 2011-10-13 積層帯域通過フィルタ

Country Status (5)

Country Link
US (1) US8760242B2 (ja)
JP (1) JP5598548B2 (ja)
CN (1) CN103210585B (ja)
TW (1) TWI505539B (ja)
WO (1) WO2012066873A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016152211A1 (ja) * 2015-03-23 2016-09-29 株式会社村田製作所 帯域通過フィルタおよび積層型の帯域通過フィルタ
JP2017085395A (ja) * 2015-10-29 2017-05-18 三菱電機株式会社 並列共振回路および高調波処理回路
CN107026630A (zh) * 2015-10-19 2017-08-08 Tdk株式会社 层叠型滤波器
WO2019087739A1 (ja) * 2017-10-30 2019-05-09 株式会社村田製作所 積層帯域通過フィルタ
JPWO2018066339A1 (ja) * 2016-10-05 2019-07-25 株式会社村田製作所 積層型ｌｃフィルタ
JP2022009655A (ja) * 2018-08-10 2022-01-14 株式会社村田製作所 バンドパスフィルタ
WO2022071191A1 (ja) * 2020-10-02 2022-04-07 株式会社村田製作所 フィルタ装置およびそれを備える高周波フロントエンド回路
WO2022085427A1 (ja) * 2020-10-22 2022-04-28 株式会社村田製作所 フィルタ装置、ならびに、それを搭載した高周波フロントエンド回路およびダイプレクサ
WO2022181651A1 (ja) * 2021-02-26 2022-09-01 株式会社村田製作所 積層型ｌｃフィルタ

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502802B (zh) * 2011-03-25 2015-10-01 Murata Manufacturing Co Electronic Parts
US8766657B2 (en) * 2011-06-17 2014-07-01 Microsoft Corporation RF proximity sensor
CN105684305B (zh) * 2013-10-30 2018-04-24 株式会社村田制作所 电子元器件
JP2015186116A (ja) * 2014-03-25 2015-10-22 株式会社日立国際電気 帯域通過フィルタ
US9552069B2 (en) 2014-07-11 2017-01-24 Microsoft Technology Licensing, Llc 3D gesture recognition
JP6354551B2 (ja) * 2014-12-02 2018-07-11 株式会社村田製作所 電子部品
JP6512837B2 (ja) * 2015-01-20 2019-05-15 キヤノン株式会社 電子回路及び構造体
JP6295968B2 (ja) * 2015-01-26 2018-03-20 株式会社村田製作所 電子部品
CN107408931B (zh) * 2015-07-28 2020-06-19 株式会社村田制作所 电路基板、使用其的滤波器电路以及电容器元件
JP6380315B2 (ja) * 2015-09-26 2018-08-29 株式会社村田製作所 積層型ｌｃフィルタ
JP6380321B2 (ja) * 2015-09-29 2018-08-29 株式会社村田製作所 Ｌｃ並列共振器および積層帯域通過フィルタ
TWI630792B (zh) * 2016-08-17 2018-07-21 村田製作所股份有限公司 Multilayer LC filter
TWI648949B (zh) * 2016-11-18 2019-01-21 日商村田製作所股份有限公司 LC filter
US10389329B2 (en) * 2017-02-03 2019-08-20 Murata Manufacturing Co., Ltd. Multilayer electronic component and multilayer LC filter
US10305015B1 (en) 2017-11-30 2019-05-28 International Business Machines Corporation Low loss architecture for superconducting qubit circuits
US10263170B1 (en) 2017-11-30 2019-04-16 International Business Machines Corporation Bumped resonator structure
JP6791107B2 (ja) * 2017-12-08 2020-11-25 株式会社村田製作所 積層帯域通過フィルタ
CN113632315B (zh) * 2019-03-25 2022-09-13 株式会社村田制作所 滤波器、天线模块以及通信装置
JP7264249B2 (ja) * 2019-07-09 2023-04-25 株式会社村田製作所 Ｌｃフィルタ
JP7322968B2 (ja) * 2019-10-24 2023-08-08 株式会社村田製作所 積層型ｌｃフィルタ
EP4218130A1 (en) 2020-09-28 2023-08-02 QuantalRF AG Amplifier linearization using magnetically coupled feedback
CN113098423A (zh) * 2021-04-16 2021-07-09 苏州汉天下电子有限公司 一种lc滤波器
US20240080017A1 (en) * 2022-08-31 2024-03-07 QuantalRF AG System and method for integrated filtering and amplification

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61162127U (ja) * 1985-03-27 1986-10-07
JPH0992539A (ja) * 1995-09-22 1997-04-04 Uniden Corp 立体渦巻状インダクタ及びそれを用いた誘導結合フィルタ
WO2007119356A1 (ja) * 2006-04-14 2007-10-25 Murata Manufacturing Co., Ltd. 積層帯域通過フィルタ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307779B2 (ja) 1994-08-31 2002-07-24 三菱電機株式会社 高周波フィルタ
JP3402256B2 (ja) * 1999-05-25 2003-05-06 株式会社村田製作所 積層型圧電部品
JP2002217616A (ja) * 2001-01-15 2002-08-02 Alps Electric Co Ltd 平衡不平衡変換器
JP2005026799A (ja) * 2003-06-30 2005-01-27 Taiyo Yuden Co Ltd フィルタ回路および積層フィルタ
JP2006067221A (ja) 2004-08-26 2006-03-09 Ngk Spark Plug Co Ltd 積層型誘電体フィルタ
US7671706B2 (en) * 2006-04-14 2010-03-02 Murata Manufacturing Co., Ltd High frequency multilayer bandpass filter
TWI398984B (zh) * 2008-05-23 2013-06-11 Murata Manufacturing Co Laminated bandpass filter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61162127U (ja) * 1985-03-27 1986-10-07
JPH0992539A (ja) * 1995-09-22 1997-04-04 Uniden Corp 立体渦巻状インダクタ及びそれを用いた誘導結合フィルタ
WO2007119356A1 (ja) * 2006-04-14 2007-10-25 Murata Manufacturing Co., Ltd. 積層帯域通過フィルタ

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340873B2 (en) 2015-03-23 2019-07-02 Murata Manufacturing Co., Ltd. Band pass filter and laminate band pass filter
JPWO2016152211A1 (ja) * 2015-03-23 2017-12-07 株式会社村田製作所 帯域通過フィルタおよび積層型の帯域通過フィルタ
WO2016152211A1 (ja) * 2015-03-23 2016-09-29 株式会社村田製作所 帯域通過フィルタおよび積層型の帯域通過フィルタ
CN107026630A (zh) * 2015-10-19 2017-08-08 Tdk株式会社 层叠型滤波器
JP2017085395A (ja) * 2015-10-29 2017-05-18 三菱電機株式会社 並列共振回路および高調波処理回路
JPWO2018066339A1 (ja) * 2016-10-05 2019-07-25 株式会社村田製作所 積層型ｌｃフィルタ
US10771035B2 (en) 2016-10-05 2020-09-08 Murata Manufacturing Co., Ltd. Multilayer LC filter
WO2019087739A1 (ja) * 2017-10-30 2019-05-09 株式会社村田製作所 積層帯域通過フィルタ
JPWO2019087739A1 (ja) * 2017-10-30 2020-11-19 株式会社村田製作所 積層帯域通過フィルタ
US11070187B2 (en) 2017-10-30 2021-07-20 Murata Manufacturing Co., Ltd. Multilayer band pass filter
JP2022009655A (ja) * 2018-08-10 2022-01-14 株式会社村田製作所 バンドパスフィルタ
JP7259915B2 (ja) 2018-08-10 2023-04-18 株式会社村田製作所 バンドパスフィルタ
WO2022071191A1 (ja) * 2020-10-02 2022-04-07 株式会社村田製作所 フィルタ装置およびそれを備える高周波フロントエンド回路
WO2022085427A1 (ja) * 2020-10-22 2022-04-28 株式会社村田製作所 フィルタ装置、ならびに、それを搭載した高周波フロントエンド回路およびダイプレクサ
WO2022181651A1 (ja) * 2021-02-26 2022-09-01 株式会社村田製作所 積層型ｌｃフィルタ

Also Published As

Publication number Publication date
US20130241672A1 (en) 2013-09-19
CN103210585A (zh) 2013-07-17
JPWO2012066873A1 (ja) 2014-05-12
TW201232911A (en) 2012-08-01
US8760242B2 (en) 2014-06-24
TWI505539B (zh) 2015-10-21
CN103210585B (zh) 2015-09-02
JP5598548B2 (ja) 2014-10-01

Similar Documents

Publication Publication Date Title
JP5598548B2 (ja) 積層帯域通過フィルタ
JP5549744B2 (ja) 積層帯域通過フィルタ
JP4356803B2 (ja) 積層帯域通過フィルタ
US8754726B2 (en) Multilayer band-pass filter
JP4821910B2 (ja) 積層帯域通過フィルタ
JP5152329B2 (ja) 積層帯域通過フィルタ
JP5609968B2 (ja) 高周波積層部品および積層型高周波フィルタ
JP5561259B2 (ja) 積層帯域通過フィルタ
JP5012883B2 (ja) 積層バランスフィルタ
US8975983B2 (en) Band-pass filter
JP5765315B2 (ja) 積層バランスフィルタ
US8098117B2 (en) LC composite component
WO2018198608A1 (ja) 電子部品
JP2014216980A (ja) 積層バラン
JP2011223136A (ja) 電子部品

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11841784

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012544152

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11841784

Country of ref document: EP

Kind code of ref document: A1