WO2022085427A1 - フィルタ装置、ならびに、それを搭載した高周波フロントエンド回路およびダイプレクサ - Google Patents

フィルタ装置、ならびに、それを搭載した高周波フロントエンド回路およびダイプレクサ Download PDF

Info

Publication number
WO2022085427A1
WO2022085427A1 PCT/JP2021/036748 JP2021036748W WO2022085427A1 WO 2022085427 A1 WO2022085427 A1 WO 2022085427A1 JP 2021036748 W JP2021036748 W JP 2021036748W WO 2022085427 A1 WO2022085427 A1 WO 2022085427A1
Authority
WO
WIPO (PCT)
Prior art keywords
inductor
filter
filter device
flat plate
main body
Prior art date
Application number
PCT/JP2021/036748
Other languages
English (en)
French (fr)
Inventor
康裕 中島
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2022557380A priority Critical patent/JPWO2022085427A1/ja
Publication of WO2022085427A1 publication Critical patent/WO2022085427A1/ja
Priority to US18/116,989 priority patent/US20230208041A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/30—Resonant antennas with feed to end of elongated active element, e.g. unipole
    • H01Q9/42—Resonant antennas with feed to end of elongated active element, e.g. unipole with folded element, the folded parts being spaced apart a small fraction of the operating wavelength
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/42—Housings not intimately mechanically associated with radiating elements, e.g. radome
    • H01Q1/422—Housings not intimately mechanically associated with radiating elements, e.g. radome comprising two or more layers of dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source

Definitions

  • the present disclosure relates to a filter device, and a high frequency front-end circuit and diplexer equipped with the filter device, and more specifically, to a technique for adjusting the passing characteristics of the filter device.
  • Patent Document 1 discloses an LC filter circuit in which a parallel resonant trap circuit is connected in series between an LC parallel resonator and an input terminal and / or an output terminal.
  • a parallel resonant trap circuit is connected in series between an LC parallel resonator and an input terminal and / or an output terminal.
  • an attenuation pole is generated in the vicinity of the center frequency of the pass band by the parallel resonance trap circuit, so that the amount of attenuation required for a desired frequency is secured. can do.
  • multi-band communication in which communication is performed using high frequency signals in a plurality of frequency bands has been promoted.
  • multi-band communication it is necessary to secure a frequency bandwidth in a designated pass band and to secure an attenuation amount in a non-pass band in order to avoid interference with an adjacent frequency band.
  • Patent Document 1 In order to selectively pass a high frequency signal in a desired pass band in this way, a filter device as described in Japanese Patent No. 3702767 (Patent Document 1) is used.
  • Patent Document 1 As a method of adjusting the frequency bandwidth, a method of increasing the number of LC resonators in multiple stages or adding an inductor or the like to strengthen the coupling between the resonators is known.
  • the cost increases or the device size increases as the number of parts increases.
  • the present disclosure has been made to solve such a problem, and an object thereof is to expand the passband adjustment allowance by a relatively simple configuration in a filter device including a plurality of inductors. be.
  • the filter device includes a main body in which a plurality of dielectric layers are laminated, and a first inductor, a second inductor, and a third inductor arranged in the main body, and transmits a signal from an input terminal to an output terminal. do.
  • the first inductor is connected to the input terminal and the second inductor is connected to the output terminal.
  • the third inductor is connected to the signal transmission path between the first inductor and the second inductor.
  • the first inductor and the second inductor are arranged adjacent to each other when viewed in a plan view from the normal direction of the main body.
  • the input side inductor (first inductor) is arranged adjacent to the output side inductor (second inductor) in the main body of the dielectric.
  • the adjustment allowance for the strength of the magnetic coupling between the first inductor and the second inductor is compared with the case where the first inductor and the second inductor are arranged with the third inductor interposed therebetween. Becomes larger.
  • the adjustment allowance for the passband width of the filter device is expanded without adding a new element.
  • FIG. 3 is a block diagram of a communication device having a high frequency front-end circuit to which the filter device of the first embodiment is applied. It is an equivalent circuit diagram of the filter apparatus of Embodiment 1.
  • FIG. It is a perspective view which shows the inside of the filter apparatus of FIG. It is an exploded perspective view which shows an example of the laminated structure of the filter apparatus of FIG. It is a figure for demonstrating the arrangement of the inductor in the filter apparatus of FIG. It is a figure for demonstrating the arrangement of the inductor of the high-pass filter in the filter apparatus of the comparative example. It is a figure which shows the passing characteristic in the filter apparatus of Embodiment 1.
  • FIG. It is a perspective view which shows the inside of the filter apparatus of a modification. It is a perspective view which shows the inside of the filter apparatus of Embodiment 2.
  • FIG. It is an equivalent circuit diagram of the filter device of FIG. It is a figure for demonstrating the arrangement of the inductor in the filter apparatus of Embodiment 3.
  • FIG. 1 is a block diagram of a communication device 10 including a high frequency front-end circuit 20 to which a filter device 100 according to an embodiment is applied.
  • the high-frequency front-end circuit 20 demultiplexes the high-frequency signal received by the antenna device ANT into a plurality of predetermined frequency bands and transmits it to a subsequent processing circuit.
  • the high-frequency front-end circuit 20 is used in, for example, a mobile terminal such as a mobile phone, a smartphone or a tablet, or a communication device such as a personal computer having a communication function.
  • the communication device 10 includes a high frequency front-end circuit 20 including a filter device 100 and an RF signal processing circuit (hereinafter, also referred to as “RFIC”) 30.
  • the high frequency front-end circuit 20 shown in FIG. 1 is a receiving system front-end circuit.
  • the high frequency front end circuit 20 includes a filter device 100 and amplifier circuits LNA1 and LNA2.
  • the filter device 100 is a diplexer including a filter FLT1 (first filter) and a filter FLT2 (second filter) having different frequency ranges as pass bands.
  • the filter device 100 may be referred to as a "diplexer”.
  • the filter FLT1 is connected between the antenna terminal TA, which is a common terminal, and the first terminal T1.
  • the filter FLT1 is a high-pass filter having a passband in the frequency range of the high band (HB) group and a non-passband in the frequency range of the low band (LB) group.
  • the filter FLT2 is connected between the antenna terminal TA and the second terminal T2.
  • the filter FLT2 is a low-pass filter having a low band group frequency range as a pass band and a high band group frequency range as a non-pass band.
  • the filter FLT1 and the filter FLT2 may be bandpass filters.
  • the pass band of the filter FLT1 corresponds to the "first frequency band" of the present disclosure
  • the pass band of the filter FLT2 corresponds to the "second frequency band" of the present disclosure.
  • Each of the filters FLT1 and FLT2 passes only the high-frequency signal corresponding to the pass band of each filter among the high-frequency signals received by the antenna device ANT.
  • the received signal from the antenna device ANT is demultiplexed into signals having a plurality of predetermined frequency bands.
  • Each of the amplifier circuits LNA1 and LNA2 is a so-called low noise amplifier.
  • the amplifier circuits LNA1 and LNA2 amplify the high frequency signal that has passed through the corresponding filter with low noise and transmit it to the RFIC 30.
  • the RFIC 30 is an RF signal processing circuit that processes high frequency signals transmitted and received by the antenna device ANT. Specifically, the RFIC 30 processes a high-frequency signal input from the antenna device ANT via the receiving side signal path of the high-frequency front-end circuit 20 by down-conversion or the like, and processes the signal to generate a received signal. Is output to the baseband signal processing circuit (not shown).
  • the high frequency front end circuit 20 When the high frequency front end circuit 20 is used as a receiving circuit as shown in FIG. 1, in the filter device 100, the antenna terminal TA becomes the input terminal IN, and the first terminal T1 and the second terminal T2 become the first output terminal OUT1 and the second terminal T2, respectively. It becomes the second output terminal OUT2.
  • the high frequency front end circuit can also be used as a transmission circuit. In this case, each of the first terminal T1 and the second terminal T2 of the filter device 100 becomes an input terminal, and the antenna terminal TA becomes a common output terminal. In that case, a power amplifier is used as an amplifier included in the amplifier circuit.
  • FIG. 2 is a diagram showing an equivalent circuit of an example of the filter device (diplexer) 100 in FIG.
  • the filter FLT1 is connected between the antenna terminal TA and the first terminal T1.
  • the filter FLT2 is connected between the antenna terminal TA and the second terminal T2.
  • An inductor L1 is commonly connected between the filters FLT1 and FLT2 and the antenna terminal TA. The inductor L1 is used to adjust the impedance between the antenna device ANT and the filter device 100.
  • the filter FLT1 includes inductors L11 and L12 and capacitors C11 constituting a series arm circuit, and inductors L13 and capacitors C12 and C13 constituting a parallel arm circuit.
  • the inductor L11 is connected to the inductor L1
  • the inductor L12 is connected to the first terminal T1.
  • the capacitor C11 is connected between the inductor L11 and the inductor L12.
  • One end of the capacitor C12 is connected to the connection node between the inductor L11 and the capacitor C11. The other end of the capacitor C12 is connected to the ground terminal GND via the inductor L13.
  • One end of the capacitor C13 is connected to a connection node between the inductor L12 and the capacitor C11. The other end of the capacitor C13 is connected to the ground terminal GND via the inductor L13.
  • the filter FLT1 functions as a bandpass filter by the inductor L13 of the parallel arm circuit, the resonator composed of the capacitors C12 and C13 and the capacitor C11, and the inductors L11 and L12 functioning as the inductor for the trap.
  • the filter FLT2 includes inductors L21 and L22 constituting a series arm circuit, a capacitor C21, and a capacitor C22 constituting a parallel arm circuit.
  • One end of the inductor L21 is connected to the inductor L1, and the other end is connected to the second terminal T2 via the inductor L22.
  • the capacitor C21 is connected in parallel to the inductor L22.
  • One end of the capacitor C22 is connected to a connection node between the inductor L21 and the inductor L22. The other end of the capacitor C22 is connected to the ground terminal GND.
  • the pass band of the filter FLT1 is set to around 2.4 to 10 GHz, and the pass band of the filter FLT2 is set to around 0 to 1.6 GHz. Therefore, in the filter device 100, the filter FLT1 functions as a high-pass filter.
  • FIG. 3 is a perspective view showing the inside of the filter device 100 of FIG. 2, and FIG. 4 is an exploded perspective view showing an example of the laminated structure of the filter device 100.
  • FIG. 5 is a diagram for explaining the arrangement of inductors in the filter device 100, and specifically, is a plan view of the dielectric layer in FIG. 4.
  • the filter device 100 includes a rectangular parallelepiped or substantially rectangular parallelepiped main body 110 formed by stacking a plurality of dielectric layers LY1 to LY11 along a predetermined direction.
  • the direction in which a plurality of dielectric layers LY1 to LY17 are stacked is defined as the stacking direction.
  • Each dielectric layer of the main body 110 is formed of, for example, a ceramic such as low temperature co-fired ceramics (LTCC: Low Temperature Co-fired Ceramics) or a resin.
  • LTCC Low Temperature Co-fired Ceramics
  • a plurality of electrodes provided in each dielectric layer and a plurality of vias provided between the dielectric layers form an inductor and a capacitor for forming the filters FLT1 and FLT2.
  • the dielectric of the main body 110 is omitted, and only the wiring pattern, vias, and conductors of the terminals provided inside are shown.
  • the term "via” refers to a conductor formed in a dielectric layer for connecting electrodes provided in different dielectric layers. Vias are formed, for example, by conductive paste, plating, and / or metal pins.
  • the stacking direction of the main body 110 is defined as the "Z-axis direction", the direction perpendicular to the Z-axis direction and along the long side of the main body 110 is defined as the "X-axis direction”, and the short side of the main body 110 is used.
  • the direction along the line is defined as the "Y-axis direction”.
  • the positive direction of the Z axis in each figure may be referred to as an upper side, and the negative direction may be referred to as a lower side.
  • a directional mark DM for specifying the direction of the filter device 100 is arranged on the upper surface 111 (dielectric layer LY1) of the main body 110.
  • An antenna terminal TA, a first terminal T1, a second terminal T2, and a ground terminal GND, which are external terminals for connecting the filter device 100 and an external device, are arranged on the lower surface 112 (dielectric layer LY11) of the main body 110.
  • Each external terminal is a flat plate-shaped electrode, and is an LGA (Land Grid Array) terminal regularly arranged on the lower surface 112 of the main body 110. In the examples shown in FIGS.
  • the filter FLT1 on the high band side is arranged on the right side (positive direction of the X axis) of the main body 110, and the filter FLT1 on the high band side is arranged on the left side (negative direction of the X axis).
  • the filter FLT2 on the low band side is arranged.
  • the via V1, V1A and the flat plate electrode P1 constitute the inductor L1 which is a common element.
  • the inductor L11 of the filter FLT1 and the inductor L21 of the filter FLT2 are connected to the branch point PB1.
  • a linear plate electrode PL1 extending in the positive direction of the X-axis from the branch point PB1 is connected to the branch point PB1.
  • a via VL1 is connected to the end of the flat plate electrode PL1.
  • the flat plate electrode PL1 is connected to one end of the flat plate electrode PL1A provided on the dielectric layer LY8 via the via VL1.
  • the flat plate electrode PL1A is a substantially J-shaped strip-shaped electrode.
  • a via VL1A is connected to the other end of the flat plate electrode PL1A, and the flat plate electrode PL1A is connected to the flat plate capacitor electrode PC1 provided on the dielectric layer LY6 via the via VL1A.
  • the inductor L11 of FIG. 2 is configured by the path of the flat plate electrode PL1, the via VL1, the flat plate electrode PL1A, and the via VL1A.
  • a part of the capacitor electrode PC1 overlaps with the flat plate-shaped capacitor electrode PC2 provided on the dielectric layer LY5 when the main body 110 is viewed in a plan view from the normal direction. Further, the other part of the capacitor electrode PC1 overlaps with the flat plate-shaped capacitor electrode PC3 provided on the dielectric layer LY4. The capacitor electrode PC3 is arranged so as to overlap with the capacitor electrode PC2.
  • the capacitor C11 in FIG. 2 is configured by the capacitor electrode PC1 and the capacitor electrode PC2. Further, the capacitor C12 in FIG. 2 is configured by the capacitor electrode PC1 and the capacitor electrode PC3. Further, the capacitor electrode PC2 and the capacitor electrode PC3 constitute the capacitor C13 in FIG. 2.
  • the capacitor electrode PC2 is connected to one end of the strip-shaped flat plate electrode PL2 provided on the dielectric layer LY2 by the via VL2.
  • a via VL2A is connected to the other end of the flat plate electrode PL2.
  • the flat plate electrode PL2 is connected to one end of the strip-shaped flat plate electrode PL2A provided on the dielectric layer LY10 by the via VL2A.
  • the flat plate electrode PL2A has a substantially L-shape, and is connected to the first terminal T1 of the dielectric layer LY11 by the via V2 connected to the other end.
  • the inductor L12 in FIG. 2 is configured by the path of the via VL2, the flat plate electrode PL2, the via VL2A, the flat plate electrode PL2A, and the via V2.
  • the capacitor electrode PC3 is connected to one end of the strip-shaped flat plate electrode PL3 provided on the dielectric layer LY2 by the via VL3.
  • a via VL3A is connected to the other end of the flat plate electrode PL3.
  • the flat plate electrode PL3 is connected to one end of the strip-shaped flat plate electrode PL3A provided on the dielectric layer LY8 by the via VL3A.
  • the flat plate electrode PL3A is a linear electrode extending in the X-axis direction, and is connected to one end of the strip-shaped flat plate electrode PL3B provided on the dielectric layer LY3 by a via VL3B connected to the other end.
  • the flat plate electrode PL3B is connected to one end of the strip-shaped flat plate electrode PL3C provided on the dielectric layer LY8 by the via VL3C connected to the other end.
  • the flat plate electrode PL3C is a linear electrode extending in the X-axis direction, and is connected to one end of the strip-shaped flat plate electrode PL3D provided on the dielectric layer LY2 by a via VL3D connected to the other end.
  • the flat plate electrode PL3D is a linear electrode extending in the X-axis direction, and is connected to the flat plate electrode PG provided in the dielectric layer LY10 by the via VL3E connected to the other end.
  • the flat plate electrode PG is connected to the ground terminal GND provided in the dielectric layer LY11 by the vias VG1 and VG2.
  • the inductor L12 in FIG. 2 is configured by a path composed of vias VL3 to VL3E, VG1, VG2, and flat plate electrodes PL3 to PL3D, PG.
  • the inductors L11, L12, and L13 forming the filter FLT1 are configured as a vertical helical coil having a winding axis in the Y-axis direction.
  • a linear plate electrode PL4 extending in the negative direction of the X-axis from the branch point PB1 is connected to the branch point PB1.
  • a via VL4 is connected to the end of the flat plate electrode PL4.
  • the flat plate electrode PL4 is connected to one end of the flat plate electrode PL4A provided on the dielectric layer LY8 via the via VL4.
  • the flat plate electrode PL4A is a linear electrode extending in the X-axis direction, and is connected to the flat plate electrode PL4B provided on the dielectric layer LY3 by the via VL4A connected to the other end.
  • the via VL4A is slightly offset in the Y-axis direction in the dielectric layer LY4.
  • the flat plate electrode PL4B is a linear electrode extending in the X-axis direction, and is connected to one end of the strip-shaped flat plate electrode PL4C provided on the dielectric layer LY7 by the via VL4B connected to the other end.
  • a via VL4C is connected to the other end of the flat plate electrode PL4C.
  • the flat plate electrode PL4C is connected to the flat plate electrode PL4D provided in the dielectric layer LY2 by the via VL4C.
  • the flat plate electrode PL4D is a linear electrode extending in the X-axis direction, and is connected to one end of the strip-shaped flat plate electrode PL4E provided on the dielectric layer LY8 by a via VL4D connected to the other end.
  • a via VL4E is connected to the other end of the flat plate electrode PL4E.
  • the flat plate electrode PL4E is connected to one end of the strip-shaped flat plate electrode PL4F provided on the dielectric layer LY3 by the via VL4E.
  • a via VL4F is connected to the other end of the flat plate electrode PL4F.
  • the flat plate electrode PL4F is connected to the capacitor electrode PC4 provided in the dielectric layer LY9 by the via VL4F.
  • the inductor L21 in FIG. 2 is configured by a path composed of the flat plate electrodes PL4 to PL4F and vias VL4 to VL4F.
  • the inductor L21 is a vertical helical coil having a winding axis in the Y-axis direction, like each inductor of the filter FLT1.
  • a part of the capacitor electrode PC4 overlaps with the flat plate electrode PG provided on the dielectric layer LY10 when the main body 110 is viewed in a plan view from the normal direction.
  • the flat plate electrode PG is connected to the ground terminal GND by vias VG1 and VG2. Therefore, the capacitor C22 in FIG. 2 is configured by the capacitor electrode PC4 and the flat plate electrode PG.
  • the other part of the capacitor electrode PC4 also overlaps with the flat plate electrode P2 provided in the dielectric layer LY10 when the main body 110 is viewed in a plan view from the normal direction.
  • the flat plate electrode P2 is connected to the second terminal T2 of the dielectric layer LY11 by the via V3. Therefore, the capacitor C21 in FIG. 2 is configured by the capacitor electrode PC4 and the flat plate electrode P2.
  • the capacitor electrode PC4 is connected to one end of the strip-shaped flat plate electrode PL5 provided on the dielectric layer LY2 by the via VL5.
  • a via VL5A is connected to the other end of the flat plate electrode PL5.
  • the flat plate electrode PL5 is connected to one end of the strip-shaped flat plate electrode PL5A provided on the dielectric layer LY3 by the via VL5A.
  • a via VL5B is connected to the other end of the flat plate electrode PL5A.
  • the flat plate electrode PL5A is connected to the flat plate electrode P2 provided in the dielectric layer LY10 by the via VL5B.
  • the inductor L22 in FIG. 2 is configured by the vias VL5 to VL5B and the flat plate electrodes PL5 and PL5A.
  • Each of the flat plate electrodes PL5 and PL5A has a planar coil shape that winds around the normal direction (Z-axis direction) of the main body 110. Therefore, the flat plate electrodes PL5 and PL5A are configured as a flat coil having a winding axis in the Z-axis direction.
  • FIG. 5 is a plan view of the dielectric layer LY2 in the filter device 100.
  • the filter FLT1 of the high-pass filter is configured on the lower side (positive direction of the X axis) of FIG. 5 in the main body 110, and the upper part of FIG. 5 (X axis).
  • the filter FLT2 of the low-pass filter is configured on the side (in the negative direction of).
  • the inductors in the filter FLT1 are arranged in the order of the inductors L11, L13, and L12 along the signal transmission path from the antenna terminal TA on the input side to the first terminal T1 on the output side on the equivalent circuit shown in FIG. ..
  • the inductors L11, L12, and L13 are arranged from the long side 113 on the left side (negative direction of the Y axis) of the main body 110 toward the long side 114 on the right side (positive direction of the Y axis). They are arranged in the order of.
  • the filter device 100X of the comparative example of FIG. 6 in the actual main body, a plurality of inductors forming the LC filter are connected from the input terminal (antenna terminal TA) to the output terminal (first terminal). It was generally arranged in the same order as the equivalent circuit toward T1). That is, the inductor L13 is arranged between the inductor L11 connected to the input terminal and the inductor L12 connected to the output terminal. In this case, since the distance between the inductor L11 and the inductor L12 is long and the inductor L13 is sandwiched, the degree of magnetic coupling between the inductor L11 and the inductor L12 is relatively weak.
  • the inventor of the bandpass filter by changing the degree of coupling of the magnetic coupling between the trap inductor on the input side and the trap inductor on the output side. We have found that the passband can be adjusted.
  • the filter FLT1 in the filter device 100 of the first embodiment since the inductor L11 on the input side and the inductor L12 on the output side are arranged adjacent to each other in the main body 110, the filter device 100X of the comparative example.
  • the distance between the inductor L11 and the inductor L12 is shortened to facilitate magnetic coupling. Therefore, by adjusting the winding direction and / or the number of turns of each inductor, the adjustment allowance for the magnetic coupling between the inductor L11 and the inductor L12 becomes large.
  • the adjustment allowance of the pass bandwidth of the filter device is expanded by a relatively simple configuration without adding a new element.
  • FIG. 7 is a diagram showing the passing characteristics of the filter FLT1 in the filter device 100 of the first embodiment.
  • the horizontal axis shows the frequency
  • the vertical axis shows the insertion loss of the filter FLT1.
  • the insertion loss when the inductor L12 is arranged at a specific reference distance with respect to the inductor L11 is The solid line LN1 shows the insertion loss when the inductor L12 is closer to the inductor L11 than the reference distance, and the broken line LN2 shows the insertion loss when the inductor L12 is farther from the inductor L11 than the reference distance. It is shown by the chain line LN3.
  • the inductor connected to the input terminal and the inductor connected to the output terminal are arranged adjacent to each other in the main body, thereby reducing the influence on other filter characteristics. ,
  • the passband adjustment allowance can be expanded.
  • the degree of magnetic coupling is strengthened when the inductors are brought closer to each other, and the position of the attenuation pole on the high frequency side of the pass band is on the high frequency side. Moving. On the contrary, when the inductors are separated from each other, the degree of magnetic coupling is weakened, and the position of the attenuation pole on the high frequency side of the pass band moves to the low frequency side.
  • FIG. 8 is a perspective view showing the inside of the filter device 100A of the modified example.
  • the inductor L13 connected to the ground terminal GND includes a flat coil having a winding axis in the Z-axis direction.
  • FIG. 8 the description of the elements overlapping with FIGS. 3 and 4 will not be repeated.
  • the via VL3 connected to the capacitor electrode PC3 of the dielectric layer LY4 is connected to one end of the strip-shaped flat plate electrode PL3X provided on the dielectric layer LY2.
  • the flat plate electrode PL3X has a substantially U-shape, and the other end is connected to one end of the strip-shaped flat plate electrode PL3Y provided on the dielectric layer LY3 by the via VL3X.
  • the other end of the flat plate electrode PL3Y is connected to the flat plate electrode PG of the dielectric layer LY10 by the via VL3Y, and is connected to the ground terminal GND via the vias VG1 and VG2.
  • the inductor connected to the input terminal and the inductor connected to the output terminal are arranged adjacent to each other in the main body. Allows the allowance for passband adjustment to be increased while reducing the impact on other filter characteristics.
  • the inductor L13 includes a plane coil whose winding axis is in the Z-axis direction has been described, but a plane in which the inductor L11 and / or the inductor L12 has a winding axis in the Z-axis direction. It may be configured to include a coil. That is, at least one of the inductors forming the filter FLT1 may include a planar coil having a winding axis in the Z-axis direction.
  • the “inductor L11”, “inductor L12” and “inductor L13” in the first embodiment correspond to the “first inductor”, “second inductor” and “third inductor” in the present disclosure, respectively.
  • the “capacitor C11”, “capacitor C12” and “capacitor C13” in the first embodiment correspond to the "first capacitor”, “second capacitor” and “third capacitor” in the present disclosure, respectively.
  • FIG. 9 is a perspective view showing the inside of the filter device 200 of the second embodiment. Further, FIG. 10 is an equivalent circuit diagram of the filter device 200.
  • the filter device 200 is a bandpass filter composed of only the filter FLT1 in the filter device 100 of the first embodiment.
  • the inductor L11A is connected to the antenna terminal TA instead of the inductor L11.
  • the vias V1 and V1A from the antenna terminal TA to the branch point PB1 and the plate electrode P1 function as the inductor L1 which is a common line of the filters FLT1 and FLT2.
  • the inductor L11A is configured by connecting the inductor L1 and the inductor L11 in series. Since other configurations are the same as the corresponding portions in FIGS. 2 and 3 of the first embodiment, detailed description thereof will not be repeated.
  • two LC resonators are connected to the signal transmission path between the inductor connected to the input terminal and the inductor connected to the output terminal, and the filter includes four inductors as a whole. An example will be described.
  • FIG. 11 is a diagram for explaining the arrangement of the inductor included in the high-pass filter in the filter devices 100B and 100C according to the third embodiment.
  • FIG. 11 is a schematic view of the main body 110 when viewed in a plan view from the normal direction.
  • each of the filter devices 100B and 100C has an additional LC resonator circuit including an inductor L14 in addition to a resonator including the inductor L13 in the signal transmission path between the inductor L11 and the inductor L12. It is prepared. That is, in the equivalent circuit, the inductors L11, L13, L14, L12, or the inductors L11, L14, L13, L12 are arranged in this order along the signal transmission path from the antenna terminal TA to the first terminal T1.
  • the four inductors are arranged in the order of the inductors L11, L12, L13, L14 from the long side 113 of the main body 110 toward the long side 114. That is, the inductor L12 connected to the output terminal is arranged between the inductor L11 and the inductor L13, and between the inductor L11 and the inductor L14, and the inductor L11 and the inductor L12 are arranged adjacent to each other. There is.
  • the inductors are arranged in the order of the inductors L14, L11, L12, L13 from the long side 113 to the long side 114 of the main body 110. That is, the inductor L11 connected to the input terminal is arranged between the inductor L14 and the inductor L12, and the inductor L11 and the inductor L12 are arranged adjacent to each other.
  • the inductor connected to the input terminal and the inductor connected to the output terminal are arranged adjacent to each other in the main body as in the first and second embodiments.
  • the passband adjustment allowance can be expanded while reducing the effect on other filter characteristics.
  • the inductor L11 and the inductor L12 may not be directly adjacent to each other unless both the inductor L11 and the inductor L12 are arranged at both ends of the main body. Specifically, when the inductors L11, L14, L12, L13 are arranged in this order from the long side 113 to the long side 114 of the main body 110, the inductor L11 and the inductor L12 are arranged at both ends. Since the distance between the inductor L11 and the inductor L12 can be shortened as compared with the case (in the order of the inductors L11, L13, L14, L12), it is possible to improve the adjustment allowance of the pass bandwidth to some extent.
  • the “inductor L14" in the third embodiment corresponds to the "fourth inductor" in the present disclosure.
  • 10 communication device 20 high frequency front end circuit, 100, 100A-100C, 100X, 200 filter device, 110 main unit, ANT antenna device, C11-C13, C21, C22 capacitor, DM directional mark, FLT1, FLT2 filter, GND grounding Terminal, IN input terminal, L1, L2, L11 to L14, L11A, L21, L22 inductor, LNA1, LNA2 amplifier circuit, LY1 to LY11 dielectric layer, OUT1 first output terminal, OUT2 second output terminal, P1, P2 PG, PL1 to PL5, PL1A, PL2A, PL3A to PL3D, PL3X, PL3Y, PL3D, PL4A to PL4F, PL5A flat plate electrode, PB1 branch point, PC1 to PC4 capacitor electrode, T1 first terminal, T2 second terminal, TA antenna Terminals, V1 to V3, V1A, VG1, VG2, VL1 to VL5, VL1A, VL

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Filters And Equalizers (AREA)

Abstract

フィルタ装置（１００）は、本体（１１０）と、当該本体（１１０）に設けられたインダクタ（Ｌ１１）、インダクタ（Ｌ１２）およびインダクタ（Ｌ１３）とを備え、アンテナ端子（ＴＡ）から第１端子（Ｔ１）へ信号を伝達する。インダクタ（Ｌ１１）はアンテナ端子（ＴＡ）に接続され、インダクタ（Ｌ１２）は第１端子（Ｔ１）に接続される。インダクタ（Ｌ１３）は、インダクタ（Ｌ１１）とインダクタ（Ｌ１２）との間の信号伝達経路に接続されている。本体（１１０）の法線方向から平面視した場合に、インダクタ（Ｌ１１）とインダクタ（Ｌ１２）とが隣接して配置されている。

Description

フィルタ装置、ならびに、それを搭載した高周波フロントエンド回路およびダイプレクサ
　本開示は、フィルタ装置、ならびに、それを搭載した高周波フロントエンド回路およびダイプレクサに関し、より特定的には、フィルタ装置の通過特性を調整するための技術に関する。
　特許第３７０２７６７号公報（特許文献１）には、ＬＣ並列共振器と入力端子および／または出力端子との間に並列共振トラップ回路が直列接続されたＬＣフィルタ回路が開示されている。特許第３７０２７６７号公報（特許文献１）に開示されたＬＣフィルタ回路においては、並列共振トラップ回路によって、通過帯域の中心周波数の近傍に減衰極が生じるので、所望の周波数に必要な減衰量を確保することができる。
特許第３７０２７６７号公報
　近年、Ｗｉ－Ｆｉおよび第５世代移動通信システム（５Ｇ）の通信規格などにおいて、複数の周波数帯域の高周波信号を用いて通信を行なう、いわゆるマルチバンド通信が進められている。マルチバンド通信においては、指定された通過帯域における周波数帯域幅を確保するとともに、隣接する周波数帯域との間での干渉を避けるために、非通過帯域における減衰量を確保することが必要となる。
　このように所望の通過帯域の高周波信号を選択的に通過させるために、特許第３７０２７６７号公報（特許文献１）に記載されたようなフィルタ装置が用いられる。ここで、周波数帯域幅を調整する手法として、ＬＣ共振器を多段化したり、インダクタ等を追加して共振器同士の結合を強めたりする手法が知られている。しかしながら、上記のような追加の素子を用いて調整する手法では、部品点数の増加に伴ってコストが増加したり、あるいは装置サイズが大型化する可能性がある。
　本開示は、このような課題を解決するためになされたものであって、その目的は、複数のインダクタを含むフィルタ装置において、比較的容易な構成によって通過帯域幅の調整代を拡大することである。
　本開示に係るフィルタ装置は、複数の誘電体層が積層された本体と、当該本体に配置された第１インダクタ、第２インダクタおよび第３インダクタとを備え、入力端子から出力端子へ信号を伝達する。第１インダクタは入力端子に接続され、第２インダクタは出力端子に接続される。第３インダクタは、第１インダクタと第２インダクタとの間の信号伝達経路に接続されている。本体の法線方向から平面視した場合に、第１インダクタと第２インダクタとが隣接して配置されている。
　本開示によるフィルタ装置によれば、誘電体の本体において、入力側インダクタ（第１インダクタ）が出力側インダクタ（第２インダクタ）と隣接するように配置されている。このような構成とすることによって、第３インダクタを挟んで第１インダクタおよび第２インダクタが配置される場合に比べて、第１インダクタと第２インダクタとの間の磁気結合の強さの調整代が大きくなる。これにより、新たな素子を追加することなく、フィルタ装置の通過帯域幅の調整代が拡大する。
実施の形態１のフィルタ装置が適用される高周波フロントエンド回路を有する通信装置のブロック図である。 実施の形態１のフィルタ装置の等価回路図である。 図２のフィルタ装置の内部を示す斜視図である。 図２のフィルタ装置の積層構造の一例を示す分解斜視図である。 図２のフィルタ装置におけるインダクタの配置を説明するための図である。 比較例のフィルタ装置におけるハイパスフィルタのインダクタの配置を説明するための図である。 実施の形態１のフィルタ装置における通過特性を示す図である。 変形例のフィルタ装置の内部を示す斜視図である。 実施の形態２のフィルタ装置の内部を示す斜視図である。 図９のフィルタ装置の等価回路図である。 実施の形態３のフィルタ装置におけるインダクタの配置を説明するための図である。
　以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
　［実施の形態１］
　（通信装置の基本構成）
　図１は、実施の形態に従うフィルタ装置１００が適用された高周波フロントエンド回路２０を含む通信装置１０のブロック図である。高周波フロントエンド回路２０は、アンテナ装置ＡＮＴで受信された高周波信号を、予め定められた複数の周波数帯域に分波して後続の処理回路へ伝達する。高周波フロントエンド回路２０は、たとえば、携帯電話、スマートフォンあるいはタブレットなどの携帯端末や、通信機能を備えたパーソナルコンピュータなど通信装置に用いられる。
　図１を参照して、通信装置１０は、フィルタ装置１００を含む高周波フロントエンド回路２０と、ＲＦ信号処理回路（以下、「ＲＦＩＣ」とも称する。）３０とを含む。図１に示される高周波フロントエンド回路２０は、受信系フロントエンド回路である。高周波フロントエンド回路２０は、フィルタ装置１００と、増幅回路ＬＮＡ１，ＬＮＡ２とを含む。
　フィルタ装置１００は、互いに異なる周波数範囲を通過帯域とするフィルタＦＬＴ１（第１フィルタ）およびフィルタＦＬＴ２（第２フィルタ）を含むダイプレクサである。以降の説明においては、フィルタ装置１００を「ダイプレクサ」と称する場合がある。
　フィルタＦＬＴ１は、共通端子であるアンテナ端子ＴＡと、第１端子Ｔ１との間に接続される。フィルタＦＬＴ１は、ハイバンド（ＨＢ）群の周波数範囲を通過帯域とし、ローバンド（ＬＢ）群の周波数範囲を非通過帯域とするハイパスフィルタである。フィルタＦＬＴ２は、アンテナ端子ＴＡと第２端子Ｔ２との間に接続される。フィルタＦＬＴ２は、ローバンド群の周波数範囲を通過帯域とし、ハイバンド群の周波数範囲を非通過帯域とするローパスフィルタである。なお、フィルタＦＬＴ１およびフィルタＦＬＴ２は、バンドパスフィルタであってもよい。フィルタＦＬＴ１の通過帯域は本開示の「第１周波数帯域」に対応し、フィルタＦＬＴ２の通過帯域は本開示の「第２周波数帯域」に対応する。
　フィルタＦＬＴ１，ＦＬＴ２の各々は、アンテナ装置ＡＮＴで受信された高周波信号のうち、各フィルタの通過帯域に対応する高周波信号のみを通過させる。これにより、アンテナ装置ＡＮＴからの受信信号を予め定められた複数の周波数帯域の信号に分波する。
　増幅回路ＬＮＡ１，ＬＮＡ２の各々は、いわゆる低雑音増幅器である。増幅回路ＬＮＡ１，ＬＮＡ２は、対応するフィルタを通過した高周波信号を低雑音で増幅し、ＲＦＩＣ３０へ伝達する。
　ＲＦＩＣ３０は、アンテナ装置ＡＮＴで送受信された高周波信号を処理するＲＦ信号処理回路である。具体的には、ＲＦＩＣ３０は、アンテナ装置ＡＮＴから高周波フロントエンド回路２０の受信側信号経路を介して入力された高周波信号を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をベースバンド信号処理回路（図示せず）へ出力する。
　図１のように高周波フロントエンド回路２０が受信回路として用いられる場合、フィルタ装置１００においては、アンテナ端子ＴＡが入力端子ＩＮとなり、第１端子Ｔ１および第２端子Ｔ２がそれぞれ第１出力端子ＯＵＴ１および第２出力端子ＯＵＴ２となる。一方で、高周波フロントエンド回路は送信回路としても用いることができる。この場合には、フィルタ装置１００の第１端子Ｔ１および第２端子Ｔ２の各々が入力端子となり、アンテナ端子ＴＡが共通の出力端子となる。その場合、増幅回路に含まれる増幅器としてパワーアンプが用いられる。
　（フィルタ装置の構成）
　図２は、図１におけるフィルタ装置（ダイプレクサ）１００の一例の等価回路を示す図である。図１で説明したように、フィルタＦＬＴ１はアンテナ端子ＴＡと第１端子Ｔ１との間に接続されている。また、フィルタＦＬＴ２はアンテナ端子ＴＡと第２端子Ｔ２との間に接続されている。フィルタＦＬＴ１，ＦＬＴ２とアンテナ端子ＴＡとの間には、インダクタＬ１が共通に接続されている。インダクタＬ１は、アンテナ装置ＡＮＴとフィルタ装置１００とのインピーダンスを調整するために用いられる。
　フィルタＦＬＴ１は、直列腕回路を構成するインダクタＬ１１，Ｌ１２およびキャパシタＣ１１と、並列腕回路を構成するインダクタＬ１３およびキャパシタＣ１２，Ｃ１３とを含む。インダクタＬ１１はインダクタＬ１に接続され、インダクタＬ１２は第１端子Ｔ１に接続される。キャパシタＣ１１は、インダクタＬ１１とインダクタＬ１２との間に接続される。
　キャパシタＣ１２の一方端は、インダクタＬ１１とキャパシタＣ１１との間の接続ノードに接続される。キャパシタＣ１２の他方端は、インダクタＬ１３を介して接地端子ＧＮＤに接続される。キャパシタＣ１３の一方端は、インダクタＬ１２とキャパシタＣ１１との間の接続ノードに接続される。キャパシタＣ１３の他方端は、インダクタＬ１３を介して接地端子ＧＮＤに接続される。
　フィルタＦＬＴ１は、並列腕回路のインダクタＬ１３およびキャパシタＣ１２，Ｃ１３とキャパシタＣ１１とによって構成される共振器、および、トラップ用のインダクタとして機能するインダクタＬ１１，Ｌ１２によって、バンドパスフィルタとして機能する。
　フィルタＦＬＴ２は、直列腕回路を構成するインダクタＬ２１，Ｌ２２およびキャパシタＣ２１と、並列腕回路を構成するキャパシタＣ２２とを含む。インダクタＬ２１の一方端はインダクタＬ１に接続されており、他方端はインダクタＬ２２を介して第２端子Ｔ２に接続されている。キャパシタＣ２１は、インダクタＬ２２に並列に接続されている。キャパシタＣ２２の一方端は、インダクタＬ２１とインダクタＬ２２との間の接続ノードに接続される。キャパシタＣ２２の他方端は、接地端子ＧＮＤに接続される。
　実施の形態１のフィルタ装置１００の例においては、フィルタＦＬＴ１の通過帯域は２．４～１０ＧＨｚ付近に設定されており、フィルタＦＬＴ２の通過帯域は０～１．６ＧＨｚ付近に設定されている。そのため、フィルタ装置１００においては、フィルタＦＬＴ１はハイパスフィルタとして機能する。
　次に、図３～図５を用いて、フィルタ装置１００の内部構成の詳細について説明する。図３は図２のフィルタ装置１００の内部を示す斜視図であり、図４はフィルタ装置１００の積層構造の一例を示す分解斜視図である。また、図５は、フィルタ装置１００におけるインダクタの配置を説明するための図であり、具体的には、図４における誘電体層の平面図である。
　図３および図４を参照して、フィルタ装置１００は、複数の誘電体層ＬＹ１～ＬＹ１１が所定の方向に沿って積み上げられて形成された、直方体または略直方体の本体１１０を備えている。本体１１０において、複数の誘電体層ＬＹ１～ＬＹ１７が積み上げられている方向を積層方向とする。本体１１０の各誘電体層は、たとえば低温同時焼成セラミックス（ＬＴＣＣ：Low　Temperature　Co-fired　Ceramics）などのセラミック、あるいは樹脂により形成されている。本体１１０の内部において、各誘電体層に設けられた複数の電極、および、誘電体層間に設けられた複数のビアによって、フィルタＦＬＴ１，ＦＬＴ２を構成するためのインダクタおよびキャパシタが構成される。なお、図３～図５においては、本体１１０の誘電体は省略してあり、内部に設けられる配線パターン、ビアおよび端子の導電体のみが示されている。本明細書において「ビア」とは、異なる誘電体層に設けられた電極を接続するために、誘電体層中に形成される導体を示す。ビアは、たとえば、導電ペースト、めっき、および／または金属ピンなどによって形成される。
　以下の説明においては、本体１１０の積層方向を「Ｚ軸方向」とし、Ｚ軸方向に垂直であって本体１１０の長辺に沿った方向を「Ｘ軸方向」とし、本体１１０の短辺に沿った方向を「Ｙ軸方向」とする。また、以下では、各図におけるＺ軸の正方向を上側、負方向を下側と称する場合がある。
　本体１１０の上面１１１（誘電体層ＬＹ１）には、フィルタ装置１００の方向を特定するための方向性マークＤＭが配置されている。本体１１０の下面１１２（誘電体層ＬＹ１１）には、当該フィルタ装置１００と外部機器とを接続するための外部端子であるアンテナ端子ＴＡ、第１端子Ｔ１、第２端子Ｔ２および接地端子ＧＮＤが配置されている。各外部端子は平板状の電極であり、本体１１０の下面１１２に規則的に配置されたＬＧＡ（Land　Grid　Array）端子である。図３および図４で示した例においては、概略的には、本体１１０の右側（Ｘ軸の正方向）部分でハイバンド側のフィルタＦＬＴ１が配置され、左側（Ｘ軸の負方向）部分でローバンド側のフィルタＦＬＴ２が配置されている。
　下面１１２（誘電体層ＬＹ１１）に配置されたアンテナ端子ＴＡから誘電体層ＬＹ２の分岐点ＰＢ１まで、ビアＶ１，Ｖ１Ａおよび平板電極Ｐ１によって、共通素子であるインダクタＬ１が構成される。分岐点ＰＢ１には、図２で説明したように、フィルタＦＬＴ１のインダクタＬ１１と、フィルタＦＬＴ２のインダクタＬ２１とが接続される。
　まず、ハイパスフィルタであるフィルタＦＬＴ１の詳細について説明する。分岐点ＰＢ１には、分岐点ＰＢ１からＸ軸の正方向に延在する直線状の平板電極ＰＬ１が接続されている。平板電極ＰＬ１の端部にはビアＶＬ１が接続されている。平板電極ＰＬ１は、ビアＶＬ１を介して誘電体層ＬＹ８に設けられた平板電極ＰＬ１Ａの一方端に接続されている。平板電極ＰＬ１Ａは、略Ｊ字形状の帯状の電極である。平板電極ＰＬ１Ａの他方端にはビアＶＬ１Ａが接続されており、平板電極ＰＬ１Ａは、当該ビアＶＬ１Ａを介して、誘電体層ＬＹ６に設けられた平板状のキャパシタ電極ＰＣ１に接続される。平板電極ＰＬ１、ビアＶＬ１、平板電極ＰＬ１ＡおよびビアＶＬ１Ａの経路によって、図２のインダクタＬ１１が構成される。
　キャパシタ電極ＰＣ１の一部は、本体１１０を法線方向から平面視した場合に、誘電体層ＬＹ５に設けられた平板状のキャパシタ電極ＰＣ２と重なっている。また、キャパシタ電極ＰＣ１の他の一部は、誘電体層ＬＹ４に設けられた平板状のキャパシタ電極ＰＣ３と重なっている。なお、キャパシタ電極ＰＣ３は、キャパシタ電極ＰＣ２とも重なるように配置されている。
　キャパシタ電極ＰＣ１とキャパシタ電極ＰＣ２によって、図２におけるキャパシタＣ１１が構成される。また、キャパシタ電極ＰＣ１とキャパシタ電極ＰＣ３によって、図２におけるキャパシタＣ１２が構成される。さらに、キャパシタ電極ＰＣ２とキャパシタ電極ＰＣ３によって、図２におけるキャパシタＣ１３が構成される。
　キャパシタ電極ＰＣ２は、ビアＶＬ２によって誘電体層ＬＹ２に設けられた帯状の平板電極ＰＬ２の一方端に接続される。平板電極ＰＬ２の他方端にはビアＶＬ２Ａが接続されている。平板電極ＰＬ２は、当該ビアＶＬ２Ａによって誘電体層ＬＹ１０に設けられた帯状の平板電極ＰＬ２Ａの一方端に接続される。平板電極ＰＬ２Ａは略Ｌ字形状を有しており、他方端に接続されたビアＶ２によって、誘電体層ＬＹ１１の第１端子Ｔ１に接続される。ビアＶＬ２、平板電極ＰＬ２、ビアＶＬ２Ａ、平板電極ＰＬ２ＡおよびビアＶ２の経路によって、図２におけるインダクタＬ１２が構成される。
　キャパシタ電極ＰＣ３は、ビアＶＬ３によって誘電体層ＬＹ２に設けられた帯状の平板電極ＰＬ３の一方端に接続される。平板電極ＰＬ３の他方端にはビアＶＬ３Ａが接続されている。平板電極ＰＬ３は、当該ビアＶＬ３Ａによって誘電体層ＬＹ８に設けられた帯状の平板電極ＰＬ３Ａの一方端に接続される。平板電極ＰＬ３Ａは、Ｘ軸方向に延在する直線状の電極であり、他方端に接続されたビアＶＬ３Ｂによって、誘電体層ＬＹ３に設けられた帯状の平板電極ＰＬ３Ｂの一方端に接続される。
　平板電極ＰＬ３Ｂは、他方端に接続されたビアＶＬ３Ｃによって、誘電体層ＬＹ８に設けられた帯状の平板電極ＰＬ３Ｃの一方端に接続される。平板電極ＰＬ３Ｃは、Ｘ軸方向に延在する直線状の電極であり、他方端に接続されたビアＶＬ３Ｄによって、誘電体層ＬＹ２に設けられた帯状の平板電極ＰＬ３Ｄの一方端に接続される。平板電極ＰＬ３Ｄは、Ｘ軸方向に延在する直線状の電極であり、他方端に接続されたビアＶＬ３Ｅによって、誘電体層ＬＹ１０に設けられた平板電極ＰＧに接続される。平板電極ＰＧは、ビアＶＧ１，ＶＧ２によって、誘電体層ＬＹ１１に設けられた接地端子ＧＮＤに接続されている。
　ビアＶＬ３～ＶＬ３Ｅ，ＶＧ１，ＶＧ２、および、平板電極ＰＬ３～ＰＬ３Ｄ，ＰＧで構成される経路によって、図２におけるインダクタＬ１２が構成される。実施の形態１のフィルタ装置１００の例においては、フィルタＦＬＴ１を形成するインダクタＬ１１，Ｌ１２，Ｌ１３は、Ｙ軸方向を巻回軸とする縦型のヘリカルコイルとして構成されている。
　次に、ローパスフィルタであるフィルタＦＬＴ２の詳細について説明する。分岐点ＰＢ１には、分岐点ＰＢ１からＸ軸の負方向に延在する直線状の平板電極ＰＬ４が接続されている。平板電極ＰＬ４の端部にはビアＶＬ４が接続されている。平板電極ＰＬ４は、ビアＶＬ４を介して誘電体層ＬＹ８に設けられた平板電極ＰＬ４Ａの一方端に接続されている。平板電極ＰＬ４Ａは、Ｘ軸方向に延在する直線状の電極であり、他方端に接続されたビアＶＬ４Ａによって、誘電体層ＬＹ３に設けられた平板電極ＰＬ４Ｂに接続される。なお、ビアＶＬ４Ａは、誘電体層ＬＹ４においてＹ軸方向にややオフセットしている。
　平板電極ＰＬ４Ｂは、Ｘ軸方向に延在する直線状の電極であり、他方端に接続されたビアＶＬ４Ｂによって、誘電体層ＬＹ７に設けられた帯状の平板電極ＰＬ４Ｃの一方端に接続される。平板電極ＰＬ４Ｃの他方端にはビアＶＬ４Ｃが接続されている。平板電極ＰＬ４Ｃは、当該ビアＶＬ４Ｃによって、誘電体層ＬＹ２に設けられた平板電極ＰＬ４Ｄに接続されている。平板電極ＰＬ４Ｄは、Ｘ軸方向に延在する直線状の電極であり、他方端に接続されたビアＶＬ４Ｄによって、誘電体層ＬＹ８に設けられた帯状の平板電極ＰＬ４Ｅの一方端に接続される。
　平板電極ＰＬ４Ｅの他方端には、ビアＶＬ４Ｅが接続されている。平板電極ＰＬ４Ｅは、当該ビアＶＬ４Ｅによって、誘電体層ＬＹ３に設けられた帯状の平板電極ＰＬ４Ｆの一方端に接続されている。平板電極ＰＬ４Ｆの他方端には、ビアＶＬ４Ｆが接続されている。平板電極ＰＬ４Ｆは、当該ビアＶＬ４Ｆによって、誘電体層ＬＹ９に設けられたキャパシタ電極ＰＣ４に接続されている。
　平板電極ＰＬ４～ＰＬ４ＦおよびビアＶＬ４～ＶＬ４Ｆで構成される経路によって、図２におけるインダクタＬ２１が構成される。インダクタＬ２１は、フィルタＦＬＴ１の各インダクタと同様に、Ｙ軸方向を巻回軸とする縦型のヘリカルコイルである。
　キャパシタ電極ＰＣ４の一部は、本体１１０を法線方向から平面視した場合に、誘電体層ＬＹ１０に設けられた平板電極ＰＧと重なっている。上述のように、平板電極ＰＧは、ビアＶＧ１，ＶＧ２によって接地端子ＧＮＤと接続されている。したがって、キャパシタ電極ＰＣ４と平板電極ＰＧとによって、図２におけるキャパシタＣ２２が構成される。
　また、キャパシタ電極ＰＣ４の他の一部は、本体１１０を法線方向から平面視した場合に、誘電体層ＬＹ１０に設けられた平板電極Ｐ２とも重なっている。平板電極Ｐ２は、ビアＶ３によって、誘電体層ＬＹ１１の第２端子Ｔ２と接続されている。したがって、キャパシタ電極ＰＣ４と平板電極Ｐ２とによって、図２におけるキャパシタＣ２１が構成される。
　キャパシタ電極ＰＣ４は、ビアＶＬ５によって、誘電体層ＬＹ２に設けられた帯状の平板電極ＰＬ５の一方端に接続される。平板電極ＰＬ５の他方端には、ビアＶＬ５Ａが接続されている。平板電極ＰＬ５は、当該ビアＶＬ５Ａによって誘電体層ＬＹ３に設けられた帯状の平板電極ＰＬ５Ａの一方端に接続されている。平板電極ＰＬ５Ａの他方端には、ビアＶＬ５Ｂが接続されている。平板電極ＰＬ５Ａは、当該ビアＶＬ５Ｂによって誘電体層ＬＹ１０に設けられた平板電極Ｐ２に接続されている。
　ビアＶＬ５～ＶＬ５Ｂおよび平板電極ＰＬ５，ＰＬ５Ａによって図２におけるインダクタＬ２２が構成される。平板電極ＰＬ５，ＰＬ５Ａの各々は、本体１１０の法線方向（Ｚ軸方向）の周りを巻回するような平面コイル形状を有している。そのため、平板電極ＰＬ５，ＰＬ５Ａは、Ｚ軸方向を巻回軸とする平面コイルとして構成されている。
　上述のように、図５はフィルタ装置１００における誘電体層ＬＹ２の平面図である。図３および図４で説明したように、フィルタ装置１００は、本体１１０において図５の下部（Ｘ軸の正方向）側にハイパスフィルタのフィルタＦＬＴ１が構成されており、図５の上部（Ｘ軸の負方向）側にローパスフィルタのフィルタＦＬＴ２が構成されている。
　フィルタＦＬＴ１におけるインダクタは、図２に示した等価回路上では入力側のアンテナ端子ＴＡから出力側の第１端子Ｔ１に向かう信号伝達経路に沿って、インダクタＬ１１，Ｌ１３，Ｌ１２の順に配置されている。しかしながら、本体１１０における実際のインダクタの配置は、本体１１０の左側（Ｙ軸の負方向）の長辺１１３から右側（Ｙ軸の正方向）の長辺１１４に向かって、インダクタＬ１１，Ｌ１２，Ｌ１３の順に配置されている。
　従来のフィルタ装置においては、図６の比較例のフィルタ装置１００Ｘに示されるように、実際の本体において、ＬＣフィルタを形成する複数のインダクタが入力端子（アンテナ端子ＴＡ）から出力端子（第１端子Ｔ１）に向かって等価回路と同じ順序で配置されることが一般的であった。すなわち、入力端子に接続されるインダクタＬ１１と、出力端子に接続されるインダクタＬ１２との間に、インダクタＬ１３が配置される。この場合、インダクタＬ１１とインダクタＬ１２との間の距離が遠くなり、またインダクタＬ１３が挟まれているため、インダクタＬ１１とインダクタＬ１２との間の磁気結合の結合度合いは比較的弱い。
　発明者は、上記のようなフィルタＦＬＴ１を形成するバンドパスフィルタにおいて、入力側のトラップ用インダクタと出力側のトラップ用インダクタとの間の磁気結合の結合度合いを変更することによって、バンドパスフィルタの通過帯域幅を調整できることを見出した。
　しかしながら、図６の比較例のフィルタ装置１００Ｘのような構成では、インダクタＬ１１とインダクタＬ１２との間にインダクタＬ１３が配置されているため、インダクタＬ１１とインダクタＬ１２とを近づけることには限界があり、その調整代も小さい。また、インダクタＬ１１とインダクタＬ１２との距離を調整する場合には、インダクタＬ１３の位置も変更する必要があり、インダクタＬ１１とインダクタＬ１３との間、および、インダクタＬ１２とインダクタＬ１３との間の結合度合いも同時に変化してしまうため、他のフィルタ特性にも影響を及ぼす可能性がある。
　これに対して、実施の形態１のフィルタ装置１００におけるフィルタＦＬＴ１においては、本体１１０において入力側のインダクタＬ１１と出力側のインダクタＬ１２とが隣接して配置されているため、比較例のフィルタ装置１００Ｘのように本体の両端にインダクタＬ１１，Ｌ１２が配置される構成に比べて、インダクタＬ１１とインダクタＬ１２との距離を短くして磁気結合しやすくなる。そのため、各インダクタの巻回方向および／または巻回数を調整することによって、インダクタＬ１１とインダクタＬ１２との間の磁気結合の調整代が大きくなる。また、インダクタＬ１１とインダクタＬ１２との間の結合度合いの調整の際に、インダクタＬ１３の配置変更が不要であるため、他のフィルタ特性への影響も小さくなる。したがって、実施の形態１のフィルタ装置１００においては、新たな素子を追加することなく、比較的容易な構成によってフィルタ装置の通過帯域幅の調整代が拡大される。
　（通過特性）
　図７は、実施の形態１のフィルタ装置１００におけるフィルタＦＬＴ１の通過特性を示す図である。図７においては、横軸には周波数が示されており、縦軸にはフィルタＦＬＴ１の挿入損失が示されている。
　図７においては、インダクタＬ１１およびインダクタＬ１２の巻回方向が同じ（すなわち、発生する磁界の方向が同じ）場合において、インダクタＬ１１に対して特定の基準距離にインダクタＬ１２を配置したときの挿入損失が実線ＬＮ１で示されており、当該基準距離よりもインダクタＬ１２をインダクタＬ１１に近づけたときの挿入損失が破線ＬＮ２で示され、基準距離よりもインダクタＬ１２をインダクタＬ１１から遠ざけたときの挿入損失が一点鎖線ＬＮ３で示されている。
　図７に示されるように、２つのインダクタの巻回方向が逆方向の場合には、インダクタ同士を近づけると（すなわち、磁気結合の結合度合いを弱めると）、通過帯域よりも高周波数側の減衰極の位置が低周波数側に移動して通過帯域幅が狭くなる。逆にインダクタ同士を遠ざけると（すなわち、磁気結合の結合度合いを強めると）、通過帯域よりも高周波数側の減衰極の位置が高周波数側に移動して通過帯域幅が広くなる。なお、非通過帯域における減衰量および減衰の急峻度については、インダクタＬ１１とインダクタＬ１２との間の距離を変更しても大きな変化は見られない。
　したがって、フィルタ装置１００におけるフィルタＦＬＴ１のように、入力端子に接続されたインダクタおよび出力端子に接続されたインダクタを本体内において隣接して配置することによって、他のフィルタ特性への影響を低減しつつ、通過帯域幅の調整代を拡大することができる。
　なお、２つのインダクタの巻回方向が互いに同方向の場合には、インダクタ同士を近づけると磁気結合の結合度合いが強められて、通過帯域よりも高周波数側の減衰極の位置が高周波数側に移動する。逆にインダクタ同士を遠ざけると磁気結合の結合度合いが弱められて、通過帯域よりも高周波数側の減衰極の位置が低周波数側に移動する。
　（変形例）
　上述の実施の形態１においては、フィルタＦＬＴ１を形成するインダクタが、Ｙ軸方向を巻回軸とするインダクタである構成について説明したが、これらの各インダクタは、フィルタＦＬＴ２のインダクタＬ２２のように、Ｚ軸方向を巻回軸とするインダクタとして構成されてもよい。
　図８は変形例のフィルタ装置１００Ａの内部を示す斜視図である。フィルタ装置１００Ａにおいては、接地端子ＧＮＤに接続されているインダクタＬ１３が、Ｚ軸方向を巻回軸とする平面コイルを含んでいる。なお、図８において、図３および図４と重複する要素の説明は繰り返さない。
　図８を参照して、誘電体層ＬＹ４のキャパシタ電極ＰＣ３に接続されたビアＶＬ３は、誘電体層ＬＹ２に設けられた帯状の平板電極ＰＬ３Ｘの一方端に接続されている。平板電極ＰＬ３Ｘは略Ｕ字形状を有しており、他方端がビアＶＬ３Ｘによって、誘電体層ＬＹ３に設けられた帯状の平板電極ＰＬ３Ｙの一方端に接続されている。平板電極ＰＬ３Ｙの他方端は、ビアＶＬ３Ｙによって誘電体層ＬＹ１０の平板電極ＰＧに接続され、ビアＶＧ１，ＶＧ２を介して接地端子ＧＮＤに接続される。
　このように、インダクタがＺ軸方向を巻回軸とする平面コイルを含む場合であっても、入力端子に接続されたインダクタおよび出力端子に接続されたインダクタを本体内において隣接して配置することによって、他のフィルタ特性への影響を低減しつつ、通過帯域幅の調整代を拡大することができる。
　なお、上記のフィルタ装置１００Ａにおいては、インダクタＬ１３がＺ軸方向を巻回軸とする平面コイルを含む例について説明したが、インダクタＬ１１および／またはインダクタＬ１２がＺ軸方向を巻回軸とする平面コイルを含む構成としてもよい。すなわち、フィルタＦＬＴ１を形成するインダクタの少なくとも１つが、Ｚ軸方向を巻回軸とする平面コイルを含んでいてもよい。
　なお、実施の形態１における「インダクタＬ１１」、「インダクタＬ１２」および「インダクタＬ１３」は、本開示における「第１インダクタ」、「第２インダクタ」および「第３インダクタ」にそれぞれ対応する。実施の形態１における「キャパシタＣ１１」、「キャパシタＣ１２」および「キャパシタＣ１３」は、本開示における「第１キャパシタ」、「第２キャパシタ」および「第３キャパシタ」にそれぞれ対応する。
　［実施の形態２］
　実施の形態１および変形例においては、フィルタ装置がダイプレクサである場合を例として説明したが、本開示の特徴は、単一のフィルタを含むフィルタ装置にも適用可能である。
　図９は、実施の形態２のフィルタ装置２００の内部を示す斜視図である。また、図１０は、フィルタ装置２００の等価回路図である。フィルタ装置２００は、実施の形態１のフィルタ装置１００におけるフィルタＦＬＴ１のみで構成されたバンドパスフィルタである。
　図９および図１０を参照して、フィルタ装置２００においては、アンテナ端子ＴＡには、インダクタＬ１１に代えてインダクタＬ１１Ａが接続されている。実施の形態１のフィルタ装置１００においては、アンテナ端子ＴＡから分岐点ＰＢ１までのビアＶ１，Ｖ１Ａおよび平板電極Ｐ１は、フィルタＦＬＴ１，ＦＬＴ２の共通線路であるインダクタＬ１として機能していた。しかしながら、フィルタ装置２００は単独のバンドパスフィルタであるため、等価回路においては、インダクタＬ１とインダクタＬ１１を直列接続した構成が、インダクタＬ１１Ａとなる。その他の構成については、実施の形態１の図２および図３における対応部分と同じであるため詳細な説明は繰り返さない。
　このような、単一のフィルタを含むフィルタ装置においても、入力端子に接続されたインダクタおよび出力端子に接続されたインダクタを本体内において隣接して配置することによって、他のフィルタ特性への影響を低減しつつ、通過帯域幅の調整代を拡大することができる。
　［実施の形態３］
　実施の形態１および実施の形態２においては、フィルタＦＬＴ１が１つのＬＣ共振器および２つのトラップ用インダクタを備え、３つのインダクタＬ１１～Ｌ１３を含む構成の例について説明した。しかしながら、減衰極の追加による減衰特性の調整のために、より多くのインダクタがフィルタに含まれる場合もある。
　実施の形態３においては、入力端子に接続されるインダクタと出力端子に接続されるインダクタとの間の信号伝達経路に２つのＬＣ共振器が接続され、全体として４つのインダクタを含むフィルタの場合の例について説明する。
　図１１は、実施の形態３に係るフィルタ装置１００Ｂ，１００Ｃにおいて、ハイパスフィルタに含まれるインダクタの配置を説明するための図である。図１１は、本体１１０を法線方向から平面視した場合の概略図である。
　図１１を参照して、フィルタ装置１００Ｂ，１００Ｃの各々は、インダクタＬ１１とインダクタＬ１２との間の信号伝達経路に、インダクタＬ１３を含む共振器に加えて、インダクタＬ１４を含む追加のＬＣ共振回路が備えられている。すなわち、等価回路においては、アンテナ端子ＴＡから第１端子Ｔ１に向かう信号伝達経路に沿って、インダクタＬ１１，Ｌ１３，Ｌ１４，Ｌ１２、あるいは、インダクタＬ１１，Ｌ１４，Ｌ１３，Ｌ１２の順に配置される。
　しかしながら、フィルタ装置１００Ｂにおいては、４つのインダクタは、本体１１０の長辺１１３から長辺１１４に向かってインダクタＬ１１，Ｌ１２，Ｌ１３，Ｌ１４の順に配置されている。すなわち、出力端子に接続されたインダクタＬ１２は、インダクタＬ１１とインダクタＬ１３との間、および、インダクタＬ１１とインダクタＬ１４との間に配置されており、インダクタＬ１１とインダクタＬ１２とが隣接して配置されている。
　また、フィルタ装置１００Ｃにおいては、４つにインダクタは、本体１１０の長辺１１３から長辺１１４に向かってインダクタＬ１４，Ｌ１１，Ｌ１２，Ｌ１３の順に配置されている。すなわち、入力端子に接続されたインダクタＬ１１は、インダクタＬ１４とインダクタＬ１２との間に配置されており、インダクタＬ１１とインダクタＬ１２とが隣接して配置されている。
　このように、４つのインダクタを含むフィルタについても、実施の形態１、２と同様に、入力端子に接続されたインダクタおよび出力端子に接続されたインダクタを本体内において隣接して配置することによって、他のフィルタ特性への影響を低減しつつ、通過帯域幅の調整代を拡大することができる。
　なお、フィルタに４つ以上のインダクタが含まれる場合、インダクタＬ１１およびインダクタＬ１２の双方が本体の両端に配置されていなければ、インダクタＬ１１とインダクタＬ１２とが直接隣接していなくてもよい。具体的には、本体１１０の長辺１１３から長辺１１４に向かって、インダクタＬ１１，Ｌ１４，Ｌ１２，Ｌ１３のような順で配置される場合には、インダクタＬ１１およびインダクタＬ１２が両端に配置される場合（インダクタＬ１１，Ｌ１３，Ｌ１４，Ｌ１２の順）に比べてインダクタＬ１１とインダクタＬ１２との間の距離を短くできるため、通過帯域幅の調整代をある程度は改善することが可能である。
　実施の形態３における「インダクタＬ１４」は、本開示における「第４インダクタ」に対応する。
　今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１０　通信装置、２０　高周波フロントエンド回路、１００，１００Ａ～１００Ｃ，１００Ｘ，２００　フィルタ装置、１１０　本体、ＡＮＴ　アンテナ装置、Ｃ１１～Ｃ１３，Ｃ２１，Ｃ２２　キャパシタ、ＤＭ　方向性マーク、ＦＬＴ１，ＦＬＴ２　フィルタ、ＧＮＤ　接地端子、ＩＮ　入力端子、Ｌ１，Ｌ２，Ｌ１１～Ｌ１４，Ｌ１１Ａ，Ｌ２１，Ｌ２２　インダクタ、ＬＮＡ１，ＬＮＡ２　増幅回路、ＬＹ１～ＬＹ１１　誘電体層、ＯＵＴ１　第１出力端子、ＯＵＴ２　第２出力端子、Ｐ１，Ｐ２，ＰＧ，ＰＬ１～ＰＬ５，ＰＬ１Ａ，ＰＬ２Ａ，ＰＬ３Ａ～ＰＬ３Ｄ，ＰＬ３Ｘ，ＰＬ３Ｙ，ＰＬ３Ｄ，ＰＬ４Ａ～ＰＬ４Ｆ，ＰＬ５Ａ　平板電極、ＰＢ１　分岐点、ＰＣ１～ＰＣ４　キャパシタ電極、Ｔ１　第１端子、Ｔ２　第２端子、ＴＡ　アンテナ端子、Ｖ１～Ｖ３，Ｖ１Ａ，ＶＧ１，ＶＧ２，ＶＬ１～ＶＬ５，ＶＬ１Ａ，ＶＬ２Ａ，ＶＬ３Ａ～ＶＬ３Ｄ，ＶＬ３Ｙ，ＶＬ３Ｘ，ＶＬ４Ａ～ＶＬ４Ｆ，ＶＬ５Ａ，ＶＬ５Ｂ　ビア。

Claims (10)

  1. 　入力端子から出力端子へ信号を伝達するフィルタ装置であって、
    　本体と、
    　前記本体に設けられた第１インダクタ、第２インダクタおよび第３インダクタとを備え、
    　前記第１インダクタは、前記入力端子に接続され、
    　前記第２インダクタは、前記出力端子に接続され、
    　前記第３インダクタは、前記第１インダクタと前記第２インダクタとの間の信号伝達経路に接続されており、
    　前記本体の法線方向から平面視した場合に、前記第１インダクタと前記第２インダクタとが隣接して配置されている、フィルタ装置。
  2. 　前記本体の法線方向から平面視した場合に、前記第２インダクタは、前記第１インダクタと前記第３インダクタとの間に配置される、請求項１に記載のフィルタ装置。
  3. 　前記第２インダクタは、前記第１インダクタおよび前記第３インダクタと磁気結合している、請求項１または２に記載のフィルタ装置。
  4. 　前記第１インダクタ、前記第２インダクタ、および前記第３インダクタの少なくとも１つは、少なくとも１つの平板電極と当該平板電極に接続されるビアとによって構成される、請求項１～３のいずれか１項に記載のフィルタ装置。
  5. 　前記第１インダクタ、前記第２インダクタ、および前記第３インダクタの少なくとも１つは、前記本体の法線方向を巻回軸とする平面コイルを含む、請求項１～３のいずれか１項に記載のフィルタ装置。
  6. 　前記本体に設けられ、前記第１インダクタと前記第２インダクタとの間の信号伝達経路に接続された第４インダクタをさらに備え、
    　前記本体の法線方向から平面視した場合に、前記第２インダクタは、前記第１インダクタと前記第４インダクタとの間に配置される、請求項１～５のいずれか１項に記載のフィルタ装置。
  7. 　前記本体に設けられ、前記第１インダクタと前記第２インダクタとの間の信号伝達経路に接続された第４インダクタをさらに備え、
    　前記本体の法線方向から平面視した場合に、前記第１インダクタは、前記第２インダクタと前記第４インダクタとの間に配置される、請求項１～５のいずれか１項に記載のフィルタ装置。
  8. 　前記第１インダクタと前記第２インダクタとに接続された第１キャパシタと、
    　前記第１インダクタと前記第３インダクタとに接続された第２キャパシタと、
    　前記第２インダクタと前記第３インダクタとに接続された第３キャパシタとをさらに備える、請求項１～７のいずれか１項に記載のフィルタ装置。
  9. 　請求項１～８のいずれか１項に記載のフィルタ装置を備えた、高周波フロントエンド回路。
  10. 　第１周波数帯域の信号を通過するように構成された第１フィルタと、
    　前記第１周波数帯域よりも低い第２周波数帯域の信号を通過するように構成された第２フィルタとを備え、
    　前記第１フィルタとして、請求項１～８のいずれか１項に記載のフィルタ装置が用いられる、ダイプレクサ。
PCT/JP2021/036748 2020-10-22 2021-10-05 フィルタ装置、ならびに、それを搭載した高周波フロントエンド回路およびダイプレクサ WO2022085427A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022557380A JPWO2022085427A1 (ja) 2020-10-22 2021-10-05
US18/116,989 US20230208041A1 (en) 2020-10-22 2023-03-03 Filter device, and high-frequency front end circuit and diplexer that are equipped with the filter device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-177344 2020-10-22
JP2020177344 2020-10-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/116,989 Continuation US20230208041A1 (en) 2020-10-22 2023-03-03 Filter device, and high-frequency front end circuit and diplexer that are equipped with the filter device

Publications (1)

Publication Number Publication Date
WO2022085427A1 true WO2022085427A1 (ja) 2022-04-28

Family

ID=81289630

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/036748 WO2022085427A1 (ja) 2020-10-22 2021-10-05 フィルタ装置、ならびに、それを搭載した高周波フロントエンド回路およびダイプレクサ

Country Status (3)

Country Link
US (1) US20230208041A1 (ja)
JP (1) JPWO2022085427A1 (ja)
WO (1) WO2022085427A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011523523A (ja) * 2008-04-24 2011-08-11 エプコス アクチエンゲゼルシャフト 回路構成
WO2012066873A1 (ja) * 2010-11-16 2012-05-24 株式会社村田製作所 積層帯域通過フィルタ
WO2012077498A1 (ja) * 2010-12-06 2012-06-14 株式会社村田製作所 積層帯域通過フィルタ
WO2018083936A1 (ja) * 2016-11-07 2018-05-11 株式会社村田製作所 積層型ｌｃフィルタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011523523A (ja) * 2008-04-24 2011-08-11 エプコス アクチエンゲゼルシャフト 回路構成
WO2012066873A1 (ja) * 2010-11-16 2012-05-24 株式会社村田製作所 積層帯域通過フィルタ
WO2012077498A1 (ja) * 2010-12-06 2012-06-14 株式会社村田製作所 積層帯域通過フィルタ
WO2018083936A1 (ja) * 2016-11-07 2018-05-11 株式会社村田製作所 積層型ｌｃフィルタ

Also Published As

Publication number Publication date
JPWO2022085427A1 (ja) 2022-04-28
US20230208041A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US10128815B2 (en) Branching device
US9281797B2 (en) High-frequency device and directional coupler
US7432786B2 (en) High frequency filter
WO2019111695A1 (ja) マルチプレクサ
US11190161B2 (en) Filter device
WO2022085427A1 (ja) フィルタ装置、ならびに、それを搭載した高周波フロントエンド回路およびダイプレクサ
US20230029621A1 (en) Lc filter, and diplexer and multiplexer using same
JPWO2011086822A1 (ja) コモンモードフィルタおよびコモンモードフィルタ用インダクタ
US11088669B2 (en) Band pass filter
WO2023127245A1 (ja) フィルタ装置およびそれを搭載した高周波フロントエンド回路
WO2022270185A1 (ja) フィルタ装置およびそれを搭載した高周波フロントエンド回路
JP3694067B2 (ja) 表面実装部品化したアンテナスイッチ
JP7420250B2 (ja) フィルタ装置およびマルチプレクサ
WO2023017676A1 (ja) フィルタ装置およびそれを備える高周波フロントエンド回路
WO2022097492A1 (ja) フィルタ装置およびそれを搭載した高周波フロントエンド回路
WO2022071191A1 (ja) フィルタ装置およびそれを備える高周波フロントエンド回路
JP7448011B2 (ja) フィルタ装置およびそれを備える高周波フロントエンド回路
WO2023013267A1 (ja) フィルタ装置
JP7352217B2 (ja) バンドパスフィルタおよびそれを備える高周波フロントエンド回路
JP2022077784A (ja) フィルタ装置およびそれを搭載した高周波フロントエンド回路
WO2023276879A1 (ja) フィルタ装置、アンテナ装置、およびアンテナモジュール
US20230036397A1 (en) Balun
US20230036529A1 (en) Balun
WO2022059373A1 (ja) フィルタ装置およびそれを備えた高周波フロントエンド回路
US20230027154A1 (en) Balun

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21882568

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022557380

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21882568

Country of ref document: EP

Kind code of ref document: A1