WO2023127245A1 - フィルタ装置およびそれを搭載した高周波フロントエンド回路 - Google Patents

Abstract

フィルタ装置（１００）は、主面を有する誘電体（１１０）と、誘電体（１１０）に配置されたフィルタ（ＦＬＴ１）とを備える。フィルタ（ＦＬＴ１）は、誘電体（１１０）内に配置されたインダクタ（Ｌ１１，Ｌ１２）を備える。インダクタ（Ｌ１１）は、誘電体（１１０）の主面の法線方向を巻回軸とする第１型コイルである。インダクタ（Ｌ１２）は、誘電体（１１０）に設けられ直線状に延在する平板電極（ＰＬ２Ａ，ＰＬ２Ｂ）と、平板電極（ＰＬ２Ａ，ＰＬ２Ｂ）に接続され誘電体（１１０）の法線方向に延在するビア（ＶＬ２Ａ，ＶＬ２Ｂ）とを含む第２型コイルである。誘電体（１１０）の法線方向から平面視した場合に、インダクタ（Ｌ１２）における平板電極（ＰＬ２Ａ，ＰＬ２Ｂ）の延在方向の中央から、当該延在方向に直交する方向に描いた仮想線（ＣＬ１）は、平面コイルの内面（ＳＦ）と交差しない。

Description

フィルタ装置およびそれを搭載した高周波フロントエンド回路

　本開示は、フィルタ装置およびそれを搭載した高周波フロントエンド回路に関し、より特定的には、インダクタを含むＬＣフィルタにおいて、製造ばらつきに対するロバスト性を向上させる技術に関する。

　特開２０２１－１９３０４号公報（特許文献１）には、ローパス回路とハイパス回路とを含むダイプレクサが開示されている。ローパス回路およびハイパス回路の各々は、誘電体内に配置された複数のインダクタおよび複数のキャパシタによって構成されるＬＣフィルタを含んでいる。

特開２０２１－１９３０４号公報

　特開２０２１－１９３０４号公報（特許文献１）のに開示されているダイプレクサのようなフィルタ装置においては、各フィルタを構成するインダクタとして、誘電体の法線方向を巻回軸とする平面コイル、および／または、誘電体の法線方向に延在する複数のビアとそれらを接続する平板電極によって構成された縦型コイルが用いられる。

　このようなフィルタ装置において、製造上のばらつきによって、各フィルタを構成するインダクタが設計上の位置からずれてしまうと、所望のフィルタ特性が得られなくなる可能性がある。

　本開示は、このような課題を解決するためになされたものであって、その目的は、フィルタ装置において、製造上のばらつきに対するロバスト性を向上させることである。

　本開示の第１の局面に係るフィルタ装置は、主面を有する誘電体と、当該誘電体に配置された第１フィルタとを備える。第１フィルタは、誘電体内に配置された第１インダクタおよび第２インダクタを備える。第１インダクタは、誘電体の上記主面の法線方向を巻回軸とする第１型コイルである。第２インダクタは、誘電体に設けられ直線状に延在する第１平板電極と、第１平板電極に接続され誘電体の上記法線方向に延在するビアとを含む第１型コイルである。誘電体の上記主面の法線方向から平面視した場合に、第２インダクタにおいて第１平板電極の延在方向の中央から、当該延在方向に直交する方向に描いた第１仮想線は、第１型コイルの内面と交差しない。

　本開示の第２の局面に係るフィルタ装置は、主面を有する誘電体と、当該誘電体に配置された第１フィルタおよび第２フィルタとを備える。第１フィルタは、第１通過帯域を有する。第２フィルタは、第１通過帯域よりも高い周波数の第２通過帯域を有する。第１フィルタは、誘電体内に配置された第１インダクタおよび第２インダクタを含む。第１インダクタは、誘電体の上記主面の法線方向を巻回軸とする第１型コイルである。第２インダクタは、誘電体に設けられ直線状に延在する第１平板電極と、第１平板電極に接続され誘電体の法線方向に延在するビアとを含む第２型コイルである。誘電体の上記主面の法線方向から平面視した場合に、第２インダクタにおいて第１平板電極の延在方向の中央から、当該延在方向に直交する方向に描いた仮想線は、第１型コイルの内面と交差しない。

　本開示によるフィルタ装置は、縦型コイル（第２型コイル）で構成される第２インダクタの巻回軸の方向が、平面コイル（第１型コイル）で構成される第１インダクタの内面と交差しないように、各インダクタが配置されている。これにより、第１インダクタおよび第２インダクタの位置が製造ばらつきによって微小にずれた場合でも、第１インダクタと第２インダクタとの間の磁気結合が抑制される。したがって、フィルタ装置において、製造上のばらつきに対するロバスト性を向上させることができる。

実施の形態１のフィルタ装置が適用される高周波フロントエンド回路を有する通信装置のブロック図である。 実施の形態１に係るフィルタ装置の等価回路図である。 実施の形態１に係るフィルタ装置の外形図である。 実施の形態１に係るフィルタ装置の内部を示す斜視図である。 実施の形態１に係るフィルタ装置の詳細な構造の一例を示す分解斜視図である。 実施の形態１、変形例１および比較例のフィルタ装置の構造と、製造ばらつきによる共振周波数の変動を説明するための図である。 減衰特性の評価ポイントを説明するための図である。 実施の形態１および比較例のフィルタ装置における減衰特性を説明するための図である。 実施の形態１のフィルタ装置の減衰特性を示す図である。 実施の形態２に係るフィルタ装置の等価回路図である。 実施の形態２のフィルタ装置の配置の第１例の平面図である。 実施の形態２のフィルタ装置の配置の第２例の平面図である。 実施の形態２のフィルタ装置の配置の第３例の平面図である。

　以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

　［実施の形態１］
　（通信装置の基本構成）
　図１は、実施の形態に従うフィルタ装置１００が適用された高周波フロントエンド回路２０を含む通信装置１０のブロック図である。高周波フロントエンド回路２０は、アンテナ装置ＡＮＴで受信された高周波信号を、予め定められた複数の周波数帯域に分波して後続の処理回路へ伝達する。高周波フロントエンド回路２０は、たとえば、携帯電話、スマートフォンあるいはタブレットなどの携帯端末や、通信機能を備えたパーソナルコンピュータなどの通信装置に用いられる。

　図１を参照して、通信装置１０は、フィルタ装置１００を含む高周波フロントエンド回路２０と、ＲＦ信号処理回路（以下、「ＲＦＩＣ」とも称する。）３０とを含む。図１に示される高周波フロントエンド回路２０は、受信系フロントエンド回路である。高周波フロントエンド回路２０は、フィルタ装置１００と、増幅回路ＬＮＡ１，ＬＮＡ２とを含む。

　フィルタ装置１００は、互いに異なる周波数範囲を通過帯域とするフィルタＦＬＴ１（第１フィルタ）およびフィルタＦＬＴ２（第２フィルタ）を含むダイプレクサである。以降の説明においては、フィルタ装置１００を「ダイプレクサ」と称する場合がある。

　フィルタＦＬＴ１は、共通端子であるアンテナ端子ＴＡと、第１端子Ｔ１との間に接続される。フィルタＦＬＴ１は、ローバンド（ＬＢ）群の周波数範囲を通過帯域とし、ハイバンド（ＨＢ）群の周波数範囲を非通過帯域とするローパスフィルタである。フィルタＦＬＴ２は、アンテナ端子ＴＡと第２端子Ｔ２との間に接続される。フィルタＦＬＴ２は、ハイバンド群の周波数範囲を通過帯域とし、ローバンド群の周波数範囲を非通過帯域とするハイパスフィルタである。なお、フィルタＦＬＴ１およびフィルタＦＬＴ２は、バンドパスフィルタとして形成されてもよい。

　フィルタＦＬＴ１，ＦＬＴ２の各々は、アンテナ装置ＡＮＴで受信した高周波信号のうち、各フィルタの通過帯域に対応する高周波信号を通過させる。これにより、アンテナ装置ＡＮＴからの受信信号を予め定められた複数の周波数帯域の信号に分波する。

　増幅回路ＬＮＡ１，ＬＮＡ２の各々は、いわゆる低雑音増幅器である。増幅回路ＬＮＡ１，ＬＮＡ２は、対応するフィルタを通過した高周波信号を低雑音で増幅して、ＲＦＩＣ３０へ伝達する。

　ＲＦＩＣ３０は、アンテナ装置ＡＮＴで送受信された高周波信号を処理するＲＦ信号処理回路である。具体的には、ＲＦＩＣ３０は、アンテナ装置ＡＮＴから高周波フロントエンド回路２０の受信側信号経路を介して入力された高周波信号を、ダウンコンバートなどにより信号処理し、当該信号処理により生成された受信信号をベースバンド信号処理回路（図示せず）へ出力する。

　図１のように高周波フロントエンド回路２０が受信回路として用いられる場合、フィルタ装置１００においては、アンテナ端子ＴＡが入力端子ＩＮとなり、第１端子Ｔ１および第２端子Ｔ２がそれぞれ第１出力端子ＯＵＴ１および第２出力端子ＯＵＴ２となる。一方で、高周波フロントエンド回路は送信回路としても用いることができる。この場合には、フィルタ装置１００の第１端子Ｔ１および第２端子Ｔ２の各々が入力端子となり、アンテナ端子ＴＡが共通の出力端子となる。その場合、増幅回路に含まれる増幅器として、ローノイズアンプに代えてパワーアンプが用いられる。

　（フィルタ装置の構成）
　図２は、図１におけるフィルタ装置（ダイプレクサ）１００の等価回路の一例を示す図である。図１で説明したように、フィルタＦＬＴ１はアンテナ端子ＴＡと第１端子Ｔ１との間に接続されている。また、フィルタＦＬＴ２はアンテナ端子ＴＡと第２端子Ｔ２との間に接続されている。

　フィルタＦＬＴ１は、直列腕回路を形成するインダクタＬ１１，Ｌ１２およびキャパシタＣ１２と、並列腕回路を形成するキャパシタＣ１１とを含む。インダクタＬ１１はアンテナ端子ＴＡに接続され、インダクタＬ１２はインダクタＬ１１と第１端子Ｔ１との間に接続される。すなわち、インダクタＬ１１，Ｌ１２は、アンテナ端子ＴＡと第１端子Ｔ１との間に直列に接続されている。キャパシタＣ１１は、インダクタＬ１１とインダクタＬ１２との間の接続ノードと、接地端子ＧＮＤとの間に接続される。キャパシタＣ１２は、インダクタＬ１２に並列に接続される。フィルタＦＬＴ１は、これらの構成によって、所定の周波数よりも低い周波数帯域の信号を通過させるローパスフィルタとして機能する。なお、キャパシタＣ１２およびインダクタＬ１２の並列回路で構成されるＬＣ共振回路によって、通過帯域の高周波数側の近傍に減衰極が生じる。

　フィルタＦＬＴ２は、直列腕回路を形成するキャパシタＣ２１，Ｃ２２と、並列腕回路を形成するインダクタＬ２１，Ｌ２２およびキャパシタＣ２３とを含む。キャパシタＣ２１，Ｃ２２はアンテナ端子ＴＡと第２端子Ｔ２との間に直列に接続されている。インダクタＬ２１は、キャパシタＣ２１とキャパシタＣ２２との間の接続ノードと、接地端子ＧＮＤとの間に接続される。インダクタＬ２２の一方端は第２端子Ｔ２に接続される。インダクタＬ２２の他方端は、キャパシタＣ２３を介して接地端子ＧＮＤに接続される。フィルタＦＬＴ２は、これらの構成によって、所定の周波数よりも高い周波数帯域の信号を通過させるハイパスフィルタとして機能する。

　次に、図３～図５を用いて、フィルタ装置１００の詳細な構成について説明する。図３は図２のフィルタ装置１００の外形図であり、図４はフィルタ装置１００の内部を示す斜視図である。図５はフィルタ装置１００の積層構造の一例を示す分解斜視図である。

　図３～図５を参照して、フィルタ装置１００は、複数の誘電体層ＬＹ１～ＬＹ１３が所定の方向に沿って積み上げられて形成された、直方体または略直方体の誘電体１１０を備えている。誘電体１１０において、複数の誘電体層ＬＹ１～ＬＹ１３が積み上げられている方向を積層方向とする。誘電体１１０の各誘電体層は、たとえば低温同時焼成セラミックス（ＬＴＣＣ：Low　Temperature　Co-fired　Ceramics）などのセラミック、あるいは樹脂により形成されている。誘電体１１０の内部において、各誘電体層に設けられた複数の電極、および、誘電体層間に設けられた複数のビアによって、フィルタＦＬＴ１，ＦＬＴ２を構成するためのインダクタおよびキャパシタが構成される。なお、図３～図５においては、誘電体１１０の誘電体は省略してあり、内部に設けられる配線パターン、ビアおよび端子の導電体のみが示されている。なお、以下の説明においては、説明を容易にするために、誘電体１１０が上記のような多層構造である場合を例として説明するが、誘電体１１０は単層構造であってもよい。

　本明細書において「ビア」とは、異なる誘電体層に設けられた電極を接続するために、誘電体層中に形成される導体を示す。ビアは、たとえば、導電ペースト、めっき、および／または金属ピンなどによって形成される。また、以下の説明においては、誘電体１１０における誘電体層ＬＹ１～ＬＹ１３が積層されている方向を「Ｚ軸方向」とし、Ｚ軸方向に垂直であって誘電体１１０の長辺に沿った方向を「Ｘ軸方向」とし、誘電体１１０の短辺に沿った方向を「Ｙ軸方向」とする。また、以下では、各図におけるＺ軸の正方向を上側、負方向を下側と称する場合がある。

　誘電体１１０は、上面１１１（第１主面）と、下面１１２（第２主面）とを含む。誘電体１１０の上面１１１（誘電体層ＬＹ１）には、フィルタ装置１００の方向を特定するための方向性マークＤＭが配置されている。図３に示されるように、誘電体１１０の下面１１２（誘電体層ＬＹ１３）には、当該フィルタ装置１００と外部機器とを接続するための外部端子として、アンテナ端子ＴＡ、第１端子Ｔ１、第２端子Ｔ２および接地端子ＧＮＤが配置されている。各外部端子は平板状の電極であり、誘電体１１０の下面１１２に規則的に配置されたＬＧＡ（Land　Grid　Array）端子である。図４に示されるように、概略的には、誘電体１１０の右側（Ｘ軸の正方向）部分にローバンド側のフィルタＦＬＴ１が配置され、左側（Ｘ軸の負方向）部分にハイバンド側のフィルタＦＬＴ２が配置されている。

　下面１１２の誘電体層ＬＹ１３に配置されたアンテナ端子ＴＡは、ビアＶＡ１，ＶＡ２および平板電極ＰＡ１を介して、誘電体層ＬＹ２においてフィルタＦＬＴ１とフィルタＦＬＴ２との分岐点ＰＢ１を含む平板電極ＰＬ１Ａに接続されている。ビアＶＡ１は、アンテナ端子ＴＡと誘電体層ＬＹ１２に設けられた平板電極ＰＡ１とに接続されている。ビアＶＡ２は、平板電極ＰＡ１と平板電極ＰＬ１Ａとに接続されている。

　まず、ローパスフィルタであるフィルタＦＬＴ１の詳細について説明する。上述のように、分岐点ＰＢ１は、誘電体１１０の積層方向の軸（Ｚ軸）周りに巻回された帯状の平板電極ＰＬ１Ａの途中に配置されている。平板電極ＰＬ１の一方の端部にはビアＶＬ１Ａが接続されている。平板電極ＰＬ１は、ビアＶＬ１を介して誘電体層ＬＹ６に設けられた帯状の平板電極ＰＬ１Ｂの一方端に接続されている。平板電極ＰＬ１Ｂは、略Ｃ字形状を有しており、平板電極ＰＬ１Ｂの他方端にはビアＶＬ１Ｂが接続されている。平板電極ＰＬ１Ｂは、当該ビアＶＬ１Ｂを介して、誘電体層ＬＹ８に設けられたキャパシタ電極ＰＣ１０に接続されている。平板電極ＰＬ１Ａ，ＰＬ１ＢおよびビアＶＬ１Ａ，ＶＬ１Ｂによって、図２におけるインダクタＬ１１が構成される。インダクタＬ１１は、Ｚ軸方向を巻回方向とするコイルである。以下の説明では、インダクタＬ１１のようなＺ軸方向を巻回方向とするコイルを「平面コイル」とも称する。

　キャパシタ電極ＰＣ１０は、ビアＶＣ１，ＶＣ２によって、誘電体層ＬＹ１０に設けられたキャパシタ電極ＰＣ１２に接続されている。誘電体１１０を積層方向（主面の法線方向）から平面視した場合に、キャパシタ電極ＰＣ１０，ＰＣ１２の各々は、少なくとも一部が誘電体層ＬＹ９に設けられたキャパシタ電極ＰＣ１１と重なるように配置されている。キャパシタ電極ＰＣ１０とキャパシタ電極ＰＣ１１とによって構成されるキャパシタ、および、キャパシタ電極ＰＣ１１とキャパシタ電極ＰＣ１２によって構成されるキャパシタの合成容量によって、図２におけるキャパシタＣ１２が構成される。

　キャパシタ電極ＰＣ１１は、ビアＶＬ２Ｂによって、誘電体層ＬＹ１２に設けられた平板電極ＰＡ２に接続される。平板電極ＰＡ２はビアＶ１によって、誘電体１１０の下面１１２の誘電体層ＬＹ１３に配置された第１端子Ｔ１に接続されている。また、キャパシタ電極ＰＣ１１は、ビアＶＬ２Ｂによって、誘電体層ＬＹ２に設けられた直線状の平板電極ＰＬ２Ａの一方端、および、誘電体層ＬＹ３に設けられた直線状の平板電極ＰＬ２Ｂの一方端にも接続されている。平板電極ＰＬ２Ａ，ＰＬ２Ｂの各々の他方端は、ビアＶＬ２Ａによって、誘電体層ＬＹ８のキャパシタ電極ＰＣ１０に接続されている。平板電極ＰＬ２Ａ，ＰＬ２ＢおよびビアＶＬ２Ａ，ＶＬ２Ｂによって、図２におけるインダクタＬ１２が構成される。インダクタＬ１２は、直線状に延在する平板電極と複数のビアとによって構成され、巻回軸がＺ軸方向に対して交差するコイルである。以降の説明において、インダクタＬ１２のような構成のコイルを「縦型コイル」とも称する。

　なお、インダクタＬ１１の線路長は、インダクタＬ１２の線路長よりも長いことが望ましい。一般的に、縦型コイルは平面コイルと比べてＱ値が高く損失は小さいが、大きなリアクタンス値を得ることには不利である。そのため、Ｑ値の高い縦型コイルであるインダクタＬ１２の線路長を相対的に短くし、平面コイルであるインダクタＬ１１の線路長を相対的に長くすることによって、高いＱ値を維持したまま、フィルタＦＬＴ１に必要とされるインダクタンス値を実現することができる。

　また、ダイプレクサのローバンド側のフィルタにおいては、ハイバンド側の信号をブロックするために、入力側のインダクタンス値をできるだけ高くすることが望ましい。そのため、本実施の形態１においては、相対的にインダクタンス値の大きいインダクタＬ１１がアンテナ端子ＴＡに接続される。

　さらに、縦型コイルについては、通過帯域近傍における急峻特性を得るためには、縦型コイルのリアクタンス値をできるだけ小さくすることが望ましい。そのため、インダクタＬ１２の巻回数を１ターン以下となるように形成することが好ましい。

　キャパシタ電極ＰＣ１０，ＰＣ１２を接続するビアＶＣ２は、誘電体層ＬＹ１１に設けられたキャパシタ電極ＰＣ１３にも接続されている。キャパシタ電極ＰＣ１３は、誘電体１１０を積層方向から平面視した場合に、誘電体層ＬＹ１２に設けられた接地電極ＰＧ１と部分的に重なるように配置されている。接地電極ＰＧ１は、ビアＶＧ１によって、誘電体１１０の下面１１２の誘電体層ＬＹ１３に配置された接地端子ＧＮＤに接続されている。キャパシタ電極ＰＣ１３および接地電極ＰＧ１によって、図２におけるキャパシタＣ１１が構成される。

　次に、ハイパスフィルタであるフィルタＦＬＴ２の詳細について説明する。分岐点ＰＢ１が配置される平板電極ＰＬ１Ａにおける他方端は、ビアＶＬ３を介して、誘電体層ＬＹ４に設けられたキャパシタ電極ＰＣ２０に接続される。キャパシタ電極ＰＣ２０は、誘電体１１０を積層方向から平面視した場合に、誘電体層ＬＹ３に設けられたキャパシタ電極ＰＣ２１と部分的に重なるように配置されている。キャパシタ電極ＰＣ２０およびキャパシタ電極ＰＣ２１によって、図２におけるキャパシタＣ２１が構成される。

　また、誘電体層ＬＹ４には、誘電体１１０を積層方向から平面視した場合に、誘電体層ＬＹ３に設けられたキャパシタ電極ＰＣ２１と部分的に重なるようにキャパシタ電極ＰＣ２２が配置されている。キャパシタ電極ＰＣ２２は、ビアＶＬ５によって、誘電体層ＬＹ８に設けられた帯状の平板電極ＰＬ５Ａの一方端に接続される。平板電極ＰＬ５Ａの他方端はビアＶＬ５Ｂに接続されており、当該ビアＶＬ５Ｂを介して誘電体層ＬＹ１２に設けられた平板電極ＰＡ４に接続されている。平板電極ＰＡ４は、ビアＶ２を介して、誘電体１１０の下面１１２の誘電体層ＬＹ１３に配置された第２端子Ｔ２に接続されている。キャパシタ電極ＰＣ２１およびキャパシタ電極ＰＣ２２によって、図２におけるキャパシタＣ２２が構成される。

　キャパシタ電極ＰＣ２２は、ビアＶＬ６Ａを介して、誘電体層ＬＹ５に設けられ、Ｚ軸周りに巻回された帯状の平板電極ＰＬ６Ａの一方端にも接続されている。平板電極ＰＬ６Ａの他方端には、ビアＶＬ６Ｂが接続されている。平板電極ＰＬ６Ａは、当該ビアＶＬ６Ｂを介して、誘電体層ＬＹ６に設けられ、Ｚ軸周りに巻回された帯状の平板電極ＰＬ６Ｂの一方端に接続されている。平板電極ＰＬ６Ｂの他方端には、ビアＶＬ６Ｃが接続されている。平板電極ＰＬ６Ｂは、当該ビアＶＬ６Ｃを介して、誘電体層ＬＹ７に設けられ、Ｚ軸周りに巻回された帯状の平板電極ＰＬ６Ｃの一方端に接続されている。平板電極ＰＬ６Ｃの他方端には、ビアＶＬ６Ｄが接続されている。平板電極ＰＬ６Ｃは、当該ビアＶＬ６Ｄを介して、誘電体層ＬＹ１０に設けられたキャパシタ電極ＰＣ３０に接続されている。平板電極ＰＬ６Ａ～ＰＬ６ＣおよびビアＶＬ６Ａ～ＶＬ６Ｄによって、図２におけるインダクタＬ２２が構成される。

　キャパシタ電極ＰＣ３０は、誘電体１１０を積層方向から平面視した場合に、誘電体層ＬＹ１２に設けられた接地電極ＰＧ１と部分的に重なるように配置されている。キャパシタ電極ＰＣ３０および接地電極ＰＧ１によって、図２におけるキャパシタＣ２３が構成される。

　また、キャパシタ電極ＰＣ２１は、ビアＶＬ４Ａによって、誘電体層ＬＹ５に設けられた、Ｚ軸周りに巻回された帯状の平板電極ＰＬ４Ａの一方端に接続されている。平板電極ＰＬ４Ａの他方端には、ビアＶＬ４Ｂによって、誘電体層ＬＹ６に設けられた帯状の平板電極ＰＬ４Ｂの一方端に接続されている。平板電極ＰＬ４Ｂは、略Ｌ字形状を有しており、他方端にはビアＶＬ４Ｃが接続されている。ビアＶＬ４Ｃは、誘電体層ＬＹ１２に設けられた平板電極ＰＡ３に接続されている。平板電極ＰＡ３は、ビアＶＧ２によって、誘電体１１０の下面１１２の誘電体層ＬＹ１３に配置された接地端子ＧＮＤに接続されている。平板電極ＰＬ４Ａ，ＰＬ４Ｂ，ＰＡ３およびビアＶＬ４Ａ～ＶＬ４Ｃ，ＶＧ２によって、図２におけるインダクタＬ２１が構成される。

　（製造ばらつきによる特性変動）
　近年では、使用される周波数帯域の増加によって、ハイバンド側の通過帯域とローバンド側の通過帯域とが近接した、バンドギャップの小さいダイプレクサが要求される場合がある。この場合、各バンドについて、通過帯域の近傍の非通過帯域における減衰の急峻性が必要とされる。たとえば、ハイバンド側が２．３ＧＨｚ帯であり、ローバンド側が２．２ＧＨｚの場合、各バンドについて２０ＭＨｚ程度の周波数余裕度が必要とされる。

　各バンドの周波数帯域幅および減衰量は、ダイプレクサを構成する各フィルタにおける共振周波数に大きく影響される。したがって、上記のような狭いバンドギャップの要求を安定的に実現するためには、共振周波数のばらつきを抑制することが重要となる。

　上記のようなフィルタ装置１００において、ハイバンド側のフィルタＦＬＴ２に含まれるインダクタＬ２１，Ｌ２２は、Ｚ軸方向を巻回軸とする平面コイルで構成されている。一方、ローバンド側のフィルタＦＬＴ１においては、インダクタＬ１１は平面コイルで構成され、インダクタＬ１２はビアと直線状の平板電極とで形成される縦型コイルで構成されている。

　ここで、ローバンド側のフィルタＦＬＴ１のように、平面コイルおよび縦型コイルの双方がインダクタとして用いられる場合、縦型コイルの巻回軸方向が平面コイル方向に向いていると、平面コイルと縦型コイルとの間に磁気結合が生じる。この場合、ビア形成時の加工精度あるいは誘電体の積層プレスの際の歪みなどにより、平面コイルと縦型コイルとの間の位置関係に設計値からの微小な位置ずれが生じると、２つのコイルの磁気結合が容易に変化してしまい、結果としてフィルタの共振周波数にもずれが生じてしまうことになる。そうすると、所望の通過帯域幅および減衰量が実現できなくなる可能性がある。

　そこで、本実施の形態１においては、インダクタとして平面コイルおよび縦型コイルが用いられるフィルタにおいて、平面コイルの巻回軸方向からフィルタを平面視した場合に、縦型コイルの巻回軸（すなわち、ビアと平板電極によって構成される仮想平面の法線方向）が平面コイルと交差しないように、２つのコイルを配置する。言い換えると、コイル間に磁気結合が発生しないように、２つのコイルを配置する。このような構成にすると、もともと２つのコイル間における磁気結合が弱い、あるいは、生じていないため、仮に製造上のばらつきによって平面コイルと縦型コイルとの位置関係にズレが生じた場合でも、磁気結合の変動が発生しにくくなる。したがって、製造ばらつきに起因した特性変動を抑制することができる。

　図６は、実施の形態１のフィルタ装置１００と比較例のフィルタ装置１００Ｘにおけるコイル配置について、縦型コイルの位置ずれによって生じるフィルタの共振周波数の変動を説明するための図である。図６においては、各フィルタ装置のローバンド側のフィルタの部分を誘電体１１０の積層方向（Ｚ軸方向）から平面視したときの各コイルの配置と、縦型コイルのビア位置を巻回軸方向に２０μｍずらした場合の共振周波数の変動量のシミュレーション値が示されている。なお、図６には、実施の形態１の変形例のフィルタ装置１００Ａの場合もあわせて記載されている。また、図６のコイル配置図においては、フィルタ装置のハイバンド側の構成は省略されている。

　実施の形態１のフィルタ装置１００においては、縦型コイルであるインダクタＬ１２が、平面コイルであるインダクタＬ１１に対して傾斜して配置されている。より具体的には、インダクタＬ１１，Ｌ１２の配列方向（すなわち、Ｙ軸方向）と、インダクタＬ１２を構成する平板電極ＰＬ２Ａの延在方向とのなす角をθとすると、０°＜θ≦４５°となるようにインダクタＬ１２が配置される。なお、変形例のフィルタ装置１００Ａは、縦型コイルであるインダクタＬ１２Ａの巻回方向がＸ軸方向となるようにインダクタＬ１２Ａが配置された場合、すなわちθ＝０°の場合の例である。一方、比較例のフィルタ装置１００Ｘにおいては、縦型コイルであるインダクタＬ１２Ｘの巻回軸がＹ軸方向になるように、インダクタＬ１２Ｘが配置されている。すなわち、比較例はθ＝９０°の場合の例である。

　なお、各例におけるコイル配置の図において、矢印ＡＲ１，ＡＲ２，ＡＲ３は、縦型コイルであるインダクタＬ１２，Ｌ１２Ａ，Ｌ１２Ｘの巻回軸の方向を示している。比較例のフィルタ装置１００Ｘにおいては、インダクタＬ１２Ｘにおいて平板電極の延在方向の中央から、当該延在方向に直交する方向（すなわち、巻回軸方向）に描いた仮想線ＣＬ３は、インダクタＬ１１と交差している。一方、フィルタ装置１００，１００Ａにおいては、インダクタＬ１２，Ｌ１２Ａの巻回軸方向に描いた仮想線ＣＬ１，ＣＬ２は、インダクタＬ１１の内面ＳＦ１、および、インダクタＬ１１の本体とは交差していない。なお、インダクタＬ１１の「内面」とは、コイル形状のインダクタＬ１１における空芯部側の面を示す。また、仮想線ＣＬ１，ＣＬ２，ＣＬ３の各々の延在方向は、各インダクタにおいて、直線状に延在する平板電極に接続される２つのビアの間の中央位置から、当該２つのビアを結ぶ方向に対して直交する方向である。

　このような構成において、縦型コイルの巻回軸方向（すなわち、矢印ＡＲ１，ＡＲ２，ＡＲ３の方向）に、ビア位置を２０μｍ移動させたときの共振周波数の変動量は、比較例のフィルタ装置１００Ｘでは１５ＭＨｚであるが、実施の形態１のフィルタ装置１００では３ＭＨｚ、変形例のフィルタ装置１００Ａでは５ＭＨｚまで低減されている。なお、変形例のフィルタ装置１００Ａにおいては、実施の形態１のフィルタ装置１００に比べて、インダクタＬ１１とインダクタＬ１２Ａとの間の距離が短いことから、磁気結合の度合いがフィルタ装置１００よりも大きいため、変動量への影響も大きくなったものと考えられる。

　次に図７および図８を用いて、実施の形態１および比較例のフィルタ装置における減衰特性について説明する。図７は、減衰特性の評価ポイントを説明するための図である。図８は、実施の形態１および比較例のフィルタ装置の製造ロット内における、上記評価ポイントの周波数のばらつき（標準偏差σ）を示した図である。なお、各ロットの個数は３０個である。

　図７において、実線ＬＮ１０はローバンド（ＬＢ）側のフィルタの挿入損失を示しており、破線ＬＮ１１はハイバンド（ＨＢ）側のフィルタの挿入損失を示している。評価ポイントとして、非通過帯域において挿入損失が３ｄＢとなる点を「ｆｃ」で示し、減衰極の位置を「ｆｒ」で示す。

　図８を参照して、ローバンド側については、実施の形態１のフィルタ装置１００におけるｆｃのばらつきは２．９ＭＨｚであり、ｆｒのばらつきは５．７ＭＨｚである。一方、比較例のフィルタ装置１００Ｘについては、ｆｃのばらつきは４．７ＭＨｚであり、ｆｒのばらつきは８．７ＭＨｚである。したがって、実施の形態１においては、比較例よりも、ｆｃのばらつきは３８％低減しており、ｆｒのばらつきは３４％低減している。

　また、ハイバンド側については、実施の形態１のフィルタ装置１００におけるｆｃのばらつきは２．８ＭＨｚであり、ｆｒのばらつきは４．９ＭＨｚである。一方、比較例のフィルタ装置１００Ｘについては、ｆｃのばらつきは４．６ＭＨｚであり、ｆｒのばらつきは５．１ＭＨｚである。したがって、ｆｃに関しては、実施の形態１は比較例よりも３８％低減しているが、ｆｒについては５％程度の低減となっている。基本的には、ハイバンド側のフィルタ特性に対する、ローバンド側の縦型コイルの位置ずれの影響はほとんどない。しかしながら、たとえばローバンド側のｆｃ，ｆｒ特性が高周波数側に変動した場合には、ハイバンド側の減衰量が劣化し、ハイバンド側の信号がローバンド側に漏洩する量が増加する。そうすると、ハイバンド側に流れる電流が減少し、ハイバンド側のｆｃが変動する。そのため、ローバンド側の特性ばらつきが抑制されたことに伴って、ハイバンド側のｆｃ特性のばらつきについても低減したものと考えられる。

　図９は、実施の形態１のフィルタ装置１００の減衰特性を示す図である。図９において、実線ＬＮ２０はローバンド側のフィルタＦＬＴ１の挿入損失を示しており、破線ＬＮ２１はハイバンド側のフィルタＦＬＴ２の挿入損失を示している。図９に示されているように、ローバンド側のフィルタＦＬＴ１においては、ハイバンド側よりも、減衰極における減衰量が大きく、かつ、急峻な減衰特性が実現されている。

　以上のように、インダクタとして平面コイルと縦型コイルを含むフィルタが備えられたフィルタ装置において、縦型コイルの巻回軸方向に描いた仮想線が、平面コイルの少なくとも内面と交差しないように配置することによって、縦型コイルの位置ずれに対する特性変動を低減することができる。したがって、製造上のばらつきに対するロバスト性を向上させることができる。

　なお、上記の説明においては、ローバンド側のフィルタＦＬＴ１に平面コイルと縦型コイルとが併用される場合について説明したが、ハイバンド側のフィルタＦＬＴ２に平面コイルと縦型コイルとが併用される場合も、本開示の特徴を適用することができる。

　本実施の形態１における「フィルタＦＬＴ１」および「フィルタＦＬＴ２」は、本開示における「第１フィルタ」および「第２フィルタ」にそれぞれ対応する。実施の形態１における「インダクタＬ１１」および「インダクタＬ１２」は、本開示における「第１インダクタ」および「第２インダクタ」にそれぞれ対応する。実施の形態１における「平板電極ＰＬ２Ａ，ＰＬ２Ｂ」は、本開示における「第１平板電極」に対応する。本実施の形態１における「平面コイル」および「縦型コイル」は、本開示における「第１型コイル」および「第２型コイル」にそれぞれ対応する。

　［実施の形態２］
　実施の形態１においては、ダイプレクサのローバンド側のフィルタに２つのインダクタが含まれる場合の、インダクタ配置について説明した。実施の形態２においてはローバンド側のフィルタに３つのインダクタが含まれる場合について説明する。

　図１０は、実施の形態２に係るフィルタ装置１００Ｂの等価回路図である。フィルタ装置１００Ｂにおいては、図２に示した実施の形態１のフィルタ装置１００におけるローバンド側のフィルタＦＬＴ１が、フィルタＦＬＴ１Ａに置き換わった構成となっている。フィルタＦＬＴ１Ａは、実施の形態１のフィルタＦＬＴ１の構成に加えて、インダクタＬ１３およびキャパシタＣ１３をさらに備えている。なお、図１０のフィルタ装置１００Ｂにおいて、図２のフィルタ装置１００と重複する要素の説明は繰り返さない。

　図１０を参照して、フィルタＦＬＴ１Ａにおいては、フィルタＦＬＴ１におけるインダクタＬ１１とインダクタＬ１２との間にインダクタＬ１３が直列に接続されている。そして、インダクタＬ１２とインダクタＬ１３との間の接続ノードと接地端子ＧＮＤとの間に、キャパシタＣ１３が配置されている。

　このように、３つのインダクタを含む構成においても、実施の形態１での説明と同様に、製造上のばらつきによる特性の変動を抑制するためには、各インダクタ間における磁気結合を抑制することが必要となる。そのため、フィルタＦＬＴ１Ａにおいては、３つのインダクタのうち、インダクタＬ１２，Ｌ１３を縦型コイルで形成するとともに、インダクタＬ１１を平面コイルで形成する。そして、フィルタ装置を平面視した場合に、縦型コイルであるインダクタＬ１２，Ｌ１３の巻回軸が、平面コイルであるインダクタＬ１１の内面と交差しないように各インダクタが配置される。さらに、インダクタＬ１２，Ｌ１３の各々の巻回軸が、他方のインダクタと交差しないように、インダクタＬ１２，Ｌ１３が配置される。

　フィルタＦＬＴ１Ａにおけるインダクタをこのような配置とすることによって、製造ばらつきが生じた場合でも、フィルタＦＬＴ１Ａのフィルタ特性の変動を抑制することができる。

　以下、図１１～図１３に、実施の形態２に係るフィルタ装置に含まれるローバンド側のフィルタＦＬＴ１Ａにおけるインダクタの配置例について説明する。

　（第１例）
　図１１は、実施の形態２の第１例に係るフィルタ装置１００ＢのフィルタＦＬＴ１Ａにおけるコイル配置の平面図である。図１１においては、誘電体１１０におけるフィルタＦＬＴ１Ａの領域は長方形であり、当該領域の長辺のＹ軸方向に沿って、３つのインダクタが、インダクタＬ１２，Ｌ１１，Ｌ１３の順に配置されている。インダクタＬ１１は平面コイルであり、インダクタＬ１２，Ｌ１３は縦型コイルである。

　インダクタＬ１２は、実施の形態１におけるフィルタＦＬＴ１と同様に、インダクタの配列方向（Ｙ軸方向）に対して０°≦θ≦４５°となるように配置されている。そして、インダクタＬ１１の巻回方向（矢印ＡＲ１０）に描いた仮想線ＣＬ１は、インダクタＬ１１の内面ＳＦ１および本体、ならびに、インダクタＬ１３とは交差していない。

　インダクタＬ１３についても、インダクタＬ１２と同様に、インダクタの配列方向に対して０°≦θ≦４５°となるように配置されている。そして、インダクタＬ１３の巻回方向（矢印ＡＲ１１）に描いた仮想線ＣＬ４は、インダクタＬ１１の内面ＳＦ１および本体、ならびに、インダクタＬ１１とは交差していない。

　このように、フィルタが、インダクタとして２つの縦型コイルと１つの平面コイルを含む場合においても、縦型コイルの巻回軸の方向が平面コイルと交差しないようにすることによって、縦型コイルの位置ずれに対するロバスト性を高めることができる。

　（第２例）
　図１２は、実施の形態２の第２例に係るフィルタ装置１００Ｂ１のフィルタＦＬＴ１Ａにおけるコイル配置の平面図である。フィルタ装置１００Ｂ１においても、図１１のフィルタ装置１００Ｂの場合と同様に、誘電体１１０におけるフィルタＦＬＴ１Ａの領域は長方形であり、当該領域の長辺のＹ軸方向に沿って、３つのインダクタが、インダクタＬ１２，Ｌ１１，Ｌ１３Ａの順に配置されている。インダクタＬ１１は平面コイルであり、インダクタＬ１２，Ｌ１３Ａは縦型コイルである。

　フィルタ装置１００Ｂ１においては、インダクタＬ１１，Ｌ１２は図１１と同様に配置されている。インダクタＬ１３Ａは、図１１におけるインダクタＬ１３を、誘電体１１０の法線（Ｚ軸）のまわりに９０°回転した位置に配置されている。

　この場合においても、インダクタＬ１３Ａの巻回方向（矢印ＡＲ１２）に描いた仮想線ＣＬ４Ａは、インダクタＬ１１の内面ＳＦ１および本体、ならびに、インダクタＬ１１とは交差していない。また、インダクタＬ１１の巻回方向（矢印ＡＲ１０）に描いた仮想線ＣＬ１は、インダクタＬ１１の内面ＳＦ１および本体、ならびに、インダクタＬ１３Ａとは交差していない。

　第２例のようなコイル配置のフィルタ装置１００Ｂ１においても、縦型コイルの巻回軸の方向が平面コイルと交差しないようにすることによって、縦型コイルの位置ずれに対するロバスト性を高めることができる。

　（第３例）
　図１３は、実施の形態２の第３例に係るフィルタ装置１００Ｂ２のフィルタＦＬＴ１Ａにおけるコイル配置の平面図である。フィルタ装置１００Ｂ２において、誘電体１１０におけるフィルタＦＬＴ１Ａの領域は略Ｌ字形状を有しており、インダクタＬ１３Ｂは、インダクタＬ１１に対して、インダクタＬ１２とインダクタＬ１１の配列方向（Ｙ軸方向）に直交する方向（Ｘ軸方向）に配置されている。

　そして、インダクタＬ１３Ｂの巻回方向（矢印ＡＲ１３）に描いた仮想線ＣＬ４Ｂは、インダクタＬ１１の内面ＳＦ１および本体、ならびに、インダクタＬ１２とは交差していない。また、インダクタＬ１２の巻回方向（矢印ＡＲ１０）に描いた仮想線ＣＬ１は、インダクタＬ１１の内面ＳＦ１および本体、ならびに、インダクタＬ１３Ｂとは交差していない。

　第３例のようなコイル配置のフィルタ装置１００Ｂ２においても、縦型コイルの巻回軸の方向が平面コイルと交差しないようにすることによって、縦型コイルの位置ずれに対するロバスト性を高めることができる。

　なお、図１３の例においては、インダクタＬ１２の仮想線ＣＬ１がインダクタＬ１３Ｂと交差しない構成であったが、インダクタＬ１３Ｂの仮想線ＣＬ４ＢがインダクタＬ１１と重なっていなければ、仮想線ＣＬ１がインダクタＬ１３Ｂと交差していてもよい。この場合、特性ばらつきの効果はやや減少するものの、平面コイルと縦型コイルとの磁気結合は抑制されることから、一定程度のばらつき低減の効果を得ることができる。

　なお、実施の形態２における「インダクタＬ１３，Ｌ１３Ｃ，Ｌ１３Ｄ」の各々は、本開示における「第３インダクタ」に対応する。

　今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　１０　通信装置、２０　高周波フロントエンド回路、３０　ＲＦＩＣ、１００，１００Ａ，１００Ｂ，１００Ｂ１，１００Ｂ２，１００Ｘ　フィルタ装置、１１０　誘電体、１１１　上面、１１２　下面、ＡＮＴ　アンテナ装置、Ｃ１１～Ｃ１３，Ｃ２１～Ｃ２３　キャパシタ、ＤＭ　方向性マーク、ＦＬＴ１，ＦＬＴ１Ａ，ＦＬＴ２　フィルタ、ＧＮＤ　接地端子、ＩＮ　入力端子、Ｖ１，Ｖ２，ＶＡ１，ＶＡ２，ＶＣ１，ＶＣ２，ＶＧ１，ＶＧ２，ＶＬ１，ＶＬ１Ａ，ＶＬ１Ｂ，ＶＬ２Ａ，ＶＬ２Ｂ，ＶＬ３，ＶＬ４Ａ～ＶＬ４Ｃ，ＶＬ５，ＶＬ５Ｂ，ＶＬ６Ａ～ＶＬ６Ｄ　ビア、Ｌ１１，Ｌ１２，Ｌ１２Ａ，Ｌ１２Ｘ，Ｌ１３，Ｌ１３Ａ～Ｌ１３Ｄ，Ｌ２１，Ｌ２２　インダクタ、ＬＮＡ１，ＬＮＡ２　増幅回路、ＬＹ１～ＬＹ１３　誘電体層、ＯＵＴ１，ＯＵＴ２　出力端子、ＰＡ１～ＰＡ４，ＰＬ１，ＰＬ１Ａ，ＰＬ１Ｂ，ＰＬ２Ａ，ＰＬ２Ｂ，ＰＬ４Ａ，ＰＬ４Ｂ，ＰＬ５Ａ，ＰＬ６Ａ～ＰＬ６Ｃ　平板電極、ＰＢ１　分岐点、ＰＣ１０～ＰＣ１３，ＰＣ２０～ＰＣ２２，ＰＣ３０　キャパシタ電極、ＰＧ１　接地電極、ＳＦ１　内面、Ｔ１　第１端子、Ｔ２　第２端子、ＴＡ　アンテナ端子。

Claims (15)

1. 　主面を有する誘電体と、
   　前記誘電体に配置された第１フィルタとを備え、
   　前記第１フィルタは、前記誘電体内に配置された第１インダクタおよび第２インダクタを含み、
   　前記第１インダクタは、前記誘電体の前記主面の法線方向を巻回軸とする第１型コイルであり、
   　前記第２インダクタは、前記誘電体に設けられ直線状に延在する第１平板電極と、前記第１平板電極に接続され前記誘電体の前記法線方向に延在するビアとを含む第２型コイルであり、
   　前記誘電体の前記法線方向から平面視した場合に、前記第２インダクタにおいて前記第１平板電極の延在方向の中央から、当該延在方向に直交する方向に描いた第１仮想線は、前記第１型コイルの内面と交差しない、フィルタ装置。
2. 　前記誘電体の前記法線方向から平面視した場合に、前記第１仮想線は、前記第１インダクタと交差しない、請求項１に記載のフィルタ装置。
3. 　前記誘電体の前記法線方向から平面視した場合に、
   　　前記第１インダクタおよび前記第２インダクタは、第１方向に隣接して配置されており、
   　　前記第１平板電極の延在方向は、前記誘電体において前記第１方向に対して傾斜して配置される、請求項１または２に記載のフィルタ装置。
4. 　前記第１平板電極の延在方向は、前記第１方向に対して０°以上４５°以下である、請求項３に記載のフィルタ装置。
5. 　前記第１インダクタの線路長は、前記第２インダクタの線路長よりも長い、請求項１～４のいずれか１項に記載のフィルタ装置。
6. 　前記第２インダクタの巻回数は、１ターン以下である、請求項１～５のいずれか１項に記載のフィルタ装置。
7. 　前記第１フィルタは、前記誘電体に配置された入力端子および出力端子をさらに備え、
   　前記第１フィルタにおいて、前記入力端子から前記出力端子に向かう信号経路に沿って、前記第１インダクタおよび前記第２インダクタの順に配置されている、請求項１～６のいずれか１項に記載のフィルタ装置。
8. 　前記第１フィルタは、前記誘電体内に配置された第３インダクタをさらに備え、
   　前記第３インダクタは、前記誘電体に設けられ直線状に延在する第２平板電極と、前記第２平板電極に接続され前記誘電体の前記法線方向に延在するビアとを含む前記第２型コイルであり、
   　前記誘電体の前記法線方向から平面視した場合に、前記第３インダクタにおいて前記第２平板電極の延在方向の中央から、当該延在方向に直交する方向に描いた第２仮想線は、前記第１型コイルの内面と交差しない、請求項１～６のいずれか１項に記載のフィルタ装置。
9. 　前記第１仮想線は、前記第３インダクタと交差しない、請求項８に記載のフィルタ装置。
10. 　前記第１フィルタは、前記誘電体に配置された入力端子および出力端子をさらに備え、
    　前記第１フィルタにおいて、前記入力端子から前記出力端子に向かう信号経路に沿って、前記第２インダクタ、前記第１インダクタ、および前記第３インダクタの順に配置されている、請求項８または９に記載のフィルタ装置。
11. 　前記第１フィルタは、ローパスフィルタまたはバンドパスフィルタである、請求項１～１０のいずれか１項に記載のフィルタ装置。
12. 　前記フィルタ装置は、前記誘電体に配置された第２フィルタをさらに備え、
    　前記第２フィルタにおける通過帯域の周波数は、前記第１フィルタにおける通過帯域の周波数よりも高い、請求項１～１１のいずれか１項に記載のフィルタ装置。
13. 　前記第２フィルタは、ハイパスフィルタまたはバンドパスフィルタである、請求項１２に記載のフィルタ装置。
14. 　主面を有する誘電体と、
    　前記誘電体に配置され、第１通過帯域を有する第１フィルタと、
    　前記誘電体に配置され、前記第１通過帯域よりも高い周波数の第２通過帯域を有する第２フィルタとを備え、
    　前記第１フィルタは、前記誘電体内に配置された第１インダクタおよび第２インダクタを含み、
    　前記第１インダクタは、前記誘電体の前記主面の法線方向を巻回軸とする第１型コイルであり、
    　前記第２インダクタは、前記誘電体に設けられ直線状に延在する第１平板電極と、前記第１平板電極に接続され前記誘電体の法線方向に延在するビアとを含む第２型コイルであり、
    　前記誘電体の前記法線方向から平面視した場合に、前記第２インダクタにおいて前記第１平板電極の延在方向の中央から、当該延在方向に直交する方向に描いた仮想線は、前記第１型コイルの内面と交差しない、フィルタ装置。
15. 　請求項１～１４のいずれか１項に記載のフィルタ装置を備えた、高周波フロントエンド回路。

Images