JP2022077784A - フィルタ装置およびそれを搭載した高周波フロントエンド回路 - Google Patents

Abstract

【課題】ダイプレクサにおいて、ローバンド側フィルタの特性の低下を抑制しつつ、ハイバンド側フィルタにおける高周波数側の減衰特性を向上させる。【解決手段】フィルタ装置１００は、複数の誘電体層が積層された積層体１１０と、アンテナ端子ＴＡと、第１端子Ｔ１および第２端子Ｔ２と、フィルタＦＬＴ１およびフィルタＦＬＴ２とを備える。フィルタＦＬＴ１は、アンテナ端子ＴＡと第１端子Ｔ１との間に接続され、第１通過帯域を有する。フィルタＦＬＴ２は、アンテナ端子ＴＡと第２端子Ｔ２との間に接続され、第１通過帯域とは異なる第２通過帯域を有する。フィルタＦＬＴ２は、互いに磁気結合する複数のＬＣ並列共振器ＲＣ１～ＲＣ３と、第２端子Ｔ２に接続されたインダクタＬ２５とを含む。インダクタＬ２５は、複数のＬＣ並列共振器のうち、第２端子Ｔ２に最も近い共振器ＲＣ３に含まれるインダクタＬ２４と磁気結合している。【選択図】図２

Description

本開示は、フィルタ装置およびそれを搭載した高周波フロントエンド回路に関し、より特定的には、２つのＬＣフィルタを含むダイプレクサにおける減衰特性を向上させるための技術に関する。

国際公開第２０１６／１５２２０６号（特許文献１）には、複数の絶縁体層が積層された積層体に、互いに異なる通過帯域を有する２つのフィルタ回路が形成されたダイプレクサが開示されている。国際公開第２０１６／１５２２０６号（特許文献１）に開示されたダイプレクサにおいては、ハイバンド側のフィルタ回路には２つのループインダクタ（第１ループインダクタ，第２ループインダクタ）が含まれており、第１ループインダクタの第１ループ面は、第２ループインダクタの第２ループ面からはみだした状態で、当該第２ループ面に対向するように配置されている。このような構成によって、積層体内において、導体の引き回しが複雑になることを抑制することができる。

国際公開第２０１６／１５２２０６号

上述のようなダイプレクサは、たとえば、携帯電話、スマートフォンあるいはタブレットなどの携帯端末や、通信機能を備えたパーソナルコンピュータなどの通信装置に用いられる。

近年、Ｗｉ－Ｆｉおよび第５世代移動通信システム（５Ｇ）の通信規格などにおいて、上記のような通信装置に用いる電波の高周波数化および広帯域化が進められている。これに伴って、ダイプレクサなどのフィルタ装置においては、通過帯域の周波数の２倍波あるいは３倍波などの、より高い周波数帯域の信号に対しても高い減衰特性が必要とされている。

ダイプレクサのように、異なる通過帯域を有する複数のフィルタ回路を含む場合に、特定の通過帯域のフィルタ回路（たとえば、ハイバンド側のフィルタ回路）における高周波数側の減衰特性を改善すると、かえって他の通過帯域（たとえば、ローバンド側）のフィルタ回路の特性に影響が及ぶ場合があった。

本開示は、このような課題を解決するためになされたものであって、その目的は、複数のフィルタを含む積層ＬＣフィルタ装置において、他の通過帯域のフィルタの特性の低下を抑制しつつ、特定の通過帯域のフィルタにおける高周波数側の減衰特性を向上させることである。

本開示のフィルタ装置は、複数の誘電体層が積層された積層体と、積層体に形成された共通端子、第１端子および第２端子と、第１ＬＣフィルタおよび第２ＬＣフィルタとを備える。第１ＬＣフィルタは、共通端子と第１端子との間に接続され、第１通過帯域を有する。第２ＬＣフィルタは、共通端子と第２端子との間に接続され、第１通過帯域とは異なる第２通過帯域を有する。第２ＬＣフィルタは、互いに磁気結合する複数のＬＣ並列共振器と、第２端子に接続された第１インダクタとを含む。第１インダクタは、複数のＬＣ並列共振器のうち、第２端子に最も近い共振器に含まれる第２インダクタと磁気結合している。

本開示によるフィルタ装置においては、互いに異なる通過帯域を有する２つのＬＣフィルタを備えたフィルタ装置（ダイプレクサ）において、第２ＬＣフィルタの第２端子に接続された第１インダクタが、第２端子に最も近いＬＣ並列共振器に含まれる第２インダクタと磁気結合する構成を有している。これによって、第２ＬＣフィルタの通過帯域よりも高周波数側に減衰極を追加することができるので、第１ＬＣフィルタの特性の低下を抑制しつつ、第２ＬＣフィルタにおける高周波数側の減衰特性を向上させることができる。

実施の形態のフィルタ装置が適用される高周波フロントエンド回路を有する通信装置のブロック図である。 実施の形態のフィルタ装置の等価回路図である。 図２のフィルタ装置の外形斜視図である。 図２のフィルタ装置の内部を示す斜視図である。 図２のフィルタ装置の積層構造の一例を示す分解斜視図の第１図である。 図２のフィルタ装置の積層構造の一例を示す分解斜視図の第２図である。 比較例のフィルタ装置の等価回路図である。 実施の形態および比較例のフィルタ装置における通過特性を説明するための図である。

以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

（通信装置の基本構成）
図１は、実施の形態に従うフィルタ装置１００が適用された高周波フロントエンド回路２０を含む通信装置１０のブロック図である。高周波フロントエンド回路２０は、アンテナ装置ＡＮＴで受信された高周波信号を、予め定められた複数の周波数帯域に分波して後続の処理回路へ伝達する。高周波フロントエンド回路２０は、たとえば、携帯電話、スマートフォンあるいはタブレットなどの携帯端末や、通信機能を備えたパーソナルコンピュータなどの通信装置に用いられる。

図１を参照して、通信装置１０は、フィルタ装置１００を含む高周波フロントエンド回路２０と、ＲＦ信号処理回路（以下、「ＲＦＩＣ」とも称する。）３０とを含む。図１に示される高周波フロントエンド回路２０は、受信系フロントエンド回路である。高周波フロントエンド回路２０は、フィルタ装置１００と、増幅回路ＬＮＡ１，ＬＮＡ２とを含む。

フィルタ装置１００は、互いに異なる周波数範囲を通過帯域とするフィルタＦＬＴ１（第１フィルタ）およびフィルタＦＬＴ２（第２フィルタ）を含むダイプレクサである。以降の説明においては、フィルタ装置１００を「ダイプレクサ」と称する場合がある。

フィルタＦＬＴ１は、共通端子であるアンテナ端子ＴＡと、第１端子Ｔ１との間に接続される。フィルタＦＬＴ１は、ローバンド（ＬＢ）群の周波数範囲を通過帯域とし、ハイバンド（ＨＢ）群の周波数範囲を非通過帯域とするローパスフィルタである。フィルタＦＬＴ２は、アンテナ端子ＴＡと第２端子Ｔ２との間に接続される。フィルタＦＬＴ２は、ハイバンド群の周波数範囲を通過帯域とし、ローバンド群の周波数範囲を非通過帯域とするハイパスフィルタである。なお、フィルタＦＬＴ１およびフィルタＦＬＴ２は、バンドパスフィルタとして形成されてもよい。

フィルタＦＬＴ１，ＦＬＴ２の各々は、アンテナ装置ＡＮＴで受信した高周波信号のうち、各フィルタの通過帯域に対応する高周波信号のみを通過させる。これにより、アンテナ装置ＡＮＴからの受信信号を予め定められた複数の周波数帯域の信号に分波する。

増幅回路ＬＮＡ１，ＬＮＡ２の各々は、いわゆる低雑音増幅器である。増幅回路ＬＮＡ１，ＬＮＡ２は、対応するフィルタを通過した高周波信号を低雑音で増幅し、ＲＦＩＣ３０へ伝達する。

ＲＦＩＣ３０は、アンテナ装置ＡＮＴで送受信された高周波信号を処理するＲＦ信号処理回路である。具体的には、ＲＦＩＣ３０は、アンテナ装置ＡＮＴから高周波フロントエンド回路２０の受信側信号経路を介して入力された高周波信号を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をベースバンド信号処理回路（図示せず）へ出力する。

図１のように高周波フロントエンド回路２０が受信回路として用いられる場合、フィルタ装置１００においては、アンテナ端子ＴＡが入力端子ＩＮとなり、第１端子Ｔ１および第２端子Ｔ２がそれぞれ第１出力端子ＯＵＴ１および第２出力端子ＯＵＴ２となる。一方で、高周波フロントエンド回路は送信回路としても用いることができる。この場合には、フィルタ装置１００の第１端子Ｔ１および第２端子Ｔ２の各々が入力端子となり、アンテナ端子ＴＡが共通の出力端子となる。その場合、増幅回路に含まれる増幅器としてパワーアンプが用いられる。

（フィルタ装置の構成）
図２は、図１におけるフィルタ装置（ダイプレクサ）１００の一例の等価回路を示す図である。図１で説明したように、フィルタＦＬＴ１はアンテナ端子ＴＡと第１端子Ｔ１との間に接続されている。また、フィルタＦＬＴ２はアンテナ端子ＴＡと第２端子Ｔ２との間に接続されている。

フィルタＦＬＴ１は、直列腕回路を形成するインダクタＬ１１，Ｌ１２およびキャパシタＣ１２，Ｃ１３，Ｃ１５と、並列腕回路を形成するインダクタＬ１３およびキャパシタＣ１１，Ｃ１４とを含む。インダクタＬ１１の一方端はアンテナ端子ＴＡに接続され、他方端はインダクタＬ１２の一方端に接続される。インダクタＬ１２の他方端は、キャパシタＣ１３の一方端に接続される。キャパシタＣ１３の他方端と第１端子Ｔ１との間に、キャパシタＣ１５が接続される。すなわち、アンテナ端子ＴＡと第１端子Ｔ１との間に、インダクタＬ１１、インダクタＬ１２、キャパシタＣ１３およびキャパシタＣ１５が、この順で直列に接続される。キャパシタＣ１２は、インダクタＬ１２に並列に接続される。

並列腕回路のキャパシタＣ１１は、インダクタＬ１１とインダクタＬ１２との間の接続ノードと、接地端子ＧＮＤとの間に接続される。キャパシタＣ１４は、直列腕回路のキャパシタＣ１３とキャパシタＣ１４との接続ノードに接続される。インダクタＬ１３は、キャパシタＣ１４と接地端子ＧＮＤとの間に接続される。フィルタＦＬＴ１は、これらの構成によって、バンドパスフィルタとして機能する。

フィルタＦＬＴ２は、直列腕回路を形成するインダクタＬ２５およびキャパシタＣ２１，Ｃ２５～Ｃ２７と、並列腕回路を形成するインダクタＬ２１～Ｌ２４およびキャパシタＣ２２～Ｃ２４とを含む。キャパシタＣ２１の一方端はアンテナ端子ＴＡに接続され、他方端はキャパシタＣ２５の一方端に接続される。キャパシタＣ２５の他方端は、キャパシタＣ２６の一方端に接続される。キャパシタＣ２６と第２端子Ｔ２との間にインダクタＬ２５が接続される。すなわち、アンテナ端子ＴＡと第２端子Ｔ２との間に、キャパシタＣ２１、キャパシタＣ２５、キャパシタＣ２６およびインダクタＬ２５が、この順で直列に接続される。キャパシタＣ２７は、直列接続されたキャパシタＣ２５，Ｃ２６に並列に接続される。

キャパシタＣ２１とキャパシタＣ２５との間の接続ノードに、インダクタＬ２２およびキャパシタＣ２２が並列接続されることによって形成されたＬＣ並列共振器ＲＣ１が接続される。共振器ＲＣ１と接地端子ＧＮＤとの間にインダクタＬ２１が接続される。

キャパシタＣ２５とキャパシタＣ２６との間の接続ノードと、インダクタＬ２２との間に、インダクタＬ２３およびキャパシタＣ２３が並列接続されることによって形成されたＬＣ並列共振器ＲＣ２が接続される。また、キャパシタＣ２６とインダクタＬ２５との間の接続ノードと、インダクタＬ２２との間に、インダクタＬ２４およびキャパシタＣ２４が並列接続されることによって形成されたＬＣ並列共振器ＲＣ３が接続される。

ＬＣ並列共振器ＲＣ１～ＲＣ３は、互いに磁気結合している。また、第２端子Ｔ２に最も近い共振器ＲＣ３に含まれるインダクタＬ２４は、インダクタＬ２５と磁気結合している。このような、共振器間の磁気結合および共振器とインダクタとの間の磁気結合によって、通過帯域よりも高周波数側および低周波数側に減衰極が形成されるので、フィルタＦＬＴ２はバンドパスフィルタとして機能する。

実施の形態のフィルタ装置１００の例においては、フィルタＦＬＴ１の通過帯域は２．４ＧＨｚ～２．５ＧＨｚ付近に設定されており、フィルタＦＬＴ２の通過帯域は５．１５ＧＨｚ～７．１３ＧＨｚ付近に設定されている。したがって、フィルタ装置１００においては、フィルタＦＬＴ１がローパスフィルタとして機能し、フィルタＦＬＴ２がハイパスフィルタとして機能する。

次に、図３～図６を用いて、フィルタ装置１００の詳細な構成について説明する。図３は、フィルタ装置１００の外形斜視図である。図４は図２のフィルタ装置１００の内部を示す斜視図であり、図５および図６はフィルタ装置１００の積層構造の一例を示す分解斜視図である。

フィルタ装置１００は、複数の誘電体層ＬＹ１～ＬＹ１８を積層方向に積層することによって形成された、直方体または略直方体の積層体１１０を備えている。積層体１１０の各誘電体層は、たとえば低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）などのセラミック、あるいは樹脂により形成されている。積層体１１０の内部において、各誘電体層に形成された複数の電極、および、誘電体層間に形成された複数のビアによって、フィルタＦＬＴ１，ＦＬＴ２を構成するためのインダクタおよびキャパシタが形成される。なお、図４～図６においては、積層体１１０の誘電体は省略してあり、内部に形成される配線パターン、ビアおよび端子の導電体のみが示されている。また、図５は積層体１１０の側面１１３側から見た分解斜視図であり、図６は積層体１１０の側面１１４側から見た分解斜視図である。

本明細書において「ビア」とは、異なる誘電体層に形成された電極を接続するために、誘電体層中に形成される導体を示す。ビアは、たとえば、導電ペースト、めっき、および／または金属ピンなどによって形成される。また、以下の説明においては、積層体１１０の積層方向を「Ｚ軸方向」とし、Ｚ軸方向に垂直であって積層体１１０の長辺に沿った方向を「Ｘ軸方向」とし、積層体１１０の短辺に沿った方向を「Ｙ軸方向」とする。また、以下では、各図におけるＺ軸の正方向を上側、負方向を下側と称する場合がある。

積層体１１０の上面１１１（第１層ＬＹ１）には、フィルタ装置１００の方向を特定するための方向性マークＤＭが配置されている。図３に示されるように、積層体１１０の外表面には、当該フィルタ装置１００と外部機器とを接続するための外部端子（アンテナ端子ＴＡ、第１端子Ｔ１、第２端子Ｔ２および接地端子ＧＮＤ）が配置されている。具体的には、積層体１１０において、上面１１１からＹ軸の負方向の側面１１３を通って下面１１２へ至る経路、および、上面１１１からＹ軸の正方向の側面１１４を通って下面１１２へ至る経路に、各外部端子が略Ｃ字形状に形成されている。側面１１３には、第１端子Ｔ１、第２端子Ｔ２および接地端子ＧＮＤの側面電極が配置されている。また、側面１１４には、アンテナ端子ＴＡおよび接地端子ＧＮＤの側面電極が配置されている。なお、基本的には、各外部端子は、下面１１２に形成された電極によって実装基板などに実装される。

図４においては、概略的には、積層体１１０の右側（Ｘ軸の正方向）部分にローバンド側のフィルタＦＬＴ１が形成され、左側（Ｘ軸の負方向）部分にハイバンド側のフィルタＦＬＴ２が形成されている。

まず、ローパスフィルタであるフィルタＦＬＴ１の詳細について説明する。アンテナ端子ＴＡにおける下面１１２（第１８層ＬＹ１８）に形成された電極は、側面１１３に形成された電極によって、第２層ＬＹ２に形成された帯状の平板電極ＰＬ１の一方端に接続されている。平板電極ＰＬ１は、積層体１１０の積層方向の軸（Ｚ軸）周りに巻回された平面コイルを形成している。平板電極ＰＬ１の他方端にはビアＶＬ１が接続されている。平板電極ＰＬ１は、ビアＶＬ１を介して第３層ＬＹ３に形成された帯状の平板電極ＰＬ１Ａの一方端に接続されている。平板電極ＰＬ１Ａも、Ｚ軸周りに巻回された平面コイルを形成している。平板電極ＰＬ１Ａの他方端には、ビアＶＬ１Ａが接続されている。平板電極ＰＬ１Ａは、当該ビアＶＬ１Ａを介して、第４層ＬＹ４に形成された略Ｕ字形状の平板電極ＰＬ１Ｂの一方端に接続されている。平板電極ＰＬ１～ＰＬ１Ｂ、およびビアＶＬ１，ＶＬ１Ａによって、図２におけるインダクタＬ１１が形成される。

平板電極ＰＬ１Ｂの他方端にはビアＶＬ１Ｂが接続されている。平板電極ＰＬ１Ｂは、ビアＶＬ１Ｂを介して、第１５層ＬＹ１５に形成されたキャパシタ電極ＰＣ３に接続される。キャパシタ電極ＰＣ３は、積層体１１０を積層方向から平面視した場合に、第１７層ＬＹ１７に形成された平板電極ＰＧ１と重なるように配置されている。平板電極ＰＧ１は、ビアＶＧ１，ＶＧ２によって、下面１１２（第１８層ＬＹ１８）の接地端子ＧＮＤに接続される。また、平板電極ＰＧ１は、側面１１３，１１４に形成された接地端子ＧＮＤの電極にも接続される。キャパシタ電極ＰＣ３と平板電極ＰＧ１とによって、図２におけるキャパシタＣ１１が形成される。

第４層ＬＹ４の形成された平板電極ＰＬ１Ｂには、同じく第４層ＬＹ４に形成された帯状の平板電極ＰＬ２も接続される。平板電極ＰＬ２は略Ｃ字形状を有しており、端部にはビアＶＬ２が接続される。平板電極ＰＬ２は、ビアＶＬ２を介して第３層に形成された帯状の平板電極ＰＬ２Ａの一方端に接続される。平板電極ＰＬ２Ａは、略Ｃ字形状を有しており、他方端にはビアＶＬ２Ａが接続される。平板電極ＰＬ２Ａは、ビアＶＬ２Ａを介して、第２層ＬＹ２に形成された帯状の平板電極ＰＬ２Ｂの一方端に接続される。

平板電極ＰＬ２Ｂは、略Ｃ字形状を有している。平板電極ＰＬ２Ｂの他方端には、ビアＶＬ２Ｂが接続されている。ビアＶＬ２Ｂは、第５層ＬＹ５でオフセットして、第１３層ＬＹ１３に形成されたキャパシタ電極ＰＣ８に接続されている。平板電極ＰＬ２～ＰＬ２ＢおよびビアＶＬ２～ＶＬ２Ｂによって、図２におけるインダクタＬ１２が形成される。

第１３層ＬＹ１３に形成されたキャパシタ電極ＰＣ８は、積層体１１０をＺ軸方向から平面視した場合に、第１２層ＬＹ１２に形成されたキャパシタ電極ＰＣ１０および第１５層ＬＹ１５に形成されたキャパシタ電極ＰＣ３，ＰＣ４と部分的に重なるように配置されている。キャパシタ電極ＰＣ４およびキャパシタ電極ＰＣ１０は、ビアＶＢ１によって互いに接続されている。キャパシタ電極ＰＣ３とキャパシタ電極ＰＣ８とによって、図２におけるキャパシタＣ１２が形成される。また、キャパシタ電極ＰＣ８とキャパシタ電極ＰＣ４、ＰＣ１０とによって、図２におけるキャパシタＣ１３が形成される。

キャパシタ電極ＰＣ４，ＰＣ１０は、ビアＶＢ１を介して、第１０層ＬＹ１０に形成されたキャパシタ電極ＰＣ１４および第１７層ＬＹ１７に形成されたキャパシタ電極ＰＣ１とも接続されている。キャパシタ電極ＰＣ１，ＰＣ４は、積層体１１０をＺ軸方向から平面視した場合に、第１６層ＬＹ１６に形成されたキャパシタ電極ＰＣ２と部分的に重なるように配置されている。キャパシタ電極ＰＣ２は、積層体１１０の側面１１３の第１端子Ｔ１に接続されている。キャパシタ電極ＰＣ２とキャパシタ電極ＰＣ１，ＰＣ４とによって、図２におけるキャパシタＣ１５が形成される。

キャパシタ電極ＰＣ１０は、積層体１１０をＺ軸方向から平面視した場合に、第１１層ＬＹ１１に形成されたキャパシタ電極ＰＣ１１とも部分的に重なるように配置されている。また、キャパシタ電極ＰＣ１４は、積層体１１０をＺ軸方向から平面視した場合に、第１１層ＬＹ１１に形成されたキャパシタ電極ＰＣ１１および第９層ＬＹ９に形成されたキャパシタ電極ＰＣ１６と部分的に重なるように配置されている。キャパシタ電極ＰＣ１１およびキャパシタ電極ＰＣ１４は、ビアＶＢ２によって互いに接続されている。キャパシタ電極ＰＣ１０，ＰＣ１４と、キャパシタ電極ＰＣ１１、ＰＣ１６とによって、図２におけるキャパシタＣ１４が形成される。

ビアＶＢ２は、さらに第８層ＬＹ８に形成された帯状の平板電極ＰＬ３の一方端にも接続されている。平板電極ＰＬ３は、略Ｃ字形状を有している。平板電極ＰＬ３の他方端には、ビアＶＬ３が接続されている。平板電極ＰＬ３は、ビアＶＬ３を介して、第７層ＬＹ７に形成された帯状の平板電極ＰＬ３Ａの一方端に接続されている。平板電極ＰＬ３Ａは、略Ｃ字形状を有している。平板電極ＰＬ３Ａの他方端には、ビアＶＬ３Ａが接続されている。平板電極ＰＬ３Ａは、ビアＶＬ３Ａを介して、第６層ＬＹ６に形成された帯状の平板電極ＰＬ３Ｂの一方端に接続されている。

平板電極ＰＬ３Ｂは、略Ｃ字形状を有している。平板電極ＰＬ３Ｂの他方端には、ビアＶＬ３Ｂが接続されている。平板電極ＰＬ３Ｂは、ビアＶＬ３Ｂを介して、第５層ＬＹ５に形成された帯状の平板電極ＰＬ３Ｃの一方端に接続されている。平板電極ＰＬ３Ｃは、略Ｊ字形状を有している。平板電極ＰＬ３Ｃの他方端は、側面１１３に形成された接地端子ＧＮＤに接続されている。平板電極ＰＬ３～ＰＬ３ＣおよびビアＶＬ３～ＶＬ３Ｂによって、図２におけるインダクタＬ１３が形成される。このようにして、フィルタＦＬＴ１が形成される。

次に、ハイパスフィルタであるフィルタＦＬＴ２の詳細について説明する。下面１１２に形成されたアンテナ端子ＴＡは、ビアＶＡ１，ＶＡ２によって、第１４層ＬＹ１４に形成されたキャパシタ電極ＰＣ６に接続される。キャパシタ電極ＰＣ６は、積層体１１０をＺ軸方向から平面視した場合に、第１３層ＬＹ１３に形成されたキャパシタ電極ＰＣ９と部分的に重なるように配置されている。キャパシタ電極ＰＣ６とキャパシタ電極ＰＣ９とによって、図２におけるキャパシタＣ２１が形成される。

キャパシタ電極ＰＣ９は、ビアＶＣ１によって、第１１層ＬＹ１１に形成されたキャパシタ電極ＰＣ１２、および第９層ＬＹ９に形成されたキャパシタ電極ＰＣ１８に接続される。キャパシタ電極ＰＣ１２の一部は、積層体１１０をＺ軸方向から平面視した場合に、第１７層ＬＹ１７に形成された平板電極ＰＧ１と重なるように配置されている。キャパシタ電極ＰＣ１２と平板電極ＰＧ１とによって、図２のキャパシタＣ２２が形成される。

また、キャパシタ電極ＰＣ１２およびキャパシタ電極ＰＣ１８は、ビアＶＣ２によっても互いに接続されている。さらに、キャパシタ電極ＰＣ１２，ＰＣ１８は、積層体１１０をＺ軸方向から平面視した場合に、第１０層ＬＹ１０に形成されたキャパシタ電極ＰＣ１５に部分的に重なるように配置されている。キャパシタ電極ＰＣ１２，ＰＣ１８とキャパシタ電極ＰＣ１５とによって、図２におけるキャパシタＣ２５が形成される。

キャパシタ電極ＰＣ１８は、ビアＶＬ４を介して、第２層ＬＹ２に形成された平板電極ＰＧ２に接続される。平板電極ＰＧ２は、側面１１３，１１４に形成された電極およびビアＶＧ３，ＶＧ４によって、第１７層ＬＹ１７の平板電極ＰＧ１および接地端子ＧＮＤに接続される。側面１１３，１１４に形成された電極およびビアＶＧ１～ＶＧ４によって、図２におけるインダクタＬ２１が形成される。

平板電極ＰＧ２は、ビアＶＬ４Ａ，ＶＬ５Ａによって、第１０層ＬＹ１０のキャパシタ電極ＰＣ１５に接続されている。ビアＶＬ４、平板電極ＰＧ２およびビアＶＬ４Ａによって、図２におけるインダクタＬ２２が形成される。

キャパシタ電極ＰＣ１５は、ビアＶＬ５およびビアＶＬ５Ａを介して、第１５層ＬＹ１５に形成されたキャパシタ電極ＰＣ５にも接続されている。キャパシタ電極ＰＣ５は、積層体１１０をＺ軸方向から平面視した場合に、第１７層ＬＹ１７の平板電極ＰＧ１に重なるように配置されている。キャパシタ電極ＰＣ５と平板電極ＰＧ１とによって、図２におけるキャパシタＣ２３が形成される。また、ビアＶＬ５，ＶＬ５Ａおよび平板電極ＰＧ２によって、図２のインダクタＬ２３が形成される。

第１１層ＬＹ１１のキャパシタ電極ＰＣ１２と、同じく第１１層ＬＹ１１に形成されたキャパシタ電極ＰＣ１３とは、積層体１１０をＺ軸方向から平面視した場合に、第９層ＬＹ９に形成されたキャパシタ電極ＰＣ１７に部分的に重なるように配置されている。キャパシタ電極ＰＣ１２、ＰＣ１３，ＰＣ１７によって、図２におけるキャパシタＣ２７が形成される。

キャパシタ電極ＰＣ１３は、ビアＶＬ６によって第１４層に形成されたキャパシタ電極ＰＣ７に接続される。キャパシタ電極ＰＣ７は、積層体１１０をＺ軸方向から平面視した場合に、第１７層ＬＹ１７の平板電極ＰＧ１と重なるように配置されている。キャパシタ電極ＰＣ７と平板電極ＰＧ１とによって、図２におけるキャパシタＣ２４が形成される。

キャパシタ電極ＰＣ７は、ビアＶＬ６Ａによって、第２層ＬＹ２の平板電極ＰＧ２に接続される。平板電極ＰＧ２およびビアＶＬ６Ａによって、図２におけるインダクタＬ２４が形成される。また、ビアＶＬ５，ＶＬ５Ａ，ＶＬ６Ａは、互いに隣接して配置されており、これらのビア同士の間の静電容量によって、図２におけるキャパシタＣ２６が形成される。

キャパシタ電極ＰＣ１３は、ビアＶＬ７によって、第４層ＬＹ４に形成された平板電極ＰＬ７に接続される。平板電極ＰＬ７は、側面１１３に形成された第２端子Ｔ２の電極に接続される。ビアＶＬ７、平板電極ＰＬ７および第２端子Ｔ２の側面電極によって、図２におけるインダクタＬ２５が形成される。図４～図６に示されるように、ビアＶＬ７は、ビアＶＬ６Ａに隣接して平行に配置されており、かつ、ビアＶＬ７が他のビアよりもビアＶＬ６Ａに近接して配置されている。このような配置にすることによって、ビアＶＬ７とビアＶＬ６Ａとの磁気結合を強めることができる。

このように、第２端子Ｔ２に最も近いＬＣ並列共振器ＲＣ３のインダクタＬ２４を形成するビアＶＬ６Ａと、インダクタＬ２５を形成するビアＶＬ７とが磁気結合することによって、フィルタＦＬＴ２の高周波数側の非通過帯域に、追加の減衰極を形成することができる。これにより、高周波数側の非通過帯域における減衰量を大きくすることができるので、対象とする通過帯域の信号の高次数倍の信号に対する減衰特性を向上させることができる。

また、ＬＣ並列共振器と結合するインダクタＬ２５が、第２端子Ｔ２に接続するように設けられており、共通端子であるアンテナ端子ＴＡとインダクタＬ２５との間に複数のキャパシタおよびインダクタが接続されている。これによって、インダクタＬ２５とアンテナ端子ＴＡとの磁気結合を低減できるため、インダクタＬ２５を追加してもアンテナ端子ＴＡから見たときのインピーダンス変化を小さくすることができる。さらに、インダクタＬ２５とローバンド側のフィルタＦＬＴ１との物理的距離を大きくすることができるため、インダクタＬ２５とフィルタＦＬＴ１との間の意図しない電界結合および／または磁気結合を低減することができる。これらの総合的な効果によって、当該インダクタＬ２５によるローバンド側のフィルタＦＬＴ１への影響は小さくなる。したがって、このようにインダクタＬ２５を配置することによって、ローバンド側のフィルタＦＬＴ１への影響を抑制しつつ、高周波数側の減衰特性を向上させることができる。

（通過特性）
次に、実施の形態のフィルタ装置１００の通過特性について比較例を用いて説明する。図７は、比較例のフィルタ装置１００Ｘの等価回路図である。

図７を参照して、フィルタ装置１００Ｘにおいては、フィルタ装置１００におけるハイバンド側のフィルタＦＬＴ２が、フィルタＦＬＴ２Ｘに置き換わった構成を有している。比較例のフィルタＦＬＴ２Ｘにおいては、実施の形態のフィルタＦＬＴ２におけるインダクタＬ２５が設けられていない。フィルタＦＬＴ２Ｘのその他の構成はフィルタＦＬＴ２と同様であるため、図７において図２と重複する要素の説明は繰り返さない。

図８は、実施の形態のフィルタ装置１００および比較例のフィルタ装置１００Ｘにおける通過特性を説明するための図である。図８の上段には、実施の形態のフィルタ装置１００における、ローバンド側のフィルタＦＬＴ１およびハイバンド側のフィルタＦＬＴ２の、挿入損失（実線ＬＮ１０，ＬＮ１５）および反射損失（破線ＬＮ１１，ＬＮ１６）が示されている。また、図８の下段には、比較例のフィルタ装置１００Ｘにおける、ローバンド側のフィルタＦＬＴ１およびハイバンド側のフィルタＦＬＴ２Ｘの、挿入損失（実線ＬＮ２０，ＬＮ２５）および反射損失（破線ＬＮ２１，ＬＮ２６）が示されている。なお、図８の各グラフにおいて、横軸には周波数が示されており、縦軸には挿入損失および反射損失が示されている。

図８を参照して、ハイバンド側のフィルタにおいては、通過帯域における挿入損失については、実施の形態の場合と比較例の場合でほぼ同じレベルとなっている。しかしながら、通過帯域よりも高周波数側の非通過帯域においては、実施の形態における挿入損失（実線ＬＮ１５）が、比較例における挿入損失（実線ＬＮ２５）比べて大きくなっている。特に、通過帯域（５．１５ＧＨｚ～７．１３ＧＨｚ）の２倍波および３倍波に対応する１０ＧＨｚ～２２ＧＨｚの帯域幅においては減衰量が４０ｄＢ以上となっており、実施の形態において高い減衰特性が得られていることがわかる。

一方、ローバンド側のフィルタにおいては、実施の形態および比較例のいずれのフィルタも、ほぼ同程度の通過特性となっている。したがって、実施の形態のフィルタ装置１００のように、ＬＣ並列共振器と磁気結合するインダクタをハイバンド側のフィルタに追加しても、ローバンド側のフィルタへの影響がほとんどないことがわかる。

以上のように、ハイバンド側のフィルタに複数のＬＣ並列共振器を含むフィルタ装置（ダイプレクサ）において、ハイバンド側の出力端子側にインダクタを設けて、出力端子に最も近い共振器に含まれるインダクタと磁気結合させることによって、ローバンド側のフィルタへの影響を抑制しつつ、ハイバンドの通過帯域よりも高周波数側の減衰特性を大幅に向上させることができる。

なお、上記の説明においては、外部端子の電極が積層体の側面にわたって配置される構成について説明したが、積層体の下面のみに外部端子が配置されるＬＧＡ（Land Grid Array）構成であってもよい。ただし、この場合には、インダクタの一部として利用していた側面電極の部分を、内部のビアとして形成することが必要となる、したがって、本実施の形態のように、側面電極を有する外部端子を用いることによって、積層体内部の省スペース化を実現することができ、結果としてフィルタ装置を小型化することができる。

また、上記の説明においては、ハイバンド側のフィルタに含まれるＬＣ並列共振器が３段構成である例について説明したが、共振器の数はこれに限定されず、２つあるいは４つ以上の共振器を含むフィルタとしてもよい。共振器の数を増加すると減衰極の数を増加できるため、減衰特性を改善できるが、逆に通過帯域における損失も増加する。そのため、フィルタに含まれる共振器の数は、所望の減衰特性および通過特性に応じて適宜選択される。

さらに、フィルタ装置は、３つ以上のフィルタを含むマルチプレクサであってもよい。

なお、上記の説明においては、ハイバンド側のフィルタとして、複数のＬＣ並列共振器と出力端子に接続されたインダクタとを含むフィルタを用いる構成の例について説明したが、上記の構成はハイバンド側のフィルタに代えてあるいは加えてローバンド側のフィルタに適用してもよい。ローバンド側のフィルタの２倍波あるいは３倍波の周波数帯域がハイバンド側のフィルタの通過帯域に重なると、ハイバンド側のフィルタ特性に影響が生じる可能性がある。そのため、ローバンド側のフィルタに上記の構成を適用することで、高周波数側の減衰特性を改善することができるので、高調波によるハイバンド側のフィルタへの影響を低減することができる。また、この場合にも、ローバンド側フィルタの出力端子側にインダクタを配置することによって、アンテナ端子から見た時のインピーダンス変化を低減させ、インピーダンス変化に伴うハイバンド側フィルタの特性劣化を抑制できる。

本実施の形態における「フィルタＦＬＴ１」および「フィルタＦＬＴ２」は、本開示における「第１ＬＣフィルタ」および「第２ＬＣフィルタ」にそれぞれ対応する。本実施の形態における「インダクタＬ２５」および「インダクタＬ２４」は、本開示における「第１インダクタ」および「第２インダクタ」にそれぞれ対応する。本実施の形態における「共振器ＲＣ１」、「共振器ＲＣ２」、および「共振器ＲＣ３」は、本開示における「第１共振器」～「第３共振器」にそれぞれ対応する。

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１０ 通信装置、２０ 高周波フロントエンド回路、１００，１００Ｘ フィルタ装置、１１０ 積層体、１１１ 上面、１１２ 下面、１１３，１１４ 側面、ＡＮＴ アンテナ装置、Ｃ１１～Ｃ１５，Ｃ２１～Ｃ２７ キャパシタ、ＤＭ 方向性マーク、ＦＬＴ１，ＦＬＴ２，ＦＬＴ２Ｘ フィルタ、ＧＮＤ 接地端子、ＩＮ 入力端子、Ｌ１１～Ｌ１３，Ｌ２１～Ｌ２５ インダクタ、ＬＮＡ１，ＬＮＡ２ 増幅回路、ＬＹ１～ＬＹ１８ 誘電体層、ＯＵＴ１ 第１出力端子、ＯＵＴ２ 第２出力端子、ＰＣ１～ＰＣ１８ キャパシタ電極、ＰＧ１，ＰＧ２，ＰＬ１～ＰＬ１Ｂ，ＰＬ２～ＰＬ２Ｂ，ＰＬ３～ＰＬ３Ｃ，ＰＬ７ 平板電極、ＲＣ１，ＲＣ２，ＲＣ３ ＬＣ並列共振器、Ｔ１ 第１端子、Ｔ２ 第２端子、ＴＡ アンテナ端子、ＶＡ１，ＶＡ２，ＶＢ１，ＶＢ２，ＶＣ１，ＶＣ２，ＶＧ１～ＶＧ４，ＶＬ１～ＶＬ１Ａ，ＶＬ２～ＶＬ２Ｂ，ＶＬ３～ＶＬ３Ｂ，ＶＬ４，ＶＬ４Ａ，ＶＬ５，ＶＬ５Ａ，ＶＬ６，ＶＬ６Ａ，ＶＬ７ ビア。

Claims (5)

1. 複数の誘電体層が積層された積層体と、
   前記積層体に形成された共通端子、第１端子および第２端子と、
   前記共通端子と前記第１端子との間に接続され、第１通過帯域を有する第１ＬＣフィルタと、
   前記共通端子と前記第２端子との間に接続され、前記第１通過帯域とは異なる第２通過帯域を有する第２ＬＣフィルタとを備え、
   前記第２ＬＣフィルタは、
   互いに磁気結合する複数のＬＣ並列共振器と、
   前記第２端子に接続された第１インダクタとを含み、
   前記第１インダクタは、前記複数のＬＣ並列共振器のうち、前記第２端子に最も近い共振器に含まれる第２インダクタと磁気結合している、フィルタ装置。
2. 前記共通端子、前記第１端子および前記第２端子は、前記積層体の側面に配置された側面電極を含む、請求項１に記載のフィルタ装置。
3. 前記複数のＬＣ並列共振器は、前記共通端子から前記第２端子に向かって接続され、互いに磁気結合する第１～第３共振器を含み、
   前記第２インダクタは、前記第３共振器に含まれる、請求項１または２に記載のフィルタ装置。
4. 前記第２通過帯域は、前記第１通過帯域よりも高い周波数帯域を有する、請求項１～３のいずれか１項に記載のフィルタ装置。
5. 請求項１～４のいずれか１項に記載のフィルタ装置を備えた、高周波フロントエンド回路。

Images