JP7424483B2 - Ｌｃフィルタ - Google Patents

Description

本開示はＬＣフィルタに関し、より特定的には、積層ＬＣフィルタにおける特性を改善するための技術に関する。

特開２０００－１６５１７１号公報（特許文献１）には、インダクタおよびキャパシタにより構成された複数段の共振器が多層基板内に形成されたＬＣフィルタが開示されている。特開２０００－１６５１７１号公報（特許文献１）に開示されたＬＣフィルタにおいては、各段の共振器が、隣接する他の共振器と磁気結合および／または容量結合することによって、所望のフィルタ特性を実現している。

特開２０００－１６５１７１号公報

上記のようなＬＣフィルタは、携帯電話あるいはスマートフォンに代表される携帯用の通信機器に用いられる場合がある。このような携帯端末においては、小型化および薄型化のニーズが依然として高く、それに伴って内部に搭載される電子部品についても小型化が求められている。

特開２０００－１６５１７１号公報（特許文献１）に開示されたような複数段の共振器を有するＬＣフィルタにおいては、共振器の段数を増加することによって、非通過帯域における減衰特性を改善することができることが知られている。しかしながら、積層体内に形成される共振器の数が増加すると、共振器同士の結合が強まってしまい、フィルタの損失は低下するものの、かえって非通過帯域の信号が十分に減衰できない状態となる可能性がある。

本開示は、このような課題を解決するためになされたものであって、その目的は、多段型の積層ＬＣフィルタにおいて、フィルタ損失の増加を抑制しつつ、減衰特性を向上させることである。

本開示に係るＬＣフィルタは、入力端子と、出力端子と、複数の誘電体層を含む積層体と、第１電極および第２電極と、第１電極と第２電極とを接続する接続電極と、第１キャパシタ電極、第２キャパシタ電極、第３キャパシタ電極および第４キャパシタ電極と、第１インダクタビア、第２インダクタビア、第３インダクタビアおよび第４インダクタビアとを備える。第１電極および第２電極は、積層体において、互いに異なる誘電体層に設けられている。第１キャパシタ電極、第２キャパシタ電極、第３キャパシタ電極および第４キャパシタ電極は、第２電極と対向している。第１キャパシタ電極は第１インダクタビアに接続されている。第２キャパシタ電極は第２インダクタビアに接続されている。第３キャパシタ電極は第３インダクタビアに接続されている。第４キャパシタ電極は第４インダクタビアに接続されている。第１インダクタビアの一方端は、第１キャパシタ電極を介して入力端子に接続される。第１インダクタビアの他方端は、接続電極における第１電極と第２電極との間の位置に接続される。第２インダクタビアは、第１電極と第２キャパシタ電極との間に接続される。第３インダクタビアは、第１電極と第３キャパシタ電極との間に接続される。第４インダクタビアの一方端は、第４キャパシタ電極を介して出力端子に接続される。第４インダクタビアの他方端は、接続電極における第１電極と第２電極との間の位置に接続される。

本開示によるＬＣフィルタによれば、フィルタを構成する多段構成の共振回路のうち、入出力端子に接続される共振回路が、第１電極と第２電極とを接続する接続電極に直接接続される。これによって、入出力端子に接続される共振回路による磁気結合が弱まる。したがって、フィルタの損失の増加を抑制しつつ、減衰特性を向上させることができる。

実施の形態１に従うＬＣフィルタの斜視透視図である。 図１のＬＣフィルタの側面透視図である。 図１のＬＣフィルタの平板電極ＰＧ１における信号（電流）の伝達経路を説明するための平面図である。 比較例のＬＣフィルタの斜視透視図である。 実施の形態１および比較例におけるＬＣフィルタの通過特性を説明するための図である。 変形例１のＬＣフィルタの平面図である。 変形例２ＬＣフィルタの平面図である。 変形例３のＬＣフィルタの平面図である。 実施の形態２に従うＬＣフィルタの斜視透視図である。 図９のＬＣフィルタの側面透視図である。 実施の形態３に従うＬＣフィルタの斜視透視図である。

以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

［実施の形態１］
（フィルタの構成）
まず、図１および図２を用いて、実施の形態１に従うＬＣフィルタ１００の構成について説明する。図１はＬＣフィルタ１００の斜視透視図である。また、図２は、ＬＣフィルタ１００の側面透視図である。ＬＣフィルタ１００は、複数の誘電体層が積層方向に積層された、直方体または略直方体の積層体１１０を備えている。積層体１１０の各誘電体層は、たとえばセラミックにより形成されている。積層体１１０の内部において、各誘電体層に設けられた複数の配線パターンおよび電極、ならびに誘電体層間に設けられた複数のビアによってインダクタおよびキャパシタが構成されている。これらのインダクタおよびキャパシタにより、ＬＣ共振回路が構成される。

以下の説明においては、積層体１１０の積層方向を「Ｚ軸方向」とし、Ｚ軸方向に垂直であって積層体１１０の長辺に沿った方向を「Ｘ軸方向」とし、積層体１１０の短辺に沿った方向を「Ｙ軸方向」とする。また、以下では、各図におけるＺ軸の正方向を上側、負方向を下側と称する場合がある。

なお、図１および後述する図４，図９，図１１においては、積層体１１０の誘電体は省略してあり、内部に形成される配線パターン、ビアおよび端子の導電体のみが示されている。

図２は、図１のＹ軸の負方向からＬＣフィルタ１００を見た、ＬＣフィルタ１００の側面透視図である。図１および図２を参照して、積層体１１０は、上面１１１および下面１１２を有する。積層体１１０の下面１１２に、入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤが設けられている。入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤは、ＬＣフィルタ１００と外部機器とを接続するための外部端子であり、平板状の電極である。具体的には、入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤは、積層体１１０の下面１１２に規則的に配置されたＬＧＡ（Land Grid Array）端子である。

積層体１１０の下面１１２に近接した誘電体層に、平板電極ＰＧ２が設けられている。図２に示されるように、平板電極ＰＧ２はビアＶＧＡ，ＶＧＢを介して接地端子ＧＮＤに接続されている。また、積層体１１０の上面１１１に近接した誘電体層に、平板電極ＰＧ１が設けられている。なお、図１においては、平板電極ＰＧ１は破線で示されている。

平板電極ＰＧ１および平板電極ＰＧ２は、積層体１１０の積層方向に延在するグランドビアＶＧ１１、ＶＧ１２，ＶＧ１３によって接続されている。グランドビアＶＧ１１，ＶＧ１３は、積層体１１０のＹ軸の正方向の側面１１３（第１側面）に沿って配置されている。グランドビアＶＧ１１はＸ軸の負方向の隅に配置され、グランドビアＶＧ１３はＸ軸の正方向の隅に配置されている。グランドビアＶＧ１２は、積層体１１０の負方向の側面１１４（第２側面）に沿って、Ｘ軸方向のほぼ中央付近に配置されている。側面１１３と側面１１４とは互いに対向している。

平板電極ＰＧ１と平板電極ＰＧ２との間の誘電体層には、複数の平板状の電極Ｐ１１～Ｐ１５が設けられている。これらの複数の電極Ｐ１１～Ｐ１５は、平板電極ＰＧ２から離間して配置されており、平板電極ＰＧ２との間でキャパシタを構成する。以下、電極Ｐ１１～Ｐ１５を「キャパシタ電極」とも称する。キャパシタ電極Ｐ１１～Ｐ１５は、互いに離間して配置されており、互いに容量結合している。キャパシタ電極Ｐ１１～Ｐ１５には、ＬＣ共振回路を構成するインダクタビアＶ１１～Ｖ１５がそれぞれ接続されている。

入力端子Ｔ１は、ビアＶ１１Ａおよび配線電極Ｐ１１Ａを介して、キャパシタ電極Ｐ１１に接続されている。インダクタビアＶ１１は、一方端がキャパシタ電極Ｐ１１に接続されており、他方端が配線電極ＰＡ１に接続されている。配線電極ＰＡ１は、平板電極ＰＧ１とキャパシタ電極Ｐ１１との間の誘電体層に設けられており、インダクタビアＶ１１とグランドビアＶＧ１１とを接続している。すなわち、インダクタビアＶ１１の他方端は、配線電極ＰＡ１によって、グランドビアＶＧ１１における平板電極ＰＧ１と平板電極ＰＧ２との間の位置に接続されている。このような構成によって、インダクタビアＶ１１およびキャパシタ電極Ｐ１１は、グランドビアＶＧ１１に直接接続されたＬＣ共振回路（第１共振回路ＲＣ１）を構成する。

出力端子Ｔ２は、ビアＶ１５Ａおよび配線電極Ｐ１５Ａを介して、キャパシタ電極Ｐ１５に接続されている。インダクタビアＶ１５は、一方端がキャパシタ電極Ｐ１５に接続されており、他方端が配線電極ＰＡ２に接続されている。配線電極ＰＡ２は、平板電極ＰＧ１とキャパシタ電極Ｐ１５との間の誘電体層に設けられており、インダクタビアＶ１５とグランドビアＶＧ１３とを接続している。すなわち、インダクタビアＶ１５の他方端は、配線電極ＰＡ２によって、グランドビアＶＧ１３における平板電極ＰＧ１と平板電極ＰＧ２との間の位置に接続されている。このような構成によって、インダクタビアＶ１５およびキャパシタ電極Ｐ１５は、グランドビアＶＧ１３に直接接続されたＬＣ共振回路（第５共振回路ＲＣ５）を構成する。

インダクタビアＶ１２は、側面１１４に沿って、Ｘ軸の負方向の隅に配置されている。インダクタビアＶ１２は、平板電極ＰＧ１およびキャパシタ電極Ｐ１２に接続されており、ＬＣ共振回路（第２共振回路ＲＣ２）を構成する。

インダクタビアＶ１３は、側面１１３に沿って、Ｘ軸の中央付近に配置されている。すなわち、インダクタビアＶ１３は、側面１１３に沿って、グランドビアＶＧ１１とグランドビアＶＧ１３との間に配置されている。インダクタビアＶ１３は、平板電極ＰＧ１およびキャパシタ電極Ｐ１３に接続されており、ＬＣ共振回路（第３共振回路ＲＣ３）を構成する。

インダクタビアＶ１４は、側面１１４に沿って、Ｘ軸の正方向の隅に配置されている。インダクタビアＶ１４は、平板電極ＰＧ１およびキャパシタ電極Ｐ１４に接続されており、ＬＣ共振回路（第４共振回路ＲＣ４）を構成する。

このように、ＬＣフィルタ１００は、複数の共振回路が隣接した構成を有しており、隣接する共振回路同士が磁気結合および／または容量結合することによって生じる減衰極によりバンドパスフィルタとして機能する。入力端子Ｔ１に供給された高周波信号は、第１共振回路ＲＣ１、第２共振回路ＲＣ２、第３共振回路ＲＣ３、第４共振回路ＲＣ４および第５共振回路ＲＣ５を経由して、出力端子Ｔ２から出力される。

図３は、図１のＬＣフィルタ１００の平板電極ＰＧ１における信号（電流）の伝達経路を説明するための平面図である。図３を参照して、入力端子Ｔ１に供給された高周波信号は、矢印ＡＲ０で示すように、第１共振回路ＲＣ１から、磁気結合によって、隣接する第２共振回路ＲＣ２へ伝達される。第２共振回路ＲＣ２に伝達された信号は、矢印ＡＲ１で示すように、平板電極ＰＧ１を通して隣接する第３共振回路ＲＣ３へ伝達され、さらに、矢印ＡＲ２で示すように、第３共振回路ＲＣ３に隣接する第４共振回路ＲＣ４へと伝達される（矢印ＡＲ２）。そして、第４共振回路ＲＣ４に伝達された信号は、矢印ＡＲ３で示すように、第５共振回路ＲＣ５に磁気結合により伝達されて、出力端子Ｔ２から出力される。

ここで、各共振回路間において信号を伝達する場合、所望の通過帯域の信号の損失を低減させる観点からは、共振回路間の結合度を高くしてＱ値を高めることが重要である。一方で、フィルタ装置の場合、非通過帯域の信号はできるだけ伝達されないようにすることが好ましい。すなわち、非通過帯域の信号を減衰させる観点からは、共振回路間の結合度を低減することも必要となる。

そこで、実施の形態１のＬＣフィルタ１００においては、共振回路間の結合度が高くなり過ぎないようにするために、入出力端子に接続される共振回路である第１共振回路ＲＣ１，第５共振回路ＲＣ５が、配線電極ＰＡ１，ＰＡ２によってグランドビアＶＧ１１，ＶＧ１３に接続されている構成としている。より詳細には、図１等に示されるように、第１共振回路ＲＣ１および第５共振回路ＲＣ５におけるインダクタビアＶ１１，Ｖ１５は、他の共振回路のように平板電極ＰＧ１に直接接続されておらず、配線電極ＰＡ１，ＰＡ２をそれぞれ介して、グランドビアＶＧ１１，ＶＧ１３により平板電極ＰＧ１，ＰＧ２に接続されている。このような構成とすることによって、第１共振回路ＲＣ１と第２共振回路ＲＣ２との間の結合度、および、第４共振回路ＲＣ４と第５共振回路ＲＣ５との間の結合度を、第１共振回路ＲＣ１および第５共振回路ＲＣ５が平板電極ＰＧ１に直接接続される場合に比べて低減することができる。

なお、一般的に、多段型のＬＣフィルタにおいては、中段部に配置された共振回路のＱ値がフィルタ装置全体のＱ値に大きく寄与し、端部（入出力端子）に近い共振回路のＱ値はフィルタ全体のＱ値への影響が比較的小さいことが知られている。そのため、上記のように、入出力端子に接続された共振回路がグランドビアに接続された回路とすることで、フィルタ全体のＱ値を維持しつつ、共振回路間の結合度が高くなり過ぎないようにすることができる。

また、実施の形態１のＬＣフィルタ１００においては、図３に示されるように、積層体１１０を積層方向（Ｚ軸方向）から平面視した場合に、平板電極ＰＧ１におけるインダクタビアＶ１２，Ｖ１３，Ｖ１４間の信号伝達経路（矢印ＡＲ１，ＡＲ２）の両側にグランドビアＶＧ１１，ＶＧ１２，ＶＧ１３が配置されている。具体的には、インダクタビアＶ１２とインダクタビアＶ１３とを結ぶ仮想線ＣＬ１（第１仮想線）と、グランドビアＶＧ１１とグランドビアＶＧ１２とを結ぶ仮想線ＣＬ２（第２仮想線）とが交差している。同様に、インダクタビアＶ１３とインダクタビアＶ１４とを結ぶ仮想線ＣＬ３と、グランドビアＶＧ１２とグランドビアＶＧ１３とを結ぶ仮想線ＣＬ４とが交差している。

なお、フィルタにおける特性の対称性を実現するために、仮想線ＣＬ１と仮想線ＣＬ２とが互いに中点で交差し、仮想線ＣＬ３と仮想線ＣＬ４とが互いに中点で交差するように、インダクタビアおよびグランドビアを対称的に配置することが好ましい。

このようなビアの配置によって、平板電極ＰＧ１上において、インダクタビアＶ１２からインダクタビアＶ１３へ伝達される信号（電流）の一部が、矢印ＡＲ１Ａ，矢印ＡＲ１ＢのようにグランドビアＶＧ１１，ＶＧ１２へと漏洩する。同様に、インダクタビアＶ１３からインダクタビアＶ１４へ伝達される信号（電流）の一部が、矢印ＡＲ２Ａ，矢印ＡＲ２ＢのようにグランドビアＶＧ１２，ＶＧ１３へと漏洩する。これによって、第２共振回路ＲＣ２と第３共振回路ＲＣ３との間の結合度、および、第３共振回路ＲＣ３と第４共振回路ＲＣ４との間の結合度が若干低減される。

なお、実施の形態１における「平板電極ＰＧ１」および「平板電極ＰＧ２」は、本開示における「第１電極」および「第２電極」にそれぞれ対応する。実施の形態１における「グランドビアＶＧ１１～ＶＧ１３」は、本開示における「第１グランドビア」～「第３グランドビア」にそれぞれ対応し、包括的に本開示における「接続電極」に対応する。実施の形態１における「キャパシタ電極Ｐ１１」，「キャパシタ電極Ｐ１２」，「キャパシタ電極Ｐ１３」，「キャパシタ電極Ｐ１５」，「キャパシタ電極Ｐ１４」は、本開示における「第１キャパシタ電極」～「第５キャパシタ電極」にそれぞれ対応する。実施の形態１における「インダクタビアＶ１１」，「インダクタビアＶ１２」，「インダクタビアＶ１３」，「インダクタビアＶ１５」，「インダクタビアＶ１４」は、本開示における「第１インダクタビア」～「第５インダクタビア」にそれぞれ対応する。

（フィルタ特性）
次に、実施の形態１のＬＣフィルタ１００の通過特性を、比較例の場合と比較しつつ説明する。

図４は、比較例のＬＣフィルタ１００＃の斜視透視図である。比較例のＬＣフィルタ１００＃においては、実施の形態１のＬＣフィルタ１００において、入力端子Ｔ１に接続された第１共振回路ＲＣ１および出力端子Ｔ２に接続された第５共振回路ＲＣ５が、それぞれ第１共振回路ＲＣ１＃および第５共振回路ＲＣ５＃に置き換わった構成となっている。

具体的には、比較例における第１共振回路ＲＣ１＃においては、実施の形態１における配線電極ＰＡ１が削除されている。そして、インダクタビアＶ１１＃は、平板電極ＰＧ１およびキャパシタ電極Ｐ１１に接続されている。同様に、第５共振回路ＲＣ５＃においては、実施の形態１における配線電極ＰＡ２が削除されており、インダクタビアＶ１５＃は、平板電極ＰＧ１およびキャパシタ電極Ｐ１５に接続されている。すなわち、第１共振回路ＲＣ１＃および第５共振回路ＲＣ５＃は、平板電極ＰＧ１に直接接続された構成となっている。

図５は、実施の形態１のＬＣフィルタ１００、および比較例におけるＬＣフィルタ１００＃の通過特性を説明するための図である。図５においては、横軸には周波数が示されており、縦軸には入力端子Ｔ１から出力端子Ｔ２への挿入損失が示されている。図５において、実線ＬＮ１０、ＬＮ１０Ａは実施の形態１のＬＣフィルタ１００の場合を示しており、破線ＬＮ１１、ＬＮ１１Ａは比較例のＬＣフィルタ１００＃の場合を示している。なお、実線ＬＮ１０Ａおよび破線ＬＮ１１Ａは、実線ＬＮ１０および破線ＬＮ１１の縦軸を拡大したものである（右軸目盛）。なお、当該ＬＣフィルタの通過帯域の仕様は４４００ＭＨｚ～５０００ＭＨｚである。

図５を参照して、通過帯域における挿入損失については、実線ＬＮ１０Ａおよび破線ＬＮ１１Ａに示されるように、ピーク値で見ると、実施の形態１のＬＣフィルタ１００の方が、比較例のＬＣフィルタ１００＃に比べて挿入損失が大きくなっている。これは、実施の形態１においては、上述のように第１共振回路ＲＣ１および第５共振回路ＲＣ５がグランドビアに直接接続された構成とすることによって結合度が減少していることに起因している。ただし、挿入損失が３ｄＢ以下となる周波数帯域幅については、両者ともほぼ同程度の帯域幅が実現できている。

減衰特性については、通過帯域よりも低周波数側については、比較例では約２５ｄＢの減衰であるのに対し、実施の形態１では約６０ｄＢまでの減衰が実現できている。また、通過帯域よりも高周波数側については、減衰量についてはほぼ同程度ではあるが、実施の形態１の方がより急峻な減衰を実現できている。

このように、実施の形態１のＬＣフィルタ１００においては、入出力端子に接続される共振回路がグランドビアに直接接続された構成とすることによって、通過帯域におけるフィルタの損失の増加を抑制しつつ、非通過帯域における減衰特性を向上させることができる。

（変形例）
実施の形態１においては、５段の共振回路を有するＬＣフィルタの構成の例について説明した。以下の変形例１～３においては、異なる段数の共振回路を有するＬＣフィルタの例について説明する。

（ａ）変形例１
図６は、変形例１のＬＣフィルタ１００Ａの平面図である。ＬＣフィルタ１００Ａは、４段の共振回路を有している。より具体的には、ＬＣフィルタ１００Ａは、インダクタビアＶ２１および配線電極ＰＡ２１を含む第１共振回路ＲＣ１Ａと、インダクタビアＶ２２を含む第２共振回路ＲＣ２Ａと、インダクタビアＶ２３を含む第３共振回路ＲＣ３Ａと、インダクタビアＶ２４および配線電極ＰＡ２２を含む第４共振回路ＲＣ４Ａとを備えている。なお、図６には図示されていないが、各インダクタビアには、実施の形態１のＬＣフィルタ１００と同様に、キャパシタ電極が接続されている。

積層体１１０を積層方向から平面視した場合に、インダクタビアＶ２２，Ｖ２３は矩形上の平板電極ＰＧ１の一方の対角線の隅に配置されている。また、グランドビアＶＧ２１、ＶＧ２２は、平板電極ＰＧ１の他方の対角線の隅に配置されている。言い換えれば、グランドビアＶＧ２１およびインダクタビアＶ２３は、積層体１１０の側面１１３に沿って配置されている。また、グランドビアＶＧ２２およびインダクタビアＶ２２は、積層体１１０の側面１１４に沿って配置されている。インダクタビアＶ２２，Ｖ２３を結ぶ仮想線と、グランドビアＶＧ２１、ＶＧ２２を結ぶ仮想線とが交差するように、インダクタビアＶ２２，Ｖ２３およびグランドビアＶＧ２１、ＶＧ２２が配置されている。

インダクタビアＶ２１は、グランドビアＶＧ２１とインダクタビアＶ２２との間に配置されている。インダクタビアＶ２１の一方端は、キャパシタ電極を介して入力端子に接続されている。また、インダクタビアＶ２１の他方端は、配線電極ＰＡ２１を介して、グランドビアＶＧ２１の中間位置（平板電極ＰＧ１と平板電極ＰＧ２との間の位置）に接続されている。すなわち、第１共振回路ＲＣ１Ａはグランドビアに直接接続された構成となっている。

インダクタビアＶ２４は、グランドビアＶＧ２２とインダクタビアＶ２３との間に配置されている。インダクタビアＶ２４の一方端は、キャパシタ電極を介して出力端子に接続されている。また、インダクタビアＶ２４の他方端は、配線電極ＰＡ２２を介して、グランドビアＶＧ２２の中間位置（平板電極ＰＧ１と平板電極ＰＧ２との間の位置）に接続されている。すなわち、第４共振回路ＲＣ４Ａはグランドビアに直接接続された構成となっている。

入力端子に供給された高周波信号は、矢印ＡＲ２０で示すように、磁気結合により、第１共振回路ＲＣ１Ａから第２共振回路ＲＣ２Ａに伝達される。第２共振回路ＲＣ２Ａに伝達された信号は、矢印ＡＲ２１で示すように、平板電極ＰＧ１を通って第３共振回路ＲＣ３Ａへと伝達され、さらに、矢印ＡＲ２２で示すように、磁気結合により第４共振回路ＲＣ４Ａに伝達されて、出力端子から出力される。

ＬＣフィルタ１００Ａにおいては、入力端子に接続される第１共振回路ＲＣ１Ａ、および、出力端子に接続される第４共振回路ＲＣ４Ａがグランドビアに直接接続された構成となっている。さらに、平板電極ＰＧ１における第２共振回路ＲＣ２Ａから第３共振回路ＲＣ３Ａへの信号（電流）の伝達経路の両側に、グランドビアＶＧ２１，ＶＧ２２が配置されている。このような構成とすることによって、変形例１のＬＣフィルタ１００Ａにおいても、実施の形態１と同様に、フィルタ全体のＱ値の低下を抑制しながら、各共振回路間の結合度が低減される。したがって、フィルタの挿入損失の低下を抑制しつつ、減衰特性を向上させることができる。

なお、変形例１における「グランドビアＶＧ２１，ＶＧ２２」は、本開示における「第１グランドビア」および「第２グランドビア」にそれぞれ対応し、包括的に本開示における「接続電極」に対応する。変形例１における「インダクタビアＶ２１～Ｖ２４」は、本開示における「第１インダクタビア」～「第４インダクタビア」にそれぞれ対応する。

（ｂ）変形例２
図７は、変形例２のＬＣフィルタ１００Ｂの平面図である。ＬＣフィルタ１００Ｂは、実施の形態１のＬＣフィルタ１００の構成にさらにもう１段共振回路を追加した、６段の共振回路を含む構成を有している。

より具体的には、ＬＣフィルタ１００Ｂは、インダクタビアＶ３１および配線電極ＰＡ３１を含む第１共振回路ＲＣ１Ｂと、インダクタビアＶ３２を含む第２共振回路ＲＣ２Ｂと、インダクタビアＶ３３を含む第３共振回路ＲＣ３Ｂと、インダクタビアＶ３４を含む第４共振回路ＲＣ４Ｂと、インダクタビアＶ３５を含む第５共振回路ＲＣ５Ｂと、インダクタビアＶ３６および配線電極ＰＡ３２を含む第６共振回路ＲＣ６Ｂとを備えている。なお、図７には図示されていないが、各インダクタビアには、キャパシタ電極が接続されている。

積層体１１０を積層方向から平面視した場合に、グランドビアＶＧ３１，ＶＧ３３およびインダクタビアＶ３３，Ｖ３５は、積層体１１０の側面１１３に沿ってＸ軸の正方向に、グランドビアＶＧ３１、インダクタビアＶ３３、グランドビアＶＧ３３、およびインダクタビアＶ３５の順に配置されている。また、グランドビアＶＧ３２，ＶＧ３４およびインダクタビアＶ３２，Ｖ３４は、積層体１１０の側面１１４に沿ってＸ軸の正方向に、インダクタビアＶ３２、グランドビアＶＧ３２、インダクタビアＶ３４、およびグランドビアＶＧ３４の順に配置されている。

第１共振回路ＲＣ１Ｂは、配線電極ＰＡ３１によってグランドビアＶＧ３１の中間位置に直接接続された構成となっている。また、第６共振回路ＲＣ６Ｂは、配線電極ＰＡ３２によってグランドビアＶＧ３４の中間位置に直接接続された構成となっている。

入力端子に供給された高周波信号は、図７における矢印ＡＲ３０～ＡＲ３４で示されるように、第１共振回路ＲＣ１Ｂ、第２共振回路ＲＣ２Ｂ、第３共振回路ＲＣ３Ｂ、第４共振回路ＲＣ４Ｂ、第５共振回路ＲＣ５Ｂおよび第６共振回路ＲＣ６Ｂの順に伝達されて、出力端子から出力される。グランドビアＶＧ３１～ＶＧ３４は、平板電極ＰＧ１における信号の伝達経路（矢印ＡＲ３１～ＡＲ３３）の両側に配置されている。

ＬＣフィルタ１００Ｂにおいては、入力端子に接続される第１共振回路ＲＣ１Ｂ、および、出力端子に接続される第６共振回路ＲＣ６Ｂがグランドビアに直接接続された構成となっている。さらに、平板電極ＰＧ１において、隣接する共振回路間の信号伝達経路の両側にグランドビアが配置されている。このような構成とすることによって、変形例２のＬＣフィルタ１００Ｂにおいても、フィルタ全体のＱ値の低下を抑制しながら、各共振回路間の結合度が低減される。したがって、フィルタの挿入損失の低下を抑制しつつ、減衰特性を向上させることができる。

なお、変形例２における「グランドビアＶＧ３１～ＶＧ３３」は、本開示における「第１グランドビア」～「第３グランドビア」にそれぞれ対応する。変形例２における「グランドビアＶＧ３１～ＶＧ３４」は、包括的に本開示における「接続電極」に対応する。変形例２における「インダクタビアＶ３１」，「インダクタビアＶ３２」，「インダクタビアＶ３３」，「インダクタビアＶ３６」，「インダクタビアＶ３４」は、本開示における「第１インダクタビア」～「第５インダクタビア」にそれぞれ対応する。

（ｃ）変形例３
図８は、変形例３のＬＣフィルタ１００Ｃの平面図である。ＬＣフィルタ１００Ｃは、変形例２のＬＣフィルタ１００Ｂの構成にさらにもう１段共振回路を追加した、７段の共振回路を含む構成を有している。

より具体的には、ＬＣフィルタ１００Ｃは、インダクタビアＶ４１および配線電極ＰＡ４１を含む第１共振回路ＲＣ１Ｃと、インダクタビアＶ４２を含む第２共振回路ＲＣ２Ｃと、インダクタビアＶ４３を含む第３共振回路ＲＣ３Ｃと、インダクタビアＶ４４を含む第４共振回路ＲＣ４Ｃと、インダクタビアＶ４５を含む第５共振回路ＲＣ５Ｃと、インダクタビアＶ４６を含む第６共振回路ＲＣ６Ｃと、インダクタビアＶ４７および配線電極ＰＡ４２を含む第７共振回路ＲＣ７Ｃとを備えている。なお、図８には図示されていないが、各インダクタビアには、キャパシタ電極が接続されている。

積層体１１０を積層方向から平面視した場合に、グランドビアＶＧ４１，ＶＧ４３，ＶＧ４５およびインダクタビアＶ４３，Ｖ４５は、積層体１１０の側面１１３に沿ってＸ軸の正方向に、グランドビアＶＧ４１、インダクタビアＶ４３、グランドビアＶＧ４３、インダクタビアＶ４５、およびグランドビアＶＧ４５の順に配置されている。また、グランドビアＶＧ４２，ＶＧ４４およびインダクタビアＶ４２，Ｖ４４，Ｖ４６は、積層体１１０の側面１１４に沿ってＸ軸の正方向に、インダクタビアＶ４２、グランドビアＶＧ４２、インダクタビアＶ４４、グランドビアＶＧ４４、およびインダクタビアＶ４６の順に配置されている。

第１共振回路ＲＣ１Ｃは、配線電極ＰＡ４１によってグランドビアＶＧ４１の中間位置に直接接続された構成となっている。また、第７共振回路ＲＣ７Ｃは、配線電極ＰＡ４２によってグランドビアＶＧ４５の中間位置に直接接続された構成となっている。

入力端子に供給された高周波信号は、図８における矢印ＡＲ４０～ＡＲ４５で示されるように、第１共振回路ＲＣ１Ｃ、第２共振回路ＲＣ２Ｃ、第３共振回路ＲＣ３Ｃ、第４共振回路ＲＣ４Ｃ、第５共振回路ＲＣ５Ｃ、第６共振回路ＲＣ６Ｃ、および第７共振回路ＲＣ７Ｃの順に伝達されて、出力端子から出力される。グランドビアＶＧ４１～ＶＧ４５は、平板電極ＰＧ１における信号の伝達経路（矢印ＡＲ４１～ＡＲ４４）の両側に配置されている。

ＬＣフィルタ１００Ｃにおいては、入力端子に接続される第１共振回路ＲＣ１Ｃ、および、出力端子に接続される第７共振回路ＲＣ７Ｃがグランドビアに直接接続された構成となっている。さらに、平板電極ＰＧ１において、隣接する共振回路間の信号伝達経路の両側にグランドビアが配置されている。このような構成とすることによって、変形例３のＬＣフィルタ１００Ｃにおいても、フィルタ全体のＱ値の低下を抑制しながら、各共振回路間の結合度が低減される。したがって、フィルタの挿入損失の低下を抑制しつつ、減衰特性を向上させることができる。

なお、変形例３における「グランドビアＶＧ４１～ＶＧ４３」は、本開示における「第１グランドビア」～「第３グランドビア」にそれぞれ対応する。変形例３における「グランドビアＶＧ４１～ＶＧ４５」は、包括的に本開示における「接続電極」に対応する。変形例３における「インダクタビアＶ４１」，「インダクタビアＶ４２」，「インダクタビアＶ４６」，「インダクタビアＶ４７」は、本開示における「第１インダクタビア」～「第４インダクタビア」にそれぞれ対応する。

上記の実施の形態１および変形例においては、４段～７段の共振回路を有するＬＣフィルタの例について説明したが、さらに多くの段数を有するＬＣフィルタにおいても同様の構成を適用することができる。

［実施の形態２］
実施の形態２においては、インダクタビアおよびグランドビアを異なる配置としたＬＣフィルタの構成の例について説明する。

図９は、実施の形態２に従うＬＣフィルタ１００Ｄの斜視透視図である。また、図１０は、ＬＣフィルタ１００Ｄにおいて、積層体１１０の側面１１４から見たときの側面透視図である。ＬＣフィルタ１００Ｄは、上述の実施の形態１における変形例１と同様に、４段の共振回路を備えた構成を有している。

図９および図１０を参照して、ＬＣフィルタ１００Ｄは、積層体１１０に設けられた平板電極ＰＧ１，ＰＧ２と、入力端子Ｔ１および出力端子Ｔ２と、インダクタビアＶ５１～Ｖ５４と、グランドビアＶＧ５１～ＶＧ５４と、キャパシタ電極Ｐ５１～Ｐ５４と、配線電極ＰＡ５１，ＰＡ５２とを備える。

実施の形態１のＬＣフィルタ１００と同様に、積層体１１０の上面１１１に近接した誘電体層に平板電極ＰＧ１が設けられ、下面１１２に近接した誘電体層に平板電極ＰＧ２が設けられている。平板電極ＰＧ２は、ビアＶＧＡ，ＶＧＢを介して下面１１２に設けられた接地端子ＧＮＤに接続されている。

グランドビアＶＧ５１～ＶＧ５４は、積層体１１０を積層方向（Ｚ軸方向）から平面視した場合に、積層体１１０の四隅にそれぞれ配置されている。具体的には、グランドビアＶＧ５１，ＶＧ５３は、積層体１１０の側面１１３に沿ってＸ軸方向に、グランドビアＶＧ５１およびグランドビアＶＧ５３の順に配置されている。また、グランドビアＶＧ５２，ＶＧ５４は、積層体１１０の側面１１４に沿ってＸ軸方向に、グランドビアＶＧ５２およびグランドビアＶＧ５４の順に配置されている。グランドビアＶＧ５１～ＶＧ５４の各々は、平板電極ＰＧ１と平板電極ＰＧ２とを接続している。

平板電極ＰＧ１と平板電極ＰＧ２との間の誘電体層には、平板状のキャパシタ電極Ｐ５１～Ｐ５４が設けられている。キャパシタ電極Ｐ５１～Ｐ５４は、平板電極ＰＧ２から離間して配置されており、平板電極ＰＧ２との間でキャパシタを形成する。

キャパシタ電極Ｐ５２，Ｐ５３は、積層体１１０を積層方向から平面視した場合に、Ｘ軸方向の中央付近にＹ軸に沿って互いに離間して配置されている。キャパシタ電極Ｐ５２，Ｐ５３には、一方端が平板電極ＰＧ１に接続されたインダクタビアＶ５２，Ｖ５３がそれぞれ接続されている。インダクタビアＶ５２は、積層体１１０の側面１１４に沿って、グランドビアＶＧ５２とグランドビアＶＧ５４との間に配置されている。インダクタビアＶ５３は、積層体１１０の側面１１３に沿って、グランドビアＶＧ５１とグランドビアＶＧ５３との間に配置されている。インダクタビアＶ５２およびキャパシタ電極Ｐ５２によって、ＬＣ共振回路（第２共振回路ＲＣ２Ｄ）が構成される。インダクタビアＶ５３およびキャパシタ電極Ｐ５３によって、ＬＣ共振回路（第３共振回路ＲＣ３Ｄ）が構成される。

キャパシタ電極Ｐ５１，Ｐ５４は、積層体１１０を積層方向から平面視した場合に、Ｙ軸方向の中央付近にＸ軸に沿って互いに離間して配置されている。キャパシタ電極Ｐ５１とキャパシタ電極Ｐ５４との間に、キャパシタ電極Ｐ５２，Ｐ５３の一部が配置されている。

キャパシタ電極Ｐ５１は、ビアＶ５１Ａを介して、積層体１１０の下面１１２に設けられた入力端子Ｔ１に接続される。また、キャパシタ電極Ｐ５１には、インダクタビアＶ５１の一方端が接続される。インダクタビアＶ５１の他方端は、配線電極ＰＡ５１に接続されている。配線電極ＰＡ５１は、平板電極ＰＧ１と平板電極ＰＧ２との間の誘電体層に設けられている。インダクタビアＶ５１は、配線電極ＰＡ５１によって、グランドビアＶＧ５１の中間位置（平板電極ＰＧ１と平板電極ＰＧ２との間の位置）に接続される。インダクタビアＶ５１、配線電極ＰＡ５１およびキャパシタ電極Ｐ５１によって、グランドビアに直接接続されたＬＣ共振回路（第１共振回路ＲＣ１Ｄ）が構成される。

キャパシタ電極Ｐ５４は、ビアＶ５４Ａを介して、積層体１１０の下面１１２に設けられた出力端子Ｔ２に接続される。また、キャパシタ電極Ｐ５４には、インダクタビアＶ５４の一方端が接続される。インダクタビアＶ５４の他方端は、配線電極ＰＡ５２に接続されている。配線電極ＰＡ５２は、平板電極ＰＧ１と平板電極ＰＧ２との間の誘電体層に設けられている。インダクタビアＶ５４は、配線電極ＰＡ５２によって、グランドビアＶＧ５３の中間位置（平板電極ＰＧ１と平板電極ＰＧ２との間の位置）に接続される。インダクタビアＶ５４、配線電極ＰＡ５２およびキャパシタ電極Ｐ５４によって、グランドビアに直接接続されたＬＣ共振回路（第４共振回路ＲＣ４Ｄ）が構成される。

このように、ＬＣフィルタ１００Ｄは、複数の共振回路が隣接した構成を有しており、隣接する共振回路同士が磁気結合および／または容量結合することによって生じる減衰極によりバンドパスフィルタとして機能する。入力端子Ｔ１に供給された高周波信号は、第１共振回路ＲＣ１Ｄ、第２共振回路ＲＣ２Ｄ、第３共振回路ＲＣ３Ｄ、および第４共振回路ＲＣ４Ｄを経由して、出力端子Ｔ２から出力される。

ＬＣフィルタ１００Ｄにおいては、複数段の共振回路において、入出力端子に接続される第１共振回路ＲＣ１Ｄおよび第４共振回路ＲＣ４Ｄが、グランドビアに直接接続された構成となっている。さらに、平板電極ＰＧ１において、インダクタビアＶ５２とインダクタビアＶ５３とを結ぶ仮想線が、グランドビアＶＧ５１とグランドビアＶＧ５４とを結ぶ仮想線、あるいは、グランドビアＶＧ５２とグランドビアＶＧ５３とを結ぶ仮想線と交差している。このような構成によって、実施の形態１で説明したように、フィルタ全体のＱ値の低下を抑制しながら、各共振回路間の結合度が低減される。したがって、フィルタの挿入損失の低下を抑制しつつ、減衰特性を向上させることができる。

なお、実施の形態２における「グランドビアＶＧ５１～ＶＧ５４」は、本開示における「第１グランドビア」，「第２グランドビア」，「第５グランドビア」，「第６グランドビア」にそれぞれ対応し、包括的に本開示における「接続電極」に対応する。実施の形態２における「キャパシタ電極Ｐ５１～Ｐ５４」は、本開示における「第１キャパシタ電極」～「第４キャパシタ電極」にそれぞれ対応する。実施の形態２における「インダクタビアＶ５１～Ｖ５４」は、本開示における「第１インダクタビア」～「第４インダクタビア」にそれぞれ対応する。

［実施の形態３］
実施の形態３においては、平板電極ＰＧ１と平板電極ＰＧ２との接続の他の構成例について説明する。

図１１は、実施の形態３に従うＬＣフィルタ１００Ｅの斜視透視図である。ＬＣフィルタ１００Ｅにおいては、実施の形態２のＬＣフィルタ１００Ｄにおけるグランドビアに代えて、積層体１１０の側面に設けられた平板状の電極によって、平板電極ＰＧ１および平板電極ＰＧ２が接続される。なお、図１１において、図１０のＬＣフィルタ１００Ｄと重複する要素の説明は繰り返さない。

図１１を参照して、ＬＣフィルタ１００Ｅにおいては、積層体の側面１１３に平板状の側面電極ＰＧＡが設けられており、側面１１４に平板状の側面電極ＰＧＢが設けられている。側面電極ＰＧＡ，ＰＧＢには、平板電極ＰＧ１，ＰＧ２の端面が接続されている。

そして、入力端子Ｔ１に接続されるインダクタビアＶ５１は、配線電極ＰＡ５１Ａによって、側面電極ＰＧＡに接続されている。また、出力端子Ｔ２に接続されるインダクタビアＶ５４は、配線電極ＰＡ５２Ａによって、側面電極ＰＧＡに接続されている。配線電極ＰＡ５１Ａ，ＰＡ５２Ａの各々は、平板電極ＰＧ１と平板電極ＰＧ２との間の誘電体層に設けられており、側面電極ＰＧＡの平板電極ＰＧ１と平板電極ＰＧ２との間の位置において接続される。これにより、インダクタビアＶ５１、キャパシタ電極Ｐ５１および配線電極ＰＡ５１Ａによって、グランドビアに直接接続されたＬＣ共振回路（第１共振回路ＲＣ１Ｅ）が構成される。また、インダクタビアＶ５４、キャパシタ電極Ｐ５４および配線電極ＰＡ５４Ａによって、グランドビアに直接接続されたＬＣ共振回路（第４共振回路ＲＣ４Ｅ）が構成される。なお、配線電極ＰＡ５１Ａ，ＰＡ５２Ａの一方あるいは双方が、側面電極ＰＧＡに代えて側面電極ＰＧＢに接続される構成であってもよい。

入力端子Ｔ１に供給された高周波信号は、第１共振回路ＲＣ１Ｅ、インダクタビアＶ５２およびキャパシタ電極Ｐ５２で形成される第２共振回路ＲＣ２Ｅ、インダクタビアＶ５３およびキャパシタ電極Ｐ５３で形成される第３共振回路ＲＣ３Ｅ、および第４共振回路ＲＣ４Ｅを経由して伝達され、出力端子Ｔ２から出力される。

このように、グランドビアに代えて、側面電極ＰＧＡ，ＰＧＢによって平板電極ＰＧ１，ＰＧ２が接続された構成を有する多段型のＬＣフィルタ１００Ｅにおいては、入出力端子に接続される第１共振回路ＲＣ１Ｅおよび第４共振回路ＲＣ４Ｅがグランドビアに直接接続された構成とされている。そのため、ＬＣフィルタ１００Ｅにおいても、フィルタ全体のＱ値の低下を抑制しながら、各共振回路間の結合度が低減されるので、フィルタの挿入損失の低下を抑制しつつ、減衰特性を向上させることができる。

実施の形態３における「側面電極ＰＧＡ，ＰＧＢ」は、包括的に本開示における「接続電極」に対応する。

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１００，１００Ａ～１００Ｅ フィルタ、１１０ 積層体、１１１ 上面、１１２ 下面、１１３，１１４ 側面、ＧＮＤ 接地端子、Ｐ１１～Ｐ１５，Ｐ５１～Ｐ５４ キャパシタ電極、Ｐ１１Ａ，Ｐ１５Ａ，ＰＡ１，ＰＡ２，ＰＡ２１，ＰＡ２２，ＰＡ３１，ＰＡ３２，ＰＡ４１，ＰＡ４２，ＰＡ５１，ＰＡ５１Ａ，ＰＡ５２，ＰＡ５２Ａ，ＰＡ５４Ａ 配線電極、ＰＧ１，ＰＧ２ 平板電極、ＰＧＡ，ＰＧＢ 側面電極、ＲＣ１，ＲＣ１Ａ～ＲＣ１Ｅ，ＲＣ１＃，ＲＣ２，ＲＣ２Ａ～ＲＣ２Ｅ，ＲＣ３，ＲＣ３Ａ～ＲＣ３Ｅ，ＲＣ４，ＲＣ４Ａ～ＲＣ４Ｅ，ＲＣ５，ＲＣ５Ｂ，ＲＣ５Ｃ，ＲＣ５＃，ＲＣ６Ｂ，ＲＣ６Ｃ，ＲＣ７Ｃ 共振回路、Ｔ１ 入力端子、Ｔ２ 出力端子、Ｖ１１～Ｖ１５，Ｖ２１～Ｖ２４，Ｖ３１～Ｖ３６，Ｖ４１～Ｖ４７，Ｖ５１～Ｖ５４，Ｖ１１＃，Ｖ１５＃ インダクタビア、Ｖ１１Ａ，Ｖ１５Ａ，Ｖ５１Ａ，Ｖ５４Ａ，ＶＧＡ，ＶＧＢ ビア、ＶＧ１１～ＶＧ１３，ＶＧ２１，ＶＧ２２，ＶＧ３１～ＶＧ３４，ＶＧ４１～ＶＧ４５，ＶＧ５１～ＶＧ５４ グランドビア。

Claims (10)

1. 入力端子と、
   出力端子と、
   複数の誘電体層を含む積層体と、
   前記積層体において、互いに異なる誘電体層に設けられた第１電極および第２電極と、
   前記第１電極と前記第２電極とに接続された接続電極と、
   前記第２電極と対向する第１キャパシタ電極、第２キャパシタ電極、第３キャパシタ電極および第４キャパシタ電極と、
   前記第１キャパシタ電極に接続された第１インダクタビアと、
   前記第２キャパシタ電極に接続された第２インダクタビアと、
   前記第３キャパシタ電極に接続された第３インダクタビアと、
   前記第４キャパシタ電極に接続された第４インダクタビアと、
   前記接続電極に接続された第１配線電極および第２配線電極とを備え、
   前記第１配線電極および前記第２配線電極の各々は、前記積層体における前記第１電極と前記第２電極との間の誘電体層に配置された平板形状の電極であり、
   前記第１インダクタビアの一方端は前記第１キャパシタ電極を介して前記入力端子に接続され、
   前記第１インダクタビアの他方端は前記第１配線電極に接続され、
   前記第２インダクタビアは、前記第１電極と前記第２キャパシタ電極との間に接続され、
   前記第３インダクタビアは、前記第１電極と前記第３キャパシタ電極との間に接続され、
   前記第４インダクタビアの一方端は前記第４キャパシタ電極を介して前記出力端子に接続され、
   前記第４インダクタビアの他方端は前記第２配線電極に接続される、ＬＣフィルタ。
2. 接地端子をさらに備え、
   前記第１電極および前記第２電極は、前記接地端子に接続されており、
   前記積層体は、互いに対向する第１側面および第２側面を有する直方体に設けられており、
   前記接続電極は、前記積層体の積層方向に延在する第１グランドビアおよび第２グランドビアを含み、
   前記積層体の積層方向から平面視した場合に、
   前記第１グランドビアおよび前記第３インダクタビアは、前記第１側面に沿って配置され、
   前記第２グランドビアおよび前記第２インダクタビアは、前記第２側面に沿って配置される、請求項１に記載のＬＣフィルタ。
3. 前記積層体の積層方向から平面視した場合に、前記第２インダクタビアと前記第３インダクタビアとを結ぶ第１仮想線と、前記第１グランドビアと前記第２グランドビアとを結ぶ第２仮想線とが交差する、請求項２に記載のＬＣフィルタ。
4. 前記第２仮想線は、前記第１仮想線の中点において前記第１仮想線と交差する、請求項３に記載のＬＣフィルタ。
5. 前記第２仮想線は、前記第２仮想線の中点において前記第１仮想線と交差する、請求項４に記載のＬＣフィルタ。
6. 前記第２電極と対向する第５キャパシタ電極と、
   前記第２側面に沿って配置され、前記第１電極および前記第５キャパシタ電極に接続された第５インダクタビアとをさらに備え、
   前記積層体の積層方向から平面視した場合に、
   前記接続電極は、前記第１側面に沿って配置され、前記第１電極と前記第２電極とを接続する第３グランドビアをさらに含み、
   前記第２グランドビアは、前記第２インダクタビアと前記第５インダクタビアとの間に配置され、
   前記第３インダクタビアは、前記第１グランドビアと前記第３グランドビアとの間に配置される、請求項２～５のいずれか１項に記載のＬＣフィルタ。
7. 前記第１電極と前記第２電極とを接続する第５グランドビアおよび第６グランドビアをさらに備え、
   前記積層体の積層方向から平面視した場合に、
   前記第３インダクタビアは、前記第１側面に沿って、前記第１グランドビアと前記第５グランドビアとの間に配置され、
   前記第２インダクタビアは、前記第２側面に沿って、前記第２グランドビアと前記第６グランドビアとの間に配置される、請求項２に記載のＬＣフィルタ。
8. 前記積層体は、互いに対向する第１側面および第２側面を有する直方体であり、
   前記接続電極は、前記第１側面および前記第２側面に設けられた平板状の電極である、請求項１に記載のＬＣフィルタ。
9. 前記積層体は、セラミックで形成される、請求項１～８のいずれか１項に記載のＬＣフィルタ。
10. 前記ＬＣフィルタは、バンドパスフィルタである、請求項１～９のいずれか１項に記載のＬＣフィルタ。

Images