CN115811290A - 层叠型电子部件 - Google Patents

Abstract

本发明提供一种能够抑制多个电感器间的电磁场耦合并且能够小型化的层叠型电子部件。该层叠型电子部件包括层叠体和第一～第三电感器。将包含第一轴线并且由第一电感器围成的第一空间垂直投影到XZ平面而得到的区域的面积，大于将包含第二轴线并且由第二电感器围成的第二空间垂直投影到YZ平面而得到的区域的面积。第三电感器以第三轴线不与第一空间交叉而与第二空间交叉的方式配置。

Description

层叠型电子部件

技术领域

本发明涉及包含多个电感器的层叠型电子部件。

背景技术

在小型移动体通信设备中，广泛使用如下结构：设置有在系统和使用频带不同的多个应用中共同使用的天线，将该天线发送接收的多个信号使用分波器进行分离。

通常，将第一频带内的频率的第一信号和比第一频带高的第二频带内的频率的第二信号分离的分波器包括：公共端口；第一信号端口；第二信号端口；设置在从公共端口到第一信号端口的第一信号路径上的第一滤波器；和设置在从公共端口到第二信号端口的第二信号路径上的第二滤波器。作为第一滤波器和第二滤波器，例如可以采用由电感器和电容器构成的LC谐振器。

作为滤波器，已知有如中国专利申请公开第104601133A号说明书中公开那样，使用了包含层叠的多个电介质层的层叠体。另外，作为LC谐振器中使用的电感器，已知有如中国专利申请公开第104601133A号说明书中公开那样，绕与层叠体的层叠方向正交的轴线卷绕的电感器和绕与层叠体的层叠方向平行的轴线卷绕的电感器。

近年来，市场需要小型移动体通信设备的小型化、省空间化，还需要该通信设备中使用的分波器的小型化。在构成滤波器的LC谐振器包含两个电感器的情况下，如果分波器小型化，则有时两个电感器间的电磁场耦合会过强。由此，有时不能实现期望的特性。

如中国专利申请公开第104601133A号说明书所记载那样，在滤波器包含两个电感器的情况下，通过使一个电感器的轴线与另一个电感器的轴线正交，能够抑制两个电感器间的磁耦合。但是，当这样配置两个电感器时，会在层叠体内产生无用的空间，其结果，分波器会大型化。另外，在滤波器包含3个以上的多个电感器的情况下，对于多个电感器的全部，如果要如中国专利申请公开第104601133A号说明书中记载的两个电感器那样配置，则产生于层叠体内的无用的空间会进一步变大。

上述的问题不限于分波器，适用于所有的包含多个电感器的层叠型电子部件。

发明内容

本发明的目的在于，提供能够抑制多个电感器间的电磁场耦合并且能够小型化的层叠型电子部件。

本发明提供一种层叠型电子部件，其包括：层叠体，其包含层叠的多个电介质层；第一电感器，其与层叠体一体化，绕与第一方向平行的第一轴线卷绕，其中，第一方向与多个电介质层的层叠方向正交；第二电感器，其与层叠体一体化，绕与第二方向平行的第二轴线卷绕，其中，第二方向与层叠方向正交；和第三电感器，其与层叠体一体化，绕与层叠方向平行的第三轴线卷绕。将包含第一轴线并且由第一电感器围成的第一空间垂直投影到与第一轴线垂直的虚拟平面而得到的区域的面积，大于将包含第二轴线并且由第二电感器围成的第二空间垂直投影到与第二轴线垂直的虚拟平面而得到的区域的面积。第三电感器以第三轴线不与第一空间交叉而与第二空间交叉的方式配置。

在本发明的层叠型电子部件中，第一电感器也可以以从第一方向观察时第一空间的一部分与第二空间的至少一部分重叠的方式配置。

另外，在本发明的层叠型电子部件中，第一方向、第二方向和层叠方向也可以相互正交。

另外，在本发明的层叠型电子部件中，第二电感器也可以包含：分别绕第二轴线卷绕少于一圈的多个导体部分；和将多个导体部分串联连接的至少一个连接部分。

另外，在本发明的层叠型电子部件中，从与层叠方向平行的一个方向观察时的层叠体的平面形状也可以为长方形。在该情况下，第二电感器也可以以第二轴线与长方形的长边平行的方式配置。

另外，本发明的层叠型电子部件还可以包括构成至少一个电容器的多个电容器用导体层。在该情况下，多个电容器用导体层也可以不设置在第二电感器与第三电感器之间。

另外，本发明的层叠型电子部件还可以包括第一端口、第二端口和将第一端口与第二端口连接的信号路径。在该情况下，第一电感器和第二电感器也可以从电路结构上看设置于信号路径上。第三电感器也可以从电路结构上看设置于信号路径与地线之间。层叠型电子部件还可以包括滤波器，其包含第一电感器、第二电感器和第三电感器，且使通带内的频率的信号选择性地通过。

或者，本发明的层叠型电子部件还可以具备：第一端口、第二端口、将第一端口与第二端口连接的信号路径、使第一通带内的频率的第一信号选择性地通过的第一滤波器、使第二通带内的频率的第二信号选择性地通过的第二滤波器。在该情况下，第一电感器、第二电感器和第三电感器中的一个或两个电感器也可以包含于第一滤波器中，其余的电感器包含于第二滤波器中。

在本发明的层叠型电子部件中，第一电感器绕第一轴线卷绕，第二电感器绕第二轴线卷绕，第三电感器绕第三轴线卷绕。第三电感器以第三轴线不与第一空间交叉而与第二空间交叉的方式配置。由此，根据本发明，能够抑制多个电感器间的电磁场耦合，并且能够将层叠型电子部件小型化。

本发明的其它目的、特征及优点根据以下的说明将变得充分清晰。

附图说明

图1是表示本发明一实施方式的层叠型电子部件的电路结构的电路图。

图2是表示本发明一实施方式的层叠型电子部件的电路结构的电路图。

图3是表示本发明一实施方式的层叠型电子部件的外观的立体图。

图4A～图4C是表示本发明一实施方式的层叠型电子部件的层叠体中的第1层～第3层的电介质层的图案形成面的说明图。

图5A～图5C是表示本发明一实施方式的层叠型电子部件的层叠体中的第4层～第6层的电介质层的图案形成面的说明图。

图6A～图6C是表示本发明一实施方式的层叠型电子部件的层叠体中的第7层～第9层的电介质层的图案形成面的说明图。

图7A～图7C是表示本发明一实施方式的层叠型电子部件的层叠体中的第10层～第12层的电介质层的图案形成面的说明图。

图8A是表示本发明一实施方式的层叠型电子部件的层叠体中的第13层的电介质层的图案形成面的说明图。

图8B是表示本发明一实施方式的层叠型电子部件的层叠体中的第14层～第21层的电介质层的图案形成面的说明图。

图8C是表示本发明一实施方式的层叠型电子部件的层叠体中的第22层的电介质层的图案形成面的说明图。

图9A和图9B是表示本发明一实施方式的层叠型电子部件的层叠体中的第23层和第24层的电介质层的图案形成面的说明图。

图10是表示本发明一实施方式的层叠型电子部件的层叠体的内部的立体图。

图11是表示本发明一实施方式的层叠型电子部件的层叠体的内部的立体图。

图12是表示图10及图11所示的层叠体的内部的一部分的侧视图。

图13是表示图10及图11所示的层叠体的内部的一部分的侧视图。

图14是表示图10及图11所示的层叠体的内部的一部分的侧视图。

图15是表示图10及图11所示的层叠体的内部的一部分的侧视图。

图16是表示图10及图11所示的层叠体的内部的一部分的俯视图。

图17是表示图10及图11所示的层叠体的内部的一部分的俯视图。

图18是表示本发明一实施方式的层叠型电子部件中的公共端口和第一信号端口之间的通过衰减特性的特性图。

图19是表示本发明一实施方式的层叠型电子部件中的公共端口和第二信号端口之间的通过衰减特性的特性图。

具体实施方式

以下，参照附图对本发明的实施方式进行详细的说明。首先，参照图1对本发明一实施方式的层叠型电子部件(以下，仅记载为电子部件。)1的结构概略进行说明。在图1中，作为电子部件1的例子，示出了分波器(双工器)。分波器包括：使第一通带内的频率的第一信号选择性地通过的第一滤波器10；和使比第一通带高的第二通带内的频率的第二信号选择性地通过的第二滤波器20。

电子部件1还包括：公共端口2、第一信号端口3、第二信号端口4、将公共端口2与第一信号端口3连接的第一信号路径5、以及将公共端口2与第二信号端口4连接的第二信号路径6。第一滤波器10从电路结构上看设置于公共端口2与第一信号端口3之间。第二滤波器20从电路结构上看设置于公共端口2与第二信号端口4之间。第一信号路径5是从公共端口2经由第一滤波器10到第一信号端口3的路径。第二信号路径6是从公共端口2经由第二滤波器20到第二信号端口4的路径。

第一通带内的频率的第一信号选择性地通过设置有第一滤波器10的第一信号路径5。第二通带内的频率的第二信号选择性地通过设置有第二滤波器20的第二信号路径6。这样，电子部件1将第一信号与第二信号分离。

接着，参照图1对第一滤波器10的结构的一例进行说明。第一滤波器10包含电感器L11、L12、L13和电容器C11、C12、C13、C14、C15、C16。电感器L11、L12从电路结构上看设置于第一信号路径5上。另外，电感器L11从电路结构上看设置于比电感器L12更靠近第一信号端口3的位置。电感器L11的一端连接于第一信号端口3。电感器L11的另一端连接于电感器L12的一端。电感器L12的另一端连接于公共端口2。

电容器C11与电感器L11并联连接。电容器C12与电感器L12并联连接。电容器C13的一端连接于电感器L11的一端。电容器C13的另一端连接于电感器L12的另一端。

电容器C14的一端连接于电感器L11的一端。电容器C15的一端连接于电感器L11与电感器L12的连接点。电容器C14、C15各自的另一端连接于电感器L13的一端。电感器L13的另一端连接于地线。电容器C16与电感器L13并联连接。电感器L13从电路结构上看设置于第一信号路径5与地线之间。

接着，参照图2对第二滤波器20的结构的一例进行说明。第二滤波器20包含电感器L21、L22和电容器C21、C22、C23、C24、C25、C26、C27、C28、C29、C30、C31。电容器C21的一端连接于第二信号端口4。电容器C21的另一端连接于电容器C22的一端。电容器C22的另一端连接于电容器C23的一端。电容器C23的另一端连接于公共端口2。

电容器C24的一端连接于电容器C21的一端。电容器C24的另一端连接于电容器C22的另一端。电容器C25的一端连接于电容器C22与电容器C23的连接点。

电感器L21从电路结构上看设置于第二信号路径6与地线之间。电感器L21包含电感器部分211、212。电感器部分211的一端连接于电容器C21与电容器C22的连接点。电感器部分211的另一端连接于电感器部分212的一端。电感器部分212的另一端连接于地线。

电感器L22从电路结构上看设置于第二信号路径6与地线之间。另外，电感器L22从电路结构上看设置于比电感器L21更靠近公共端口2的位置。电感器L22包含电感器部分221、222。电感器部分221的一端连接于电容器C25的另一端。电感器部分221的另一端连接于电感器部分222的一端。电感器部分222的另一端连接于地线。

电感器L21的电感器部分211和电感器L22的电感器部分221相互磁耦合。电感器L21的电感器部分212和电感器L22的电感器部分222不相互磁耦合。

电容器C26与电感器L21的电感器部分211并联连接。电容器C27与电感器L21的电感器部分212并联连接。电容器C28的一端连接于电感器部分211的一端。电容器C28的另一端连接于电感器部分212的另一端。

电容器C29与电感器L22的电感器部分221并联连接。电容器C30与电感器L22的电感器部分222并联连接。电容器C31的一端连接于电感器部分221的一端。电容器C31的另一端连接于电感器部分222的另一端。

接着，参照图3对电子部件1的其它结构进行说明。图3是表示电子部件1的外观的立体图。

电子部件1还具备包含层叠的多个电介质层和多个导体的层叠体50。层叠体50是用于将公共端口2、第一信号端口3、第二信号端口4、电感器L11、L12、L13、L21、L22及电容器C11～C16、C21～C31一体化的层叠体。第一滤波器10和第二滤波器20分别使用多个导体构成。

层叠体50具有位于多个电介质层的层叠方向T的两端的底面50A及上表面50B、将底面50A与上表面50B连接的四个侧面50C～50F。侧面50C、50D朝向彼此相反侧，侧面50E、50F也朝向彼此相反侧。侧面50C～50F与上表面50B及底面50A垂直。

在此，如图3所示，定义了X方向、Y方向、Z方向。X方向、Y方向、Z方向相互正交。在本实施方式中，将与层叠方向T平行的一方向设为Z方向。另外，将与X方向相反的方向设为－X方向，将与Y方向相反的方向设为－Y方向，将与Z方向相反的方向设为－Z方向。

如图3所示，底面50A位于层叠体50中的－Z方向的一端。上表面50B位于层叠体50中的Z方向的一端。底面50A及上表面50B各自的形状为在X方向上较长的矩形形状。侧面50C位于层叠体50中的－X方向的一端。侧面50D位于层叠体50中的X方向的一端。侧面50E位于层叠体50中的－Y方向的一端。侧面50F位于层叠体50中的Y方向的一端。

从Z方向观察时的层叠体50的平面形状即底面50A的形状(上表面50B的形状)为长方形。该长方形的长边与X方向平行，该长方形的短边与Y方向平行。

电子部件1还具备设置于层叠体50的底面50A的信号端子112、113、114、连接于地线的接地端子111、115、116、117、118、119。接地端子111配置于存在于底面50A、侧面50D和侧面50E交叉的位置的角部附近。信号端子113配置于存在于底面50A、侧面50D和侧面50F交叉的位置的角部附近。信号端子114配置于存在于底面50A、侧面50C和侧面50F交叉的位置的角部附近。接地端子115配置于存在于底面50A、侧面50C和侧面50E交叉的位置的角部附近。

信号端子112配置于接地端子111与接地端子115之间。接地端子116配置于接地端子111与信号端子113之间。接地端子117配置于信号端子113与信号端子114之间。接地端子118配置于信号端子114与接地端子115之间。接地端子119配置于底面50A的中央。

信号端子112与公共端口2对应，信号端子113与第一信号端口3对应，信号端子114与第二信号端口4对应。因此，公共端口2、第一信号端口3及第二信号端口4设置于层叠体50的底面50A。

接着，参照图4A～图9B对构成层叠体50的多个电介质层及多个导体的一例进行说明。该例中，层叠体50具有层叠的24层的电介质层。以下，将该24层的电介质层从下起依次称为第1层～第24层的电介质层。另外，以附图标记51～74表示第1层～第24层的电介质层。

在图4A～图8C中，多个圆表示多个通孔。在电介质层51～72各自上形成有多个通孔。多个通孔分别通过向通孔用的孔内填充导体膏而形成。多个通孔各自连接于导体层或其它的通孔。

图4A表示第1层的电介质层51的图案形成面。在电介质层51的图案形成面上形成有端子111～119。图4B表示第2层的电介质层52的图案形成面。在电介质层52的图案形成面上形成有导体层521、522、523、524、525。

图4C表示第3层的电介质层53的图案形成面。在电介质层53的图案形成面上形成有导体层531、532、533、534、535、536、537、538、539、5310、5311、5312。导体层531的一端连接于导体层5311。导体层531的另一端连接于导体层5312。图4C中，以虚线表示导体层531与导体层5311的边界以及导体层531与导体层5312的边界。

图5A表示第4层的电介质层54的图案形成面。在电介质层54的图案形成面上形成有导体层541、542、543、544、545、546、547、548。导体层541、543连接于导体层542。图5B表示第5层的电介质层55的图案形成面。在电介质层55的图案形成面上形成有导体层551、552、553、554。导体层554连接于导体层553。图5C表示第6层的电介质层56的图案形成面。在电介质层56的图案形成面上形成有导体层561、562。

图6A表示第7层的电介质层57的图案形成面。在电介质层57的图案形成面上形成有导体层571、572。导体层572连接于导体层571。图6B表示第8层的电介质层58的图案形成面。在电介质层58的图案形成面上没有形成导体层。图6C表示第9层的电介质层59的图案形成面。在电介质层59的图案形成面上形成有导体层591。

图7A表示第10层的电介质层60的图案形成面。在电介质层60的图案形成面上形成有导体层601。图7B表示第11层的电介质层61的图案形成面。在电介质层61的图案形成面上没有形成导体层。图7C表示第12层的电介质层62的图案形成面。在电介质层62的图案形成面上形成有导体层621、622。从与层叠方向T平行的一方向(Z方向)观察时的导体层621、622的形状也可以相同。

图8A表示第13层的电介质层63的图案形成面。在电介质层63的图案形成面上形成有导体层631、632。从与层叠方向T平行的一方向(Z方向)观察时的导体层631、632的形状也可以相同。图8B表示第14层～第21层的电介质层64～71的图案形成面。在电介质层64～71没有形成导体层。图8C表示第22层的电介质层72的图案形成面。在电介质层72的图案形成面上形成有导体层721、722、723、724、725、726、727。从与层叠方向T平行的一方向(Z方向)观察时的导体层722、723、724的形状也可以相同。从与层叠方向T平行的一方向(Z方向)观察时的导体层726、727的形状也可以相同。

图9A表示第23层的电介质层73的图案形成面。在电介质层73的图案形成面上形成有导体层731、732、733、734、735、736、737。从与层叠方向T平行的一方向(Z方向)观察时的导体层732、733、734的形状也可以相同。从与层叠方向T平行的一方向(Z方向)观察时的导体层736、737的形状也可以相同。图9B表示第24层的电介质层74的图案形成面。在电介质层74的图案形成面上形成有由导体层构成的标记741。

图2所示的层叠体50中，第1层的电介质层51的图案形成面成为层叠体50的底面50A，以第24层的电介质层74的与图案形成面相反侧的面成为层叠体50的上表面50B的方式，将第1层～第24层的电介质层51～74层叠而构成。

在层叠第1层～第22层的电介质层51～72时，图4A～图8C所示的多个通孔各自连接于在层叠方向T上重叠的导体层或在层叠方向T上重叠的其它通孔。另外，图4A～图8C所示的多个通孔中的位于端子内或导体层内的通孔连接于该端子或该导体层。

图10及图11表示层叠第1层～第24层的电介质层51～74而构成的层叠体50的内部。如图10及图11所示，在层叠体50的内部层叠有图4A～图9A所示的多个导体层和多个通孔。此外，在图10及图11中省略标记741。

层叠体50例如将电介质层51～74的材料设为陶瓷，通过低温同时烧制法来制作。在该情况下，首先，分别制作稍后成为电介质层51～74的多个陶瓷生片。在各陶瓷生片上形成有稍后成为多个导体层的多个烧制前导体层和稍后成为多个通孔的多个烧制前通孔。接着，层叠多个陶瓷生片，制作生片层叠体。接着，切断该生片层叠体，制作烧制前层叠体。接着，通过低温同时烧制工序烧制该烧制前层叠体中的陶瓷和导体，完成层叠体50。

接着，参照图4A～图15详细说明电感器L11、L12、L13、L21、L22的结构。图12～图15是表示层叠体50的内部的一部分的侧视图。

图12表示从侧面50D侧观察的层叠体50的内部的一部分，主要示出电感器L11、L12、L13。图13表示从侧面50E侧观察的层叠体50的内部的一部分，主要示出电感器L12、L13、L22。图14表示从侧面50C侧观察的层叠体50的内部的一部分，主要示出电感器L21、L22。图15表示从侧面50F侧观察的层叠体50的内部的一部分，主要示出电感器L11、L21。

电感器L11、L12、L13、L21、L22分别与层叠体50一体化。如后述，电感器L11、L12、L21、L22各自包含多个通孔列。多个通孔列各自通过将在层叠方向T上排列的两个以上的通孔列串联连接而构成。

首先，对电感器L11的结构进行说明。如图12及图15所示，电感器L11绕与正交于层叠方向T的方向平行的轴线A11卷绕。本实施方式中，特别是轴线A11向与Y方向平行的方向延伸。

另外，电感器L11包含绕轴线A11卷绕少于一圈的一个导体部分。电感器L11的导体部分包含导体层部11C1(参照图10及图11)。导体层部11C1具有在与X方向平行的方向上较长的形状。导体层部11C1包含配置于层叠方向T上互不相同的位置且利用四个通孔并联连接的导体层721、731(参照图8C及图9A)。导体层721、731各自向与X方向平行的方向延伸。

电感器L11的导体部分还包含两个通孔列11T1和两个通孔列11T2(参照图10及图11)。在导体层部11C1的长边方向的一端附近的部分并联连接有两个通孔列11T1。在导体层部11C1的长边方向的另一端附近的部分并联连接有两个通孔列11T2。

接着，对电感器L12的结构进行说明。如图12及图13所示，电感器L12绕与正交于层叠方向T的方向平行的轴线A12卷绕。本实施方式中，特别是轴线A12向与X方向平行的方向延伸。另外，电感器L12包含：分别绕轴线A12卷绕少于一圈的导体部分L12A、L12B、L12C；串联连接导体部分L12A、L12B的连接部分L12D；以及串联连接导体部分L12B、L12C的连接部分L12E。

导体部分L12A、L12B、L12C分别包含导体层部12C1、12C2、12C3(参照图10及图11)。导体层部12C1、12C2、12C3各自具有在与Y方向平行的方向上较长的形状。

导体层部12C1包含配置于层叠方向T上互不相同的位置且利用两个通孔并联连接的导体层722、732(参照图8C及图9A)。导体层部12C2包含配置于层叠方向T上互不相同的位置且利用两个通孔并联连接的导体层723、733(参照图8C及图9A)。导体层部12C3包含配置于层叠方向T上互不相同的位置且利用两个通孔并联连接的导体层724、734(参照图8C及图9A)。导体层722～724、732～734各自向与Y方向平行的方向延伸。

导体部分L12A还包含通孔列12T1、12T2(参照图10及图11)。通孔列12T1连接于导体层部12C1的长边方向的一端附近的部分。通孔列12T2连接于导体层部12C1的长边方向的另一端附近的部分。

导体部分L12B还包含通孔列12T3、12T4(参照图10及图11)。通孔列12T3连接于导体层部12C2的长边方向的一端附近的部分。通孔列12T4连接于导体层部12C2的长边方向的另一端附近的部分。

导体部分L12C还包含通孔列12T5、12T6(参照图10及图11)。通孔列12T5连接于导体层部12C3的长边方向的一端附近的部分。通孔列12T6连接于导体层部12C3的长边方向的另一端附近的部分。

连接部分L12D将导体部分L12A的通孔列12T2和导体部分L12B的通孔列12T3连接。另外，连接部分L12D包含导体层部12C4(参照图10)。导体层部12C4包含配置于层叠方向T上互不相同的位置且利用两个通孔并联连接的导体层621、631(参照图7C及图8A)。

连接部分L12E将导体部分L12B的通孔列12T4和导体部分L12C的通孔列12T5连接。另外，连接部分L12E包含导体层部12C5(参照图10)。导体层部12C5包含配置于层叠方向T上互不相同的位置且利用两个通孔并联连接的导体层622、632(参照图7C及图8A)。

图5A及图5B所示的导体层542、552配置于层叠方向T上互不相同的位置且利用三个通孔并联连接。导体层542、552将电感器L11的导体部分的通孔列11T3、11T4和电感器L12的导体部分L12A的通孔列12T1连接。

接着，对电感器L13的结构进行说明。电感器L13绕与层叠方向T平行的轴线A13卷绕。电感器L13由导体层531(参照图4C)构成。

接着，对电感器L21的结构进行说明。如图14及图15所示，电感器L21绕与正交于层叠方向T的方向平行的轴线A21卷绕。本实施方式中，特别是轴线A21向与Y方向平行的方向延伸。

另外，电感器L21包含绕轴线A21卷绕少于一圈的一个导体部分。电感器L21的导体部分包含导体层部21C1(参照图10及图11)。导体层部21C1包含配置于层叠方向T上互不相同的位置且利用两个通孔并联连接的导体层725、735(参照图8C及图9A)。导体层725、735各自包含向X方向延伸的第一部分和向Y方向延伸的第二部分。

电感器L21的导体部分还包含通孔列21T1、21T2(参照图10及图11)。通孔列21T1连接于导体层部21C1的长边方向的一端附近的部分。通孔列21T2连接于导体层部21C1的长边方向的另一端附近的部分。

电感器L21还包含导体层部21C2、21C3(参照图11)。导体层部21C1将通孔列21T1的一端和通孔列21T2的一端连接。导体层部21C2连接于通孔列21T1的另一端，且以靠近通孔列21T2的另一端的方式延伸。导体层部21C3连接于通孔列21T2的另一端，且以靠近通孔列21T1的另一端的方式延伸。

导体层部21C2包含配置于层叠方向T上互不相同的位置且利用两个通孔并联连接的导体层561、571(参照图5C及图6A)。导体层部21C3包含配置于层叠方向T上互不相同的位置且利用两个通孔并联连接的导体层544、553(参照图5A及图5B)。

导体层部21C1、21C2和通孔列21T1、21T2构成电感器L21的电感器部分211。导体层部21C3构成电感器L21的电感器部分212。导体层部21C3(导体层544、553)经由导体层526、5310(参照图4B及图4C)及多个通孔连接于接地端子117。

接着，对电感器L22的结构进行说明。如图13及图14所示，电感器L22绕与正交于层叠方向T的方向平行的轴线A22卷绕。本实施方式中，特别是轴线A22向与Y方向平行的方向延伸。另外，电感器L22包含：分别绕轴线A22卷绕少于一圈的导体部分L22A、L22B；和串联连接导体部分L22A、L22B的连接部分L22C。

导体部分L22A、L22B分别包含导体层部22C1、22C2(参照图10及图11)。导体层部22C1、22C2各自具有在与X方向平行的方向上较长的形状。

导体层部22C1包含配置于层叠方向T上互不相同的位置且利用四个通孔并联连接的导体层726、736(参照图8C及图9A)。导体层部22C2包含配置于层叠方向T上互不相同的位置且利用四个通孔并联连接的导体层727、737(参照图8C及图9A)。导体层726、727、736、737各自向与X方向平行的方向延伸。

导体部分L22A还包含两个通孔列22T1和两个通孔列22T2(参照图10及图11)。在导体层部22C1的长边方向的一端附近的部分，并联连接有两个通孔列22T1。在导体层部22C1的长边方向的另一端附近的部分，并联连接有两个通孔列22T2。

导体部分L22B还包含两个通孔列22T3和两个通孔列22T4(参照图10及图11)。在导体层部22C2的长边方向的一端附近的部分并联连接有两个通孔列22T3。在导体层部22C2的长边方向的另一端附近的部分并联连接有两个通孔列22T4。

连接部分L22C将导体部分L22A的两个通孔列22T2和导体部分L22B的两个通孔列22T3连接。另外，连接部分L22C包含导体层部22C3(参照图10及图11)。导体层部22C3包含配置于层叠方向T上互不相同的位置且利用四个通孔并联连接的导体层591、601(参照图6C及图7A)。

导体部分L22A构成电感器L22的电感器部分221。导体部分L22B构成电感器L22的电感器部分222。导体部分L22B从电路结构上看设置于导体部分L22A与地线之间。导体部分L22B的两个通孔列22T4经由导体层525、539(参照图4B及图4C)及多个通孔连接于接地端子115、118。

接着，对电容器C11～C16、C21～C31和图4A～图9B所示的层叠体50的内部的构成要素的对应关系进行说明。电容器C11由图4B～图5A、图8C及图9A所示的导体层521、532、541、551和这些导体层之间的电介质层52、53、54构成。电容器C12由图7C、图8A、图8C及图9A所示的导体层621、622、631、632、722～724、732～734和这些导体层之间的电介质层62、72构成。电容器C13由导体层721～724、731～734构成。

电容器C14由图4C所示的导体层5311、532构成。电容器C15由导体层5311、图5A所示的导体层542以及这些导体层之间的电介质层53构成。电容器C16由图4C及图5A所示的导体层5312、543和这些导体层之间的电介质层53构成。

电容器C21由图4C及图5A所示的导体层533、545和这些导体层之间的电介质层53构成。电容器C22由图4C、图5A及图5C所示的导体层534、545和这些导体层之间的电介质层53构成。电容器C23由图4C及图5A所示的导体层535、546和这些导体层之间的电介质层53构成。电容器C24由导体层533、534构成。电容器C25由图4C、图5A及图5C所示的导体层536、546、547和这些导体层之间的电介质层53构成。

电容器C26由图5C、图6A、图8C及图9A所示的导体层561、571、725、735和这些导体层之间的电介质层56、72构成。电容器C27由图5A及图5B所示的导体层544、553和这些导体层之间的电介质层54构成。电容器C28由图5B及图6A所示的导体层554、572和这些导体层之间的电介质层55、56构成。

电容器C29由图6C、图7A、图8C及图9A所示的导体层591、601、726、736和这些导体层之间的电介质层59、72构成。电容器C30由导体层591、601、图8C及图9A所示的导体层727、737、这些导体层之间的电介质层59、72构成。电容器C31由图4C及图5A所示的导体层537、548和这些导体层之间的电介质层53构成。

接着，参照图10～图17对本实施方式的电子部件1的结构上的特征进行说明。图16及图17是表示图10及图11所示的层叠体50的内部的一部分的俯视图。

如图10～图15所示，电感器L12相对于电感器L11配置于与层叠方向T正交的一方向即－Y方向的前方。电感器L21和电感器L22相对于电感器L11和电感器L12分别配置于与层叠方向T正交的一方向即－X方向的前方。

在图12及图15中，由带附图标记S11的虚线围成的区域表示包含轴线A11并且由电感器L11围成的空间。另外，在图12及图13中，由带附图标记S12的虚线围成的区域表示包含轴线A12并且由电感器L12围成的空间。另外，在图14及图15中，由带附图标记S21的虚线围成的区域表示包含轴线A21并且由电感器L21围成的空间。另外，在图13及图14中，由带附图标记S22的虚线围成的区域表示包含轴线A22并且由电感器L22围成的空间。

在图15中，由带附图标记S11的虚线围成的区域也是将空间S11垂直投影到与轴线A11垂直的虚拟的平面(XZ平面)而得到的区域。以下，将该区域称为空间S11的投影区域。空间S11的投影区域的面积相当于电感器L11的开口面积。

另外，在图12中，由带附图标记S12的虚线围成的区域也是将空间S12垂直投影到与轴线A12垂直的虚拟的平面(YZ平面)而得到的区域。以下，将该区域称为空间S12的投影区域。空间S12的投影区域的面积相当于电感器L12的开口面积。

另外，在图15中，由带附图标记S21的虚线围成的区域也是将空间S21垂直投影到与轴线A21垂直的虚拟的平面(XZ平面)而得到的区域。以下，将该区域称为空间S21的投影区域。空间S21的投影区域的面积相当于电感器L21的开口面积。

另外，在图13中，由带附图标记S22的虚线围成的区域也是将空间S22垂直投影到与轴线A22垂直的虚拟的平面(XZ平面)而得到的区域。以下，将该区域称为空间S22的投影区域。空间S22的投影区域的面积相当于电感器L22的开口面积。

如图12及图15所示，空间S11的投影区域的面积大于空间S12的投影区域的面积。另外，如图12及图15所示，空间S21的投影区域的面积大于空间S12的投影区域的面积。另外，如图12及图13所示，空间S22的投影区域的面积大于空间S12的投影区域的面积。

另外，如图13及图15所示，空间S21的投影区域的面积与空间S22的投影区域的面积互不相同。本实施方式中，特别是空间S21的投影区域的面积大于空间S22的投影区域的面积。另外，空间S21的投影区域在层叠方向T上的尺寸大于空间S22的投影区域在层叠方向T上的尺寸。

在从与轴线A11平行的一方向(Y方向)观察时，电感器L11以空间S11的一部分与空间S12的至少一部分重叠的方式配置。

在从与轴线A12平行的一方向(X方向)观察时，电感器L12以空间S12的至少一部分与空间S22重叠的方式配置。另外，电感器L12以轴线A12与层叠体50的底面50A的长边(上表面50B的长边)平行的方式配置。

电感器L13以轴线A13不与空间S11、S21、S22交叉而与空间S12交叉的方式配置。换言之，电感器L13以从Z方向观察与电感器L12重叠的方式配置。在电感器L12与电感器L13之间，具体而言，在导体层531(参照图4C)和导体层621、622(图7C参照)之间没有设置为了构成电容器而使用的电容器用导体层。

在从与轴线A21平行的一方向(Y方向)观察时，电感器L21以空间S21的一部分与空间S22的至少一部分重叠的方式配置。换言之，在从与轴线A22平行的一方向(Y方向)观察时，电感器L22以空间S22的至少一部分与空间S21的一部分重叠的方式配置。

电感器L21的导体层部21C3配置于电感器L21的导体层部21C1与底面50A之间。在从与层叠方向T平行的一方向(Z方向)观察时，导体层部21C3以横切信号端子114的方式延伸。另外，电感器L21电连接于接地端子117。电感器L22电连接于接地端子115、118。

电感器L22包含：构成电感器L22的电感器部分221的导体部分L22A、构成电感器L22的电感器部分222的导体部分L22B、以及串联连接导体部分L22A、L22B的连接部分L22C。导体部分L22A(电感器部分221)与电感器L21中的构成电感器L21的电感器部分211的导体层部21C1、21C2及通孔列21T1、21T2磁耦合。

在图17中示出构成电感器L11的导体层部11C1的两个导体层721、731。如图17所示，导体层721的面积大于导体层731的面积。在从与层叠方向T平行的一方向(Z方向)观察时，导体层731配置于导体层721的外缘的内侧。从Z方向观察时的导体层731的形状与从Z方向观察时的导体层721的形状为相似形。导体层721配置于导体层731与轴线A11之间。

对于导体层721、731的上述的说明也适用于导体层72x、73x的组(x为2以上7以下的整数)。如果将关于导体层721、731的上述的说明中的导体层721、731分别置换成导体层72x、73x，则成为对于导体层72x、73x的说明。此外，在对构成电感器L12的导体层72x、73x的组说明的情况下，上述的说明中的轴线A11置换成轴线A12。另外，在对构成电感器L21的导体层725、735的组说明的情况下，上述的说明中的轴线A11置换成轴线A21。另外，在对构成电感器L22的导体层72x、73x的组说明的情况下，上述的说明中的轴线A11置换成轴线A22。

在图16中示出构成电感器L12的导体层部12C4的两个导体层621、631。如图16所示，导体层631的面积大于导体层621的面积。在从与层叠方向T平行的一方向(Z方向)观察时，导体层621配置于导体层631的外缘的内侧。从Z方向观察时的导体层621的形状与从Z方向观察时的导体层631的形状为相似形。导体层631配置于导体层621与轴线A12之间。

对于导体层621、631的上述的说明也适用于导体层622、632的组、导体层561、571的组、导体层543、553的组、及导体层591、601的组。如果将对于导体层621、631的上述的说明中的导体层621、631分别置换成导体层622、632，则成为对于导体层622、632的说明。

另外，如果将对于导体层621、631的上述的说明中的导体层621、631分别置换成导体层561、571或导体层543、553，将对于导体层621、631的上述的说明中的轴线A12置换成轴线A21，则成为对于导体层561、571或导体层543、553的说明。

另外，如果将对于导体层621、631的上述的说明中的导体层621、631分别置换成导体层591、601，将对于导体层621、631的上述的说明中的轴线A12置换成轴线A22，则成为对于导体层591、601的说明。

接着，示出本实施方式的电子部件1的特性的一例。图18是表示公共端口2与第一信号端口3之间的通过衰减特性，即第一滤波器10的通过衰减特性的特性图。图19是表示公共端口2和第二信号端口4之间的通过衰减特性，即第二滤波器20的通过衰减特性的特性图。在图18及图19中，横轴线表示频率，纵轴线表示衰减量。

在图18中，附图标记91表示由电感器L11形成的衰减极点，附图标记92表示由电感器L12形成的衰减极点。在第一滤波器10的通过衰减特性中，电感器L12在比第一通带更高域侧形成衰减极点92。在第一滤波器10的通过衰减特性中，电感器L11在第一通带与衰减极点92之间形成衰减极点91。即，在第一滤波器10的通过衰减特性中，电感器L11所形成的衰减极点91比电感器L12所形成的衰减极点92更靠近第一通带。

在图19中，附图标记93表示由电感器L21形成的衰减极点，附图标记94表示由电感器L22形成的衰减极点。在第二滤波器20的通过衰减特性，电感器L21在第二通带的低域侧形成衰减极点93。在第二滤波器20的通过衰减特性中，电感器L22在衰减极点93与第二通带之间形成衰减极点94。即，在第二滤波器20的通过衰减特性中，电感器L22所形成的衰减极点94比电感器L21所形成的衰减极点93更靠近第二通带。

以下，对电感器L11、L12、L13、L21、L22各自的电感和Q值的一例进行说明。一例中，电感器L11的电感为0.8nH。电感器L11的Q值为125。电感器L12的电感为3.4nH。电感器L12的Q值为113。电感器L13的电感为0.81nH。电感器L13的Q值为53。电感器L21的电感为1.5nH。电感器L21的Q值为73。电感器L22的电感为2.0nH。电感器L22的Q值为127。

接着，对本实施方式的电子部件1的作用及效果进行说明。在本实施方式中，与电感器L11的开口面积相当的空间S11的投影区域的面积，大于与电感器L12的开口面积相当的空间S12的投影区域的面积。即，在本实施方式中，与电感器L12的开口面积相当的空间S12的投影区域的面积小于与电感器L11的开口面积相当的空间S11的投影区域的面积。由此，能够在电感器L12的附近形成用于配置其它的电感器的空间。在本实施方式中，在上述的空间中配置电感器L13。如上述，电感器L13被配置为轴线A13不与空间S11交叉但与空间S12交叉。在本实施方式中，电感器L11、L12、L13还分别绕与互不相同的方向平行的轴线卷绕。本实施方式中，特别是轴线A11、A12、A13相互正交。由于这些，根据本实施方式，能够抑制电感器L11、L12、L13间的电磁场耦合，同时使电子部件1小型化。

另外，在本实施方式中，电感器L11以在从与轴线A11平行的一方向观察时，空间S11的一部分与空间S12的至少一部分重叠的方式配置。由此，根据本实施方式，与空间S11和空间S12不相互重叠的情况相比，能够使电子部件1小型化。

另外，根据本实施方式，第一滤波器10包含电感器L11、L12、L13。根据本实施方式，通过电感器L11、L12、L13的上述特征，能够缩小层叠体50内的第一滤波器10的区域，其结果，能够使电子部件1小型化。

另外，在本实施方式中，与电感器L12的开口面积相当的空间S12的投影区域的面积小于与电感器L22的开口面积相当的空间S22的投影区域的面积。在本实施方式中，电感器L12、L13、L22还分别绕与互不相同的方向平行的轴线卷绕。本实施方式中，特别是轴线A12、A13、A22相互正交。由于这些，根据本实施方式，能够抑制电感器L12、L13、L22间的电磁场耦合，同时使电子部件1小型化。

另外，在本实施方式中，电感器L12以在从与轴线A12平行的一方向观察时，空间S12的一部分与空间S22的至少一部分重叠的方式配置。由此，根据本实施方式，与空间S12和空间S22不相互重叠的情况相比，能够使电子部件1小型化。

另外，在本实施方式中，在电感器L12与电感器L13之间不设置电容器用导体层。由此，根据本实施方式，与在电感器L12与电感器L13之间设置电容器用导体层的情况相比，能够使电子部件1小型化。

另外，在本实施方式中，第一滤波器10包含电感器L12、L13，第二滤波器20包含电感器L22。根据本实施方式，通过电感器L12、L13、L22的上述特征，能够使第一滤波器10和第二滤波器20靠近，其结果，能够使电子部件1小型化。

但是，与电感器L12的开口面积相当的空间S12的投影区域的面积小，因此，电感器L12的电感较小。与之相对，在本实施方式中，电感器L12包含分别绕轴线A12卷绕少于一圈的导体部分L12A、L12B、L12C。即，在本实施方式中，电感器L12绕轴线A12卷绕约3圈。由此，根据本实施方式，能够增大电感器L12的电感。另外，根据本实施方式，能够增大与电感器L12的轴线A12平行的方向(与X方向平行的方向)的尺寸。由此，根据本实施方式，能够增大用于配置电感器L13的空间。

另外，在本实施方式中，电感器L12被配置为轴线A12与层叠体50的底面50A的长边(上表面50B的长边)平行。由此，根据本实施方式，能够在与轴线A12平行的方向上配置其它的电感器，具体而言，配置电感器L22，同时绕轴线A12多次卷绕电感器L12。

另外，在本实施方式中，电感器L11、L12从电路结构上看设置于第一信号路径5上，电感器L13从电路结构上看设置于第一信号路径5与地线之间。电感器L13的Q值也可以比电感器L11、L12的Q值小。如上述，一例中，电感器L11的Q值为125，电感器L12的Q值为113，电感器L13的Q值为53。在本实施方式中，将优选为较大的Q值的电感器L11、L12设为绕与层叠方向T正交的轴线卷绕的电感器，将也可以为较小的Q值的电感器L13设为绕与层叠方向T平行的轴线卷绕的电感器。而且，在形成于电感器L12的附近的空间配置也可以为较小的Q值的电感器L13。

接着，对本实施方式中的其它的效果进行说明。在本实施方式中，电感器L21以在从与轴线A21平行的一方向(Y方向)观察时，空间S21的一部分与空间S22的至少一部分重叠的方式配置。换言之，电感器L22以在从与轴线A22平行的一方向(Y方向)观察时，空间S22的至少一部分与空间S22的一部分重叠的方式配置。本实施方式中，特别是轴线A21和轴线A22平行。因此，在本实施方式中，电感器L21、L22以电感器L21的开口与电感器L22的开口相互对置，且从Y方向观察，电感器L21与电感器L22重叠的方式配置。

在此，考虑调整电感器L21和电感器L22之间的磁耦合。例如，通过将电感器L21、L22的一方向X方向或－X方向偏移，能够调整磁耦合。但是，这样，在层叠体50内产生无用的空间，电子部件1的平面形状(从Z方向观察的形状)会变大。

与之相对，在本实施方式中，使空间S21的投影区域的面积与空间S22的投影区域的面积相互不同。由此，根据本实施方式，不使电感器L21、L22的一方向X方向或－X方向偏移，就能够调整磁耦合。

但是，为了调整空间S21的投影区域的面积，考虑增大电感器L21的层叠方向T的尺寸。在该情况下，从层叠体50的底面50A到电感器L21的距离变小。如果在电感器L21的附近设置接地端子，则在电感器L21与接地端子间产生杂散电容，可能得不到期望的特性。

与之相对，在本实施方式中，电感器L21包含以连接于通孔列21T1的另一端且靠近通孔列21T2的另一端的方式延伸的导体层部21C2、以连接于通孔列21T2的另一端且靠近通孔列21T1的另一端的方式延伸的导体层部21C3。根据本实施方式，通过导体层部21C2、21C3的至少另一方面，从与层叠方向T平行的一方向(Z方向)观察，电感器L21能够以不与接地端子重叠的方式配置。本实施方式中，特别是在从与层叠方向T平行的一方向(Z方向)观察时，导体层部21C3以横切信号端子114的方式延伸。由此，根据本实施方式，能够增大电感器L21的层叠方向T的尺寸，调整空间S21的投影区域的面积。

如上，根据本实施方式，能够调整电感器L21、L22间的电磁场耦合，同时使电子部件1小型化。

另外，在本实施方式中，电子部件1具备包含电感器L21、L22的第二滤波器20和不包含电感器L21、L22的第一滤波器10。为了增大第一滤波器10与第二滤波器20之间的绝缘，考虑在被第一滤波器10和第二滤波器20夹持的位置设置接地端子。在本实施方式中，导体层部21C3与设置于被第一滤波器10和第二滤波器20夹持的位置的接地端子117连接。即，根据本实施方式，能够增大第一滤波器10与电感器L21之间的绝缘，同时通过导体层部21C3，使电感器L21与接地端子117连接。

另外，在本实施方式中，电感器L22包含导体部分L22A、L22B。导体部分L22A与电感器L21磁耦合。即，在本实施方式中，电感器L22的一部分与电感器L21磁耦合。根据本实施方式，通过上述那样构成电感器，能够调整电感器L21与电感器L22之间的磁耦合。

另外，在本实施方式中，电感器L11中，在导体层部11C1的长边方向的两端附近的部分分别并联连接有两个通孔列。另外，电感器L22中，在导体层部22C1的长边方向的两端附近的部分分别并联连接有两个通孔列，在导体层部22C2的长边方向的两端附近的部分分别并联连接有两个通孔列。

另外，电感器L12中，在导体层部12C1的长边方向的两端附近的部分分别连接有一个通孔列，在导体层部12C2的长边方向的两端附近的部分分别连接有一个通孔列，在导体层部12C3的长边方向的两端附近的部分分别连接有一个通孔列。另外，电感器L21中，在导体层部21C1的长边方向的两端附近的部分分别连接有一个通孔列。

如上述，在本实施方式中，在电感器L11、L22中的每一个中，在导体层部的一端并联连接有多个(两个)通孔列。由此，根据本实施方式，能够增大电感器L11、L22各自的Q值。

另一方面，在本实施方式中，在电感器L12、L21中的每一个中，在导体层部的一端连接有一个通孔列。由此，根据本实施方式，在电感器L11、L12、L21、L22的全部中，与在导体层部的一端并联连接多个通孔列的情况相比，能够缩小电子部件1。

此外，第一滤波器10中，优选增大形成最靠近第一通带的衰减极点91的电感器L11的Q值。另外，第二滤波器20中，优选增大形成最靠近第二通带的衰减极点94的电感器L22的Q值。在本实施方式中，这种观点来看，在电感器L11、L22中的每一个中，在导体层部的一端并联连接多个(两个)通孔列，增大电感器L11、L22各自的Q值。

另外，在本实施方式中，电感器L12相对于电感器L11配置于－Y方向的前方，电感器L21和电感器L22相对于电感器L11和电感器L12分别配置于－X方向的前方。即，在本实施方式中，电感器L11、L12排列成一列，电感器L21、L22在与电感器L11、L12不同的位置排列成一列。由此，根据本实施方式，与电感器L11、L22排列成一列，且电感器L12、L21在与电感器L11、L22不同的位置排列成一列的情况相比，能够缩小产生于层叠体50内的无用的空间，其结果，能够将电子部件1小型化。

如上，根据本实施方式，能够增大电感器L11、L22各自的Q值，同时将电子部件1小型化。

另外，在本实施方式中，卷绕电感器L11的轴线A11和卷绕电感器L22的轴线A22相互平行。本实施方式中，特别是轴线A11、A22均向与Y方向平行的方向延伸。另外，在电感器L11、L22的每一个中，导体层部具有X方向上较长的形状。因此，根据本实施方式，与轴线A11和轴线A22相互正交的情况相比，能够缩小层叠体50的Y方向的尺寸。

另外，在本实施方式中，与轴线A12平行的方向和与轴线A22平行的方向相互正交。本实施方式中，特别是与轴线A12平行的方向是与X方向平行的方向，与轴线A22平行的方向是与Y方向平行的方向。另外，在本实施方式中，电感器L12绕与X方向平行的轴线A12卷绕约3圈。如上述，在电感器L22中，导体层部具有X方向上较长的形状。因此，根据本实施方式，相比于轴线A22与X方向平行且电感器L22的导体层部具有X方向上较短的形状的情况，能够缩小将电感器L12绕轴线A12多次卷绕时产生的无用的空间。

另外，在本实施方式中，电感器L11的导体层部11C1包含两个导体层721、731。如上述，在层叠体50的制造过程中，层叠稍后成为多个导体层的多个烧制前导体层和形成有稍后成为多个通孔的多个烧制前通孔的陶瓷生片。如果由于陶瓷生片或多个烧制前导体层等的偏移，导体层721和导体层731相互偏移，则电感器L11的特性会变化。

与之相对，在本实施方式中，导体层721的面积大于导体层731的面积。因此，假设即使导体层731与导体层721相对偏移，偏移量也小于一定大小的情况下，在从与层叠方向T平行的一方向(Z方向)观察时，导体层731不会从导体层721露出。由此，根据本实施方式，能够抑制导体层721与导体层731相互偏移引起的电感器L11的特性的变动。

上述的对于导体层721、731的说明也适用于导体层72x、73x的组(x为2以上7以下的整数)、导体层621、631的组、导体层622、632的组、导体层561、571的组、导体层543、553的组、及导体层591、601的组。因此，根据本实施方式，能够抑制陶瓷生片或多个烧制前导体层等的偏移引起的第一滤波器10及第二滤波器20各自的特性的变动，其结果，能够抑制电子部件1的特性的变动。

此外，本发明不限定于上述实施方式，能够进行各种变更。例如，第一滤波器10和第二滤波器20的每一个中所含的电感器的数量也可以为3个以上。

另外，轴线A11和轴线A12也可以以90°以外的角度交叉。同样，轴线A21和A22也可以以90°以外的角度交叉。

另外，在电感器L11、L22的每一个中，也可以在导体层部的一端并联连接3个以上的通孔列。

另外，在电感器L11、L12、L21、L22的每一个中，导体层部也可以包含配置于层叠方向T上互不相同的位置且并联连接的3个以上的导体层。在导体层部包含三个导体层的情况下，三个导体层中面积最小的导体层也可以设置于其它两个导体层之间。或者，导体层部也可以通过一个导体层构成。

基于以上的说明可知，能够实施本发明的各种方式及变形例。因此，在技术方案的均等范围内，即使是上述最佳形式以外的形式，也能够实施本发明。

Claims (9)

1.一种层叠型电子部件，其特征在于，包括：

层叠体，其包含层叠的多个电介质层；

第一电感器，其与所述层叠体一体化，绕与第一方向平行的第一轴线卷绕，其中，所述第一方向与所述多个电介质层的层叠方向正交；

第二电感器，其与所述层叠体一体化，绕与第二方向平行的第二轴线卷绕，其中，所述第二方向与所述层叠方向正交；和

第三电感器，其与所述层叠体一体化，绕与所述层叠方向平行的第三轴线卷绕，

将包含所述第一轴线并且由所述第一电感器围成的第一空间垂直投影到与所述第一轴线垂直的虚拟平面而得到的区域的面积，大于将包含所述第二轴线并且由所述第二电感器围成的第二空间垂直投影到与所述第二轴线垂直的虚拟平面而得到的区域的面积，

所述第三电感器以所述第三轴线不与所述第一空间交叉而与所述第二空间交叉的方式配置。

2.根据权利要求1所述的层叠型电子部件，其特征在于，

所述第一电感器以从所述第一方向观察时所述第一空间的一部分与所述第二空间的至少一部分重叠的方式配置。

3.根据权利要求1所述的层叠型电子部件，其特征在于，

所述第一方向、所述第二方向和所述层叠方向相互正交。

4.根据权利要求1所述的层叠型电子部件，其特征在于，

所述第二电感器包含：分别绕所述第二轴线卷绕少于一圈的多个导体部分；和将所述多个导体部分串联连接的至少一个连接部分。

5.根据权利要求4所述的层叠型电子部件，其特征在于，

从与所述层叠方向平行的一个方向观察时的所述层叠体的平面形状为长方形，

所述第二电感器以所述第二轴线与所述长方形的长边平行的方式配置。

6.根据权利要求1所述的层叠型电子部件，其特征在于，

还包括构成至少一个电容器的多个电容器用导体层，

所述多个电容器用导体层不设置在所述第二电感器与所述第三电感器之间。

7.根据权利要求1所述的层叠型电子部件，其特征在于，还包括：

第一端口；

第二端口；和

将所述第一端口与所述第二端口连接的信号路径，

所述第一电感器和所述第二电感器从电路结构上看设置于所述信号路径上，

所述第三电感器从电路结构上看设置于所述信号路径与地线之间。

8.根据权利要求7所述的层叠型电子部件，其特征在于，

还包括滤波器，其包含所述第一电感器、所述第二电感器和所述第三电感器，且使通带内的频率的信号选择性地通过。

9.根据权利要求1所述的层叠型电子部件，其特征在于，还包括：

第一端口；

第二端口；

将所述第一端口与所述第二端口连接的信号路径；

第一滤波器，其使第一通带内的频率的第一信号选择性地通过；和

第二滤波器，其使第二通带内的频率的第二信号选择性地通过；

所述第一电感器、所述第二电感器和所述第三电感器中的一个或两个电感器包含于所述第一滤波器中，其余的电感器包含于所述第二滤波器中。

Images