CN116633298A - 滤波器 - Google Patents

Abstract

本发明的滤波器包括第一端口、第二端口和在电路结构上设置在第一端口与第二端口之间的高通滤波器。高通滤波器包括：第一电容元件，其设置于连接第一端口与第二端口的路径；电感器，其设置于路径与地线之间；和第二电容元件，其相对于电感器并联连接。

Description

滤波器

技术领域

本发明涉及包括高通滤波器的滤波器。

背景技术

在小型移动通信设备中广泛使用如下结构：设置由系统和工作频带不同的多个应用共同使用的天线，并将该天线收发的多个信号利用分波器而分离。

一般而言，将第一频带内的频率的第一信号和比第一频带高的第二频带内的频率的第二信号分离的分波器包括：共用端口、第一信号端口、第二信号端口、设置在从共用端口到第一信号端口的第一信号路径上的第一滤波器、以及设置在从共用端口到第二信号端口的第二信号路径上的第二滤波器。

作为第二滤波器，例如，使用高通滤波器或将高通滤波器和低通滤波器组合而构成的带通滤波器。高通滤波器例如由电感器和电容器(capacitor)构成。

日本专利申请公开2008-167157号公报中公开了一种高通滤波器，包括：第一电容器(condenser)，其连接在输入输出端子之间；第一线圈和第二电容器，它们串联连接在第一电容器的输入侧与地线(earth)之间；以及第二线圈和第三电容器，它们串联连接在第一电容器的输出侧与地线之间。在该高通滤波器中，对于第一和第二线圈中的每一个，并联地产生杂散电容。

近年来，市场要求实现小型移动通信设备的小型化、省空间化，还要求该通信设备所使用的分波器的小型化。在随着分波器的小型化而使电感器小型化时，电感器的电感变小。该情况下，存在不能在高通滤波器中获得期望的谐振频率的问题。另一方面，若想不增大分波器地增大电感器的电感，则构成电感器的导体层的宽度、通孔的直径变小，产生电感器Q值降低的问题。

发明内容

本发明的目的在于，提供一种包括高通滤波器的滤波器，其能够满足期望的特性并且增大电感器的Q值。

本发明的滤波器包括：第一端口、第二端口、和在电路结构上设置在第一端口与第二端口之间的至少1个高通滤波器。至少1个高通滤波器包括：第一电容元件，其设置于连接第一端口与第二端口的路径上；电感器，其设置于路径与地线之间；和第二电容元件，其相对于电感器并联连接。

在本发明的滤波器中，也可以是，由电感器和与第一电容元件对应的电容器构成的串联电路的第一谐振频率、和由电感器和第二电容元件构成的并联电路的第二谐振频率彼此不同。另外，也可以是，第二谐振频率比第一谐振频率高。

另外，在本发明的滤波器中，也可以是，至少1个高通滤波器包括多个高通滤波器。

另外，也可以是，本发明的滤波器还包括：低通滤波器，其在电路结构上设置在第一端口或第二端口与至少1个高通滤波器之间。

另外，也可以是，本发明的滤波器还包括层叠体，其包含层叠了的多个电介质层和多个导体层。也可以是，第一端口、第二端口和至少1个高通滤波器一体化为层叠体。也可以是，多个导体层包括：用于构成第一电容元件和第二电容元件的多个电容器用导体层。也可以是，电感器绕与多个电介质层正交的轴卷绕。

另外，在本发明的滤波器包括层叠体的情况下，也可以是，层叠体包括：至少1个第一通孔列和至少1个第二通孔列。也可以是，至少1个第一通孔列和至少1个第二通孔列各自由2个以上的通孔串联连接而构成。也可以是，多个导体层包括：将至少1个第一通孔列的一端与至少1个第二通孔列的一端连接的电感器用导体层。也可以是，电感器由电感器用导体层、至少1个第一通孔列和至少1个第二通孔列构成。至少1个第一通孔列也可以包括2个第一通孔列，至少1个第二通孔列也可以包括2个第二通孔列。

另外，在本发明的滤波器包括层叠体的情况下，也可以是，至少1个高通滤波器包括第一高通滤波器和第二高通滤波器。在该情况下，也可以是，层叠体具有：位于与多个电介质层的层叠方向正交的方向上的两端的第一侧面和第二侧面。也可以是，第一高通滤波器的电感器配置在相比于第二侧面更靠近第一侧面的位置。也可以是，第二高通滤波器的电感器配置在相比于第一侧面更靠近第二侧面的位置。

在本发明的滤波器中，至少1个高通滤波器包括：第一电容元件，其设置于连接第一端口与第二端口的路径；电感器，其设置于路径与地线之间；和第二电容元件，其相对于电感器并联连接。由此，根据本发明，能够实现一种能够满足期望的特性并且增大电感器的Q值的滤波器。

本发明的其他目的、特征和益处将通过以下的说明变得充分明确。

附图说明

图1是表示本发明第一实施方式的滤波器的电路结构的电路图。

图2是表示本发明第一实施方式的滤波器的外观的立体图。

图3A至图3C是表示本发明第一实施方式的滤波器的层叠体中的第一层至第三层电介质层的图案形成面的说明图。

图4A是表示本发明第一实施方式的滤波器的层叠体中的第四层电介质层的图案形成面的说明图。

图4B是表示本发明第一实施方式的滤波器的层叠体中的第五层至第十五层电介质层的图案形成面的说明图。

图4C是表示本发明第一实施方式的滤波器的层叠体中的第十六层电介质层的图案形成面的说明图。

图5A至图5C是表示本发明第一实施方式的滤波器的层叠体中的第十七层至第十九层电介质层的图案形成面的说明图。

图6是表示本发明第一实施方式的滤波器的层叠体的内部的立体图。

图7是表示实施例的模型和比较例的模型的通过衰减特性的特性图。

图8是表示包括本发明第二实施方式的滤波器的分波器的电路结构的电路图。

图9是表示本发明第二实施方式的分波器的外观的立体图。

图10A至图10C是表示本发明第二实施方式的分波器的层叠体中的第一层至第三层电介质层的图案形成面的说明图。

图11A至图11C是表示本发明第二实施方式的分波器的层叠体中的第四层至第六层电介质层的图案形成面的说明图。

图12A是表示本发明第二实施方式的分波器的层叠体中的第七层电介质层的图案形成面的说明图。

图12B是表示本发明第二实施方式的分波器的层叠体中的第八层至第十五层电介质层的图案形成面的说明图。

图12C是表示本发明第二实施方式的分波器的层叠体中的第十六层电介质层的图案形成面的说明图。

图13A至图13C是表示本发明第二实施方式的分波器的层叠体中的第十七层至第二十一层电介质层的图案形成面的说明图。

图14是表示本发明第二实施方式的分波器的层叠体中的第二十二层电介质层的图案形成面的说明图。

图15是表示本发明第二实施方式的分波器的层叠体的内部的立体图。

具体实施方式

[第一实施方式]

以下，参照附图，对本发明的实施方式进行详细说明。首先，参照图1，对本发明第一实施方式的滤波器1的结构进行说明。图1是表示滤波器1的电路结构的电路图。

本实施方式的滤波器1包括：第一端口2、第二端口3、和在电路结构上设置在第一端口2与第二端口3之间的至少1个高通滤波器。在本实施方式中，特别地，滤波器1是将多个高通滤波器串联连接的高阶的高通滤波器，使规定的截止频率以上的通带内的频率的信号选择性地通过。另外，在本申请中，“电路结构上”这样的表述用于指电路图上的配置，而非物理结构中的配置。

如图1所示，在滤波器1中，作为至少1个高通滤波器包括串联连接的2个3阶高通滤波器4、5。高通滤波器4、5在电路结构上从第一端口2侧起依次配置。

在滤波器1中，存在将第一端口2与第二端口3连接且不接地的路径6。高通滤波器4包括：设置在路径6上的第一电容元件C1、C2、C3；设置在路径6与地线(ground)之间的电感器L1；以及相对于电感器L1并联连接的第二电容元件C4。另外，“电容元件”不是杂散电容，而是有意地设置的电容器。第一电容元件C1、C2串联设置在路径6上。第一电容元件C3与路径6并联设置。

高通滤波器5的结构与高通滤波器4的结构相同。即，高通滤波器5包括：设置在路径6上的第一电容元件C5、C6、C7；设置在路径6与地线之间的电感器L2；以及相对于电感器L2并联连接的第二电容元件C8。第一电容元件C5、C6串联设置在路径6上。第一电容元件C7与路径6并联设置。

以下，参照图1，对构成滤波器1的多个构成要素的连接关系进行详细说明。第一电容元件C1的一端与第一端口2连接。第一电容元件C2的一端与第一电容元件C1的另一端连接。第一电容元件C3的一端与第一电容元件C1的一端连接。第一电容元件C3的另一端与第一电容元件C2的另一端连接。

电感器L1的一端连接于第一电容元件C1与第一电容元件C2的连接点。电感器L1的另一端接地。第二电容元件C4相对于电感器L1并联连接。

第一电容元件C5的一端与第一电容元件C2的另一端连接。第一电容元件C6的一端与第一电容元件C5的另一端连接。第一电容元件C6的另一端与第二端口3连接。第一电容元件C7的一端与第一电容元件C5的一端连接。第一电容元件C7的另一端与第一电容元件C6的另一端连接。

电感器L2的一端连接于第一电容元件C5与第一电容元件C6的连接点。电感器L2的另一端接地。第二电容元件C8相对于电感器L2并联连接。

在图1中，第一电容元件C1～C3以Δ形连接而连接。当将第一电容元件C1～C3的连接从Δ形连接变换为Y形连接时，在路径6与地线之间形成由与第一电容元件对应的电容器和电感器L1构成的第一串联电路。第一串联电路的谐振频率、以及由电感器L1和第二电容元件C4构成的第一并联电路的谐振频率，分别根据滤波器1的截止频率或通带等的设计值而设定为规定的值。第一串联电路的谐振频率与第一并联电路的谐振频率也可以彼此不同。另外，第一并联电路的谐振频率也可以比第一串联电路的谐振频率高。

同样地，在图1中，第一电容元件C5～C7以Δ形连接而连接。当将第一电容元件C5～C7的连接从Δ形连接变换为Y形连接时，在路径6与地线之间形成由与第一电容元件对应的电容器和电感器L2构成的第二串联电路。第二串联电路的谐振频率、以及由电感器L2和第二电容元件C8构成的第二并联电路的谐振频率，分别根据滤波器1的截止频率或通带等设计值而设定为规定的值。第二串联电路的谐振频率与第二并联电路的谐振频率也可以彼此不同。另外，第二并联电路的谐振频率也可以比第二串联电路的谐振频率高。

接着，参照图2，对滤波器1的其他结构进行说明。图2是表示滤波器1的外观的立体图。滤波器1还包括：层叠体50，其包含层叠的多个电介质层和多个导体层。图1所示的第一端口2、第二端口3和高通滤波器4、5一体化为层叠体50。

层叠体50具有：位于多个电介质层的层叠方向T的两端的底面50A和上表面50B，以及将底面50A与上表面50B连接的4个侧面50C～50F。侧面50C、50D彼此朝向相反侧，侧面50E、50F也彼此朝向相反侧。侧面50C～50F相对于上表面50B和底面50A垂直。

在此，如图2所示定义X方向、Y方向、Z方向。X方向、Y方向、Z方向彼此正交。在本实施方式中，将与层叠方向T平行的一个方向设为Z方向。另外，将与X方向相反的方向设为-X方向，将与Y方向相反的方向设为-Y方向，将与Z方向相反的方向设为-Z方向。

如图2所示，底面50A位于层叠体50的-Z方向的端部。上表面50B位于层叠体50的Z方向的端部。底面50A和上表面50B各自的形状为在X方向上较长的矩形形状。侧面50C位于层叠体50的-X方向的端部。侧面50D位于层叠体50的X方向的端部。侧面50E位于层叠体50的-Y方向的端部。侧面50F位于层叠体50的Y方向的端部。

滤波器1还包括：设置于层叠体50的底面50A的6个端子111、112、113、114、115、116。端子111、112、113在比侧面50F更靠近侧面50E的位置沿X方向依次排列。端子114、115、116在比侧面50E更靠近侧面50F的位置沿-X方向依次排列。

端子116对应于第一端口2，端子114对应于第二端口3。因此，第一和第二端口2、3设置于层叠体50的底面50A。端子111～113、115接地。

接着，参照图3A至图5C，对构成层叠体50的多个电介质层和多个导体层的一个例子进行说明。在该例子中，层叠体50具有层叠了的19层电介质层。以下，将该19层电介质层从下到上依次称为第一层～第十九层电介质层。另外，用附图标记51～69表示第一层至第十九层电介质层。

图3A表示第一层电介质层51的图案形成面。在电介质层51的图案形成面形成有端子111～116。另外，在电介质层51形成有通孔51T1、51T2、51T3。通孔51T1与端子116连接。通孔51T2与端子114连接。通孔51T3与端子112连接。

图3B表示第二层电介质层52的图案形成面。在电介质层52的图案形成面形成有导体层521、522、523。另外，在电介质层52形成有通孔52T1、52T2、2个通孔52T3和2个通孔52T4。形成于电介质层51的通孔51T1、以及通孔52T1与导体层521连接。形成于电介质层51的通孔51T2、以及通孔52T2与导体层522连接。形成于电介质层51的通孔51T3、以及通孔52T3、52T4与导体层523连接。

图3C表示第三层电介质层53的图案形成面。在电介质层53的图案形成面形成有导体层531、532、533、534、535、536。导体层531与导体层535连接。导体层532与导体层536连接。在图3C中，分别用虚线表示导体层531与导体层535的边界、以及导体层532与导体层536的边界。形成于电介质层52的通孔52T1、52T2分别与导体层533、534连接。

另外，在电介质层53形成有2个通孔53T1、2个通孔53T2、2个通孔53T3、以及2个通孔53T4。通孔53T1与导体层531连接。通孔53T2与导体层532连接。形成于电介质层53的通孔52T3、52T4分别与通孔53T3、53T4连接。

图4A表示第四层电介质层54的图案形成面。在电介质层54的图案形成面形成有导体层541。另外，在电介质层54形成有2个通孔54T1、2个通孔54T2、2个通孔54T3、以及2个通孔54T4。形成于电介质层53的通孔53T1～53T4分别与通孔54T1～54T4连接。

图4B表示第五层至第十五层电介质层55～65各自的图案形成面。在电介质层55～65各自形成有2个通孔55T1、2个通孔55T2、2个通孔55T3、以及2个通孔55T4。形成于电介质层54的通孔54T1～54T4分别与形成于电介质层55的通孔55T1～55T4连接。另外，在电介质层55～65，上下相邻的相同附图标记的通孔彼此相互连接。

图4C表示第十六层电介质层66的图案形成面。在电介质层66形成有2个通孔66T1、2个通孔66T2、2个通孔66T3、以及2个通孔66T4。形成于电介质层65的通孔55T1～55T4分别与通孔66T1～66T4连接。

图5A表示第十七层电介质层67的图案形成面。在电介质层67的图案形成面形成有电感器用导体层671、672。导体层671、672各自具有彼此位于相反侧的第一端和第二端。

另外，在电介质层67形成有2个通孔67T1、2个通孔67T2、2个通孔67T3、以及2个通孔67T4。形成于电介质层66的通孔66T1、以及通孔67T1与导体层671的第一端的附近部分连接。形成于电介质层66的通孔66T2、以及通孔67T2与导体层672的第一端的附近部分连接。形成于电介质层66的通孔66T3、以及通孔67T3与导体层671的第二端的附近部分连接。形成于电介质层66的通孔66T4、以及通孔67T4与导体层672的第二端的附近部分连接。

图5B表示第十八层电介质层68的图案形成面。在电介质层68的图案形成面形成有电感器用导体层681、682。导体层681、682各自具有彼此位于相反侧的第一端和第二端。形成于电介质层67的通孔67T1与导体层681的第一端的附近部分连接。形成于电介质层67的通孔67T2与导体层682的第一端的附近部分连接。形成于电介质层67的通孔67T3与导体层681的第二端的附近部分连接。形成于电介质层67的通孔67T4与导体层682的第二端的附近部分连接。

图5C表示第十九层电介质层69的图案形成面。在电介质层69的图案形成面形成有由导体层构成的记号691。

图2所示的层叠体50，以第一层电介质层51的图案形成面成为层叠体50的底面50A，并且第十九层电介质层69的与图案形成面为相反侧的面成为层叠体50的上表面50B的方式，层叠第一层至第十九层电介质层51～69而构成。

图6表示层叠第一层至第十九层电介质层51～69而构成的层叠体50的内部。如图6所示，在层叠体50的内部，层叠有图3A至图5B所示的多个导体层和多个通孔。另外，在图6中省略了记号691。

以下，对图1所示的滤波器1的构成要素与图3A至图5B所示的层叠体50内部的构成要素的对应关系进行说明。首先，对高通滤波器4的构成要素进行说明。电感器L1由电感器用导体层671、681和通孔52T3、53T1、53T3、54T1、54T3、55T1、55T3、66T1、66T3构成。

第一电容元件C1由导体层521、531和这些导体层之间的电介质层52构成。第一电容元件C2由导体层535、541和这些导体层之间的电介质层53构成。第一电容元件C3由导体层533、541和这些导体层之间的电介质层53构成。第二电容元件C4由导体层523、535和这些导体层之间的电介质层52构成。

接着，对高通滤波器5的构成要素进行说明。电感器L2由电感器用导体层672、682和通孔52T4、53T2、53T4、54T2、54T4、55T2、55T4、66T2、66T4构成。

第一电容元件C5由导体层536、541和这些导体层之间的电介质层53构成。第一电容元件C6由导体层522、532和这些导体层之间的电介质层52构成。第一电容元件C7由导体层534、541和这些导体层之间的电介质层53构成。第二电容元件C8由导体层523、536和这些导体层之间的电介质层52构成。

接着，参照图2至图6，对本实施方式的滤波器1的结构上的特征进行说明。高通滤波器4的电感器L1和高通滤波器5的电感器L2沿底面50A或者上表面50B的长边方向，即，与X方向平行的方向排列。层叠体50的侧面50C、50D位于与层叠方向T正交的方向且与X方向平行的方向的两端。电感器L1配置在相比于侧面50D更靠近侧面50C的位置。电感器L2配置在相比于侧面50C更靠近侧面50D的位置。

如图6所示，电感器L1绕与层叠方向T正交的轴A1卷绕。电感器L2绕与层叠方向T正交的轴A2卷绕。在本实施方式中，特别地，轴A1、A2各自沿与X方向平行的方向延伸。

在此，将2个以上的通孔通过串联连接而构成的构造物称为通孔列。层叠体50包含至少1个第一通孔列和至少1个第二通孔列。在本实施方式中，特别地，层叠体50包含：2个第一通孔列L1a、2个第一通孔列L2a、2个第二通孔列L1b、以及2个第二通孔列L2b。

2个第一通孔列L1a配置成，在存在于侧面50C与侧面50F交叉的位置的角部的附近，沿X方向排列。2个第一通孔列L2a配置成，在存在于侧面50D与侧面50F交叉的位置的角部的附近，沿X方向排列。2个第二通孔列L1b配置成，在存在于侧面50C与侧面50E交叉的位置的角部的附近，沿X方向排列。2个第二通孔列L2b配置成，在存在于侧面50D与侧面50E交叉的位置的角部的附近，沿X方向排列。

第一通孔列L1a由通孔53T1、54T1、55T1、66T1通过串联连接而构成。第一通孔列L2a由通孔53T2、54T2、55T2、66T2通过串联连接而构成。第二通孔列L1b由通孔52T3、53T3、54T3、55T3、66T3通过串联连接而构成。第二通孔列L2b由通孔52T4、53T4、54T4、55T4、66T4通过串联连接而构成。

电感器用导体层671、672各自沿底面50A和上表面50B的短边方向，即，与Y方向平行的方向延伸。电感器用导体层671将2个第一通孔列L1a各自的一端与2个第二通孔列L1b各自的一端连接。电感器用导体层672将2个第一通孔列L2a各自的一端和2个第二通孔列L2b各自的一端连接。

电感器L1由电感器用导体层671、681、2个第一通孔列L1a、2个第二通孔列L1b和通孔67T1、67T3构成。电感器L2由电感器用导体层672、682、2个第一通孔列L2a、2个第二通孔列L2b、通孔67T2、67T4构成。

导体层521～523、531～536、541对应于本发明中的“电容器用导体层”。当从与层叠方向T平行的一个方向观察时，电容器用导体层的至少一部分配置在电感器L1与电感器L2之间。在本实施方式中，特别地，从与层叠方向T平行的一个方向观察时，导体层533～536、541和导体层523的一部分配置在电感器L1与电感器L2之间。

接着，对本实施方式的滤波器1的作用和效果进行说明。滤波器1包括高通滤波器4。高通滤波器4包括：第一电容元件C1～C3、电感器L2和第二电容元件C4。电感器L2和第二电容元件C4形成第一并联电路。

第一并联电路的阻抗，在频率为第一并联电路的谐振频率时为最大。因此，在连接2个端口的路径与地线之间插入有第一并联电路的电路中，输出电力与输入电力之比即功率增益，在频率为第一并联电路的谐振频率时为最大。

在随着滤波器1的层叠体50的小型化而减小电感器L1时，电感器L1的电感变小。假设，如果想不增大滤波器1的层叠体50地增大电感器L1的电感，则构成电感器L1的电感器用导体层671、681各自的宽度、通孔52T3、53T1、53T3、54T1、54T3、55T1、55T3、66T1、66T3各自的直径变小，产生电感器L1的Q值降低的问题。

对此，在本实施方式中，通过增大第二电容元件C4的电容，能够抑制电感器L1的Q值的降低，并且将第一并联电路的谐振频率设为期望的值。即，根据本实施方式，通过增大第二电容元件C4的电容，来将构成电感器L1的电感器用导体层各自的宽度、通孔52T3、53T1、53T3、54T1、54T3、55T1、55T3、66T1、66T3各自的直径实质地增大，能够减小电感器L1的电感，并且能够增大电感器L1的Q值。这样，根据本实施方式，能够将第一并联电路的谐振频率设为规定的值，并且增大电感器L1的Q值。其结果，根据本实施方式，能够减小高通滤波器4的通带的插入损耗。

另外，在连接2个端口的路径与地线之间插入有第一并联电路的电路中，功率增益随着频率远离第一并联电路的谐振频率而变小。因此，根据本实施方式，通过将第一并联电路的谐振频率设为规定的值，能够增大在相比于高通滤波器4的通带更低频侧的频带的通过衰减量。

另外，如上所述，在高通滤波器4中，形成有由与第一电容元件对应的电容器和电感器L1构成的第一串联电路。第一串联电路的阻抗，在频率为第一串联电路的谐振频率时为最小。在连接2个端口的路径与地线之间插入有第一串联电路的电路中，功率增益在频率为第一串联电路的谐振频率时为最小。因此，根据本实施方式，通过使第一串联电路的谐振频率与第一并联电路的谐振频率彼此不同，能够实现满足期望的特性的高通滤波器4。另外，根据本实施方式，通过使第一并联电路的谐振频率比第一串联电路的谐振频率高，能够减小高通滤波器4的通带的插入损耗。

基于以上内容，根据本实施方式，能够满足期望的特性，并且增大电感器L1的Q值。

滤波器1还包括高通滤波器5。关于高通滤波器4的上述说明也适用于高通滤波器5。因此，根据本实施方式，能够满足期望的特性并且增大电感器L2的Q值。其结果是，根据本实施方式，能够减小滤波器1的通带的插入损耗，并且能够增大在相比于滤波器1的通带更低频侧的频带的通过衰减量。

另外，在本实施方式中，电感器L1由电感器用导体层671、681、2个第一通孔列L1a、2个第二通孔列L1b和通孔67T1、67T3构成。根据本实施方式，与第一通孔列L1a和第二通孔列L1b分别为1个的情况相比，能够增大电感器L1的Q值。同样地，在本实施方式中，电感器L2由电感器用导体层672、682、2个第一通孔列L2a、2个第二通孔列L2b、通孔67T2、67T4构成。根据本实施方式，与第一通孔列L2a和第二通孔列L2b分别为1个的情况相比，能够增大电感器L2的Q值。

接着，参照模拟的结果，对本实施方式的效果进行说明。在模拟中，使用了本实施方式的滤波器1的模型(以下，称为实施例的模型)、和没有设置第二电容元件C4、C8的比较例的滤波器的模型(以下，称为比较例的模型)。比较例的滤波器的结构，除了没有设置第二电容元件C4、C8这一点之外，与本实施方式的滤波器1的结构相同。在模拟中，以实施例的模型的截止频率与比较例的模型的截止频率相同的方式，设计实施例的模型和比较例的模型。

图7是表示实施例的模型和比较例的模型的通过衰减特性的特性图。在图7中，横轴表示频率，纵轴表示衰减量。另外，在图7中，标注了附图标记91的曲线表示实施例的模型的特性，标注了附图标记92的曲线表示比较例的模型的特性。由图7可知，在实施例的模型(附图标记91)中，与比较例的模型(附图标记92)相比，在相比于通带更低频侧的频带的衰减量的绝对值更大。根据该结果可知，根据本实施方式，通过设置第二电容元件C4、C8，能够增大在相比于通带更低频侧的频带的通过衰减量。

另外，由图7可知，实施例的模型(附图标记91)和比较例的模型(附图标记92)均满足，在截止频率附近的通带的衰减量的绝对值足够小。

[第二实施方式]

接着，说明本发明的第二实施方式。首先，参照图8，对本实施方式的分波器101的结构进行说明。图8是表示分波器101的电路结构的电路图。本实施方式的分波器101是双工器，其包括：使第一通带内的频率的信号选择性地通过的带通滤波器110、和使比第一通带更高的截止频率以上的第二通带内的频率的信号选择性地通过的高通滤波器120。

分波器101还包括共用端口102、和2个信号端口103、104。带通滤波器110在电路结构上设置在共用端口102与信号端口103之间。高通滤波器120在电路结构上设置在共用端口102与信号端口104之间。

共用端口102对应于本发明中的“第一端口”。信号端口103、104分别对应于本发明中的“第二端口”。在分波器101中，存在将共用端口102与信号端口103连接且不接地的路径106，以及将共用端口102与信号端口104连接且不接地的路径107。

带通滤波器110包括：低通滤波器110A、和高通滤波器110B、110C。低通滤波器110A和高通滤波器110B、110C在电路结构上从共用端口102侧依次配置。

低通滤波器110A包括：设置在路径106上的电感器L11、相对于电感器L11并联连接的电容元件C11、以及设置在路径106与地线之间的电容元件C12。

高通滤波器110B包括：设置在路径106上的第一电容元件C13、C14、C15；设置在路径106与地线之间的电感器L12；以及相对于电感器L12并联连接的第二电容元件C16。第一电容元件C13、C14串联设置在路径106上。第一电容元件C15与路径106并联设置。

高通滤波器110C的结构与高通滤波器110B的结构相同。即，高通滤波器110C包括：设置在路径106上的第一电容元件C17、C18、C19；设置在路径106与地线之间的电感器L13；以及相对于电感器L13并联连接的第二电容元件C20。第一电容元件C17、C18串联设置在路径106上。第一电容元件C19与路径106并联设置。

高通滤波器120包括高通滤波器120A、120B。高通滤波器120A、120B在电路结构上从共用端口102侧依次配置。

高通滤波器120A包括：设置在路径107上的第一电容元件C21、C22、C23；设置在路径107与地线之间的电感器L21；以及相对于电感器L21并联连接的第二电容元件C24。第一电容元件C21、C22串联设置在路径107上。第一电容元件C23与路径107并联设置。

高通滤波器120B的结构与高通滤波器120A的结构相同。即，高通滤波器120B包括：设置在路径107上的第一电容元件C25、C26、C27；设置在路径107与地线之间的电感器L22；以及相对于电感器L22并联连接的第二电容元件C28。第一电容元件C25、C26串联设置在路径107上。第一电容元件C27与路径107并联设置。

以下，参照图8，对构成分波器101的多个构成要素的连接关系进行详细说明。首先，对带通滤波器110(低通滤波器110A和高通滤波器110B、110C)进行说明。电感器L11的一端与共用端口102连接。电容元件C11相对于电感器L11并联连接。电容元件C12的一端与电感器L11的另一端连接。电容元件C12的另一端接地。

第一电容元件C13的一端与电感器L11的另一端连接。第一电容元件C14的一端与第一电容元件C13的另一端连接。第一电容元件C15的一端与第一电容元件C13的一端连接。第一电容元件C15的另一端与第一电容元件C14的另一端连接。

电感器L12的一端连接于第一电容元件C13与第一电容元件C14的连接点。电感器L12的另一端接地。第二电容元件C16相对于电感器L12并联连接。

第一电容元件C17的一端与第一电容元件C14的另一端连接。第一电容元件C18的一端与第一电容元件C17的另一端连接。第一电容元件C18的另一端与信号端口103连接。第一电容元件C19的一端与第一电容元件C17的一端连接。第一电容元件C19的另一端与第一电容元件C18的另一端连接。

电感器L13的一端连接于第一电容元件C17与第一电容元件C18的连接点。电感器L13的另一端接地。第二电容元件C20相对于电感器L13并联连接。

在图8中，第一电容元件C13～C15以Δ形连接而连接。当将第一电容元件C13～C15的连接从Δ形连接变换为Y形连接时，在路径106与地线之间形成由与第一电容元件对应的电容器和电感器L12构成的第一串联电路。第一串联电路的谐振频率、以及由电感器L12和第二电容元件C16构成的第一并联电路的谐振频率，分别根据带通滤波器110的通带等的设计值被而设定为规定的值。第一串联电路的谐振频率与第一并联电路的谐振频率也可以彼此不同。另外，第一并联电路的谐振频率也可以比第一串联电路的谐振频率高。

同样地，在图8中，第一电容元件C17～C19以Δ形连接而连接。当将第一电容元件C17～C19的连接从Δ形连接变换为Y形连接时，在路径106与地线之间形成由与第一电容元件对应的电容器和电感器L13构成的第二串联电路。第二串联电路的谐振频率、以及由电感器L13和第二电容元件C20构成的第二并联电路的谐振频率，分别根据带通滤波器110的通带等的设计值而设定为规定的值。第二串联电路的谐振频率与第二并联电路的谐振频率也可以彼此不同。另外，第二并联电路的谐振频率也可以比第二串联电路的谐振频率高。

接着，对高通滤波器120(高通滤波器120A、120B)进行说明。第一电容元件C21的一端与共用端口102连接。第一电容元件C22的一端与第一电容元件C21的另一端连接。第一电容元件C23的一端与第一电容元件C21的一端连接。第一电容元件C23的另一端与第一电容元件C22的另一端连接。

电感器L21的一端连接于第一电容元件C21与第一电容元件C22的连接点。电感器L21的另一端接地。第二电容元件C24相对于电感器L21并联连接。

第一电容元件C25的一端与第一电容元件C22的另一端连接。第一电容元件C26的一端与第一电容元件C25的另一端连接。第一电容元件C26的另一端与信号端口104连接。第一电容元件C27的一端与第一电容元件C25的一端连接。第一电容元件C27的另一端与第一电容元件C26的另一端连接。

电感器L22的一端连接于第一电容元件C25与第一电容元件C26的连接点。电感器L22的另一端接地。第二电容元件C28相对于电感器L22并联连接。

在图8中，第一电容元件C21～C23以Δ形连接而连接。当将第一电容元件C21～C23的连接从Δ形连接变换为Y形连接时，在路径107与地线之间形成由与第一电容元件对应的电容器和电感器L21构成的第三串联电路。第三串联电路的谐振频率、以及由电感器L21和第二电容元件C24构成的第三并联电路的谐振频率，分别根据高通滤波器120的截止频率或通带等的设计值而设定为规定的值。第三串联电路的谐振频率与第三并联电路的谐振频率也可以彼此不同。另外，第三并联电路的谐振频率也可以比第三串联电路的谐振频率高。

同样地，在图8中，第一电容元件C25～C27以Δ形连接而连接。当将第一电容元件C25～C27的连接从Δ形连接变换为Y形连接时，在路径107与地线之间形成由与第一电容元件对应的电容器和电感器L22构成的第四串联电路。第四串联电路的谐振频率、以及由电感器L22和第二电容元件C28构成的第四并联电路的谐振频率，分别根据高通滤波器120的截止频率或通带等的设计值而设定为规定的值。第四串联电路的谐振频率与第四并联电路的谐振频率也可以彼此不同。另外，第四并联电路的谐振频率也可以比第四串联电路的谐振频率高。

接着，参照图9，对分波器101的其他结构进行说明。图9是表示分波器101的外观的立体图。分波器101还包括：层叠体70，其包含层叠的多个电介质层和多个导体层。图8所示的共用端口102、信号端口103、104、带通滤波器110(低通滤波器110A和高通滤波器110B)以及高通滤波器120(高通滤波器120A、120B)一体化为层叠体70。

层叠体70具有：位于多个电介质层的层叠方向T的两端的底面70A和上表面70B，以及将底面70A与上表面70B连接的4个侧面70C～70F。侧面70C、70D彼此朝向相反侧，侧面70E、70F也彼此朝向相反侧。侧面70C～70F相对于上表面70B和底面70A垂直。

如图9所示，底面70A位于层叠体70的-Z方向的端部。上表面70B位于层叠体70的Z方向的端部。底面70A和上表面70B各自的形状为在X方向上较长的矩形形状。侧面70C位于层叠体70的-X方向的端部。侧面70D位于层叠体70的X方向的端部。侧面70E位于层叠体70的-Y方向的端部。侧面70F位于层叠体70的Y方向的端部。

分波器101还包括：设置于层叠体70的底面70A的6个端子211、212、213、214、215、216。端子211、212、213在比侧面70F更靠近侧面70E的位置沿X方向依次排列。端子214、215、216在比侧面70E更靠近侧面70F的位置沿-X方向依次排列。

端子212对应于共用端口102，端子214对应于信号端口103，端子216对应于信号端口104。因此，共用端口102和信号端口103、104被设置于层叠体70的底面70A。端子211、213、215接地。

接着，参照图10A至图14，对构成层叠体70的多个电介质层和多个导体层的一个例子进行说明。在该例子中，层叠体70具有层叠了的22层电介质层。以下，将该22层电介质层从下到上依次称为第一层～第二十二层电介质层。另外，用附图标记71～92表示第一层至第二十二层电介质层。

在图10A至图13B中，多个圆表示多个通孔。在电介质层71～90中的各个形成有多个通孔。多个通孔分别通过将导体膏体填充于通孔用的孔而形成。多个通孔各自与导体层或其他通孔连接。

图10A表示第一层电介质层71的图案形成面。在电介质层71的图案形成面形成有端子211～216。图10B表示第二层电介质层72的图案形成面。在电介质层72的图案形成面形成有导体层721、722、723、724。

图10C表示第三层电介质层73的图案形成面。在电介质层73的图案形成面形成有导体层731、732、733、734、735、736、737。导体层732与导体层733连接。导体层736与导体层737连接。在图10C中，分别用虚线表示导体层732与导体层733的边界、以及导体层736与导体层737的边界。

图11A表示第四层电介质层74的图案形成面。在电介质层74的图案形成面形成有导体层741、742、743、744、745、746、747、748。导体层741与导体层742连接。导体层746与导体层747连接。在图11A中，用虚线表示导体层746与导体层747的边界。

图11B表示第五层电介质层75的图案形成面。在电介质层75的图案形成面形成有导体层751、752、753、754、755。图11C表示第六层电介质层76的图案形成面。在电介质层76的图案形成面形成有导体层761、762、763、764、765。

图12A表示第七层电介质层77的图案形成面。在电介质层77的图案形成面形成有导体层771、772、773。图12B表示第八层至第十五层电介质层78～85各自的图案形成面。在电介质层78～85各自的图案形成面没有形成导体层。

图12C表示第十六层电介质层86的图案形成面。在电介质层86的图案形成面形成有电感器用导体层861、862、864、865、866和导体层863。导体层861、862与导体层863连接。在图12C中，分别用虚线表示导体层861与导体层863的边界、以及导体层862与导体层863的边界。

图13A表示第十七层电介质层87的图案形成面。在电介质层87的图案形成面形成有电感器用导体层871、872、874、875、876和导体层873。导体层871、872与导体层873连接。在图13A中，分别用虚线表示导体层871与导体层873的边界、以及导体层872与导体层873的边界。

图13B表示第十八层至第二十层电介质层88～90各自的图案形成面。在电介质层88～90中的各个没有形成导体层。图13C表示第二十一层电介质层91的图案形成面。在电介质层91的图案形成面形成有接地用导体层911、912。

图14表示第二十二层电介质层92的图案形成面。在电介质层92的图案形成面形成有由导体层构成的记号921。

图9所示的层叠体70，以第一层电介质层71的图案形成面成为层叠体70的底面70A，并且第二十二层电介质层92的与图案形成面为相反侧的面成为层叠体70的上表面70B的方式，层叠第一层至第二十二层电介质层71～92而构成。

图10A至图13B所示的多个通孔各自，在层叠第一层至第二十二层电介质层71～92时，与在层叠方向T上重叠的导体层或在层叠方向T上重叠的其他通孔连接。另外，在图10A至图13B所示的多个通孔中的、位于端子内或导体层内的通孔，与该端子或该导体层连接。

图15表示层叠第一层至第二十二层电介质层71～92而构成的层叠体70的内部。如图15所示，在层叠体70的内部，层叠有图10A至图13C所示的多个导体层和多个通孔。另外，在图15中省略了记号921。

以下，对图8所示的分波器101的构成要素与图10A至图13C所示的层叠体70内部的构成要素的对应关系进行说明。首先，对带通滤波器110的构成要素进行说明。电感器L11由电感器用导体层864、874和与这些导体层连接的多个通孔构成。电容元件C11由导体层734、744、754、764和这些导体层之间的电介质层73～75构成。电容元件C12由导体层722、734和这些导体层之间的电介质层72构成。

电感器L12由电感器用导体层865、875和与这些导体层连接的多个通孔构成。第一电容元件C13由导体层735、745、753、763和这些导体层之间的电介质层73～75构成。第一电容元件C14由导体层735、747和这些导体层之间的电介质层73构成。第一电容元件C15由导体层746、754和这些导体层之间的电介质层74构成。第二电容元件C16由导体层722、735和这些导体层之间的电介质层72构成。

电感器L13由导体层866、876和与这些导体层连接的多个通孔构成。第一电容元件C17由导体层747、755、765和这些导体层之间的电介质层74、75构成。第一电容元件C18由导体层723、737和这些导体层之间的电介质层72构成。第一电容元件C19由导体层765、773和这些导体层之间的电介质层76构成。第二电容元件C20由导体层722、736、743和这些导体层之间的电介质层72、73构成。

接着，对高通滤波器120的构成要素进行说明。电感器L21由电感器用导体层861、871和与这些导体层连接的多个通孔构成。第一电容元件C21由导体层721、733和这些导体层之间的电介质层72构成。第一电容元件C22由导体层733、742、752、762和这些导体层之间的电介质层73～75构成。第一电容元件C23由导体层762、772和这些导体层之间的电介质层76构成。第二电容元件C24由导体层722、732和这些导体层之间的电介质层72构成。

电感器L22由电感器用导体层862、872和与这些导体层连接的多个通孔构成。第一电容元件C25由导体层741、751和这些导体层之间的电介质层74构成。第一电容元件C26由导体层751、761和这些导体层之间的电介质层75构成。第一电容元件C27由导体层761、771和这些导体层之间的电介质层76构成。第二电容元件C28由导体层722、731和这些导体层之间的电介质层72构成。

接着，参照图9至图15，对分波器101的结构上的特征进行说明。带通滤波器110和高通滤波器120沿底面70A或上表面70B的长度方向，即，与X方向平行的方向排列。层叠体70的侧面70C、70D位于与层叠方向T正交的方向且与X方向平行的方向的两端。带通滤波器110配置在相比于侧面70C更靠近侧面70D的位置。高通滤波器120配置在相比于侧面70D更靠近侧面70C的位置。

如图15所示，电感器L11～L13、L21、L22分别绕沿与层叠方向T正交且与Y方向平行的方向延伸的轴卷绕。

层叠体70包含：2个第一通孔列L11a、2个第一通孔列L12a、2个第一通孔列L13a、2个第一通孔列L21a、2个第一通孔列L22a、2个第二通孔列L11b、2个第二通孔列L12b、2个第二通孔列L13b、1个第二通孔列L21b、以及1个第二通孔列L22b。

电感器用导体层861将2个第一通孔列L21a各自的一端与1个第二通孔列L21b的一端连接。电感器用导体层862将2个第一通孔列L22a各自的一端与1个第二通孔列L22b的一端连接。

电感器用导体层864将2个第一通孔列L11a各自的一端与2个第二通孔列L11b各自的一端连接。电感器用导体层865将2个第一通孔列L12a各自的一端与2个第二通孔列L12b各自的一端连接。电感器用导体层866将2个第一通孔列L13a各自的一端与2个第二通孔列L13b各自的一端连接。

电感器L11由电感器用导体层864、874、2个第一通孔列L11a、2个第二通孔列L11b、以及与电感器用导体层864、874双方连接的4个通孔构成。电感器L12由电感器用导体层865、875、2个第一通孔列L12a、2个第二通孔列L12b、以及与电感器用导体层865、875双方连接的4个通孔构成。电感器L13由电感器用导体层866、876、2个第一通孔列L13a、2个第二通孔列L13b、以及与电感器用导体层866、876双方连接的4个通孔构成。

电感器L21由电感器用导体层861、871、2个第一通孔列L21a、1个第二通孔列L21b、以及与电感器用导体层861、871双方连接的3个通孔构成。电感器L22由电感器用导体层862、872、2个第一通孔列L22a、1个第二通孔列L22b、以及与电感器用导体层862、872双方连接的3个通孔构成。

导体层721～723、731～737、741～748、751～755、761～765、771、773对应于本发明中的“电容器用导体层”。

本实施方式的其他结构、作用和效果与第一实施方式相同。

另外，本发明并不限定于上述各实施方式，能够进行各种变更。例如，本发明的滤波器也可以仅包括1个高通滤波器，也可以包括3个以上高通滤波器。

基于以上的说明可知，能够实施本发明的各种方式、变形例。因此，在要求保护的范围的等同范围内，能够采用上述最佳方式之外的方式实施本发明。

Claims (11)

1.一种滤波器，其特征在于，包括：

第一端口；

第二端口；和

在电路结构上设置在所述第一端口与所述第二端口之间的至少1个高通滤波器，

所述至少1个高通滤波器包括：第一电容元件，其设置于连接所述第一端口与所述第二端口的路径；电感器，其设置于所述路径与地线之间；和第二电容元件，其相对于所述电感器并联连接。

2.根据权利要求1所述的滤波器，其特征在于，

由所述电感器和与所述第一电容元件对应的电容器构成的串联电路的第一谐振频率、和由所述电感器和所述第二电容元件构成的并联电路的第二谐振频率彼此不同。

3.根据权利要求2所述的滤波器，其特征在于，

所述第二谐振频率比所述第一谐振频率高。

4.根据权利要求1所述的滤波器，其特征在于，

所述至少1个高通滤波器包括多个高通滤波器。

5.根据权利要求1所述的滤波器，其特征在于，

还包括：低通滤波器，其在电路结构上设置在所述第一端口或所述第二端口与所述至少1个高通滤波器之间。

6.根据权利要求1所述的滤波器，其特征在于，

还包括：层叠体，其包含层叠了的多个电介质层和多个导体层，

所述第一端口、所述第二端口和所述至少1个高通滤波器一体化为所述层叠体。

7.根据权利要求6所述的滤波器，其特征在于，

所述多个导体层包括：用于构成所述第一电容元件和所述第二电容元件的多个电容器用导体层。

8.根据权利要求6所述的滤波器，其特征在于，

所述电感器绕与所述多个电介质层正交的轴卷绕。

9.根据权利要求8所述的滤波器，其特征在于，

所述层叠体还包括：至少1个第一通孔列和至少1个第二通孔列，

所述至少1个第一通孔列和所述至少1个第二通孔列各自由2个以上的通孔串联连接而构成，

所述多个导体层包括：将所述至少1个第一通孔列的一端与所述至少1个第二通孔列的一端连接的电感器用导体层，

所述电感器由所述电感器用导体层、所述至少1个第一通孔列和所述至少1个第二通孔列构成。

10.根据权利要求9所述的滤波器，其特征在于，

所述至少1个第一通孔列包括2个第一通孔列，

所述至少1个第二通孔列包括2个第二通孔列。

11.根据权利要求6所述的滤波器，其特征在于，

所述至少1个高通滤波器包括：第一高通滤波器和第二高通滤波器，

所述层叠体具有：位于与所述多个电介质层的层叠方向正交的方向上的两端的第一侧面和第二侧面，

所述第一高通滤波器的所述电感器配置在相比于所述第二侧面更靠近所述第一侧面的位置，

所述第二高通滤波器的所述电感器配置在相比于所述第一侧面更靠近所述第二侧面的位置。