CN111357198A

CN111357198A - 带通滤波器

Info

Publication number: CN111357198A
Application number: CN201880074588.1A
Authority: CN
Inventors: 浅田智史
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2017-11-20
Filing date: 2018-08-06
Publication date: 2020-06-30
Anticipated expiration: 2038-08-06
Also published as: WO2019097774A1; JPWO2019097774A1; CN111357198B; JP6904433B2

Abstract

使带通滤波器的频率特性接近希望的频率特性。第1LC并联谐振器(11)在第1连接点(114)与第1端子(P10)电连接。第2LC并联谐振器(14)在第2连接点(117)与第2端子(P100)电连接。第1电容器(111)以及第2电容器(112)在第1连接点(114)与第2连接点(117)之间串联连接。第3电容器(113)连接在接地点(GND)与第1电容器(111)以及第2电容器(112)的第3连接点(118)之间。

Description

带通滤波器

技术领域

本发明涉及带通滤波器。

背景技术

以往，已知一种带通滤波器。例如，在国际公开第2007/119356号(专利文献1)中，公开了一种如下的带通滤波器，即，在多个电极层之中的给定的电极层设置了用于利用电容将输入电极与输出电极之间连接的输入输出间电容器电极。由于输入输出间电容器电极，在通带的高频侧产生衰减极并且在通带的低频侧产生两个衰减极。其结果，能够使从通带向低频侧的衰减特性以及从通带向高频侧的衰减特性都变得陡峭。

在先技术文献

专利文献

专利文献1：国际公开第2007/119356号

发明内容

发明要解决的课题

为了使带通滤波器的频率特性接近希望的频率特性，可能需要不使在比通带低的频带产生的衰减极的频率变化，而使在比通带高的频率产生的衰减极变化。但是，在专利文献1中，关于能够不使在比通带低的频带产生的衰减极的频率变化，而使在比通带高的频率产生的衰减极的频率变化的结构，并未具体地公开。

本发明正是为了解决上述那样的课题而完成的，其目的在于，使带通滤波器的频率特性接近希望的频率特性。

用于解决课题的手段

本发明涉及的层叠带通滤波器的一个方式具备：第1端子以及第2端子；第1LC并联谐振器、第2LC并联谐振器、第3LC并联谐振器、第4LC并联谐振器；和第1电容器、第2电容器、第3电容器。第1LC并联谐振器在第1连接点与第1端子电连接。第1LC并联谐振器包含第1电感器以及第4电容器。第1电感器以及第4电容器在第1连接点与接地点之间并联连接。第2LC并联谐振器在第2连接点与第2端子电连接。第2LC并联谐振器包含第2电感器以及第5电容器。第2电感器以及第5电容器在第2连接点与接地点之间并联连接。第3LC并联谐振器与第1LC并联谐振器进行磁耦合。第4LC并联谐振器与第2LC并联谐振器以及第3LC并联谐振器进行磁耦合。第1电容器以及第2电容器在第1连接点与第2连接点之间串联连接。第3电容器连接在接地点与第1电容器以及第2电容器的第3连接点之间。

发明效果

根据本发明涉及的带通滤波器，通过连接在接地点与第1以及第2电容器的第3连接点之间的第3电容器，能够几乎不使在比通带低的频带产生的衰减极的频率变化，而使在比通带高的频率产生的衰减极的频率变化。其结果，能够使带通滤波器的频率特性接近希望的频率特性。

附图说明

图1是实施方式涉及的带通滤波器的等效电路图。

图2是图1的带通滤波器的外观立体图。

图3是示出图2的带通滤波器的层叠构造的一例的分解立体图。

图4是比较例涉及的带通滤波器的等效电路图。

图5是一并示出图1的带通滤波器的插入损耗以及图4的带通滤波器的插入损耗的图。

图6是实施方式的变形例涉及的带通滤波器的等效电路图。

具体实施方式

以下，关于本发明的实施方式，参照附图详细地进行说明。另外，对图中相同或相应的部分标注相同的附图标记，原则上不重复其说明。

图1是实施方式涉及的带通滤波器1的等效电路图。如图1所示，带通滤波器1具备输入输出端子P10、P100、LC并联谐振器11～14、和电容器103、108、111～113。

LC并联谐振器11在连接点114与输入输出端子P10电连接，在与输入输出端子P10之间不经由磁耦合而传递信号。LC并联谐振器11包含电感器101以及电容器102。电感器101以及电容器102在连接点114与接地点GND之间并联连接。

电容器103连接在LC并联谐振器12与连接点114之间。LC并联谐振器12包含电感器104以及电容器105。电感器104以及电容器105在接地点GND与LC并联谐振器12以及电容器103的连接点115之间并联连接。

LC并联谐振器14在连接点117与输入输出端子P100电连接，在与输入输出端子P100之间不经由磁耦合而传递信号。LC并联谐振器14包含电感器109以及电容器110。电感器109以及电容器110在连接点117与接地点GND之间并联连接。

电容器108连接在LC并联谐振器13与连接点117之间。LC并联谐振器13包含电感器106以及电容器107。电感器106以及电容器107在接地点GND与LC并联谐振器13以及电容器108的连接点116之间并联连接。

电容器111以及112在连接点114与117之间串联连接。电容器113连接在接地点GND与电容器111以及112的连接点118之间。

在电感器101与104之间产生磁耦合M15。在电感器104与106之间产生磁耦合M16。在电感器106与109之间产生磁耦合M17。

在对输入输出端子P10输入了信号的情况下，该信号不经由磁耦合而传递到LC并联谐振器11。传递到LC并联谐振器11的信号经由磁耦合M15传递到LC并联谐振器12，经由磁耦合M16传递到LC并联谐振器13，经由磁耦合M17传递到LC并联谐振器14。传递到LC并联谐振器14的信号不经由磁耦合而传递到输入输出端子P100，并从输入输出端子P100输出。

在对输入输出端子P100输入了信号的情况下，该信号不经由磁耦合而传递到LC并联谐振器14。传递到LC并联谐振器14的信号经由磁耦合M17传递到LC并联谐振器13，经由磁耦合M16传递到LC并联谐振器12，经由磁耦合M15传递到LC并联谐振器11。传递到LC并联谐振器11的信号不经由磁耦合而传递到输入输出端子P10，并从输入输出端子P10输出。

以下，将如LC并联谐振器11、14那样，与输入信号的输入端子电连接并且在与输入端子之间不经由磁耦合而传递信号的LC并联谐振器(输入侧的LC并联谐振器)、以及与输出来自输入端子的信号的输出端子电连接并且在与输出端子之间不经由磁耦合而传递信号的LC并联谐振器(输出侧的LC并联谐振器)称作两端的LC并联谐振器。此外，将如LC并联谐振器12、13那样，将来自两端的LC并联谐振器的信号经由磁耦合进行传递的LC并联谐振器称作配置在两端的LC并联谐振器之间的LC并联谐振器。

从输入端子到达输入侧的LC并联谐振器的信号路径的阻抗比从输入端子到达配置在两端的LC并联谐振器之间的LC并联谐振器的各信号路径的阻抗、以及从输入端子到达输出侧的LC并联谐振器的信号路径的阻抗的任意一者都小。

在带通滤波器1中，从输入输出端子P10到达LC并联谐振器11的信号路径的阻抗小于从输入输出端子P10到达LC并联谐振器12～14的各信号路径的阻抗。从输入输出端子P100到达LC并联谐振器14的信号路径的阻抗小于从输入输出端子P100到达LC并联谐振器13～11的各信号路径的阻抗。

另外，两个电路要素被电连接的情况包含：两个电路要素被直接地连接的情况、以及经由其他电路要素(例如电容器)而间接地连接的情况这两者。

图2是图1的带通滤波器1的外观立体图。关于坐标轴，X轴以及Y轴正交，Z轴(层叠方向)与X轴以及Y轴正交。关于图3所示的坐标轴也是同样的。

如图2所示，带通滤波器1例如是长方体状。将与层叠方向垂直的带通滤波器1的最外层的面作为上表面UF以及底面BF。

在上表面UF形成有方向识别标记DM。在底面BF形成有输入输出端子P10、P100、以及接地端子G120。接地端子G120形成了接地点GND。输入输出端子P10、P100、以及接地端子G120例如是在底面BF规则地配置了平面电极的LGA(Land Grid Array)端子。底面BF与未图示的基板连接。

图3是示出图2的带通滤波器1的层叠构造的一例的分解立体图。如图3所示，带通滤波器1是多个电介质层121～132在Z轴方向上层叠而成的层叠体。

在电介质层121形成有电容器导体图案141、143、以及线路导体图案142。电容器导体图案141通过过孔导体图案181而与输入输出端子P10连接。电容器导体图案141与过孔导体图案184连接。线路导体图案142通过过孔导体图案182而与接地端子G120连接。电容器导体图案143通过过孔导体图案183而与输入输出端子P100连接。电容器导体图案143与过孔导体图案187连接。

在电介质层122形成有接地导体图案144。接地导体图案144通过过孔导体图案185、186而与线路导体图案142连接。电容器导体图案141以及接地导体图案144形成了电容器102。电容器导体图案143以及接地导体图案144形成了电容器110。

在电介质层123形成有电容器导体图案145、146。接地导体图案144以及电容器导体图案145形成了电容器105。接地导体图案144以及电容器导体图案146形成了电容器107。

在电介质层124形成有电容器导体图案147～149。电容器导体图案147通过过孔导体图案188而与过孔导体图案184连接。电容器导体图案145、147形成了电容器103。接地导体图案144以及电容器导体图案148形成了电容器113。电容器导体图案149通过过孔导体图案190而与过孔导体图案187连接。电容器导体图案146、149形成了电容器108。

在电介质层125形成有电容器导体图案150。电容器导体图案150通过过孔导体图案196而与电容器导体图案148连接。电容器导体图案147、150形成了电容器111。电容器导体图案149、150形成了电容器112。电容器导体图案150和过孔导体图案196的连接部分包含连接点118。形成有电容器导体图案148的电介质层124配置在形成有接地导体图案的电介质层122与形成有电容器导体图案150的电介质层125之间。

在电介质层126形成有线路导体图案151～153。线路导体图案151通过过孔导体图案188而与电容器导体图案147连接。线路导体图案152通过过孔导体图案186而与接地导体图案144连接。线路导体图案153通过过孔导体图案190而与电容器导体图案149连接。

在电介质层127形成有线路导体图案154～156。线路导体图案154通过过孔导体图案188、197而与线路导体图案151连接。线路导体图案155通过过孔导体图案186、194、195而与线路导体图案152连接。线路导体图案156通过过孔导体图案190、198而与线路导体图案153连接。

在电介质层128形成有线路导体图案157～159。线路导体图案157通过过孔导体图案188、197而与线路导体图案154连接。线路导体图案158通过过孔导体图案186、194、195而与线路导体图案155连接。线路导体图案159通过过孔导体图案190、198而与线路导体图案156连接。

在电介质层129形成有线路导体图案160～163。线路导体图案160通过过孔导体图案197而与线路导体图案157连接。线路导体图案160通过过孔导体图案189而与接地导体图案144连接。

线路导体图案161通过过孔导体图案192而与电容器导体图案145连接。线路导体图案161通过过孔导体图案194而与线路导体图案158连接。

线路导体图案162通过过孔导体图案193而与电容器导体图案146连接。线路导体图案162通过过孔导体图案195而与线路导体图案158连接。

线路导体图案163通过过孔导体图案198而与线路导体图案159连接。线路导体图案163通过过孔导体图案191而与接地导体图案144连接。

在电介质层130形成有线路导体图案164～167。线路导体图案164通过过孔导体图案189、197而与线路导体图案160连接。线路导体图案165通过过孔导体图案192、194而与线路导体图案161连接。线路导体图案166通过过孔导体图案193、195而与线路导体图案162连接。线路导体图案167通过过孔导体图案191、198而与线路导体图案163连接。

在电介质层131形成有线路导体图案168～171。线路导体图案168通过过孔导体图案189、197而与线路导体图案164连接。线路导体图案169通过过孔导体图案192、194而与线路导体图案165连接。线路导体图案170通过过孔导体图案193、195而与线路导体图案166连接。线路导体图案171通过过孔导体图案191、198而与线路导体图案167连接。

过孔导体图案184、188、线路导体图案151、154、157、过孔导体图案197、线路导体图案160、164、168、以及过孔导体图案189形成了电感器101。

过孔导体图案192、线路导体图案161、165、169、以及过孔导体图案194形成了电感器104。

过孔导体图案193、线路导体图案162、166、170、以及过孔导体图案195形成了电感器106。

过孔导体图案187、190、线路导体图案153、156、159、过孔导体图案198、线路导体图案163、167、171、以及过孔导体图案191形成了电感器109。

图4是比较例涉及的带通滤波器9的等效电路图。带通滤波器9的等效电路图是从图1的等效电路图除去了电容器113的等效电路图。除此以外的结构相同，因此不重复说明。

图5是一并示出图1的带通滤波器1的插入损耗IL20以及图4的带通滤波器9的插入损耗IL90的图。设带通滤波器1以及9的通带为频带f41～f42(＞f41)。产生衰减极的频率f51～f55依次从高到低。

在图5中纵轴的衰减量(dB)是负的值。衰减量的绝对值越大，插入损耗越大。所谓插入损耗，是表示输入到电子部件的某个端子的信号之中传递到电子部件的其他端子的信号的比例的指标。插入损耗越大，意味着输入到电子部件的信号之中在该电子部件的内部丢失的信号的比例越大。

如图5所示，在插入损耗IL90下，在比通带低的频带中，在频率f51(＜f41)、f52(＜f41)产生了衰减极。在比通带高的频带中，在频率f53(＞f42)、f55产生了衰减极。通过使图4的电容器111、112的电容变化，从而能够使在插入损耗IL90产生的衰减极的频率变化。但是，若使电容器111、112的电容变化，则在比通带低的频带产生的衰减极的频率以及在比通带高的频带产生的衰减极的频率以同等程度变化。为了使带通滤波器的频率特性接近希望的频率特性，可能需要不使在比通带低的频带产生的衰减极的频率变化，而使在比通带高的频率产生的衰减极变化。

因此，在实施方式中，在串联连接于两端的LC并联谐振器之间的两个电容器的连接点与接地点之间连接电容器。通过该电容器，能够几乎不会使在比通带低的频带产生的衰减极的频率变化，而使在比通带高的频带产生的衰减极的频率变化。

再次参照图5，在插入损耗IL20下，在比通带低的频带中，与插入损耗IL90同样地，在频率f51、f52附近产生了衰减极。在比通带高的频带中，与插入损耗IL90同样地在频率f53附近产生了衰减极，并且在频率f54(＞f42)产生了衰减极。根据图1的带通滤波器1，通过使电容器113的电容变化，从而能够几乎不会使在比通带低的频带产生的衰减极的频率变化，而使在比通带高的频带产生的衰减极的频率变化。

图6是实施方式的变形例涉及的带通滤波器1A的等效电路图。带通滤波器1A的等效电路图是从图1的等效电路图除去了电容器103、108的等效电路图。除此以外的结构相同，因此不重复说明。

以上，根据实施方式以及变形例涉及的带通滤波器，能够使频率特性接近希望的频率特性。

应当认为，本次公开的实施方式在所有方面均为例示而不是限制性的。本发明的范围不是由上述的说明示出，而是由权利要求书示出，意图包含与权利要求书均等的意思以及范围内的所有的变更。

附图标记说明

1、1A、9 带通滤波器，11～14 LC并联谐振器，101、104、106、109 电感器，102、103、105、107、108、110、111～113 电容器，121～132 电介质层，141、143、145～150 电容器导体图案，142、151～171 线路导体图案，144 接地导体图案，181～198 过孔导体图案，DM 方向识别标记，G120 接地端子，P10、P100 输入输出端子。

Claims

1.一种带通滤波器，具备：

第1端子以及第2端子；

第1LC并联谐振器，在第1连接点与所述第1端子电连接；

第2LC并联谐振器，在第2连接点与所述第2端子电连接；

第3LC并联谐振器，与所述第1LC并联谐振器进行磁耦合；

第4LC并联谐振器，与所述第2LC并联谐振器以及所述第3LC并联谐振器进行磁耦合；和

第1电容器、第2电容器、以及第3电容器，

所述第1LC并联谐振器包含第1电感器以及第4电容器，所述第1电感器以及第4电容器在所述第1连接点与接地点之间并联连接，

所述第2LC并联谐振器包含第2电感器以及第5电容器，所述第2电感器以及第5电容器在所述第2连接点与所述接地点之间并联连接，

所述第1电容器以及所述第2电容器在所述第1连接点与所述第2连接点之间串联连接，

所述第3电容器连接在所述接地点与所述第1电容器以及所述第2电容器的第3连接点之间。

2.根据权利要求1所述的带通滤波器，其中，

还具备：

第6电容器，连接在所述第3LC并联谐振器与所述第1连接点之间；和

第7电容器，连接在所述第4LC并联谐振器与所述第2连接点之间，

所述第3LC并联谐振器包含并联连接的第3电感器以及第8电容器，并连接在所述第1连接点与所述接地点之间，

所述第4LC并联谐振器包含并联连接的第4电感器以及第9电容器，并连接在所述第2连接点与所述接地点之间。

3.根据权利要求1或2所述的带通滤波器，其中，

所述带通滤波器形成为多个电介质层的层叠体，

所述多个电介质层包含：

第1电介质层，形成有接地导体图案；

第2电介质层，形成有第1电容器导体图案；和

第3电介质层，形成有与所述第1电容器导体图案连接的第2电容器导体图案，

所述第2电介质层配置在所述第1电介质层与所述第3电介质层之间，

所述第2电容器导体图案包含所述第3连接点，

所述第3电容器由所述第1电容器导体图案以及所述接地导体图案形成。