CN111316565A - 层叠带通滤波器 - Google Patents

层叠带通滤波器 Download PDF

Info

Publication number
CN111316565A
CN111316565A CN201880069590.XA CN201880069590A CN111316565A CN 111316565 A CN111316565 A CN 111316565A CN 201880069590 A CN201880069590 A CN 201880069590A CN 111316565 A CN111316565 A CN 111316565A
Authority
CN
China
Prior art keywords
conductor pattern
inductor
capacitor
line
bandpass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880069590.XA
Other languages
English (en)
Other versions
CN111316565B (zh
Inventor
今村光利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111316565A publication Critical patent/CN111316565A/zh
Application granted granted Critical
Publication of CN111316565B publication Critical patent/CN111316565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/323—Insulation between winding turns, between winding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H03H7/0161—Bandpass filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

抑制层叠带通滤波器的频率特性从期望的频率特性背离的情况。层叠带通滤波器(1)具备第1以及第2LC并联谐振器。第1以及第2LC并联谐振器分别包含第1电感器(101)以及第2电感器(104)。第1电感器(101)包含第1线路导体图案(165)和第1过孔导体图案(178)以及第2过孔导体图案(180)。第1线路导体图案(165)在第1电介质层中沿X轴方向延伸。第1过孔导体图案(178)以及第2过孔导体图案(180)从第1线路导体图案(165)朝向第2电介质层延伸。第2电感器(104)由沿Z轴方向延伸的第3过孔导体图案(182)形成。

Description

层叠带通滤波器
技术领域
本发明涉及层叠带通滤波器。
背景技术
以往，已知形成为在层叠方向上层叠了多个电介质层的层叠体的层叠带通滤波器。例如，在国际公开第2007/119356号(专利文献1)中，公开了一种相邻的LC并联谐振器彼此耦合的层叠带通滤波器。
在先技术文献
专利文献
专利文献1：国际公开第2007/119356号
发明内容
发明要解决的课题
专利文献1中公开的层叠带通滤波器所包含的LC并联谐振器包含由形成于某个电介质层的线路电极、和从该线路电极的两端部朝向层叠体的底面(安装于基板的层叠体的面)伸长的两个过孔电极形成的环状的电感器(环形过孔电感器)。
由线路电极以及两个过孔电极包围的空芯部的面积越大，环形过孔电感器的电感变得越大。为了高效地灵活利用有限的设计空间，环形过孔电感器的线路电极配置为靠近层叠体的上表面(与底面对置的层叠体的面)，并且环形过孔电感器的过孔电极配置为靠近侧面(与层叠方向平行的面)的情况较多。
若在层叠体的上表面或侧面配置导体，则在环形过孔电感器与该导体之间会产生不必要的电磁场耦合。此外，根据层叠带通滤波器的安装位置，设想导体接近于上表面或侧面的附近的情况，即使在这样的情况下，也会在环形过孔电感器与该导体之间产生不必要的电磁场耦合。设计上并未设想的不必要的电磁场耦合有可能使层叠带通滤波器的频率特性从期望的频率特性背离。
本发明正是为了解决上述这样的课题而完成的，其目的在于，抑制层叠带通滤波器的频率特性从期望的频率特性背离的情况。
用于解决课题的手段
本发明涉及的层叠带通滤波器的一个方式形成为在层叠方向上层叠了多个电介质层的层叠体。多个电介质层包含第1以及第2电介质层。层叠带通滤波器具备第1以及第2LC并联谐振器。第1以及第2LC并联谐振器分别包含第1以及第2电感器。第1电感器包含第1线路导体图案和第1以及第2过孔导体图案。第1线路导体图案在第1电介质层中沿第1方向延伸。第1以及第2过孔导体图案从第1线路导体图案朝向第2电介质层延伸。第2电感器由沿层叠方向延伸的第3过孔导体图案形成。
发明效果
根据本发明涉及的层叠带通滤波器，通过由第1线路导体图案、第1过孔导体图案以及第2过孔导体图案形成的第1电感器、和由第3过孔导体图案形成的第2电感器，能够抑制频率特性从期望的频率特性背离的情况。
附图说明
图1是实施方式1涉及的层叠带通滤波器的等效电路图。
图2是图1的层叠带通滤波器的外观立体图。
图3是示出图2的层叠带通滤波器的层叠构造的一例的分解立体图。
图4是示出比较例涉及的层叠带通滤波器的层叠构造的一例的分解立体图。
图5是从Y轴方向对图2的层叠带通滤波器进行了俯视的图。
图6是将实施方式1涉及的层叠带通滤波器的插入损耗和比较例涉及的层叠带通滤波器的插入损耗一起示出的图。
图7是从Y轴方向对实施方式1的变形例1涉及的层叠带通滤波器进行了俯视的图。
图8是从Y轴方向对实施方式1的变形例2涉及的层叠带通滤波器进行了俯视的图。
图9是实施方式2涉及的层叠带通滤波器的等效电路图。
图10是示出图9的层叠带通滤波器的层叠构造的一例的分解立体图。
图11是实施方式3涉及的层叠带通滤波器的等效电路图。
图12是示出图11的层叠带通滤波器的层叠构造的一例的分解立体图。
图13是实施方式4涉及的层叠带通滤波器的等效电路图。
图14是示出图13的层叠带通滤波器的层叠构造的一例的分解立体图。
具体实施方式
以下，参照附图对本发明的实施方式详细地进行说明。另外，对于图中相同或相应的部分标注相同的附图标记，原则上不重复其说明。
[实施方式1]
图1是实施方式1涉及的层叠带通滤波器1的等效电路图。图1也是后面使用图4说明的比较例涉及的层叠带通滤波器9的等效电路图。如图1所示，层叠带通滤波器1具备：端子P10、P100、LC并联谐振器11～14、以及电容器103、108、111。
LC并联谐振器11～14依次配置在端子P10与P100之间。LC并联谐振器11以及12相邻，LC并联谐振器12以及13相邻，LC并联谐振器13以及14相邻。
输入到端子P10的信号按照LC并联谐振器11、12、13、14的顺序传递，并从端子P100输出。输入到端子P100的信号按照LC并联谐振器14、13、12、11的顺序传递，并从端子P10输出。
LC并联谐振器11包含电感器101和电容器102。LC并联谐振器12包含电感器104和电容器105。LC并联谐振器13包含电感器106和电容器107。LC并联谐振器14包含电感器109和电容器110。
电感器101的一端与端子P10连接。电感器101的另一端与接地点GND连接。电容器103连接在电感器101的一端与电感器104的一端之间。电感器104的另一端与接地点GND连接。在电感器101与104之间，产生磁耦合M15。
电容器108连接在电感器106的一端与电感器109的一端之间。电感器109的一端与端子P100连接。电感器106的另一端以及电感器109的另一端各自与接地点GND连接。在电感器104与106之间，产生磁耦合M16。在电感器106与109之间，产生磁耦合M17。电容器111连接在电感器101的一端与电感器109的一端之间。
图2是图1的层叠带通滤波器1的外观立体图。层叠带通滤波器1是在Z轴方向(层叠方向)上层叠了多个电介质层121～131的层叠体。关于坐标轴，X轴以及Y轴正交，Z轴与X轴以及Y轴正交。关于图2～图5、图7、图8、图10、图12所示的坐标轴也是同样的。
如图2所示，层叠带通滤波器1例如为长方体状。将与层叠方向垂直的层叠带通滤波器1的最外层的面设为上表面UF以及底面BF。将与层叠方向平行的面之中与ZX平面平行的面设为侧面SA以及SC。将与层叠方向平行的面之中与YZ平面平行的面设为侧面SB以及SD。
在上表面UF，配置有方向识别图案DM。在底面BF，形成有端子P10、P100以及接地端子G101。接地端子G101形成了接地点GND。端子P10、P100以及接地端子G101例如是平面电极有规则地配置于底面BF的LGA(Land Grid Array)端子。底面BF连接于未图示的基板。
在侧面SA～SD，配置有屏蔽电极SH。屏蔽电极SH覆盖了最下层的电介质层121与最上层的电介质层131之间的电介质层的侧面。屏蔽电极SH也可以覆盖电介质层121～电介质层131的侧面。将在侧面SA～SD的各部分形成的屏蔽电极SH的部分分别设为屏蔽电极SHA～SHD。
图3是示出图2的层叠带通滤波器1的层叠构造的一例的分解立体图。在电介质层121，形成有线路导体图案132～135。线路导体图案132～135分别通过过孔导体图案169～172而与接地端子G101连接。
在电介质层122，形成有线路导体图案136、电容器导体图案137以及线路导体图案138。线路导体图案136通过过孔导体图案168而与端子P10连接。线路导体图案138通过过孔导体图案173而与端子P100连接。
在电介质层123，形成有电容器导体图案139、140。电容器导体图案139通过过孔导体图案178而与线路导体图案136连接。电容器导体图案140通过过孔导体图案179而与线路导体图案138连接。电容器导体图案137、139、140形成了电容器111。
在电介质层124，形成有接地导体图案150。接地导体图案150与屏蔽电极SHA～SHD连接。接地导体图案150通过过孔导体图案174～177而与线路导体图案132～135分别连接。电容器导体图案139以及接地导体图案150形成了电容器102。电容器导体图案140以及接地导体图案150形成了电容器110。
在电介质层125，形成有电容器导体图案151、152。接地导体图案150以及电容器导体图案151形成了电容器105。接地导体图案150以及电容器导体图案152形成了电容器107。
在电介质层126，形成有电容器导体图案153、154。电容器导体图案153通过过孔导体图案178而与电容器导体图案139连接。电容器导体图案154通过过孔导体图案179而与电容器导体图案140连接。电容器导体图案151、153形成了电容器103。电容器导体图案152、154形成了电容器108。
在电介质层127，形成有线路导体图案155～158。线路导体图案155、157与屏蔽电极SHD连接。线路导体图案156、158与屏蔽电极SHB连接。
在电介质层128，形成有线路导体图案159、接地导体图案160以及线路导体图案161。线路导体图案159、161沿X轴方向延伸。
线路导体图案159通过过孔导体图案180而与接地导体图案150连接。线路导体图案159通过过孔导体图案178而与电容器导体图案153连接。
接地导体图案160通过过孔导体图案182而与电容器导体图案151连接。接地导体图案160通过过孔导体图案183而与电容器导体图案152连接。接地导体图案160通过过孔导体图案184～187而与线路导体图案155～158分别连接。
线路导体图案161通过过孔导体图案179而与电容器导体图案154连接。线路导体图案161通过过孔导体图案181而与接地导体图案150连接。
在电介质层129，形成有线路导体图案162、接地导体图案163以及线路导体图案164。线路导体图案162通过过孔导体图案178、180而与线路导体图案159连接。接地导体图案163通过过孔导体图案182～187而与接地导体图案160连接。线路导体图案164通过过孔导体图案179、181而与线路导体图案161连接。
在电介质层130，形成有线路导体图案165、接地导体图案166以及线路导体图案167。线路导体图案165通过过孔导体图案178、180而与线路导体图案162连接。接地导体图案166通过过孔导体图案182～187而与接地导体图案163连接。线路导体图案167通过过孔导体图案179、181而与线路导体图案164连接。
线路导体图案159、162、165以及过孔导体图案178、180形成了电感器101。电感器101为环形过孔电感器。过孔导体图案182、183分别形成了电感器104、106。电感器104、106分别是由沿Z轴方向延伸的一个过孔导体图案形成的直式电感器(straight inductor)。线路导体图案161、164、167以及过孔导体图案179、181形成了电感器109。电感器109为环形过孔电感器。
图4是示出比较例涉及的层叠带通滤波器9的层叠构造的一例的分解立体图。层叠带通滤波器9的等效电路图是图1所示的层叠带通滤波器1的等效电路图的端子P10、P100分别被置换为端子P90、P900的等效电路图。如图4所示，层叠带通滤波器9是在Z轴方向上层叠了多个电介质层901～909的层叠体。
在底面BF，形成有端子P90、P900以及接地端子G910。接地端子G910形成了接地点GND。端子P10、P100以及接地端子G910例如是平面电极有规则地配置于底面BF的LGA(LandGrid Array)端子。
在电介质层901，形成有线路导体图案911～916、以及电容器导体图案917。线路导体图案911通过过孔导体图案941而与端子P90连接。线路导体图案912～915分别通过过孔导体图案942～945而与接地端子G910连接。线路导体图案916通过过孔导体图案946而与端子P900连接。
在电介质层902，形成有电容器导体图案918、919。电容器导体图案918通过过孔导体图案947而与线路导体图案911连接。电容器导体图案919通过过孔导体图案952而与线路导体图案916连接。电容器导体图案917、918、919形成了电容器111。
在电介质层903，形成有接地导体图案920。接地导体图案920通过过孔导体图案948～951而与线路导体图案912～915分别连接。电容器导体图案918以及接地导体图案920形成了电容器102。电容器导体图案919以及接地导体图案920形成了电容器110。
在电介质层904，形成有电容器导体图案921、922。接地导体图案920以及电容器导体图案921形成了电容器105。接地导体图案920以及电容器导体图案922形成了电容器107。
在电介质层905，形成有电容器导体图案923、924。电容器导体图案923通过过孔导体图案947而与电容器导体图案918连接。电容器导体图案924通过过孔导体图案952而与电容器导体图案919连接。电容器导体图案921、923形成了电容器103。电容器导体图案922、924形成了电容器108。
在电介质层906，形成有线路导体图案926～930。线路导体图案926～929沿X轴方向延伸。线路导体图案930将线路导体图案927与928进行了连接。线路导体图案930通过过孔导体图案954而与接地导体图案920连接。
线路导体图案926通过过孔导体图案953而与接地导体图案920连接。线路导体图案926通过过孔导体图案947而与电容器导体图案923连接。
线路导体图案927通过过孔导体图案956而与电容器导体图案921连接。线路导体图案928通过过孔导体图案957而与电容器导体图案922连接。
线路导体图案929通过过孔导体图案952而与电容器导体图案924连接。线路导体图案929通过过孔导体图案955而与接地导体图案920连接。
在电介质层907，形成有线路导体图案931～935。线路导体图案931～934沿X轴方向延伸。线路导体图案935将线路导体图案932与933进行了连接。线路导体图案935通过过孔导体图案954而与线路导体图案930连接。
线路导体图案931通过过孔导体图案947、953而与线路导体图案926连接。线路导体图案932通过过孔导体图案956、958而与线路导体图案927连接。线路导体图案933通过过孔导体图案957、959而与线路导体图案928连接。线路导体图案934通过过孔导体图案952、955而与线路导体图案929连接。
在电介质层908，形成有线路导体图案936～940。线路导体图案936～939沿X轴方向延伸。线路导体图案940将线路导体图案937与938进行了连接。线路导体图案940通过过孔导体图案954而与线路导体图案935连接。
线路导体图案936通过过孔导体图案947、953而与线路导体图案931连接。线路导体图案937通过过孔导体图案956、958而与线路导体图案932连接。线路导体图案938通过过孔导体图案957、959而与线路导体图案933连接。线路导体图案939通过过孔导体图案952、955而与线路导体图案934连接。
线路导体图案926、931、936以及过孔导体图案947、953形成了电感器101。线路导体图案927、932、937以及过孔导体图案956、958形成了电感器104。线路导体图案928、933、938以及过孔导体图案957、959形成了电感器106。线路导体图案929、934、939以及过孔导体图案952、955形成了电感器109。电感器101、104、106、109为环形过孔电感器。
由线路导体图案以及两个过孔导体图案包围的空芯部的面积越大，环形过孔电感器的电感变得越大。为了高效地灵活利用有限的设计空间，环形过孔电感器的线路导体图案配置为靠近上表面UF，并且环形过孔电感器的过孔导体图案配置为靠近侧面的情况较多。
若在层叠带通滤波器9的上表面或侧面配置导体(例如屏蔽电极)，则在环形过孔电感器与该导体之间会产生不必要的电磁场耦合。此外，根据层叠带通滤波器9的安装位置，设想导体(例如壳体)接近于上表面UF或侧面的附近的情况，即使在这样的情况下，也会在环形过孔电感器与该导体之间产生不必要的电磁场耦合。设计上并未设想的不必要的电磁场耦合有可能使层叠带通滤波器9的频率特性从期望的频率特性背离。
因此，在实施方式1中，将层叠带通滤波器所包含的电感器的一部分设为直式电感器，使环形过孔电感器和直式电感器混合存在。在有限的设计空间中，通过能够形成空芯部的环形过孔电感器来确保电感，并且通过能够配置为远离层叠体的外部的直式电感器来抑制不必要的电磁场耦合的产生。根据实施方式1涉及的层叠带通滤波器，能够同时实现通带的形成所需的电感的确保以及不必要的电磁场耦合的抑制，能够抑制层叠带通滤波器的频率特性从期望的频率特性背离。
图5是从Y轴方向对图2的层叠带通滤波器1进行了俯视的图。在图5中，关于形成于层叠体的内部的导体图案，为了强调实施方式1的特征，示出了作为环形过孔电感器的电感器101所包含的导体图案165、178、180、以及形成作为直式电感器的电感器104的过孔导体图案182，未示出这些以外的导体图案。
如图5所示，过孔导体图案182配置在过孔导体图案180与178之间。因此，过孔导体图案182与屏蔽电极SHB的距离DstX大于过孔导体图案178与屏蔽电极SHB的距离DstZ。此外，过孔导体图案182与屏蔽电极SHD的距离DstY大于过孔导体图案180与屏蔽电极SHD的距离DstW。即，电感器104能够配置为比电感器101更远离屏蔽电极SH。因此，与在电感器101和屏蔽电极SH之间产生的电磁场耦合相比，能够抑制在电感器104和屏蔽电极SH之间产生的电磁场耦合。
图6是将实施方式1涉及的层叠带通滤波器1的插入损耗IL50和比较例涉及的层叠带通滤波器9的插入损耗IL90一起示出的图。插入损耗IL90示出了由金属制的壳体覆盖了层叠带通滤波器9的情况下的插入损耗。层叠带通滤波器1以及9的通带设为频带f52～f53。
在图6中，纵轴的衰减量(dB)为负的值。衰减量的绝对值越大，插入损耗越大。所谓插入损耗，是表示输入到电子部件的某个端子的信号之中传递到电子部件的其他端子的信号的比例的指标。插入损耗越大，意味着输入到电子部件的信号之中在该电子部件的内部损失的信号的比例越大。
如图6所示，在插入损耗IL90中在频率f41处产生的衰减极在插入损耗IL50中在比频率f41高的频率f51(＜f52)处产生。其结果，关于频带f51～f52的衰减量的变化的方式，插入损耗IL50变得比插入损耗IL90陡峭。此外，在插入损耗IL90中在频率f44处产生的衰减极在插入损耗IL50中在比频率f44低的频率f54(＞f53)处产生。其结果，关于频带f53～f54的衰减量的变化的方式，插入损耗IL50变得比插入损耗IL90陡峭。进而，通带f52～f53中的插入损耗IL50大致恒定，与插入损耗IL90相比变得平坦化。
在层叠带通滤波器1中，由于在通带f52～f53的插入损耗与通带以外的插入损耗之间形成较大的间隔，因此将可通过的信号的频率限定于某个频带这样的层叠带通滤波器的功能与层叠带通滤波器9相比得到了改善。
再次参照图1，在从端子P10输入了信号的情况下，该信号最初被传递到多个LC并联谐振器11～14之中的LC并联谐振器11。此外，在从端子P100输入了信号的情况下，该信号最初被传递到多个LC并联谐振器11～14之中的LC并联谐振器14。因此，LC并联谐振器11以及14的阻抗给层叠带通滤波器1的通带的形成带来支配性的影响。因此，在层叠带通滤波器1中，将LC并联谐振器11所包含的电感器101、以及LC并联谐振器14所包含的电感器104设为环形过孔电感器来确保通带的形成所需的电感。
在实施方式1中，对在侧面配置有屏蔽电极的情况进行了说明。屏蔽电极也可以形成在层叠体的上表面。图7是从Y轴方向对实施方式1的变形例1涉及的层叠带通滤波器1A进行了俯视的图。实施方式1与变形例1的区别点在于，在变形例1中，在侧面SA～SD未形成屏蔽电极，在上表面UF形成有屏蔽电极SHU。屏蔽电极SHU经由形成于层叠带通滤波器1A的侧面SA～SD的导体图案或形成于层叠体的内部的导体图案而与接地端子G101电连接。除此以外的结构相同，因此不重复说明。
如图7所示，过孔导体图案182与屏蔽电极SHU的距离以及线路导体图案165与屏蔽电极SHU的距离均为距离DstU。但是，与屏蔽电极SHU对置的过孔导体图案182的部分的宽度DstW小于与屏蔽电极SHU对置的线路导体图案165的部分的宽度DstV。因此，与在电感器101和屏蔽电极SHU之间产生的电磁场耦合相比，能够抑制在电感器104和屏蔽电极SHU之间产生的电磁场耦合。
屏蔽电极也可以不形成于层叠体的侧面以及上表面的任意一者。图8是从Y轴方向对实施方式1的变形例2涉及的层叠带通滤波器1B进行了俯视的图。在图8中，示出了层叠带通滤波器被壳体HS覆盖的样态。实施方式1与变形例2的区别点在于，在变形例2中，在侧面SA～SD未形成屏蔽电极。除此以外的结构相同，因此不重复说明。
如图8所示，电感器104能够配置为比电感器101更远离壳体HS。此外，在从Z轴方向进行俯视时，能够使与壳体HS重叠的电感器104的部分小于与壳体HS重叠的电感器101的部分。因此，与在电感器101和壳体HS之间产生的电磁场耦合相比，能够抑制在电感器104和壳体HS之间产生的电磁场耦合。
以上，根据实施方式1以及变形例1、2所涉及的层叠带通滤波器，能够抑制频率特性从期望的频率特性背离的情况。
在实施方式1中，对具备四个LC并联谐振器的层叠带通滤波器进行了说明。实施方式涉及的层叠带通滤波器所包含的LC并联谐振器的数量也可以是三个以下，还可以是五个以上。以下，在实施方式2中对具备五个LC并联谐振器的层叠带通滤波器进行说明，在实施方式3中对具备三个LC并联谐振器的层叠带通滤波器进行说明。
[实施方式2]
图9是实施方式2涉及的层叠带通滤波器2的等效电路图。如图9所示，层叠带通滤波器2具备：端子P20、P200、LC并联谐振器21～25、以及电容器203、210、213～215。
LC并联谐振器21～25依次配置在端子P20与P200之间。LC并联谐振器21以及22相邻，LC并联谐振器22以及23相邻，LC并联谐振器23以及24相邻，LC并联谐振器24以及25相邻。
输入到端子P20的信号按照LC并联谐振器21、22、23、24、25的顺序传递，并从端子P200输出。输入到端子P200的信号按照LC并联谐振器25、24、23、22、21的顺序传递，并从端子P20输出。
LC并联谐振器21包含电感器201和电容器202。LC并联谐振器22包含电感器204和电容器205。LC并联谐振器23包含电感器206和电容器207。LC并联谐振器24包含电感器208和电容器209。LC并联谐振器25包含电感器211和电容器212。
电感器201的一端与端子P20连接。电感器201的另一端与接地点GND连接。电容器203连接在电感器201的一端与电感器204的一端之间。电感器204的另一端与接地点GND连接。在电感器201与204之间，产生磁耦合M26。
电容器214连接在电感器201的一端与电感器206的一端之间。电感器206的另一端与接地点GND连接。在电感器204与206之间，产生磁耦合M27。
电容器215连接在电感器206的一端与电感器211的一端之间。电感器211的一端与端子P200连接。电感器211的另一端与接地点GND连接。
电容器210连接在电感器208的一端与电感器211的一端之间。电感器208的另一端与接地点GND连接。在电感器206与208之间，产生磁耦合M28。在电感器208与211之间，产生磁耦合M29。电容器213连接在电感器201的一端与电感器211的一端之间。
图10是示出图9的层叠带通滤波器2的层叠构造的一例的分解立体图。层叠带通滤波器2的外观立体图与图2所示的层叠带通滤波器1的外观立体图相同。如图9所示，层叠带通滤波器2是在Z轴方向上层叠了多个电介质层221～231的层叠体。
在底面BF，形成有端子P20、P200以及接地端子G201。接地端子G201形成了接地点GND。端子P20、P200以及接地端子G201例如是平面电极有规则地配置于底面BF的LGA(LandGrid Array)端子。
在电介质层221，形成有线路导体图案232～235。线路导体图案232～235分别通过过孔导体图案270～273而与接地端子G201连接。
在电介质层222，形成有线路导体图案236、电容器导体图案237以及线路导体图案238。线路导体图案236通过过孔导体图案269而与端子P20连接。线路导体图案238通过过孔导体图案274而与端子P200连接。
在电介质层223，形成有电容器导体图案239、240。电容器导体图案239通过过孔导体图案279而与线路导体图案236连接。电容器导体图案240通过过孔导体图案280而与线路导体图案238连接。电容器导体图案237、239、240形成了电容器213。
在电介质层224，形成有接地导体图案250。接地导体图案250与屏蔽电极SHA～SHD连接。接地导体图案250通过过孔导体图案275～278而与线路导体图案232～235分别连接。电容器导体图案239以及接地导体图案250形成了电容器202。电容器导体图案240以及接地导体图案250形成了电容器212。
在电介质层225，形成有电容器导体图案251～253。接地导体图案250以及电容器导体图案251形成了电容器205。接地导体图案250以及电容器导体图案252形成了电容器207。接地导体图案250以及电容器导体图案253形成了电容器209。
在电介质层226，形成有电容器导体图案254、255。电容器导体图案254通过过孔导体图案279而与电容器导体图案239连接。电容器导体图案255通过过孔导体图案280而与电容器导体图案240连接。电容器导体图案251、254形成了电容器203。电容器导体图案252、254形成了电容器214。电容器导体图案252、255形成了电容器215。电容器导体图案253、255形成了电容器210。
在电介质层227，形成有线路导体图案256～259。线路导体图案256、258与屏蔽电极SHD连接。线路导体图案257、259与屏蔽电极SHB连接。
在电介质层228，形成有线路导体图案260、接地导体图案261以及线路导体图案262。线路导体图案260、262沿X轴方向延伸。
线路导体图案260通过过孔导体图案281而与接地导体图案250连接。线路导体图案260通过过孔导体图案279而与电容器导体图案254连接。
接地导体图案261通过过孔导体图案283而与电容器导体图案251连接。接地导体图案261通过过孔导体图案284而与电容器导体图案252连接。接地导体图案261通过过孔导体图案285而与电容器导体图案253连接。接地导体图案261通过过孔导体图案286～289而与线路导体图案256～259分别连接。
线路导体图案262通过过孔导体图案280而与电容器导体图案255连接。线路导体图案262通过过孔导体图案282而与接地导体图案250连接。
在电介质层229，形成有线路导体图案263、接地导体图案264以及线路导体图案265。线路导体图案263通过过孔导体图案279、281而与线路导体图案260连接。接地导体图案264通过过孔导体图案283～289而与接地导体图案261连接。线路导体图案265通过过孔导体图案280、282而与线路导体图案262连接。
在电介质层230，形成有线路导体图案266、接地导体图案267以及线路导体图案268。线路导体图案266通过过孔导体图案279、281而与线路导体图案263连接。接地导体图案267通过过孔导体图案283～289而与接地导体图案264连接。线路导体图案268通过过孔导体图案280、282而与线路导体图案265连接。
线路导体图案260、263、266以及过孔导体图案279、281形成了电感器201。电感器201为环形过孔电感器。过孔导体图案283～285分别形成了电感器204、206、208。电感器204、206、208分别是直式电感器。线路导体图案262、265、268以及过孔导体图案280、282形成了电感器211。电感器211为环形过孔电感器。
以上，根据实施方式2涉及的层叠带通滤波器，能够抑制频率特性从期望的频率特性背离的情况。
[实施方式3]
图11是实施方式3涉及的层叠带通滤波器3的等效电路图。如图11所示，层叠带通滤波器3具备：端子P30、P300、LC并联谐振器31～33、以及电容器303、306、309。
LC并联谐振器31～33依次配置在端子P30与P300之间。LC并联谐振器31以及32相邻，LC并联谐振器32以及33相邻。
输入到端子P30的信号按照LC并联谐振器31、32、33的顺序传递，并从端子P300输出。输入到端子P300的信号按照LC并联谐振器33、32、31的顺序传递，并从端子P30输出。
LC并联谐振器31包含电感器301和电容器302。LC并联谐振器32包含电感器304和电容器305。LC并联谐振器33包含电感器307和电容器308。
电感器301的一端与端子P30连接。电感器301的另一端与接地点GND连接。电容器303连接在电感器301的一端与电感器304的一端之间。电感器304的另一端与接地点GND连接。在电感器301与304之间，产生磁耦合M34。
电容器306连接在电感器304的一端与电感器307的一端之间。电感器307的一端与端子P300连接。电感器307的另一端与接地点GND连接。在电感器304与307之间，产生磁耦合M35。电容器309的一端连接在电感器301的一端与电感器307的一端之间。
图12是示出图11的层叠带通滤波器3的层叠构造的一例的分解立体图。层叠带通滤波器3的外观立体图与图2所示的层叠带通滤波器1的外观立体图相同。如图12所示，层叠带通滤波器3是在Z轴方向上层叠了多个电介质层311～321的层叠体。
在底面BF，形成有端子P30、P300以及接地端子G301。接地端子G301形成了接地点GND。端子P30、P300以及接地端子G301例如是平面电极有规则地配置于底面BF的LGA(LandGrid Array)端子。
在电介质层311，形成有线路导体图案332～335。线路导体图案332～335分别通过过孔导体图案367～370而与接地端子G301连接。
在电介质层312，形成有线路导体图案336、电容器导体图案337以及线路导体图案338。线路导体图案336通过过孔导体图案385而与端子P30连接。线路导体图案338通过过孔导体图案371而与端子P300连接。
在电介质层313，形成有电容器导体图案339、340。电容器导体图案339通过过孔导体图案378而与线路导体图案336连接。电容器导体图案340通过过孔导体图案377而与线路导体图案338连接。电容器导体图案337、339、340形成了电容器309。
在电介质层314，形成有接地导体图案350。接地导体图案350与屏蔽电极SHA～SHD连接。接地导体图案350通过过孔导体图案372～375而与线路导体图案332～335分别连接。
接地导体图案350以及电容器导体图案339形成了电容器302。接地导体图案350以及电容器导体图案340形成了电容器308。
在电介质层315，形成有电容器导体图案351。电容器导体图案351以及接地导体图案350形成了电容器305。
在电介质层316，形成有电容器导体图案352、353。电容器导体图案351、352形成了电容器303。电容器导体图案351、353形成了电容器306。
在电介质层317，形成有线路导体图案354～357。线路导体图案354、356与屏蔽电极SHD连接。线路导体图案355、357各自与屏蔽电极SHB连接。
在电介质层318，形成有线路导体图案358、接地导体图案359以及线路导体图案360。线路导体图案358、360沿X轴方向延伸。
线路导体图案358通过过孔导体图案376而与接地导体图案350连接。线路导体图案358通过过孔导体图案378而与电容器导体图案339连接。
接地导体图案359通过过孔导体图案380而与电容器导体图案351连接。接地导体图案359通过过孔导体图案381～384而与线路导体图案354～357分别连接。
线路导体图案360通过过孔导体图案377而与电容器导体图案340连接。线路导体图案360通过过孔导体图案379而与接地导体图案350连接。
在电介质层319，形成有线路导体图案361、接地导体图案362以及线路导体图案363。线路导体图案361、363沿X轴方向延伸。
线路导体图案361通过过孔导体图案376以及378而与线路导体图案358连接。接地导体图案362通过过孔导体图案380～384而与接地导体图案359连接。线路导体图案363通过过孔导体图案377以及379而与线路导体图案360连接。
在电介质层320，形成有线路导体图案364、接地导体图案365以及线路导体图案366。线路导体图案364、366沿X轴方向延伸。
线路导体图案364通过过孔导体图案376以及378而与线路导体图案361连接。接地导体图案365通过过孔导体图案380～384而与接地导体图案362连接。线路导体图案366通过过孔导体图案377以及379而与线路导体图案363连接。
线路导体图案358、361、364以及过孔导体图案376、378形成了电感器301。电感器301为环形过孔电感器。过孔导体图案380形成了电感器304。电感器304为直式电感器。线路导体图案360、363、366以及过孔导体图案377、379形成了电感器307。电感器307为环形过孔电感器。
以上，根据实施方式3涉及的层叠带通滤波器，能够抑制频率特性从期望的频率特性背离的情况。
[实施方式4]
在实施方式1～3中，对层叠带通滤波器具备包含一个直式电感器的LC并联谐振器的情况进行了说明。实施方式涉及的层叠带通滤波器也可以具备包含多个直式电感器的LC并联谐振器。在实施方式4中，对层叠带通滤波器具备包含两个直式电感器的LC并联谐振器的情况进行说明。
图13是实施方式4涉及的层叠带通滤波器4的等效电路图。如图4所示，层叠带通滤波器4具备：端子P40、P400、LC并联谐振器41～44、以及电容器403、408、411。
LC并联谐振器41～44依次配置在端子P40与P400之间。LC并联谐振器41以及42相邻，LC并联谐振器42以及43相邻，LC并联谐振器43以及44相邻。
输入到端子P40的信号按照LC并联谐振器41、42、43、44的顺序传递，并从端子P400输出。输入到端子P400的信号按照LC并联谐振器44、43、42、41的顺序传递，并从端子P40输出。
LC并联谐振器41包含电感器401和电容器402。LC并联谐振器42包含电感器404、414和电容器405。电感器404以及414在电容器405的一个电极与另一个电极之间被并联连接。电感器404、414为相同电位。
LC并联谐振器43包含电感器406、416和电容器407。电感器406以及416在电容器407的一个电极与另一个电极之间被并联连接。电感器406、416为相同电位。LC并联谐振器44包含电感器409和电容器410。
电感器401的一端与端子P40连接。电感器401的另一端与接地点GND连接。电容器403连接在电感器401的一端与电感器404的一端之间。电感器404的另一端与接地点GND连接。在电感器401、404以及414之间，产生磁耦合M45。
电容器408连接在电感器406的一端与电感器409的一端之间。电感器409的一端与端子P400连接。电感器406的另一端以及电感器409的另一端分别与接地点GND连接。在电感器404、414、406以及416之间，产生磁耦合M46。在电感器406、416以及409之间，产生磁耦合M47。电容器411连接在电感器401的一端与电感器409的一端之间。
图14是示出图13的层叠带通滤波器4的层叠构造的一例的分解立体图。层叠带通滤波器4的外观立体图与图2所示的层叠带通滤波器1的外观立体图相同。如图14所示，层叠带通滤波器4是在Z轴方向上层叠了多个电介质层421～431的层叠体。
在底面BF，形成有端子P40、P400以及接地端子G401。接地端子G401形成了接地点GND。端子P40、P400以及接地端子G401例如是平面电极有规则地配置于底面BF的LGA(LandGrid Array)端子。
在电介质层421，形成有线路导体图案432～435。线路导体图案432～435分别通过过孔导体图案469～472而与接地端子G401连接。
在电介质层422，形成有线路导体图案436、电容器导体图案437以及线路导体图案438。线路导体图案436通过过孔导体图案468而与端子P40连接。线路导体图案438通过过孔导体图案473而与端子P400连接。
在电介质层423，形成有电容器导体图案439、440。电容器导体图案439通过过孔导体图案478而与线路导体图案436连接。电容器导体图案440通过过孔导体图案479而与线路导体图案438连接。电容器导体图案437、439、440形成了电容器411。
在电介质层424，形成有接地导体图案450。接地导体图案450与屏蔽电极SHA～SHD连接。接地导体图案450通过过孔导体图案474～477而与线路导体图案432～435分别连接。电容器导体图案439以及接地导体图案450形成了电容器402。电容器导体图案440以及接地导体图案450形成了电容器410。
在电介质层425，形成有电容器导体图案451、452。接地导体图案450以及电容器导体图案451形成了电容器405。接地导体图案450以及电容器导体图案452形成了电容器407。
在电介质层426，形成有电容器导体图案453、454。电容器导体图案453通过过孔导体图案478而与电容器导体图案439连接。电容器导体图案454通过过孔导体图案479而与电容器导体图案440连接。电容器导体图案451、453形成了电容器403。电容器导体图案452、454形成了电容器408。
在电介质层427，形成有线路导体图案455～458。线路导体图案455、457与屏蔽电极SHD连接。线路导体图案456、458与屏蔽电极SHB连接。
在电介质层428，形成有线路导体图案459、接地导体图案460以及线路导体图案461。线路导体图案459、461具有沿X轴方向延伸的部分。
线路导体图案459通过过孔导体图案480而与接地导体图案450连接。线路导体图案459通过过孔导体图案478而与电容器导体图案453连接。
接地导体图案460通过过孔导体图案482、488而与电容器导体图案451连接。接地导体图案460通过过孔导体图案483、489而与电容器导体图案452连接。接地导体图案460通过过孔导体图案484～487而与线路导体图案455～458分别连接。
线路导体图案461通过过孔导体图案479而与电容器导体图案454连接。线路导体图案461通过过孔导体图案481而与接地导体图案450连接。
在电介质层429，形成有线路导体图案462、接地导体图案463以及线路导体图案464。线路导体图案462通过过孔导体图案478、480而与线路导体图案459连接。接地导体图案463通过过孔导体图案482～489而与接地导体图案460连接。线路导体图案464通过过孔导体图案479、481而与线路导体图案461连接。
在电介质层430，形成有线路导体图案465、接地导体图案466以及线路导体图案467。线路导体图案465通过过孔导体图案478、480而与线路导体图案462连接。接地导体图案466通过过孔导体图案482～489而与接地导体图案463连接。线路导体图案467通过过孔导体图案479、481而与线路导体图案464连接。
线路导体图案459、462、465以及过孔导体图案478、480形成了电感器401。电感器401为环形过孔电感器。过孔导体图案482、488、483、489分别形成了电感器404、414、406、416。电感器404、414、406、416分别是由沿Z轴方向延伸的一个过孔导体图案形成的直式电感器。线路导体图案461、464、467以及过孔导体图案479、481形成了电感器409。电感器409为环形过孔电感器。
通过增加直式电感器的数量，从而电流被分散到多个直式电感器的每一个中，因此层叠带通滤波器的插入损耗得到改善。能够根据层叠带通滤波器的尺寸以及期望的特性来适当选择直式电感器的数量。
以上，根据实施方式4涉及的层叠带通滤波器，能够抑制频率特性从期望的频率特性背离的情况。
本次公开的各实施方式也预定了在不矛盾的范围内适当组合来实施。应当认为，本次公开的实施方式在所有方面均为例示而并非限制性的内容。本发明的范围不是由上述的说明来示出，而是由权利要求书来示出，意图包含与权利要求书等同的含义以及范围内的所有变更。
附图标记说明
1～3、1A、1B、9层叠带通滤波器，10、20、30、P10、P20、P30、P40、P90、P100、P200、P300、P400、P900端子，11～14、21～25、31～33、41～44LC并联谐振器，101、104、106、109、201、204、206、208、211、301、304、307、401、404、406、409、414、416电感器，102、103、105、107、108、110、111、202、203、205、207、209、210、212～214、215、302、303、305、306、308、309、402、403、405、407、408电容器，121～131、221～231、311～321、421～431、901～909电介质层，132、135、136、138、155～159、161、162、164、165、167、232、235、236、238、256～259、260～263、265、266、268、332、335、336、338、354～358、360、361、363、364、366、432、435、436、438、455～459、461、462、464、465、467、911、912、915、916、926～940线路导体图案，137、139、140、151～154、237、239、240、251～255、337、339、340、351～353、437、439、440、451～454、917～919、921～924电容器导体图案，150、160、163、166、250、261、264、267、350、359、362、365、450、460、463、466、920接地导体图案，168～187、269～289、367～385、468～489、941～959过孔导体图案，DM方向识别图案，G101、G201、G301、G401、G910接地端子，HS壳体，SH、SHA、SHB、SHD、SHU屏蔽电极。

Claims (6)

1.一种层叠带通滤波器，形成为层叠体，该层叠体在层叠方向上层叠了包含第1电介质层以及第2电介质层的多个电介质层，其中，
所述层叠带通滤波器具备：
第1LC并联谐振器，包含第1电感器；和
第2LC并联谐振器，包含第2电感器，
所述第1电感器包含：第1线路导体图案，在所述第1电介质层中沿第1方向延伸；和第1过孔导体图案以及第2过孔导体图案，从所述第1线路导体图案朝向所述第2电介质层伸长，
所述第2电感器由沿所述层叠方向延伸的第3过孔导体图案形成。
2.根据权利要求1所述的层叠带通滤波器，其中，
在所述第1电介质层中从与所述第1方向正交的第2方向进行俯视时，所述第3过孔导体图案配置在所述第1过孔导体图案与所述第2过孔导体图案之间。
3.根据权利要求1或2所述的层叠带通滤波器，其中，
还具备：
第1端子以及第2端子；和
第3LC并联谐振器，包含第3电感器，
输入到所述第1端子的信号按照所述第1LC并联谐振器、所述第2LC并联谐振器以及所述第3LC并联谐振器的顺序传递之后，从所述第2端子输出，
所述第3电感器由第2线路导体图案和第4过孔导体图案以及第5过孔导体图案形成，该第2线路导体图案在所述第1电介质层中沿所述第1方向延伸，该第4过孔导体图案以及第5过孔导体图案从所述第2线路导体图案朝向所述第2电介质层伸长。
4.根据权利要求1～3中任一项所述的层叠带通滤波器，其中，
所述层叠带通滤波器还具备配置于所述层叠体的外部的屏蔽电极。
5.根据权利要求4所述的层叠带通滤波器，其中，
所述屏蔽电极覆盖了沿着所述层叠体的所述层叠方向的侧面的至少一部分。
6.根据权利要求1～5中任一项所述的层叠带通滤波器，其中，
所述第2LC并联谐振器还包含与所述第2电感器并联连接的第4电感器，
所述第4电感器由沿所述层叠方向延伸的第6过孔导体图案形成。
CN201880069590.XA 2017-10-30 2018-10-12 层叠带通滤波器 Active CN111316565B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017209280 2017-10-30
JP2017-209280 2017-10-30
PCT/JP2018/038117 WO2019087739A1 (ja) 2017-10-30 2018-10-12 積層帯域通過フィルタ

Publications (2)

Publication Number Publication Date
CN111316565A true CN111316565A (zh) 2020-06-19
CN111316565B CN111316565B (zh) 2023-06-16

Family

ID=66331752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880069590.XA Active CN111316565B (zh) 2017-10-30 2018-10-12 层叠带通滤波器

Country Status (4)

Country Link
US (1) US11070187B2 (zh)
JP (1) JP6962382B2 (zh)
CN (1) CN111316565B (zh)
WO (1) WO2019087739A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202483A (ja) * 2019-06-10 2020-12-17 株式会社村田製作所 フィルタモジュール
WO2021111761A1 (ja) * 2019-12-03 2021-06-10 株式会社村田製作所 積層フィルタ
CN116034442A (zh) * 2020-09-29 2023-04-28 株式会社村田制作所 谐振元件、滤波器以及模块
CN112187209B (zh) * 2020-10-23 2021-08-10 嘉兴佳利电子有限公司 一种基于ltcc工艺的超宽通带五阶带通滤波器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103166588A (zh) * 2011-12-19 2013-06-19 株式会社村田制作所 带通滤波器
CN103210585A (zh) * 2010-11-16 2013-07-17 株式会社村田制作所 层叠带通滤波器
US20150318593A1 (en) * 2013-01-15 2015-11-05 Murata Manufacturing Co., Ltd. Resonator and band pass filter
WO2016152211A1 (ja) * 2015-03-23 2016-09-29 株式会社村田製作所 帯域通過フィルタおよび積層型の帯域通過フィルタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988499B2 (ja) * 1992-06-22 1999-12-13 株式会社村田製作所 バンドパスフィルタ
JP2002057543A (ja) * 2000-08-09 2002-02-22 Murata Mfg Co Ltd 積層型ｌｃ部品
JP5142985B2 (ja) 2006-04-14 2013-02-13 株式会社村田製作所 積層帯域通過フィルタ
JP2008017242A (ja) * 2006-07-07 2008-01-24 Tdk Corp 電子部品
JP2016106446A (ja) * 2013-03-28 2016-06-16 株式会社村田製作所 バンドパスフィルタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103210585A (zh) * 2010-11-16 2013-07-17 株式会社村田制作所 层叠带通滤波器
CN103166588A (zh) * 2011-12-19 2013-06-19 株式会社村田制作所 带通滤波器
US20150318593A1 (en) * 2013-01-15 2015-11-05 Murata Manufacturing Co., Ltd. Resonator and band pass filter
WO2016152211A1 (ja) * 2015-03-23 2016-09-29 株式会社村田製作所 帯域通過フィルタおよび積層型の帯域通過フィルタ

Also Published As

Publication number Publication date
US20200243254A1 (en) 2020-07-30
CN111316565B (zh) 2023-06-16
JP6962382B2 (ja) 2021-11-05
WO2019087739A1 (ja) 2019-05-09
US11070187B2 (en) 2021-07-20
JPWO2019087739A1 (ja) 2020-11-19

Similar Documents

Publication Publication Date Title
CN111316565B (zh) 层叠带通滤波器
JP6791107B2 (ja) 積層帯域通過フィルタ
US10277190B2 (en) Multilayer filter
TW201304405A (zh) 低通濾波器
CN109416970B (zh) 共模噪声滤波器
US20190260343A1 (en) Lc filter
US11276521B2 (en) Electronic component
CN110828103B (zh) 共模扼流圈
CN111357198B (zh) 带通滤波器
US10122340B2 (en) LC filter
US11588461B2 (en) Resonant element, filter, and diplexer
US11817843B2 (en) LC filter
CN215896088U (zh) 滤波器电路模块、滤波器电路元件、滤波器电路以及通信装置
WO2016072403A1 (ja) コネクタモジュール
US12034426B2 (en) Multilayer filter
US20220231655A1 (en) Multilayer filter
US20240048112A1 (en) Multilayer filter
US20230238936A1 (en) Filter device and high-frequency front end circuit having same mounted thereon
US20240072754A1 (en) Multilayer filter
US11139793B2 (en) Diplexer
US20230318560A1 (en) Band-pass filter
CN115811291A (zh) 层叠型电子部件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant