JPWO2019097774A1 - バンドパスフィルタ - Google Patents

Abstract

バンドパスフィルタの周波数特性を所望の周波数特性に近づける。第１ＬＣ並列共振器（１１）は、第１端子（Ｐ１０）に第１接続点（１１４）において電気的に接続される。第２ＬＣ並列共振器（１４）は、第２端子（Ｐ１００）に第２接続点（１１７）において電気的に接続される。第１キャパシタ（１１１）および第２キャパシタ（１１２）は、第１接続点（１１４）と第２接続点（１１７）との間において直列に接続されている。第３キャパシタ（１１３）は、接地点（ＧＮＤ）と、第１キャパシタ（１１１）および第２キャパシタ（１１２）の第３接続点（１１８）との間に接続されている。

Description

本発明は、バンドパスフィルタに関する。

従来、バンドパスフィルタが知られている。たとえば、国際公開第２００７／１１９３５６号（特許文献１）には、複数の電極層のうちの所定の電極層に、入力電極と出力電極との間を容量で接続するための入出力間キャパシタ電極が設けられたバンドパスフィルタが開示されている。入出力間キャパシタ電極によって、通過帯域の高域側に減衰極が生じるとともに通過帯域の低域側に２つの減衰極が生じる。その結果、通過帯域から低域側への減衰特性および通過帯域から高域側への減衰特性をともに急峻にすることができる。

国際公開第２００７／１１９３５６号

バンドパスフィルタの周波数特性を所望の周波数特性に近づけるために、通過帯域よりも低い周波数帯に生じる減衰極の周波数を変化させずに、通過帯域よりも高い周波数に生じる減衰極を変化させることが必要になり得る。しかし、特許文献１には、通過帯域よりも低い周波数帯に生じる減衰極の周波数を変化させずに、通過帯域よりも高い周波数において生じる減衰極の周波数を変化させることが可能な構成については具体的に開示されていない。

本発明は上記のような課題を解決するためになされたものであり、その目的はバンドパスフィルタの周波数特性を所望の周波数特性に近づけることである。

本発明に係る積層帯域通過フィルタの一態様は、第１端子および第２端子と、第１ＬＣ並列共振器，第２ＬＣ並列共振器，第３ＬＣ並列共振器，第４ＬＣ並列共振器と、第１キャパシタ，第２キャパシタ，第３キャパシタとを備える。第１ＬＣ並列共振器は、第１端子に第１接続点において電気的に接続される。第１ＬＣ並列共振器は、第１インダクタおよび第４キャパシタを含む。第１インダクタおよび第４キャパシタは、第１接続点と接地点との間で並列に接続されている。第２ＬＣ並列共振器は、第２端子に第２接続点において電気的に接続される。第２ＬＣ並列共振器は、第２インダクタおよび第５キャパシタを含む。第２インダクタおよび第５キャパシタは、第２接続点と接地点との間で並列に接続されている。第３ＬＣ並列共振器は、第１ＬＣ並列共振器と磁気結合する。第４ＬＣ並列共振器は、第２ＬＣ並列共振器および第３ＬＣ並列共振器と磁気結合する。第１キャパシタおよび第２キャパシタは、第１接続点と第２接続点との間において直列に接続されている。第３キャパシタは、接地点と、第１キャパシタおよび第２キャパシタの第３接続点との間に接続されている。

本発明に係るバンドパスフィルタによれば、接地点と第１および第２キャパシタの第３接続点との間に接続されている第３キャパシタにより、通過帯域よりも低い周波数帯に生じる減衰極の周波数をほとんど変化させずに、通過帯域よりも高い周波数において生じる減衰極の周波数を変化させることができる。その結果、バンドパスフィルタの周波数特性を所望の周波数特性に近づけることができる。

実施の形態に係るバンドパスフィルタの等価回路図である。 図１のバンドパスフィルタの外観斜視図である。 図２のバンドパスフィルタの積層構造の一例を示す分解斜視図である。 比較例に係るバンドパスフィルタの等価回路図である。 図１のバンドパスフィルタの挿入損失、および図４のバンドパスフィルタの挿入損失を併せて示す図である。 実施の形態の変形例に係るバンドパスフィルタの等価回路図である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則として繰り返さない。

図１は、実施の形態に係るバンドパスフィルタ１の等価回路図である。図１に示されるように、バンドパスフィルタ１は、入出力端子Ｐ１０，Ｐ１００と、ＬＣ並列共振器１１〜１４と、キャパシタ１０３，１０８，１１１〜１１３とを備える。

ＬＣ並列共振器１１は、入出力端子Ｐ１０に接続点１１４において電気的に接続され、入出力端子Ｐ１０との間で磁気結合を介さずに信号が伝達される。ＬＣ並列共振器１１は、インダクタ１０１およびキャパシタ１０２を含む。インダクタ１０１およびキャパシタ１０２は、接続点１１４と接地点ＧＮＤとの間で並列に接続されている。

キャパシタ１０３は、ＬＣ並列共振器１２と接続点１１４との間に接続されている。ＬＣ並列共振器１２は、インダクタ１０４およびキャパシタ１０５を含む。インダクタ１０４およびキャパシタ１０５は、接地点ＧＮＤと、ＬＣ並列共振器１２およびキャパシタ１０３の接続点１１５との間で並列に接続されている。

ＬＣ並列共振器１４は、入出力端子Ｐ１００に接続点１１７において電気的に接続され、入出力端子Ｐ１００との間で磁気結合を介さずに信号が伝達される。ＬＣ並列共振器１４は、インダクタ１０９およびキャパシタ１１０を含む。インダクタ１０９およびキャパシタ１１０は、接続点１１７と接地点ＧＮＤとの間で並列に接続されている。

キャパシタ１０８は、ＬＣ並列共振器１３と接続点１１７との間に接続されている。ＬＣ並列共振器１３は、インダクタ１０６およびキャパシタ１０７を含む。インダクタ１０６およびキャパシタ１０７は、接地点ＧＮＤと、ＬＣ並列共振器１３およびキャパシタ１０８の接続点１１６との間で並列に接続されている。

キャパシタ１１１および１１２は、接続点１１４と１１７との間において直列に接続されている。キャパシタ１１３は、接地点ＧＮＤと、キャパシタ１１１および１１２の接続点１１８との間に接続されている。

インダクタ１０１と１０４との間には、磁気結合Ｍ１５が生じる。インダクタ１０４と１０６との間には、磁気結合Ｍ１６が生じる。インダクタ１０６と１０９との間には、磁気結合Ｍ１７が生じる。

入出力端子Ｐ１０に信号が入力された場合、当該信号は磁気結合を介さずにＬＣ並列共振器１１に伝達される。ＬＣ並列共振器１１に伝達された信号は、磁気結合Ｍ１５を介してＬＣ並列共振器１２に伝達され、磁気結合Ｍ１６を介してＬＣ並列共振器１３に伝達され、磁気結合Ｍ１７を介してＬＣ並列共振器１４に伝達される。ＬＣ並列共振器１４に伝達された信号は、磁気結合を介さずに入出力端子Ｐ１００に伝達され、入出力端子Ｐ１００から出力される。

入出力端子Ｐ１００に信号が入力された場合、当該信号は磁気結合を介さずにＬＣ並列共振器１４に伝達される。ＬＣ並列共振器１４に伝達された信号は、磁気結合Ｍ１７を介してＬＣ並列共振器１３に伝達され、磁気結合Ｍ１６を介してＬＣ並列共振器１２に伝達され、磁気結合Ｍ１５を介してＬＣ並列共振器１１に伝達される。ＬＣ並列共振器１１に伝達された信号は、磁気結合を介さずに入出力端子Ｐ１０に伝達され、入出力端子Ｐ１０から出力される。

以下では、ＬＣ並列共振器１１，１４のように、信号が入力される入力端子に電気的に接続されるとともに入力端子との間で磁気結合を介さずに信号が伝達されるＬＣ並列共振器（入力側のＬＣ並列共振器）、および、入力端子からの信号が出力される出力端子に電気的に接続されるとともに出力端子との間で磁気結合を介さずに信号が伝達されるＬＣ並列共振器（出力側のＬＣ並列共振器）を、両端のＬＣ並列共振器と呼ぶ。また、ＬＣ並列共振器１２，１３のように、両端のＬＣ並列共振器からの信号を、磁気結合を介して伝達するＬＣ並列共振器を、両端のＬＣ並列共振器の間に配置されているＬＣ並列共振器と呼ぶ。

入力端子から入力側のＬＣ並列共振器に至る信号経路のインピーダンスは、入力端子から両端のＬＣ並列共振器の間に配置されているＬＣ並列共振器に至る各信号経路のインピーダンス、および入力端子から出力側のＬＣ並列共振器に至る信号経路のインピーダンスのいずれよりも小さい。

バンドパスフィルタ１においては、入出力端子Ｐ１０からＬＣ並列共振器１１に至る信号経路のインピーダンスは、入出力端子Ｐ１０からＬＣ並列共振器１２〜１４に至る各信号経路のインピーダンスよりも小さい。入出力端子Ｐ１００からＬＣ並列共振器１４に至る信号経路のインピーダンスは、入出力端子Ｐ１００からＬＣ並列共振器１３〜１１に至る各信号経路のインピーダンスよりも小さい。

なお、２つの回路要素が電気的に接続されている場合には、２つの回路要素が直接に接続されている場合、および他の回路要素（たとえばキャパシタ）を介して間接的に接続されている場合の双方が含まれる。

図２は、図１のバンドパスフィルタ１の外観斜視図である。座標軸に関して、Ｘ軸およびＹ軸は直交し、Ｚ軸（積層方向）はＸ軸およびＹ軸に直交している。図３に示される座標軸についても同様である。

図２に示されるように、バンドパスフィルタ１は、たとえば直方体状である。積層方向に垂直なバンドパスフィルタ１の最外層の面を上面ＵＦおよび底面ＢＦとする。

上面ＵＦには、方向識別マークＤＭが形成されている。底面ＢＦには、入出力端子Ｐ１０，Ｐ１００、および接地端子Ｇ１２０が形成されている。接地端子Ｇ１２０は、接地点ＧＮＤを形成している。入出力端子Ｐ１０，Ｐ１００、および接地端子Ｇ１２０は、たとえば底面ＢＦに平面電極が規則的に配置されたＬＧＡ（Land Grid Array）端子である。底面ＢＦは、不図示の基板に接続される。

図３は、図２のバンドパスフィルタ１の積層構造の一例を示す分解斜視図である。図３に示されるように、バンドパスフィルタ１は、複数の誘電体層１２１〜１３２がＺ軸方向に積層された積層体である。

誘電体層１２１には、キャパシタ導体パターン１４１，１４３、および線路導体パターン１４２が形成されている。キャパシタ導体パターン１４１は、ビア導体パターン１８１によって入出力端子Ｐ１０に接続されている。キャパシタ導体パターン１４１は、ビア導体パターン１８４に接続されている。線路導体パターン１４２は、ビア導体パターン１８２によって接地端子Ｇ１２０に接続されている。キャパシタ導体パターン１４３は、ビア導体パターン１８３によって入出力端子Ｐ１００に接続されている。キャパシタ導体パターン１４３は、ビア導体パターン１８７に接続されている。

誘電体層１２２には、接地導体パターン１４４が形成されている。接地導体パターン１４４は、ビア導体パターン１８５，１８６によって線路導体パターン１４２に接続されている。キャパシタ導体パターン１４１および接地導体パターン１４４は、キャパシタ１０２を形成している。キャパシタ導体パターン１４３および接地導体パターン１４４は、キャパシタ１１０を形成している。

誘電体層１２３には、キャパシタ導体パターン１４５，１４６が形成されている。接地導体パターン１４４およびキャパシタ導体パターン１４５は、キャパシタ１０５を形成している。接地導体パターン１４４およびキャパシタ導体パターン１４６は、キャパシタ１０７を形成している。

誘電体層１２４には、キャパシタ導体パターン１４７〜１４９が形成されている。キャパシタ導体パターン１４７は、ビア導体パターン１８８によって、ビア導体パターン１８４に接続されている。キャパシタ導体パターン１４５，１４７は、キャパシタ１０３を形成している。接地導体パターン１４４およびキャパシタ導体パターン１４８は、キャパシタ１１３を形成している。キャパシタ導体パターン１４９は、ビア導体パターン１９０によってビア導体パターン１８７に接続されている。キャパシタ導体パターン１４６，１４９は、キャパシタ１０８を形成している。

誘電体層１２５には、キャパシタ導体パターン１５０が形成されている。キャパシタ導体パターン１５０は、ビア導体パターン１９６によってキャパシタ導体パターン１４８に接続されている。キャパシタ導体パターン１４７，１５０は、キャパシタ１１１を形成している。キャパシタ導体パターン１４９，１５０は、キャパシタ１１２を形成している。キャパシタ導体パターン１５０とビア導体パターン１９６との接続部分は、接続点１１８を含む。キャパシタ導体パターン１４８が形成された誘電体層１２４は、接地導体パターンが形成された誘電体層１２２と、キャパシタ導体パターン１５０が形成された誘電体層１２５との間に配置されている。

誘電体層１２６には、線路導体パターン１５１〜１５３が形成されている。線路導体パターン１５１は、ビア導体パターン１８８によってキャパシタ導体パターン１４７に接続されている。線路導体パターン１５２は、ビア導体パターン１８６によって接地導体パターン１４４に接続されている。線路導体パターン１５３は、ビア導体パターン１９０によってキャパシタ導体パターン１４９に接続されている。

誘電体層１２７には、線路導体パターン１５４〜１５６が形成されている。線路導体パターン１５４は、ビア導体パターン１８８，１９７によって線路導体パターン１５１に接続されている。線路導体パターン１５５は、ビア導体パターン１８６，１９４，１９５によって線路導体パターン１５２に接続されている。線路導体パターン１５６は、ビア導体パターン１９０，１９８によって線路導体パターン１５３に接続されている。

誘電体層１２８には、線路導体パターン１５７〜１５９が形成されている。線路導体パターン１５７は、ビア導体パターン１８８，１９７によって線路導体パターン１５４に接続されている。線路導体パターン１５８は、ビア導体パターン１８６，１９４，１９５によって線路導体パターン１５５に接続されている。線路導体パターン１５９は、ビア導体パターン１９０，１９８によって線路導体パターン１５６に接続されている。

誘電体層１２９には、線路導体パターン１６０〜１６３が形成されている。線路導体パターン１６０は、ビア導体パターン１９７によって線路導体パターン１５７に接続されている。線路導体パターン１６０は、ビア導体パターン１８９によって接地導体パターン１４４に接続されている。

線路導体パターン１６１は、ビア導体パターン１９２によってキャパシタ導体パターン１４５に接続されている。線路導体パターン１６１は、ビア導体パターン１９４によって線路導体パターン１５８に接続されている。

線路導体パターン１６２は、ビア導体パターン１９３によってキャパシタ導体パターン１４６に接続されている。線路導体パターン１６２は、ビア導体パターン１９５によって線路導体パターン１５８に接続されている。

線路導体パターン１６３は、ビア導体パターン１９８によって線路導体パターン１５９に接続されている。線路導体パターン１６３は、ビア導体パターン１９１によって接地導体パターン１４４に接続されている。

誘電体層１３０には、線路導体パターン１６４〜１６７が形成されている。線路導体パターン１６４は、ビア導体パターン１８９，１９７によって線路導体パターン１６０に接続されている。線路導体パターン１６５は、ビア導体パターン１９２，１９４によって線路導体パターン１６１に接続されている。線路導体パターン１６６は、ビア導体パターン１９３，１９５によって線路導体パターン１６２に接続されている。線路導体パターン１６７は、ビア導体パターン１９１，１９８によって線路導体パターン１６３に接続されている。

誘電体層１３１には、線路導体パターン１６８〜１７１が形成されている。線路導体パターン１６８は、ビア導体パターン１８９，１９７によって線路導体パターン１６４に接続されている。線路導体パターン１６９は、ビア導体パターン１９２，１９４によって線路導体パターン１６５に接続されている。線路導体パターン１７０は、ビア導体パターン１９３，１９５によって線路導体パターン１６６に接続されている。線路導体パターン１７１は、ビア導体パターン１９１，１９８によって線路導体パターン１６７に接続されている。

ビア導体パターン１８４，１８８、線路導体パターン１５１，１５４，１５７、ビア導体パターン１９７、線路導体パターン１６０，１６４，１６８、およびビア導体パターン１８９は、インダクタ１０１を形成している。

ビア導体パターン１９２、線路導体パターン１６１，１６５，１６９、およびビア導体パターン１９４は、インダクタ１０４を形成している。

ビア導体パターン１９３、線路導体パターン１６２，１６６，１７０、およびビア導体パターン１９５は、インダクタ１０６を形成している。

ビア導体パターン１８７，１９０、線路導体パターン１５３，１５６，１５９、ビア導体パターン１９８、線路導体パターン１６３，１６７，１７１、およびビア導体パターン１９１は、インダクタ１０９を形成している。

図４は、比較例に係るバンドパスフィルタ９の等価回路図である。バンドパスフィルタ９の等価回路図は、図１の等価回路図からキャパシタ１１３が除かれた等価回路図である。それ以外の構成は同様であるため、説明を繰り返さない。

図５は、図１のバンドパスフィルタ１の挿入損失ＩＬ２０、および図４のバンドパスフィルタ９の挿入損失ＩＬ９０を併せて示す図である。バンドパスフィルタ１よび９の通過帯域は、周波数帯ｆ４１〜ｆ４２（＞ｆ４１）であるとする。減衰極が生じている周波数ｆ５１〜ｆ５５は、この順に高い。

図５において縦軸の減衰量（ｄＢ）はマイナスの値である。減衰量の絶対値が大きいほど挿入損失は大きい。挿入損失とは、電子部品の或る端子に入力された信号のうち、電子部品の他の端子に伝達された信号の割合を示す指標である。挿入損失が大きい程、電子部品に入力された信号のうち当該電子部品の内部で失われた信号の割合が大きいことを意味する。

図５に示されるように、挿入損失ＩＬ９０において、通過帯域より低い周波数帯では、周波数ｆ５１（＜ｆ４１），ｆ５２（＜ｆ４１）で減衰極が生じている。通過帯域より高い周波数帯では、周波数ｆ５３（＞ｆ４２），ｆ５５で減衰極が生じている。図４のキャパシタ１１１，１１２の容量を変化させることにより、挿入損失ＩＬ９０に生じている減衰極の周波数を変化させることができる。しかし、キャパシタ１１１，１１２の容量を変化させると、通過帯域より低い周波数帯で生じている減衰極の周波数および通過帯域より高い周波数帯で生じている減衰極の周波数が同程度変化する。バンドパスフィルタの周波数特性を所望の周波数特性に近づけるために、通過帯域よりも低い周波数帯に生じる減衰極の周波数を変化させずに、通過帯域よりも高い周波数に生じる減衰極を変化させることが必要になり得る。

そこで、実施の形態においては、両端のＬＣ並列共振器の間に直列に接続された２つのキャパシタの接続点と接地点との間にキャパシタを接続する。当該キャパシタにより、通過帯域よりも低い周波数帯に生じる減衰極の周波数をほとんど変化させることなく、通過帯域よりも高い周波数帯に生じる減衰極の周波数を変化させることができる。

再び図５を参照しながら、挿入損失ＩＬ２０において、通過帯域より低い周波数帯では、挿入損失ＩＬ９０と同様に、周波数ｆ５１，ｆ５２付近で減衰極が生じている。通過帯域より高い周波数帯では、挿入損失ＩＬ９０と同様に周波数ｆ５３付近で減衰極が生じているとともに、周波数ｆ５４（＞ｆ４２）で減衰極が生じている。図１のバンドパスフィルタ１によれば、キャパシタ１１３の容量を変化させることにより、通過帯域よりも低い周波数帯に生じる減衰極の周波数をほとんど変化させることなく、通過帯域よりも高い周波数帯に生じる減衰極の周波数を変化させることができる。

図６は、実施の形態の変形例に係るバンドパスフィルタ１Ａの等価回路図である。バンドパスフィルタ１Ａの等価回路図は、図１の等価回路図からキャパシタ１０３，１０８が除かれた等価回路図である。それ以外の構成は同様であるため、説明を繰り返さない。

以上、実施の形態および変形例に係るバンドパスフィルタによれば、周波数特性を所望の周波数特性に近づけることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１Ａ，９ バンドパスフィルタ、１１〜１４ ＬＣ並列共振器、１０１，１０４，１０６，１０９ インダクタ、１０２，１０３，１０５，１０７，１０８，１１０，１１１〜１１３ キャパシタ、１２１〜１３２ 誘電体層、１４１，１４３，１４５〜１５０ キャパシタ導体パターン、１４２，１５１〜１７１ 線路導体パターン、１４４ 接地導体パターン、１８１〜１９８ ビア導体パターン、ＤＭ 方向識別マーク、Ｇ１２０ 接地端子、Ｐ１０，Ｐ１００ 入出力端子。

Claims (3)

1. 第１端子および第２端子と、
   前記第１端子に第１接続点において電気的に接続される第１ＬＣ並列共振器と、
   前記第２端子に第２接続点において電気的に接続される第２ＬＣ並列共振器と、
   前記第１ＬＣ並列共振器と磁気結合する第３ＬＣ並列共振器と、
   前記第２ＬＣ並列共振器および前記第３ＬＣ並列共振器と磁気結合する第４ＬＣ並列共振器と、
   第１キャパシタ、第２キャパシタ、および第３キャパシタとを備え、
   前記第１ＬＣ並列共振器は、前記第１接続点と接地点との間で並列に接続された第１インダクタおよび第４キャパシタを含み、
   前記第２ＬＣ並列共振器は、前記第２接続点と前記接地点との間で並列に接続された第２インダクタおよび第５キャパシタを含み、
   前記第１キャパシタおよび前記第２キャパシタは、前記第１接続点と前記第２接続点との間において直列に接続され、
   前記第３キャパシタは、前記接地点と、前記第１キャパシタおよび前記第２キャパシタの第３接続点との間に接続されている、バンドパスフィルタ。
2. 前記第３ＬＣ並列共振器と前記第１接続点との間に接続された第６キャパシタと、
   前記第４ＬＣ並列共振器と前記第２接続点との間に接続された第７キャパシタとをさらに備え、
   前記第３ＬＣ並列共振器は、並列に接続された第３インダクタおよび第８キャパシタを含み、前記第１接続点と前記接地点との間に接続され、
   前記第４ＬＣ並列共振器は、並列に接続された第４インダクタおよび第９キャパシタを含み、前記第２接続点と前記接地点との間に接続されている、請求項１に記載のバンドパスフィルタ。
3. 前記バンドパスフィルタは、複数の誘電体層の積層体として形成され、
   前記複数の誘電体層は、
   接地導体パターンが形成された第１誘電体層と、
   第１キャパシタ導体パターンが形成された第２誘電体層と、
   前記第１キャパシタ導体パターンに接続された第２キャパシタ導体パターンが形成された第３誘電体層とを含み、
   前記第２誘電体層は、前記第１誘電体層と前記第３誘電体層との間に配置され、
   前記第２キャパシタ導体パターンは、前記第３接続点を含み、
   前記第３キャパシタは、前記第１キャパシタ導体パターンおよび前記接地導体パターンから形成される、請求項１または２に記載のバンドパスフィルタ。

Images