TWI818720B - 積層型電子零件 - Google Patents

積層型電子零件 Download PDF

Info

Publication number
TWI818720B
TWI818720B TW111134234A TW111134234A TWI818720B TW I818720 B TWI818720 B TW I818720B TW 111134234 A TW111134234 A TW 111134234A TW 111134234 A TW111134234 A TW 111134234A TW I818720 B TWI818720 B TW I818720B
Authority
TW
Taiwan
Prior art keywords
inductor
mentioned
axis
conductor
conductor layer
Prior art date
Application number
TW111134234A
Other languages
English (en)
Other versions
TW202320093A (zh
Inventor
佐藤拓也
Original Assignee
日商Ｔｄｋ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｔｄｋ股份有限公司 filed Critical 日商Ｔｄｋ股份有限公司
Publication of TW202320093A publication Critical patent/TW202320093A/zh
Application granted granted Critical
Publication of TWI818720B publication Critical patent/TWI818720B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Thermistors And Varistors (AREA)

Abstract

本發明之電子零件具備積層體、及第1至第4電感器。第2電感器相對於第1電感器配置於-Y方向之前端。第3電感器與第4電感器分別相對於第1電感器與第2電感器配置於-X方向之前端。於第1電感器與第4電感器之各者中之導體層部之長度方向之兩端附近的部分，分別並聯連接有2個以上之通孔行。於第2電感器與第3電感器之各者中之導體層部之長度方向之兩端附近的部分，分別連接有1個通孔行。

Description

積層型電子零件
本發明係關於一種包含數個電感器之積層型電子零件。
小型行動通訊機器中廣泛使用如下構成，即，設置在系統及使用頻帶區域不同之數個應用程式中共通使用之天線，且使用分支濾波器對該天線收發之數個信號進行分離。
一般而言，將第1頻帶區域內之頻率之第1信號、與較第1頻帶區域高之第2頻帶區域內之頻率之第2信號分離之分支濾波器，具備共通埠、第1信號埠、第2信號埠、設置於自共通埠至第1信號埠之第1信號路徑上之第1濾波器、及設置於自共通埠至第2信號埠之第2信號路徑上之第2濾波器。例如使用利用電感器與電容器構成之電感電容(LC，Inductance-Capacitance)共振器作為第1及第2濾波器。
作為分支濾波器，眾所周知的是如臺灣專利申請案公開第201644093A號所揭示之、使用包含已積層數個介電層之積層體者。又，作為用於LC共振器之電感器，眾所周知的是如臺灣專利申請案公開第201644093A號所揭示之、於導體層之兩端分別連接有通孔導體之電感器、如臺灣專利申請案公開第201810938A號所揭示之、於導體層之兩端分別連接有1個或2個通孔導體之電感器。
近年來，市場需要小型行動通訊機器小型化、省空間化，從而亦要求用於該通訊機器之分支濾波器小型化。若隨著分支濾波器小型化而使電感器變小，則存在電感器之Q值變小之情形。針對此，臺灣專利申請案公開第201810938A號中，藉由在導體層之一端連接數個通孔導體而使電感器之Q值變大。然而，於分支濾波器所包含之所有電感器中，若如臺灣專利申請案公開第201810938A號所記載之電感器般在導體層之一端連接數個通孔導體，則會使得分支濾波器大型化。
上述問題並不限於分支濾波器，適用於所有包含數個電感器之積層型電子零件。
本發明之目的在於，提供一種可使電感器之Q值變大，並且可小型化之積層型電子零件。
本發明之積層型電子零件具備：積層體，其包含已積層之數個介電層；第1電感器，其與積層體一體化，捲繞於與數個介電層之積層方向正交之第1軸周圍；第2電感器，其與積層體一體化，捲繞於與積層方向正交之第2軸周圍；第3電感器，其與積層體一體化，捲繞於與積層方向正交之第3軸周圍；及第4電感器，其與積層體一體化，捲繞於與積層方向正交之第4軸周圍。第2電感器相對於第1電感器而配置於與積層方向正交之第1方向之前端。第3電感器與第4電感器分別相對於第1電感器與第2電感器而配置於與積層方向及第1方向正交之第2方向之前端。
第1電感器與第4電感器之各者包含數個第1通孔行與至少1個第1導體層部。第2電感器與第3電感器之各者包含數個第2通孔行與至少1個第2導體層部。數個第1通孔行與數個第2通孔行之各者係藉由2個以上之通孔串聯連接而構成。至少1個第1導體層部與至少1個第2導體層部之各者包含至少1個導體層。於至少1個第1導體層部之長度方向之兩端附近的部分，分別並聯連接有數個第1通孔行中之2個以上之第1通孔行。於至少1個第2導體層部之長度方向之兩端附近的部分，分別連接有數個第2通孔行中之1個第2通孔行。
本發明之積層型電子零件中，第1軸與第4軸亦可相互平行。
又，本發明之積層型電子零件中，與第2軸平行之方向及與第4軸平行之方向亦可相互正交。
又，本發明之積層型電子零件中，第1電感器亦可包含於第1軸周圍捲繞未滿1圈之1個導體部分。又，第4電感器包含：數個第1導體部分，其等分別於第4軸周圍捲繞未滿1圈；及至少1個第1連接部分，其串聯連接數個第1導體部分。
又，本發明之積層型電子零件中，第2電感器亦可包含：數個第2導體部分，其等分別於第2軸周圍捲繞未滿1圈；及至少1個第2連接部分，其串聯連接數個第2導體部分。
又，本發明之積層型電子零件中，第3軸與第4軸亦可相互平行。該情況下，將包含第3軸且被第3電感器包圍之第1空間垂直投影於與第3軸垂直之假想平面而得之區域的面積，亦可大於將包含第4軸且被第4電感器包圍之第2空間垂直投影於與第4軸垂直之假想平面而得之區域的面積。
又，本發明之積層型電子零件亦可進而具備：共通埠；第1信號埠；第2信號埠；第1濾波器，其包含第1電感器與第2電感器，設置於共通埠與第1信號埠之間，使第1通帶區域內之頻率之第1信號選擇性地通過；及第2濾波器，其包含第3電感器與第4電感器，設置於共通埠與第2信號埠之間，使第2通帶區域內之頻率之第2信號選擇性地通過。該情況下，第1電感器亦可在電路構成上設置於較第2電感器更靠近第1信號埠之位置。又，於第1濾波器之通過衰減特性中，第1電感器形成之衰減極較第2電感器形成之衰減極更靠近第1通帶區域。又，該情況下，第4電感器亦可在電路構成上設置於較第3電感器更靠近共通埠之位置。又，於第2濾波器之通過衰減特性中，第4電感器形成之衰減極亦可較第3電感器形成之衰減極更靠近第2通帶區域。
本發明之積層型電子零件中，第2電感器相對於第1電感器而配置於第1方向之前端。第3電感器與第4電感器分別相對於第1電感器與第2電感器而配置於第2方向之前端。又，本發明中，於第1電感器與第4電感器之各者中之第1導體層部之長度方向之兩端的附近部分，分別並聯連接有2個以上之第1通孔行。於第2電感器與第3電感器之各者中之第2導體層部之長度方向之兩端的附近部分，分別連接有1個第2通孔行。藉此，根據本發明，可使電感器之Q值變大，並且可將積層型電子零件小型化。
本發明之其他目的、特徵及利益可藉由以下之說明而變得十分清楚。
以下，參照圖式對本發明之實施形態進行詳細說明。首先，參照圖1對本發明之一實施形態之積層型電子零件(以下，簡稱為電子零件)1之構成之概略進行說明。圖1中，作為電子零件1之例而表示分支濾波器(雙工器)。分支濾波器具備：第1濾波器10，其選擇性地使第1通帶區域內之頻率之第1信號通過；及第2濾波器20，其選擇性地使較第1通帶區域高之第2通帶區域內之頻率之第2信號通過。
電子零件1進而具備共通埠2、第1信號埠3、第2信號埠4、連接共通埠2與第1信號埠3之第1信號路徑5、及連接共通埠2與第2信號埠4之第2信號路徑6。第1濾波器10在電路構成上設置於共通埠2與第1信號埠3之間。第2濾波器20在電路構成上設置於共通埠2與第2信號埠4之間。第1信號路徑5係自共通埠2經由第1濾波器10到達第1信號埠3之路徑。第2信號路徑6係自共通埠2經由第2濾波器20到達第2信號埠4之路徑。
第1通帶區域內之頻率之第1信號選擇性地通過設置有第1濾波器10之第1信號路徑5。第2通帶區域內之頻率之第2信號選擇性地通過設置有第2濾波器20之第2信號路徑6。如此，電子零件1將第1信號與第2信號分離。
接下來，參照圖1對第1濾波器10之構成之一例進行說明。第1濾波器10包含電感器L11、L12、L13、及電容器C11、C12、C13、C14、C15、C16。電感器L11、L12在電路構成上設置於第1信號路徑5上。又，電感器L11在電路構成上設置於較電感器L12更靠近第1信號埠3之位置。電感器L11之一端連接於第1信號埠3。電感器L11之另一端連接於電感器L12之一端。電感器L12之另一端連接於共通埠2。
電容器C11與電感器L11並聯連接。電容器C12與電感器L12並聯連接。電容器C13之一端連接於電感器L11之一端。電容器C13之另一端連接於電感器L12之另一端。
電容器C14之一端連接於電感器L11之一端。電容器C15之一端連接於電感器L11與電感器L12之連接點。電容器C14、C15之各另一端連接於電感器L13之一端。電感器L13之另一端連接於地線。電容器C16與電感器L13並聯連接。電感器L13在電路構成上設置於第1信號路徑5與地線之間。
接下來，參照圖2對第2濾波器20之構成之一例進行說明。第2濾波器20包含電感器L21、L22、及電容器C21、C22、C23、C24、C25、C26、C27、C28、C29、C30、C31。電容器C21之一端連接於第2信號埠4。電容器C21之另一端連接於電容器C22之一端。電容器C22之另一端連接於電容器C23之一端。電容器C23之另一端連接於共通埠2。
電容器C24之一端連接於電容器C21之一端。電容器C24之另一端連接於電容器C22之另一端。電容器C25之一端連接於電容器C22與電容器C23之連接點。
電感器L21在電路構成上設置於第2信號路徑6與地線之間。電感器L21包含電感器部分211、212。電感器部分211之一端連接於電容器C21與電容器C22之連接點。電感器部分211之另一端連接於電感器部分212之一端。電感器部分212之另一端連接於地線。
電感器L22在電路構成上設置於第2信號路徑6與地線之間。又，電感器L22在電路構成上設置於較電感器L21更靠近共通埠2之位置。電感器L22包含電感器部分221、222。電感器部分221之一端連接於電容器C25之另一端。電感器部分221之另一端連接於電感器部分222之一端。電感器部分222之另一端連接於地線。
電感器L21之電感器部分211與電感器L22之電感器部分221相互磁耦合。電感器L21之電感器部分212與電感器L22之電感器部分222相互未磁耦合。
電容器C26與電感器L21之電感器部分211並聯連接。電容器C27與電感器L21之電感器部分212並聯連接。電容器C28之一端連接於電感器部分211之一端。電容器C28之另一端連接於電感器部分212之另一端。
電容器C29與電感器L22之電感器部分221並聯連接。電容器C30與電感器L22之電感器部分222並聯連接。電容器C31之一端連接於電感器部分221之一端。電容器C31之另一端連接於電感器部分222之另一端。
接下來，參照圖3對電子零件1之其他構成進行說明。圖3係表示電子零件1之外觀之立體圖。
電子零件1進而具備積層體50，該積層體50包含已積層之數個介電層與數個導體。積層體50係用以使共通埠2、第1信號埠3、第2信號埠4、電感器L11、L12、L13、L21、L22及電容器C11～C16、C21～C31一體化者。第1濾波器10與第2濾波器20分別使用數個導體而構成。
積層體50具有位於數個介電層之積層方向T之兩端之底面50A及上表面50B、以及連接底面50A與上表面50B之4個側面50C～50F。側面50C、50D相互朝向相反側，側面50E、50F亦相互朝向相反側。側面50C～50F與上表面50B及底面50A垂直。
此處，如圖3所示定義X方向、Y方向、Z方向。X方向、Y方向、Z方向相互正交。本實施形態中，將與積層方向T平行之一方向設為Z方向。又，將與X方向相反之方向設為-X方向，將與Y方向相反之方向設為-Y方向，將與Z方向相反之方向設為-Z方向。
如圖3所示，底面50A位於積層體50之-Z方向之端。上表面50B位於積層體50之Z方向之端。底面50A及上表面50B之各者之形狀係於X方向較長之矩形形狀。側面50C位於積層體50之-X方向之端。側面50D位於積層體50之X方向之端。側面50E位於積層體50之-Y方向之端。側面50F位於積層體50之Y方向之端。
自Z方向觀察時之積層體50之平面形狀，即底面50A之形狀(上表面50B之形狀)係長方形。該長方形之長邊與X方向平行，該長方形之短邊與Y方向平行。
電子零件1進而具備設置於積層體50之底面50A之信號端子112、113、114、及連接於地線之接地端子111、115、116、117、118、119。接地端子111配置於處在底面50A、側面50D及側面50E交叉之位置之角部的附近。信號端子113配置於處在底面50A、側面50D及側面50F交叉之位置之角部的附近。信號端子114配置於處在底面50A、側面50C及側面50F交叉之位置之角部的附近。接地端子115配置於處在底面50A、側面50C及側面50E交叉之位置之角部的附近。
信號端子112配置於接地端子111與接地端子115之間。接地端子116配置於接地端子111與信號端子113之間。接地端子117配置於信號端子113與信號端子114之間。接地端子118配置於信號端子114與接地端子115之間。接地端子119配置於底面50A之中央。
信號端子112與共通埠2對應，信號端子113與第1信號埠3對應，信號端子114與第2信號埠4對應。因此，共通埠2、第1信號埠3及第2信號埠4設置於積層體50之底面50A。
接下來，參照圖4A至圖9B對構成積層體50之數個介電層及數個導體之一例進行說明。該例中，積層體50具有已積層之24層介電層。以下，將該24層介電層自下而上依序稱為第1層至第24層介電層。又，以符號51～74表示第1層至第24層介電層。
圖4A至圖8C中，數個圓表示數個通孔。於介電層51～72之各者形成有數個通孔。數個通孔分別係藉由在通孔用之孔中填充導體漿料而形成。數個通孔之各者連接於導體層或其他通孔。
圖4A表示第1層之介電層51之圖案形成面。於介電層51之圖案形成面形成有端子111～119。圖4B表示第2層之介電層52之圖案形成面。於介電層52之圖案形成面形成有導體層521、522、523、524、525。
圖4C表示第3層之介電層53之圖案形成面。於介電層53之圖案形成面形成有導體層531、532、533、534、535、536、537、538、539、5310、5311、5312。導體層531之一端連接於導體層5311。導體層531之另一端連接於導體層5312。圖4C中，以點線表示導體層531與導體層5311之交界及導體層531與導體層5312之交界。
圖5A表示第4層之介電層54之圖案形成面。於介電層54之圖案形成面形成有導體層541、542、543、544、545、546、547、548。導體層541、543連接於導體層542。圖5B表示第5層之介電層55之圖案形成面。於介電層55之圖案形成面形成有導體層551、552、553、554。導體層554連接於導體層553。圖5C表示第6層之介電層56之圖案形成面。於介電層56之圖案形成面形成有導體層561、562。
圖6A表示第7層之介電層57之圖案形成面。於介電層57之圖案形成面形成有導體層571、572。導體層572連接於導體層571。圖6B表示第8層之介電層58之圖案形成面。於介電層58之圖案形成面未形成導體層。圖6C表示第9層之介電層59之圖案形成面。於介電層59之圖案形成面形成有導體層591。
圖7A表示第10層之介電層60之圖案形成面。於介電層60之圖案形成面形成有導體層601。圖7B表示第11層之介電層61之圖案形成面。於介電層61之圖案形成面未形成導體層。圖7C表示第12層之介電層62之圖案形成面。於介電層62之圖案形成面形成有導體層621、622。自與積層方向T平行之一方向(Z方向)觀察時之導體層621、622之形狀亦可相同。
圖8A表示第13層之介電層63之圖案形成面。於介電層63之圖案形成面形成有導體層631、632。自與積層方向T平行之一方向(Z方向)觀察時之導體層631、632之形狀亦可相同。圖8B表示第14層至第21層之介電層64～71之圖案形成面。於介電層64～71未形成導體層。圖8C表示第22層之介電層72之圖案形成面。於介電層72之圖案形成面形成有導體層721、722、723、724、725、726、727。自與積層方向T平行之一方向(Z方向)觀察時之導體層722、723、724之形狀亦可相同。自與積層方向T平行之一方向(Z方向)觀察時之導體層726、727之形狀亦可相同。
圖9A表示第23層之介電層73之圖案形成面。於介電層73之圖案形成面形成有導體層731、732、733、734、735、736、737。自與積層方向T平行之一方向(Z方向)觀察時之導體層732、733、734之形狀亦可相同。自與積層方向T平行之一方向(Z方向)觀察時之導體層736、737之形狀亦可相同。圖9B表示第24層之介電層74之圖案形成面。於介電層74之圖案形成面形成有由導體層構成之標記741。
圖2所示之積層體50係以第1層之介電層51之圖案形成面成為積層體50之底面50A，且第24層之介電層74之與圖案形成面為相反側之面成為積層體50之上表面50B的方式，將第1層至第24層之介電層51～74積層而構成。
圖4A至圖8C所示之數個通孔之各者於將第1層至第22層之介電層51～72積層時，連接於在積層方向T上重疊之導體層或在積層方向T上重疊之其他通孔。又，圖4A至圖8C所示之數個通孔中，位於端子內或導體層內之通孔連接於該端子或該導體層。
圖10及圖11表示將第1層至第24層之介電層51～74積層而構成之積層體50之內部。如圖10及圖11所示，於積層體50之內部積層有圖4A至圖9A所示之數個導體層與數個通孔。再者，圖10及圖11中，省略標記741。
積層體50例如係設介電層51～74之材料為陶瓷且藉由低溫共燒法而製作成。該情況下，首先，分別製作之後成為介電層51～74之數個陶瓷坯片。於各陶瓷坯片形成有之後成為數個導體層之數個煅燒前導體層、及之後成為數個通孔之數個煅燒前通孔。接下來，對數個陶瓷坯片進行積層而製作坯片積層體。接下來，將該坯片積層體切斷而製作煅燒前積層體。接下來，將該煅燒前積層體中之陶瓷與導體藉由低溫共燒步驟進行煅燒而完成積層體50。
接下來，參照圖4A至圖15對電感器L11、L12、L13、L21、L22之構成進行詳細說明。圖12至圖15係表示積層體50之內部一部分之側視圖。圖12表示自側面50D側觀察之積層體50之內部一部分，主要表示電感器L11、L12、L13。圖13表示自側面50E側觀察之積層體50之內部一部分，主要表示電感器L12、L13、L22。圖14表示自側面50C側觀察之積層體50之內部一部分，主要表示電感器L21、L22。圖15表示自側面50F側觀察之積層體50之內部一部分，主要表示電感器L11、L21。
電感器L11、L12、L13、L21、L22分別與積層體50一體化。如下述，電感器L11、L12、L21、L22之各者包含數個通孔行。數個通孔行之各者係藉由沿積層方向T排列之2個以上之通孔行串聯連接而構成。
首先，對電感器L11之構成進行說明。如圖12及圖15所示，電感器L11繞與正交於積層方向T之方向平行之軸A11捲繞。本實施形態中，尤其是軸A11在與Y方向平行之方向延伸。
又，電感器L11包含繞軸A11捲繞未滿1圈之1個導體部分。電感器L11之導體部分包含導體層部11C1(參照圖10及圖11)。導體層部11C1具有在與X方向平行之方向較長之形狀。導體層部11C1包含在積層方向T上配置於互不相同之位置且藉由4個通孔而並聯連接之導體層721、731(參照圖8C及圖9A)。導體層721、731之各者在與X方向平行之方向延伸。
電感器L11之導體部分進而包含2個通孔行11T1與2個通孔行11T2(參照圖10及圖11)。於導體層部11C1之長度方向之一端附近的部分並聯連接有2個通孔行11T1。於導體層部11C1之長度方向之另一端附近的部分並聯連接有2個通孔行11T2。
接下來，對電感器L12之構成進行說明。如圖12及圖13所示，電感器L12繞與正交於積層方向T之方向平行之軸A12捲繞。本實施形態中，尤其是軸A12在與X方向平行之方向延伸。又，電感器L12包含分別繞軸A12捲繞未滿1圈之導體部分L12A、L12B、L12C、將導體部分L12A、L12B串聯連接之連接部分L12D、及將導體部分L12B、L12C串聯連接之連接部分L12E。
導體部分L12A、L12B、L12C分別包含導體層部12C1、12C2、12C3(參照圖10及圖11)。導體層部12C1、12C2、12C3之各者具有在與Y方向平行之方向較長之形狀。
導體層部12C1包含在積層方向T配置於互不相同之位置且藉由2個通孔而並聯連接之導體層722、732(參照圖8C及圖9A)。導體層部12C2包含在積層方向T配置於互不相同之位置且藉由2個通孔而並聯連接之導體層723、733(參照圖8C及圖9A)。導體層部12C3包含在積層方向T配置於互不相同之位置且藉由2個通孔而並聯連接之導體層724、734(參照圖8C及圖9A)。導體層722～724、732～734之各者在與Y方向平行之方向延伸。
導體部分L12A進而包含通孔行12T1、12T2(參照圖10及圖11)。通孔行12T1連接於導體層部12C1之長度方向之一端附近的部分。通孔行12T2連接於導體層部12C1之長度方向之另一端附近的部分。
導體部分L12B進而包含通孔行12T3、12T4(參照圖10及圖11)。通孔行12T3連接於導體層部12C2之長度方向之一端附近的部分。通孔行12T4連接於導體層部12C2之長度方向之另一端附近的部分。
導體部分L12C進而包含通孔行12T5、12T6(參照圖10及圖11)。通孔行12T5連接於導體層部12C3之長度方向之一端附近的部分。通孔行12T6連接於導體層部12C3之長度方向之另一端附近的部分。
連接部分L12D連接導體部分L12A之通孔行12T2與導體部分L12B之通孔行12T3。又，連接部分L12D包含導體層部12C4(參照圖10)。導體層部12C4包含在積層方向T配置於互不相同之位置且藉由2個通孔而並聯連接之導體層621、631(參照圖7C及圖8A)。
連接部分L12E連接導體部分L12B之通孔行12T4與導體部分L12C之通孔行12T5。又，連接部分L12E包含導體層部12C5(參照圖10)。導體層部12C5包含在積層方向T配置於互不相同之位置且藉由2個通孔而並聯連接之導體層622、632(參照圖7C及圖8A)。
圖5A及圖5B所示之導體層542、552在積層方向T配置於互不相同之位置且藉由3個通孔而並聯連接。導體層542、552連接電感器L11之導體部分之通孔行11T3、11T4與電感器L12之導體部分L12A之通孔行12T1。
接下來，對電感器L13之構成進行說明。電感器L13繞與積層方向T平行之軸A13捲繞。電感器L13由導體層531(參照圖4C)構成。
接下來，對電感器L21之構成進行說明。如圖14及圖15所示，電感器L21繞與正交於積層方向T之方向平行之軸A21捲繞。本實施形態中，尤其是軸A21在與Y方向平行之方向延伸。
又，電感器L21包含繞軸A21捲繞未滿1圈之1個導體部分。電感器L21之導體部分包含導體層部21C1(參照圖10及圖11)。導體層部21C1包含在積層方向T配置於互不相同之位置且藉由2個通孔而並聯連接之導體層725、735(參照圖8C及圖9A)。導體層725、735之各者包含在X方向延伸之第1部分、及在Y方向延伸之第2部分。
電感器L21之導體部分進而包含通孔行21T1、21T2(參照圖10及圖11)。通孔行21T1連接於導體層部21C1之長度方向之一端附近的部分。通孔行21T2連接於導體層部21C1之長度方向之另一端附近的部分。
電感器L21進而包含導體層部21C2、21C3(參照圖11)。導體層部21C1連接通孔行21T1之一端與通孔行21T2之一端。導體層部21C2連接於通孔行21T1之另一端，且以接近通孔行21T2之另一端之方式延伸。導體層部21C3連接於通孔行21T2之另一端，且以接近通孔行21T1之另一端之方式延伸。
導體層部21C2包含在積層方向T配置於互不相同之位置且藉由2個通孔而並聯連接之導體層561、571(參照圖5C及圖6A)。導體層部21C3包含在積層方向T配置於互不相同之位置且藉由2個通孔而並聯連接之導體層544、553(參照圖5A及圖5B)。
導體層部21C1、21C2及通孔行21T1、21T2構成電感器L21之電感器部分211。導體層部21C3構成電感器L21之電感器部分212。導體層部21C3(導體層544、553)經由導體層526、5310(參照圖4B及圖4C)及數個通孔而連接於接地端子117。
接下來，對電感器L22之構成進行說明。如圖13及圖14所示，電感器L22繞與正交於積層方向T之方向平行之軸A22捲繞。本實施形態中，尤其是軸A22在與Y方向平行之方向延伸。又，電感器L22包含分別繞軸A22捲繞未滿1圈之導體部分L22A、L22B、及將導體部分L22A、L22B串聯連接之連接部分L22C。
導體部分L22A、L22B分別包含導體層部22C1、22C2(參照圖10及圖11)。導體層部22C1、22C2之各者具有在與X方向平行之方向較長之形狀。
導體層部22C1包含在積層方向T配置於互不相同之位置且藉由4個通孔而並聯連接之導體層726、736(參照圖8C及圖9A)。導體層部22C2包含在積層方向T配置於互不相同之位置且藉由4個通孔而並聯連接之導體層727、737(參照圖8C及圖9A)。導體層726、727、736、737之各者在與X方向平行之方向延伸。
導體部分L22A進而包含2個通孔行22T1與2個通孔行22T2(參照圖10及圖11)。於導體層部22C1之長度方向之一端附近的部分並聯連接有2個通孔行22T1。於導體層部22C1之長度方向之另一端附近的部分並聯連接有2個通孔行22T2。
導體部分L22B進而包含2個通孔行22T3與2個通孔行22T4(參照圖10及圖11)。於導體層部22C2之長度方向之一端附近的部分並聯連接有2個通孔行22T3。於導體層部22C2之長度方向之另一端附近的部分並聯連接有2個通孔行22T4。
連接部分L22C連接導體部分L22A之2個通孔行22T2與導體部分L22B之2個通孔行22T3。又，連接部分L22C包含導體層部22C3(參照圖10及圖11)。導體層部22C3包含在積層方向T配置於互不相同之位置且藉由4個通孔而並聯連接之導體層591、601(參照圖6C及圖7A)。
導體部分L22A構成電感器L22之電感器部分221。導體部分L22B構成電感器L22之電感器部分222。導體部分L22B在電路構成上設置於導體部分L22A與地線之間。導體部分L22B之2個通孔行22T4經由導體層525、539(參照圖4B及圖4C)及數個通孔而連接於接地端子115、118。
接下來，對電容器C11～C16、C21～C31與圖4A至圖9B所示之積層體50之內部之構成要素的對應關係進行說明。電容器C11藉由圖4B至圖5A、圖8C及圖9A所示之導體層521、532、541、551、及該等導體層之間之介電層52、53、54而構成。電容器C12藉由圖7C、圖8A、圖8C及圖9A所示之導體層621、622、631、632、722～724、732～734、及該等導體層之間之介電層62、72而構成。電容器C13藉由導體層721～724、731～734而構成。
電容器C14藉由圖4C所示之導體層5311、532而構成。電容器C15藉由導體層5311、圖5A所示之導體層542、及該等導體層之間之介電層53而構成。電容器C16藉由圖4C及圖5A所示之導體層5312、543、及該等導體層之間之介電層53而構成。
電容器C21藉由圖4C及圖5A所示之導體層533、545、及該等導體層之間之介電層53而構成。電容器C22藉由圖4C、圖5A及圖5C所示之導體層534、545、及該等導體層之間之介電層53而構成。電容器C23藉由圖4C及圖5A所示之導體層535、546、及該等導體層之間之介電層53而構成。電容器C24藉由導體層533、534而構成。電容器C25藉由圖4C、圖5A及圖5C所示之導體層536、546、547、及該等導體層之間之介電層53而構成。
電容器C26藉由圖5C、圖6A、圖8C及圖9A所示之導體層561、571、725、735、及該等導體層之間之介電層56、72而構成。電容器C27藉由圖5A及圖5B所示之導體層544、553、及該等導體層之間之介電層54而構成。電容器C28藉由圖5B及圖6A所示之導體層554、572、及該等導體層之間之介電層55、56而構成。
電容器C29藉由圖6C、圖7A、圖8C及圖9A所示之導體層591、601、726、736、及該等導體層之間之介電層59、72而構成。電容器C30藉由導體層591、601、圖8C及圖9A所示之導體層727、737、及該等導體層之間之介電層59、72而構成。電容器C31藉由圖4C及圖5A所示之導體層537、548、及該等導體層之間之介電層53而構成。
接下來，參照圖10至圖17對本實施形態之電子零件1之結構上之特徵進行說明。圖16及圖17係表示圖10及圖11所示之積層體50之內部一部分的俯視圖。
如圖10至圖15所示，電感器L12相對於電感器L11而配置於與積層方向T正交之一方向即-Y方向之前端。電感器L21與電感器L22分別相對於電感器L11與電感器L12而配置於與積層方向T正交之一方向即-X方向之前端。
圖12及圖15中，由附上符號S11之虛線包圍之區域表示包含軸A11並且由電感器L11包圍的空間。又，圖12及圖13中，由附上符號S12之虛線包圍之區域表示包含軸A12並且由電感器L12包圍的空間。又，圖14及圖15中，由附上符號S21之虛線包圍之區域表示包含軸A21並且由電感器L21包圍之空間。又，圖13及圖14中，由附上符號S22之虛線包圍之區域表示包含軸A22並且由電感器L22包圍之空間。
圖15中，由附上符號S11之虛線包圍之區域，亦係將空間S11垂直投影於與軸A11垂直之假想平面(XZ平面)而得之區域。以下，將該區域稱為空間S11之投影區域。空間S11之投影區域之面積相當於電感器L11之開口面積。
又，圖12中，由附上符號S12之虛線包圍之區域，亦係將空間S12垂直投影於與軸A12垂直之假想平面(YZ平面)而得之區域。以下，將該區域稱為空間S12之投影區域。空間S12之投影區域之面積相當於電感器L12之開口面積。
又，圖15中，由附上符號S21之虛線包圍之區域，亦係將空間S21垂直投影於與軸A21垂直之假想平面(XZ平面)而得之區域。以下，將該區域稱為空間S21之投影區域。空間S21之投影區域之面積相當於電感器L21之開口面積。
又，圖13中，由附上符號S22之虛線包圍之區域，亦係將空間S22垂直投影於與軸A22垂直之假想平面(XZ平面)而得之區域。以下，將該區域稱為空間S22之投影區域。空間S22之投影區域之面積相當於電感器L22之開口面積。
如圖12及圖15所示，空間S11之投影區域之面積大於空間S12之投影區域。又，如圖12及圖15所示，空間S21之投影區域之面積大於空間S12之投影區域。又，如圖12及圖13所示，空間S22之投影區域之面積大於空間S12之投影區域。
又，如圖13及圖15所示，空間S21之投影區域之面積與空間S22之投影區域之面積互不相同。本實施形態中，尤其是空間S21之投影區域之面積大於空間S22之投影區域之面積。又，空間S21之投影區域之積層方向T上之尺寸，大於空間S22之投影區域之積層方向T上之尺寸。
電感器L11以自與軸A11平行之一方向(Y方向)觀察時，空間S11之一部分以與空間S12之至少一部分重疊之方式配置。
電感器L12以自與軸A12平行之一方向(X方向)觀察時，空間S12之至少一部分以與空間S22重疊之方式配置。又，電感器L12以軸A12與積層體50之底面50A之長邊(上表面50B之長邊)平行之方式配置。
電感器L13以軸A13不與空間S11、S21、S22交叉而與空間S12交叉之方式配置。換言之，電感器L13以自Z方向觀察與電感器L12重疊之方式配置。電感器L12與電感器L13之間，具體而言為導體層531(參照圖4C)與導體層621、622(參照圖7C)之間，未介置用於構成電容器之電容器用導體層。
電感器L21以自與軸A21平行之一方向(Y方向)觀察時，空間S21之一部分以與空間S22之至少一部分重疊之方式配置。換言之，電感器L22以自與軸A22平行之一方向(Y方向)觀察時，空間S22之至少一部分以與空間S21之一部分重疊之方式配置。
電感器L21之導體層部21C3配置於電感器L21之導體層部21C1與底面50A之間。自與積層方向T平行之一方向(Z方向)觀察時，導體層部21C3以橫切信號端子114之方式延伸。又，電感器L21與接地端子117電性連接。電感器L22與接地端子115、118電性連接。
電感器L22包含：導體部分L22A，其構成電感器L22之電感器部分221；導體部分L22B，其構成電感器L22之電感器部分222；及連接部分L22C，其串聯連接導體部分L22A、L22B。導體部分L22A(電感器部分221)與電感器L21中構成電感器L21之電感器部分211之導體層部21C1、21C2及通孔行21T1、21T2磁耦合。
圖17中表示構成電感器L11之導體層部11C1之2個導體層721、731。如圖17所示，導體層721之面積大於導體層731之面積。導體層731自與積層方向T平行之一方向(Z方向)觀察時，配置於導體層721之外緣之內側。自Z方向觀察時之導體層731之形狀與自Z方向觀察時之導體層721之形狀為相似形。導體層721配置於導體層731與軸A11之間。
關於導體層721、731之上述說明亦適用於導體層72x、73x之組合(x係2以上且7以下之整數)。若將關於導體層721、731之上述說明中之導體層721、731分別置換為導體層72x、73x，則成為關於導體層72x、73x之說明。再者，於說明構成電感器L12之導體層72x、73x之組合之情況下，上述說明中之軸A11置換為軸A12。又，於說明構成電感器L21之導體層725、735之組合之情況下，上述說明中之軸A11置換為軸A21。又，於說明構成電感器L22之導體層72x、73x之組合之情況下，上述說明中之軸A11置換為軸A22。
圖16中表示構成電感器L12之導體層部12C4之2個導體層621、631。如圖16所示，導體層631之面積大於導體層621之面積。導體層621自與積層方向T平行之一方向(Z方向)觀察時，配置於導體層631之外緣之內側。自Z方向觀察時之導體層621之形狀與自Z方向觀察時之導體層631之形狀為相似形。導體層631配置於導體層621與軸A12之間。
關於導體層621、631之上述說明，亦適用於導體層622、632之組合、導體層561、571之組合、導體層543、553之組合、及導體層591、601之組合。若將關於導體層621、631之上述說明中之導體層621、631分別置換為導體層622、632，則成為關於導體層622、632之說明。
又，若將關於導體層621、631之上述說明中之導體層621、631分別置換為導體層561、571或導體層543、553，將關於導體層621、631之上述說明中之軸A12置換為軸A21，則成為關於導體層561、571或導體層543、553之說明。
又，若將關於導體層621、631之上述說明中之導體層621、631分別置換為導體層591、601，將關於導體層621、631之上述說明中之軸A12置換為軸A22，則成為關於導體層591、601之說明。
接下來，表示本實施形態之電子零件1之特性之一例。圖18係表示共通埠2與第1信號埠3之間之通過衰減特性、即第1濾波器10之通過衰減特性之特性圖。圖19係表示共通埠2與第2信號埠4之間之通過衰減特性、即第2濾波器20之通過衰減特性之特性圖。圖18及圖19中，橫軸表示頻率，縱軸表示衰減量。
圖18中，符號91表示藉由電感器L11而形成之衰減極，符號92表示藉由電感器L12而形成之衰減極。電感器L12於第1濾波器10之通過衰減特性中，在較第1通帶區域高之區域側形成衰減極92。電感器L11於第1濾波器10之通過衰減特性中，在第1通帶區域與衰減極92之間形成衰減極91。即，於第1濾波器10之通過衰減特性中，電感器L11形成之衰減極91較電感器L12形成之衰減極92更靠近第1通帶區域。
圖19中，符號93表示藉由電感器L21而形成之衰減極，符號94表示藉由電感器L22而形成之衰減極。電感器L21於第2濾波器20之通過衰減特性中，在第2通帶區域之低區域側形成衰減極93。電感器L22於第2濾波器20之通過衰減特性中，在衰減極93與第2通帶區域之間形成衰減極94。即，於第2濾波器20之通過衰減特性中，電感器L22形成之衰減極94較電感器L21形成之衰減極93更靠近第2通帶區域。
以下，對電感器L11、L12、L13、L21、L22之各自之電感與Q值之一例進行說明。一例中，電感器L11之電感係0.8 nH。電感器L11之Q值係125。電感器L12之電感係3.4 nH。電感器L12之Q值係113。電感器L13之電感係0.81 nH。電感器L13之Q值係53。電感器L21之電感係1.5 nH。電感器L21之Q值係73。電感器L22之電感係2.0 nH。電感器L22之Q值係127。
進而，對本實施形態之電子零件1的作用及效果進行說明。本實施形態之電感器L11中，於導體層部11C1之長度方向之兩端附近的部分分別並聯連接有2個通孔行。又，電感器L22中，於導體層部22C1之長度方向之兩端附近的部分分別並聯連接有2個通孔行，於導體層部22C2之長度方向之兩端附近的部分分別並聯連接有2個通孔行。
又，電感器L12中，於導體層部12C1之長度方向之兩端附近的部分分別連接有1個通孔行，於導體層部12C2之長度方向之兩端附近的部分分別連接有1個通孔行，於導體層部12C3之長度方向之兩端附近的部分分別連接有1個通孔行。又，電感器L21中，於導體層部21C1之長度方向之兩端附近的部分分別連接有1個通孔行。
如上述，本實施形態之電感器L11、L22之各者中，於導體層部之一端並聯連接有數個(2個)通孔行。藉此，根據本實施形態，可使電感器L11、L22之各者之Q值變大。
另一方面，本實施形態之電感器L12、L21之各者中，於導體層部之一端連接有1個通孔行。藉此，根據本實施形態，相比於在所有電感器L11、L12、L21、L22將數個通孔行並聯連接於導體層部之一端之情形，可使電子零件1變小。
再者，第1濾波器10中，較佳為使形成最接近第1通帶區域之衰減極91之電感器L11之Q值較大。又，第2濾波器20中，較佳為使形成最接近第2通帶區域之衰減極94之電感器L22之Q值較大。本實施形態中，自所述觀點考慮，於電感器L11、L22之各者，將數個(2個)通孔行並聯連接於導體層部之一端而使電感器L11、L22之各者之Q值變大。
又，本實施形態中，電感器L12相對於電感器L11而配置於-Y方向之前端，電感器L21與電感器L22分別相對於電感器L11與電感器L12而配置於-X方向之前端。即，本實施形態中，電感器L11、L12排列成一行，電感器L21、L22在與電感器L11、L12不同之位置排列成一行。藉此，根據本實施形態，相比於電感器L11、L22排列成一行，且電感器L12、L21在與電感器L11、L22不同之位置排列成一行之情形，可使積層體50內產生之被浪費之空間變小，其結果，可將電子零件1小型化。
根據以上所述，本實施形態可使電感器L11、L22之各者之Q值變大，並且可將電子零件1小型化。
又，本實施形態中，供捲繞電感器L11之軸A11與供捲繞電感器L22之軸A22相互平行。本實施形態中，尤其是軸A11、A22均在與Y方向平行之方向延伸。又，於電感器L11、L22之各者中，導體層部具有於X方向較長之形狀。因此，根據本實施形態，相比於軸A11與軸A22相互正交之情形，可使積層體50之Y方向之尺寸變小。
又，本實施形態中，與軸A12平行之方向及與軸A22平行之方向相互正交。本實施形態中，尤其是與軸A12平行之方向係與X方向平行之方向，與軸A22平行之方向係與Y方向平行之方向。又，本實施形態中，電感器L12繞與X方向平行之軸A12捲繞約3圈。如上述，於電感器L22中，導體層部具有於X方向較長之形狀。因此，根據本實施形態，相比於軸A22與X方向平行，且電感器L22之導體層部具有於X方向較短之形狀之情況下，可使繞軸A12將電感器L12捲繞數圈時產生之被浪費之空間變小。
接下來，對本實施形態之其他效果進行說明。本實施形態中，相當於電感器L11之開口面積之空間S11之投影區域之面積，大於相當於電感器L12之開口面積之空間S12之投影區域之面積。即，本實施形態中，相當於電感器L12之開口面積之空間S12之投影區域之面積，小於相當於電感器L11之開口面積之空間S11之投影區域之面積。藉此，可於電感器L12附近形成用於配置其他電感器之空間。本實施形態中，於上述空間配置電感器L13。如上述，電感器L13以軸A13不與空間S11交叉而與空間S12交叉之方式配置。本實施形態中，電感器L11、L12、L13進而分別繞與互不相同之方向平行之軸捲繞。本實施形態中，尤其是軸A11、A12、A13係相互正交。由此，根據本實施形態，可抑制電感器L11、L12、L13間之電磁場耦合，並且可將電子零件1小型化。
又，本實施形態中，電感器L11以自與軸A11平行之一方向觀察時，空間S11之一部分以與空間S12之至少一部分重疊之方式配置。藉此，根據本實施形態，相比於空間S11與空間S12不相互重疊之情形，可將電子零件1小型化。
又，根據本實施形態，第1濾波器10包含電感器L11、L12、L13。根據本實施形態，可藉由電感器L11、L12、L13之上述特徵而使積層體50內之第1濾波器10之區域變小，其結果，可將電子零件1小型化。
又，本實施形態中，相當於電感器L12之開口面積之空間S12之投影區域之面積，小於相當於電感器L22之開口面積之空間S22之投影區域之面積。本實施形態中，進而電感器L12、L13、L22分別繞與互不相同之方向平行之軸捲繞。本實施形態中，尤其是軸A12、A13、A22相互正交。由此，根據本實施形態，可抑制電感器L12、L13、L22間之電磁場耦合，並且可將電子零件1小型化。
又，本實施形態中，電感器L12以自與軸A12平行之一方向觀察時，空間S12之一部分以與空間S22之至少一部分重疊之方式配置。藉此，根據本實施形態，相比於空間S12與空間S22不相互重疊之情形，可將電子零件1小型化。
又，本實施形態中，電感器L12與電感器L13之間未介置電容器用導體層。藉此，根據本實施形態，相比於電感器L12與電感器L13之間介置電容器用導體層之情形，可將電子零件1小型化。
又，本實施形態中，第1濾波器10包含電感器L12、L13，第2濾波器20包含電感器L22。根據本實施形態，可藉由電感器L12、L13、L22之上述特徵而使第1濾波器10與第2濾波器20相接近，其結果，可將電子零件1小型化。
此外，由於相當於電感器L12之開口面積之空間S12之投影區域之面積較小，因此電感器L12之電感比較小。相對於此，本實施形態中，電感器L12包含分別繞軸A12捲繞未滿1圈之導體部分L12A、L12B、L12C。即，本實施形態中，電感器L12繞軸A12捲繞約3圈。藉此，根據本實施形態，可使電感器L12之電感變大。又，根據本實施形態，可使電感器L12之與軸A12平行之方向(與X方向平行之方向)之尺寸變大。藉此，根據本實施形態，可使用於配置電感器L13之空間變大。
又，本實施形態中，電感器L12以軸A12與積層體50之底面50A之長邊(上表面50B之長邊)平行之方式配置。藉此，根據本實施形態，可在與軸A12平行之方向配置其他電感器，具體而言係配置電感器L22，並且可繞軸A12將電感器L12捲繞數圈。
又，本實施形態中，電感器L11、L12在電路構成上設置於第1信號路徑5上，電感器L13在電路構成上設置於第1信號路徑5與地線之間。電感器L13與電感器L11、L12相比，Q值亦可較小。如上述，一例中，電感器L11之Q值係125，電感器L12之Q值係113，電感器L13之Q值係53。本實施形態中，將較佳為比較大之Q值之電感器L11、L12設為繞與積層方向T正交之軸捲繞之電感器，將亦可為比較小之Q值之電感器L13設為繞與積層方向T平行之軸捲繞之電感器。而且，將亦可為比較小之Q值之電感器L13配置於形成在電感器L12附近之空間。
又，本實施形態中，電感器L21以自與軸A21平行之一方向(Y方向)觀察時，空間S21之一部分以與空間S22之至少一部分重疊之方式配置。換言之，電感器L22以自與軸A22平行之一方向(Y方向)觀察時，空間S22之至少一部分以與空間S21之一部分重疊之方式配置。本實施形態中，尤其是軸A21與軸A22平行。因此，本實施形態中，電感器L21、L22以電感器L21之開口與電感器L22之開口相互對向，且自Y方向觀察時電感器L21以與電感器L22重疊之方式配置。
此處，考慮調整電感器L21與電感器L22之間之磁耦合。例如，藉由使電感器L21、L22之一者向X方向或-X方向偏移而調整磁耦合。然而，若如此則會於積層體50內產生被浪費之空間，電子零件1之平面形狀(自Z方向觀察之形狀)變大。
相對於此，本實施形態中，使空間S21之投影區域之面積與空間S22之投影區域之面積互不相同。藉此，根據本實施形態，可於不使電感器L21、L22之一者向X方向或-X方向偏移之情況下調整磁耦合。
此外，為了調整空間S21之投影區域之面積，而考慮使電感器L21之積層方向T之尺寸變大。該情況下，自積層體50之底面50A至電感器L21之距離變小。若於電感器L21之附近設置接地端子，則有於電感器L21與接地端子間產生雜散電容而無法獲得所需特性之顧慮。
相對於此，本實施形態中，電感器L21包含：導體層部21C2，其連接於通孔行21T1之另一端，且以接近通孔行21T2之另一端之方式延伸；及導體層部21C3，其連接於通孔行21T2之另一端，且以接近通孔行21T1之另一端之方式延伸。根據本實施形態，藉由導體層部21C2、21C3之至少一者，而自與積層方向T平行之一方向(Z方向)觀察，電感器L21可以不與接地端子重疊之方式配置。本實施形態中，尤其是自與積層方向T平行之一方向(Z方向)觀察時，導體層部21C3以橫切信號端子114之方式延伸。藉此，根據本實施形態，可使電感器L21之積層方向T之尺寸變大而調整空間S21之投影區域之面積。
根據以上所述，本實施形態可調整電感器L21、L22間之電磁場耦合，並且可將電子零件1小型化。
又，本實施形態中，電子零件1具備：第2濾波器20，其包含電感器L21、L22；及第1濾波器10，其不包含電感器L21、L22。為了使第1濾波器10與第2濾波器20之間之隔離度變大，而考慮在由第1濾波器10與第2濾波器20夾持之位置設置接地端子。本實施形態中，導體層部21C3連接於接地端子117，該接地端子117設置於由第1濾波器10與第2濾波器20夾持之位置。即，根據本實施形態，可使第1濾波器10與電感器L21之間之隔離度變大，並且可藉由導體層部21C3而使電感器L21連接於接地端子117。
又，本實施形態中，電感器L22包含導體部分L22A、L22B。導體部分L22A與電感器L21磁耦合。即，本實施形態中，電感器L22之一部分與電感器L21磁耦合。根據本實施形態，藉由如上述般構成電感器，可調整電感器L21與電感器L22之間之磁耦合。
又，本實施形態中，電感器L11之導體層部11C1包含2個導體層721、731。如上述，於積層體50之製造過程中，對陶瓷坯片進行積層，該陶瓷坯片形成有之後成為數個導體層之數個煅燒前導體層、與之後成為數個通孔之數個煅燒前通孔。若因陶瓷坯片或數個煅燒前導體層等之偏移而導致導體層721與導體層731相互偏移，則電感器L11之特性發生變化。
相對於此，本實施形態中，導體層721之面積大於導體層731之面積。因此，即便導體層731相對於導體層721相對性地偏移，於偏移量小於固定大小之情況下，自與積層方向T平行之一方向(Z方向)觀察時，導體層731亦不會自導體層721露出。藉此，根據本實施形態，可抑制由導體層721與導體層731相互偏移引起之電感器L11之特性之變動。
關於上述導體層721、731之說明，亦適用於導體層72x、73x之組合(x係2以上且7以下之整數)、導體層621、631之組合、導體層622、632之組合、導體層561、571之組合、導體層543、553之組合、及導體層591、601之組合。因此，根據本實施形態，可抑制由陶瓷坯片或數個煅燒前導體層等之偏移引起的第1濾波器10及第2濾波器20各自之特性變動，其結果，可抑制電子零件1之特性之變動。
再者，本發明並不限定於上述實施形態，可進行各種變更。例如，第1濾波器10及第2濾波器20之各者中所包含之電感器之數量亦可為3個以上。
又，軸A11與軸A12亦可以90°以外之角度交叉。同樣，軸A21與軸A22亦可以90°以外之角度交叉。
又，於電感器L11、L22之各者，亦可於導體層部之一端並聯連接3個以上之通孔行。
又，於電感器L11、L12、L21、L22之各者中，導體層部亦可包含在積層方向T配置於互不相同之位置且並聯連接之3個以上之導體層。於導體層部包含3個導體層之情況下，3個導體層中面積最小之導體層亦可介置於其他2個導體層之間。或者，導體層部亦可由1個導體層構成。
明確的是，可基於以上說明來實施本發明之各種態樣、變形例。因此，於申請專利範圍之均等範圍內，亦能夠以上述最佳形態以外之形態來實施本發明。
1:積層型電子零件 2:共通埠 3:第1信號埠 4:第2信號埠 5:第1信號路徑 6:第2信號路徑 10:第1濾波器 11C1,12C1,12C2,12C3,12C4,12C5,21C1,22C1,22C2,22C3:導體層部 11T1,11T2,12T1,12T2,12T3,12T4,12T5,12T6,21T1,21T2,22T1,22T2,22T3,22T4:通孔行 20:第2濾波器 50:積層體 50A:底面 50B:上表面 50C,50D,50E,50F:側面 52,53,54,55,56,57,58,59,60,61,62,63,64,65,66,67,68,69,70,71,72,73,74:介電層 91,92,93,94:衰減極 111,115,116,117,118,119:接地端子 112,113,114:信號端子 211,212,221,222:電感器部分 521,522,523,524,525,526,531,532,533,534,535,536,537,538,539,541,542,543,544,545,546,547,548,549,551,552,553,554,561, 562,571,572,591,601,621,622,631,632,721,722,723,724,725,726,727,732,733,734,735,736,737,5310,5311,5312:導體層 741:標記 A11,A12,A13:軸 C11,C12,C13,C14,C15,C16,C21,C22,C23,C24,C25,C26,C27,C28,C29,C30,C31:電容器 L11,L12,L13,L21,L22:電感器 L12A,L12B,L12C:導體部分 L12D,L12E:連接部分 S11,S12:符號 T:積層方向 X,Y,Z:方向
圖1係表示本發明之一實施形態之積層型電子零件之電路構成的電路圖。
圖2係表示本發明之一實施形態之積層型電子零件之電路構成的電路圖。
圖3係表示本發明之一實施形態之積層型電子零件之外觀的立體圖。
圖4A至圖4C係表示本發明之一實施形態之積層型電子零件之積層體中的第1層至第3層之介電層之圖案形成面的說明圖。
圖5A至圖5C係表示本發明之一實施形態之積層型電子零件之積層體中的第4層至第6層之介電層之圖案形成面的說明圖。
圖6A至圖6C係表示本發明之一實施形態之積層型電子零件之積層體中的第7層至第9層之介電層之圖案形成面的說明圖。
圖7A至圖7C係表示本發明之一實施形態之積層型電子零件之積層體中的第10層至第12層之介電層之圖案形成面的說明圖。
圖8A係表示本發明之一實施形態之積層型電子零件之積層體中的第13層之介電層之圖案形成面的說明圖。
圖8B係表示本發明之一實施形態之積層型電子零件之積層體中的第14層至第21層之介電層之圖案形成面的說明圖。
圖8C係表示本發明之一實施形態之積層型電子零件之積層體中的第22層之介電層之圖案形成面的說明圖。
圖9A及圖9B係表示本發明之一實施形態之積層型電子零件之積層體中的第23層及第24層之介電層之圖案形成面的說明圖。
圖10係表示本發明之一實施形態之積層型電子零件之積層體之內部的立體圖。
圖11係表示本發明之一實施形態之積層型電子零件之積層體之內部的立體圖。
圖12係表示圖10及圖11所示之積層體之內部一部分的側視圖。
圖13係表示圖10及圖11所示之積層體之內部一部分的側視圖。
圖14係表示圖10及圖11所示之積層體之內部一部分的側視圖。
圖15係表示圖10及圖11所示之積層體之內部一部分的側視圖。
圖16係表示圖10及圖11所示之積層體之內部一部分的俯視圖。
圖17係表示圖10及圖11所示之積層體之內部一部分的俯視圖。
圖18係表示本發明之一實施形態之積層型電子零件中的共通埠與第1信號埠之間之通過衰減特性的特性圖。
圖19係表示本發明之一實施形態之積層型電子零件中的共通埠與第2信號埠之間之通過衰減特性的特性圖。
11C1,12C1,12C2,12C3,12C4,12C5,21C1,22C1,22C2,22C3:導體層部
11T1,12T1,12T2,12T3,12T4,12T5,12T6,21T1,21T2,22T3,22T4:通孔行
50:積層體
211,221,222:電感器部分
L11,L12,L13,L21,L22:電感器

Claims (12)

  1. 一種積層型電子零件，其特徵在於，具備： 積層體，其包含已積層之數個介電層； 第1電感器，其與上述積層體一體化，捲繞於與上述數個介電層之積層方向正交之第1軸周圍； 第2電感器，其與上述積層體一體化，捲繞於與上述積層方向正交之第2軸周圍； 第3電感器，其與上述積層體一體化，捲繞於與上述積層方向正交之第3軸周圍；及 第4電感器，其與上述積層體一體化，捲繞於與上述積層方向正交之第4軸周圍；且 上述第2電感器係相對於上述第1電感器，配置於與上述積層方向正交之第1方向之前端， 上述第3電感器與上述第4電感器係分別相對於上述第1電感器與上述第2電感器，配置於與上述積層方向及上述第1方向正交之第2方向之前端， 上述第1電感器與上述第4電感器之各者包含數個第1通孔行與至少1個第1導體層部， 上述第2電感器與上述第3電感器之各者包含數個第2通孔行與至少1個第2導體層部， 上述數個第1通孔行與上述數個第2通孔行之各者係藉由2個以上之通孔串聯連接而構成， 上述至少1個第1導體層部與上述至少1個第2導體層部之各者包含至少1個導體層， 於上述至少1個第1導體層部之長度方向之兩端附近的部分，分別並聯連接有數個第1通孔行中之2個以上之第1通孔行， 於上述至少1個第2導體層部之長度方向之兩端附近的部分，分別連接有數個第2通孔行中之1個第2通孔行。
  2. 如請求項1之積層型電子零件，其中，上述第1軸與上述第4軸相互平行。
  3. 如請求項1之積層型電子零件，其中，與上述第2軸平行之方向及與上述第4軸平行之方向係相互正交。
  4. 如請求項1之積層型電子零件，其中，上述第1電感器包含於上述第1軸周圍捲繞未滿1圈之1個導體部分， 上述第4電感器包含：數個第1導體部分，其等分別於上述第4軸周圍捲繞未滿1圈；及至少1個第1連接部分，其將上述數個第1導體部分串聯連接。
  5. 如請求項1之積層型電子零件，其中，上述第2電感器包含：數個第2導體部分，其等分別於上述第2軸周圍捲繞未滿1圈；及至少1個第2連接部分，其將上述數個第2導體部分串聯連接。
  6. 如請求項1之積層型電子零件，其中，上述第3軸與上述第4軸係相互平行。
  7. 如請求項6之積層型電子零件，其中，將包含上述第3軸且被上述第3電感器包圍之第1空間垂直投影於與上述第3軸垂直之假想平面而得之區域的面積，係大於將包含上述第4軸且被上述第4電感器包圍之第2空間垂直投影於與上述第4軸垂直之假想平面而得之區域的面積。
  8. 如請求項1之積層型電子零件，其進而具備： 共通埠； 第1信號埠； 第2信號埠； 第1濾波器，其包含上述第1電感器與上述第2電感器，設置於上述共通埠與上述第1信號埠之間，選擇性地使第1通帶區域內之頻率之第1信號通過；及 第2濾波器，其包含上述第3電感器與上述第4電感器，設置於上述共通埠與上述第2信號埠之間，選擇性地使第2通帶區域內之頻率之第2信號通過。
  9. 如請求項8之積層型電子零件，其中，上述第1電感器係在電路構成上設置於較上述第2電感器更靠近上述第1信號埠之位置。
  10. 如請求項8之積層型電子零件，其中，於上述第1濾波器之通過衰減特性中，上述第1電感器形成之衰減極較上述第2電感器形成之衰減極更靠近上述第1通帶區域。
  11. 如請求項8之積層型電子零件，其中，上述第4電感器係在電路構成上設置於較上述第3電感器更靠近上述共通埠之位置。
  12. 如請求項8之積層型電子零件，其中，於上述第2濾波器之通過衰減特性中，上述第4電感器形成之衰減極較上述第3電感器形成之衰減極更靠近上述第2通帶區域。
TW111134234A 2021-09-14 2022-09-12 積層型電子零件 TWI818720B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021149381A JP2023042196A (ja) 2021-09-14 2021-09-14 積層型電子部品
JP2021-149381 2021-09-14

Publications (2)

Publication Number Publication Date
TW202320093A TW202320093A (zh) 2023-05-16
TWI818720B true TWI818720B (zh) 2023-10-11

Family

ID=85479430

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111134234A TWI818720B (zh) 2021-09-14 2022-09-12 積層型電子零件

Country Status (4)

Country Link
US (1) US11863150B2 (zh)
JP (1) JP2023042196A (zh)
CN (1) CN115811292A (zh)
TW (1) TWI818720B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717174B (zh) * 2018-12-27 2021-01-21 日商Ｔｄｋ股份有限公司 Lc複合零件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6428917B2 (ja) 2015-03-25 2018-11-28 株式会社村田製作所 ダイプレクサ
TWI630792B (zh) 2016-08-17 2018-07-21 村田製作所股份有限公司 Multilayer LC filter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717174B (zh) * 2018-12-27 2021-01-21 日商Ｔｄｋ股份有限公司 Lc複合零件

Also Published As

Publication number Publication date
JP2023042196A (ja) 2023-03-27
US20230081943A1 (en) 2023-03-16
CN115811292A (zh) 2023-03-17
TW202320093A (zh) 2023-05-16
US11863150B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
JP4135928B2 (ja) バラン
TWI818720B (zh) 積層型電子零件
TWI820903B (zh) 積層型電子零件
JP2011147090A (ja) 積層型マルチプレクサ、積層型トリプレクサ及びフィルタ回路
CN114826186A (zh) 层叠型电子部件
TW202320484A (zh) 積層型電子零件
TW202320483A (zh) 積層型電子零件
TWI812016B (zh) 積層型濾波器裝置
US11869701B2 (en) Circuit element
US20230318560A1 (en) Band-pass filter
TW202345519A (zh) 積層型濾波器裝置
JP2023147842A (ja) 積層型フィルタ装置
TW202349868A (zh) 積層型電子零組件
JP2023104308A (ja) 積層型バンドパスフィルタ
TW202329621A (zh) 積層型濾波器裝置
JP2024059389A (ja) 積層型電子部品
JP2023135845A (ja) 積層型電子部品
JP2019050460A (ja) 積層型電子部品
TW202341653A (zh) 濾波器
CN116706475A (zh) 层叠型滤波装置
CN117955447A (zh) 层叠型电子部件
CN115051668A (zh) 带通滤波器