TW202341653A - 濾波器 - Google Patents

Abstract

濾波器具有第一埠、第二埠、及於電路構成上被設在第一埠與第二埠之間的高通濾波器。高通濾波器包含有：第一電容元件，其被設置於連接第一埠與第二埠之路徑上；電感器，其被設置於路徑與接地端之間；及第二電容元件，其並聯連接至電感器。

Description

濾波器

本發明係關於包含有高通濾波器之濾波器。

在小型移動體通信機器中，廣泛地被使用如下之構成：在系統及使用頻帶不同之複數種應用中設置有共通使用的天線，並使用分波器將該天線所收送之複數個信號進行分離。

一般而言，將頻率在第一頻帶內之第一信號、與頻率在較第一頻帶更高之第二頻帶內之第二信號進行分離之分波器，其具備有：共通埠、第一信號埠、第二信號埠、設置於共通埠至第一信號埠之第一信號路徑上的第一濾波器、設置於共通埠至第二信號埠之第二信號路徑上的第二濾波器。

第二濾波器例如使用高通濾波器，或是使用將高通濾波器與低通濾波器進行組合而構成的帶通濾波器。高通濾波器例如由電感器與電容器所構成。

於日本專利特開2008-167157號公報中，揭示有一種高通濾波器，其具備有：第一電容器，其連接於輸入輸出端子間；第一線圈與第二電容器，該等係串聯連接於第一電容器之輸入側與接地之間；以及第二線圈與第三電容器，該等係串聯連接於第一電容器之輸出側與接地之間。在該高通濾波器中，對於第一線圈及第二線圈各者並聯地產生寄生電容。

近年來，市場上要求小型移動通信機器的小型化、省空間化，亦要求用於該通信機器之分波器的小型化。當隨著分波器的小型化而使電感器小型化時，電感器之電感值變小。在此情況下，其存在有高通濾波器中無法獲得所期望之共振頻率的問題。另一方面，當不使分波器增大而欲使電感器之電感值增大時，則構成電感器之導體層的寬度或通孔的直徑變小，而有產生電感器之Q值降低的問題。

本發明之目的在於提供一種濾波器，其係包含有高通濾波器之濾波器，其可滿足所期望之特性的同時，使電感器之Q值增大。

本發明之濾波器具備有第一埠、第二埠、及於電路構成上被設置在第一埠與第二埠之間的至少一個高通濾波器。至少一個高通濾波器包含有：第一電容元件，其設置於連接第一埠與第二埠之路徑上；電感器，其設置於路徑與接地端之間；及第二電容元件，其並聯連接於電感器。

於本發明之濾波器中，第一共振頻率與第二共振頻率可互不相同，第一共振頻率係由電感器與對應於第一電容元件之電容器所構成之串聯電路的共振頻率，第二共振頻率係由電感器與第二電容元件所構成之並聯電路的共振頻率。此外，第二共振頻率可較第一共振頻率更高。

此外，於本發明之濾波器中，至少一個高通濾波器可包含有複數個高通濾波器。

此外，本發明之濾波器可進而具備有低通濾波器，上述低通濾波器於電路構成上被設置在第一埠或第二埠與至少一個高通濾波器之間。

此外，本發明之濾波器可進而具備有積層體，該積層體包含有被積層之複數個介電體層與複數個導體層。第一埠、第二埠及至少一個高通濾波器可一體化為積層體。複數個導體層可包含有用以構成第一電容元件及第二電容元件之複數個電容器用導體層。電感器可捲繞在與複數個介電體層正交之軸的周圍。

此外，在本發明之濾波器具備有積層體的情況下，積層體可進而包含有至少一個第一通孔列、至少一個第二通孔列。至少一個第一通孔列與至少一個第二通孔列各者可藉由兩個以上之通孔串聯連接而構成。複數個導體層可包含有連接至少一個第一通孔列之一端與至少一個第二通孔列之一端的電感器用導體層。電感器可由電感器用導體層、至少一個第一通孔列及至少一個第二通孔列所構成。至少一個第一通孔列可包含有兩個第一通孔列，至少一個第二通孔列可包含有兩個第二通孔列。

此外，在本發明之濾波器具備有積層體的情況下，至少一個高通濾波器可包含有第一高通濾波器與第二高通濾波器。在此情況下，積層體可具有第一側面及第二側面，該第一側面及該第二側面位在與複數個介電體層之積層方向正交之方向的兩端。第一高通濾波器之電感器可配置在相較於第二側面而更靠近第一側面之位置。第二高通濾波器之電感器可配置在相較於第一側面而更靠近第二側面之位置。

在本發明之濾波器中，至少一個高通濾波器包含有：第一電容元件，其設置於連接第一埠與第二埠之路徑上；電感器，其設置於路徑與接地端之間；及第二電容元件，其並聯連接於電感器。藉此，根據本發明，可實現一種濾波器，其可滿足所期望之特性的同時，使電感器之Q值增大。

本發明之其他目的、特徵及功效可藉由以下之說明而充分瞭解。

[第1實施形態]

以下，對於本發明之實施形態，參照圖式進行詳細說明。首先，參照圖1，對於本發明第1實施形態的濾波器1之構成進行說明。圖1係表示濾波器1之電路構成的電路圖。

本實施形態的濾波器1具備有第一埠2、第二埠3、及於電路構成上設置在第一埠2與第二埠3之間的至少一個高通濾波器。在本實施形態中，尤其，濾波器1為串聯連接複數個高通濾波器之高階的高通濾波器，其選擇性地使既定之截止頻率以上之通帶內頻率的信號通過。再者，於本發明中，所謂「電路構成上」之表現並非物理構成上之配置，而是用於意指電路圖上之配置。

如圖1所示，濾波器1具備有串聯連接之兩個三階的高通濾波器4、5，而將該等作為至少一個高通濾波器。高通濾波器4、5係於電路構成上自第一埠2側起依此順序被配置。

濾波器1中，存在有未連接於接地端之路徑6，且其為連接第一埠2與第二埠3之路徑。高通濾波器4包含有：第一電容元件C1、C2、C3，其等設置在路徑6上；電感器L1，其設置在路徑6與接地端之間；及第二電容元件C4，其並聯連接於電感器L1。再者，「電容元件」並非為寄生電容，而是指有目的地設置之電容器。第一電容元件C1、C2串聯設置在路徑6上。第一電容元件C3設置為與路徑6並聯。

高通濾波器5之構成與高通濾波器4之構成相同。即，高通濾波器5包含有：第一電容元件C5、C6、C7，其等設置在路徑6上；電感器L2，其設置在路徑6與接地端之間；及第二電容元件C8，其並聯連接於電感器L2。第一電容元件C5、C6串聯設置在路徑6上。第一電容元件C7設置為與路徑6並聯。

以下，參照圖1，對於構成濾波器1之複數個構成要件的連接關係，進行詳細說明。第一電容元件C1之一端連接於第一埠2。第一電容元件C2之一端連接於第一電容元件C1之另一端。第一電容元件C3之一端連接於第一電容元件C1之一端。第一電容元件C3之另一端連接於第一電容元件C2之另一端。

電感器L1之一端連接於第一電容元件C1與第一電容元件C2之連接點。電感器L1之另一端連接於接地端。第二電容元件C4並聯連接於電感器L1。

第一電容元件C5之一端連接於第一電容元件C2之另一端。第一電容元件C6之一端連接於第一電容元件C5之另一端。第一電容元件C6之另一端連接於第二埠3。第一電容元件C7之一端連接於第一電容元件C5之一端。第一電容元件C7之另一端連接於第一電容元件C6之另一端。

電感器L2之一端連接於第一電容元件C5與第一電容元件C6之連接點。電感器L2之另一端連接於接地端。第二電容元件C8並聯連接於電感器L2。

在圖1中，第一電容元件C1~C3係以Δ型連接方式連接。當將第一電容元件C1~C3之連接從Δ型連接轉換為Y型連接時，則在路徑6與接地端之間，形成有對應於第一電容元件的電容器與電感器L1所構成之第一串聯電路。第一串聯電路的共振頻率、及由電感器L1與第二電容元件C4所構成之第一並聯電路的共振頻率係分別根據濾波器1之截止頻率或通帶等設計值而設定為既定值。第一串聯電路的共振頻率與第一並聯電路的共振頻率可互不相同。此外，第一並聯電路的共振頻率可較第一串聯電路的共振頻率更高。

同樣地，在圖1中，第一電容元件C5~C7係以Δ型連接方式連接。當將第一電容元件C5~C7之連接從Δ型連接轉換為Y型連接時，於路徑6與接地端之間，形成有對應於第一電容元件的電容器與電感器L2所構成之第二串聯電路。第二串聯電路的共振頻率、及由電感器L2與第二電容元件C8所構成之第二並聯電路的共振頻率係分別根據濾波器1之截止頻率或通帶等設計值而設定為既定值。第二串聯電路的共振頻率與第二並聯電路的共振頻率可互不相同。此外，第二並聯電路的共振頻率可較第二串聯電路的共振頻率更高。

接著，參照圖2，對於濾波器1之其他構成進行說明。圖2係表示濾波器1之外觀的立體圖。濾波器1進而具備有積層體50，該積層體50包含有被積層之複數個介電體層與複數個導體層。圖1所示之第一埠2、第二埠3及高通濾波器4、5係一體化為積層體50。

積層體50具有位於複數個介電體層之積層方向T的兩端之底面50A及上面50B、以及連接底面50A與上面50B之四個側面50C~50F。側面50C、50D相互朝向相反側，側面50E、50F亦相互朝向相反側。側面50C~50F成為垂直於上面50B及底面50A。

於此，如圖2所示，定義X方向、Y方向、Z方向。X方向、Y方向、Z方向相互正交。在本實施形態中，將平行於積層方向T之一方向設為Z方向。此外，將與X方向相反之方向設為-X方向，將與Y方向相反之方向設為-Y方向，將與Z方向相反之方向設為-Z方向。

如圖2所示，底面50A位於積層體50中-Z方向的端部。上面50B位於積層體50中Z方向的端部。底面50A及上面50B各者之形狀為在X方向較長之矩形形狀。側面50C位於積層體50中-X方向的端部。側面50D位於積層體50中X方向的端部。側面50E位於積層體50中-Y方向的端部。側面50F位於積層體50中Y方向的端部。

濾波器1進而具備有設置在積層體50之底面50A的六個端子111、112、113、114、115、116。端子111、112、113係在相較於側面50F而更靠近側面50E之位置，於X方向上依此順序並排。端子114、115、116係在相較於側面50E而更靠近側面50F之位置，於-X方向上依此順序並排。

端子116對應於第一埠2，端子114對應於第二埠3。因此，第一埠2及第二埠3被設置在積層體50之底面50A。端子111~113、115連接於接地端。

接著，參照圖3A至圖5C，對於構成積層體50之複數個介電體層及複數個導體層之一例進行說明。在本例中，積層體50具有被積層之19層介電體層。以下，將該等19層介電體層自下起依序稱為第1層至第19層介電體層。此外，將第1層至第19層介電體層以符號51~69表示。

圖3A表示第1層介電體層51之圖案形成面。於介電體層51之圖案形成面，形成有端子111~116。此外，於介電體層51，形成有通孔51T1、51T2、51T3。通孔51T1連接於端子116。通孔51T2連接於端子114。通孔51T3連接於端子112。

圖3B表示第2層介電體層52之圖案形成面。於介電體層52之圖案形成面，形成有導體層521、522、523。此外，於介電體層52，形成有通孔52T1、52T2、兩個通孔52T3、兩個通孔52T4。形成在介電體層51之通孔51T1、以及通孔52T1係連接於導體層521。形成在介電體層51之通孔51T2、以及通孔52T2係連接於導體層522。形成在介電體層51之通孔51T3、以及通孔52T3、52T4係連接於導體層523。

圖3C表示第3層介電體層53之圖案形成面。於介電體層53之圖案形成面，形成有導體層531、532、533、534、535、536。導體層531連接至導體層535。導體層532連接至導體層536。在圖3C中，將導體層531與導體層535之交界、導體層532與導體層536之交界分別以虛線表示。形成在介電體層52之通孔52T1、52T2分別連接於導體層533、534。

此外，於介電體層53，形成有兩個通孔53T1、兩個通孔53T2、兩個通孔53T3、兩個通孔53T4。通孔53T1連接於導體層531。通孔53T2連接於導體層532。形成在介電體層52之通孔52T3、52T4分別連接於通孔53T3、53T4。

圖4A表示第4層介電體層54之圖案形成面。於介電體層54之圖案形成面，形成有導體層541。此外，於介電體層54，形成有兩個通孔54T1、兩個通孔54T2、兩個通孔54T3、兩個通孔54T4。形成在介電體層53之通孔53T1~53T4分別被連接於通孔54T1~54T4。

圖4B表示第5層至第15層介電體層55~65各者之圖案形成面。於介電體層55~65各者，形成有兩個通孔55T1、兩個通孔55T2、兩個通孔55T3、兩個通孔55T4。形成在介電體層54之通孔54T1~54T4分別被連接於形成在介電體層55之通孔55T1~55T4。此外，在介電體層55~65中，上下鄰接之相同符號的通孔彼此係相互連接。

圖4C表示第16層介電體層66之圖案形成面。於介電體層66，形成有兩個通孔66T1、兩個通孔66T2、兩個通孔66T3、兩個通孔66T4。形成在介電體層65之通孔55T1~55T4分別被連接於通孔66T1~66T4。

圖5A表示第17層介電體層67之圖案形成面。於介電體層67之圖案形成面，形成有電感器用導體層671、672。導體層671、672各者係具有相互位在相反側之第一端及第二端。

此外，於介電體層67，形成有兩個通孔67T1、兩個通孔67T2、兩個通孔67T3、兩個通孔67T4。形成在介電體層66之通孔66T1、以及通孔67T1係連接於導體層671之第一端的附近部分。形成在介電體層66之通孔66T2、以及通孔67T2係連接於導體層672之第一端的附近部分。形成在介電體層66之通孔66T3、以及通孔67T3係連接於導體層671之第二端的附近部分。形成在介電體層66之通孔66T4、以及通孔67T4係被連接於導體層672之第二端的附近部分。

圖5B表示第18層介電體層68之圖案形成面。於介電體層68之圖案形成面，形成有電感器用導體層681、682。導體層681、682各者係具有相互位在相反側之第一端及第二端。形成在介電體層67之通孔67T1連接於導體層681之第一端的附近部分。形成在介電體層67之通孔67T2連接於導體層682之第一端的附近部分。形成在介電體層67之通孔67T3連接於導體層681之第二端的附近部分。形成在介電體層67之通孔67T4連接於導體層682之第二端的附近部分。

圖5C表示第19層介電體層69之圖案形成面。於介電體層69之圖案形成面，形成有由導體層構成之標記691。

圖2所示之積層體50被構成為，以第1層介電體層51之圖案形成面成為積層體50之底面50A，並以與第19層介電體層69之圖案形成面相反側的面成為積層體50之上面50B之方式，積層第1層至第19層介電體層51~69。

圖6表示積層第1層至第19層介電體層51~69而構成之積層體50的內部。如圖6所示，在積層體50之內部，被積層有圖3A至圖5B所示之複數個導體層與複數個通孔。再者，在圖6中，省略標記691。

以下，對於圖1所示之濾波器1的構成要件、及圖3A至圖5B所示之積層體50內部的構成要件之對應關係進行說明。首先，對於高通濾波器4之構成要件進行說明。電感器L1係由電感器用導體層671、681、通孔52T3、53T1、53T3、54T1、54T3、55T1、55T3、66T1、66T3所構成。

第一電容元件C1係由導體層521、531、該等導體層間之介電體層52所構成。第一電容元件C2係由導體層535、541、該等導體層間之介電體層53所構成。第一電容元件C3係由導體層533、541、該等導體層間之介電體層53所構成。第二電容元件C4係由導體層523、535、該等導體層間之介電體層52所構成。

接著，對於高通濾波器5之構成要件進行說明。電感器L2係由電感器用導體層672、682、通孔52T4、53T2、53T4、54T2、54T4、55T2、55T4、66T2、66T4所構成。

第一電容元件C5係由導體層536、541、該等導體層間之介電體層53所構成。第一電容元件C6係由導體層522、532、該等導體層間之介電體層52所構成。第一電容元件C7係由導體層534、541、該等導體層間之介電體層53所構成。第二電容元件C8係由導體層523、536、該等導體層間之介電體層52所構成。

接著，參照圖2至圖6，對於本實施形態之濾波器1構造上的特徵進行說明。高通濾波器4之電感器L1與高通濾波器5之電感器L2係於底面50A或上面50B之長邊方向，即在與X方向平行之方向並排。積層體50之側面50C、50D係位於與積層方向T正交之方向的兩端，即位於與X方向平行之方向的兩端。電感器L1配置在相較於側面50D更靠近側面50C之位置。電感器L2配置在相較於側面50C更靠近側面50D之位置。

如圖6所示，電感器L1捲繞在與積層方向T正交之軸A1的周圍。電感器L2捲繞在與積層方向T正交之軸A2的周圍。尤其，在本實施形態中，軸A1、A2各者在與X方向平行之方向延伸。

在此，將由兩個以上之通孔串聯連接而構成之構造物稱為通孔列。積層體50包含有至少一個第一通孔列、至少一個第二通孔列。尤其，在本實施形態中，積層體50包含有兩個第一通孔列L1a、兩個第一通孔列L2a、兩個第二通孔列L1b、兩個第二通孔列L2b。

兩個第一通孔列L1a係於側面50C與側面50F交叉之位置所存在的角部之附近，配置成在X方向並排。兩個第一通孔列L2a係於側面50D與側面50F交叉之位置所存在的角部之附近，配置成在X方向並排。兩個第二通孔列L1b係於側面50C與側面50E交叉之位置所存在的角部之附近，配置成在X方向並排。兩個第二通孔列L2b係於側面50D與側面50E交叉之位置所存在的角部之附近，配置成在X方向並排。

第一通孔列L1a係藉由將通孔53T1、54T1、55T1、66T1串聯連接而構成。第一通孔列L2a係藉由將通孔53T2、54T2、55T2、66T2串聯連接而構成。第二通孔列L1b係藉由將通孔52T3、53T3、54T3、55T3、66T3串聯連接而構成。第二通孔列L2b係藉由將通孔52T4、53T4、54T4、55T4、66T4串聯連接而構成。

電感器用導體層671、672各者係於底面50A及上面50B之短邊方向上，即在與Y方向平行之方向延伸。電感器用導體層671連接兩個第一通孔列L1a之各一端與兩個第二通孔列L1b之各一端。電感器用導體層672連接兩個第一通孔列L2a之各一端與兩個第二通孔列L2b之各一端。

電感器L1係由電感器用導體層671、681、兩個第一通孔列L1a、兩個第二通孔列L1b、通孔67T1、67T3所構成。電感器L2係由電感器用導體層672、682、兩個第一通孔列L2a、兩個第二通孔列L2b、通孔67T2、67T4所構成。

導體層521~523、531~536、541對應於本發明中的「電容器用導體層」。從與積層方向T平行之一方向觀察時，電容器用導體層之至少一部分被配置在電感器L1與電感器L2之間。尤其，在本實施形態中，從與積層方向T平行之一方向觀察時，導體層533~536、541與導體層523之一部分被配置在電感器L1與電感器L2之間。

接著，對於本實施形態之濾波器1的作用及效果進行說明。濾波器1具備有高通濾波器4。高通濾波器4包含有第一電容元件C1~C3、電感器L1、第二電容元件C4。電感器L1與第二電容元件C4形成第一並聯電路。

第一並聯電路之阻抗係於頻率為第一並聯電路的共振頻率時，成為最大。因此，在連接兩個埠的路徑與接地端之間插入有第一並聯電路的電路中，相對於輸入電力之輸出電力的比、即電力增益係於頻率為第一並聯電路的共振頻率時，成為最大。

當隨著濾波器1之積層體50的小型化而使電感器L1縮小時，則電感器L1之電感值減小。假如，當不使濾波器1之積層體50增大，而欲使電感器L1之電感值增大時，則構成電感器L1之電感器用導體層671、681各者的寬度或通孔52T3、53T1、53T3、54T1、54T3、55T1、55T3、66T1、66T3各者的直徑減小，而產生電感器L1之Q值降低的問題。

相對於此，在本實施形態中，藉由使第二電容元件C4之電容值增大，而可抑制電感器L1之Q值降低，並可使第一並聯電路之共振頻率成為所期望之值。即，根據本實施形態，藉由使第二電容元件C4之電容值增大，而可使構成電感器L1之電感器用導體層各者的寬度或通孔52T3、53T1、53T3、54T1、54T3、55T1、55T3、66T1、66T3各者的直徑實質地增大，而可減小電感器L1之電感值，並且可增大電感器L1之Q值。如此，根據本實施形態，可將第一並聯電路之共振頻率設為既定值，且可增大電感器L1之Q值。其結果，根據本實施形態，可減小高通濾波器4之通帶的插入損失。

此外，在連接兩個埠的路徑與接地端之間插入有第一並聯電路的電路中，電力增益係隨著頻率遠離第一並聯電路的共振頻率而減小。因此，根據本實施形態，藉由將第一並聯電路的共振頻率設為既定值，其可增大較高通濾波器4之通帶更低頻側的頻帶中之通過衰減量。

此外，如前述般，在高通濾波器4中，形成有由對應於第一電容元件之電容器與電感器L1所構成之第一串聯電路。第一串聯電路之阻抗係於頻率為第一串聯電路的共振頻率時，成為最小。在連接兩個埠的路徑與接地端之間插入有第一串聯電路的電路中，電力增益係於頻率為第一串聯電路的共振頻率時，成為最小。因此，根據本實施形態，藉由使第一串聯電路的共振頻率與第一並聯電路的共振頻率互不相同，其可實現滿足所期望之特性的高通濾波器4。此外，根據本實施形態，藉由使第一並聯電路的共振頻率較第一串聯電路的共振頻率更高，其可減小高通濾波器4之通帶的插入損失。

由以上內容可知，根據本實施形態，可滿足所期望之特性，且可增大電感器L1之Q值。

濾波器1進而具備有高通濾波器5。上述針對高通濾波器4之說明亦適用於高通濾波器5。因此，根據本實施形態，可滿足所期望之特性，且可增大電感器L2之Q值。其結果，根據本實施形態，可減小濾波器1之通帶的插入損失，並且可增大較濾波器1之通帶更低頻側的頻帶中之通過衰減量。

此外，在本實施形態中，電感器L1係由電感器用導體層671、681、兩個第一通孔列L1a、兩個第二通孔列L1b、通孔67T1、67T3所構成。根據本實施形態，相較於第一通孔列L1a與第二通孔列L1b各有一個的情況，其可增大電感器L1之Q值。同樣地，在本實施形態中，電感器L2係由電感器用導體層672、682、兩個第一通孔列L2a、兩個第二通孔列L2b、通孔67T2、67T4所構成。根據本實施形態，相較於第一通孔列L2a與第二通孔列L2b各有一個的情況，其可增大電感器L2之Q值。

接著，參照模擬之結果，對於本實施形態之效果進行說明。在模擬中，使用本實施形態之濾波器1的模型(以下稱為實施例之模型)、及未設置有第二電容元件C4、C8之比較例的濾波器的模型(以下稱為比較例之模型)。比較例之濾波器的構成係除了未設置第二電容元件C4、C8之外，皆與本實施形態之濾波器1的構成相同。在模擬中，以實施例之模型的截止頻率與比較例之模型的截止頻率成為相同之方式，設計實施例之模型與比較例之模型。

圖7係表示實施例之模型與比較例之模型的通過衰減特性的特性圖。於圖7中，橫軸表示頻率，縱軸表示衰減量。此外，於圖7中，附有符號91之曲線係表示實施例之模型的特性，附有符號92之曲線係表示比較例之模型的特性。自圖7可知，在實施例之模型(符號91)中，較通帶更低頻側的頻帶中之衰減量的絕對值係相較於比較例之模型(符號92)更大。自該結果可得知，根據本實施形態，藉由設置第二電容元件C4、C8，其可增大較通帶更低頻側的頻帶中之通過衰減量。

此外，自圖7可知，實施例之模型(符號91)與比較例之模型(符號92)中，通帶中之在截止頻率附近的衰減量之絕對值均為足夠小。 [第2實施形態]

接著，對於本發明第2實施形態進行說明。首先，參照圖8，對於本實施形態中分波器101的構成進行說明。圖8係表示分波器101之電路構成的電路圖。本實施形態中分波器101為雙工器(diplexer)，其具備有：帶通濾波器110，其選擇性地使頻率在第一通帶內之信號通過；及高通濾波器120，其選擇性地使頻率在較第一通帶更高之截止頻率以上的第二通帶內之信號通過。

分波器101進而具備有共通埠102、兩個信號埠103、104。帶通濾波器110係於電路構成上設置在共通埠102與信號埠103之間。高通濾波器120係於電路構成上設置在共通埠102與信號埠104之間。

共通埠102對應於本發明中的「第一埠」。信號埠103、104分別對應於本發明中的「第二埠」。於分波器101存在有：路徑106，其為連接共通埠102與信號埠103之路徑，且未連接於接地端；及路徑107，其為連接共通埠102與信號埠104之路徑，且未連接於接地端。

帶通濾波器110具備有低通濾波器110A、高通濾波器110B、110C。低通濾波器110A及高通濾波器110B、110C係於電路構成上自共通埠102側起依此順序配置。

低通濾波器110A包含有：電感器L11，其設置於路徑106上；電容元件C11，其並聯連接於電感器L11；及電容元件C12，其設置於路徑106與接地端之間。

高通濾波器110B包含有：第一電容元件C13、C14、C15，其等設置於路徑106上；電感器L12，其設置於路徑106與接地端之間；及第二電容元件C16，其並聯連接於電感器L12。第一電容元件C13、C14串聯設置於路徑106上。第一電容元件C15設置為與路徑106並聯。

高通濾波器110C之構成係與高通濾波器110B之構成相同。即，高通濾波器110C包含有：第一電容元件C17、C18、C19，其等設置於路徑106上；電感器L13，其設置於路徑106與接地端之間；及第二電容元件C20，其並聯連接於電感器L13。第一電容元件C17、C18串聯設置於路徑106上。第一電容元件C19設置為與路徑106並聯。

高通濾波器120具備有高通濾波器120A、120B。高通濾波器120A、120B係於電路構成上自共通埠102側起依此順序配置。

高通濾波器120A包含有：第一電容元件C21、C22、C23，其等設置於路徑107上；電感器L21，其設置於路徑107與接地端之間；及第二電容元件C24，其並聯連接於電感器L21。第一電容元件C21、C22串聯設置於路徑107上。第一電容元件C23設置為與路徑107並聯。

高通濾波器120B之構成係與高通濾波器120A之構成相同。即，高通濾波器120B包含有：第一電容元件C25、C26、C27，其等設置於路徑107上；電感器L22，其設置於路徑107與接地端之間；及第二電容元件C28，其並聯連接於電感器L22。第一電容元件C25、C26串聯設置於路徑107上。第一電容元件C27設置為與路徑107並聯。

以下，參照圖8，對於構成分波器101之複數個構成要件的連接關係，進行詳細說明。首先，對於帶通濾波器110(低通濾波器110A及高通濾波器110B、110C)進行說明。電感器L11之一端連接於共通埠102。電容元件C11並聯連接於電感器L11。電容元件C12之一端連接於電感器L11之另一端。電容元件C12之另一端連接於接地端。

第一電容元件C13之一端連接於電感器L11之另一端。第一電容元件C14之一端連接於第一電容元件C13之另一端。第一電容元件C15之一端連接於第一電容元件C13之一端。第一電容元件C15之另一端連接於第一電容元件C14之另一端。

電感器L12之一端連接於第一電容元件C13與第一電容元件C14的連接點。電感器L12之另一端連接於接地端。第二電容元件C16並聯連接於電感器L12。

第一電容元件C17之一端連接於第一電容元件C14之另一端。第一電容元件C18之一端連接於第一電容元件C17之另一端。第一電容元件C18之另一端連接於信號埠103。第一電容元件C19之一端連接於第一電容元件C17之一端。第一電容元件C19之另一端連接於第一電容元件C18之另一端。

電感器L13之一端連接於第一電容元件C17與第一電容元件C18的連接點。電感器L13之另一端連接於接地端。第二電容元件C20並聯連接於電感器L13。

在圖8中，第一電容元件C13~C15係以Δ型連接方式連接。當將第一電容元件C13~C15之連接從Δ型連接轉換為Y型連接時，則於路徑106與接地端之間，形成有由對應於第一電容元件的電容器與電感器L12所構成之第一串聯電路。第一串聯電路的共振頻率、及由電感器L12與第二電容元件C16所構成之第一並聯電路的共振頻率係分別根據帶通濾波器110之通帶等設計值而設定為既定值。第一串聯電路的共振頻率與第一並聯電路的共振頻率可互不相同。此外，第一並聯電路的共振頻率可較第一串聯電路的共振頻率更高。

同樣地，在圖8中，第一電容元件C17~C19係以Δ型連接方式連接。當將第一電容元件C17~C19之連接從Δ型連接轉換為Y型連接時，則於路徑106與接地端之間，形成有由對應於第一電容元件的電容器與電感器L13所構成之第二串聯電路。第二串聯電路的共振頻率、及由電感器L13與第二電容元件C20所構成之第二並聯電路的共振頻率係分別根據帶通濾波器110之通帶等設計值而設定為既定值。第二串聯電路的共振頻率與第二並聯電路的共振頻率可互不相同。此外，第二並聯電路的共振頻率可較第二串聯電路的共振頻率更高。

接著，對於高通濾波器120(高通濾波器120A、120B)進行說明。第一電容元件C21之一端連接於共通埠102。第一電容元件C22之一端連接於第一電容元件C21之另一端。第一電容元件C23之一端連接於第一電容元件C21之一端。第一電容元件C23之另一端連接於第一電容元件C22之另一端。

電感器L21之一端連接於第一電容元件C21與第一電容元件C22的連接點。電感器L21之另一端連接於接地端。第二電容元件C24並聯連接於電感器L21。

第一電容元件C25之一端連接於第一電容元件C22之另一端。第一電容元件C26之一端連接於第一電容元件C25之另一端。第一電容元件C26之另一端連接於信號埠104。第一電容元件C27之一端連接於第一電容元件C25之一端。第一電容元件C27之另一端連接於第一電容元件C26之另一端。

電感器L22之一端連接於第一電容元件C25與第一電容元件C26的連接點。電感器L22之另一端連接於接地端。第二電容元件C28並聯連接於電感器L22。

在圖8中，第一電容元件C21~C23係以Δ型連接方式連接。當將第一電容元件C21~C23之連接從Δ型連接轉換為Y型連接時，則於路徑107與接地端之間，形成有由對應於第一電容元件的電容器與電感器L21所構成之第三串聯電路。第三串聯電路的共振頻率、及由電感器L21與第二電容元件C24所構成之第三並聯電路的共振頻率係分別根據高通濾波器120之截止頻率或通帶等設計值而設定為既定值。第三串聯電路的共振頻率與第三並聯電路的共振頻率可互不相同。此外，第三並聯電路的共振頻率可較第三串聯電路的共振頻率更高。

同樣地，在圖8中，第一電容元件C25~C27係以Δ型連接方式連接。當將第一電容元件C25~C27之連接從Δ型連接轉換為Y型連接時，則於路徑107與接地端之間，形成有由對應於第一電容元件的電容器與電感器L22所構成之第四串聯電路。第四串聯電路的共振頻率、及由電感器L22與第二電容元件C28所構成之第四並聯電路的共振頻率係分別根據高通濾波器120之截止頻率或通帶等設計值而設定為既定值。第四串聯電路的共振頻率與第四並聯電路的共振頻率可互不相同。此外，第四並聯電路的共振頻率可較第四串聯電路的共振頻率更高。

接著，參照圖9，對於分波器101之其他構成進行說明。圖9係表示分波器101的外觀立體圖。分波器101進而具備有積層體70，該積層體70包含有被積層之複數個介電體層與複數個導體層。圖8所示之共通埠102、信號埠103、104、帶通濾波器110(低通濾波器110A及高通濾波器110B)以及高通濾波器120(高通濾波器120A、120B)被一體化為積層體70。

積層體70具有位在複數個介電體層之積層方向T的兩端之底面70A及上面70B、以及連接底面70A與上面70B之四個側面70C~70F。側面70C、70D相互朝向相反側，側面70E、70F亦相互朝向相反側。側面70C~70F成為垂直於上面70B及底面70A。

如圖9所示，底面70A位於積層體70中-Z方向的端部。上面70B位於積層體70中Z方向的端部。底面70A及上面70B各者之形狀為X方向上較長之矩形形狀。側面70C位於積層體70中-X方向的端部。側面70D位於積層體70中X方向的端部。側面70E位於積層體70中-Y方向的端部。側面70F位於積層體70中Y方向的端部。

分波器101進而具備有設置於積層體70之底面70A的六個端子211、212、213、214、215、216。端子211、212、213係在相較於側面70F而更靠近側面70E之位置，於X方向上依此順序並排。端子214、215、216係在相較於側面70E而更靠近側面70F之位置，於-X方向上依此順序並排。

端子212對應於共通埠102，端子214對應於信號埠103，端子216對應於信號埠104。因此，共通埠102及信號埠103、104被設置於積層體70之底面70A。端子211、213、215連接於接地端。

接著，參照圖10A至圖14，對於構成積層體70之複數個介電體層及複數個導體層之一例進行說明。在本例中，積層體70具有被積層之22層介電體層。以下，將該22層介電體層自下起依序稱為第1層至第22層介電體層。此外，將第1層至第22層介電體層以符號71~92表示。

於圖10A至圖13B中，複數個圓表示複數個通孔。於介電體層71~90各者，形成有複數個通孔。複數個通孔係分別藉由將導體漿料填充於通孔用之孔所形成。複數個通孔各者係連接於導體層或其他通孔。

圖10A表示第1層介電體層71之圖案形成面。於介電體層71之圖案形成面，形成有端子211~216。圖10B表示第2層介電體層72之圖案形成面。於介電體層72之圖案形成面，形成有導體層721、722、723、724。

圖10C表示第3層介電體層73之圖案形成面。於介電體層73之圖案形成面，形成有導體層731、732、733、734、735、736、737。導體層732連接至導體層733。導體層736連接至導體層737。在圖10C中，將導體層732與導體層733之交界、導體層736與導體層737之交界分別以虛線表示。

圖11A表示第4層介電體層74之圖案形成面。於介電體層74之圖案形成面，形成有導體層741、742、743、744、745、746、747、748。導體層741連接至導體層742。導體層746連接至導體層747。在圖11A中，導體層746與導體層747之交界被以虛線表示。

圖11B表示第5層介電體層75之圖案形成面。於介電體層75之圖案形成面，形成有導體層751、752、753、754、755。圖11C表示第6層介電體層76之圖案形成面。於介電體層76之圖案形成面，形成有導體層761、762、763、764、765。

圖12A表示第7層介電體層77之圖案形成面。於介電體層77之圖案形成面，形成有導體層771、772、773。圖12B表示第8層至第15層介電體層78~85各者之圖案形成面。於介電體層78~85各者之圖案形成面，未形成有導體層。

圖12C表示第16層介電體層86之圖案形成面。於介電體層86之圖案形成面，形成有電感器用導體層861、862、864、865、866、以及導體層863。導體層861、862連接至導體層863。在圖12C中，導體層861與導體層863之交界、導體層862與導體層863之交界分別被以虛線表示。

圖13A表示第17層介電體層87之圖案形成面。於介電體層87之圖案形成面，形成有電感器用導體層871、872、874、875、876、以及導體層873。導體層871、872連接至導體層873。在圖13A中，導體層871與導體層873之交界、導體層872與導體層873之交界分別被以虛線表示。

圖13B表示第18層至第20層介電體層88~90各者之圖案形成面。於介電體層88~90各者，未形成有導體層。圖13C表示第21層介電體層91之圖案形成面。於介電體層91之圖案形成面，形成有接地端用導體層911、912。

圖14表示第22層介電體層92之圖案形成面。於介電體層92之圖案形成面，形成有由導體層構成之標記921。

圖9所示之積層體70被構成為，以第1層介電體層71之圖案形成面成為積層體70之底面70A，並以與第22層介電體層92之圖案形成面相反側的面成為積層體70之上面70B之方式，積層第1層至第22層介電體層71~92。

圖10A至圖13B所示之複數個通孔各者係於積層第1層至第22層介電體層71~92時，連接於積層方向T上重疊之導體層或積層方向T上重疊之其他通孔。此外，圖10A至圖13B所示之複數個通孔中，位在端子內或導體層內之通孔係連接於該端子或該導體層。

圖15表示積層第1層至第22層介電體層71~92而構成之積層體70的內部。如圖15所示，在積層體70之內部，被積層有圖10A至圖13C所示之複數個導體層與複數個通孔。再者，在圖15中，省略標記921。

以下，對於圖8所示之分波器101的構成要件、及圖10A至圖13C所示之積層體70內部的構成要件之對應關係進行說明。首先，對於帶通濾波器110之構成要件進行說明。電感器L11係由電感器用導體層864、874、以及連接於該等導體層之複數個通孔所構成。電容元件C11係由導體層734、744、754、764、以及該等導體層間之介電體層73~75所構成。電容元件C12係由導體層722、734、以及該等導體層間之介電體層72所構成。

電感器L12係由電感器用導體層865、875、以及連接於該等導體層之複數個通孔所構成。第一電容元件C13係由導體層735、745、753、763、以及該等導體層間之介電體層73~75所構成。第一電容元件C14係由導體層735、747、以及該等導體層間之介電體層73所構成。第一電容元件C15係由導體層746、754、以及該等導體層間之介電體層74所構成。第二電容元件C16係由導體層722、735、以及該等導體層間之介電體層72所構成。

電感器L13係由導體層866、876、以及連接於該等導體層之複數個通孔所構成。第一電容元件C17係由導體層747、755、765、以及該等導體層間之介電體層74、75所構成。第一電容元件C18係由導體層723、737、以及該等導體層間之介電體層72所構成。第一電容元件C19係由導體層765、773、以及該等導體層間之介電體層76所構成。第二電容元件C20係由導體層722、736、743、以及該等導體層間之介電體層72、73所構成。

接著，對於高通濾波器120之構成要件進行說明。電感器L21係由電感器用導體層861、871、以及連接於該等導體層之複數個通孔所構成。第一電容元件C21係由導體層721、733、以及該等導體層間之介電體層72所構成。第一電容元件C22係由導體層733、742、752、762、以及該等導體層間之介電體層73~75所構成。第一電容元件C23係由導體層762、772、以及該等導體層間之介電體層76所構成。第二電容元件C24係由導體層722、732、以及該等導體層間之介電體層72所構成。

電感器L22係由電感器用導體層862、872、以及連接於該等導體層之複數個通孔所構成。第一電容元件C25係由導體層741、751、以及該等導體層間之介電體層74所構成。第一電容元件C26係由導體層751、761、以及該等導體層間之介電體層75所構成。第一電容元件C27係由導體層761、771、以及該等導體層間之介電體層76所構成。第二電容元件C28係由導體層722、731、以及該等導體層間之介電體層72所構成。

接著，參照圖9至圖15，對於分波器101構造上之特徵進行說明。帶通濾波器110與高通濾波器120係於底面70A或上面70B之長邊方向上，即在與X方向平行之方向上並排。積層體70之側面70C、70D係位在與積層方向T正交之方向的兩端，即位在與X方向平行之方向的兩端。帶通濾波器110被配置在相較於側面70C而更靠近側面70D之位置。高通濾波器120被配置在相較於側面70D而更靠近側面70C之位置。

如圖15所示，電感器L11~L13、L21、L22分別捲繞在與積層方向T正交且在與Y方向平行之方向上延伸之軸的周圍。

積層體70包含有兩個第一通孔列L11a、兩個第一通孔列L12a、兩個第一通孔列L13a、兩個第一通孔列L21a、兩個第一通孔列L22a、兩個第二通孔列L11b、兩個第二通孔列L12b、兩個第二通孔列L13b、一個第二通孔列L21b、一個第二通孔列L22b。

電感器用導體層861連接兩個第一通孔列L21a之各一端與一個第二通孔列L21b之一端。電感器用導體層862連接兩個第一通孔列L22a之各一端與一個第二通孔列L22b之一端。

電感器用導體層864連接兩個第一通孔列L11a之各一端與兩個第二通孔列L11b之各一端。電感器用導體層865連接兩個第一通孔列L12a之各一端與兩個第二通孔列L12b之各一端。電感器用導體層866連接兩個第一通孔列L13a之各一端與兩個第二通孔列L13b之各一端。

電感器L11係由電感器用導體層864、874、兩個第一通孔列L11a、兩個第二通孔列L11b、以及連接於電感器用導體層864、874兩者之四個通孔所構成。電感器L12係由電感器用導體層865、875、兩個第一通孔列L12a、兩個第二通孔列L12b、以及連接於電感器用導體層865、875兩者之四個通孔所構成。電感器L13係由電感器用導體層866、876、兩個第一通孔列L13a、兩個第二通孔列L13b、以及連接於電感器用導體層866、876兩者之四個通孔所構成。

電感器L21係由電感器用導體層861、871、兩個第一通孔列L21a、一個第二通孔列L21b、以及連接於電感器用導體層861、871兩者之三個通孔所構成。電感器L22係由電感器用導體層862、872、兩個第一通孔列L22a、一個第二通孔列L22b、以及連接於電感器用導體層862、872兩者之三個通孔所構成。

導體層721~723、731~737、741~748、751~755、761~765、771、773係對應於本發明中的「電容器用導體層」。

本實施形態中其他構成、作用及效果係與第1實施形態相同。

再者，本發明不被限定於上述各實施形態，其可進行各種變更。例如，本發明之濾波器可僅具備一個高通濾波器，亦可具備三個以上之高通濾波器。

根據以上說明，實施本發明之各種態樣或變形例係顯而易見者。因此，在與本案發明申請專利範圍之均等範圍中，其亦可以上述最佳形態以外之形態來實施本發明。

1:濾波器 2:第一埠 3:第二埠 4、5:高通濾波器 6:路徑 50、70:積層體 50A、70A:底面 50B、70B:上面 50C~50F、70C~70F:側面 51~69、71~92:介電體層 51T1、51T2、51T3:通孔 52T1、52T2、52T3、52T4:通孔 53T1、53T2、53T3、53T4:通孔 54T1、54T2、54T3、54T4:通孔 55T1、55T2、55T3、55T4:通孔 66T1、66T2、66T3、66T4:通孔 67T1、67T2、67T3、67T4:通孔 91:實施例之模型的特性 92:比較例之模型的特性 101:分波器 102:共通埠 103、104:信號埠 106、107:路徑 110:帶通濾波器 110A:低通濾波器 110B、110C:高通濾波器 111、112、113、114、115、116:端子 120、120A、120B:高通濾波器 211、212、213、214、215、216:端子 521、522、523:導體層 531、532、533、534、535、536:導體層 541:導體層 671、672:(電感器用)導體層 681、682:(電感器用)導體層 691、921:標記 721、722、723、724:導體層 731、732、733、734、735、736、737:導體層 741、742、743、744、745、746、747、748:導體層 751、752、753、754、755:導體層 761、762、763、764、765:導體層 771、772、773:導體層 861、862、864、865、866:(電感器用)導體層 863:導體層 871、872、874、875、876:(電感器用)導體層 873:導體層 911、912:(接地端用)導體層 A1、A2:軸 C1、C2、C3、C5、C6、C7:第一電容元件 C4、C8:第二電容元件 C11、C12:電容元件 C13、C14、C15、C17、C18、C19:第一電容元件 C16、C20:第二電容元件 C21、C22、C23、C25、C26、C27:第一電容元件 C24、C28:第二電容元件 L1、L2、L11~L13、L21、L22:電感器 L1a、L2a:第一通孔列 L1b、L2b:第二通孔列 L11a、L12a、L13a、L21a、L22a:第一通孔列 L11b、L12b、L13b、L21b、L22b:第二通孔列 T:積層方向 X、Y、Z:方向

圖1係表示本發明第1實施形態的濾波器之電路構成的電路圖。

圖2係表示本發明第1實施形態的濾波器之外觀的立體圖。

圖3A至圖3C係表示本發明第1實施形態的濾波器之積層體中第1層至第3層的介電體層之圖案形成面的說明圖。

圖4A係表示本發明第1實施形態的濾波器之積層體中第4層的介電體層之圖案形成面的說明圖。

圖4B係表示本發明第1實施形態的濾波器之積層體中第5層至第15層的介電體層之圖案形成面的說明圖。

圖4C係表示本發明第1實施形態的濾波器之積層體中第16層的介電體層之圖案形成面的說明圖。

圖5A至圖5C係表示本發明第1實施形態的濾波器之積層體中第17層至第19層的介電體層之圖案形成面的說明圖。

圖6係表示本發明第1實施形態的濾波器之積層體之內部的立體圖。

圖7係表示實施例之模型與比較例之模型的通過衰減特性的特性圖。

圖8係表示具備本發明第2實施形態的濾波器之分波器的電路構成的電路圖。

圖9係表示本發明第2實施形態中分波器的外觀立體圖。

圖10A至圖10C係表示本發明第2實施形態中分波器的積層體中第1層至第3層的介電體層之圖案形成面的說明圖。

圖11A至圖11C係表示本發明第2實施形態中分波器的積層體中第4層至第6層的介電體層之圖案形成面的說明圖。

圖12A係表示本發明第2實施形態中分波器的積層體中第7層的介電體層之圖案形成面的說明圖。

圖12B係表示本發明第2實施形態中分波器的積層體中第8層至第15層的介電體層之圖案形成面的說明圖。

圖12C係表示本發明第2實施形態中分波器的積層體中第16層的介電體層之圖案形成面的說明圖。

圖13A至圖13C係表示本發明第2實施形態中分波器的積層體中第17層至第21層的介電體層之圖案形成面的說明圖。

圖14係表示本發明第2實施形態中分波器的積層體中第22層的介電體層之圖案形成面的說明圖。

圖15係表示本發明第2實施形態中分波器的積層體之內部的立體圖。

1:濾波器

2:第一埠

3:第二埠

4、5:高通濾波器

6:路徑

C1、C2、C3、C5、C6、C7:第一電容元件

C4、C8:第二電容元件

L1、L2:電感器

Claims (11)

1. 一種濾波器，其具備有： 第一埠； 第二埠；及 至少一個高通濾波器，其於電路構成上被設置在上述第一埠與上述第二埠之間； 上述至少一個高通濾波器包含有：第一電容元件，其設置於連接上述第一埠與上述第二埠之路徑上；電感器，其設置於上述路徑與接地端之間；及第二電容元件，其並聯連接於上述電感器。
2. 如請求項1之濾波器，其中， 第一共振頻率與第二共振頻率互不相同，上述第一共振頻率係由上述電感器與對應於上述第一電容元件之電容器所構成之串聯電路的共振頻率，上述第二共振頻率係由上述電感器與上述第二電容元件所構成之並聯電路的共振頻率。
3. 如請求項2之濾波器，其中， 上述第二共振頻率較上述第一共振頻率更高。
4. 如請求項1之濾波器，其中， 上述至少一個高通濾波器包含有複數個高通濾波器。
5. 如請求項1之濾波器，其進而具備有： 低通濾波器，其於電路構成上被設置在上述第一埠或上述第二埠與上述至少一個高通濾波器之間。
6. 如請求項1之濾波器，其進而具備有： 積層體，其包含有被積層之複數個介電體層與複數個導體層； 上述第一埠、上述第二埠及上述至少一個高通濾波器係一體化為上述積層體。
7. 如請求項6之濾波器，其中， 上述複數個導體層包含有用以構成上述第一電容元件及上述第二電容元件之複數個電容器用導體層。
8. 如請求項6之濾波器，其中， 上述電感器捲繞在與上述複數個介電體層正交之軸的周圍。
9. 如請求項8之濾波器，其中， 上述積層體進而包含有至少一個第一通孔列、至少一個第二通孔列， 上述至少一個第一通孔列與上述至少一個第二通孔列各者係藉由兩個以上之通孔串聯連接而構成， 上述複數個導體層包含有連接上述至少一個第一通孔列之一端與上述至少一個第二通孔列之一端的電感器用導體層， 上述電感器係由上述電感器用導體層、上述至少一個第一通孔列及上述至少一個第二通孔列所構成。
10. 如請求項9之濾波器，其中， 上述至少一個第一通孔列包含有兩個第一通孔列， 上述至少一個第二通孔列包含有兩個第二通孔列。
11. 如請求項6之濾波器，其中， 上述至少一個高通濾波器包含有第一高通濾波器與第二高通濾波器， 上述積層體具有第一側面及第二側面，上述第一側面及上述第二側面位在與上述複數個介電體層之積層方向正交之方向的兩端， 上述第一高通濾波器之上述電感器被配置在相較於上述第二側面而更靠近上述第一側面之位置， 上述第二高通濾波器之上述電感器被配置在相較於上述第一側面而更靠近上述第二側面之位置。