TW202349868A - 積層型電子零組件 - Google Patents

積層型電子零組件 Download PDF

Info

Publication number
TW202349868A
TW202349868A TW112105290A TW112105290A TW202349868A TW 202349868 A TW202349868 A TW 202349868A TW 112105290 A TW112105290 A TW 112105290A TW 112105290 A TW112105290 A TW 112105290A TW 202349868 A TW202349868 A TW 202349868A
Authority
TW
Taiwan
Prior art keywords
conductor layer
ground conductor
filter
electronic component
ground
Prior art date
Application number
TW112105290A
Other languages
English (en)
Inventor
森直之
Original Assignee
日商Ｔｄｋ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｔｄｋ股份有限公司 filed Critical 日商Ｔｄｋ股份有限公司
Publication of TW202349868A publication Critical patent/TW202349868A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0064—Earth or grounding circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Abstract

本發明之電子零組件，其具備有：積層體，其具有底面及上面；第一接地用導體層及第二接地用導體層，其分別與積層體形成為一體化且與接地(GND)連接；第一濾波器，其在積層體內被配置在底面與第一接地用導體層之間；第二濾波器，其在積層體內被配置在底面與第二接地用導體層之間。

Description

積層型電子零組件
本發明係有關一種包含2個濾波器的積層型電子零組件(component)。
近年來，在以行動電話或智慧型手機為代表的小型移動體通信裝置中，伴隨著多功能化、小型化之進程，電子零組件之安裝趨向於高密度化。其結果，在小型移動體通信裝置中，被安裝在安裝基板的複數個電子零組件之間隔相對地變小。
若複數個電子零組件之間隔變小，則容易在複數個電子零組件之間產生電磁干擾。例如，在國際公開第2018/110513號及臺灣專利申請案公開第201725594A號中揭示有一種技術，其用以抑制複數個電子零組件間的電磁干擾。在國際公開第2018/110513號中記載有一種高頻模組，該高頻模組用以抑制雜訊進入至高頻模組之內部，而在對主動元件進行密封的樹脂上形成遮蔽構件。在臺灣專利申請案公開第201725594A號中，記載有一種電子零組件，其用以抑制雜訊侵入至電子零組件內，並且用以抑制朝向電子零組件外放射雜訊，在積層體之上面及4個側面設置有屏蔽電極。
然而，在小型移動體通信裝置中，廣泛地被採用一種構成，該構成係設置有天線，且使用分波器將該天線所傳送接收的複數個信號分離，該天線係在系統及使用頻帶不同的複數個應用中共同地被使用。
通常，對第一頻帶內之頻率的第一信號與高於第一頻帶的第二頻帶內之頻率的第二信號進行分離的分波器，其具備有：共同埠；第一信號埠；第二信號埠；第一濾波器，其被設在自共同埠至第一信號埠的第一信號路徑；及第二濾波器，其被設在自共同埠至第二信號埠的第二信號路徑。
在使用分波器的小型移動體通信裝置中，被要求抑制分波器與其他電子零組件之間的電磁干擾。然而，若將國際公開第2018/110513號及臺灣專利申請案公開第201725594A號所記載的技術應用於分波器，則會產生第一濾波器與第二濾波器之間之隔離降低的問題。
上述問題不限定於分波器，在包含2個濾波器的所有積層型電子零組件中皆有可能產生。
本發明之目的在於提供一種積層型電子零組件，其包含2個濾波器，不僅可抑制伴隨著安裝之高密度化的電磁性不良的產生，而且可抑制2個濾波器間之隔離(isolation)的降低。
本發明之積層型電子零組件，其具備有：積層體，其包含積層的複數個介電體(dielectric)層，且具有與被安裝體相對向的第一面及與第一面相反側的第二面；第一接地用導體層及第二接地用導體層，其分別與積層體形成為一體化且與接地(GND)連接；第一濾波器，其在積層體內被配置在第一面與第一接地用導體層之間；及第二濾波器，其在積層體內被配置在第一面與第二接地用導體層之間。
在本發明之積層型電子零組件中，第一接地用導體層及第二接地用導體層亦可在積層體內被配置在較第一面為更靠近第二面的位置。
此外，在本發明之積層型電子零組件中，第一接地用導體層與第二接地用導體層亦可相互地分離。
此外，本發明之積層型電子零組件，亦可更進一步具備：複數個第一通孔，其電性連接第一接地用導體層並接地；及複數個第二通孔，其電性連接第二接地用導體層並接地。
此外，本發明之積層型電子零組件，亦可更進一步具備：第三接地用導體層，其在積層體內被配置在較第二面更靠近第一面的位置且與接地連接。在此情形下，第一接地用導體層與第二接地用導體層，經由第三接地用導體層相互被電性連接。
此外，本發明之積層型電子零組件，亦可更進一步具備：被配置在第一面且與接地連接的端子。在此情形下，第一接地用導體層及第二接地用導體層分別電性連接於端子。
此外，亦可在本發明之積層型電子零組件中，當自與複數個介電體層之積層方向平行的一個方向觀察時，第一接地用導體層與位於較積層體中之複數個介電體層的積層方向之中央靠近第二面側的第一濾波器之複數個構成要件相重疊。當自與複數個介電體層之積層方向平行的一個方向觀察時，第二接地用導體層與位於較積層體中之複數個介電體層之積層方向的中央靠近第二面側的第二濾波器之複數個構成要件相重疊。
此外，在本發明之積層型電子零組件中，第一濾波器及第二濾波器亦可分別為使用至少一個電感器及至少一個電容器來構成的LC濾波器。在此情形下，當自與複數個介電體層之積層方向平行的一個方向觀察時，第一接地用導體層與構成第一濾波器的至少一個電感器相重疊。此外，當自與複數個介電體層之積層方向平行的一個方向觀察時，第二接地用導體層與構成第二濾波器的至少一個電感器相重疊。
此外，在本發明之積層型電子零組件中，第一濾波器亦可選擇性地使第一通帶(passband)內之頻率的信號通過。第二濾波器選擇性地使與第一通帶不同之第二通帶內的頻率之信號通過。
在本發明之積層型電子零組件中，第一濾波器亦可在積層體內被配置在積層體之第一面與第一接地用導體層之間，第二濾波器在積層體內被配置在積層體之第一面與第二接地用導體層之間。藉此，根據本發明，可實現一種積層型電子零組件，其不僅可抑制伴隨著安裝之高密度化的電磁性不良的產生，而且可抑制2個濾波器間之隔離的降低。
本發明之其他目的、特徵及長處，可藉由以下之說明充分瞭解。
以下參照圖式，對本發明之實施形態詳細進行說明。首先，參照圖1，對本發明一實施形態之積層型電子零組件(以下，簡稱為電子零組件)1之構成的概略進行說明。在圖1中，作為電子零組件1之一例，表示分波器(雙工器)。電子零組件1具備：第一濾波器10，其選擇性地使第一通帶內之頻率的第一信號通過；及第二濾波器20，其選擇性地使與第一通帶不同的第二通帶內之頻率的第二信號通過。在本實施形態中，尤其是，第二通帶係高於第一通帶的頻帶。
電子零組件1更進一步具備：共同埠2；第一信號埠3；第二信號埠4；第一信號路徑5，其連接共同埠2與第一信號埠3；及第二信號路徑6，其連接共同埠2與第二信號埠4。第一濾波器10，在電路構成上被設於共同埠2與第一信號埠3之間。第二濾波器20在電路構成上被設於共同埠2與第二信號埠4之間。再者，在本申請案中，所謂「電路構成上」之表述，並非用於指在物理構成上之配置，而是用於指在電路圖上之配置。
第一信號路徑5係自共同埠2經由第一濾波器10到達至第一信號埠3的路徑。第二信號路徑6係自共同埠2經由第二濾波器20到達至第二信號埠4的路徑。第一通帶內之頻率的第一信號選擇性地通過設置有第一濾波器10的第一信號路徑5。第二通帶內之頻率的第二信號選擇性地通過設置有第二濾波器20的第二信號路徑6。依此方式，電子零組件1將第一信號與第二信號分離。
接著，參照圖1，對第一及第二濾波器10、20之構成的一例進行說明。在圖1所示之例子中，第一濾波器10係帶通濾波器。此外，第一濾波器10係LC濾波器，該LC濾波器包含電感器L11、L12、L13、及電容器C11、C12、C13、C14、C15、C16、C17、C18、C19、C20。電感器L11之一端連接於共同埠2。電容器C11並聯地連接於電感器L11。電容器C12之一端連接於電感器L11之另一端。電容器C12之另一端連接接地。
電容器C13之一端連接於電感器L11之另一端。電容器C14之一端連接於電容器C13之另一端。電容器C15之一端連接於電容器C13之一端。電容器C15之另一端連接於電容器C14之另一端。
電感器L12之一端連接於電容器C13與電容器C14之連接點。電感器L12之另一端連接接地。電容器C16並聯地連接於電感器L12。
電容器C17之一端連接於電容器C14之另一端。電容器C18之一端連接於電容器C17之另一端。電容器C18之另一端連接於第一信號埠3。電容器C19之一端連接於電容器C17之一端。電容器C19之另一端連接於電容器C18之另一端。
電感器L13之一端連接於電容器C17與電容器C18之連接點。電感器L13之另一端連接接地。電容器C20並聯地連接於電感器L13。
在圖1所示之例子中，第二濾波器20係高通濾波器。此外，第二濾波器20係LC濾波器，該LC濾波器包含電感器L21、L22、及電容器C21、C22、C23、C24、C25、C26、C27、C28。電容器C21之一端連接於共同埠2。電容器C22之一端連接於電容器C21之另一端。電容器C23之一端連接於電容器C21之一端。電容器C23之另一端連接於電容器C22之另一端。
電感器L21之一端連接於電容器C21與電容器C22之連接點。電感器L21之另一端連接接地。電容器C24並聯地連接於電感器L21。
電容器C25之一端連接於電容器C22之另一端。電容器C26之一端連接於電容器C25之另一端。電容器C26之另一端連接於第二信號埠4。電容器C27之一端連接於電容器C25之一端。電容器C27之另一端連接於電容器C26之另一端。
電感器L22之一端係連接於電容器C25與電容器C26之連接點。電感器L22之另一端連接接地。電容器C28並聯地連接於電感器L22。
接著，參照圖2，對電子零組件1之其他構成進行說明。圖2係表示電子零組件1之外觀的立體圖。
電子零組件1更進一步具備積層體50，該積層體50包含所積層的複數個介電體層及複數個導體層。共同埠2、第一信號埠3、第二信號埠4、第一濾波器10及第二濾波器20則與積層體50形成為一體化。
積層體50具有位於複數個介電體層之積層方向T之兩端的底面50A及上面50B、及連接底面50A與上面50B的4個側面50C〜50F。側面50C、50D彼此朝向相反側，側面50E、50F亦彼此朝向相反側。側面50C〜50F垂直於上面50B及底面50A。
此處，如圖2所示，定義X方向、Y方向、Z方向。X方向、Y方向、Z方向相互正交。在本實施形態中，將與積層方向T平行的一個方向設為Z方向。此外，將與X方向相反之方向設為-X方向，將與Y方向相反之方向設為-Y方向，將與Z方向相反之方向設為-Z方向。
如圖2所示，底面50A位於積層體50中之-Z方向之一端。上面50B位於積層體50中之Z方向之一端。底面50A及上面50B各者之形狀，係在X方向相對較長的矩形形狀。側面50C位於積層體50中-X方向之一端。側面50D位於積層體50中X方向之一端。側面50E位於積層體50中-Y方向之一端。側面50F位於積層體50中Y方向之一端。
底面50A係與基板等未圖示之被安裝體相對向。底面50A對應於本發明中之「第一面」。在積層體50中，上面50B位於與底面50A相反側。上面50B對應於本發明中之「第二面」。
電子零組件1更進一步具備被設於積層體50之底面50A的端子111、112、113、114、115、116。端子111、112、113在較側面50F靠近側面50E的位置，沿著X方向依序排列。端子114、115、116在較側面50E靠近側面50F的位置，沿著-X方向依序排列。
端子112對應於共同埠2，端子114對應於第一信號埠3，端子116對應於第二信號埠4。藉此，共同埠2、第一信號埠3及第二信號埠4被設於積層體50之底面50A。端子111、113、115之各者連接接地。
電子零組件1更進一步具備有第一接地用導體層711及第二接地用導體層712，該第一接地用導體層711及第二接地用導體層712分別與積層體50形成為一體化且與接地連接。第一接地用導體層711與第二接地用導體層712被配置在較底面50A靠近上面50B的位置。此外，第一接地用導體層711與第二接地用導體層712相互地分離。第一接地用導體層711被配置在較側面50C靠近側面50D的位置。第二接地用導體層712被配置在較側面50D靠近側面50C的位置。
接著，參照圖3A至圖7，對構成積層體50的複數個介電體層及複數個導體層之一例進行說明。在本例中，積層體50具有被積層的22層之介電體層。以下，自下方起依序將該22層之介電體層稱為第1層至第22層之介電體層。此外，將第1層至第22層之介電體層以符號51〜72來表示。
在圖3A至圖6B中，複數個圓表示複數個通孔。於介電體層51〜70分別形成有複數個通孔。複數個通孔分別藉由將導體漿體填充至通孔用之孔所形成。複數個通孔之各者連接於導體層或其他通孔。
圖3A表示第1層之介電體層51的圖案形成面。於介電體層51之圖案形成面，形成有端子111〜116。此外，於圖3A中，在被形成於介電體層51的複數個通孔中，以符號51T3表示與端子111連接的2個特定之通孔，以符號51T1表示與端子113連接的2個特定之通孔，以符號51T2表示與端子115連接的2個特定之通孔。
圖3B表示第2層之介電體層52的圖案形成面。於介電體層52之圖案形成面，形成有導體層521、522、523。被形成於介電體層51的通孔51T1〜51T3連接於導體層523。此外，於圖3B中，在被形成於介電體層52的複數個通孔中，分別以符號52T1、52T2、52T3、52T4、52T5表示與導體層523連接的5個特定之通孔。
圖3C表示第3層之介電體層53的圖案形成面。於介電體層53之圖案形成面，形成有導體層531、532、533、534、535、536、537。導體層533連接於導體層534。導體層535連接於導體層536。在圖3C中，分別以虛線表示導體層533與導體層534之邊界、及導體層535與導體層536之邊界。
此外，於圖3C中，在被形成於介電體層53的複數個通孔中，分別以符號53T1、53T2、53T3、53T4、53T5表示5個特定之通孔。被形成於介電體層52的通孔52T1〜52T5分別與通孔53T1〜53T5相連接。
圖4A表示第4層之介電體層54的圖案形成面。於介電體層54之圖案形成面，形成有導體層541、542、543、544、545、546、547、548。導體層543連接於導體層544。導體層547連接於導體層548。在圖4A中，以虛線表示導體層543與導體層544之邊界。
此外，於圖4A中，在被形成於介電體層54的複數個通孔中，分別以符號54T1、54T2、54T3、54T4、54T5表示5個特定之通孔。被形成於介電體層53的通孔53T1〜53T5分別與通孔54T1〜54T5相連接。
圖4B表示第5層之介電體層55的圖案形成面。於介電體層55之圖案形成面，形成有導體層551、552、553、554、555。此外，於圖4B中，在被形成於介電體層55的複數個通孔中，分別以符號55T1、55T2、55T3、55T4、55T5表示5個特定之通孔。被形成於介電體層54的通孔54T1〜54T5分別與通孔55T1〜55T5相連接。
圖4C表示第6層之介電體層56的圖案形成面。於介電體層56之圖案形成面，形成有導體層561、562、563、564、565。此外，於圖4C中，在被形成於介電體層56的複數個通孔中，分別以符號56T1、56T2、56T3、56T4、56T5表示5個特定之通孔。被形成於介電體層55的通孔55T1〜55T5分別與通孔56T1〜56T5相連接。
圖5A表示第7層之介電體層57的圖案形成面。於介電體層57之圖案形成面，形成有導體層571、572、573。此外，於圖5A中，在被形成於介電體層57的複數個通孔中，分別以符號57T1、57T2、57T3、57T4、57T5表示5個特定之通孔。被形成於介電體層56的通孔56T1〜56T5分別與通孔57T1〜57T5相連接。
圖5B表示第8層至第15層之介電體層58〜65的各圖案形成面。於圖5B中，在被形成於各介電體層58〜65的複數個通孔中，分別以符號58T1、58T2、58T3、58T4、58T5表示5個特定之通孔。被形成於介電體層57的通孔57T1〜57T5分別與被形成於介電體層58的通孔58T1〜58T5相連接。此外，在介電體層58〜65中，上下鄰接之相同符號的通孔係彼此相互被連接。
圖5C表示第16層之介電體層66的圖案形成面。於介電體層66之圖案形成面，形成有電感器用導體層661、662、663、664、665及導體層666。導體層664、665連接於導體層666。在圖5C中，分別以虛線表示導體層664與導體層666之邊界、及導體層665與導體層666之邊界。
此外，於圖5C中，在被形成於介電體層66的複數個通孔中，分別以符號66T1、66T2、66T3、66T4、66T5、66T6、66T7、66T8表示8個特定之通孔。被形成於介電體層65的通孔58T1、58T2、58T5分別與通孔66T1、66T2、66T5相連接。被形成於介電體層65的通孔58T3及通孔66T3、66T6連接於導體層664。被形成於介電體層65的通孔58T4及通孔66T4、66T7連接於導體層665。通孔66T8連接於導體層666。
圖6A表示第17層之介電體層67的圖案形成面。於介電體層67之圖案形成面，形成有電感器用導體層671、672、673、674、675及導體層676。導體層674、675連接於導體層676。在圖6A中，分別以虛線表示導體層674與導體層676之邊界、及導體層675與導體層676之邊界。
此外，於圖6A中，在被形成於介電體層67的複數個通孔中，分別以符號67T1、67T2、67T3、67T4、67T5、67T6、67T7、67T8表示8個特定之通孔。被形成於介電體層66的通孔66T1、66T2、66T5分別與通孔67T1、67T2、67T5相連接。被形成於介電體層66的通孔66T3、66T6及通孔67T3、67T6連接於導體層674。被形成於介電體層66的通孔66T4、66T7及通孔67T4、67T7連接於導體層675。被形成於介電體層66的通孔66T8及通孔67T8連接於導體層676。
圖6B表示第18層至第20層之介電體層68〜70的各圖案形成面。於圖6B中，在被形成於各介電體層68〜70的複數個通孔中，分別以符號68T1、68T2、68T3、68T4、68T5、68T6、68T7、68T8表示8個特定之通孔。被形成於介電體層67的通孔67T1〜67T8分別與被形成於介電體層68的通孔68T1〜68T8相連接。此外，在介電體層68〜70中，上下鄰接之相同符號之通孔係彼此相互被連接。
圖6C表示第21層之介電體層71的圖案形成面。於介電體層71之圖案形成面，形成有第一接地用導體層711及第二接地用導體層712。被形成於介電體層70的通孔68T1、68T2連接於第一接地用導體層711。被形成於介電體層70的通孔68T3〜68T8連接於第二接地用導體層712。
圖7表示第22層之介電體層72的圖案形成面。於介電體層72之圖案形成面，形成有由導體層所構成的標記721。
圖2所示之積層體50係，以第1層之介電體層51的圖案形成面成為積層體50之底面50A，而與第22層之介電體層72的圖案形成面相反側之面則成為積層體50之上面50B之方式，使第1層至第22層之介電體層51〜72被積層所構成。
除了上述複數個特定之通孔以外，圖3A至圖5C所示之複數個通孔，在將第1層至第22層之介電體層51〜72積層時，分別連接於在積層方向T相重疊的導體層或在積層方向T相重疊的其他通孔。此外，除了上述複數個特定之通孔以外，圖3A至圖5C所示之複數個通孔中，位於端子內或導體層內的通孔被連接於該端子或該導體層。
圖8表示積層體50之內部，該積層體係藉由將第1層至第22層之介電體層51〜72積層所構成。如圖8所示，在積層體50之內部，被積層有圖3A至圖6C所示之複數個導體層及複數個通孔。再者，在圖8中，將標記721省略。
以下，對圖1所示之電子零組件1之電路之構成要件與圖3A至圖6C所示之積層體50內部之構成要件之對應關係進行說明。首先，對第一濾波器10之構成要件進行說明。電感器L11包含電感器用導體層661、671、及與其等導體層所連接的複數個通孔。電感器L12包含電感器用導體層662、672、及與其等導體層所連接的複數個通孔。電感器L13包含電感器用導體層663、673、及與其等導體層所連接的複數個通孔。
電容器C11包含導體層531、541、551、561、及其等導體層之間的介電體層53〜55。電容器C12包含導體層523、531、及其等導體層之間的介電體層52。
電容器C13包含導體層532、542、552、562、及其等導體層之間的介電體層53〜55。電容器C14包含導體層532、544、及其等導體層之間的介電體層53。電容器C15包含導體層543、551、及其等導體層之間的介電體層54。電容器C16包含導體層523、532、及其等導體層之間的介電體層52。
電容器C17包含導體層544、553、563、及其等導體層之間的介電體層54、55。電容器C18包含導體層521、533、及其等導體層之間的介電體層52。電容器C19包含導體層563、571、及其等導體層之間的介電體層56。電容器C20包含導體層523、534、545、及其等導體層之間的介電體層52、53。
接著，對第二濾波器20之構成要件進行說明。電感器L21包含電感器用導體層664、674、及與其等導體層連接的複數個通孔。電感器L22包含電感器用導體層665、675、及與其等導體層連接的複數個通孔。
電容器C21包含導體層522、535、及其等導體層之間的介電體層52。電容器C22包含導體層535、547、554、564、及其等導體層之間的介電體層53〜55。電容器C23包含導體層564、572、及其等導體層之間的介電體層56。電容器C24包含導體層523、536、及其等導體層之間的介電體層52。
電容器C25包含導體層548、555、及其等導體層之間的介電體層54。電容器C26包含導體層555、565、及其等導體層之間的介電體層55。電容器C27包含導體層565、573、及其等導體層之間的介電體層56。電容器C28包含導體層523、537、及其等導體層之間的介電體層52。
接著，參照圖2至圖12，對本實施形態之電子零組件1之構造的特徵進行說明。圖9係表示自上面50B側所觀察的積層體50內部之一部分的俯視圖。圖10至圖12之各者係表示自側面50E側所觀察的積層體50內部之一部分的側視圖。圖10至圖12表示第一及第二接地用導體層711、712。圖10更進一步表示第一濾波器10之電感器L11、第二濾波器20之電感器L21、及端子111〜113。於圖11更進一步表示第一濾波器10之電感器L12、及端子111〜113。於圖12更進一步表示第一濾波器10之電感器L13、第二濾波器20之電感器L22、及端子114〜116。
首先，對第一及第二濾波器10、20與第一及第二接地用導體層711、712之關係進行說明。如圖10至圖12所示，第一濾波器10及第二濾波器20排列於底面50A或上面50B之長邊方向，即與X方向平行的方向。第一濾波器10被配置在較側面50C靠近側面50D的位置。第二濾波器20被配置在較側面50D靠近側面50C的位置。
如圖8、圖10至圖12所示，第一濾波器10在積層體50內被配置在底面50A與第一接地用導體層711之間。第一濾波器10之任一部分皆不存在於上面50B與第一接地用導電層711之間。
如圖8、圖10至圖12所示，第二濾波器20在積層體50內被配置在底面50A與第二接地用導體層712之間。第二濾波器20之任一部分皆不存在於上面50B與第二接地用導體層712之間。
如圖3A、圖3B、圖10至圖12所示，導體層523經由通孔51T1電性連接至端子113，且經由通孔51T2電性連接至端子115，且經由通孔51T3電性連接至端子111。端子111、113、115皆與接地連接。藉此，導體層523被連接接地。以下，亦將導體層523稱為第三接地用導體層523。第三接地用導體層523在積層體50內被配置於較上面50B靠近底面50A的位置。
第一接地用導體層711經由通孔53T1、53T2、54T1、54T2、55T1、55T2、56T1、56T2、57T1、57T2、58T1、58T2、66T1、66T2、67T1、67T2、68T1、68T2電性連接至第三接地用導體層523。其等通孔對應於本發明中之「複數個第一通孔」。
此處，將藉由串聯連接2個以上之通孔所構成的構造物稱為通孔列。積層體50包含通孔列T1及通孔列T2，該通孔列T1包含通孔53T1、54T1、55T1、56T1、57T1、58T1、66T1、67T1、68T1，該通孔列T2包含通孔53T2、54T2、55T2、56T2、57T2、58T2、66T2、67T2、68T2。如圖10至圖12所示，第一接地用導體層711經由通孔列T1、T2電性連接至第三接地用導體層523。
第二接地用導體層712經由通孔53T3、53T4、53T5、54T3、54T4、54T5、55T3、55T4、55T5、56T3、56T4、56T5、57T3、57T4、57T5、58T3、58T4、58T5、66T3、66T4、66T5、67T3、67T4、67T5、68T3、68T4、68T5電性連接至第三接地用導體層523。其等通孔對應於本發明中之「複數個第二通孔」。
積層體50更進一步包含：通孔列T3，其包含通孔53T3、54T3、55T3、56T3、57T3、58T3、66T3、67T3、68T3；通孔列T4，其包含通孔53T4、54T4、55T4、56T4、57T4、58T4、66T4、67T4、68T4；及通孔列T5，其包含通孔53T5、54T5、55T5、56T5、57T5、58T5、66T5、67T5、68T5。如圖10至圖12所示，第二接地用導體層712經由通孔列T3、T4、T5電性連接至第三接地用導體層523。
第一接地用導體層711及第二接地用導體層712皆電性連接至第三接地用導體層523。藉此，第一接地用導體層711及第二接地用導體層712，經由第三接地用導體層523被電性連接。此外，第一接地用導體層711及第二接地用導體層712，分別經由第三接地用導體層523及通孔51T1、51T2、51T3電性連接至端子111、113、115。
於第一及第二接地用導體層711、712與第三接地用導體層523之間，被配置有除導體層521、522以外的第一及第二濾波器10、20之複數個構成要件。
接著，更進一步對第一濾波器10與第一接地用導體層711之關係詳細進行說明。第一濾波器10之電感器L11〜L13，分別捲繞在與積層方向T呈正交且朝向平行於Y方向之方向延伸的軸之周圍。積層體50更進一步包含2個通孔列L11a、2個通孔列L11b、2個通孔列L12a、2個通孔列L12b、2個通孔列L13a、及2個通孔列L13b。
電感器用導體層661連接2個通孔列L11a之各一端與2個通孔列L11b的各一端。電感器用導體層662連接2個通孔列L12a之各一端與2個通孔列L12b的各一端。電感器用導體層663連接2個通孔列L13a之各一端與2個通孔列L13b的各一端。
電感器L11包含電感器用導體層661、671、2個通孔列L11a、2個通孔列L11b、及與電感器用導體層661、671兩者連接的4個通孔。電感器L12包含電感器用導體層662、672、2個通孔列L12a、2個通孔列L12b、及與電感器用導體層662、672兩者連接的4個通孔。電感器L13包含電感器用導體層663、664、2個通孔列L13a、2個通孔列L13b、及與電感器用導體層663、673兩者連接的4個通孔。
如圖9至圖12所示，當自與積層方向T平行的一個方向(例如Z方向)觀察時，第一接地用導體層711重疊於電感器L11〜L13。即，當自與積層方向T平行的一個方向觀察時，第一接地用導體層711重疊於電感器用導體層661〜663、671〜673、及通孔列L11a、L11b、L12a、L12b、L13a、L13b。在本實施形態中，尤其是，第一接地用導體層711與電感器L11〜L13整體重疊。
在圖10至圖12中，符號P表示與積層體50中之積層方向T之中央呈交叉的虛擬平面。當自與積層方向T平行的一個方向觀察時，第一接地用導體層711與位於較虛擬之平面P(積層方向T之中央)靠上面50B側的第一濾波器10之複數個構成要件相重疊。具體而言，當自與積層方向T平行的一個方向觀察時，第一接地用導體層711重疊於電感器用導體層661〜663、671〜673、及通孔列L11a、L11b、L12a、L12b、L13a、L13b之各者之一部分。在本實施形態中，尤其是，第一接地用導體層711與上述之複數個構成要件整體重疊。
當自與積層方向T平行的一個方向觀察時，第一接地用導體層711，亦可與位於較虛擬平面P靠底面50A側的第一濾波器10之複數個構成要件全部重疊。或者，當自與積層方向T平行的一個方向觀察時，第一接地用導體層711，亦可與位於較虛擬平面P靠底面50A側之第一濾波器10之複數個構成要件之大部分重疊。
接著，更進一步對第二濾波器20與第二接地用導體層712之關係詳細地進行說明。第二濾波器20之電感器L21、L22，分別捲繞在與積層方向T正交且朝向平行於Y方向之方向所延伸的軸之周圍。積層體50更進一步包含2個通孔列L21a及2個通孔列L22a。
電感器用導體層664連接2個通孔列L21a之各端與通孔列T3。電感器用導體層665連接2個通孔列L22a之各端與通孔列T4。
電感器L21包含電感器用導體層664、674、2個通孔列L21a、及與電感器用導體層664、674兩者所連接的4個通孔。電感器L22包含電感器用導體層665、675、2個通孔列L22a、及與電感器用導體層662、672兩者所連接的4個通孔。
如圖9至圖12所示，當自與積層方向T平行的一個方向(例如Z方向)觀察時，第二接地用導體層712與電感器L21、L22相重疊。即，當自與積層方向T平行的一個方向觀察時，第二接地用導體層712重疊於電感器用導體層664、665、674、675、及通孔列L21a、L22a。在本實施形態中，尤其是，第二接地用導體層712與電感器L21、L22整體重疊。
當自與積層方向T平行的一個方向觀察時，第二接地用導體層712與位於較虛擬之平面P(積層方向T之中央)靠上面50B側的第二濾波器20之複數個構成要件相重疊。具體而言，當自與積層方向T平行的一個方向觀察時，第二接地用導體層712重疊於電感器用導體層664、665、674、675、及通孔列L21a、L22a各者之一部分。在本實施形態中，尤其是，第二接地用導體層712與上述之複數個構成要件整體重疊。
當自與積層方向T平行的一個方向觀察時，第二接地用導體層712，亦可與位於較虛擬平面P靠底面50A側的第二濾波器20之複數個構成要件全部重疊。或者，當自與積層方向T平行的一個方向觀察時，第二接地用導體層712，亦可與位於較虛擬平面P靠底面50A側的第二濾波器20之複數個構成要件之大部分重疊。
構成電感器L21的電感器用導體層674，經由構成通孔列T3之一部分的通孔67T3、68T3、及通孔67T6、68T6電性連接於第二接地用導體層712。構成電感器L22的電感器用導體層675，經由構成通孔列T4之一部分的通孔67T4、68T4、及通孔67T7、68T7電性連接於第二接地用導體層712。導體層675經由通孔67T8、68T8電性連接於第二接地用導體層712。
接著，對本實施形態之電子零組件1之作用及效果進行說明。電子零組件1具備：第一及第二接地用導體層711、712；第一濾波器10，其在積層體50內被配置在底面50A與第一接地用導體層711之間；及第二濾波器20，其在積層體50內被配置在底面50A與第二接地用導體層712之間。即，在本實施形態中，第一濾波器10藉由第一接地用導體層711被覆蓋，並且第二濾波器20藉由第二接地用導體層712被覆蓋。藉此，根據本實施形態，可抑制第一及第二濾波器10、20與其他電子零組件之間的電磁干擾，結果，其可抑制伴隨安裝之高密度化的電磁性不良的產生。
此外，在本實施形態中，第一及第二濾波器10、20藉由第一及第二接地用導體層711、712分別被覆蓋。藉此，根據本實施形態，可抑制第一濾波器10與第二濾波器20之間隔離降低的情形。以下，參照模擬結果對該效果進行說明。
在模擬中，使用實施例之模型及比較例之模型。實施例之模型係本實施形態之電子零組件1之模型。比較例之模型係比較例之電子零組件之模型。比較例之電子零組件之構成，除了第一及第二接地用導體層711、712以外，基本上與本實施形態之電子零組件1之構成相同。比較例之電子零組件取代本實施形態中之第一及第二接地用導體層711、712，具備有一個接地用導體層。藉此，在比較例之電子零組件中，第一及第二濾波器10、20藉由一個接地用導體層被覆蓋。
模擬時，在實施例之模型及比較例之各模型中，以第一濾波器10(帶通濾波器)之通帶成為6.2〜6.8GHz且第二濾波器20(高通濾波器)之通帶成為7.7GHz以上之方式對實施例之模型及比較例之模型進行設計。再者，在比較例之模型中，藉由調整複數個導體層之形狀及配置、及複數個通孔之數量及配置，而使比較例之模型之特性符合實施例之模型之特性。並且，在模擬中，對於實施例之模型及比較例之模型，分別求出第一濾波器10與第二濾波器20之間的隔離之頻率特性。再者，在模擬中之隔離的定義為如下。在功率P1之高頻信號被輸入至第一信號埠3的情形下，將自第二信號埠4所被輸出的信號之功率設為P2。隔離I利用以下之式(1)被定義。 I=10log(P2/P1)       …(1)
圖13係表示隔離之頻率特性的特性圖。在圖13中，橫軸表示頻率，縱軸表示隔離。此外，在圖13中，標註符號91的曲線表示實施例之模型之特性，標註符號92的曲線表示比較例之模型之特性。如圖13所示，在實施例之模型(91)中，相較於比較例之模型(92)其隔離之絕對值變大。
在比較例之模型中，接地用導體層經由複數個通孔及複數個端子連接於基板等被安裝體之接地圖案。通常，由於連接被安裝體與接地用導體層的配線(通孔)相較於接地用導體層或端子較細，因此隨著該配線變長，接地用導體層之作為接地的功能減弱。
在比較例之模型中，可被認為第一及第二濾波器10、20分別與接地用導體層電磁場耦合。其結果，可被認為第一濾波器10及第二濾波器20經由接地用導體層而耦合，隔離之絕對值減小。
相對於此，在本實施形態中，第一及第二濾波器10、20藉由第一及第二接地用導體層711、712分別被覆蓋。藉此，根據本實施形態，可抑制起因於第一及第二接地用導體層711、712的第一濾波器10與第二濾波器20之耦合。其結果，根據本實施形態，可充分地增大第一濾波器10與第二濾波器20之間的隔離。
由以上說明可知，根據本實施形態，可抑制伴隨安裝之高密度化的電磁性不良的產生，並且可抑制第一濾波器10與第二濾波器20之間的隔離之降低。
再者，本發明不被限定於上述實施形態，其可進行各種變更。例如，本發明之電子零組件亦可為具有3個以上之濾波器的分波器，用以分離3個以上之信號。在該分波器中，3個以上之濾波器藉由3個以上之接地用導體層分別被覆蓋。
此外，只要可滿足特性，第一接地用導體層711亦可不覆蓋電感器L11〜L13整體，第二接地用導體層712亦可不覆蓋電感器L21、L22整體。
根據以上之說明，很顯然的本發明之各種態樣及變形例可被實施。因此，在與申請專利範圍相等之範圍內，即使在上述最佳形態以外之形態中亦可實施本發明。
1:電子零組件 2:共同埠 3:第一信號埠 4:第二信號埠 5:第一信號路徑 6:第二信號路徑 10:第一濾波器 20:第二濾波器 50:積層體 50A:底面 50B:上面 50C〜50F:側面 51〜72:第1〜第22層之介電體層 51T1〜51T3:通孔 52T1〜52T5:通孔 53T1〜53T5:通孔 54T1〜54T5:通孔 55T1〜55T5:通孔 56T1〜56T5:通孔 57T1〜57T5:通孔 58T1〜58T5:通孔 66T1〜66T8:通孔 67T1〜67T8:通孔 68T1〜68T8:通孔 91:實施例之模型 92:比較例之模型 111〜116:端子 521〜523:導體層 531〜537:導體層 541〜548:導體層 551〜555:導體層 561〜565:導體層 571〜573:導體層 661〜665:電感器用導體層 666:導體層 671〜675:電感器用導體層 676:導體層 711:第一接地用導體層 712:第二接地用導體層 721:標記 C11〜C20:電容器 C21〜C28:電容器 L11〜L13:電感器 L11a、L11b、L12a、L12b、L13a、L13b:通孔列 L21、L22:電感器 L21a、L22a:通孔列 T:積層方向 T1〜T5:通孔列
圖1係表示本發明之一實施形態的積層型電子零組件之電路構成的電路圖。
圖2係表示本發明之一實施形態的積層型電子零組件之外觀的立體圖。
圖3A至3C係表示本發明之一實施形態的積層型電子零組件之積層體中之第1層至第3層的介電體層之圖案形成面的說明圖。
圖4A至圖4C係表示本發明之一實施形態的積層型電子零組件之積層體中之第4層至第6層的介電體層之圖案形成面的說明圖。
圖5A係表示本發明之一實施形態的積層型電子零組件之積層體中之第7層的介電體層之圖案形成面的說明圖。
圖5B係表示本發明之一實施形態的積層型電子零組件之積層體中之第8層至第15層的介電體層之圖案形成面的說明圖。
圖5C係表示本發明之一實施形態的積層型電子零組件之積層體中之第16層的介電體層之圖案形成面的說明圖。
圖6A係表示本發明之一實施形態的積層型電子零組件之積層體中之第17層的介電體層之圖案形成面的說明圖。
圖6B係表示本發明之一實施形態的積層型電子零組件之積層體中之第18層至第20層的介電體層之圖案形成面的說明圖。
圖6C係表示本發明之一實施形態的積層型電子零組件之積層體中之第21層的介電體層之圖案形成面的說明圖。
圖7係表示本發明之一實施形態的積層型電子零組件之積層體中之第22層的介電體層之圖案形成面的說明圖。
圖8係表示本發明之一實施形態的積層型電子零組件之積層體內部的立體圖。
圖9係表示本發明之一實施形態的積層型電子零組件之積層體內部之一部分的俯視圖。
圖10係表示本發明之一實施形態的積層型電子零組件之積層體內部之一部分的側視圖。
圖11係表示本發明之一實施形態的積層型電子零組件之積層體內部之一部分的側視圖。
圖12係表示本發明之一實施形態的積層型電子零組件之積層體內部之一部分的側視圖。
圖13係表示實施例之模型與比較例之模型的隔離特性之特性圖。
1:電子零組件
10:第一濾波器
20:第二濾波器
50:積層體
711:第一接地用導體層
712:第二接地用導體層
L11~L13:電感器
L11a、L11b、L12a、L12b、L13a、L13b:通孔列
L21、L22:電感器
L21a、L22a:通孔列
T:積層方向
T1~T5:通孔列

Claims (9)

  1. 一種積層型電子零組件，其特徵在於，其具備有： 積層體，其包含所被積層的複數個介電體層，且具有與被安裝體相對向的第一面及與上述第一面相反側的第二面； 第一接地用導體層及第二接地用導體層，其分別與上述積層體形成為一體化且與接地(GND)連接； 第一濾波器，其在上述積層體內被配置在上述第一面與上述第一接地用導體層之間；及 第二濾波器，其在上述積層體內被配置在上述第一面與上述第二接地用導體層之間。
  2. 如請求項1之積層型電子零組件，其中，上述第一接地用導體層及上述第二接地用導體層在上述積層體內被配置在較上述第一面靠近上述第二面的位置。
  3. 如請求項1之積層型電子零組件，其中，上述第一接地用導體層與上述第二接地用導體層相互地分離。
  4. 如請求項1之積層型電子零組件，其中，更進一步具備： 複數個第一通孔，其電性連接上述第一接地用導體層與上述接地；及 複數個第二通孔，其電性連接上述第二接地用導體層與上述接地。
  5. 如請求項1之積層型電子零組件，其中，更進一步具備： 第三接地用導體層，其在上述積層體內被配置在較上述第二面靠近上述第一面的位置且與上述接地連接， 上述第一接地用導體層與上述第二接地用導體層，經由上述第三接地用導體層相互被電性連接。
  6. 如請求項1之積層型電子零組件，其中，更進一步具備： 被配置在上述第一面且與上述接地連接的端子， 上述第一接地用導體層及上述第二接地用導體層，分別電性連接於上述端子。
  7. 如請求項1之積層型電子零組件，其中， 當自與上述複數個介電體層之積層方向平行的一個方向觀察時，上述第一接地用導體層與位於較上述積層體中之上述複數個介電體層之積層方向之中央靠近上述第二面側的上述第一濾波器之複數個構成要件相重疊， 當自與上述複數個介電體層之積層方向平行的一個方向觀察時，上述第二接地用導體層與位於較上述積層體中之上述複數個介電體層之積層方向之中央靠近上述第二面側的上述第二濾波器之複數個構成要件相重疊。
  8. 如請求項1之積層型電子零組件，其中，上述第一濾波器及上述第二濾波器分別為LC濾波器，該LC濾波器使用至少一個電感器及至少一個電容器來構成， 當自與上述複數個介電體層之積層方向平行的一個方向觀察時，上述第一接地用導體層與構成上述第一濾波器的上述至少一個電感器相重疊， 當自與上述複數個介電體層之積層方向平行的一個方向觀察時，上述第二接地用導體層與構成上述第二濾波器的上述至少一個電感器相重疊。
  9. 如請求項1之積層型電子零組件，其中， 上述第一濾波器選擇性地使第一通帶內之頻率之信號通過， 上述第二濾波器選擇性地使與上述第一通帶不同的第二通帶內之頻率之信號通過。
TW112105290A 2022-02-28 2023-02-15 積層型電子零組件 TW202349868A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-029427 2022-02-28
JP2022029427A JP2023125379A (ja) 2022-02-28 2022-02-28 積層型電子部品

Publications (1)

Publication Number Publication Date
TW202349868A true TW202349868A (zh) 2023-12-16

Family

ID=87721244

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112105290A TW202349868A (zh) 2022-02-28 2023-02-15 積層型電子零組件

Country Status (4)

Country Link
US (1) US20230275552A1 (zh)
JP (1) JP2023125379A (zh)
CN (1) CN116667803A (zh)
TW (1) TW202349868A (zh)

Also Published As

Publication number Publication date
US20230275552A1 (en) 2023-08-31
CN116667803A (zh) 2023-08-29
JP2023125379A (ja) 2023-09-07

Similar Documents

Publication Publication Date Title
JP2010154138A (ja) 積層型マルチプレクサ
US7782157B2 (en) Resonant circuit, filter circuit, and multilayered substrate
TW202349868A (zh) 積層型電子零組件
JP2017135636A (ja) 分波器
CN114826186A (zh) 层叠型电子部件
TWI812016B (zh) 積層型濾波器裝置
JP2022138077A (ja) 分波器
TWI818720B (zh) 積層型電子零件
TWI820903B (zh) 積層型電子零件
TW202341653A (zh) 濾波器
TW202345519A (zh) 積層型濾波器裝置
TWI703820B (zh) 積層複合濾波器裝置
JP7424482B2 (ja) Ｌｃフィルタ
JP2023147842A (ja) 積層型フィルタ装置
TW202320484A (zh) 積層型電子零件
JP2022105901A (ja) 積層型電子部品
JP2023135845A (ja) 積層型電子部品
JP2024064086A (ja) 積層型電子部品
JP2023057845A (ja) 電子部品
CN116896344A (zh) 带通滤波器
JP2023128836A (ja) フィルタ回路
CN117955447A (zh) 层叠型电子部件
TW202320483A (zh) 積層型電子零件
CN118017956A (zh) 层叠型电子部件
JP2023128837A (ja) 積層型フィルタ装置