CN117955447A - 层叠型电子部件 - Google Patents

Abstract

本发明涉及一种层叠型电子部件。电子部件具备：第1电感器、相对于第1电感器并联连接的第2电感器、以及用于将第1电感器和第2电感器一体化且包括被层叠的多个电介质层的层叠体。第1电感器和第2电感器的各个以沿与多个电介质层的层叠方向正交的方向延伸的轴为中心卷绕。第1电感器的卷绕数和第2电感器的卷绕数相互不同。

Description

层叠型电子部件

技术领域

本发明涉及一种包含2个电感器的层叠型电子部件。

背景技术

在小型移动体通信设备中，广泛使用设置在系统和使用频带不同的多个应用中共同地使用的天线，并且将该天线收发的多个信号使用分波器分离的结构。

一般地，将第1频带内的频率的第1信号和高于第1频带的第2频带内的频率的第2信号分离的分波器具备共同端口、第1信号端口、第2信号端口、设置于从共同端口到第1信号端口的第1信号路径的第1滤波器、以及设置于从共同端口到第2信号端口的第2信号路径的第2滤波器。作为第1和第2滤波器，例如使用利用电感器和电容器构成的LC谐振器。

在用于滤波器的LC谐振器中，要求增大Q值。对于增大LC谐振器的Q值，增大电感器的Q值是有效的。

在中国专利申请公开第104426496A号说明书中，公开了使用包含层叠的多个绝缘层的层叠体而构成的带通滤波器。在该带通滤波器中，使用交替连接多个线状导体和多个层间连接导体而构成的电感器，并且增大电感器的Q值和LC谐振电路的Q值。

近年来，市场要求小型移动体通信设备的小型化、省空间化，还要求用于该通信设备的分波器的小型化。如果分波器小型化，则用于设置在分波器中使用的电感器的空间变小，其结果，难以增大电感器的Q值。对此，考虑通过并联连接2个电感器，增大电感器的Q值。但是，在单单将2个电感器并联连接的情况下，存在2个电感器合成电感变小，得不到所期望的特性这样的问题。

上述的问题不限于分波器，适用于包含2个电感器的全部层叠型电子部件。

发明内容

本发明的目的在于，提供一种能够一边增大Q值一边实现所期望的特性的层叠型电子部件。

本发明的层叠型电子部件具备：第1电感器；第2电感器，其相对于第1电感器并联连接；以及层叠体，其用于将第1电感器和第2电感器一体化，并且包括层叠的多个电介质层。第1电感器和第2电感器的各个以沿与多个电介质层的层叠方向正交的方向延伸的轴为中心卷绕。第1电感器的卷绕数和第2电感器的卷绕数相互不同。

在本发明的层叠型电子部件中，第1电感器的卷绕数和相对于第1电感器并联连接的第2电感器的卷绕数相互不同。由此，根据本发明，能够实现一种层叠型电子部件，其能够一边增大Q值一边实现所期望的特性。

根据以下的说明，本发明的其他的目的、特征和优点变得足够清楚。

附图说明

图1是示出本发明的一个实施方式的层叠型电子部件的电路结构的电路图。

图2是示出本发明的一个实施方式的层叠型电子部件的外观的立体图。

图3A～图3C是示出本发明的一个实施方式的层叠型电子部件的层叠体中的第1层～第3层的电介质层的图案形成面的说明图。

图4A是示出本发明的一个实施方式的层叠型电子部件的层叠体中的第4层的电介质层的图案形成面的说明图。

图4B是示出本发明的一个实施方式的层叠型电子部件的层叠体中的第5层的电介质层的图案形成面的说明图。

图4C是示出本发明的一个实施方式的层叠型电子部件的层叠体中的第6层～第9层的电介质层的图案形成面的说明图。

图5A是示出本发明的一个实施方式的层叠型电子部件的层叠体中的第10层的电介质层的图案形成面的说明图。

图5B是示出本发明的一个实施方式的层叠型电子部件的层叠体中的第11层的电介质层的图案形成面的说明图。

图5C是示出本发明的一个实施方式的层叠型电子部件的层叠体中的第12层～第20层的电介质层的图案形成面的说明图。

图6A～图6C是示出本发明的一个实施方式的层叠型电子部件的层叠体中的第21层～第23层的电介质层的图案形成面的说明图。

图7是示出本发明的一个实施方式的层叠型电子部件的层叠体的内部的立体图。

图8是示出本发明的一个实施方式的层叠型电子部件的层叠体的内部的俯视图。

图9是示出比较例的模型的通过衰减特性的特性图。

图10是示出实施例的模型的通过衰减特性的特性图。

具体实施方式

以下，参照附图对本发明的实施方式进行详细的说明。首先，参照图1，对本发明的一个实施方式的层叠型电子部件(以下，简称为电子部件)1的结构的概略进行说明。本实施方式的电子部件1至少具备第1电感器和相对于第1电感器并联连接的第2电感器。

在图1中，作为包括第1和第2电感器的电子部件1的例子，示出分波器(双工器(diplexer))。分波器具备：第1滤波器10，其使第1通带内的频率的第1信号选择性地通过；以及第2滤波器20，其使高于第1通带的第2通带内的频率的第2信号选择性地通过。

电子部件1进一步具备第1端口2、第2端口3、第3端口4、连接第1端口2和第2端口3的信号路径5、以及连接第1端口2和第3端口4的信号路径6。第1滤波器10在电路结构上设置于第1端口2和第2端口3之间。第2滤波器20在电路结构上设置于第1端口2和第3端口4之间。此外，在本申请中，“电路结构上”这样的表达，不是指物理的结构上的配置，而是用于指电路图上的配置。

信号路径5是从第1端口2经由第1滤波器10到达第2端口3的路径。信号路径6是从第1端口2经由第2滤波器20到达第3端口4的路径。第1通带内的频率的第1信号选择性地通过设置有第1滤波器10的信号路径5。第2通带内的频率的第2信号选择性地通过设置有第2滤波器20的信号路径6。这样，电子部件1将第1信号和第2信号分离。

本发明的第1和第2电感器可以设置于第1滤波器10，也可以设置于第2滤波器20。在本实施方式中，特别地，第1和第2电感器设置于第1滤波器10。

接着，参照图1，对第1和第2滤波器10、20的结构的一个例子进行说明。首先，对第1滤波器10进行说明。在图1所示的例子中，第1滤波器10是低通滤波器。第1滤波器10包括电感器L11、L12、L13和电容器C11、C12、C13。

电感器L11的一端与第1端口2连接。电感器L12、L13相互并联连接。电感器L12、L13的各一端与电感器L11的另一端连接。电感器L12、L13的各另一端与第2端口3连接。

电感器L12、L13中的一个对应于本发明的“第1电感器”。电感器L12、L13中的另一个对应于本发明的“第2电感器”。在本实施方式中，特别地，电感器L12、L13各自的两端与信号路径5连接。

电容器C11相对于电感器L11并联连接。电容器C12相对于电感器L12、L13并联连接。电容器C13的一端与电感器L11的另一端和电感器L12、L13的各一端连接。电容器C13的另一端与地线连接。

接着，对第2滤波器20进行说明。在图1所示的例子中，第2滤波器20是高通滤波器。第2滤波器20包括电感器L21、L22和电容器C21、C22、C23、C24、C25。

电容器C21的一端与第1端口2连接。电容器C22的一端与电容器C21的另一端连接。电容器C23的一端与电容器C22的另一端连接。电容器C23的另一端与第3端口4连接。电容器C24的一端与电容器C22的一端连接。电容器C24的另一端与电容器C23的另一端连接。

电感器L21的一端与电容器C21和电容器C22的连接点连接。电容器C25的一端与电感器L21的另一端连接。电容器C26的一端与电容器C25的另一端连接。电容器C26的另一端与地线连接。

电感器L22的一端与电容器C22和电容器C23的连接点连接。电感器L22的另一端与地线连接。

接着，参照图2对电子部件1的其他的结构进行说明。图2是示出电子部件1的外观的立体图。

电子部件1进一步具备包括被层叠的多个电介质层和多个导体的层叠体50。层叠体50用于将包含电感器L12、L13的第1滤波器10和第2滤波器20一体化。

层叠体50具有位于多个电介质层的层叠方向T的两端的底面50A和上表面50B、以及连接底面50A和上表面50B的4个侧面50C～50F。侧面50C、50D相互朝向相反侧，侧面50E、50F也相互朝向相反侧。侧面50C～50F与上表面50B和底面50A垂直。

在此，如图2所示，定义X方向、Y方向、Z方向。X方向、Y方向、Z方向相互正交。在本实施方式中，将与层叠方向T平行的一个方向设为Z方向。另外，将与X方向相反的方向设为-X方向，将与Y方向相反的方向设为-Y方向，将与Z方向相反的方向设为-Z方向。另外，“从层叠方向T观察时”这样的表达是指从在Z方向或-Z方向上离开的位置观察对象物。

如图2所示，底面50A位于层叠体50的-Z方向的一端。上表面50B位于层叠体50的Z方向的一端。侧面50C位于层叠体50的-X方向的一端。侧面50D位于层叠体50的X方向的一端。侧面50E位于层叠体50的-Y方向的一端。侧面50F位于层叠体50的Y方向的一端。

电子部件1进一步具备设置于层叠体50的底面50A的端子111、112、113、114、115、116。端子111、112、113在较侧面50F更靠近侧面50E的位置上，在X方向上依序排列。端子114、115、116在较侧面50E更靠近侧面50F的位置上，在-X方向上依序排列。

端子112是对应于第1端口2的信号端子。端子114是对应于第3端口4的信号端子。端子116是对应于第2端口3的信号端子。因此，第1～第3端口2～4设置于层叠体50的底面50A。在本实施方式中，特别地，端子112、116中的一个对应于本发明的“第1信号端子”，端子112、116中的另一个对应于本发明的“第2信号端子”。端子111、113、115的各个与地线连接。

接着，参照图3A～图6C，对构成层叠体50的多个电介质层和多个导体的一个例子进行说明。在该例子中，层叠体50具有被层叠的23层的电介质层。以下，将该23层的电介质层从下起依次称为第1层～第23层的电介质层。另外，将第1层～第23层的电介质层用符号51～73表示。

在图3A～图6A中，多个圆表示多个通孔。在电介质层51～71的各个，形成有多个通孔。多个通孔分别通过将导体膏体填充于通孔用的孔而形成。多个通孔的各个与导体层或其他的通孔连接。在图3A～图6A中，对多个通孔中的多个特定的通孔附加符号。

图3A示出第1层的电介质层51的图案形成面。在电介质层51的图案形成面，形成有端子111～116。

图3B示出第2层的电介质层52的图案形成面。在电介质层52的图案形成面形成有导体层521、522、523、524。附加了符号52T5b的通孔与导体层523连接。此外，在以下的说明中，将附加了符号52T5b的通孔简单记载为通孔52T5b。另外，关于附加了通孔52T5b以外的符号的通孔，也与通孔52T5b同样地记载。

图3C示出第3层的电介质层53的图案形成面。在电介质层53的图案形成面形成有导体层531、532、533。图3C所示的通孔53T5b与形成于电介质层52的通孔52T5b连接。

图4A示出第4层的电介质层54的图案形成面。在电介质层54的图案形成面形成有导体层541、542、543、544、545、546、547。导体层543与导体层545连接。在图4A中，用虚线表示导体层543和导体层545的边界。

图4A所示的通孔54T1a、54T4a、54T4b、54T5a分别与导体层541、545、546、544连接。3个通孔54T1b、54T2a、54T3a与导体层542连接。通孔54T5b与形成于电介质层53的通孔53T5b连接。

图4B示出第5层的电介质层55的图案形成面。在电介质层55的图案形成面形成有导体层551、552、553、554。

图4B所示的8个通孔55T1a、55T1b、55T2a、55T3a、55T4a、55T4b、55T5a、55T5b分别与形成于电介质层54的通孔54T1a、54T1b、54T2a、54T3a、54T4a、54T4b、54T5a、54T5b连接。2个通孔55T2b、55T3b与导体层552连接。

图4C示出第6层～第9层的电介质层56～59各自的图案形成面。在电介质层56～59的各个，形成有10个通孔56T1a、56T1b、56T2a、56T2b、56T3a、56T3b、56T4a、56T4b、56T5a、56T5b。形成于电介质层56的通孔56T1a、56T1b、56T2a、56T2b、56T3a、56T3b、56T4a、56T4b、56T5a、56T5b分别与形成于电介质层55的通孔55T1a、55T1b、55T2a、55T2b、55T3a、55T3b、55T4a、55T4b、55T5a、55T5b连接。另外，在电介质层56～59，上下相邻的相同的符号的通孔彼此相互连接。

图5A示出第10层的电介质层60的图案形成面。在电介质层60的图案形成面形成有电感器用的2个导体层601、电感器用的1个导体层603、电感器用的5个导体层604和电感器用的2个导体层605。

图5A所示的10个通孔60T1a、60T1b、60T2a、60T2b、60T3a、60T3b、60T4a、60T4b、60T5a、60T5b分别与形成于电介质层59的通孔56T1a、56T1b、56T2a、56T2b、56T3a、56T3b、56T4a、56T4b、56T5a、56T5b连接。

配置于附加了符号60T1c的虚线的框内的4个通孔的各个与2个导体层601中的任一者连接，并且与连接的导体层601的一端部的附近部分或另一端部的附近部分连接。此外，在以下的说明中，将配置于附加了符号60T1c的虚线的框内的通孔简单记载为通孔60T1c。另外，关于配置于附加了符号60T1c以外的符号的虚线的框内的通孔，也与通孔60T1c同样地记载。

2个通孔60T3c分别与导体层603的一端部的附近部分和导体层603的另一端部的附近部分连接。10个通孔60T4c的各个与5个导体层604中的任一者连接，并且与连接的导体层604的一端部的附近部分或另一端部的附近部分连接。4个通孔60T5c的各个与2个导体层605中的任一者连接，并且与连接的导体层605的一端部的附近部分或另一端部的附近部分连接。

图5B示出第11层的电介质层61的图案形成面。在电介质层61的图案形成面形成有电感器用的2个导体层611、电感器用的1个导体层613、电感器用的5个导体层614和电感器用的2个导体层615。

图5B所示的10个通孔61T1a、61T1b、61T2a、61T2b、61T3a、61T3b、61T4a、61T4b、61T5a、61T5b分别与形成于电介质层60的通孔60T1a、60T1b、60T2a、60T2b、60T3a、60T3b、60T4a、60T4b、60T5a、60T5b连接。

4个通孔61T1c的各个和形成于电介质层60的4个通孔60T1c的各个与2个导体层611中的任一者连接，并且与连接的导体层611的一端部的附近部分或另一端部的附近部分连接。2个通孔61T3c的各个和形成于电介质层60的2个通孔60T3c的各个与导体层613的一端部的附近部分或另一端部的附近部分连接。

10个通孔61T4c的各个和形成于电介质层60的10个通孔60T4c的各个与5个导体层614中的任一者连接，并且与连接的导体层614的一端部的附近部分或另一端部的附近部分连接。4个通孔61T5c的各个和形成于电介质层60的4个通孔60T5c的各个与2个导体层615中的任一者连接，并且与连接的导体层615的一端部的附近部分或另一端部的附近部分连接。

图5C示出第12层～第20层的电介质层62～70各自的图案形成面。在电介质层68～70的各个，形成有10个通孔62T1a、62T1b、62T2a、62T2b、62T3a、62T3b、62T4a、62T4b、62T5a、62T5b、4个通孔62T1c、2个通孔62T3c、10个通孔62T4c和4个通孔62T5c。

形成于电介质层62的通孔62T1a、62T1b、62T2a、62T2b、62T3a、62T3b、62T4a、62T4b、62T5a、62T5b分别与形成于电介质层61的通孔61T1a、61T1b、61T2a、61T2b、61T3a、61T3b、61T4a、61T4b、61T5a、61T5b连接。

形成于电介质层62的4个通孔62T1c分别与形成于电介质层61的4个通孔61T1c连接。形成于电介质层62的2个通孔62T3c分别与形成于电介质层61的2个通孔61T3c连接。形成于电介质层62的10个通孔62T4c分别与形成于电介质层61的10个通孔61T4c连接。形成于电介质层62的4个通孔62T5c分别与形成于电介质层61的4个通孔61T5c连接。

另外，在电介质层62～70，上下相邻的相同的符号的通孔彼此相互连接。

图6A示出第21层的电介质层71的图案形成面。在电介质层71的图案形成面形成有电感器用的3个导体层711、电感器用的1个导体层712、电感器用的2个导体层713、电感器用的6个导体层714和电感器用的3个导体层715。

图6A所示的通孔71T1a和形成于电介质层70的通孔62T1a与3个导体层711中的1个导体层711的一端部的附近部分连接。通孔71T1b和形成于电介质层70的通孔62T1b与3个导体层711中的另1个导体层711的一端部的附近部分连接。4个通孔71T1c的各个和形成于电介质层70的4个通孔62T1c的各个与上述1个导体层711的另一端部的附近部分、上述另1个导体层711的另一端部的附近部分、以及3个导体层711中的剩余的1个导体层711的一端部的附近部分及另一端部的附近部分中的任一者连接。

通孔71T2a和通孔62T2a与导体层712的一端部的附近部分连接。通孔71T2b和形成于电介质层70的通孔62T2b与导体层712的另一端部的附近部分连接。

通孔71T3a和形成于电介质层70的通孔62T3a与2个导体层713中的一个的一端部的附近部分连接。通孔71T3b和形成于电介质层70的通孔62T3b与2个导体层713中的另一个的一端部的附近部分连接。2个通孔71T3c的各个和形成于电介质层70的2个通孔62T3c的各个与2个导体层713中的一个的另一端部的附近部分和2个导体层713中的另一个的另一端部的附近部分中的任一者连接。

通孔71T4a和形成于电介质层70的通孔62T4a与6个导体层714中的1个导体层714的一端部的附近部分连接。通孔71T4b和形成于电介质层70的通孔62T4b与6个导体层714中的另1个导体层714的一端部的附近部分连接。10个通孔71T4c的各个和形成于电介质层70的10个通孔62T4c的各个与上述1个导体层714的另一端部的附近部分、上述另1个导体层714的另一端部的附近部分、以及6个导体层714中的剩余的4个导体层714的一端部的附近部分及另一端部的附近部分中的任一者连接。

通孔71T5a和形成于电介质层70的通孔62T5a与3个导体层715中的1个导体层715的一端部的附近部分连接。通孔71T5b和形成于电介质层70的通孔62T5b与3个导体层715中的另1个导体层715的一端部的附近部分连接。4个通孔71T5c的各个和形成于电介质层70的4个通孔62T5c的各个与上述1个导体层715的另一端部的附近部分、上述另1个导体层715的另一端部的附近部分、以及3个导体层715中的剩余的1个导体层715的一端部的附近部分及另一端部的附近部分中的任一者连接。

图6B示出第22层的电介质层72的图案形成面。在电介质层72的图案形成面形成有电感器用的3个导体层721、电感器用的1个导体层722、电感器用的2个导体层723、电感器用的6个导体层724和电感器用的3个导体层725。

形成于电介质层71的通孔71T1a与3个导体层721中的1个导体层721的一端部的附近部分连接。形成于电介质层71的通孔71T1b与3个导体层721中的另1个导体层721的一端部的附近部分连接。形成于电介质层71的4个通孔71T1c的各个与上述1个导体层721的另一端部的附近部分、上述另1个导体层721的另一端部的附近部分、以及3个导体层721中的剩余的1个导体层721的一端部的附近部分及另一端部的附近部分中的任一者连接。

形成于电介质层71的通孔71T2a与导体层722的一端部的附近部分连接。形成于电介质层71的通孔71T2b与导体层722的另一端部的附近部分连接。

形成于电介质层71的通孔71T3a与2个导体层723中的一个的一端部的附近部分连接。形成于电介质层71的通孔71T3b与2个导体层723中的另一个的一端部的附近部分连接。形成于电介质层71的2个通孔71T3c的各个与2个导体层723中的一个的另一端部的附近部分和2个导体层723中的另一个的另一端部的附近部分中的任一者连接。

形成于电介质层71的通孔71T4a与6个导体层724中的1个导体层724的一端部的附近部分连接。形成于电介质层71的通孔71T4b与6个导体层724中的另1个导体层724的一端部的附近部分连接。形成于电介质层71的10个通孔71T4c的各个与上述1个导体层724的另一端部的附近部分、上述另1个导体层724的另一端部的附近部分、以及6个导体层724中的剩余的4个导体层724的一端部的附近部分及另一端部的附近部分中的任一者连接。

形成于电介质层71的通孔71T5a与3个导体层725中的1个导体层725的一端部的附近部分连接。形成于电介质层71的通孔71T5b与3个导体层725中的另1个导体层725的一端部的附近部分连接。形成于电介质层71的4个通孔71T5c的各个与上述1个导体层725的另一端部的附近部分、上述另1个导体层725的另一端部的附近部分、以及3个导体层725中的剩余的1个导体层725的一端部的附近部分及另一端部的附近部分中的任一者连接。

图6C示出第23层的电介质层73的图案形成面。在电介质层73的图案形成面形成有标记731。

图2所示的层叠体50以第1层的电介质层51的图案形成面成为层叠体50的底面50A，第23层的电介质层73的与图案形成面相反侧的面成为层叠体50的上表面50B的方式，层叠有第1层～第23层的电介质层51～73而构成。

图3A～图6A所示的多个通孔的各个在层叠第1层～第22层的电介质层51～72时，与在层叠方向T上重叠的导体层或在层叠方向T上重叠的其他的通孔连接。另外，在图3A～图6A所示的多个通孔中，位于端子内或导体层内的通孔与该端子或该导体层连接。

图7示出层叠有第1层～第23层的电介质层51～73而构成的层叠体50的内部。如图7所示，在层叠体50的内部，层叠有图3A～图6B所示的多个导体层和多个通孔。此外，在图7中省略标记731。

以下，对图1所示的电子部件1的电路的构成要素与图3A～图6B所示的层叠体50的内部的构成要素的对应关系进行说明。首先，对第1滤波器10的构成要素进行说明。电感器L11由导体层601、611、711、721、通孔54T1a、55T1a、56T1a、60T1a、61T1a、62T1a、71T1a、通孔54T1b、55T1b、56T1b、60T1b、61T1b、62T1b、71T1b、以及通孔60T1c、61T1c、62T1c、71T1c构成。

电感器L12由导体层712、722、通孔54T2a、55T2a、56T2a、60T2a、61T2a、62T2a、71T2a、通孔55T2b、56T2b、60T2b、61T2b、62T2b、71T2b构成。

电感器L13由导体层603、613、713、723、通孔54T3a、55T3a、56T3a、60T3a、61T3a、62T3a、71T3a、通孔55T3b、56T3b、60T3b、61T3b、62T3b、71T3b、以及通孔60T3c、61T3c、62T3c、71T3c构成。

电容器C11由导体层541、542、551和这些导体层之间的电介质层54构成。电容器C12由导体层542、552和这些导体层之间的电介质层54构成。电容器C13由导体层531、542和这些导体层之间的电介质层53构成。

接着，对第2滤波器20的构成要素进行说明。电感器L21由导体层604、614、714、724、通孔54T4a、55T4a、56T4a、60T4a、61T4a、62T4a、71T4a、通孔54T4b、55T4b、56T4b、60T4b、61T4b、62T4b、71T4b、以及通孔60T4c、61T4c、62T4c、71T4c构成。

电感器L22由导体层605、615、715、725、通孔54T5a、55T5a、56T5a、60T5a、61T5a、62T5a、71T5a、通孔52T5b、53T5b、54T5b、55T5b、56T5b、60T5b、61T5b、62T5b、71T5b、以及通孔60T5c、61T5c、62T5c、71T5c构成。

电容器C21由导体层541、553和这些导体层之间的电介质层54构成。电容器C22由导体层532、543和这些导体层之间的电介质层53构成。电容器C23由导体层533、544和这些导体层之间的电介质层53构成。电容器C24由导体层533、545和这些导体层之间的电介质层53构成。

电容器C25由导体层546、554和这些导体层之间的电介质层54构成。电容器C27由导体层547、554和这些导体层之间的电介质层54构成。

接着，参照图1、图7和图8，对本实施方式的电子部件1的结构上的特征进行说明。图8是示出层叠体50的内部的俯视图。

如图7和图8所示，电感器L12、L13的各个以沿与层叠方向T正交的方向延伸的轴A1为中心卷绕。在本实施方式中，特别地，轴A1沿与X方向平行的方向延伸。另外，电感器L12的开口部和电感器L13的开口部相互相对。

此外，如图8所示，电感器L12、L13也可以以相同的轴A1为中心卷绕。或者，卷绕有电感器L12的第1轴和卷绕有电感器L13的第2轴也可以相互不同。在该情况下，第1轴和第2轴可以平行，也可以不平行。

电感器L12的卷绕数和电感器L13的卷绕数相互不同。在图7和图8所示的例子中，电感器L12、L13的各个是矩形状的线圈。在矩形状的线圈中，关于卷绕数，矩形的每1边可以数作1/4圈。电感器L12的卷绕数为3/4圈。电感器L13的卷绕数为7/4圈。

电感器L12包括1个导体层部分L12a和2个通孔列T2a、T2b。导体层部L12a由通过通孔71T2a、71T2b相互连接的2个导体层712、722构成。通孔列T2a通过通孔54T2a、55T2a、56T2a、60T2a、61T2a、62T2a、71T2a串联连接而构成。通孔列T2b通过通孔55T2b、56T2b、60T2b、61T2b、62T2b、71T2b串联连接而构成。导体层部L12a和通孔列T2a、T2b以环绕轴A1的周围的方式按通孔列T2a、导体层部L12a和通孔列T2b的顺序连接。

电感器L13包括3个导体层L13a、L13b、L13c、2个通孔列T3a、T3b和2个通孔列T3c。导体层部L13a由通过通孔71T3a、71T3c相互连接的2个导体层713、723构成。导体层部L13b由通过2个通孔60T3c相互连接的2个导体层603、613构成。导体层部L13c由通过通孔71T3b、71T3c相互连接的2个导体层713、723构成。

通孔列T3a通过通孔54T3a、55T3a、56T3a、60T3a、61T3a、62T3a、71T3a串联连接而构成。通孔列T3b通过通孔55T3b、56T3b、60T3b、61T3b、62T3b、71T3b串联连接而构成。2个通孔列T3c分别通过通孔60T3c、61T3c、62T3c、71T3c串联连接而构成。

导体层部L13a～L13c和通孔列T3a～T3c以环绕轴A1的周围的方式，按通孔列T3a、导体层部L13a、2个通孔列T3c中的一个、导体层部L13b、2个通孔列T3c中的另一个、导体层部L13c和通孔列T3b的顺序连接。

如图1所示，电容器C12相对于电感器L12、L13并联连接。电感器L12的通孔列T2a和电感器L13的通孔列T3a与构成电容器C12的导体层542连接。电感器L12的通孔列T2b和电感器L13的通孔列T3b与构成电容器C12的导体层552连接。在从与层叠方向T平行的一个方向观察时，导体层部L12a、L13a～L13c与导体层542、552重叠。

如图7和图8所示，电感器L12、L13在X方向上依序排列。在电感器L12、L13排列的方向的前方(X方向的前方)配置有电感器L22。如图7和图8所示，电感器L22以沿与层叠方向T正交的方向延伸的轴A2为中心卷绕。在本实施方式中，特别地，轴A2沿与Y方向平行的方向延伸。另外，电感器L22的开口部不与电感器L12、L13各自的开口部相对。

电感器L22是矩形状的线圈。电感器L22的卷绕数为11/4圈。

电感器L22包括5个导体层部L22a、L22b、L22c、L22d、L22e、2个通孔列T5a、T5b和4个通孔列T5c。导体层部L22a由通过通孔71T5a、71T5c相互连接的2个导体层715、725构成。导体层部L22b由通过2个通孔60T5c相互连接的2个导体层603、613构成。导体层部L22c由通过2个通孔71T5c相互连接的2个导体层715、725构成。导体层部L22d由通过另2个通孔60T5c相互连接的另2个导体层603、613构成。导体层部L22e由通过通孔71T5b、71T5c相互连接的两个导体层715、725构成。

通孔列T5a通过通孔54T5a、55T5a、56T5a、60T5a、61T5a、62T5a、71T5a串联连接而构成。通孔列T5b通过通孔52T5b、53T5b、54T5b、55T5b、56T5b、60T5b、61T5b、62T5b、71T5b串联连接而构成。4个通孔列T5c分别通过通孔60T5c、61T5c、62T5c、71T5c串联连接而构成。

导体层部L22a～L22e和通孔列T5a～T5c以环绕轴A2的周围的方式，按通孔列T5a、导体层部L22a、通孔列T5c、导体层部L22b、通孔列T5c、导体层部L22c、通孔列T5c、导体层部L22d、通孔列T5c、导体层部L22e和通孔列T5b的顺序连接。

接着，对本实施方式的电子部件1的作用和效果进行说明。在本实施方式中，设置于第1滤波器10的电感器L12、L13相互并联连接。另外，电感器L12的卷绕数和电感器L13的卷绕数相互不同。由此，根据本实施方式，能够一边增大Q值一边实现所期望的特性。以下，参照仿真的结果对该效果进行说明。

在仿真中，使用比较例的模型和实施例的模型。比较例的模型是比较例的电子部件的模型。比较例的电子部件的结构除了未设置有电感器L13的点以外，与本实施方式的电子部件1的结构相同。实施例的模型是本实施方式的电子部件1的模型。

在仿真中，以第1滤波器10的第1通带的上限的频率为2.2GHz，第2滤波器20的第2通带的下限的频率为2.3GHz的方式，设计比较例的模型和实施例的模型。然后，对于比较例的模型和实施例的模型的各个，求出第1端口2和第2端口3之间的通过衰减特性、以及第1端口2和第3端口4之间的通过衰减特性。另外，求出比较例的模型中的电感器L12的Q值和实施例的模型中的由电感器L12、L13构成的并联电路部分的Q值。

图9是示出比较例的模型的通过衰减特性的特性图。图10是示出实施例的模型的通过衰减特性的特性图。在图9和图10中，横轴表示频率，纵轴表示衰减量。另外，在图9中，符号81表示第1端口2和第2端口3之间的通过衰减特性，符号82表示第1端口2和第3端口4之间的通过衰减特性。在图10中，符号83表示第1端口2和第2端口3之间的通过衰减特性，符号84表示第1端口2和第3端口4之间的通过衰减特性。

在比较例的模型中，第1通带的上限的频率处的插入损耗的大小(衰减量的绝对值)为1.76dB。在实施例的模型中，第1通带的上限的频率处的插入损耗的大小为1.66dB。另外，比较例的模型中的电感器L12的Q值为67，实施例的模型中的由电感器L12、L13构成的并联电路部分的Q值为77。从仿真的结果可以理解，根据本实施方式，能够一边增大Q值一边对于第1滤波器10作为低通滤波器实现充分的特性。

此外，在仿真中，在比较例的模型和实施例的模型中的任一者中，对于第2滤波器20，作为高通滤波器均具有充分的特性。

以下，对本实施方式的其他的效果进行说明。如上述那样，在本实施方式中，电容器C12相对于电感器L12、L13并联连接。在从与层叠方向T平行的一个方向观察时，电感器L12的导体层部L12a和电感器L13的导体层部L13a～L13c与构成电容器C12的导体层542、552重叠。这样，在本实施方式中，高效地利用层叠体50内的空间，使电子部件1小型化。

另外，如上述那样，在本实施方式中，电感器L22配置于电感器L12、L13排列的方向的前方(X方向的前方)。如果电子部件1小型化，则电感器L12、L13和电感器L22之间的电磁场耦合变得过强，例如第2端口3和第3端口4之间的隔离度降低等，有可能不能实现所期望的特性。相对于此，在本实施方式中，以电感器L22的开口部不与电感器L12、L13各自的开口部相对的方式，配置电感器L22。由此，根据本实施方式，能够一边实现所期望的特性一边高效地利用层叠体50内的空间，使电子部件1小型化。

另外，在本实施方式中，由电感器L12、L13构成的并联电路部分代替电感比较小的电感器。由此，根据本实施方式，能够减少电感器L12、L13各自的卷绕数，使电子部件1小型化。此外，根据电子部件1的结构，作为电感比较大的电感器、即卷绕数比较多的电感器的替代，也可以使用具有与由电感器L12、L13构成的并联电路部分同样的结构的并联电路部分。

此外，本发明不限于上述实施方式，能够进行各种改变。例如，本发明的电子部件可以是仅具备第1滤波器10的电子部件，也可以是具备包含电感器L12、L13的低通滤波器以外的谐振电路的电子部件，也可以是仅具备电感器L12、L13的电子部件。

另外，第2滤波器20也可以包括具有与由电感器L12、L13构成的并联电路部分同样的结构的并联电路部分。

如以上说明的那样，本发明的层叠型电子部件具备第1电感器、相对于第1电感器并联连接的第2电感器、以及用于将第1电感器和第2电感器一体化并且包括被层叠的多个电介质层的层叠体。第1电感器和第2电感器的各个以沿与多个电介质层的层叠方向正交的方向延伸的轴为中心卷绕。第1电感器的卷绕数和第2电感器的卷绕数相互不同。

在本发明的层叠型电子部件中，第1电感器和第2电感器的各个也可以包括至少1个导体层部和多个通孔列。多个通孔列的各个也可以通过2个以上的通孔串联连接而构成。至少1个导体层部和多个通孔列也可以以环绕轴的周围的方式交替连接。

另外，在本发明的层叠型电子部件中，第1电感器的开口部和第2电感器的开口部也可以相互相对。

另外，本发明的层叠型电子部件也可以进一步具备第1信号端子、第2信号端子、连接第1信号端子和第2信号端子的信号路径。第1电感器和第2电感器各自的两端也可以与信号路径连接。

另外，本发明的层叠型电子部件也可以进一步具备包括第1电感器和第2电感器的低通滤波器。

另外，本发明的层叠型电子部件也可以进一步具备相对于第1电感器和第2电感器的各个并联连接的电容器。在该情况下，第1电感器和第2电感器的各个也可以包括至少1个导体层部分和多个通孔列。多个通孔列的各个也可以通过2个以上的通孔串联连接而构成。至少1个导体层部和多个通孔列也可以以环绕轴的周围的方式交替连接。电容器也可以包括电容器用导体层。第1电感器和第2电感器各自的至少1个导体层部在从与层叠方向平行的一个方向观察时，也可以与电容器用导体层重叠。

另外，本发明的层叠型电子部件也可以进一步具备以沿与层叠方向正交的方向延伸的其他的轴为中心卷绕的第3电感器。第3电感器也可以配置于第1电感器和第2电感器排列的方向的前方。第3电感器的开口部也可以不与第1电感器的开口部和第2电感器的开口部相对。

基于以上的说明，能够实施本发明的各种方式或变形例是显而易见的。因此，在本发明的等同的范围内，即使以上述的最佳方式以外的方式，也能够实施本发明。

Claims (8)

1.一种层叠型电子部件，其特征在于，

具备：

第1电感器；

第2电感器，其相对于所述第1电感器并联连接；以及

层叠体，其用于将所述第1电感器和所述第2电感器一体化，并且包括被层叠的多个电介质层，

所述第1电感器和所述第2电感器的各个以沿与所述多个电介质层的层叠方向正交的方向延伸的轴为中心卷绕，

所述第1电感器的卷绕数和所述第2电感器的卷绕数相互不同。

2.根据权利要求1所述的层叠型电子部件，其特征在于，

所述第1电感器和所述第2电感器的各个包括至少1个导体层部和多个通孔列，

所述多个通孔列的各个通过2个以上的通孔串联连接而构成，

所述至少1个导体层部和所述多个通孔列以环绕所述轴的周围的方式交替地连接。

3.根据权利要求1所述的层叠型电子部件，其特征在于，

所述第1电感器的开口部和所述第2电感器的开口部相互相对。

4.根据权利要求1所述的层叠型电子部件，其特征在于，

进一步具备：

第1信号端子；

第2信号端子；以及

信号路径，其连接所述第1信号端子和所述第2信号端子，

所述第1电感器和所述第2电感器各自的两端与所述信号路径连接。

5.根据权利要求1所述的层叠型电子部件，其特征在于，

进一步具备：低通滤波器，其包括所述第1电感器和所述第2电感器。

6.根据权利要求1所述的层叠型电子部件，其特征在于，

进一步具备：电容器，其相对于所述第1电感器和所述第2电感器的各个并联连接。

7.根据权利要求6所述的层叠型电子部件，其特征在于，

所述第1电感器和所述第2电感器的各个包括至少1个导体层部和多个通孔列，

所述多个通孔列的各个通过2个以上的通孔串联连接而构成，

所述至少1个导体层部和所述多个通孔列以环绕所述轴的周围的方式交替地连接，

所述电容器包括电容器用导体层，

所述第1电感器和所述第2电感器各自的所述至少1个导体层部在从与所述层叠方向平行的一个方向观察时，与所述电容器用导体层重叠。

8.根据权利要求1～7中任一项所述的层叠型电子部件，其特征在于，

进一步具备：第3电感器，其以沿与所述层叠方向正交的方向延伸的其它的轴为中心卷绕，

所述第3电感器配置于所述第1电感器和所述第2电感器排列的方向的前方，

所述第3电感器的开口部不与所述第1电感器的开口部和所述第2电感器的开口部相对。