CN115051668A - 带通滤波器 - Google Patents

Abstract

本发明提供一种带通滤波器，其具备第一输入输出端口、第二输入输出端口、第一高通滤波器、第一低通滤波器以及第一短截线型谐振器。第一短截线型谐振器包含第一分布常数线路。第一低通滤波器在电路结构上设置于第一输入输出端口和第一高通滤波器之间。第一分布常数线路具有与将第一输入输出端口和第一低通滤波器连接的第一路径连接的第一端、和在电路结构上距地线最近的第二端。

Description

带通滤波器

技术领域

本发明涉及包含高通滤波器和低通滤波器的带通滤波器。

背景技术

近年来，市场上要求小型移动通信设备的小型化、省空间化，还要求用于该通信设备的带通滤波器的小型化。作为适于小型化的带通滤波器，已知有使用包含层叠的多个电介质层和多个导体层的层叠体的带通滤波器。

带通滤波器可以通过将在带通滤波器的通带的低频侧形成衰减极的高通滤波器、和在带通滤波器的通带的高频侧形成衰减极的低通滤波器串联连接而构成。作为高通滤波器及低通滤波器，可以分别使用包含至少一个电感器和至少一个电容器的滤波器。

日本国专利申请公开平9-181549号公报及日本国专利申请公开2009-267811号公报中公开了一种将高通滤波器和低通滤波器串联连接的带通滤波器。

目前，开始提供使用了第五代移动通信系统(下面称为5G。)的通信服务。在5G中，假定利用10GHz以上的频段，特别是10～30GHz的亚毫米波段或30～300GHz的毫米波段。这样，如果利用比以往高的频段，则在带通滤波器中也要求在比以往高的频段下满足特性。例如，要求在带通滤波器的通带的高频侧增大带通滤波器的通过衰减量。

发明内容

本发明的目的在于提供带通滤波器，能够在通带的高频侧增大通过衰减量。

本发明的带通滤波器是使规定的通带内的频率的信号选择性地通过的带通滤波器。带通滤波器具备：第一输入输出端口；第二输入输出端口；以及第一高通滤波器、第一低通滤波器及第一短截线型谐振器，它们在电路结构上设置于第一输入输出端口和第二输入输出端口之间。第一高通滤波器和第一低通滤波器各自包含至少一个第一电感器和至少一个第一电容器。第一短截线型谐振器包含第一分布常数线路。

第一低通滤波器在电路结构上设置于第一输入输出端口和第一高通滤波器之间。第一分布常数线路具有与将第一输入输出端口和第一低通滤波器连接的第一路径连接的第一端、和在电路结构上距地线最近的第二端。

在本发明的带通滤波器中，第一短截线型谐振器还可以包含：第二电容器，其在电路结构上设置于第一分布常数线路和地线之间。

另外，在本发明的带通滤波器中，第一低通滤波器和第一短截线型谐振器也可以分别在通带的高频侧形成衰减极。

另外，在本发明的带通滤波器中，第一分布常数线路也可以为1/4波长线路。

另外，本发明的带通滤波器还可以具备：层叠体，其包含层叠的多个电介质层和多个导体层，用于将第一输入输出端口、第二输入输出端口、第一高通滤波器、第一低通滤波器及第一短截线型谐振器一体化。在该情况下，多个导体层也可以包含构成第一分布常数线路的第一导体线路、和与地线连接的地线用导体层。第一导体线路的一部分也可以与地线用导体层相对。

另外，本发明的带通滤波器还可以具备第二高通滤波器、第二低通滤波器及第二短截线型谐振器，它们在电路结构上设置于第一高通滤波器和第二输入输出端口之间。在该情况下，第二高通滤波器和第二低通滤波器各自也可以包含至少一个第二电感器和至少一个第三电容器，第二短截线型谐振器也可以包含第二分布常数线路。第二低通滤波器在电路结构上也可以设置于第二输入输出端口和第二高通滤波器之间。第二分布常数线路也可以具有与将第二输入输出端口和第二低通滤波器连接的第二路径连接的第三端、和在电路结构上距地线最近的第四端。

另外，在本发明的带通滤波器中，第二短截线型谐振器还可以具备：第四电容器，其在电路结构上设置于第二分布常数线路和地线之间。

另外，在本发明的带通滤波器中，第二分布常数线路也可以为1/4波长线路。

另外，本发明的带通滤波器还可以具备：层叠体，其包含层叠的多个电介质层和多个导体层，用于将第一输入输出端口、第二输入输出端口、第一高通滤波器、第一低通滤波器、第一短截线型谐振器、第二高通滤波器、第二低通滤波器及第二短截线型谐振器一体化。在该情况下，多个导体层也可以包含构成第一分布常数线路的第一导体线路、构成第二分布常数线路的第二导体线路、和与地线连接的地线用导体层。第一导体线路的一部分和第二导体线路的一部分也可以分别与地线相对。

另外，本发明的带通滤波器还可以具备至少一个谐振器，其在电路结构上设置于第一高通滤波器和第二高通滤波器之间。在该情况下，至少一个谐振器也可以包含：第三电感器，其在电路结构上设置于将第一高通滤波器和第二高通滤波器连接的第三路径与地线之间。

本发明的带通滤波器具备第一高通滤波器、第一低通滤波器及第一短截线型谐振器。第一短截线型谐振器包含第一分布常数线路。第一低通滤波器在电路结构上设置于第一输入输出端口和第一高通滤波器之间。第一分布常数线路与将第一输入输出端口和第一低通滤波器连接的第一路径连接。由此，根据本发明，能够在通带的高频侧增大通过衰减量。

通过以下说明，本发明的其他目的、特征及利益将变得足够清晰。

附图说明

图1是表示本发明的一个实施方式的带通滤波器的电路结构的电路图。

图2是表示本发明的一个实施方式的带通滤波器的外观的立体图。

图3A至图3C是表示本发明的一个实施方式的带通滤波器的层叠体中的第一层至第三层电介质层的图案形成面的说明图。

图4A至图4C是表示本发明的一个实施方式的带通滤波器的层叠体中的第四层至第六层电介质层的图案形成面的说明图。

图5A至图5C是表示本发明的一个实施方式的带通滤波器的层叠体中的第七层至第九层电介质层的图案形成面的说明图。

图6A至图6C是表示本发明的一个实施方式的带通滤波器的层叠体中的第十层至第十二层电介质层的图案形成面的说明图。

图7A至图7C是表示本发明的一个实施方式的带通滤波器的层叠体中的第十三层至第十五层电介质层的图案形成面的说明图。

图8A至图8C是表示本发明的一个实施方式的带通滤波器的层叠体中的第十六层至第十八层电介质层的图案形成面的说明图。

图9A及图9B是表示本发明的一个实施方式的带通滤波器的层叠体中的第十九层及第二十层电介质层的图案形成面的说明图。

图10是表示本发明的一个实施方式的带通滤波器的层叠体的内部的立体图。

图11是表示图10所示的层叠体的内部的一部分的立体图。

图12是表示图10所示的层叠体的内部的一部分的截面图。

图13是表示实施例的模型和比较例的模型的通过衰减特性的一例的特性图。

图14是表示实施例的模型和比较例的模型的插入损耗的特性图。

图15是表示实施例的模型和比较例的模型各自的第一输入输出端口的反射损耗的特性图。

图16是表示实施例的模型和比较例的模型各自的第二输入输出端口的反射损耗的特性图。

具体实施方式

下面，参照附图对本发明的实施方式进行详细说明。首先，参照图1对本发明的一个实施方式的带通滤波器1的结构的概略进行说明。本实施方式的带通滤波器1是使规定的通带内的频率的信号选择性地通过的滤波器。带通滤波器1具备第一输入输出端口2、第二输入输出端口3、第一高通滤波器12、第一低通滤波器11、第二高通滤波器22、第二低通滤波器21、谐振器31、第一短截线型谐振器41、和第二短截线型谐振器42。第一高通滤波器12、第一低通滤波器11、第二高通滤波器22、第二低通滤波器21、谐振器31、第一短截线型谐振器41及第二短截线型谐振器42在电路结构上设置于第一输入输出端口2和第二输入输出端口3之间。

此外，在本申请中，“电路结构上”之类的表达不是物理结构上的配置，为了指示电路图上的配置而使用。

第一低通滤波器11在电路结构上设置于第一输入输出端口2和第一高通滤波器12之间。另外，第一低通滤波器11与第一输入输出端口2连接。

第二高通滤波器22在电路结构上设置于第一高通滤波器12和第二输入输出端口3之间。第二低通滤波器21在电路结构上设置于第二输入输出端口3和第二高通滤波器22之间。另外，第二低通滤波器21与第二输入输出端口3连接。

谐振器31在电路结构上设置于第一高通滤波器12和第二高通滤波器22之间。

第一高通滤波器12、第一低通滤波器11、第二高通滤波器22及第二低通滤波器21分别由包含电感器和电容器的LC谐振电路构成。

谐振器31包含电感器，该电感器在电路结构上设置于将第一高通滤波器12和第二低通滤波器21连接的路径4与地线之间。

第一短截线型谐振器41包含第一分布常数线路41A和电容器C41。第一分布常数线路41A为1/4波长线路。第一分布常数线路41A具有与将第一输入输出端口2和第一低通滤波器11连接的第一路径5连接的第一端41Aa、和在电路结构上距地线最近的第二端41Ab。电容器C41在电路结构上设置于第一分布常数线路41A和地线之间。

第二短截线型谐振器42包含第二分布常数线路42A和电容器C42。第二分布常数线路42A为1/4波长线路。第二分布常数线路42A具有与将第二输入输出端口3和第二低通滤波器21连接的第二路径6连接的第一端42Aa、和在电路结构上距地线最近的第二端42Ab。电容器C42在电路结构上设置于第二分布常数线路42A和地线之间。

接下来，参照图1，对第一高通滤波器12、第一低通滤波器11、第二高通滤波器22、第二低通滤波器21及谐振器31的结构的一例进行说明。

第一低通滤波器11包含电感器L11和电容器C11、C12。电感器L11的一端与第一输入输出端口2连接。电容器C11与电感器L11并联连接。电容器C12的一端与电感器L11的另一端连接。电容器C12的另一端与地线连接。

第一高通滤波器12包含电感器L12和电容器C13、C14、C15、C16。电容器C13的一端与第一低通滤波器11的电感器L11的另一端连接。电容器C14的一端与电容器C13的另一端连接。电容器C15的一端与电容器C13的一端连接。电容器C15的另一端与电容器C14的另一端连接。

电感器L12的一端与电容器C13和电容器C14的连接点连接。电感器L12的另一端与地线连接。电容器C16与电感器L12并联连接。

第二低通滤波器21包含电感器L21和电容器C21。电感器L21的一端与第二输入输出端口3连接。电容器C21与电感器L21并联连接。

第二高通滤波器22包含电感器L22和电容器C23、C24、C25、C26。电容器C23的一端与第二低通滤波器21的电感器L21的另一端连接。电容器C24的一端与电容器C23的另一端连接。电容器C25的一端与电容器C23的一端连接。电容器C25的另一端与电容器C24的另一端连接。

电感器L22的一端与电容器C23和电容器C24的连接点连接。电感器L22的另一端与地线连接。电容器C26与电感器L22并联连接。

将第一高通滤波器12和第二高通滤波器22连接的路径4将第一高通滤波器12的电容器C14的另一端和第二高通滤波器22的电容器C24的另一端连接。

谐振器31包含电感器L31和电容器C31。电感器L31的一端在电路结构上在比第二高通滤波器22更靠近第一高通滤波器12的位置与路径4连接。电容器C31的一端与电感器L31的另一端连接。电容器C31的另一端与地线连接。

接下来，参照图2对带通滤波器1的其他结构进行说明。图2是表示带通滤波器1的外观的立体图。

带通滤波器1还具备包含层叠的多个电介质层和多个导体层的层叠体50。层叠体50用于将第一输入输出端口2、第二输入输出端口3、第一高通滤波器12、第一低通滤波器11、第二高通滤波器22、第二低通滤波器21、谐振器31、第一短截线型谐振器41及第二短截线型谐振器42一体化。第一高通滤波器12、第一低通滤波器11、第二高通滤波器22、第二低通滤波器21、谐振器31、第一短截线型谐振器41及第二短截线型谐振器42使用多个导体层构成。

层叠体50具有位于多个电介质层的层叠方向T的两端的底面50A及上表面50B、和将底面50A与上表面50B连接的四个侧面50C～50F。侧面50C、50D彼此朝向相反侧，侧面50E、50F也彼此朝向相反侧。侧面50C～50F相对于上表面50B及底面50A垂直。

在此，如图2所示，定义X方向、Y方向、Z方向。X方向、Y方向、Z方向相互正交。在本实施方式中，将与层叠方向T平行的一个方向设为Z方向。另外，将与X方向相反的方向设为-X方向、与Y方向相反的方向设为-Y方向，与Z方向相反的方向设为-Z方向。

如图2所示，底面50A位于层叠体50的-Z方向的一端。上表面50B位于层叠体50的Z方向的一端。底面50A及上表面50B各自的形状为在X方向上长的矩形形状。侧面50C位于层叠体50的-X方向的一端。侧面50D位于层叠体50的X方向的一端。侧面50E位于层叠体50的-Y方向的一端。侧面50F位于层叠体50的Y方向的一端。

带通滤波器1还具备设置于层叠体50的底面50A的多个端子111、112、113、114、115、116。端子111在侧面50C的附近沿Y方向延伸。端子112在侧面50D的附近沿Y方向延伸。端子113～116配置于端子111和端子112之间。端子113、114在比侧面50F更靠近侧面50E的位置沿X方向依次排列。端子115、116在比侧面50E更靠近侧面50F的位置沿X方向依次排列。

端子111与第一输入输出端口2对应，端子112与第二输入输出端口3对应。因此，第一及第二输入输出端口2、3设置于层叠体50的底面50A。端子113～116各自与地线连接。

接下来，参照图3A至图9B对构成层叠体50的多个电介质层及多个导体层的一例进行说明。在该例中，层叠体50具有层叠的二十层电介质层。以下，将该二十层电介质层从下往上依次称为第一层至第二十层电介质层。另外，以符号51～70表示第一层至第二十层电介质层。

图3A表示第一层电介质层51的图案形成面。在电介质层51的图案形成面形成有端子111、112、113、114、115、116。另外，在电介质层51上形成有通孔51T1、51T2、51T3、51T4、51T5、51T6、51T7。通孔51T1与端子111连接。通孔51T2、51T3与端子112连接。通孔51T4～51T7分别与端子113～116连接。

图3B表示第二层电介质层52的图案形成面。在电介质层52的图案形成面形成有导体层521、522和地线用导体层523。另外，在电介质层52上形成有通孔52T1、52T2、52T3、52T4、52T5。形成于电介质层51的通孔51T1和通孔52T1与导体层521连接。形成于电介质层51的通孔51T2、51T3和通孔52T2、52T5与导体层522连接。形成于电介质层51的通孔51T4～51T7和通孔52T3、52T4与地线用导体层523连接。

图3C表示第三层电介质层53的图案形成面。在电介质层53的图案形成面形成有构成第一分布常数线路的第一导体线路531和构成第二分布常数线路的第二导体线路532。另外，在电介质层53上形成有通孔53T1、53T2、53T3、53T4。形成于电介质层52的通孔52T1和通孔53T1与第一导体线路531连接。形成于电介质层52的通孔52T2～52T4分别与通孔53T2～53T4连接。形成于电介质层52的通孔52T5与第二导体线路532连接。

图4A表示第四层电介质层54的图案形成面。在电介质层54的图案形成面形成有导体层541、542、543。另外，在电介质层54上形成有通孔54T1、54T2、54T3、54T4、54T5、54T6、54T7。形成于电介质层53的通孔53T1～53T4分别与通孔54T1～54T4连接。通孔54T5与导体层541连接。通孔54T6与导体层543连接。通孔54T7与导体层542连接。

图4B表示第五层电介质层55的图案形成面。在电介质层55的图案形成面形成有导体层551、552。另外，在电介质层55上形成有通孔55T1、55T2、55T3、55T4、55T5、55T6、55T7、55T8、55T9。形成于电介质层54的通孔54T1～54T7分别与通孔55T1～55T7连接。通孔55T8与导体层552连接。通孔55T9与导体层551连接。

图4C表示第六层电介质层56的图案形成面。在电介质层56的图案形成面形成有导体层561、562、563。另外，在电介质层56上形成有通孔56T1、56T2、56T3、56T4、56T5、56T6、56T7、56T8、56T9、56T10。形成于电介质层55的通孔55T1～55T5、55T8、55T9分别与通孔56T1～56T5、56T8、56T9连接。形成于电介质层55的通孔55T6和通孔56T6与导体层562连接。形成于电介质层55的通孔55T7和通孔56T7与导体层561连接。通孔56T10与导体层563连接。

图5A表示第七层电介质层57的图案形成面。在电介质层57的图案形成面形成有导体层571、572。导体层571具有位于彼此的相反侧的第一端和第二端。另外，在电介质层57上形成有通孔57T1、57T2、57T3、57T4、57T5、57T6、57T7、57T8、57T9、57T10。形成于电介质层56的通孔56T1～56T4、56T7、56T8、56T10分别与通孔57T1～57T4、57T7、57T8、57T10连接。形成于电介质层56的通孔56T6与通孔57T9连接。形成于电介质层56的通孔56T9与导体层572连接。形成于电介质层56的通孔56T5和通孔57T5与导体层571的第一端的附近部分连接。通孔57T6与导体层571的第二端的附近部分连接。

图5B表示第八层电介质层58的图案形成面。在电介质层58的图案形成面形成有导体层581、582。导体层581具有位于彼此的相反侧的第一端和第二端。另外，在电介质层58上形成有通孔58T1、58T2、58T3、58T4、58T5、58T6、58T7、58T8。形成于电介质层57的通孔57T1～57T4、57T7分别与通孔58T1～58T4、58T7连接。形成于电介质层57的通孔57T5与导体层581的第一端的附近部分连接。形成于电介质层57的通孔57T6和通孔58T6与导体层581的第二端的附近部分连接。形成于电介质层57的通孔57T9与通孔58T5连接。形成于电介质层57的通孔57T10与导体层582连接。

图5C表示第九层电介质层59的图案形成面。在电介质层59的图案形成面形成有导体层591、592。导体层591、592各自具有位于彼此的相反侧的第一端和第二端。另外，在电介质层59上形成有通孔59T1、59T2、59T3、59T4、59T5、59T6、59T7、59T8、59T9。形成于电介质层58的通孔58T1和通孔59T1与导体层591的第一端的附近部分连接。形成于电介质层58的通孔58T2～58T4、58T7、58T8分别与通孔59T2～59T4、59T7、59T8连接。形成于电介质层58的通孔58T5和通孔59T5与导体层592的第一端的附近部分连接。形成于电介质层58的通孔58T6和通孔59T6与导体层591的第二端的附近部分连接。通孔59T9与导体层592的第二端的附近部分连接。

图6A表示第十层电介质层60的图案形成面。在电介质层60的图案形成面形成有导体层601、602。导体层601、602各自具有位于彼此的相反侧的第一端和第二端。另外，在电介质层60上形成有通孔60T1、60T2、60T3、60T4、60T5、60T6。形成于电介质层59的通孔59T1与导体层601的第一端的附近部分连接。形成于电介质层59的通孔59T2～59T4分别与通孔60T2～60T4连接。形成于电介质层59的通孔59T5与导体层602的第一端的附近部分连接。形成于电介质层59的通孔59T6与导体层601的第二端的附近部分连接。形成于电介质层59的通孔59T7与通孔60T1连接。形成于电介质层59的通孔59T8与通孔60T6连接。形成于电介质层59的通孔59T9和通孔60T5与导体层602的第二端的附近部分连接。

图6B表示第十一层电介质层61的图案形成面。在电介质层61的图案形成面形成有导体层611。导体层611具有位于彼此的相反侧的第一端和第二端。另外，在电介质层61上形成有通孔61T1、61T2、61T3、61T4、61T5、61T6。形成于电介质层60的通孔60T1、60T3、60T4、60T6分别与通孔61T1、61T3、61T4、61T6连接。形成于电介质层60的通孔60T2和通孔61T2与导体层611的第一端的附近部分连接。形成于电介质层60的通孔60T5和通孔61T5与导体层611的第二端的附近部分连接。

图6C表示第十二层电介质层62的图案形成面。在电介质层62的图案形成面形成有导体层621。导体层621具有位于彼此的相反侧的第一端和第二端。另外，在电介质层62上形成有通孔62T1、62T2、62T3、62T4。形成于电介质层61的通孔61T1、61T3、61T4分别与通孔62T1、62T3、62T4连接。形成于电介质层61的通孔61T2与导体层621的第一端的附近部分连接。形成于电介质层61的通孔61T5与导体层621的第二端的附近部分连接。形成于电介质层61的通孔61T6与通孔62T2连接。

图7A表示第十三层电介质层63的图案形成面。在电介质层63上形成有通孔63T1、63T2、63T3、63T4。形成于电介质层62的通孔62T1～62T4分别与通孔63T1～63T4连接。

图7B表示第十四层电介质层64的图案形成面。在电介质层64的图案形成面形成有导体层641。导体层641具有位于彼此的相反侧的第一端和第二端。另外，在电介质层64上形成有通孔64T1、64T2、64T3、64T4、64T5。形成于电介质层63的通孔63T1和通孔64T1与导体层641的第一端的附近部分连接。形成于电介质层63的通孔63T2～63T4分别与通孔64T2～64T4连接。通孔64T5与导体层641的第二端的附近部分连接。

图7C表示第十五层电介质层65的图案形成面。在电介质层65的图案形成面形成有导体层651。导体层651具有位于彼此的相反侧的第一端和第二端。另外，在电介质层65上形成有通孔65T1、65T2、65T3、65T4。形成于电介质层64的通孔64T1与导体层651的第一端的附近部分连接。形成于电介质层64的通孔64T2～64T4分别与通孔65T2～65T4连接。形成于电介质层64的通孔64T5和通孔65T1与导体层651的第二端的附近部分连接。

图8A表示第十六层电介质层66的图案形成面。在电介质层66的图案形成面形成有导体层661。导体层661具有位于彼此的相反侧的第一端和第二端。另外，在电介质层66上形成有通孔66T1、66T2、66T3、66T4、66T5。形成于电介质层65的通孔65T1、65T3、65T4分别与通孔66T1、66T3、66T4连接。形成于电介质层65的通孔65T2和通孔66T2与导体层661的第一端的附近部分连接。通孔66T5与导体层661的第二端的附近部分连接。

图8B表示第十七层电介质层67的图案形成面。在电介质层67的图案形成面形成有导体层671。导体层671具有位于彼此的相反侧的第一端和第二端。另外，在电介质层67上形成有通孔67T1、67T2、67T3、67T4。形成于电介质层66的通孔66T1、66T3、66T4分别与通孔67T1、67T3、67T4连接。形成于电介质层66的通孔66T2与导体层671的第一端的附近部分连接。形成于电介质层66的通孔66T5和通孔67T2与导体层671的第二端的附近部分连接。

图8C表示第十八层电介质层68的图案形成面。在电介质层68的图案形成面形成有导体层681、682。导体层681、682各自具有位于彼此的相反侧的第一端和第二端。另外，在电介质层68上形成有通孔68T1、68T2、68T3、68T4。形成于电介质层67的通孔67T1和通孔68T1与导体层681的第一端的附近部分连接。形成于电介质层67的通孔67T2和通孔68T2与导体层682的第一端的附近部分连接。形成于电介质层67的通孔67T3和通孔68T3与导体层681的第二端的附近部分连接。形成于电介质层67的通孔67T4和通孔68T4与导体层682的第二端的附近部分连接。

图9A表示第十九层电介质层69的图案形成面。在电介质层69的图案形成面形成有导体层691、692。导体层691、692各自具有位于彼此的相反侧的第一端和第二端。形成于电介质层68的通孔68T1与导体层691的第一端的附近部分连接。形成于电介质层68的通孔68T2与导体层692的第一端的附近部分连接。形成于电介质层68的通孔68T3与导体层691的第二端的附近部分连接。形成于电介质层68的通孔68T4与导体层692的第二端的附近部分连接。

图9B表示第二十层电介质层70的图案形成面。在电介质层70的图案形成面形成有由导体层构成的标记701。

图2所示的层叠体50是以第一层电介质层51的图案形成面成为层叠体50的底面50A，第二十层电介质层70的与图案形成面为相反侧的面成为层叠体50的上表面50B的方式，将第一层至第二十层电介质层51～70层叠而构成的。

图10表示将第一层至第二十层电介质层51～70层叠而构成的层叠体50的内部。如图10所示，在层叠体50的内部层叠有图3A至图9B所示的多个导体层和多个通孔。此外，在图10中省略了标记701。另外，图11表示图10所示的层叠体50的内部的一部分。具体而言，图11主要表示地线用导体层523、第一导体线路531及第二导体线路532。

下面，对图1所示的带通滤波器1的电路的构成要素和图3A至图9B所示的层叠体50的内部的构成要素的对应关系进行说明。首先，对第一低通滤波器11的构成要素进行说明。电感器L11由图5A至图6A所示的导体层571、581、591、601和与这些导体层连接的多个通孔构成。在此，将从与层叠方向T平行的方向(Z方向)观察时的导体层的形状称为导体层的平面形状。在本实施方式中，特别是，导体层571的平面形状和导体层581的平面形状相同或大致相同。另外，导体层591的平面形状和导体层601的平面形状相同或大致相同。导体层571、581通过通孔57T5、57T6并联连接。导体层591、601通过通孔59T1、59T6并联连接。

电容器C11由图3A所示的端子111、图4A所示的导体层541、端子111和导体层541之间的电介质层51～53构成。

电容器C12由图3B所示的地线用导体层523、图4A所示的导体层541、这些导体层间的电介质层52、53构成。

接下来，对第一高通滤波器12的构成要素进行说明。电感器L12由图7B、图7C、图8C及图9A所示的导体层641、651、681、691和与这些导体层连接的多个通孔构成。在本实施方式中，特别是，导体层641的平面形状和导体层651的平面形状相同或大致相同。另外，导体层681的平面形状和导体层691的平面形状相同或大致相同。导体层641、651通过通孔64T1、64T5并联连接。导体层681、691通过通孔68T1、68T3并联连接。

电容器C13由图4A所示的导体层541、542构成。

电容器C14由图4B至图5A所示的导体层551、561、572和这些导体层间的电介质层55、56构成。

电容器C15由图4A及图4B所示的导体层541、551和这些导体层间的电介质层54构成。

电容器C16由图3B所示的地线用导体层523、图4A所示的导体层542、这些导体层间的电介质层52、53构成。

接下来，对第二低通滤波器21的构成要素进行说明。电感器L21由图5C至图6C所示的导体层592、602、611、621和与这些导体层连接的多个通孔构成。在本实施方式中，特别是，导体层592的平面形状和导体层602的平面形状相同或大致相同。另外，导体层611的平面形状和导体层621的平面形状相同或大致相同。导体层592、602通过通孔59T5、59T9并联连接。导体层611、621通过通孔61T2、61T5并联连接。

电容器C21由图3B及图4A所示的导体层522、543和这些导体层间的电介质层52、53构成。

接下来，对第二高通滤波器22的构成要素进行说明。电感器L22由图8A至图9A所示的导体层661、671、682、692和与这些导体层连接的多个通孔构成。在本实施方式中，特别是，导体层661的平面形状和导体层671的平面形状相同或大致相同。另外，导体层682的平面形状和导体层692的平面形状相同或大致相同。导体层661、671通过通孔66T2、66T5并联连接。导体层682、692通过通孔68T2、68T4并联连接。

电容器C23由图4A至图5C所示的导体层543、552、562、582、592和这些导体层间的电介质层54～58构成。

电容器C24由图4B至图5B所示的导体层551、563、572、582和这些导体层间的电介质层55～57构成。

电容器C25由图4A至图5A所示的导体层543、551、562、572和这些导体层间的电介质层54～56构成。

电容器C26由图8B及图8C所示的导体层671、682和这些导体层间的电介质层68构成。

接下来，对谐振器31的构成要素进行说明。电感器L31由图4B及图4C所示的导体层551及通孔55T9、56T9构成。

电容器C31由图3B所示的地线用导体层523、图4B所示的导体层551、这些导体层间的电介质层52～54构成。

接下来，对第一短截线型谐振器41的构成要素进行说明。第一分布常数线路41A由图3C所示的第一导体线路531构成。另外，如图11所示，第一导体线路531的一部分与图3B所示的地线用导体层523相对。电容器C41由地线用导体层523、第一导体线路531、电介质层52构成。

接下来，对第二短截线型谐振器42的构成要素进行说明。第二分布常数线路42A由图3C所示的第二导体线路532构成。另外，如图11所示，第二导体线路532的一部分与图3B所示的地线用导体层523相对。电容器C42由地线用导体层523、第二导体线路532、电介质层52构成。

接下来，参照图1至图12对本实施方式的带通滤波器1的结构上的特征进行说明。图12是表示图10所示的层叠体50的内部的一部分的截面图。层叠体50的多个导体层包含构成第一高通滤波器12的电感器L12的至少一个第一导体层、构成第一低通滤波器11的电感器L11的至少一个第二导体层、构成第二高通滤波器22的电感器L22的至少一个第三导体层、构成第二低通滤波器21的电感器L21的至少一个第四导体层、与地线连接的地线用导体层523。在图3A至图10所示的层叠体50中，导体层641、651、681、691与第一导体层对应，导体层571、581、591、601与第二导体层对应，导体层661、671、682、692与第三导体层对应，导体层592、602、611、621与第四导体层对应。

第一导体层641、651、681、691的组、第二导体层571、581、591、601的组及地线用导体层523在层叠方向T上配置于互不相同的位置。第二导体层571、581、591、601在层叠方向T上配置于第一导体层641、651、681、691和地线用导体层523之间。另外，第一导体层641、651、681、691和第二导体层571、581、591、601在层叠方向T上配置于地线用导体层523和层叠体50的上表面50B之间。

第一高通滤波器12的电感器L12包含由第一导体层641、651、681、691构成的第一部分L12a。第一部分L12a具有在电路结构上距构成第二输入输出端口3的端子112最近的第一端部E12a、和在电路结构上距端子112最远的第二端部E12b。如图7B所示，第一导体层641中，连接通孔63T1的部分与第一端部E12a对应。如图8C所示，第一导体层681中，连接通孔67T3的部分与第二端部E12b对应。从与层叠方向T平行的方向(Z方向)观察，第一部分L12a从第一端部E12a朝向第二端部E12b沿第一卷绕方向D1(参照图8C)卷绕。

第一低通滤波器11的电感器L11包含由第二导体层571、581、591、601构成的第二部分L11a。第二部分L11a具有在电路结构上距构成第二输入输出端口3的端子112最近的第三端部E11a、和在电路结构上距端子112最远的第四端部E11b。如图5A所示，第二导体层571中，连接通孔56T5的部分与第三端部E11a对应。如图5C所示，第二导体层591中，连接通孔58T1的部分与第四端部E11b对应。从与层叠方向T平行的方向(Z方向)观察，第二部分L11a从第三端部E11a朝向第四端部E11b沿与第一卷绕方向D1相反的第二卷绕方向D2(参照图5C)卷绕。

在图12中，以记号C1表示层叠方向T上的第一导体层641、651、681、691的组的中心，以记号C2表示层叠方向T上的第二导体层571、581、591、601的组的中心。从中心C2到中心C1的距离大于从中心C2到地线用导体层523的距离。

第三导体层661、671、682、692的组、第四导体层592、602、611、621的组及地线用导体层523在层叠方向T上配置于互不相同的位置。第四导体层592、602、611、621在层叠方向T上配置于第三导体层661、671、682、692和地线用导体层523之间。另外，第三导体层661、671、682、692和第四导体层592、602、611、621在层叠方向T上配置于地线用导体层523和层叠体50的上表面50B之间。

第二高通滤波器22的电感器L22包含由第三导体层661、671、682、692构成的第三部分L22a。第三部分L22a具有在电路结构上距构成第二输入输出端口3的端子112最近的第五端部E22a、和在电路结构上距端子112最远的第六端部E22b。如图8A所示，第三导体层661中，连接通孔65T2的部分与第五端部E22a对应。如图8C所示，第三导体层682中，连接通孔67T4的部分与第六端部E22b对应。从与层叠方向T平行的方向(Z方向)观察，第三部分L22a从第五端部E22a朝向第六端部E22b沿第三卷绕方向D3(参照图8C)卷绕。

第二低通滤波器21的电感器L21包含由第四导体层592、602、611、621构成的第四部分L21a。第四部分L21a具有在电路结构上距构成第二输入输出端口3的端子112最近的第七端部E21a、和在电路结构上距端子112最远的第八端部E21b。如图6B所示，第四导体层611中，连接通孔60T2的部分与第七端部E21a对应。如图5C所示，第四导体层592中，连接通孔58T5的部分与第八端部E21b对应。从与层叠方向T平行的方向(Z方向)观察，第四部分L21a从第七端部E21a朝向第八端部E21b沿与第三卷绕方向D3相反的第四卷绕方向D4(参照图6B)卷绕。

构成第一高通滤波器12的电感器L12的第一导体层641、651和构成第二高通滤波器22的电感器L22的第三导体层661、671在层叠方向T上配置于互不相同的位置。构成第一低通滤波器11的电感器L11的第二导体层571、581和构成第二低通滤波器21的电感器L21的第四导体层611、621在层叠方向T上配置于互不相同的位置。

接下来，对本实施方式的带通滤波器1的作用及效果进行说明。本实施方式的带通滤波器1具备第一及第二高通滤波器12、22、第一及第二低通滤波器11、21、第一及第二短截线型谐振器41、42。第一及第二低通滤波器11、21和第一及第二短截线型谐振器41、42分别在带通滤波器1的通带的高频侧形成衰减极。根据本实施方式，通过设置第一及第二短截线型谐振器41、42，能够在通带的高频侧增大通过衰减量。

下面，参照模拟结果对第一及第二短截线型谐振器41、42的作用及效果进行说明。在模拟中，使用本实施方式的带通滤波器1的模型(下面称为实施例的模型。)和未设置第一及第二短截线型谐振器41、42的比较例的带通滤波器的模型(下面称为比较例的模型。)。除了未设置第一及第二短截线型谐振器41、42这一点以外，比较例的带通滤波器的结构与本实施方式的带通滤波器1的结构相同。

图13是表示实施例的模型和比较例的模型的通过衰减特性的特性图。图14是表示通带的附近的插入损耗的一例的特性图。图15是表示第一输入输出端口2的反射损耗的特性图。图16是表示第二输入输出端口3的反射损耗的特性图。在图13至图16中，标注了符号91的曲线表示实施例的模型的特性，标注了符号92的曲线表示比较例的模型的特性。在图13至图16中，横轴表示频率。在图13中，纵轴表示衰减量。在图14中，纵轴表示插入损耗。在图15及图16中，纵轴表示反射损耗。

根据图13所示的模拟结果可知：根据本实施方式，通过设置第一及第二短截线型谐振器41、42，能够增大20GHz附近的通过衰减量。

接下来，对本实施方式的带通滤波器1的其他效果进行说明。如上述，在本实施方式中，构成第一低通滤波器11的电感器L11的第二导体层571、581、591、601在层叠方向T上配置于构成第一高通滤波器12的电感器L12的第一导体层641、651、681、691和地线用导体层523之间。由此，根据本实施方式，与构成第一高通滤波器12的电感器L12的第一导体层和构成第一低通滤波器11的电感器L11的第二导体层在层叠方向T上配置于相同位置的情况相比，能够减小层叠体50的底面50A及上表面50B的面积。

另外，在构成第一低通滤波器11的电感器L11的第二导体层配置于与地线连接的地线用导体层和配置有多个端子111～116的层叠体的底面50A之间的情况下，如果减小层叠体50的层叠方向T上的尺寸，则电磁场在第二导体层和地线用导体层之间与第二导体层和多个端子111～116之间分别相互作用，第一低通滤波器11的Q值降低。为了防止这种情况的发生，需要在一定程度上增大第二导体层和地线用导体层的间隔与第二导体层和多个端子111～116的间隔。与此相对，在本实施方式中，第二导体层571、581、591、601在层叠方向T上配置于地线用导体层523和层叠体50的上表面50B之间。由此，根据本实施方式，能够防止第一低通滤波器11的Q值的降低，并且以上述情况下的第二导体层和多个端子111～116的间隔的量，将层叠体50的层叠方向T上的尺寸减小。

另外，在本实施方式中，从层叠方向T上的第二导体层571、581、591、601的组的中心C2到层叠方向T上的第一导体层641、651、681、691的组的中心C1的距离大于从中心C2到地线用导体层523的距离。由此，根据本实施方式，与从中心C2到中心C1的距离小于从中心C2到地线用导体层523的距离的情况相比，能够抑制电磁场在第二导体层571、581、591、601和第一导体层641、651、681、691之间相互作用的情况。

同样，在本实施方式中，构成第二低通滤波器21的电感器L21的第四导体层592、602、611、621在层叠方向T上配置于构成第二高通滤波器22的电感器L22的第三导体层661、671、682、692和地线用导体层523之间。另外，第四导体层592、602、611、621在层叠方向T上配置于地线用导体层523和层叠体50的上表面50B之间。由此，根据本实施方式，能够减小层叠体50的底面50A及上表面50B的面积，并且能够防止第二低通滤波器21的Q值的降低，并且能够减小层叠体50的层叠方向T上的尺寸。

通过以上说明，根据本实施方式，能够抑制导体层间的相互作用，实现小型化和希望的特性。

另外，在本实施方式中，如上述，电感器L11、L12、L21、L22各自包含两个导体层的组，这两个导体层的平面形状相同或大致相同，通过通孔并联连接。例如，电感器L11包含并联连接的导体层571、581的组和并联连接的导体层591、601的组。由此，根据本实施方式，能够减小电感器L11、L12、L21、L22各自的直流电阻，增大电感器L11、L12、L21、L22各自的Q值。

此外，本发明不限定于上述实施方式，可以进行各种变更。例如，在满足权利要求书的要求的范围内，本发明的高通滤波器及低通滤波器各自的结构不限于实施方式所示的例子，可以任意变更。

基于以上说明可知，可以实施本发明的各种方式或变形例。因此，也能够在权利要求书的均等范围内，以上述最佳方式以外的方式实施本发明。

Claims (12)

1.一种带通滤波器，其特征在于，

是使规定的通带内的频率的信号选择性地通过的带通滤波器，

具备：

第一输入输出端口；

第二输入输出端口；以及

第一高通滤波器、第一低通滤波器及第一短截线型谐振器，它们在电路结构上设置于所述第一输入输出端口和所述第二输入输出端口之间，

所述第一高通滤波器和所述第一低通滤波器各自包含至少一个第一电感器和至少一个第一电容器，

所述第一短截线型谐振器包含第一分布常数线路，

所述第一低通滤波器在电路结构上设置于所述第一输入输出端口和所述第一高通滤波器之间，

所述第一分布常数线路具有与将所述第一输入输出端口和所述第一低通滤波器连接的第一路径连接的第一端、和在电路结构上距地线最近的第二端。

2.根据权利要求1所述的带通滤波器，其特征在于，

所述第一短截线型谐振器还包含：第二电容器，其在电路结构上设置于所述第一分布常数线路和所述地线之间。

3.根据权利要求1所述的带通滤波器，其特征在于，

所述第一低通滤波器和所述第一短截线型谐振器分别在所述通带的高频侧形成衰减极。

4.根据权利要求1所述的带通滤波器，其特征在于，

所述第一分布常数线路为1/4波长线路。

5.根据权利要求1所述的带通滤波器，其特征在于，

还具备层叠体，其包含层叠的多个电介质层和多个导体层，用于将所述第一输入输出端口、所述第二输入输出端口、所述第一高通滤波器、所述第一低通滤波器及所述第一短截线型谐振器一体化，

所述多个导体层包含构成所述第一分布常数线路的第一导体线路、和与所述地线连接的地线用导体层，

所述第一导体线路的一部分与所述地线用导体层相对。

6.根据权利要求1所述的带通滤波器，其特征在于，

还具备第二高通滤波器、第二低通滤波器及第二短截线型谐振器，它们在电路结构上设置于所述第一高通滤波器和所述第二输入输出端口之间，

所述第二高通滤波器和所述第二低通滤波器各自包含至少一个第二电感器和至少一个第三电容器，

所述第二短截线型谐振器包含第二分布常数线路，

所述第二低通滤波器在电路结构上设置于所述第二输入输出端口和所述第二高通滤波器之间，

所述第二分布常数线路具有与将所述第二输入输出端口和所述第二低通滤波器连接的第二路径连接的第三端、和在电路结构上距所述地线最近的第四端。

7.根据权利要求6所述的带通滤波器，其特征在于，

所述第二短截线型谐振器还具备：第四电容器，其在电路结构上设置于所述第二分布常数线路和地线之间。

8.根据权利要求6所述的带通滤波器，其特征在于，

所述第二低通滤波器和所述第二短截线型谐振器分别在所述通带的高频侧形成衰减极。

9.根据权利要求6所述的带通滤波器，其特征在于，

所述第二分布常数线路为1/4波长线路。

10.根据权利要求6所述的带通滤波器，其特征在于，

还具备层叠体，其包含层叠的多个电介质层和多个导体层，用于将所述第一输入输出端口、所述第二输入输出端口、所述第一高通滤波器、所述第一低通滤波器、所述第一短截线型谐振器、所述第二高通滤波器、所述第二低通滤波器及所述第二短截线型谐振器一体化，

所述多个导体层包含构成所述第一分布常数线路的第一导体线路、构成所述第二分布常数线路的第二导体线路、和与所述地线连接的地线用导体层，

所述第一导体线路的一部分和所述第二导体线路的一部分分别与所述地线相对。

11.根据权利要求6所述的带通滤波器，其特征在于，

还具备至少一个谐振器，其在电路结构上设置于所述第一高通滤波器和所述第二高通滤波器之间。

12.根据权利要求11所述的带通滤波器，其特征在于，

所述至少一个谐振器包含：第三电感器，其在电路结构上设置于将所述第一高通滤波器和所述第二高通滤波器连接的第三路径与地线之间。

Images