CN116706476A - 滤波电路 - Google Patents

Abstract

本发明提供滤波电路，滤波电路包括2个端口、第一谐振电路和第二谐振电路，第一谐振电路在电路结构上设置在2个端口之间，与2个端口的双方耦合，第二谐振电路在电路结构上设置在2个端口之间，与2个端口的至少一个端口耦合，第二谐振电路与2个端口的耦合比第一谐振电路与2个端口的耦合弱。

Description

滤波电路

技术领域

本发明涉及具备2个谐振电路的滤波电路。

背景技术

在通信装置中使用的一个电子零件中有带通滤波器。对带通滤波器，要求令通带的插入损耗小，通带外的插入损耗大。

在中国专利申请公开第111710941A号说明书中，记载有组合带通滤波器与带阻滤波器(band elimination filter)而得到的滤波装置。在该滤波装置中，利用带阻滤波器，增大比通带高的频域的插入损耗。

当前，开始提供使用第5代移动通信系统(以下，称为5G。)的通信服务。在5G中，设想10GHz以上的频带，特别是10～30GHz的准毫米波段或30～300GHz的毫米波段的利用。在这些频带中，也与第4代为止的移动通信系统中利用的频带一样，存在频带比较近的多个规格。因此，在5G中使用的带通滤波器中，也要求在接近通带的频域插入损耗急剧地变化。

历来，在带通滤波器中，为了获得在接近通带的频域插入损耗急剧地变化的特性，增加构成带通滤波器的谐振器的数量。但是，令谐振器的Q值相同地进行比较可知，随着谐振器的数量增加，出现通带的插入损耗变大的问题。

此处，在带通滤波器中，为了获得接近通带的频域插入损耗急剧地变化的特性，考虑使用带阻滤波器。在这种情况下，需要带阻滤波器的阻带的中心频率为接近通带的频率。但是，这样会产生带通滤波器的通带的插入损耗变大的问题。

上述的问题并不限定于具备带通滤波器和带阻滤波器的滤波电路，而适用于为了调整主谐振电路的特性使用从谐振电路的所有滤波电路。

发明内容

本发明的目的在于，提供具备主谐振电路和从谐振电路的滤波电路，该滤波电路能够抑制利用主谐振电路获得的滤波电路的特性的劣化并且实现所期望的特性。

本发明的滤波电路包括：2个端口；第一谐振电路，其包含多个第一谐振器，在电路结构上设置在2个端口之间，与2个端口双方耦合；和第二谐振电路，其包含多个第二谐振器，在电路结构上设置在2个端口之间，与2个端口的至少一个端口耦合。第二谐振电路与2个端口的耦合比第一谐振电路与2个端口的耦合弱。

本发明的滤波电路也可以还包括：使第一谐振电路与2个端口电容耦合的2个第一电容器；和使第二谐振电路与2个端口电容耦合的至少1个第二电容器。也可以至少1个第二电容器的电容比2个第一电容器各自的电容小。或者，本发明的滤波电路也可以还包括使第二谐振电路与2个端口电容耦合的至少1个第二电容器，第一谐振电路与2个端口的至少一个端口直连。

此外，在本发明的滤波电路中，也可以多个第二谐振器包含第一特定的谐振器和第二特定的谐振器。也可以第一特定的谐振器与2个端口的一个端口耦合。也可以第二特定的谐振器与2个端口的另一个端口耦合。也可以第一特定的谐振器与第二特定的谐振器相互耦合。

此外，在本发明的滤波电路中，多个第二谐振器分别也可以为两端开放型谐振器。

此外，在本发明的滤波电路中，第一谐振电路也可以构成带通滤波器。

此外，在本发明的滤波电路中，第二谐振电路也可以构成带阻滤波器。

在本发明的滤波电路中，第二谐振电路与2个端口的耦合比第一谐振电路与2个端口的耦合弱。由此，根据本发明，能够实现抑制利用第一谐振电路获得的滤波电路的特性的劣化并且实现所期望的特性的滤波电路。

本发明的其它目的、特征和益处能够通过以下的说明而充分明了。

附图说明

图1是表示本发明的第一实施方式的滤波电路的电路结构的电路图。

图2是表示包含本发明的第一实施方式的滤波电路的层叠型滤波装置的外观的立体图。

图3是表示本发明的第一实施方式中的层叠型滤波装置的层叠体的第1层电介质层的图案形成面的说明图。

图4是表示本发明的第一实施方式中的层叠型滤波装置的层叠体的第2层至第7层电介质层的图案形成面的说明图。

图5是表示本发明的第一实施方式中的层叠型滤波装置的层叠体的第8层电介质层的图案形成面的说明图。

图6是表示本发明的第一实施方式中的层叠型滤波装置的层叠体的第9层电介质层的图案形成面的说明图。

图7是表示本发明的第一实施方式中的层叠型滤波装置的层叠体的第10层电介质层的图案形成面的说明图。

图8是表示本发明的第一实施方式中的层叠型滤波装置的层叠体的第11层至第16层电介质层的图案形成面的说明图。

图9是表示本发明的第一实施方式中的层叠型滤波装置的层叠体的第16层电介质层的端子形成面的说明图。

图10是表示本发明的第一实施方式中的层叠型滤波装置的层叠体的内部的立体图。

图11是表示本发明的第一实施方式的滤波电路的频率特性的一个例子的特性图。

图12是将图11所示的频率特性的一部分放大表示的特性图。

图13是表示本发明的第二实施方式的滤波电路的电路结构的电路图。

图14是表示本发明的第二实施方式中的层叠型滤波装置的层叠体的第1层电介质层的图案形成面的说明图。

图15是表示本发明的第二实施方式中的层叠型滤波装置的层叠体的第2层至第7层电介质层的图案形成面的说明图。

图16是表示本发明的第二实施方式中的层叠型滤波装置的层叠体的第8层电介质层的图案形成面的说明图。

图17是表示本发明的第二实施方式中的层叠型滤波装置的层叠体的第9层电介质层的图案形成面的说明图。

图18是表示本发明的第二实施方式中的层叠型滤波装置的层叠体的第10层电介质层的图案形成面的说明图。

图19是表示本发明的第二实施方式中的层叠型滤波装置的层叠体的第11层至第16层电介质层的图案形成面的说明图。

图20是表示本发明的第二实施方式中的层叠型滤波装置的层叠体的第16层电介质层的端子形成面的说明图。

图21是表示本发明的第二实施方式中的层叠型滤波装置的层叠体的内部的立体图。

图22是表示本发明的第二实施方式的滤波电路的频率特性的一个例子的特性图。

图23是将图22所示的频率特性的一部分放大表示的特性图。

图24是表示本发明的第二实施方式的滤波电路的电路结构的电路图。

图25是表示本发明的第三实施方式的滤波电路的电路结构的电路图。

具体实施方式

[第一实施方式]

以下，参照附图详细说明本发明的实施方式。首先，参照图1，说明本发明的第一实施方式的滤波电路1的结构的概略情况。滤波电路1包括2个端口3、4，第一谐振电路10，和第二谐振电路20。端口3、4分别是用于信号的输入或输出的端口。

在本实施方式中，第一谐振电路10构成带通滤波器，第二谐振电路20构成带阻滤波器。本实施方式中特别地，第一谐振电路10为主谐振电路，第二谐振电路20是从谐振电路。滤波电路1整体作为带通滤波器发挥作用。

第一谐振电路10在电路结构上设置在2个端口3、4之间。此外，第一谐振电路10与2个端口3、4的双方耦合。另外，在本申请中，“电路结构上”这样的表达不是物理结构中的配置，而是用于指电路图上的配置。

第二谐振电路20在电路结构上设置在2个端口3、4之间。此外，第二谐振电路20与2个端口3、4的至少一个端口耦合。本实施方式中特别地，第二谐振电路20与2个端口3、4的双方耦合。另外，在本实施方式中，第二谐振电路20在电路结构上，在2个端口3、4之间与第一谐振电路10并联设置，而不设置在第一谐振电路10和端口3或端口4之间。

滤波电路1进一步包括使第一谐振电路10与2个端口3、4电容耦合的2个第一电容器C11、C12。第一电容器C11使第一谐振电路10与端口3电容耦合。第一电容器C12使第一谐振电路10与端口4电容耦合。

滤波电路1进一步包括使第二谐振电路20与2个端口3、4电容耦合的至少1个第二电容器。本实施方式中特别地，滤波电路1，作为至少1个第二电容器包括2个第二电容器C21、C22。第二电容器C21使第二谐振电路20与端口3电容耦合。第二电容器C22使第二谐振电路20与端口4电容耦合。

第二谐振电路20与2个端口3、4的耦合比第一谐振电路10与2个端口3、4的耦合弱。在本实施方式那样，谐振电路与端口之间的耦合为电容耦合的情况下，随着使谐振电路与端口电容耦合的电容器的电容变大，耦合变强。即，随着上述的电容变小，谐振电路与端口的耦合变弱。

在本实施方式中，第二电容器C21、C22各自的电容比第一电容器C11、C12的各自的电容小。由此，第二谐振电路20与端口3之间和第二谐振电路20与端口4之间的各耦合变得比第一谐振电路10与端口3之间和第一谐振电路10与端口4之间的各耦合弱。在一个例子中，第二电容器C21、C22各自的电容为0.03pF，第一电容器C11、C12各自的电容为0.14pF。

接着，参照图1，说明第一和第二谐振电路10、20的结构的一个例子。首先，说明第一谐振电路10。第一谐振电路10包含多个第一谐振器。本实施方式中特别地，第一谐振电路10，作为多个第一谐振器包含电路结构上从端口3侧起依次配置的2个第一谐振器11、12。第一谐振器11、12分别是两端开放型的1/2波长谐振器。第一谐振器11、12相互磁耦合。

第一谐振器11与端口3耦合。第一谐振器11具有离端口3最近的第1端11a和离端口3最远的第2端11b。第一电容器C11在电路结构上设置在第一谐振器11的第1端11a与端口3之间。

第一谐振器12与端口4耦合。第一谐振器12具有离端口4最近的第1端12a和离端口4最远的第2端12b。第一电容器C12在电路结构上设置在第一谐振器12的第1端12a与端口4之间。

第一谐振电路10进一步包括连接第一谐振器11的第2端11b与第一谐振器12的第2端12b的电容器C13。第一谐振器11与第一谐振器12磁耦合并且通过电容器C13电容耦合。

接着，说明第二谐振电路20。第二谐振电路20包含多个第二谐振器。本实施方式中特别地，第二谐振电路20，作为多个第二谐振器包含电路结构上从端口3侧起依次配置的2个第二谐振器21、22。第二谐振器21、22分别是两端开放型的1/2波长谐振器。第二谐振器21、22相互磁耦合。第二谐振器21、22分别对应本发明中的“第一特定的谐振器”、“第二特定的谐振器”。

第二谐振器21与端口3耦合。第二谐振器21具有离端口3最近的第1端21a和离端口3最远的第2端21b。第二电容器C21在电路结构上设置在第二谐振器21的第1端21a与端口3之间。

第二谐振器22与端口4耦合。第二谐振器22具有离端口4最近的第1端22a和离端口4最远的第2端22b。第二电容器C22在电路结构上设置在第二谐振器22的第1端22a与端口4之间。

接着，对本实施方式中的层叠型滤波装置(以下，单纯记作滤波装置。)2的结构进行说明。图2是表示滤波装置2的外观的立体图。滤波装置2是包含图1所示的滤波电路1的滤波装置。

滤波装置2包括参照图1说明的滤波电路1的构成要素和用于将滤波电路1的构成要素一体化的层叠体50。层叠体50包含层叠的多个电介质层、在该多个电介质层形成的多个导体层和多个通孔。

层叠体50具有位于多个电介质层的层叠方向T的两端的底面50A和上表面50B和连接底面50A与上表面50B的4个侧面50C～50F。侧面50C、50D朝向彼此相反侧，侧面50E、50F也朝向彼此相反侧。侧面50C～50F与上表面50B和底面50A垂直。

此处，如图2所示那样定义X方向、Y方向、Z方向。X方向、Y方向、Z方向相互正交。在本实施方式中，以与层叠方向T平行的一个方向为Z方向。此外，以与X方向相反的方向为-X方向，以与Y方向相反的方向为-Y方向，以与Z方向相反的方向为-Z方向。

如图2所示，底面50A位于层叠体50的-Z方向的端部。上表面50B位于层叠体50的Z方向的端部。侧面50C位于层叠体50的-X方向的端部。侧面50D位于层叠体50的X方向的端部。侧面50E位于层叠体50的-Y方向的端部。侧面50F位于层叠体50的Y方向的端部。

滤波装置2进一步包括端子511、661和接地用导体层512、662。端子511和接地用导体层512配置在底面50A。本实施方式中特别地，接地用导体层512覆盖几乎整个底面50A。在端子511与接地用导体层512之间形成有间隙。

端子661和接地用导体层662配置在上表面50B。本实施方式中特别地，接地用导体层662覆盖几乎整个上表面50B。在端子661与接地用导体层662之间形成有间隙。

端子511对应于端口3，端子661对应于端口4。接地用导体层512、662分别与接地部连接。

接着，参照图3至图9，说明构成层叠体50的多个电介质层和多个导体层的一个例子。在该例子中，层叠体50具有层叠的16层的电介质层。以下，将该16层的电介质层从下方起依次称为第1层至第16层电介质层。此外，以附图标记51～66表示第1层至第16层电介质层。在图3至图9中，多个圆表示多个通孔。

图3表示第1层电介质层51的图案形成面。在电介质层51的图案形成面，形成有端子511和接地用导体层512。此外，在电介质层51，形成有与端子511连接的特定的通孔51T1。在除特定的通孔51T1以外的电介质层51形成的多个通孔与接地用导体层512连接。

图4表示第2层至第7层电介质层52～57各自的图案形成面。在电介质层52～57分别形成有特定的通孔52T1。在电介质层51形成的特定的通孔51T1与在电介质层52形成的特定的通孔52T1连接。此外，在电介质层52～57，上下相邻的特定的通孔52T1彼此相互连接。

图5表示第8层电介质层58的图案形成面。在电介质层58的图案形成面形成有导体层581、582、583。此外，在电介质层58形成有特定的通孔58T1。在电介质层57形成的特定的通孔52T1与特定的通孔58T1连接。

图6表示第9层电介质层59的图案形成面。在电介质层59的图案形成面形成有谐振器用导体层591、592、593、594，导体层595、596，和接地用导体层597。导体层591～596分别具有位于彼此相反侧的第1端和第2端。

导体层591包含从第1端沿Y方向延伸的部分和从第2端沿X方向延伸的部分。导体层592包含从第1端沿Y方向延伸的部分和从第2端沿-X方向延伸的部分。导体层593包含从第1端沿-Y方向延伸的部分和从第2端沿X方向延伸的部分。导体层594包含从第1端沿-Y方向延伸的部分和从第2端沿-X方向延伸的部分。导体层595从第1端向第2端沿-X方向延伸。导体层596从第1端向第2端沿X方向延伸。

此外，在电介质层59形成有特定的通孔59T1。特定的通孔59T1与导体层596的第1端的附近部分连接。在电介质层58形成的特定的通孔58T1与导体层595的第1端的附近部分连接。在除特定的通孔58T1以外的电介质层58形成的多个通孔的一部分和在除特定的通孔59T1以外的电介质层59形成的多个通孔的一部分，与接地用导体层597连接。

导体层591的第1端，与导体层595的第2端的附近部分，隔开规定的间隔相邻。导体层592的第1端，与导体层596的第2端的附近部分，隔开规定的间隔相邻。导体层591的第2端与导体层592的第2端隔开规定的间隔相邻。

导体层593的第1端，与导体层595的第2端的附近部分，隔开规定的间隔相邻。导体层594的第1端，与导体层596的第2端的附近部分，隔开规定的间隔相邻。导体层593的第2端与导体层594的第2端隔开规定的间隔相邻。导体层593的第2端与导体层594的第2端的间隔大于导体层591的第2端与导体层592的第2端的间隔。

图7表示第10层电介质层60的图案形成面。在电介质层60的图案形成面形成有导体层601、602。此外，在电介质层60形成有特定的通孔60T1。在电介质层59形成的特定的通孔59T1与特定的通孔60T1连接。

图8表示第11层至第16层电介质层61～66各自的图案形成面。在电介质层61～66分别形成有特定的通孔61T1。在电介质层60形成的特定的通孔60T1与在电介质层61形成的特定的通孔61T1连接。此外，在电介质层61～66，上下相邻的特定的通孔61T1彼此相互连接。

图9表示第16层电介质层66的作为图案形成面相反侧的面的端子形成面。在电介质层66的端子形成面形成有端子661和接地用导体层662。在电介质层66形成的特定的通孔61T1与端子661连接。在除特定的通孔61T1以外的电介质层66形成的多个通孔与接地用导体层662连接。

图2所示的层叠体50以第1层电介质层51的图案形成面成为层叠体50的底面50A、第16层电介质层66的端子形成面成为层叠体50的上表面50B的方式，层叠第1层至16层电介质层51～66而构成。

图10表示层叠第1层至第16层电介质层51～66而构成的层叠体50的内部。如图10所示，在层叠体50的内部层叠有图3至图9所示的多个导体层和多个通孔。导体层595经由特定的通孔51T1、52T1、58T1与端子511连接。导体层596经由特定的通孔59T1、60T1、61T1与端子661连接。接地用导体层512、597、662通过除特定的通孔51T1、52T1、58T1、59T1、60T1、61T1以外的多个通孔相互连接。

以下，对图1所示的滤波电路1的构成要素与图4至图8所示的层叠体50的内部的构成要素的对应关系进行说明。第一谐振电路10的第一谐振器11由谐振器用导体层591构成。第一谐振电路10的第一谐振器12由谐振器用导体层592构成。第二谐振电路20的第二谐振器21由谐振器用导体层593构成。第二谐振电路20的第二谐振器22由谐振器用导体层594构成。

第一电容器C11由导体层581、591、595和这些导体层之间的电介质层58构成。第一电容器C12由导体层582、592、596和这些导体层之间的电介质层58构成。第二电容器C21由导体层593、595、601和这些导体层之间的电介质层59构成。第二电容器C22由导体层594、596、602和这些导体层之间的电介质层59构成。

电容器C13由导体层583、591、592和这些导体层之间的电介质层58构成。

接着，简单说明本实施方式中的滤波装置2的构造上的特征。在滤波装置2中，谐振器用导体层591～594设置在由接地用导体层512、662和多个通孔围成的空间内。

此外，在滤波装置2中，构成第二电容器C21、C22的导体层601、602各自的面积比构成第一电容器C11、C12的导体层581、582各自的面积小。

接着，说明本实施方式的滤波电路1的作用和效果。如上所述，在本实施方式中，第二谐振电路20与2个端口3、4的耦合比第一谐振电路10与2个端口3、4的耦合弱。由此，根据本实施方式，能够抑制第二谐振电路20造成的效应并且将第二谐振电路20组装至滤波电路1。

本实施方式中特别地，第一谐振电路10构成带通滤波器，第二谐振电路20构成带阻滤波器。所谓的第二谐振电路20造成的效应，具体而言，是在滤波电路1的插入损耗的频率特性(带通滤波器的插入损耗的频率特性)中，增大第二谐振电路20构成的带阻滤波器的阻带的中心频率的附近的频域的插入损耗。因此，根据本实施方式，能够将上述的频域的插入损耗减小至所需大小并且将第二谐振电路20组装至滤波电路1。因此，根据本实施方式，能够通过使第二谐振电路20构成的带阻滤波器的阻带的中心频率成为接近第一谐振电路10构成的带通滤波器的通带的频率，抑制滤波电路1的通带的插入损耗变大，并且获得在接近滤波电路1的通带的频域插入损耗急剧变化的特性。

另外，通过增加构成带通滤波器的谐振器的数量，也能够获得在接近通带的频域插入损耗急剧变化的特性。但是，令谐振器的Q值成为相同地进行比较可知，随着谐振器的数量增加，会产生通带的插入损耗变大的问题。

与此相对，在本实施方式中，第一谐振电路10中包含的谐振器的数量仅为2个。根据本实施方式，能够不增加构成带通滤波器的谐振器的数量地，获得在接近通带的频域插入损耗急剧变化的特性。由此，根据本实施方式，能够抑制通带的插入损耗的增加。此外，根据本实施方式，能够实现滤波电路1和滤波装置2的小型化。

第二谐振电路20构成的带阻滤波器的阻带的中心频率既可以存在于第一谐振电路10构成的带通滤波器的通带的低频侧的频域，也可以存在于通带的高频侧的频域。

接着，说明本实施方式的滤波电路1的频率特性的一个例子。图11是表示滤波电路1的频率特性的一个例子的特性图。图12是将图11所示的频率特性的一部分，具体而言通带的附近的频域放大表示的特性图。在图11和图12中，横轴表示频率，纵轴表示衰减量。此外，在图11和图12中，标注附图标记91的曲线表示插入损耗，标注附图标记92的曲线表示反射损耗。

在图11和图12所示的例子中，第二谐振电路20构成的带阻滤波器的阻带的中心频率存在于第一谐振电路10构成的带通滤波器的通带的低频侧的频域。如图11和图12所示，根据本实施方式，能够获得在接近通带的频域插入损耗(衰减量)急剧变化的特性。此外，通带中的插入损耗的大小(衰减量的绝对值)成为非常小的值。

[第二实施方式]

接着，说明本发明的第二实施方式。首先，参照图13，简单说明本实施方式的滤波电路1与第一实施方式不同之处。图13是表示本实施方式的滤波电路1的电路结构的电路图。

在本实施方式中，第一谐振电路10的第一谐振器11、12分别是一端短路另一端开放的1/4波长谐振器。第一谐振器11的第2端11b与第一谐振器12的第2端12b分别与接地部连接。在图13中，附图标记L11表示连接第一谐振器11、12与接地部的线路的电感成分。

接着，参照图14至图20，说明本实施方式中的滤波装置2。本实施方式中的滤波装置2的结构，除构成层叠体50的多个电介质层以外，与第一实施方式中的滤波装置2的结构相同。在本实施方式中，层叠体50取代第一实施方式中的电介质层51～66而具有层叠的16层的电介质层71～86。以下，将该16层的电介质层71～86，从下方起依次称为第1层至第16层电介质层71～86。在图14至图20中，多个圆表示多个通孔。

图14表示第1层电介质层71的图案形成面。在电介质层71的图案形成面形成有端子511和接地用导体层512。此外，在电介质层71形成有与端子511连接的特定的通孔71T1。在除特定的通孔71T1以外的电介质层71形成的多个通孔与接地用导体层512连接。与接地用导体层512连接的多个通孔包含特定的通孔71T2、71T3。

图15表示第2层至第7层电介质层72～77各自的图案形成面。在电介质层72～77分别形成有特定的通孔72T1、72T2、72T3。在电介质层71形成的特定的通孔71T1～71T3，分别与在电介质层72形成的特定的通孔72T1～72T3连接。此外，在电介质层72～77，上下相邻的相同附图标记的通孔彼此相互连接。

图16表示第8层电介质层78的图案形成面。在电介质层78的图案形成面形成有导体层781、782。此外，在电介质层78形成有特定的通孔78T1、78T2、78T3。在电介质层77形成的特定的通孔72T1～72T3，分别与特定的通孔78T1～78T3连接。

图17表示第9层电介质层79的图案形成面。在电介质层79的图案形成面，形成有谐振器用导体层791、792、793、794，导体层795、796，和接地用导体层797。导体层791～796分别具有彼此位于相反侧的第1端和第2端。

导体层791、795分别从第1端向第2端沿-X方向延伸。导体层792、796分别从第1端向第2端沿X方向延伸。导体层793、794分别从第1端向第2端沿-Y方向延伸。

此外，在电介质层79形成有特定的通孔79T1、79T2、79T3。特定的通孔79T1与导体层796的第1端的附近部分连接。在电介质层78形成的特定的通孔78T1与导体层795的第1端的附近部分连接。在电介质层78形成的特定的通孔78T2、78T3和特定的通孔79T2、79T3与接地用导体层797连接。

导体层791的第1端的附近部分，与导体层795的第2端的附近部分，隔开规定的间隔相邻。导体层792的第1端的附近部分，与导体层796的第2端的附近部分，隔开规定的间隔相邻。导体层791、792各自的第2端与接地用导体层797连接。在图17中，以虚线表示导体层791、792与接地用导体层797的边界。

导体层793的第1端与导体层795的第2端的附近部分隔开规定的间隔相邻。导体层794的第1端与导体层796的第2端的附近部分隔开规定的间隔相邻。

图18表示第10层电介质层80的图案形成面。在电介质层80的图案形成面形成有导体层801、802。此外，在电介质层80形成有特定的通孔80T1、80T2、80T3。在电介质层79形成的特定的通孔79T1～79T3分别与特定的通孔80T1～80T3连接。

图19表示第11层至第16层电介质层81～86各自的图案形成面。在电介质层81～86分别形成有特定的通孔81T1、81T2、81T3。在电介质层80形成的特定的通孔80T1～80T3分别与在电介质层81形成的特定的通孔81T1～81T3连接。此外，在电介质层81～86，上下相邻的相同附图标记的通孔彼此相互连接。

图20表示作为第16层电介质层86的与图案形成面相反侧的面的端子形成面。在电介质层86的端子形成面形成有端子861和接地用导体层862。在电介质层86形成的特定的通孔81T1与端子661连接。在包含在电介质层86形成的特定的通孔81T2、81T3的电介质层86形成的多个通孔(除特定的通孔81T1以外)与接地用导体层662连接。

本实施方式中的层叠体50以第1层电介质层71的图案形成面成为层叠体50的底面50A、第16层电介质层86的端子形成面成为层叠体50的上表面50B的方式，层叠构成第1层至第16层电介质层71～86。

图21表示层叠第1层至第16层电介质层71～86而构成的层叠体50的内部。如图21所示，在层叠体50的内部，层叠有图14至图20所示的多个导体层和多个通孔。导体层795经由特定的通孔71T1、72T1、78T1与端子511连接。导体层796经由特定的通孔79T1、80T1、81T1与端子661连接。接地用导体层512、662、797通过除特定的通孔51T1、52T1、58T1、59T1、60T1、61T1以外的多个通孔相互连接。特别是接地用导体层797，经由特定的通孔71T2、71T3、72T2、72T3、78T2、78T3与接地用导体层512连接，经由特定的通孔79T2、79T3、80T2、80T3、81T2、81T3与接地用导体层662连接。

以下，对图13所示的滤波电路1的构成要素与图15至图19所示的层叠体50的内部的构成要素的对应关系进行说明。第一谐振电路10的第一谐振器11由谐振器用导体层791构成。第一谐振电路10的第一谐振器12由谐振器用导体层792构成。第二谐振电路20的第二谐振器21由谐振器用导体层793构成。第二谐振电路20的第二谐振器22由谐振器用导体层794构成。

第一电容器C11由导体层781、791、795和这些导体层之间的电介质层78构成。第一电容器C12由导体层782、792、796和这些导体层之间的电介质层78构成。第二电容器C21由导体层793、795、801和这些导体层之间的电介质层79构成。第二电容器C22由导体层794、796、802和这些导体层之间的电介质层79构成。

接着，简单说明本实施方式中的滤波装置2的构造上的特征。在滤波装置2中，谐振器用导体层791～794设置在由接地用导体层512、662和多个通孔围成的空间内。

此外，在滤波装置2中，构成第二电容器C21、C22的导体层801、802各自的面积比构成第一电容器C11、C12的导体层781、782各自的面积小。

特定的通孔71T2、71T3、72T2、72T3、78T2、78T3、79T2、79T3、80T2、80T3、81T2、81T3与接地用导体层512、662、797电连接。接地用导体层512、662、797与接地部电连接。以下，将特定的通孔71T2、71T3、72T2、72T3、78T2、78T3、79T2、79T3、80T2、80T3、81T2、81T3，称为与接地部连接的多个特定的通孔。

接地部连接的多个特定的通孔包含沿与层叠方向T正交的方向排列的2个通孔。该2个通孔，具体而言，是特定的通孔71T2、71T3的组，特定的通孔72T2、72T3的组，特定的通孔78T2、78T3的组，特定的通孔79T2、79T3的组，特定的通孔80T2、80T3的组，特定的通孔81T2、81T3的组。这些组中包含的2个特定的通孔沿与后述的谐振器用导体层791延伸的方向和谐振器用导体层792延伸的方向的至少一个方向正交的方向排列。在本实施方式中，这些组中包含的2个特定的通孔沿与Y方向平行的方向排列。

谐振器用导体层791沿从与接地部连接的多个特定的通孔远去的第一方向延伸。谐振器用导体层792沿从与接地部连接的多个特定的通孔远去的第二方向延伸。本实施方式中特别地，谐振器用导体层791、792分别电连接到与接地部连接的多个特定的通孔。

第一和第二方向是与层叠方向T正交的方向。本实施方式中特别地，第一方向为X方向，第二方向为-X方向。因此，第一方向与第二方向为彼此相反的方向。

谐振器用导体层793、794分别包含窄幅部和位于窄幅部的两侧的2个宽幅部。由谐振器用导体层793、794构成的第二谐振器21、22均为跃阶阻抗谐振器。

接着，说明本实施方式中的滤波装置2特有的作用和效果。在本实施方式中，如上所述，谐振器用导体层791、792分别向从与接地部连接的多个特定的通孔远去的方向延伸。因此，在本实施方式中，在由于制造偏差而谐振器用导体层791、792或所连接的多个特定的通孔在与X方向平行的方向上偏离的情况下，谐振器用导体层791、792中一个变长，另一个变短。由此，根据本实施方式，能够抵消起因于谐振器用导体层的长度的变化的谐振器的特性的变化。其结果是，根据本实施方式，能够抑制起因于制造偏差的第一谐振电路10即带通滤波器的特性的变化。

此外，在本实施方式中，如上所述，与接地部连接的多个特定的通孔包含沿与层叠方向T正交、且与谐振器用导体层791延伸的方向和谐振器用导体层792延伸的方向的至少一方正交的方向排列的2个通孔。本实施方式中特别地，上述2个通孔沿与谐振器用导体层791延伸的方向和谐振器用导体层792延伸的方向双方正交的方向排列。因此，在谐振器用导体层791、792或所连接的多个特定的通孔在与Y方向平行的方向上偏离的情况下，谐振器用导体层791、792各自的长度几乎不变。由此，根据本实施方式，也能够抑制起因于制造偏差的第一谐振电路10即带通滤波器的特性的变化。

以下，参照模拟的结果，说明本实施方式的上述的效果。在模拟中，使用实施例的模型和比较例的模型。实施例的模型和比较例的模型均为具备接地用导体层和从该接地用导体层延伸的2个谐振器用导体层的带通滤波器的模型。

在实施例的模型中，与本实施方式中的滤波装置2一样，2个谐振器用导体层以夹持接地用导体层的方式配置，向彼此相反方向延伸。在比较例的模型中，2个谐振器用导体层从接地用导体层向相同的方向延伸。另外，在模拟中，令谐振器用导体层的长度方向(与延伸方向平行的方向)在实施例的模型与比较例的模型中为相同方向。在模拟中，令实施例的模型中的2个谐振器用导体层各自的长度为700μm，令比较例的模型中的2个谐振器用导体层各自的长度为855μm。

在模拟中，求取将2个谐振器用导体层在谐振器用导体层的长度方向上偏离15μm时的、作为通带的下限的低频截止频率的偏离量和作为通带的上限的高频截止频率的偏离量。在实施例的模型中，将2个谐振器用导体层在谐振器用导体层的长度方向上偏离15μm时，2个谐振器用导体层一个变短15μm，另一个变长15μm。在比较例的模型中，将2个谐振器用导体层在谐振器用导体层的长度方向上偏离15μm时，2个谐振器用导体层均变短15μm或变长15μm。在模拟中，以使得2个谐振器用导体层均变长的方式将2个谐振器用导体层偏离。

在将2个谐振器用导体层如上述那样偏离的情况下，在比较例的模型中，低频截止频率的偏离量为0.80％，高频截止频率的偏离量为1.25％。此外，在实施例的模型中，低频截止频率的偏离量为0.11％，高频截止频率的偏离量为0.11％。由模拟的结果可知，根据本实施方式，能够抑制起因于制造偏差的低频截止频率和高频截止频率的变化。

接着，说明本实施方式的滤波电路1的频率特性的一个例子。图22是表示滤波电路1的频率特性的一个例子的特性图。图23是将图22所示的频率特性的一部分，具体而言通带的附近的频域放大表示的特性图。在图22和图23中，横轴表示频率，纵轴表示衰减量。此外，在图22和图23中，标注了附图标记93的曲线表示插入损耗，标注了附图标记94的曲线表示反射损耗。

在图22和图23所示的例子中，第二谐振电路20构成的带阻滤波器的阻带的中心频率存在于第一谐振电路10构成的带通滤波器的通带的低频侧的频域。如图22和图23所示，根据本实施方式，能够获得在接近通带的频域插入损耗(衰减量)急剧变化的特性。此外，通带中的插入损耗的大小(衰减量的绝对值)成为非常小的值。

本实施方式中的其它结构、作用和效果与第一实施方式相同。

[第三实施方式]

接着，参照图24，说明本发明的第三实施方式。图24是表示本实施方式的滤波电路1的电路结构的电路图。

本实施方式的滤波电路1的结构在以下方面与第一实施方式不同。在本实施方式中，不设置第一实施方式中的第一电容器C11、C12。因此，第一谐振电路10与端口3、4分别直连。具体而言，第一谐振电路10的第一谐振器11的第1端11a与端口3直连，第一谐振电路10的第一谐振器12的第1端12a与端口4直连。

如第一实施方式中说明的那样，在谐振电路与端口之间的耦合为电容耦合的情况下，随着使谐振电路与端口电容耦合的电容器的电容变大，耦合变强。此处，在使谐振电路与端口直连的情况下，在高频区域，实质上与通过无限大的电容电容耦合的情况相同。因此，在本实施方式中，第一谐振电路10与端口3之间和第一谐振电路10与端口4之间各自的耦合比第一实施方式强。此外，第一谐振电路10与2个端口3、4的耦合也比第二谐振电路20与1个端口3、4的耦合强。

另外，第一谐振电路10的结构也可以与第二实施方式相同。本实施方式中的其它结构、作用和效果与第一或第二实施方式相同。

[第4的实施方式]

接着，参照图25，说明本发明的第4的实施方式。图25是表示本实施方式的滤波电路1的电路结构的电路图。

本实施方式的滤波电路1的结构在以下方面与第一实施方式不同。在本实施方式中，第二谐振电路20的第二谐振器21、22并不相互磁耦合。这样的结构，例如能够通过加大构成第二谐振器21、22的2个谐振器用导体层间的距离来实现。

另外，在本实施方式中，也可以不设置第二谐振器21、22之一。例如，在仅第二谐振器21的情况下，第二谐振电路20仅与端口3耦合。此外，在仅设置第二谐振器22的情况下，第二谐振电路20仅与端口4耦合。

第一谐振电路10的结构也可以与第二实施方式相同。此外，与第三实施方式一样，第一谐振电路10也可以与端口3、4分别直连。本实施方式中的其它结构、作用和效果与第一至第三中的任一实施方式相同。

另外，本发明并不限定于上述各实施方式，而能够进行各种变更。例如，第一和第二谐振器各自的数量和结构并不限定于各实施方式所示，而只要满足权利申请的范围即可。第一和第二谐振器各自的数量也可以为3个以上。

此外，第一谐振电路10并不限定于构成带通滤波器，也可以为构成低通滤波器、高通滤波器等其它滤波器的谐振电路。

基于以上的说明可知，能够实施本发明的各种方式和变形例。因此，在申请的范围的均等范围内，或能够以上述的最佳的方式以外的方式实施本发明。

Claims (8)

1.一种滤波电路，其特征在于，包括：

2个端口；

第一谐振电路，其包含多个第一谐振器，在电路结构上设置在所述2个端口之间，与所述2个端口双方耦合；和

第二谐振电路，其包含多个第二谐振器，在电路结构上设置在所述2个端口之间，与所述2个端口的至少一个端口耦合，

所述第二谐振电路与所述2个端口的耦合比所述第一谐振电路与所述2个端口的耦合弱。

2.如权利要求1所述的滤波电路，其特征在于，还包括：

使所述第一谐振电路与所述2个端口电容耦合的2个第一电容器；和

使所述第二谐振电路与所述2个端口电容耦合的至少1个第二电容器，

所述至少1个第二电容器的电容比所述2个第一电容器各自的电容小。

3.如权利要求1所述的滤波电路，其特征在于：

还包括使所述第二谐振电路与所述2个端口电容耦合的至少1个第二电容器，

所述第一谐振电路与所述2个端口的至少一个端口直连。

4.如权利要求1所述的滤波电路，其特征在于：

所述多个第二谐振器包含第一特定的谐振器和第二特定的谐振器，

所述第一特定的谐振器与所述2个端口的一个端口耦合，

所述第二特定的谐振器与所述2个端口的另一个端口耦合。

5.如权利要求4所述的滤波电路，其特征在于：

所述第一特定的谐振器与所述第二特定的谐振器相互耦合。

6.如权利要求1所述的滤波电路，其特征在于：

所述多个第二谐振器分别为两端开放型谐振器。

7.如权利要求1所述的滤波电路，其特征在于：

所述第一谐振电路构成带通滤波器。

8.如权利要求1所述的滤波电路，其特征在于：

所述第二谐振电路构成带阻滤波器。