JP2022138074A - 積層型フィルタ装置 - Google Patents

Abstract

【課題】温度によって通過減衰特性が変化することを抑制できる積層型電子部品を実現する。
【解決手段】フィルタ装置１は、インダクタＬ１～Ｌ４とキャパシタＣ１～Ｃ１２とを含むフィルタ５と、積層された複数の誘電体層と複数の導体層とを含む積層体５０とを備えている。複数の誘電体層は、第１の誘電体材料よりなる第１の誘電体層５２～５５と、第２の誘電体材料よりなる第２の誘電体層５１，５６～６８とを含んでいる。複数の導体層は、第１の誘電体層５２～５５に接する少なくとも１つの第１の導体層と、第２の誘電体層５１，５６～６８に接する少なくとも１つの第２の導体層とを含んでいる。第１の誘電体材料の共振周波数の温度係数は正の値である。第２の誘電体材料の共振周波数の温度係数は負の値である。
【選択図】図２

Description

本発明は、フィルタと積層体とを備えた積層型フィルタ装置に関する。

近年、小型移動体通信機器の小型化、省スペース化が市場から要求されており、その通信機器に用いられるバンドパスフィルタの小型化も要求されている。小型化に適したバンドパスフィルタとしては、積層された複数の誘電体層と複数の導体層とを含む積層体を用いたものが知られている。以下、積層体を用いたバンドパスフィルタを、積層型バンドパスフィルタと言う。

積層型バンドパスフィルタの特性は、温度によって変化し得る。特許文献１には、誘電率温度変化率が小さい誘電体磁器組成物、およびこの誘電体磁器組成物を用いたセラミック電子部品が開示されている。

特開平１１－２２８２２２号公報

積層型バンドパスフィルタでは、積層体を構成する誘電体層の誘電率の他に、通過減衰特性も温度によって変化し得る。通過減衰特性は、積層型バンドパスフィルタを通過する信号の減衰量を周波数毎にプロットした曲線で示される。通過減衰特性を示す曲線は、温度が変化すると、高域側または低域側にずれてしまう。

ところで、積層型バンドパスフィルタに求められる仕様の１つに、通過帯域がある。通過帯域では、減衰量の絶対値が、所定の値以下であることが求められる。しかし、通過帯域およびその近傍における通過減衰特性が温度によってずれてしまうと、要求される値を満足することができなくなるおそれがある。特に、狭い通過帯域が求められる積層型バンドパスフィルタでは、通過減衰特性がわずかにずれた場合であっても、要求される値を満足することができなくなるおそれがある。

本発明はかかる問題点に鑑みてなされたもので、その目的は、温度によって通過減衰特性が変化することを抑制できるようにした積層型フィルタ装置を提供することにある。

本発明の積層型フィルタ装置は、少なくとも１つのインダクタと少なくとも１つのキャパシタとを含むフィルタと、積層された複数の誘電体層と複数の導体層とを含み、少なくとも１つのインダクタと少なくとも１つのキャパシタを一体化するための積層体とを備えた積層型フィルタ装置である。少なくとも１つのインダクタと少なくとも１つのキャパシタは、複数の導体層を用いて構成されている。

複数の誘電体層は、少なくとも１つの第１の誘電体層と、少なくとも１つの第２の誘電体層とを含んでいる。複数の導体層は、少なくとも１つの第１の誘電体層に接する少なくとも１つの第１の導体層と、少なくとも１つの第２の誘電体層に接する少なくとも１つの第２の導体層とを含んでいる。第１の誘電体層は、共振周波数の温度係数が正の値である第１の誘電体材料よりなる。第２の誘電体層は、共振周波数の温度係数が負の値である第２の誘電体材料よりなる。

本発明の積層型フィルタ装置において、積層体は、複数の誘電体層の積層方向の両端に位置する底面および上面と、底面と上面を接続する４つの側面とを有していてもよい。この場合、少なくとも１つの第１の誘電体層は、上面よりも底面により近い配置されていてもよい。

また、本発明の積層型フィルタ装置において、少なくとも１つの第２の誘電体層は、複数の第２の誘電体層であってもよい。この場合、少なくとも１つの第１の誘電体層は、複数の第２の誘電体層のうちの１つと複数の第２の誘電体層のうちの他の１つとの間に配置されていてもよい。

また、本発明の積層型フィルタ装置において、少なくとも１つのキャパシタは、複数のキャパシタであってもよい。この場合、少なくとも１つの第１の導体層は、複数の第１の導体層であってもよい。複数のキャパシタのうちの少なくとも１つは、少なくとも１つの第１の誘電体層と、少なくとも１つの第１の誘電体層を挟むように配置された複数の第１の導体層のうちの２つとによって構成されていてもよい。

また、本発明の積層型フィルタ装置において、少なくとも１つのインダクタは、第２の導体層を用いて構成されていてもよい。

また、本発明の積層型フィルタ装置において、フィルタは、所定の通過帯域内の周波数の信号を選択的に通過させるバンドパスフィルタであってもよい。この場合、通過帯域の幅は、１０～６００ＭＨｚの範囲内であってもよい。

本発明の積層型フィルタ装置では、複数の誘電体層は、少なくとも１つの第１の誘電体層と、少なくとも１つの第２の誘電体層とを含んでいる。第１の誘電体層は、共振周波数の温度係数が正の値である第１の誘電体材料よりなり、第２の誘電体層は、共振周波数の温度係数が負の値である第２の誘電体材料よりなる。これにより、本発明によれば、温度によって通過減衰特性が変化することを抑制できる積層型フィルタ装置を実現することができるという効果を奏する。

本発明の一実施の形態におけるフィルタの回路構成を示す回路図である。 本発明の一実施の形態に係る積層型フィルタ装置の外観を示す斜視図である。 本発明の一実施の形態に係る積層型フィルタ装置の積層体における１層目ないし３層目の誘電体層のパターン形成面を示す説明図である。 本発明の一実施の形態に係る積層型フィルタ装置の積層体における４層目ないし６層目の誘電体層のパターン形成面を示す説明図である。 本発明の一実施の形態に係る積層型フィルタ装置の積層体における７層目ないし１６層目の誘電体層のパターン形成面を示す説明図である。 本発明の一実施の形態に係る積層型フィルタ装置の積層体における１７層目および１８層目の誘電体層のパターン形成面を示す説明図である。 本発明の一実施の形態に係る積層型フィルタ装置の積層体の内部を示す斜視図である。 比較例の積層型フィルタ装置の通過減衰特性を示す特性図である。 比較例の積層型フィルタ装置の通過減衰特性を示す特性図である。 比較例の積層型フィルタ装置における温度と周波数変動量との関係を示す特性図である。 実施例の積層型フィルタ装置の通過減衰特性を示す特性図である。 実施例の積層型フィルタ装置の通過減衰特性を示す特性図である。 実施例の積層型フィルタ装置における温度と周波数変動量との関係を示す特性図である。 実施例の積層型フィルタ装置の第１のポートの反射損失を示す特性図である。 実施例の積層型フィルタ装置の第２のポートの反射損失を示す特性図である。 本発明の一実施の形態に係る積層型フィルタ装置の通過減衰特性の一例を示す特性図である。 本発明の一実施の形態に係る積層型フィルタ装置の通過減衰特性の一例を示す特性図である。

以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、本発明の一実施の形態に係る積層型フィルタ装置（以下、単にフィルタ装置と記す。）１の構成の概略について説明する。本実施の形態に係るフィルタ装置１は、少なくとも１つのインダクタと少なくとも１つのキャパシタとを含むフィルタ５とを備えている。本実施の形態におけるフィルタ５は、所定の通過帯域内の周波数の信号を選択的に通過させるバンドパスフィルタである。

次に、図１を参照して、フィルタ５の構成の一例について説明する。図１は、フィルタ５の回路構成を示す回路図である。フィルタ５は、第１のポート２と、第２のポート３と、インダクタＬ１，Ｌ２，Ｌ３，Ｌ４と、キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８，Ｃ９，Ｃ１０，Ｃ１１，Ｃ１２とを含んでいる。第１および第２のポート２，３は、それぞれ、バンドパスフィルタの入出力ポートとして機能する。

インダクタＬ１～Ｌ４およびキャパシタＣ１～Ｃ１２は、回路構成上、第１のポート２と第２のポート３との間に設けられている。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。

インダクタＬ１の一端は、第１のポート２に接続されている。キャパシタＣ１は、インダクタＬ１に対して並列に接続されている。キャパシタＣ２の一端は、インダクタＬ１の他端に接続されている。キャパシタＣ２の他端は、グランドに接続されている。

キャパシタＣ３の一端は、インダクタＬ１の他端に接続されている。キャパシタＣ４の一端は、キャパシタＣ３の他端に接続されている。キャパシタＣ５の一端は、キャパシタＣ４の他端に接続されている。キャパシタＣ６の他端は、キャパシタＣ５の他端に接続されている。

インダクタＬ２の一端とキャパシタＣ７の一端は、それぞれ、キャパシタＣ３とキャパシタＣ４の接続点に接続されている。インダクタＬ２の他端とキャパシタＣ７の他端は、それぞれ、グランドに接続されている。

インダクタＬ３の一端とキャパシタＣ８の一端は、それぞれ、キャパシタＣ５とキャパシタＣ６の接続点に接続されている。インダクタＬ３の他端とキャパシタＣ８の他端は、それぞれ、グランドに接続されている。

キャパシタＣ９の一端は、キャパシタＣ３の一端に接続されている。キャパシタＣ１０の一端は、キャパシタＣ９の他端に接続されている。キャパシタＣ１０の他端は、キャパシタＣ６の他端に接続されている。

インダクタＬ４の一端は、キャパシタＣ６の他端に接続されている。インダクタＬ４の他端は、第２のポート３に接続されている。キャパシタＣ１１は、インダクタＬ４に対して並列に接続されている。キャパシタＣ１２の一端は、インダクタＬ４の一端に接続されている。キャパシタＣ１２の他端は、グランドに接続されている。

次に、図２を参照して、フィルタ装置１のその他の構成について説明する。図２は、フィルタ装置１の外観を示す斜視図である。

フィルタ装置１は、更に、積層された複数の誘電体層と複数の導体層とを含む積層体５０を備えている。積層体５０は、第１のポート２、第２のポート３ならびにフィルタ５のインダクタＬ１～Ｌ４およびキャパシタＣ１～Ｃ１２を一体化するためのものである。インダクタＬ１～Ｌ４およびキャパシタＣ１～Ｃ１２は、複数の導体層を用いて構成されている。

積層体５０は、複数の誘電体層の積層方向Ｔの両端に位置する底面５０Ａおよび上面５０Ｂと、底面５０Ａと上面５０Ｂを接続する４つの側面５０Ｃ～５０Ｆとを有している。側面５０Ｃ，５０Ｄは互いに反対側を向き、側面５０Ｅ，５０Ｆも互いに反対側を向いている。側面５０Ｃ～５０Ｆは、上面５０Ｂおよび底面５０Ａに対して垂直になっている。

ここで、図２に示したように、Ｘ方向、Ｙ方向、Ｚ方向を定義する。Ｘ方向、Ｙ方向、Ｚ方向は、互いに直交する。本実施の形態では、積層方向Ｔに平行な一方向を、Ｚ方向とする。また、Ｘ方向とは反対の方向を－Ｘ方向とし、Ｙ方向とは反対の方向を－Ｙ方向とし、Ｚ方向とは反対の方向を－Ｚ方向とする。

図２に示したように、底面５０Ａは、積層体５０における－Ｚ方向の端に位置する。上面５０Ｂは、積層体５０におけるＺ方向の端に位置する。側面５０Ｃは、積層体５０における－Ｘ方向の端に位置する。側面５０Ｄは、積層体５０におけるＸ方向の端に位置する。側面５０Ｅは、積層体５０における－Ｙ方向の端に位置する。側面５０Ｆは、積層体５０におけるＹ方向の端に位置する。

フィルタ装置１は、更に、積層体５０の底面５０Ａに設けられた複数の端子１１１，１１２，１１３を備えている。端子１１１は、側面５０Ｃの近傍においてＹ方向に延びている。端子１１２は、側面５０Ｄの近傍においてＹ方向に延びている。端子１１３は、端子１１１と端子１１２の間に配置されている。

端子１１１は第１のポート２に対応し、端子１１２は第２のポート３に対応している。従って、第１および第２のポート２，３は、積層体５０の底面５０Ａに設けられている。端子１１３は、グランドに接続される。

複数の誘電体層は、少なくとも１つの第１の誘電体層と、少なくとも１つの第２の誘電体層とを含んでいる。複数の導体層は、少なくとも１つの第１の誘電体層に接する少なくとも１つの第１の導体層と、少なくとも１つの第２の誘電体層に接する少なくとも１つの第２の導体層とを含んでいる。

ここで、誘電体材料の共振周波数の温度係数について説明する。まず、基準温度Ｔrefにおける誘電体材料の共振周波数をｆrefとし、所定の温度Ｔｒにおける誘電体材料の共振周波数をｆｒとする。また、基準温度Ｔrefから温度Ｔｒまでの温度範囲における誘電体材料の共振周波数の温度係数を記号ｔｆで表す。共振周波数の温度係数ｔｆ（単位はｐｐｍ／℃）は、下記の式（１）で表される。

ｔｆ＝［（ｆｒ－ｆref）／｛ｆref（Ｔｒ－Ｔref）｝］×１０⁶ …（１）

－４０～８５℃における共振周波数の温度係数ｔｆは、基準温度Ｔrefを－４０℃とし、所定の温度Ｔｒを８５℃として、式（１）から求められる共振周波数の温度係数である。以下の説明において、単に共振周波数の温度係数ｔｆと言うときは、－４０～８５℃における共振周波数の温度係数ｔｆを指すものとする。

第１の誘電体層は、共振周波数の温度係数ｔｆが正の値である第１の誘電体材料よりなる。第１の誘電体材料の共振周波数の温度係数ｔｆは、例えば１～１０００ｐｐｍ／℃の範囲内である。また、第１の誘電体材料の比誘電率は、例えば１０～８０の範囲内である。第１の誘電体材料としては、例えば、組成式が｛α（ｘＢａＯ・ｙＮｄ_２Ｏ_３・ｚＴｉＯ_２）＋β（２ＭｇＯ・ＳｉＯ_２）｝で表される成分を主成分として含むセラミック（以下、第１のセラミックと言う。）が用いられる。ただし、α＞０、β＞０、ｘ＞０、ｙ＞０、ｚ＞０である。

第２の誘電体層は、共振周波数の温度係数ｔｆが負の値である第２の誘電体材料よりなる。第２の誘電体材料の共振周波数の温度係数ｔｆは、例えば－１０００～－１ｐｐｍ／℃の範囲内である。また、第２の誘電体材料の比誘電率は、例えば５～９の範囲内である。第２の誘電体材料としては、例えば、組成式が｛γ（２ＭｇＯ・ＳｉＯ_２）＋δ（（Ｃａ，Ｓｒ）ＴｉＯ_３）｝で表される成分を主成分として含むセラミック（以下、第２のセラミックと言う。）が用いられる。ただし、γ＞０、δ≧０である。

第２の誘電体材料の共振周波数の温度係数ｔｆの絶対値に対する第１の誘電体材料の共振周波数の温度係数ｔｆの絶対値の比率は、例えば、０．１以上１０以下の範囲内であることが好ましい。

次に、図３ないし図９を参照して、積層体５０を構成する複数の誘電体層および複数の導体層の一例について説明する。この例では、積層体５０は、積層された１８層の誘電体層を有している。以下、この２０層の誘電体層を、下から順に１層目ないし１８層目の誘電体層と呼ぶ。また、１層目ないし１８層目の誘電体層を符号５１～６８で表す。

図３（ａ）は、１層目の誘電体層５１のパターン形成面を示している。誘電体層５１のパターン形成面には、端子１１１，１１２，１１３が形成されている。また、誘電体層５１には、スルーホール５１Ｔ１，５１Ｔ３，５１Ｔ４，５１Ｔ５，５１Ｔ６，５１Ｔ８が形成されている。スルーホール５１Ｔ１は、端子１１１に接続されている。スルーホール５１Ｔ３～５１Ｔ６は、端子１１３に接続されている。スルーホール５１Ｔ８は、端子１１２に接続されている。

図３（ｂ）は、２層目の誘電体層５２のパターン形成面を示している。誘電体層５２のパターン形成面には、導体層５２１，５２２と、グランド用導体層５２３が形成されている。また、誘電体層５２には、スルーホール５２Ｔ１，５２Ｔ４，５２Ｔ６，５２Ｔ８が形成されている。誘電体層５１に形成されたスルーホール５１Ｔ１と、スルーホール５２Ｔ１は、導体層５２１に接続されている。誘電体層５１に形成されたスルーホール５１Ｔ３～５１Ｔ６と、スルーホール５２Ｔ４，５２Ｔ６は、グランド用導体層５２３に接続されている。誘電体層５１に形成されたスルーホール５１Ｔ８と、スルーホール５２Ｔ８は、導体層５２２に接続されている。

図３（ｃ）は、３層目の誘電体層５３のパターン形成面を示している。誘電体層５３のパターン形成面には、導体層５３１が形成されている。また、誘電体層５３には、スルーホール５３Ｔ１，５３Ｔ４，５３Ｔ６，５３Ｔ８が形成されている。誘電体層５２に形成されたスルーホール５２Ｔ１，５２Ｔ８は、それぞれ、スルーホール５３Ｔ１，５３Ｔ８に接続されている。誘電体層５２に形成されたスルーホール５２Ｔ４，５２Ｔ６と、スルーホール５３Ｔ４，５３Ｔ６は、導体層５３１に接続されている。

図４（ａ）は、４層目の誘電体層５４のパターン形成面を示している。誘電体層５４のパターン形成面には、導体層５４１，５４２，５４３，５４４，５４５が形成されている。また、誘電体層５４には、スルーホール５４Ｔ１，５４Ｔ２，５４Ｔ３，５４Ｔ４，５４Ｔ５，５４Ｔ６，５４Ｔ７，５４Ｔ８が形成されている。誘電体層５３に形成されたスルーホール５３Ｔ１，５３Ｔ８は、それぞれ、スルーホール５４Ｔ１，５４Ｔ８に接続されている。スルーホール５４Ｔ２，５４Ｔ３，５４Ｔ５，５４Ｔ７は、それぞれ、導体層５４１，５４２，５４３，５４５に接続されている。誘電体層５３に形成されたスルーホール５３Ｔ４，５３Ｔ６と、スルーホール５４Ｔ４，５４Ｔ６は、導体層５４４に接続されている。

図４（ｂ）は、５層目の誘電体層５５のパターン形成面を示している。誘電体層５５のパターン形成面には、導体層５５１，５５２，５５３が形成されている。また、誘電体層５５には、スルーホール５５Ｔ１，５５Ｔ２，５５Ｔ３，５５Ｔ４，５５Ｔ５，５５Ｔ６，５５Ｔ７，５５Ｔ８が形成されている。誘電体層５４に形成されたスルーホール５４Ｔ１，５４Ｔ３～５４Ｔ６，５４Ｔ８は、それぞれ、スルーホール５５Ｔ１，５５Ｔ３～５５Ｔ６，５５Ｔ８に接続されている。誘電体層５４に形成されたスルーホール５４Ｔ２と、スルーホール５５Ｔ２は、導体層５５１に接続されている。誘電体層５４に形成されたスルーホール５４Ｔ７と、スルーホール５５Ｔ７は、導体層５５３に接続されている。

図４（ｃ）は、６層目の誘電体層５６のパターン形成面を示している。誘電体層５６のパターン形成面には、導体層５６１，５６２が形成されている。また、誘電体層５６には、スルーホール５６Ｔ１，５６Ｔ２，５６Ｔ３，５６Ｔ４，５６Ｔ５，５６Ｔ６，５６Ｔ７，５６Ｔ８が形成されている。誘電体層５５に形成されたスルーホール５５Ｔ１，５５Ｔ２，５５Ｔ４，５５Ｔ６～５５Ｔ８は、それぞれ、スルーホール５６Ｔ１，５６Ｔ２，５６Ｔ４，５６Ｔ６～５６Ｔ８に接続されている。誘電体層５５に形成されたスルーホール５５Ｔ３と、スルーホール５６Ｔ３は、導体層５６１に接続されている。誘電体層５５に形成されたスルーホール５５Ｔ５と、スルーホール５６Ｔ５は、導体層５６２に接続されている。

図５（ａ）は、７層目の誘電体層５７と８層目の誘電体層５８の各々のパターン形成面を示している。誘電体層５７，５８の各々には、スルーホール５７Ｔ１，５７Ｔ２，５７Ｔ３，５７Ｔ４，５７Ｔ５，５７Ｔ６，５７Ｔ７，５７Ｔ８が形成されている。誘電体層５６に形成されたスルーホール５６Ｔ１～５６Ｔ８は、それぞれ、誘電体層５７に形成されたスルーホール５７Ｔ１～５７Ｔ８に接続されている。また、誘電体層５７，５８では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

図５（ｂ）は、９層目の誘電体層５９のパターン形成面を示している。誘電体層５９のパターン形成面には、導体層５９１が形成されている。また、誘電体層５９には、スルーホール５９Ｔ１，５９Ｔ２，５９Ｔ３，５９Ｔ４，５９Ｔ５，５９Ｔ６，５９Ｔ７，５９Ｔ８が形成されている。誘電体層５８に形成されたスルーホール５７Ｔ１～５７Ｔ８は、それぞれ、スルーホール５９Ｔ１～５９Ｔ８に接続されている。

図５（ｃ）は、１０層目ないし１６層目の誘電体層６０～６６の各々のパターン形成面を示している。誘電体層６０～６６の各々には、スルーホール６０Ｔ１，６０Ｔ２，６０Ｔ３，６０Ｔ４，６０Ｔ５，６０Ｔ６，６０Ｔ７，６０Ｔ８が形成されている。誘電体層５９に形成されたスルーホール５９Ｔ１～５９Ｔ８は、それぞれ、誘電体層６０に形成されたスルーホール６０Ｔ１～６０Ｔ８に接続されている。また、誘電体層６０～６６では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

図６（ａ）は、１７層目の誘電体層６７のパターン形成面を示している。誘電体層６７のパターン形成面には、導体層６７１，６７２，６７３，６７４が形成されている。導体層６７１～６７４の各々は、互いに反対側に位置する第１端と第２端を有している。また、誘電体層６７には、スルーホール６７Ｔ１，６７Ｔ２，６７Ｔ３，６７Ｔ４，６７Ｔ５，６７Ｔ６，６７Ｔ７，６７Ｔ８が形成されている。誘電体層６６に形成されたスルーホール６０Ｔ１と、スルーホール６７Ｔ１は、導体層６７１の第１端の近傍部分に接続されている。誘電体層６６に形成されたスルーホール６０Ｔ２と、スルーホール６７Ｔ２は、導体層６７１の第２端の近傍部分に接続されている。誘電体層６６に形成されたスルーホール６０Ｔ３と、スルーホール６７Ｔ３は、導体層６７２の第１端の近傍部分に接続されている。誘電体層６６に形成されたスルーホール６０Ｔ４と、スルーホール６７Ｔ４は、導体層６７２の第２端の近傍部分に接続されている。誘電体層６６に形成されたスルーホール６０Ｔ５と、スルーホール６７Ｔ５は、導体層６７３の第１端の近傍部分に接続されている。誘電体層６６に形成されたスルーホール６０Ｔ６と、スルーホール６７Ｔ６は、導体層６７３の第２端の近傍部分に接続されている。誘電体層６６に形成されたスルーホール６０Ｔ７と、スルーホール６７Ｔ７は、導体層６７４の第１端の近傍部分に接続されている。誘電体層６６に形成されたスルーホール６０Ｔ８と、スルーホール６７Ｔ８は、導体層６７４の第２端の近傍部分に接続されている。

図６（ｂ）は、１８層目の誘電体層６８のパターン形成面を示している。誘電体層６８のパターン形成面には、導体層６８１，６８２，６８３，６８４が形成されている。導体層６８１～６８４の各々は、互いに反対側に位置する第１端と第２端を有している。誘電体層６７に形成されたスルーホール６７Ｔ１は、導体層６８１の第１端の近傍部分に接続されている。誘電体層６７に形成されたスルーホール６７Ｔ２は、導体層６８１の第２端の近傍部分に接続されている。誘電体層６７に形成されたスルーホール６７Ｔ３は、導体層６８２の第１端の近傍部分に接続されている。誘電体層６７に形成されたスルーホール６７Ｔ４は、導体層６８２の第２端の近傍部分に接続されている。誘電体層６７に形成されたスルーホール６７Ｔ５は、導体層６８３の第１端の近傍部分に接続されている。誘電体層６７に形成されたスルーホール６７Ｔ６は、導体層６８３の第２端の近傍部分に接続されている。誘電体層６７に形成されたスルーホール６７Ｔ７は、導体層６８４の第１端の近傍部分に接続されている。誘電体層６７に形成されたスルーホール６７Ｔ８は、導体層６８４の第２端の近傍部分に接続されている。

図２に示した積層体５０は、１層目の誘電体層５１のパターン形成面が積層体５０の底面５０Ａになり、１８層目の誘電体層６８のパターン形成面とは反対側の面が積層体５０の上面５０Ｂになるように、１層目ないし１８層目の誘電体層５１～６８が積層されて構成される。

図７は、１層目ないし１８層目の誘電体層５１～６８が積層されて構成された積層体５０の内部を示している。図７に示したように、積層体５０の内部では、図３ないし図６に示した複数の導体層と複数のスルーホールが積層されている。

以下、図１に示したフィルタ５の回路の構成要素と、図３ないし図６に示した積層体５０の内部の構成要素との対応関係について説明する。インダクタＬ１は、図４（ｃ）ないし図６（ｂ）に示した導体層６７１，６８１とスルーホール５６Ｔ１，５６Ｔ２，５７Ｔ１，５７Ｔ２，５９Ｔ１，５９Ｔ２，６０Ｔ１，６０Ｔ２，６７Ｔ１，６７Ｔ２によって構成されている。

インダクタＬ２は、図４（ｃ）ないし図６（ｂ）に示した導体層６７２，６８２とスルーホール５６Ｔ３，５６Ｔ４，５７Ｔ３，５７Ｔ４，５９Ｔ３，５９Ｔ４，６０Ｔ３，６０Ｔ４，６７Ｔ３，６７Ｔ４によって構成されている。

インダクタＬ３は、図４（ｃ）ないし図６（ｂ）に示した導体層６７３，６８３とスルーホール５６Ｔ５，５６Ｔ６，５７Ｔ５，５７Ｔ６，５９Ｔ５，５９Ｔ６，６０Ｔ５，６０Ｔ６，６７Ｔ５，６７Ｔ６によって構成されている。

インダクタＬ４は、図４（ｃ）ないし図６（ｂ）に示した導体層６７４，６８４とスルーホール５６Ｔ７，５６Ｔ８，５７Ｔ７，５７Ｔ８，５９Ｔ７，５９Ｔ８，６０Ｔ７，６０Ｔ８，６７Ｔ７，６７Ｔ８によって構成されている。

キャパシタＣ１は、図３（ｂ）および図４（ａ）に示した導体層５２１，５４１と、これらの導体層の間の誘電体層５２，５３とによって構成されている。

キャパシタＣ２は、図３（ｂ）に示したグランド用導体層５２３と、図４（ｂ）に示した導体層５５１と、これらの導体層の間の誘電体層５２～５４とによって構成されている。

キャパシタＣ３は、図４（ａ）および図４（ｃ）に示した導体層５４１，５６１と、これらの導体層の間の誘電体層５４，５５とによって構成されている。

キャパシタＣ４は、図４（ｂ）および図４（ｃ）に示した導体層５５２，５６１と、これらの導体層の間の誘電体層５５とによって構成されている。キャパシタＣ５は、図４（ｂ）および図４（ｃ）に示した導体層５５２，５６２と、これらの導体層の間の誘電体層５５とによって構成されている。

キャパシタＣ７は、図３（ｂ）に示したグランド用導体層５２３と、図４（ａ）に示した導体層５４２と、これらの導体層の間の誘電体層５２，５３とによって構成されている。キャパシタＣ８は、グランド用導体層５２３と、図４（ａ）に示した導体層５４３と、これらの導体層の間の誘電体層５２，５３とによって構成されている。

キャパシタＣ９は、図４（ｂ）および図５（ｂ）に示した導体層５５１，５９１と、これらの導体層の間の誘電体層５５～５８とによって構成されている。キャパシタＣ１０は、図４（ｂ）および図５（ｂ）に示した導体層５５３，５９１と、これらの導体層の間の誘電体層５５～５８とによって構成されている。

キャパシタＣ１１は、図３（ｂ）および図４（ａ）に示した導体層５２２，５４５と、これらの導体層の間の誘電体層５２，５３とによって構成されている。

キャパシタＣ１２は、図３（ｂ）に示したグランド用導体層５２３と、図４（ｂ）に示した導体層５５３と、これらの導体層の間の誘電体層５２～５４とによって構成されている。

次に、図１ないし図７を参照して、本実施の形態に係るフィルタ装置１の構造上の特徴について説明する。前述のように、積層体５０を構成する複数の誘電体層は、第１の誘電体層と第２の誘電体層を含んでいる。本実施の形態では、誘電体層５２～５５が第１の誘電体層に対応し、誘電体層５１，５６～６８が第２の誘電体層に対応する。以下、誘電体層５２～５５を第１の誘電体層５２～５５とも記し、誘電体層５１，５６～６８を第２の誘電体層５１，５６～６８とも記す。

第１の誘電体層５２～５５と積層体５０の底面５０Ａとの間には、第２の誘電体層５１が介在している。第１の誘電体層５２～５５と積層体５０の上面５０Ｂとの間には、第２の誘電体層５６～６８が介在している。第１の誘電体層５２～５５は、上面５０Ｂよりも底面５０Ａにより近い配置されている。また、第１の誘電体層５２～５５は、第２の誘電体層５１と第２の誘電体層５６との間に配置されている。

また、本実施の形態では、導体層５２１～５２３，５３１，５４１～５４５，５５１～５５３は、第１の導体層に対応する。導体層５２１～５２３は、第１の誘電体層５２のパターン形成面に接している。導体層５３１は、第１の誘電体層５３のパターン形成面に接している。導体層５４１～５４５は、第１の誘電体層５４のパターン形成面に接している。導体層５５１～５５３は、第１の誘電体層５５のパターン形成面に接している。

導体層５９１，６７１～６７３，６８１～６８３は、第２の導体層に対応する。導体層５９１は、第２の誘電体層５９のパターン形成面に接している。導体層６７１～６７３は、第２の誘電体層６７のパターン形成面に接している。導体層６８１～６８３は、第２の誘電体層６８のパターン形成面に接している。

導体層５６１，５６２は、第１の導体層と第２の導体層の両方に対応する。導体層５６１，５６２は、第１の誘電体層５５のパターン形成面とは反対側の面と、第２の誘電体層５６のパターン形成面に接している。

キャパシタＣ９，Ｃ１０以外のキャパシタは、少なくとも１つの第１の誘電体層と、この少なくとも１つの第１の誘電体層を挟むように配置された２つの第１の導体層によって構成されている。例えば、キャパシタＣ１は、第１の誘電体層５２，５３と、第１の誘電体層５２，５３を挟むように配置された導体層５２１，５４１とによって構成されている。

インダクタＬ１～Ｌ４は、第２の導体層である６７１～６７３，６８１～６８３を用いて構成されている。また、インダクタＬ１～Ｌ４を構成するスルーホール５６Ｔ１～５６Ｔ８，５７Ｔ１～５７Ｔ８，５９Ｔ１～５９Ｔ８，６０Ｔ１～６０Ｔ８，６７Ｔ１～６７Ｔ８は、第２の誘電体層５６～６７に形成されている。これらのことから、インダクタＬ１～Ｌ４は、第２の誘電体層５６～６８に埋め込まれていると言える。

次に、本実施の形態に係るフィルタ装置１の作用および効果について説明する。本実施の形態では、積層体５０は、第１の誘電体層５２～５５と第２の誘電体層５１，５６～６８とを含んでいる。第１の誘電体層５２～５５は、第１の誘電体材料によって形成されている。第２の誘電体層５１，５６～６８は、第２の誘電体材料によって形成されている。第１の誘電体材料の共振周波数の温度係数ｔｆは正の値であり、第２の誘電体材料の共振周波数の温度係数ｔｆは負の値である。本実施の形態によれば、上述のように共振周波数の温度係数ｔｆの符号が互いに反対になる２つの誘電体材料を組み合わせることにより、温度によってフィルタ５の通過減衰特性が変化することを抑制することができる。

以下、本実施の形態の効果について調べた実験の結果について説明する。始めに、実験で作製したフィルタ装置について説明する。実験では、実施例のフィルタ装置と比較例のフィルタ装置を作製した。実施例のフィルタ装置の構成は、図１ないし図７を参照して説明した本実施の形態に係るフィルタ装置１の構成と同じである。比較例のフィルタ装置の構成は、誘電体層の構成を除いて、実施例のフィルタ装置の構成と同じである。比較例のフィルタ装置では、複数の誘電体層の全てが第１の誘電体層である。

実験では、第１の誘電体層を構成する第１の誘電体材料として、前述の第１のセラミックを用いた。第１の誘電体材料の共振周波数の温度係数ｔｆは、４０ｐｐｍ／℃である。１．９ＧＨｚにおける第１の誘電体材料の比誘電率は３３である。

また、実験では、第２の誘電体層を構成する第２の誘電体材料として、前述の第２のセラミックを用いた。第２の誘電体材料の共振周波数の温度係数ｔｆは、－７０ｐｐｍ／℃である。１．９ＧＨｚにおける第２の誘電体材料の比誘電率は７．１である。

また、実験では、実施例のフィルタ装置は、フィルタ５の通過帯域が４．４～５．０ＧＨｚになるように設計した。比較例のフィルタ装置は、フィルタ５の通過帯域が３．０～４．２ＧＨｚになるように設計した。

次に、実施例のフィルタ装置および比較例のフィルタ装置の各々の特性の測定方法について説明する。実験では、実施例のフィルタ装置の温度を－４０℃、２５℃、８５℃と変化させながら、実施例のフィルタ装置の通過減衰特性を求めた。また、実験では、比較例のフィルタ装置の温度を－４０℃、２５℃、１０５℃と変化させながら、比較例のフィルタ装置の通過減衰特性を求めた。

次に、実験の結果について説明する。始めに、比較例のフィルタ装置について説明する。図８および図９は、比較例のフィルタ装置の通過減衰特性を示している。図８は、温度が２５℃の場合における通過減衰特性を示している。図９は、温度が－４０℃、２５℃および１０５℃の場合における通過減衰特性を示している。図９では、通過帯域の近傍の通過減衰特性を拡大して示している。図８および図９の各々において、横軸は周波数を示し、縦軸は減衰量を示している。図９において、符号８１は－４０℃の場合における通過減衰特性を示し、符号８２は２５℃の場合における通過減衰特性を示し、符号８３は１０５℃の場合における通過減衰特性を示している。図９から、比較例のフィルタ装置では、温度によって、通過減衰特性を示す曲線が低域側または高域側にずれるように変化することが分かる。比較例のフィルタ装置では特に、通過減衰特性を示す曲線は、温度が高くなるに従って低域側にずれている。

比較例のフィルタ装置では、通過帯域の低域側において減衰量が－１０ｄＢとなる周波数は、温度が－４０℃の場合には２．８７１ＧＨｚであり、温度が２５℃の場合には２．８６２ＧＨｚであり、温度が１０５℃の場合には２．８４９ＧＨｚであった。また、比較例のフィルタ装置では、通過帯域の高域側において減衰量が－１０ｄＢとなる周波数は、温度が－４０℃の場合には４．５８９ＧＨｚであり、温度が２５℃の場合には４．５７４ＧＨｚであり、温度が１０５℃の場合には４．５５２ＧＨｚであった。

ここで、以下のように周波数変動量を定義する。温度が２５℃の場合に減衰量が－１０ｄＢとなる周波数を基準周波数とする。そして、ある温度のときに減衰量が－１０ｄＢとなる周波数の、基準周波数からの変動量を、その温度の周波数変動量とする。周波数変動量は、通過帯域の低域側と通過帯域の高域側で別々に求められる。なお、上記の定義から、２５℃の周波数変動量は０である。

通過帯域の低域側では、－４０℃の周波数変動量は０．３１％であり、１０５℃の周波数変動量は－０．４５％であった。また、通過帯域の高域側では、－４０℃の周波数変動量は０．３３％であり、１０５℃の周波数変動量は－０．４８％であった。

図１０は、比較例のフィルタ装置における温度と周波数変動量との関係を示す特性図である。図１０において、横軸は温度を示し、縦軸は周波数変動量を示している。また、図１０において、破線で示した直線は、温度と周波数変動量との関係を表す近似直線である。この近似直線の傾きは、温度が変化したときの通過帯域の近傍における通過減衰特性の変化量を示している。図１０に示した近似直線の傾きは、－５４．６ｐｐm／℃であった。

次に、実施例のフィルタ装置について説明する。図１１および図１２は、実施例のフィルタ装置の通過減衰特性を示している。図１１は、温度が２５℃の場合における通過減衰特性を示している。図１２は、温度が－４０℃、２５℃および８５℃の場合における通過減衰特性を示している。図１２では、通過帯域の近傍の通過減衰特性を拡大して示している。図１１および図１２の各々において、横軸は周波数を示し、縦軸は減衰量を示している。図１１において、符号９１は－４０℃の場合における通過減衰特性を示し、符号９２は２５℃の場合における通過減衰特性を示し、符号９３は８５℃の場合における通過減衰特性を示している。図１２から、実施例のフィルタ装置では、温度によって、通過減衰特性を示す曲線が低域側または高域側にはほとんどずれないことが分かる。

実施例のフィルタ装置では、通過帯域の低域側において減衰量が－１０ｄＢとなる周波数は、温度が－４０℃の場合には４．０９２ＧＨｚであり、温度が２５℃の場合には４．０９３ＧＨｚであり、温度が８５℃の場合には４．０９３ＧＨｚであった。また、通過帯域の高域側において減衰量が－１０ｄＢとなる周波数は、温度が－４０℃の場合には５．３２９ＧＨｚであり、温度が２５℃の場合には５．３３１ＧＨｚであり、温度が８５℃の場合には５．３３２ＧＨｚであった。

また、実施例のフィルタ装置では、通過帯域の低域側における－４０℃の周波数変動量は－０．０２％であり、通過帯域の低域側における８５℃の周波数変動量は０％であった。また、実施例のフィルタ装置では、通過帯域の高域側における－４０℃の周波数変動量は－０．０４％であり、通過帯域の高域側における８５℃の周波数変動量は０．０２％であった。

図１３は、実施例のフィルタ装置における温度と周波数変動量との関係を示す特性図である。図１３において、横軸は温度を示し、縦軸は周波数変動量を示している。また、図１３において、破線で示した直線は、温度と周波数変動量との関係を表す近似直線である。図１３に示した近似直線の傾きは、３．２ｐｐm／℃であった。

図９、図１０、図１２および図１３に示した結果から、実施例のフィルタ装置では、温度の変化に伴う通過減衰特性の変化が小さいことが分かる。この結果から理解されるように、本実施の形態によれば、複数の誘電体層の全てを同じ誘電体材料によって形成した場合に比べて、温度によってフィルタ５の通過減衰特性が変化することを抑制することができる。

ここまでは、温度によるフィルタ５の通過減衰特性の変化について説明してきた。しかし、本実施の形態によれば、温度によって通過減衰特性以外のフィルタ５の特性が変化することを抑制することができる。図１４は、実施例のフィルタ装置の第１のポート２の反射損失を示す特性図である。図１５は、実施例のフィルタ装置の第２のポート３の反射損失を示す特性図である。図１４および図１５において、横軸は周波数を示し、縦軸は反射損失を示している。図１４において、符号９４は－４０℃の場合における反射損失を示し、符号９５は２５℃の場合における反射損失を示し、符号９６は９０℃の場合における反射損失を示している。図１５において、符号９７は－４０℃の場合における反射損失を示し、符号９８は２５℃の場合における反射損失を示し、符号９９は９０℃の場合における反射損失を示している。図１４および図１５から、実施例のフィルタ装置では、温度の変化に伴う反射損失の変化が小さいことが分かる。この結果から理解されるように、本実施の形態によれば、温度によって反射損失が変化することを抑制することができる。

次に、本実施の形態におけるその他の効果について説明する。本実施の形態では、第１の誘電体層５２～５５は、キャパシタＣ９，Ｃ１０を除く多数のキャパシタを構成するために用いられている。第１の誘電体層５２～５５は、第２の誘電体層５１，５６～６８に比べて比誘電率が大きい。これにより、本実施の形態によれば、キャパシタを構成する導体層の面積を小さくすることができる。その結果、本実施の形態によれば、フィルタ装置１を小型化することができる。

また、本実施の形態では、インダクタＬ１～Ｌ４は、第１の誘電体層５２～５５に比べて比誘電率が小さい第２の誘電体層５６～６８に埋め込まれている。これにより、本実施の形態によれば、インダクタ間で容量が形成されることを抑制して、スプリアスの発生といった特性の劣化を抑制することができる。

また、本実施の形態では、第１の誘電体層５２～５５は、第２の誘電体層５１と第２の誘電体層５６との間に配置されている。すなわち、第１の誘電体層５２～５５と積層体５０の底面５０Ａとの間には、比誘電率が小さい第２の誘電体層５１が介在している。これにより、本実施の形態によれば、第１の誘電体層５２～５５と積層体５０の底面５０Ａとの間に第１の誘電体層が介在している場合に比べて、フィルタ装置１が搭載される基板のグランドから受ける影響を抑制することができる。

また、本実施の形態では、温度によってフィルタ５の通過減衰特性が変化することを抑制することができることから、本実施の形態に係るフィルタ装置１は、通過帯域の下限である低域遮断周波数と、通過帯域の上限である高域遮断周波数が設定されるバンドパスフィルタであって、特に狭い通過帯域が求められるバンドパスフィルタに適している。通過帯域の幅は、１０～６００ＭＨｚの範囲内であってもよく、より狭い１０～２００ＭＨｚの範囲内であってもよい。

図１６および図１７は、通過帯域が９５０～１０５０ＭＨｚになるようにフィルタ５を設計したときの、フィルタ装置１の通過減衰特性の一例を示している。図１７では、通過帯域の近傍の通過減衰特性を拡大して示している。図１６および図１７の各々において、横軸は周波数を示し、縦軸は減衰量を示している。

なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、本発明の積層型フィルタ装置は、バンドパスフィルタに限らず、周波数帯域の異なる２つの信号を分離するダイプレクサや、周波数帯域の異なる３つの信号を分離するトリプレクサ等の、複数のフィルタを含む積層型フィルタ装置全般に適用することができる。

また、請求の範囲の要件を満たす限り、本発明におけるフィルタ５および積層体５０の構成は、実施の形態に示した例に限られず、任意である。例えば、積層体５０は、第２の誘電体層６８の上に配置された第１の誘電体層を含んでいてもよい。

１…フィルタ装置、２…第１のポート、３…第２のポート、５…フィルタ、５０…積層体、５０Ａ…底面、５０Ｂ…上面、５０Ｃ～５０Ｆ…側面、５１，５６～６８…第２の誘電体層、５２～５５…第１の誘電体層、Ｃ１～Ｃ１２…キャパシタ、Ｌ１～Ｌ４…インダクタ。

また、本発明の積層型フィルタ装置において、少なくとも１つのインダクタは、少なくとも１つの第２の導体層を用いて構成されていてもよい。

キャパシタＣ３の一端は、インダクタＬ１の他端に接続されている。キャパシタＣ４の一端は、キャパシタＣ３の他端に接続されている。キャパシタＣ５の一端は、キャパシタＣ４の他端に接続されている。キャパシタＣ６の一端は、キャパシタＣ５の他端に接続されている。

次に、図３ないし図６を参照して、積層体５０を構成する複数の誘電体層および複数の導体層の一例について説明する。この例では、積層体５０は、積層された１８層の誘電体層を有している。以下、この１８層の誘電体層を、下から順に１層目ないし１８層目の誘電体層と呼ぶ。また、１層目ないし１８層目の誘電体層を符号５１～６８で表す。

キャパシタＣ４は、図４（ｂ）および図４（ｃ）に示した導体層５５２，５６１と、これらの導体層の間の誘電体層５５とによって構成されている。キャパシタＣ５は、図４（ｂ）および図４（ｃ）に示した導体層５５２，５６２と、これらの導体層の間の誘電体層５５とによって構成されている。キャパシタＣ６は、図４（ａ）および図４（ｃ）に示した導体層５４５，５６２と、これらの導体層の間の誘電体層５４，５５とによって構成されている。

インダクタＬ１～Ｌ４は、第２の導体層である導体層６７１～６７３，６８１～６８３を用いて構成されている。また、インダクタＬ１～Ｌ４を構成するスルーホール５６Ｔ１～５６Ｔ８，５７Ｔ１～５７Ｔ８，５９Ｔ１～５９Ｔ８，６０Ｔ１～６０Ｔ８，６７Ｔ１～６７Ｔ８は、第２の誘電体層５６～６７に形成されている。これらのことから、インダクタＬ１～Ｌ４は、第２の誘電体層５６～６８に埋め込まれていると言える。

ここまでは、温度によるフィルタ５の通過減衰特性の変化について説明してきた。しかし、本実施の形態によれば、温度によって通過減衰特性以外のフィルタ５の特性が変化することを抑制することもできる。図１４は、実施例のフィルタ装置の第１のポート２の反射損失を示す特性図である。図１５は、実施例のフィルタ装置の第２のポート３の反射損失を示す特性図である。図１４および図１５において、横軸は周波数を示し、縦軸は反射損失を示している。図１４において、符号９４は－４０℃の場合における反射損失を示し、符号９５は２５℃の場合における反射損失を示し、符号９６は９０℃の場合における反射損失を示している。図１５において、符号９７は－４０℃の場合における反射損失を示し、符号９８は２５℃の場合における反射損失を示し、符号９９は９０℃の場合における反射損失を示している。図１４および図１５から、実施例のフィルタ装置では、温度の変化に伴う反射損失の変化が小さいことが分かる。この結果から理解されるように、本実施の形態によれば、温度によって反射損失が変化することを抑制することができる。

Claims (7)

1. 少なくとも１つのインダクタと少なくとも１つのキャパシタとを含むフィルタと、
   積層された複数の誘電体層と複数の導体層とを含み、前記少なくとも１つのインダクタと前記少なくとも１つのキャパシタを一体化するための積層体とを備えた積層型フィルタ装置であって、
   前記少なくとも１つのインダクタと前記少なくとも１つのキャパシタは、前記複数の導体層を用いて構成され、
   前記複数の誘電体層は、少なくとも１つの第１の誘電体層と、少なくとも１つの第２の誘電体層とを含み、
   前記複数の導体層は、前記少なくとも１つの第１の誘電体層に接する少なくとも１つの第１の導体層と、前記少なくとも１つの第２の誘電体層に接する少なくとも１つの第２の導体層とを含み、
   前記第１の誘電体層は、共振周波数の温度係数が正の値である第１の誘電体材料よりなり、
   前記第２の誘電体層は、共振周波数の温度係数が負の値である第２の誘電体材料よりなることを特徴とする積層型フィルタ装置。
2. 前記積層体は、前記複数の誘電体層の積層方向の両端に位置する底面および上面と、前記底面と前記上面を接続する４つの側面とを有し、
   前記少なくとも１つの第１の誘電体層は、前記上面よりも前記底面により近い配置されていることを特徴とする請求項１記載の積層型フィルタ装置。
3. 前記少なくとも１つの第２の誘電体層は、複数の第２の誘電体層であり、
   前記少なくとも１つの第１の誘電体層は、前記複数の第２の誘電体層のうちの１つと前記複数の第２の誘電体層のうちの他の１つとの間に配置されていることを特徴とする請求項１または２記載の積層型フィルタ装置。
4. 前記少なくとも１つのキャパシタは、複数のキャパシタであり、
   前記少なくとも１つの第１の導体層は、複数の第１の導体層であり、
   前記複数のキャパシタのうちの少なくとも１つは、前記少なくとも１つの第１の誘電体層と、前記少なくとも１つの第１の誘電体層を挟むように配置された前記複数の第１の導体層のうちの２つとによって構成されていることを特徴とする請求項１ないし３のいずれかに記載の積層型フィルタ装置。
5. 前記少なくとも１つのインダクタは、前記第２の導体層を用いて構成されていることを特徴とする請求項１ないし４のいずれかに記載の積層型フィルタ装置。
6. 前記フィルタは、所定の通過帯域内の周波数の信号を選択的に通過させるバンドパスフィルタであることを特徴とする請求項１ないし５のいずれかに記載の積層型フィルタ装置。
7. 前記通過帯域の幅は、１０～６００ＭＨｚの範囲内であることを特徴とする請求項６記載の積層型フィルタ装置。

Images