JP4308808B2

JP4308808B2 - ストリップラインフィルタ

Info

Publication number: JP4308808B2
Application number: JP2005277561A
Authority: JP
Inventors: 利治米田
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2005-09-26
Filing date: 2005-09-26
Publication date: 2009-08-05
Anticipated expiration: 2025-09-26
Also published as: JP2007089000A

Description

本発明は、無線通信モジュール等において高周波フィルタ回路として用いられるストリップラインフィルタに関する。

無線送受信機において、搬送波周波数に重畳された送受信信号の通過特性を有するＢＰＦ（バンドパスフィルタ）をアンテナの次段に設け、搬送波信号から重畳されている送信信号が取り出されている。かかるＢＰＦは、一般にトップフィルタと呼ばれており、例えば５．８ＧＨｚに通過特性が設定される。ＢＰＦには阻止帯域の減衰特性が急峻で、しかも低い伝送損失が要求される。

図８（ａ）（ｂ）（ｃ）はトップフィルタとして用いられるＢＰＦの構成例を示す構成説明図である。同図に示すＢＰＦ１１０は、誘電体基板１１１，１１２からなる多層基板の内部に共振器導体パターン１１３，１１４を形成したトリプレート構造を有している。誘電体基板１１１，１１２のそれぞれの表面にグラウンドパターン１１５，１１６が形成され、基板外周部に多数形成されたビアホール１１７を介して互いに導通している。共振器導体パターン１１３，１１４は、通過波長λの１／４の長さＭを有しており、互いに平行に配置された状態で一端がグラウンドパターン１１５，１１６に接続されると共に他端が開放している。そして、共振器導体パターン１１３，１１４のそれぞれに側方へ延出する入出力パターン１１８，１１９が形成されている。

図９はＢＰＦ１１０の等価回路を示す回路構成図である。同図に示すように、ＢＰＦ１１０は、共振器導体パターン１１３とグラウンドパターン１１５，１１６との間にキャパシタＣ１とインダクタンスＬ１とからなる並列共振回路ＰＲ１が形成され、共振器導体パターン１１４とグラウンドパターン１１５，１１６との間にキャパシタＣ２とインダクタンスＬ２とからなる並列共振回路ＰＲ２が形成され、共振器導体パターン１１３及び１１４の対向側面の間にキャパシタＣ３が形成され、並列共振回路ＰＲ１とＰＲ２とがキャパシタＣ３を介して容量結合された構成である。

かかるＢＰＦ１１０によれば、一方の共振器導体パターン１１３から入力された波長λの高周波信号が、並列共振回路ＰＲ１とＰＲ２とによって通過波長λの帯域において共振し、帯域外の高周波成分が除去されて出力される。

ところが、上記したＢＰＦ１１０は、同一層に形成した共振器導体パターン１１３及び１１４の対向側面にてキャパシタＣ３を形成しているので、結合する容量値が小さいために周波数帯域が狭く、伝送損失が大きくなる問題があった。共振器導体パターン１１３と１１４との距離を狭くして結合度を上げることによりキャパシタＣ３の容量値を増大させることも考えられるが、このような構成により所望のフィルタ特性を実現しようとした場合、製品の薄型化の要求に対して誘電体基板１１１，１１２の厚さを１２５μｍとしてシミュレーションすると、パターン間隔が１０μｍ程度と極めて狭くなり、パターン精度からして現実的でない。

そこで、共振器導体パターン１１３と共振器導体パターン１１４とを異なる層に形成し、互いのオープンスタブ（共振器導体パターンにおける接地されていない側のパターン）を、誘電体層を挟んで上下に対向配置し、これによりキャパシタを形成する対向面積を確保して容量値を大きくすることが考えられる。
特開２００３−１７９４０５号公報

しかしながら、共振器導体パターンを積層して対向配置させる構造は、焼成前の基板材料を積み重ねてから焼成する製造方法を採用する場合、多層基板を形成する過程で各層の伸縮方向の違いから対向配置すべき共振器導体パターンの層間ずれが生じ、結合容量のバラツキが大きくなるといった問題がある。結合容量のバラツキはフィルタ特性に大きな影響を与えるため、できる限りバラツキを抑制することが望まれる。

本発明は、かかる点に鑑みてなされたものであり、多層基板の層間ずれによる結合容量のバラツキを抑制でき、十分な結合容量を確保できて小型化が可能であり、伝送損失が少なく、しかも良好な帯域特性を実現できるストリップラインフィルタを提供することを目的とする。

本発明のストリップラインフィルタは、複数の誘電体層と複数の導体層とが積層された多層基板と、前記多層基板に設けられ各々の一端が接地された入力ストリップライン及び出力ストリップラインと、前記複数の導体層の一つである第１導体層内に互いの側面を対向させて近接配置され、各々の一端が対応する前記入力ストリップライン又は前記出力ストリップラインの他端に接続された入力オープンスタブ及び出力オープンスタブと、前記複数の導体層の一つである第２導体層内に互いの側面を対向させて近接配置され、各々対応する前記入力オープンスタブ又は前記出力オープンスタブに対して導通接続された第１サブ入力オープンスタブ及び第１サブ出力オープンスタブと、前記入力オープンスタブと前記第１サブ入力オープンスタブとを導通接続する複数のビアホールと、前記出力オープンスタブと前記第１サブ出力オープンスタブとを導通接続する複数のビアホールと、を具備し、前記入力オープンスタブに対して前記第１サブ入力オープンスタブが対向配置され、前記出力オープンスタブに対して前記第１サブ出力オープンスタブが対向配置されたことを特徴とする。

この構成によれば、第１導体層内に互いの側面を対向させて近接配置された入力オープンスタブと出力オープンスタブとの対向側面間に結合容量が形成されると共に、第２導体層内に互いの側面を対向させて近接配置された第１サブ入力オープンスタブと第１サブ出力オープンスタブとの対向側面間に結合容量が形成されるので、一対の入力オープンスタブ及び出力オープンスタブだけの結合容量に比べて十分に大きな結合容量を得ることができる。しかも、入力オープンスタブと出力オープンスタブとの対向側面の間隔及び第１サブ入力オープンスタブと第１サブ出力オープンスタブとの対向側面の間隔は、焼成過程で層間ずれが生じてもほとんど変化しないので結合容量のバラツキを抑制することもできる。

また本発明は、上記ストリップラインフィルタにおいて、前記複数の導体層の一つである第３導体層内に互いの側面を対向させて近接配置され、各々対応する前記入力オープンスタブ又は前記出力オープンスタブに対して導通接続された第２サブ入力オープンスタブ及び第２サブ出力オープンスタブを具備し、前記入力オープンスタブと前記第２サブ入力オープンスタブとを導通接続する複数のビアホールと、前記出力オープンスタブと前記第２サブ出力オープンスタブとを導通接続する複数のビアホールとを具備し、前記入力オープンスタブに対して前記第２サブ入力オープンスタブが対向配置され、前記出力オープンスタブに対して前記第２サブ出力オープンスタブが対向配置され、前記第１導体層を挟んで上下に前記第２導体層及び前記第３導体層が配置され、前記入力オープンスタブを前記第１サブ入力オープンスタブと前記第２サブ入力オープンスタブが挟むと共に、前記出力オープンスタブを前記第１サブ出力オープンスタブと前記第２サブ出力オープンスタブが挟むことを特徴とする。

この構成により、さらに第３導体層内に互いの側面を対向させて近接配置された第２サブ入力オープンスタブと第２サブ出力オープンスタブとの対向側面においても結合容量が生じるので、さらに大きな結合容量を得ることができる。また、導体層を増やすことなく第１サブ入力オープンスタブ及び第１サブ出力オープンスタブ、第２サブ入力オープンスタブ及び第２サブ出力オープンスタブを配置できると共に、三層の対向配置構造としたのでオープンスタブ側の占有容積を小さくできフィルタ全体を小型化することが可能になる。

また本発明は、上記ストリップラインフィルタにおいて、前記入力ストリップライン及び出力ストリップラインは、前記入力オープンスタブ及び出力オープンスタブと同一の第１導体層内に形成され、前記第２導体層は前記第１導体層に隣接した導体層からなり、前記入力ストリップライン及び出力ストリップラインの一端を接地するためのグラウンドが形成されていることを特徴とする。

この構成により、入力ストリップライン及び出力ストリップラインを接地するグラウンドと第１サブ入力オープンスタブ及び第１サブ出力オープンスタブを形成する導体層とを同一の第１導体層としたので、導体層を増やすことなく第１サブ入力オープンスタブ及び第１サブ出力オープンスタブを配置することができる。

なお、前記多層基板の最上層又は最下層となる導体層に回路パターンを形成すると共に電子部品を載置するためのランドを設ける構成としてもよい。

本発明によれば、多層基板の層間ずれによる結合容量のバラツキを抑制でき、十分な結合容量を確保できて小型化が可能であり、伝送損失が少なく、しかも良好な帯域特性を実現できる。

以下、本発明の一実施の形態に係るストリップラインフィルタの詳細について添付図面を参照して説明する。本実施の形態のストリップラインフィルタは、例えば図示しない無線送受信装置のアンテナ入出力部を構成するＢＰＦに用いられ、アンテナにより送受信される例えば５．８ＧＨｚ搬送波周波数に重畳された送受信信号の通過特性を有する。

図１は、本実施の形態に係るストリップラインフィルタを構成するストリップライン、オープンスタブ、ビアホール等を抜き出した斜視図であり、図２（ａ）（ｂ）（ｃ）は図１に示すストリップライン等をａ，ｂ，ｃの各方向から見た概略的な側面図である。なお、本実施の形態に係るストリップラインフィルタは第１〜第４の誘電体層と第１〜第５の導体層からなるものとするが、本発明はこのような多層基板に限定されるものではない。

図１に示すように、第１導体層には、各々方形状をなす導体パターンからなる２本のストリップライン１，２が所定距離だけ離間して平行に形成されている。ストリップライン１，２の一端はビアホール３，４を介して後述する第２導体層及び第３導体層に形成されたグラウンドに接続される。一方のストリップライン１の他端には第４導体層に設けられた導体パターンからなる入力端５がビアホール６を介して導通しており、他方のストリップライン２の他端には第４導体層に設けられた導体パターンからなる出力端７がビアホール８を介して導通している。すなわち、一方のストリップライン１は一方の端部が入力端５に接続され、もう一方の端部がグラウンドに接続された先端短絡型の線路（ショートスタブ）である入力ストリップラインを構成する。またもう一方のストリップライン２は一方の端部が出力端７に接続され、もう一方の端部がグラウンドに接続された先端短絡型の線路（ショートスタブ）である出力ストリップラインを構成する。

また、第１導体層には、各々方形状をなし導体パターンからなる入力オープンスタブ９及び出力オープンスタブ１０が形成されている。入力オープンスタブ９の一端は連結部１１及びビアホール６（ストリップライン１における接地端に対する対向端）を介して入力端５に導通している。また出力オープンスタブ１０の一端は連結部１２及びビアホール８（ストリップライン２における接地端に対する対向端）を介して出力端７に導通している。図２（ｂ）（ｃ）に示すように、入力オープンスタブ９と出力オープンスタブ１０とは、互いの側面が所定距離Ｗ１だけ離間し同一層内で対向している。入力オープンスタブ９と出力オープンスタブ１０とは結合容量の容量値を増大するために互いの間隔Ｗ１が接近していることが望ましいが、入力オープンスタブ９と出力オープンスタブ１０の側面の結合だけでは限界がある。

本実施の形態では、入力オープンスタブ９の上層側となる第２導体層に入力オープンスタブ９と略同形状をなす導体パターンからなる第１サブ入力オープンスタブ１３を対向配置している。また入力オープンスタブ９の下層側となる第３導体層に入力オープンスタブ９と略同形状をなす導体パターンからなる第２サブ入力オープンスタブ１４を対向配置している。第１サブ入力オープンスタブ１３、入力オープンスタブ９及び第２サブ入力オープンスタブ１４は、複数個所においてビアホール１５にて導通している。同様に、出力オープンスタブ１０の上層側となる第２導体層に出力オープンスタブ１０と略同形状をなす導体パターンからなる第１サブ出力オープンスタブ１６を対向配置している。また出力オープンスタブ１０の下層側となる第３導体層に出力オープンスタブ１０と略同形状をなす導体パターンからなる第２サブ出力オープンスタブ１７を対向配置している。第１サブ出力オープンスタブ１６、出力オープンスタブ１０及び第２サブ出力オープンスタブ１７は、複数個所においてビアホール１８にて導通している。

このように、オープンスタブ側を三層構造とし、層間で容量部を形成するのではなく、第１サブ入力オープンスタブ１３と第１サブ出力オープンスタブ１６の対向側面、入力オープンスタブ９と出力オープンスタブ１０の対向側面、第２サブ入力オープンスタブ１４と第２サブ出力オープンスタブ１７との対向側面といった具合に同一層毎に容量部を形成している。

図３は本実施の形態のストリップラインフィルタの上面図である。また、図４は入力側となるストリップライン及びオープンスタブに沿った図３に示すＡ−Ａ線矢視断面図であり、ストリップラインフィルタ２０の側断面構造を示している。なお、図４において各導体層は誇張されており、実際は誘電体層に比べて十分に薄い厚さで形成されている。また、出力側となるストリップライン及びオープンスタブに沿った断面構造は図示していないが、入力側と同様である。

本ストリップラインフィルタ２０は、外形が長方形状をなす多層基板に構築されている。ストリップラインフィルタ２０は、第１〜第４の誘電体層３１〜３４と第１〜第５の導体層３５〜３９とで構成された多層基板を備えている。第１の誘電体層３１の上面に第４導体層３８が形成されている。第４導体層３８は、入力端５を形成する導体パターンが形成されている。第４導体層３８には各種の回路パターンが形成されると共に各種電子部品を載置するランドが設けられる。

第１誘電体層３１と第２誘電体層３２との間に第２導体層３６が形成されている。図５（ａ）は第２導体層３６の平面図である。第２導体層３６は、基板外形に対応したサイズの導体パターンからなるグラウンドを形成している。第２導体層３６の中央部には、ビアホール６，８の形成領域と同心状に当該ビアホール６，８の直径よりも大きな径を有する円形開口４１，４２を形成している。すなわち、円形開口４１，４２に各ビアホール６，８を通し、ビアホール６，８とグラウンド（第２導体層３６）とが導通しないように設定している。また、円形開口４１，４２に隣接して長方形の開口部４３が形成されており、当該開口部４３の中に開口部４３内周縁から離間して、第１サブ入力オープンスタブ１３及び第１サブ出力オープンスタブ１６を配置している。第１サブ入力オープンスタブ１３と第１サブ出力オープンスタブ１６の夫々対向する側面間は第１誘電体層２１の一部である誘電体材料で満たされている。第２導体層３６の外延部には、第４導体層３８の後述するグラウンドと導通させるために複数のビアホール４４が形成されている。

また、第２誘電体層３２と第３誘電体層３３との間に第１導体層３５が形成されている。図５（ｂ）は第１導体層３５の平面図である。第１導体層３５において、入出力端（ビアホール６，８）を中心にして、一方の側に一対のストリップライン１，２を平行に延出し、他方の側に一対のオープンスタブ９，１０を平行に延出している。これらストリップライン１，２及びオープンスタブ９，１０の周囲を囲むように環状のグランウンドパターン４５が形成されている。グランウンドパターン４５は、ビアホール４４を介して上下の第２導体層３６及び第３導体層３７と導通している。入力オープンスタブ９及び出力オープンスタブ１０は、長方形の同一形状を有しており、所定距離Ｗ１だけ隔てて平行に配置されている。距離Ｗ１は実現可能な範囲で小さくすることが望ましい。入力オープンスタブ９と出力オープンスタブ１０の夫々対向する側面間は第２誘電体層３２の一部である誘電体材料で満たされている。

また、第３誘電体層３３と第４誘電体層３４との間に第３導体層３７が形成されている。図５（ｃ）は第３導体層３７の平面図である。第３導体層３７は、基板外形に対応したサイズの導体パターンからなるグラウンドを形成している。第２導体層３６の開口部４３と対向する領域に同一形状の開口部４６が形成されている。当該開口部４６の中に開口部４６内周縁から離間して、第２サブ入力オープンスタブ１４及び第２サブ出力オープンスタブ１７を配置している。第２サブ入力オープンスタブ１４と第２サブ出力オープンスタブ１７の夫々対向する側面間は第３誘電体層３３の一部で満たされている。第３導体層３７の外延部には、第１導体層３５のグランウンドパターン４５を介して第２導体層３６のグラウンドに連通する複数のビアホール４４が形成されている。

上記第１サブ入出力オープンスタブ１３，１６と、入出力オープンスタブ９，１０と、第２サブ入出力オープンスタブ１４，１７とは、積層方向に対向配置されるように精密に位置決めして形成される。但し、焼成過程で各層の伸縮の違いから従来同様にある程度の層間ずれは生じるものとする。

図６（ａ）は第１誘電体層３１の上面に形成した回路パターン及びランドの構成例を示している。また、図６（ｂ）は第４誘電体層３４の下面に形成した回路パターン及びランドの構成例を示している。

以上のように構成されたストリップラインフィルタ２０は、図８に示すトップフィルタと同様に図９に示す等価回路となる。すなわち、ストリップラインフィルタ２０は、入力端５から高周波信号が入力された場合、入力側のストリップライン１と出力側のストリップライン２とが電磁結合する。そして、入力側のストリップライン１の上下に誘電体層３２，３３を介して対向配置されたグラウンドとなる第２導体層３６及び第３導体層３７との間にキャパシタＣ１とインダクタンスＬ１とからなる並列共振回路ＰＲ１が形成される。また、出力側のストリップライン２の上下に誘電体層３２，３３を介して対向配置されたグラウンドとなる第２導体層３６及び第３導体層３７との間にキャパシタＣ２とインダクタンスＬ２とからなる並列共振回路ＰＲ２が形成される。

一方、上記高周波信号の入力された入力端５と導通しているオープンスタブ側では、並列共振回路ＰＲ１と並列共振回路ＰＲ２とを容量結合するキャパシタＣ３が形成されている。すなわち、第１導体層３５において入力オープンスタブ９と出力オープンスタブ１０とが互いの側面を距離Ｗ１だけ隔てて近接配置しており、各オープンスタブ９、１０の長さ及び厚ささらに距離Ｗ１等に応じて決まる結合容量Ｃ３−ａが生じている。本実施の形態では、第２導体層３６においても第１サブ入力オープンスタブ１３と第１サブ出力オープンスタブ１６とが互いの側面を距離Ｗ１だけ隔てて近接配置しており、第１サブ入力オープンスタブ１３と第１サブ出力オープンスタブ１６との間に距離Ｗ１等に応じて決まる結合容量Ｃ３−ｂが生じている。さらに、第３導電体層３７においても第２サブ入力オープンスタブ１４と第２サブ出力オープンスタブ１７とが互いの側面を距離Ｗ１だけ隔てて近接配置しており、第２サブ入力オープンスタブ１４と第２サブ出力オープンスタブ１７との間に距離Ｗ１等に応じて決まる結合容量Ｃ３−ｃが生じている。図９に示す並列共振回路ＰＲ１と並列共振回路ＰＲ２とを容量結合するキャパシタＣ３は、第２導体層３６で得られる結合容量Ｃ３−ａと、第１導体層３５で得られる結合容量Ｃ３−ｂと、第３導体層３７で得られる結合容量Ｃ３−ｃとを合計した容量値となる。

ここで、本実施の形態に係るストリップラインフィルタ２０の製造方法として、誘電体層上に上記導体パターンを有する導体層となるグリーンシート等を重ねていき積層作業が完了した後、全体を焼成して第１〜第４の誘電体層３１〜３４と第１〜第５の導電層３５〜３９からなる多層基板を得る方法を用いるものとする。

この場合、焼成過程において誘電体材料又は導体層材料の伸縮作用により、例えば第２導体層３６が全体的に図２（ｃ）の矢印Ｂ方向へシフトし、第１導体層３５が全体的に図２（ｃ）の矢印Ｃ方向へシフトしたものとする。

入力オープンスタブと出力オープンスタブとを単純に上下に対向配置してその間にキャパシタＣ３を形成する構造であれば層間ずれによる結合容量変化が発生するが、本実施の形態は層間ずれによる結合容量変化は大幅に抑制される。

これは、第２導体層３６が全体的に矢印Ｂ方向へシフトしても第１サブ入力オープンスタブ１３と第１サブ出力オープンスタブ１６との間隔Ｗ１は変化せずにそのまま維持されることによるものである。第２導体層３６において第１サブ入力オープンスタブ１３と第１サブ出力オープンスタブ１６との間に形成される結合容量Ｃ３−ａは、上記したように第１サブ入力オープンスタブ１３と第１サブ出力オープンスタブ１６との間隔Ｗ１に依存する。第２導体層３６が全体的に矢印Ｂ方向へシフトしても、第１サブ入力オープンスタブ１３及び第１サブ出力オープンスタブ１６は同一方向（Ｂ方向）へ略同一距離だけシフトすることとなるので、第１サブ入力オープンスタブ１３と第１サブ出力オープンスタブ１６との間隔Ｗ１も維持される結果となる。また、層間ずれが生じているサブオープンスタブ１３、１６とオープンスタブ９，１０との間は、ビアホール１５，１８を介して導通しているので、層間ずれの生じている積層方向には結合容量は生成されていないため、層間ずれによる結合容量の変化は生じない。

第１導体層３５においても、第１導体層３５が全体的に矢印Ｃ方向へシフトしても、上記同様に入力オープンスタブ９と出力オープンスタブ１０との間隔Ｗ１が維持されるので、入力オープンスタブ９と出力オープンスタブ１０との間に形成される結合容量Ｃ３−ｂはほとんど変化しない。第３導体層３７においても、第３導体層３７が全体的にいずれかの方向へシフトしても、上記同様に第２サブ入力オープンスタブ９と出力オープンスタブ１０との間隔Ｗ１が維持されるので、第２サブ入力オープンスタブ１４と第２サブ出力オープンスタブ１７との距離Ｗ１はほとんど変化せず、結合容量Ｃ３−ｃはほとんど変化しない。したがって、図９の等価回路において並列共振回路ＰＲ１と並列共振回路ＰＲ２とを容量結合するキャパシタＣ３は、層間ずれが発生してもほとんど変化しないこととなる。

以上のように、入力側のストリップライン１で形成される並列共振回路ＰＲ１と、出力側のストリップライン２で形成される並列共振回路ＰＲ２とが、入出力オープンスタブ９，１０の結合容量Ｃ３−ｂと第１入出力サブオープンスタブ１３，１６の結合容量Ｃ３−ａと第２入出力サブオープンスタブ１４，１７の結合容量Ｃ３−ｃとを合計したキャパシタＣ３で容量結合される。

出力側のストリップライン２に接続された出力端７から、所定の周波数帯域の高周波信号が選択されて出力される。上述した構造を有するストリップラインフィルタ２０に所定の数値を設定してフィルタ特性をシミュレーションした結果、図７に示すフィルタ特性が得られた。同図に示すように、高周波数の阻止帯域において急峻に立ち下がる良好なフィルタ特性が得られている。

このように本実施の形態によれば、結合容量を形成するオープンスタブを多層構造とし、同一層毎に側面を対向させて結合容量を形成すると共に積層方向はビアホール１５、１８で導通させたので、入力オープンスタブ９と出力オープンスタブ１０だけの場合に比べて十分に大きな結合容量を得ることができる。しかも、焼成過程で層間ずれが発生しても各層の結合容量がほとんど変化しないので結合容量のバラツキを抑制することができる。

また、本実施の形態によれば、第２導体層３６において同一層内にグラウンドと第１入出力サブオープンスタブ１３，１６を形成し、また第３導体層３７において同一層内にグラウンドと第２入出力サブオープンスタブ１４，１７を形成したので、導体層を増やすことなくサブオープンスタブを積層することができた。

なお、上記実施の形態ではオープンスタブ側を三層構造にしているが、例えばオープンスタブ９，１０による結合容量Ｃ３−ｂと第１サブオープンスタブ１３，１６による結合容量Ｃ３−ａとでキャパシタＣ３として十分な容量値を確保できるのであれば、第２サブオープンスタブ１４，１７は必ずしも必要ない。又は第２サブオープンスタブ１４，１７を残して第１サブオープンスタブ１３，１６を設けない構成としても良い。また、より大きな結合容量を確保するのであれば、オープンスタブ側を４層以上にして第３、第４のサブオープンスタブを設けるようにしても良い。また、ストリップライン１，２は必ずしも同一層内に配置しなくても良い。

本発明は、無線通信モジュール等の小型電子機器の高周波フィルタ回路に適用可能である。

一実施の形態に係るストリップラインフィルタにおけるストリップライン及びオープンスタブを抜き出した斜視図（ａ）図１のａ方向から見たストリップラインフィルタの側面図、（ｂ）図１のｂ方向から見たストリップラインフィルタの右正面図、（ｂ）図１のｃ方向から見たストリップラインフィルタの左正面図上記一実施の形態に係るストリップラインフィルタの上面図図３のＡ−Ａ線矢視断面図（ａ）図４に示す第２導体層の平面図、（ｂ）図４に示す第１導体層の平面図、（ｃ）図４に示す第３導体層の平面図（ａ）図４に示す第４導体層の平面図、（ｂ）図４に示す第５導体層の平面図上記一実施の形態に係るストリップラインフィルタのフィルタ特性図従来のトップフィルタの構成説明図図８に示すトップフィルタの等価回路図

符号の説明

１，２ストリップライン
３，４，６，８，１５，１８，４４ビアホール
５入力端
７出力端
９入力オープンスタブ
１０出力オープンスタブ
１１，１２連結部
１３第１サブ入力オープンスタブ
１４第２サブ入力オープンスタブ
１６第１サブ出力オープンスタブ
１７第２サブ出力オープンスタブ
２０ストリップラインフィルタ
３１〜３４第１〜第４の誘電体層
３５〜３９第１〜第５の導体層

Claims

複数の誘電体層と複数の導体層とが積層された多層基板と、
前記多層基板に設けられ各々の一端が接地された入力ストリップライン及び出力ストリップラインと、
前記複数の導体層の一つである第１導体層内に互いの側面を対向させて近接配置され、各々の一端が対応する前記入力ストリップライン又は前記出力ストリップラインの他端に接続された入力オープンスタブ及び出力オープンスタブと、
前記複数の導体層の一つである第２導体層内に互いの側面を対向させて近接配置され、各々対応する前記入力オープンスタブ又は前記出力オープンスタブに対して導通接続された第１サブ入力オープンスタブ及び第１サブ出力オープンスタブと、
前記入力オープンスタブと前記第１サブ入力オープンスタブとを導通接続する複数のビアホールと、
前記出力オープンスタブと前記第１サブ出力オープンスタブとを導通接続する複数のビアホールと、を具備し、
前記入力オープンスタブに対して前記第１サブ入力オープンスタブが対向配置され、
前記出力オープンスタブに対して前記第１サブ出力オープンスタブが対向配置されたことを特徴とするストリップラインフィルタ。
前記複数の導体層の一つである第３導体層内に互いの側面を対向させて近接配置され、各々対応する前記入力オープンスタブ又は前記出力オープンスタブに対して導通接続された第２サブ入力オープンスタブ及び第２サブ出力オープンスタブを具備し、
前記入力オープンスタブと前記第２サブ入力オープンスタブとを導通接続する複数のビアホールと、
前記出力オープンスタブと前記第２サブ出力オープンスタブとを導通接続する複数のビアホールとを具備し、
前記入力オープンスタブに対して前記第２サブ入力オープンスタブが対向配置され、
前記出力オープンスタブに対して前記第２サブ出力オープンスタブが対向配置され、
前記第１導体層を挟んで上下に前記第２導体層及び前記第３導体層が配置され、
前記入力オープンスタブを前記第１サブ入力オープンスタブと前記第２サブ入力オープンスタブが挟むと共に、前記出力オープンスタブを前記第１サブ出力オープンスタブと前記第２サブ出力オープンスタブが挟むことを特徴とする請求項１記載のストリップラインフィルタ。
前記入力ストリップライン及び出力ストリップラインは、前記入力オープンスタブ及び出力オープンスタブと同一の第１導体層内に形成され、前記第２導体層は前記第１導体層に隣接した導体層からなり、前記入力ストリップライン及び出力ストリップラインの一端を接地するためのグラウンドが形成されていることを特徴とする請求項１記載のストリップラインフィルタ。
前記多層基板の最上層又は最下層となる導体層に回路パターンを形成すると共に電子部品を載置するためのランドを設けたことを特徴とする請求項１から請求項３の何れかに記載のストリップラインフィルタ。