JP2011147090A - 積層型マルチプレクサ、積層型トリプレクサ及びフィルタ回路 - Google Patents

Abstract

【課題】所定のフィルタ回路の出力側の回路を、積層体の端子電極により形成したインダクタを含めて構成し、小型化と性能の両立が可能な積層型マルチプレクサを提供する。
【解決手段】本発明の積層型マルチプレクサは積層体に構成され、複数の周波数帯域のそれぞれを通過帯域とするフィルタ回路１１、１２、１３は、共通端子Ｔａと複数の個別端子Ｔ１、Ｔ２、Ｔ３を備えている。このうちフィルタ回路１３は、共振器Ｌｃ、Ｌｄを含む分布定数回路と、キャパシタＣ３２と、直列共振回路１３ａを含む集中定数回路を備えている。直列共振回路１３ａに含まれるインダクタＬ３２は、積層体に積層方向に延伸形成された端子電極により形成され、この端子電極は一端がグランド電位に接続され他端がキャパシタＣ３５に接続されている。
【選択図】図１

Description

本発明は、携帯機器において複数の周波数帯域の送受信を行うために搭載される積層型マルチプレクサに関し、特に積層型マルチプレクサに含まれるフィルタ回路の回路構成及び構造に関するものである。

近年の携帯機器は、複数の異なる周波数帯域を共用可能に構成されるのが一般的になっている。そのため、アンテナ端子と、周波数帯域ごとに設けられた送受信回路との間にマルチプレクサを配置し、複数の周波数帯域の信号を選択的に送受信する構成が採用される（例えば、特許文献１、２参照）。３つの周波数帯域の信号を選択的に伝送するトリプレクサを例にとると、第１の周波数帯域を通過帯域とする第１のフィルタと、第２の周波数帯域を通過帯域とする第２のフィルタと、第３の周波数帯域を通過帯域とする第３のフィルタとを並列に配置した構成となる。一般に、この種のマルチプレクサとしては、インダクタやコンデンサなどの回路素子を積層体に構成した積層型マルチプレクサが知られている。また、積層型マルチプレクサに構成されるフィルタ回路としては、集中定数素子を用いて回路を構成した集中定数回路と、ストリップライン等の分布定数線路を用いて共振器を形成した分布定数回路をそれぞれ採用することができる。例えば、特許文献１には、集中定数回路と分布定数回路が混在するフィルタ回路を含む積層型マルチプレクサが開示されている。

特開２００９−１５９３２８号公報 特開２００３−１３３９８９号公報

一般に、マルチプレクサを構成するフィルタ回路は、アンテナに接続されるアンテナ端子と、所定の周波数帯域用の送受信回路に接続される個別端子を備えている。フィルタ回路と送受信回路との間では個別端子を経由して必要な送受信信号が伝送されるが、送受信回路からフィルタ回路にノイズ等の不要成分が流れ込む場合も想定される。この場合、送受信回路から通過帯域外の高周波成分が流れ込んだとしてもフィルタ回路で減衰されるため問題にならないが、送受信回路から不要な直流成分がフィルタ回路に流れ込むと不具合を生じる恐れがある。例えば、分布定数回路の共振器を構成するインダクタ導体がグランドに直接接続される構造を有する場合、個別端子からインダクタ導体を経由してグランドに達する経路により直流成分がショートされる状態となってフィルタ動作に支障を来たすため、直流成分を遮断する構成を採用することが望ましい。しかしながら、コンデンサやインダクタ等の回路素子を追加する場合、積層体に余分なスペースが必要となるので、積層型マルチプレクサの面積拡大あるいは積層数の増加につながり、積層型マルチプレクサが大型化するという問題がある。一方、フィルタ回路の出力側にはノッチ回路等の集中定数回路を設けることが通常であるが、回路素子を追加する分のスペースを確保するために集中定数回路の一部又は全部を削除することは、積層型マルチプレクサの性能劣化を引き起こすので望ましくない。

本発明はこれらの問題を解決するためになされたものであり、積層型マルチプレクサの所定のフィルタ回路に出力側に設けた回路素子として、積層体の端子電極により形成したインダクタを用いることにより、小型化と性能確保の両立が可能なマルチプレクサを提供することを目的とする。

上記課題を解決するために、本発明の積層型マルチプレクサは、複数の周波数帯域の信号を選択的に伝送するマルチプレクサであって、前記複数の周波数帯域のそれぞれを通過帯域とし、複数の誘電体層を積層した積層体に構成され、複数の周波数帯域のそれぞれを通過帯域とする複数のフィルタ回路と、前記複数のフィルタ回路の一方側が共通に接続される共通端子と、前記複数のフィルタ回路の他方側がそれぞれ個別に接続される複数の個別端子とを備えた積層型マルチプレクサにおいて、前記複数のフィルタ回路のうちの所定のフィルタ回路は、分布定数線路を用いて共振器を形成した分布定数回路と、前記個別端子と前記共振器との間に接続される第１のキャパシタと、前記個別端子とグランド電位との間に接続される直列共振回路とを含む集中定数回路と、を備えている。前記直列共振回路は、少なくとも、第２のキャパシタと、前記積層体の積層方向に延伸形成され一端が前記グランド電位に接続され他端が前記第２のキャパシタに接続される端子電極により形成される第１のインダクタとを直列接続して構成される。

本発明の積層型マルチプレクサによれば、分布定数回路を含む所定のフィルタ回路は、共振器と個別端子の間に第１のキャパシタを挿入し、個別端子とグランド電位の間に直列共振回路を接続して構成され、第１のキャパシタが個別端子からの直流成分を遮断するとともに、直列共振回路が通過帯域近傍の減衰特性を向上させる。そして、この直列共振回路は少なくとも、第２のキャパシタと、端子電極を用いた第１のインダクタとを直列接続して構成される。よって、第１のインダクタ用の導体パターンを積層体に形成することなく、グランド端子として積層体に予め形成されている端子電極を第１のインダクタとして有効に利用できる。従って、積層型マルチプレクサの面積拡大や積層数の増加を招くことなく、上述の不要な直流成分を遮断し、かつフィルタ回路の減衰特性の向上を図ることができる。

前記所定のフィルタ回路は、前記複数の周波数帯域の中のいずれの周波数帯域でもよいが、例えば、最も高い周波数帯域を通過帯域とするフィルタ回路を選択することができる。この場合、前記直列共振回路の共振周波数は前記通過帯域の低周波数側に設定される。なお、積層型マルチプレクサに含まれる１つのフィルタ回路に限らず２つ以上のフィルタ回路に対して本発明を適用してもよい。

前記直列共振回路は、第１のキャパシタ、第１のインダクタに加えて、前記誘電体層に形成される導体パターンと前記誘電体層を貫くビア導体に形成される第２のインダクタをさらに含めて構成してもよい。この場合、前記第２のインダクタを前記個別端子と前記第２のキャパシタの一端との間に接続し、前記第１のインダクタを前記第２のキャパシタの他端と前記グランド電位との間に接続することが望ましい。

前記端子電極としては、積層体の積層方向に延伸形成される多様な電極を用いることができる。前記端子電極の構造例として、前記積層体の側面に形成された一又は複数の側面電極により形成することができる。あるいは、前記端子電極の他の構造例として、前記積層体を積層方向に貫く内層ビア導体により形成することができる。

また、上記課題を解決するために、本発明の積層型トリプレクサは、複数の誘電体層を積層した積層体に構成され、一方側が共通端子に接続され他方側が第１の個別端子に接続され、第１の周波数帯域を通過帯域とする第１のフィルタ回路と、前記共通端子と第２の個別端子との間に接続され前記第１の周波数帯域より高い第２の周波数帯域を通過帯域とする第２のフィルタ回路と、前記共通端子と第３の個別端子との間に接続され前記第２の周波数帯域より高い第３の周波数帯域を通過帯域とする第３のフィルタ回路とを備えて構成され、前記第１のフィルタ回路は集中定数回路により構成され、前記第２のフィルタ回路及び前記第３のフィルタ回路は、集中定数回路と、分布定数線路を用いて共振器を形成した分布定数回路とにより構成され、前記第３のフィルタ回路の前記集中定数回路は、前記第３の個別端子と前記共振器との間に接続される第１のキャパシタと、前記第３の個別端子とグランド電位との間に接続される直列共振回路とを含んで構成される。そして、前記直列共振回路は、少なくとも、第２のキャパシタと、前記積層体の積層方向に延伸形成され一端が前記グランド電位に接続され、他端が前記第２のキャパシタに接続される端子電極により形成される第１のインダクタとを直列接続して構成される。

本発明の積層型トリプレクサにおいて、前記積層体の側面に、前記共通端子と、前記第１の個別端子と、前記第２の個別端子と、前記第３の個別端子と、前記グランド電位に接続される複数のグランド端子とを形成し、前記複数のグランド端子のうちの１又は２以上のグランド端子を前記第１のインダクタとしての端子電極として用いてもよい。

また、上記課題を解決するために、本発明のフィルタ回路は、第１の端子と第２の端子との間を伝送される信号のうち所定の周波数帯域の成分のみを通過させるフィルタ回路において、分布定数線路を用いて共振器を形成した分布定数回路と、前記第２の端子と前記共振器との間に接続される第１のキャパシタと、前記第２の端子とグランド電位との間に接続される直列共振回路と、を含む集中定数回路とを備えて構成される。そして、前記直列共振回路は、少なくとも、第２のキャパシタと第１のインダクタとを直列接続して構成される。

本発明のフィルタ回路において、前記直列共振回路に第２のインダクタをさらに含めて構成し、前記第２のインダクタを前記第２の端子と前記第２のキャパシタの一端との間に接続し、前記第１のインダクタを前記第２のキャパシタの他端と前記グランド電位との間に接続してもよい。

本発明によれば、積層型マルチプレクサの所定のフィルタ回路において、個別端子からの直流成分を遮断し、かつ良好な減衰特性を確保するための回路構成を実現する際、積層体に設けられている側面電極等の端子電極をインダクタとして有効に利用できるので、積層体の面積増加や積層数の増加を回避でき、良好な性能と小型化を両立可能な積層型マルチプレクサを実現することができる。

本実施形態の積層型トリプレクサの等価回路の一例を示す図である。 本実施形態の積層型トリプレクサが構成される積層体１０の外観斜視図である。 本実施形態の積層型トリプレクサの構造例において、積層体１０の誘電体層Ｍ１〜Ｍ５の構造を示す平面図である。 本実施形態の積層型トリプレクサの構造例において、積層体１０の誘電体層Ｍ６〜Ｍ１０の構造を示す平面図である。 本実施形態の積層型トリプレクサの構造例において、積層体１０の誘電体層Ｍ１１〜Ｍ１５の構造を示す平面図である。 図３〜図５の構造を有する積層型トリプレクサのシミュレーションによって得られた減衰特性を示す図である。 図６との比較のための従来型の積層型トリプレクサの第３フィルタ１４の回路構成を示す図である。 図７の第３フィルタ１４を有する積層型トリプレクサに対して図６と同様のシミュレーションを行って得られた減衰特性を図６と比較して示す図である。

本発明の実施形態について図面を参照しながら説明する。以下では、携帯機器において３つの周波数帯域の送受信信号を共用するために搭載される積層型トリプレクサに対して本発明を適用する場合の実施形態を説明する。

図１は、本実施形態の積層型トリプレクサの等価回路の一例を示している。図１に示す積層型トリプレクサは、周波数が低い側から順に、第１周波数帯域と、第２周波数帯域と、第３周波数帯域を共用する構成を有している。例えば、第１周波数帯域が２．３〜２．６９ＧＨｚ、第２周波数帯域が３．４〜３．９ＧＨｚ、第３周波数帯域が５．１５〜５．８５ＧＨｚに、それぞれ設定することができる。

図１の等価回路においては、共通端子としてのアンテナ端子Ｔａと第１周波数帯域用の端子Ｔ１（個別端子）の間に配置された集中定数型の第１フィルタ１１と、アンテナ端子Ｔａと第２周波数帯域用の端子Ｔ２（個別端子）の間に配置された分布定数型の第２フィルタ１２と、アンテナ端子Ｔａと第３周波数帯域用の端子Ｔ３（個別端子）の間に配置された分布定数型の第３フィルタ１３とを備えている。アンテナ端子Ｔａは外部アンテナ等に接続され、端子Ｔ１は第１周波数帯域用の送受信回路に接続され、端子Ｔ２は第２周波数帯域用の送受信回路に接続され、端子Ｔ３は第３周波数帯域用の送受信回路に接続される。

第１周波数帯域用の第１フィルタ１１は、集中定数素子として、インダクタＬ１０、Ｌ１１、Ｌ１２、Ｌ１３と、コンデンサＣ１０、Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５を含んで構成される。アンテナ端子ＴａにはインダクタＬ１０の一端が接続され、インダクタＬ１０の他端とグランドの間にコンデンサＣ１０が接続される。インダクタＬ１０の他端とコンデンサＣ１２の一端の間には、インダクタＬ１１及びコンデンサＣ１１からなる並列共振回路が接続され、コンデンサＣ１２の他端とグランドの間にインダクタＬ１２が接続される。コンデンサＣ１２の他端と端子Ｔ１の間にコンデンサＣ１３が接続され、端子Ｔ１とグランドの間には、インダクタＬ１３とコンデンサＣ１４からなる直列共振回路と、コンデンサＣ１５がそれぞれ接続される。第１フィルタ１１は、それぞれの集中定数素子の定数を適切に設定することにより、第１周波数帯域を通過帯域とする一方、他の周波数帯域を遮断するバンドパスフィルタとして動作する。

第２周波数帯域用の第２フィルタ１２は、集中定数素子としてのコンデンサＣ２０、Ｃ２１、Ｃ２２、Ｃ２３及びインダクタＬ２１と、分布定数線路としてのインダクタ導体Ｌａ、Ｌｂとを含んで構成され、インダクタ導体Ｌａ、Ｌｂにより共振器が形成される。アンテナ端子ＴａとノードＮ１の間にコンデンサＣ２０が接続され、２つのノードＮ１、Ｎ２の間にコンデンサＣ２１が接続され、ノードＮ２と端子Ｔ２の間にインダクタＬ２１が接続される。また、一方のインダクタ導体Ｌａは、上端がグランドに接続され（短絡端）、下端がコンデンサＣ２２に接続され（開放端）、途中の所定位置がノードＮ１に接続される。同様に、他方のインダクタ導体Ｌｂは、上端がグランドに接続され（短絡端）、下端がコンデンサＣ２３に接続され（開放端）、途中の所定位置がノードＮ２に接続される。コンデンサＣ２２、Ｃ２３の他端はともにグランドに接続されている。

第２フィルタ１２において、２つのインダクタ導体Ｌａ、Ｌｂは共振器として動作し、互いに電磁結合するように近接位置に形成されている。インダクタ導体Ｌａ、Ｌｂの間の電磁結合量を後述のパターンの配置に応じて適切に制御することにより、所望の共振特性を得ることができる。第２フィルタ１２は、それぞれの集中定数素子の定数と分布定数線路の設計条件を適切に設定することにより、第２周波数帯域を通過帯域とする一方、他の周波数帯域を遮断するバンドパスフィルタとして動作する。

第３周波数帯域用の第３フィルタ１３は、集中定数素子としてのコンデンサＣ３０、Ｃ３１、Ｃ３２、Ｃ３３、Ｃ３４、Ｃ３５及びインダクタＬ３０、Ｌ３１、Ｌ３２と、分布定数線路としてのインダクタ導体Ｌｃ、Ｌｄとを含んで構成され、インダクタ導体Ｌｃ、Ｌｄにより共振器が形成される。アンテナ端子ＴａとノードＮ３の間に、インダクタＬ３０とコンデンサＣ３０からなる並列共振回路が接続され、２つのノードＮ３、Ｎ４の間にコンデンサＣ３１が接続され、ノードＮ４と端子Ｔ３の間にコンデンサＣ３２が接続される。また、端子Ｔ３とグランドの間には、インダクタＬ３１、コンデンサＣ３５、インダクタＬ３２からなる直列共振回路１３ａが接続される。さらに、一方のインダクタ導体Ｌｃは、上端がグランドに接続され（短絡端）、下端がコンデンサＣ３３に接続され（開放端）、途中の所定位置がノードＮ３に接続される。同様に、他方のインダクタ導体Ｌｄは、上端がグランドに接続され（短絡端）、下端がコンデンサＣ３４に接続され（開放端）、途中の所定位置がノードＮ４に接続される。コンデンサＣ３３、Ｃ３４の他端はともにグランドに接続されている。

第３フィルタ１３において、２つのインダクタ導体Ｌｃ、Ｌｄは共振器として動作し、互いに電磁結合するように近接位置に形成されている。第２フィルタ１２の場合と同様、インダクタ導体Ｌｃ、Ｌｄの間の電磁結合量を後述のパターンの配置に応じて適切に制御することにより、所望の共振特性を得ることができる。コンデンサＣ３２は端子Ｔ３とノードＮ４との間で直流成分を遮断する役割があり、これにより後段の送受信回路からの直流成分がインダクタ導体Ｌｄを通ってグランドに流れ込むことを防止できる。また、直列共振回路１３ａは、インダクタ導体Ｌｃ、Ｌｄからなる共振器と相まって第３フィルタ１３の減衰特性を向上させる役割がある。

直列共振回路１３ａの回路定数は、第３フィルタ１３の通過帯域の低周波側の近傍に減衰極を生じるように調整することが望ましい。本実施形態では、直列共振回路１３ａに含まれる２つのインダクタＬ３１、Ｌ３２のうち、端子Ｔ３側のインダクタＬ３１は通常の集中定数素子であるのに対し、グランド側のインダクタＬ３２は積層体の端子電極（側面電極）を利用する点が特徴的であるが、その構造の詳細については後述する。以上のように、第３フィルタ１３は、それぞれの集中定数素子の定数と分布定数線路の設計条件を適切に設定することにより、第３周波数帯域を通過帯域とする一方、他の周波数帯域を遮断するバンドパスフィルタとして動作する。

次に、本実施形態の積層型トリプレクサの具体的な構造について説明する。以下では、図１の等価回路を有する積層型トリプレクサに対応する構造を例にとり、図２〜図５を参照して説明する。図２は、本実施形態の積層型トリプレクサが構成される積層体１０の外観斜視図を示している。図２に示す積層体１０は、導体パターンを形成した多数の誘電体層（１５層）を積層して形成される。積層体１０の側面には、外部接続可能な８つの側面電極として、アンテナ端子Ｔａ、端子Ｔ１、端子Ｔ２、端子Ｔ３、４つのグランド端子Ｔｇ１、Ｔｇ２、Ｔｇ３、Ｔｇ４がそれぞれ形成されている。これらの側面電極は、積層体１０の任意の導体層の内層パターンと接続され、その下端が外部基材と接続されている。

積層体１０は、その平面内において、第１フィルタ１１が配置される領域Ｒ１と、第２フィルタ１２が配置される領域Ｒ２と、第３フィルタ１３が配置される領域Ｒ３とに概ね区分される。すなわち、第１、第２、第３フィルタ１１、１２、１３を構成する回路素子と導体パターンは、共通端子であるアンテナ端子Ｔａの近傍を除いて、それぞれの領域Ｒ１、Ｒ２、Ｒ３と積層方向で重なる各層に形成されている。このように領域区分することで、第１〜第３フィルタ１１〜１３のそれぞれのアイソレーション特性と減衰特性を向上させることができる。

本実施形態では、４つのグランド端子Ｔｇ１、Ｔｇ２、Ｔｇ３、Ｔｇ４はそれぞれの下端が外部基材のグランドパターンと接続されるが、このうちの２つのグランド端子Ｔｇ１、Ｔｇ２を図１のインダクタＬ３２として用いる点が特徴的である。すなわち、２つのグランド端子Ｔｇ１、Ｔｇ２は、所定の導体層の内層パターンを介してコンデンサＣ３５の電極と電気的に接続されるが、具体的な接続関係については後述する。なお、本実施形態では、側面電極を用いてインダクタＬ３２を形成する例を説明するが、積層体１０の側面電極には限られず、積層体１０の各層を貫いて延伸形成される内層ビア導体等の端子電極を利用してインダクタＬ３２を形成してもよい。この場合、内層ビア導体等の端子電極は、一端（例えば、下端）をグランドに接続し、他端（例えば、上端）をコンデンサＣ３５の電極に接続すればよい。

図３〜図５は、図２の積層体１０の各層の構造を示す平面図である。積層体１０の内部には、下層から順にセラミックグリーンシートを用いた誘電体層Ｍ１〜Ｍ１５が積層されている。誘電体層Ｍ１〜Ｍ１５には、回路素子としての多数の導体パターンや多数の電極が形成されている。誘電体層Ｍ１〜Ｍ１５のそれぞれの厚さ及び誘電率については、必要な電気的特性に応じて適宜に設定される。なお、各々の誘電体層Ｍ１〜Ｍ１５の各領域は図２に対応して区分されており、右側が第１フィルタ１１の領域Ｒ１に対応し、中央が第２フィルタ１２の領域Ｒ２に対応し、左側が第３フィルタ１３の領域Ｒ３に対応する。

ここで、図３〜図５においては、それぞれの誘電体層Ｍ１〜Ｍ１５の各々に多数の導体パターンが形成され、異なる層の導体パターン同士を接続するために積層方向に貫通する多数のビア導体Ｖが形成されている。なお、それぞれのビア導体Ｖは誘電体層Ｍ１〜Ｍ１５に開口された各々のビアホールを経由して積層方向に延伸形成され、図３〜図５では、誘電体層Ｍ１〜Ｍ１５におけるビア導体Ｖの多数の接続部を表記しているが、ビア導体Ｖの積層方向の接続関係については省略している。実際には平面内で同座標のビア導体Ｖ同士が積層方向に適宜接続できるように構成されている。以下では、主に図１の等価回路の構成要素と誘電体層Ｍ１〜Ｍ１５の電極及び導体パターンの関係について説明する。

図３に示すように、最下層の誘電体層Ｍ１には、広いグランドパターン１５が形成され、その外縁部が４つの側面電極としてのグランド端子Ｔｇ１、Ｔｇ２、Ｔｇ３、Ｔｇ４に接続されている。なお、誘電体層Ｍ１の裏面（不図示）は、積層体１０の部品実装面であるとともに、それぞれの側面電極の下方の位置に導体パターンが形成されている。

誘電体層Ｍ２には、第１フィルタ１１のコンデンサＣ１０、Ｃ１５の各電極２０、２１と、第２フィルタ１２のコンデンサＣ２２、Ｃ２３の各電極２２、２３と、第３フィルタ１３のコンデンサＣ３３、Ｃ３４の各電極２４、２５が形成されている。これらの各電極２０〜２５は下層のグランドパターン１５と対向配置されている。なお、第３フィルタ１３のインダクタ導体Ｌｃ、Ｌｄは、それぞれ電極２４、２５の一端から複数のビア導体Ｖを積層方向に経由して上方の誘電体層Ｍ１５まで延伸形成されている。電極２１の一端は、端子Ｔ１の側面電極に接続されている。

誘電体層Ｍ３には、第１フィルタ１１のコンデンサＣ１４の電極３０と、第２フィルタ１２のコンデンサＣ２１の電極３１と、第３フィルタ１３のコンデンサＣ３１の電極３２が形成されている。

誘電体層Ｍ４には、第２フィルタ１２のコンデンサＣ２０の電極４０と、第２フィルタ１２のコンデンサＣ２１の電極Ｃ４１と、第３フィルタ１３のコンデンサＣ３０、Ｃ３１に共通の電極４２と、第３フィルタ１３のコンデンサＣ３１、Ｃ３２に共通の電極４３が形成されている。電極４０、４１は下層の電極３１と対向配置され、電極４２、４３は下層の電極３２と対向配置されている。なお、第２フィルタ１２のインダクタ導体Ｌａ、Ｌｂは、それぞれ電極４１、４０の一端から複数のビア導体Ｖを積層方向に経由して上方の誘電体層Ｍ１５まで延伸形成されている。

誘電体層Ｍ５には、第２フィルタ１２のコンデンサＣ２０及び第３フィルタ１３のコンデンサＣ３０に共通の電極５０と、第３フィルタ１３のコンデンサＣ３２の電極５１が形成されている。電極５０は下層の各電極４０、４２に対向配置され、電極５１は下層の電極４３に対向配置されている。また、電極５０はアンテナ端子Ｔａの側面電極に接続され、電極５１は端子Ｔ３の側面電極に接続されている。

次に、図４に示すように、誘電体層Ｍ６には、第１フィルタ１１のインダクタＬ１２、Ｌ１３のそれぞれの一部となる導体パターン６０、６１と、第３フィルタ１３のインダクタＬ３１の一部となる導体パターン６２が形成されている。導体パターン６２の一端は、端子Ｔ３の側面電極に接続されている。

誘電体層Ｍ７には、第１フィルタ１１のインダクタＬ１２、Ｌ１３のそれぞれの一部となる導体パターン７０、７１と、第１フィルタ１１のインダクタＬ１０、Ｌ１１のそれぞれの一部となる共通の導体パターン７２と、第２フィルタ１２のインダクタＬ２１の一部となる導体パターン７３と、第３フィルタ１３のインダクタＬ３０及びインダクタ導体Ｌｄのそれぞれの一部となる導体パターン７４、７５が形成されている。

誘電体層Ｍ８には、第１フィルタ１１のインダクタＬ１２、Ｌ１３のそれぞれの一部となる導体パターン８０、８１と、第１フィルタ１１のインダクタＬ１０、Ｌ１１のそれぞれの一部となる導体パターン８２、８３と、第２フィルタ１２のインダクタＬ２１の一部となる導体パターン８４と、第３フィルタ１３のインダクタＬ３０、Ｌ３１のそれぞれの一部となる導体パターン８５、８６が形成されている。導体パターン８４の一端は、端子Ｔ２の側面電極に接続されている。

誘電体層Ｍ９には、第１フィルタ１１のインダクタＬ１２、Ｌ１３のそれぞれの一部となる導体パターン９０、９１と、第１フィルタ１１のインダクタＬ１０、Ｌ１１のそれぞれの一部となる導体パターン９２、９３と、第２フィルタ１２のインダクタ導体Ｌａ、Ｌｂのそれぞれの一部となる導体パターン９４、９５と、第３フィルタ１３のインダクタＬ３０、Ｌ３１のそれぞれの一部となる導体パターン９６、９７が形成されている。

誘電体層Ｍ１０には、第１フィルタ１１のインダクタＬ１２、Ｌ１３のそれぞれの一部となる導体パターン１００、１０１と、第１フィルタ１１のインダクタＬ１０、Ｌ１１のそれぞれの一部となる導体パターン１０２、１０３と、第２フィルタ１２のインダクタ導体Ｌａ、Ｌｂのそれぞれの一部となる導体パターン１０４、１０５と、第３フィルタ１３のインダクタＬ３０、Ｌ３１のそれぞれの一部となる導体パターン１０６、１０７が形成されている。

次に、図５に示すように、誘電体層Ｍ１１には、第１フィルタ１１のインダクタＬ１２、Ｌ１３のそれぞれの一部となる導体パターン１１０、１１１と、第１フィルタ１１のインダクタＬ１０の一部となる導体パターン１１２と、第２フィルタ１２のインダクタ導体Ｌａ、Ｌｂのそれぞれの一部となる導体パターン１１３、１１４と、第３フィルタ１３のインダクタＬ３０、Ｌ３１のそれぞれの一部となる導体パターン１１５、１１７と、第３フィルタ１３のインダクタ導体Ｌｄの一部となる導体パターン１１６が形成されている。

誘電体層Ｍ１２には、第１フィルタ１１のインダクタＬ１２、Ｌ１３のそれぞれの一部となる導体パターン１２０、１２１と、第１フィルタ１１のインダクタＬ１０の一部となる導体パターン１２２と、第２フィルタ１２のインダクタ導体Ｌａ、Ｌｂのそれぞれの一部となる導体パターン１２３、１２４と、第３フィルタ１３のインダクタＬ３０、Ｌ３１のそれぞれの一部となる導体パターン１２５、１２７と、第３フィルタ１３のインダクタ導体Ｌｃの一部となる導体パターン１２６が形成されている。導体パターン１２２はアンテナ端子Ｔａの側面電極に接続されている。

誘電体層Ｍ１３には、第１フィルタ１１のインダクタＬ１２、Ｌ１３のそれぞれの一部となる導体パターン１３０、１３１と、第１フィルタ１１のインダクタＬ１１の一部となる導体パターン１３２と、第３フィルタ１３のインダクタＬ３０、Ｌ３１のそれぞれの一部となる導体パターン１３３、１３４が形成されている。導体パターン１３１は端子Ｔ１の側面電極に接続され、導体パターン１３３はアンテナ端子Ｔａの側面電極に接続されている。

誘電体層Ｍ１４には、第１フィルタ１１のコンデンサＣ１２、Ｃ１３に共通の電極１４０と、第１フィルタ１１のコンデンサＣ１１の電極１４１と、第３フィルタ１３のコンデンサＣ３５の電極１４２が形成されている。電極１４０はビア導体Ｖを介して下層の導体パターン１３０と接続され、電極１４１はビア導体Ｖを介して下層の導体パターン７２と接続され、電極１４２はビア導体Ｖを介して下層の導体パターン１３４と接続されている。

誘電体層Ｍ１５には、第１フィルタ１１のコンデンサＣ１３の電極１５０と、第１フィルタ１１のコンデンサＣ１１及びＣ１２に共通の電極１５１と、第３フィルタ１３のコンデンサＣ３５の電極であってインダクタＬ３２の起点でもある電極１５２が形成されている。電極１５０は下層の電極１４０と対向配置されている。電極１５１は下層の電極１４１と対向配置され、かつビア導体Ｖを介して下層の導体パターン１３２と接続されている。電極１５２は下層の電極１４２と対向配置され、かつインダクタ導体Ｌａ、Ｌｂ、Ｌｃ、Ｌｄのそれぞれの一端に接続されている。また、電極１５０は、端子Ｔ１の側面電極に接続され、電極１５２はグランド端子Ｔｇ１、Ｔｇ２の各側面電極に接続されている。

なお、誘電体層Ｍ１５の上部には、積層体１０のカバーとして、回路素子が形成されない誘電体層（不図示）が設けられている。

ここで、誘電体層Ｍ１５の電極１５２のうち、中央の矩形領域がコンデンサＣ３５の電極に対応し、両側の領域１５２ａがインダクタＬ３２の起点（図１のコンデンサＣ３５及びインダクタＬ３２の間の接続点）に対応する。すなわち、第３フィルタ１３の直列共振回路１３ａに含まれるインダクタＬ３２は、電極１５２の２つの領域１５２ａから、両側に並列配置されたグランド端子Ｔｇ１、Ｔｇ２である２つの側面電極を経由して下方に延伸され、最下層の誘電体層Ｍ１の裏面まで達して外部基材のグランドパターンに接続される。よって、インダクタＬ３２のインダクタンス値は、グランド端子Ｔｇ１、Ｔｇ２である各側面電極の形状やサイズに依存して定まる。

なお、本実施形態では並列に配置される２つのグランド端子Ｔｇ１、Ｔｇ２を用いてインダクタＬ３２を構成する例を示しているが、１つのグランド端子あるいは３つ以上のグランド端子を用いてインダクタＬ３２を構成してもよい。

一方、上記の直列共振回路１３ａに含まれるインダクタＬ３１は、誘電体層Ｍ６の端子Ｔ３を起点とし、導体層Ｍ６〜Ｍ１３の導体パターン６２、８６、９７、１０７、１１７、１２７、１３４及び各ビア導体Ｖを経由して、導体層Ｍ１４に形成されたコンデンサＣ３５の電極１４２に接続される。これらの導体パターン６２、８６、９７、１０７、１１７、１２７、１３４の配置及び形状を適宜に設定することにより、インダクタＬ３１のインダクタンス値を調整することができる。

このように、直列共振回路１３ａのインダクタンス値は、インダクタＬ３１、Ｌ３２の各インダクタンス値の和で定まる。この場合、主にインダクタＬ３１によってインダクタンス値を調整すればよい。しかし、仮に側面電極を利用したインダクタＬ３２を設けない場合は、所望のインダクタンス値に設定するためにはインダクタＬ３１の各導体パターンを構成する面積の増加は避けられない。本実施形態の構造を採用すれば、側面電極を利用したインダクタＬ３２によるサイズの増加分は生じないため、その分だけインダクタＬ３１を小さい面積で構成でき、積層体１０のサイズ及び積層数を増加させることなく小型化に適した構造を実現可能となる。なお、インダクタＬ３２のみで必要なインダクタンス値を得られる場合は、インダクタＬ３１を削除してもよく、一層の面積削減が可能となる。

なお、第２フィルタ１２及び第３フィルタ１３のそれぞれの共振器の特性は、インダクタ導体Ｌａ、Ｌｂ、Ｌｃ、Ｌｄを構成する各ビア導体及び各導体パターンの配置と構造に依存して定まる。インダクタ導体Ｌａ、Ｌｂ、Ｌｃ、Ｌｄの各々は、積層方向がビア導体Ｖにより連結され、平面方向で各導体パターンを付加して構成されている。また、第２フィルタ１２の一対のインダクタ導体Ｌａ、Ｌｂの電磁結合と、第３フィルタ１３の一対のインダクタ導体Ｌｃ、Ｌｄの電磁結合は、上記の各ビア導体の位置、断面積に加えて、上記の各導体パターンの配置、形状、間隔等に応じて適切に調整でき、これにより各共振器の所望の減衰特性を得ることができる。

次に、本実施形態の積層型トリプレクサの特性について具体的に説明する。図６は、図３〜図５の構造を有する積層型トリプレクサのシミュレーションによって得られた減衰特性を示している。図６においては、第１の周波数帯域用の第１フィルタ１１の特性Ｓ１と、第２の周波数帯域用の第２フィルタ１２の特性Ｓ２と、第３の周波数帯域用の第３フィルタ１３の特性Ｓ３とを重ねて示している。これらの特性Ｓ１、Ｓ２、Ｓ３は、０〜１０ＧＨｚの周波数の範囲で、それぞれアンテナ端子Ｔａから端子Ｔ１、Ｔ２、Ｔ３に至るＳパラメータＳ２１（透過特性）の周波数特性を表している。

図６からわかるように、第１フィルタ１１、第２フィルタ１２、第３フィルタ１３は、それぞれの通過帯域内で低損失であって、通過帯域の低域側及び高域側では減衰量が大きくなっている。特に、最も高い第３の周波数帯域の特性Ｓ３では、通過帯域の低周波側では急峻な減衰極が生じ、かつ低周波側の広い周波数範囲で十分な減衰量を得ることができる。

ここで、図６の特性を、本実施形態の積層型トリプレクサとは異なる回路構成を有する従来型の積層型トリプレクサの特性と対比する。具体的には、図７に示すように、図１の第３フィルタ１３のうちの出力側のコンデンサＣ３５及び直列共振回路１３ａの部分を、並列共振回路１４ａで置き換えた第３フィルタ１４を想定する。この場合の積層型トランジスタの構造の大部分は図３〜図５と共通であるとする。図８は、図７の第３フィルタ１４を有する積層型トリプレクサに対して図６と同様のシミュレーションを行って得られた特性Ｓ３ａと図６の特性Ｓ３とを重ねて示している。

図８からわかるように、特性Ｓ３と特性Ｓ３ａを比べると、通過帯域内では概ね変化はないが、通過帯域の外側では上述の変更による相違がある。特に、通過帯域の近傍の低周波側では、特性Ｓ３ａに比べて特性Ｓ３の方が大きな減衰量となっている。よって、本実施形態の積層型トリプレクサは、上述したように積層体１０の小型化に適した構造を実現しつつ、良好な減衰特性を確保することができる。

以上、本実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。例えば、本実施形態では、３つの周波数帯域を共用するための積層型トリプレクサに対して本発明を適用する場合を説明したが、より一般的に複数の周波数帯域を共用するための積層型マルチプレクサに対しても広く本発明を適用することができる。また、本実施形態では、複数のフィルタ回路のうち最も高い周波数帯域を通過帯域とするフィルタ回路に対して本発明の構造を適用する場合を説明したが、他の周波数帯域を通過帯域とする所定のフィルタ回路に対して本発明の構造を適用することができる。この場合、積層型マルチプレクサを構成する１つのフィルタ回路に限らず、複数のフィルタ回路に対して本発明の構造を適用してもよい。さらに、上述の積層型マルチプレクサには限られず、広くフィルタ回路に対して本発明の構造を適用することができる。

１０…積層体
１１…第１フィルタ
１２…第２フィルタ
１３…第３フィルタ
１３ａ…直列共振回路
１５…グランドパターン
２０〜２５、３０〜３２、４０〜４３、５０、５１、１４０〜１４２、１５０、１５１、１５２…電極
６０〜６２、７０〜７５、８０〜８６、９０〜９７、１００〜１０７、１１０〜１１７、１２０〜１２７、１３０〜１３４…導体パターン
Ｌ１０〜Ｌ１３、Ｌ２１、Ｌ３０、Ｌ３１、Ｌ３２…インダクタ
Ｃ１０〜Ｃ１５、Ｃ２０〜Ｃ２３、Ｃ３０〜Ｃ３５…コンデンサ
Ｌａ、Ｌｂ、Ｌｃ、Ｌｄ…インダクタ導体
Ｔａ…アンテナ端子
Ｔ１、Ｔ２、Ｔ３…端子
Ｔｇ１、Ｔｇ２、Ｔｇ３、Ｔｇ４…グランド端子
Ｖ…ビア導体

Claims (9)

1. 複数の誘電体層を積層した積層体に構成され、複数の周波数帯域のそれぞれを通過帯域とする複数のフィルタ回路と、前記複数のフィルタ回路の一方側が共通に接続される共通端子と、前記複数のフィルタ回路の他方側がそれぞれ個別に接続される複数の個別端子とを備えた積層型マルチプレクサにおいて、
   前記複数のフィルタ回路のうちの所定のフィルタ回路は、
   分布定数線路を用いて共振器を形成した分布定数回路と、
   前記個別端子と前記共振器との間に接続される第１のキャパシタと、前記個別端子とグランド電位との間に接続される直列共振回路と、を含む集中定数回路と、
   を備え、
   前記直列共振回路は、少なくとも、第２のキャパシタと、前記積層体の積層方向に延伸形成され一端が前記グランド電位に接続され他端が前記第２のキャパシタに接続される端子電極により形成される第１のインダクタとを直列接続して構成されることを特徴とする積層型マルチプレクサ。
2. 前記所定のフィルタ回路は、前記複数の周波数帯域のうち最も高い周波数帯域を通過帯域とし、前記直列共振回路の共振周波数が前記通過帯域の低周波数側に設定されていることを特徴とする請求項１に記載の積層型マルチプレクサ。
3. 前記直列共振回路は第２のインダクタをさらに含み、当該第２のインダクタは前記誘電体層に形成される導体パターンと前記誘電体層を貫くビア導体とにより形成されることを特徴とする請求項１又は２に記載の積層型マルチプレクサ。
4. 前記第２のインダクタは、前記個別端子と前記第２のキャパシタの一端との間に接続され、
   前記第１のインダクタは、前記第２のキャパシタの他端と前記グランド電位との間に接続されることを特徴とする請求項３に記載の積層型マルチプレクサ。
5. 前記端子電極は、前記積層体の側面に形成された一又は複数の側面電極により形成されることを特徴とする請求項１から４のいずれかに記載の積層型マルチプレクサ。
6. 複数の誘電体層を積層した積層体に構成され、
   一方側が共通端子に接続され他方側が第１の個別端子に接続され、第１の周波数帯域を通過帯域とする第１のフィルタ回路と、
   前記共通端子と第２の個別端子との間に接続され前記第１の周波数帯域より高い第２の周波数帯域を通過帯域とする第２のフィルタ回路と、
   前記共通端子と第３の個別端子との間に接続され前記第２の周波数帯域より高い第３の周波数帯域を通過帯域とする第３のフィルタ回路と、
   を備えた積層型トリプレクサにおいて、
   前記第１のフィルタ回路は集中定数回路により構成され、
   前記第２のフィルタ回路及び前記第３のフィルタ回路は、集中定数回路と、分布定数線路を用いて共振器を形成した分布定数回路とにより構成され、
   前記第３のフィルタ回路の前記集中定数回路は、前記第３の個別端子と前記共振器との間に接続される第１のキャパシタと、前記第３の個別端子とグランド電位との間に接続される直列共振回路とを含み、
   前記直列共振回路は、少なくとも、第２のキャパシタと、前記積層体の積層方向に延伸形成され一端が前記グランド電位に接続され、他端が前記第２のキャパシタに接続される端子電極により形成される第１のインダクタとを直列接続して構成されることを特徴とする積層型トリプレクサ。
7. 前記積層体の側面には、前記共通端子と、前記第１の個別端子と、前記第２の個別端子と、前記第３の個別端子と、前記グランド電位に接続される複数のグランド端子が形成され、
   前記複数のグランド端子のうちの１又は２以上のグランド端子が前記第１のインダクタとしての端子電極として用いられることを特徴とする請求項６に記載の積層型トリプレクサ。
8. 第１の端子と第２の端子との間を伝送される信号のうち所定の周波数帯域の成分のみを通過させるフィルタ回路において、
   分布定数線路を用いて共振器を形成した分布定数回路と、
   前記第２の端子と前記共振器との間に接続される第１のキャパシタと、前記第２の端子とグランド電位との間に接続される直列共振回路と、を含む集中定数回路と、
   を備え、
   前記直列共振回路は、少なくとも、第２のキャパシタと第１のインダクタとを直列接続して構成されることを特徴とするフィルタ回路。
9. 前記直列共振回路は第２のインダクタをさらに含み、前記第２のインダクタが前記第２の端子と前記第２のキャパシタの一端との間に接続され、前記第１のインダクタが前記第２のキャパシタの他端と前記グランド電位との間に接続されることを特徴とする請求項８に記載のフィルタ回路。
   

Images