JP2008166945A - バンドパスフィルタ - Google Patents

Abstract

【課題】複数の共振器を備えたバンドパスフィルタにおいて、容易にスプリアスを低減できるようにする。
【解決手段】バンドパスフィルタ１は、入力端子２と、出力端子３と、３つの共振器４，５，６を備えている。共振器４は入力端子２に接続され、共振器６は出力端子３に接続されている。共振器５は、共振器４と共振器６との間に配置されている。隣接する共振器４，５は誘導性結合し、隣接する共振器５，６も誘導性結合している。接続部４１は、直列に接続されたインダクタ７とキャパシタ１７とを含み、共振器４と共振器５とを接続している。接続部４２は、直列に接続されたキャパシタ１８とインダクタ８とを含み、共振器５と共振器６とを接続している。
【選択図】図４

Description

本発明は、複数の共振器を備えたバンドパスフィルタに関する。

ブルートゥース規格の通信装置や無線ＬＡＮ（ローカルエリアネットワーク）用の通信装置では、小型化、薄型化の要求が強いことから、それに用いられる電子部品の小型化、薄型化が要求されている。上記通信装置における電子部品の一つに、受信信号を濾波するバンドパスフィルタがある。このバンドパスフィルタにおいても、小型化、薄型化が要求されている。そこで、上記の通信装置における使用周波数帯域に対応でき、且つ小型化、薄型化を実現可能なバンドパスフィルタとして、例えば特許文献１に示されるように、積層基板における導体層を用いて構成された複数の共振器を備えた積層型のバンドパスフィルタが提案されている。特許文献１に記載されたバンドパスフィルタは、同じ誘電体層上に並べて配置された３個の共振器電極を備えている。このバンドパスフィルタにおいて、隣接する共振器電極同士は誘導性結合し、且つキャパシタを介して接続されている。

特開２００５−１５９５１２号公報

ところで、バンドパスフィルタが使用される装置では、バンドパスフィルタの通過信号に対する高調波等のスプリアスを低減することが要求される場合がある。この場合、バンドパスフィルタに対して直列に、スプリアスを低減するためのノッチフィルタを設けることが考えられる。しかし、その場合には、バンドパスフィルタの通過帯域における挿入損失が大きくなるという問題が生じる。

本発明はかかる問題点に鑑みてなされたもので、その目的は、複数の共振器を備えたバンドパスフィルタであって、容易にスプリアスを低減できるようにしたバンドパスフィルタを提供することにある。

本発明の第１のバンドパスフィルタは、誘導性結合する第１および第２の共振器と、第１の共振器と第２の共振器とを接続する接続部とを備えている。接続部は、直列に接続されたインダクタとキャパシタとを含んでいる。

本発明の第１のバンドパスフィルタでは、直列に接続されたインダクタとキャパシタとを含む接続部によって第１の共振器と第２の共振器とが接続されていることにより、バンドパスフィルタの通過・減衰特性において、通過帯域よりも高周波側に存在するノッチの周波数を調整することが可能になる。

本発明の第１のバンドパスフィルタは、更に、積層された複数の誘電体層を含む積層基板を備えていてもよい。この場合、第１の共振器は、積層基板内に設けられた第１の共振器用導体層を有し、第２の共振器は、積層基板内に設けられた第２の共振器用導体層を有していてもよい。

本発明の第１のバンドパスフィルタは、更に、第１の共振器用導体層に接続され、インダクタを構成するインダクタ形成部とキャパシタの一部を構成するキャパシタ形成部とを含む接続部用導体層と、第２の共振器用導体層に接続され、少なくとも１つの誘電体層を介してキャパシタ形成部に対向するキャパシタ用導体層とを備え、キャパシタ形成部とキャパシタ用導体層と、これらの間に配置された誘電体層によってキャパシタが構成されていてもよい。

また、本発明の第１のバンドパスフィルタにおいて、複数の誘電体層は、第１の誘電率を有する複数の第１の誘電体層と、第１の誘電率よりも大きな第２の誘電率を有する複数の第２の誘電体層とを含み、第１および第２の共振器用導体層は、複数の第１の誘電体層によって囲まれ、接続部用導体層およびキャパシタ用導体層は、複数の第２の誘電体層によって囲まれていてもよい。

また、本発明の第１のバンドパスフィルタにおいて、第１および第２の共振器は、いずれも、開放端と短絡端とを有する１／４波長共振器であり、接続部は、第１および第２の共振器の開放端同士を接続していてもよい。

本発明の第２のバンドパスフィルタは、第１ないし第３の共振器を備え、第１の共振器と第２の共振器が誘導性結合し、且つ第２の共振器と第３の共振器が誘導性結合しているものである。本発明の第２のバンドパスフィルタは、更に、直列に接続された第１のインダクタと第１のキャパシタとを含み、第１の共振器と第２の共振器とを接続する第１の接続部と、直列に接続された第２のインダクタと第２のキャパシタとを含み、第２の共振器と第３の共振器とを接続する第２の接続部とを備えている。

本発明の第２のバンドパスフィルタでは、直列に接続された第１のインダクタと第１のキャパシタとを含む第１の接続部によって第１の共振器と第２の共振器とが接続され、直列に接続された第２のインダクタと第２のキャパシタとを含む第２の接続部によって第２の共振器と第３の共振器とが接続されていることにより、バンドパスフィルタの通過・減衰特性において、通過帯域よりも高周波側に存在するノッチの周波数を調整することが可能になる。

本発明の第２のバンドパスフィルタは、更に、積層された複数の誘電体層を含む積層基板を備え、第１の共振器は、積層基板内に設けられた第１の共振器用導体層を有し、第２の共振器は、積層基板内に設けられた第２の共振器用導体層を有し、第３の共振器は、積層基板内に設けられた第３の共振器用導体層を有していてもよい。

本発明の第２のバンドパスフィルタは、更に、第１の共振器用導体層に接続され、第１のインダクタを構成する第１のインダクタ形成部と第１のキャパシタの一部を構成する第１のキャパシタ形成部とを含む第１の接続部用導体層と、第３の共振器用導体層に接続され、第２のインダクタを構成する第２のインダクタ形成部と第２のキャパシタの一部を構成する第２のキャパシタ形成部とを含む第２の接続部用導体層と、第２の共振器用導体層に接続され、少なくとも１つの誘電体層を介して第１および第２のキャパシタ形成部に対向するキャパシタ用導体層とを備えていてもよい。そして、第１のキャパシタ形成部とキャパシタ用導体層と、これらの間に配置された誘電体層によって第１のキャパシタが構成され、第２のキャパシタ形成部とキャパシタ用導体層と、これらの間に配置された誘電体層によって第２のキャパシタが構成されていてもよい。

また、本発明の第２のバンドパスフィルタにおいて、複数の誘電体層は、第１の誘電率を有する複数の第１の誘電体層と、第１の誘電率よりも大きな第２の誘電率を有する複数の第２の誘電体層とを含み、第１ないし第３の共振器用導体層は、複数の第１の誘電体層によって囲まれ、第１および第２の接続部用導体層およびキャパシタ用導体層は、複数の第２の誘電体層によって囲まれていてもよい。

また、本発明の第２のバンドパスフィルタは、更に、入力端子と、出力端子とを備え、第１の接続部用導体層は入力端子に接続され、第２の接続部用導体層は出力端子に接続されていてもよい。

また、本発明の第２のバンドパスフィルタにおいて、第１ないし第３の共振器は、いずれも、開放端と短絡端とを有する１／４波長共振器であり、第１の接続部は第１および第２の共振器の開放端同士を接続し、第２の接続部は第２および第３の共振器の開放端同士を接続していてもよい。

本発明の第１のバンドパスフィルタでは、直列に接続されたインダクタとキャパシタとを含む接続部によって第１の共振器と第２の共振器とが接続されていることにより、バンドパスフィルタの通過・減衰特性において、通過帯域よりも高周波側に存在するノッチの周波数を調整することが可能になる。これにより、本発明によれば、バンドパスフィルタによって容易にスプリアスを低減することが可能になるという効果を奏する。

本発明の第２のバンドパスフィルタでは、直列に接続された第１のインダクタと第１のキャパシタとを含む第１の接続部によって第１の共振器と第２の共振器とが接続され、直列に接続された第２のインダクタと第２のキャパシタとを含む第２の接続部によって第２の共振器と第３の共振器とが接続されていることにより、バンドパスフィルタの通過・減衰特性において、通過帯域よりも高周波側に存在するノッチの周波数を調整することが可能になる。これにより、本発明によれば、バンドパスフィルタによって容易にスプリアスを低減することが可能になるという効果を奏する。

以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図４を参照して、本発明の一実施の形態に係るバンドパスフィルタの回路構成について説明する。図４に示したように、本実施の形態に係るバンドパスフィルタ１は、入力端子２と、出力端子３と、３つの共振器４，５，６と、接続部４１，４２と、キャパシタ１９とを備えている。

共振器４は、インダクタ１１とキャパシタ１４とを有している。共振器５は、インダクタ１２とキャパシタ１５とを有している。共振器６は、インダクタ１３とキャパシタ１６とを有している。共振器４は入力端子２に接続され、共振器６は出力端子３に接続されている。共振器５は、共振器４と共振器６との間に配置されている。また、インダクタ１２は、インダクタ１１とインダクタ１３との間に配置されている。インダクタ１１，１２は隣接し、誘導性結合している。インダクタ１２，１３も隣接し、誘導性結合している。図４では、インダクタ１１，１２間の誘導性結合と、インダクタ１２，１３間の誘導性結合を、それぞれ記号Ｍを付した曲線で表している。

接続部４１は、直列に接続されたインダクタ７とキャパシタ１７とを含み、共振器４と共振器５とを接続している。接続部４２は、直列に接続されたインダクタ８とキャパシタ１８とを含み、共振器５と共振器６とを接続している。

インダクタ７，１１の一端とキャパシタ１４，１９の各一端は、入力端子２に接続されている。インダクタ１１の他端とキャパシタ１４の他端はグランドに接続されている。キャパシタ１７の一端はインダクタ７の他端に接続されている。インダクタ１２の一端とキャパシタ１５，１８の各一端は、キャパシタ１７の他端に接続されている。インダクタ１２の他端とキャパシタ１５の他端はグランドに接続されている。インダクタ８の一端はキャパシタ１８の他端に接続されている。インダクタ１３の一端、キャパシタ１６の一端、キャパシタ１９の他端および出力端子３は、インダクタ８の他端に接続されている。インダクタ１３の他端とキャパシタ１６の他端はグランドに接続されている。

共振器４，５，６はいずれも、開放端と短絡端とを有する１／４波長共振器である。共振器４，５，６は、それぞれ本発明における第１の共振器、第２の共振器、第３の共振器に対応する。隣接する共振器４，５は、誘導性結合していると共に、接続部４１によって接続されている。隣接する共振器５，６は、誘導性結合していると共に、接続部４２によって接続されている。接続部４１は、共振器４，５の開放端同士を接続している。接続部４２は、共振器５，６の開放端同士を接続している。接続部４１は本発明における第１の接続部に対応し、インダクタ７は本発明における第１のインダクタに対応し、キャパシタ１７は本発明における第１のキャパシタに対応する。接続部４２は本発明における第２の接続部に対応し、インダクタ８は本発明における第２のインダクタに対応し、キャパシタ１８は本発明における第２のキャパシタに対応する。

本実施の形態に係るバンドパスフィルタ１では、入力端子２に信号が入力されると、そのうちの所定の周波数帯域内の周波数の信号が選択的に、共振器４，５，６を用いて構成されたバンドパスフィルタ１を通過し、出力端子３から出力される。

次に、図１および図２を参照して、バンドパスフィルタ１の構造の概略について説明する。図１は、バンドパスフィルタ１の主要部分を示す斜視図である。図２は、バンドパスフィルタ１の外観を示す斜視図である。

バンドパスフィルタ１は、バンドパスフィルタ１の構成要素を一体化するための積層基板２０を備えている。後で詳しく説明するが、積層基板２０は、積層された複数の誘電体層と複数の導体層とを含んでいる。インダクタ７，８，１１〜１３は、いずれも、積層基板２０内の１つ以上の導体層を用いて構成されている。キャパシタ１４〜１９は、積層基板２０内の導体層と誘電体層を用いて構成されている。

図２に示したように、積層基板２０は、外周部として、上面と、底面と、４つの側面を有する直方体形状をなしている。積層基板２０における１つの側面２０ａには、入力端子２２と、その両側に配置された２つのグランド用端子２４，２５が設けられている。積層基板２０において、入力端子２２が設けられた側面２０ａと反対側の側面２０ｂには、出力端子２３と、その両側に配置された２つのグランド用端子２６，２７が設けられている。入力端子２２は図４における入力端子２に対応し、出力端子２３は図４における出力端子３に対応する。グランド用端子２４，２５，２６，２７はグランドに接続される。

次に、図５ないし図８を参照して、積層基板２０における誘電体層と導体層について詳しく説明する。図５において（ａ）〜（ｃ）は、それぞれ、上から１層目ないし３層目の誘電体層の上面を示している。図６において（ａ）〜（ｃ）は、それぞれ、上から４層目ないし６層目の誘電体層の上面を示している。図７において（ａ）〜（ｃ）は、それぞれ、上から７層目ないし９層目の誘電体層の上面を示している。図８において（ａ）は、上から１０層目の誘電体層の上面を示している。図８において（ｂ）は、上から１０層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。

図５（ａ）に示した１層目の誘電体層３１の上面には導体層は形成されていない。図５（ｂ）に示した２層目の誘電体層３２の上面には、グランドに接続されるグランド用導体層３２１が形成されている。この導体層３２１は、グランド用端子２４〜２７に接続される。図５（ｃ）に示した３層目の誘電体層３３の上面には導体層は形成されていない。

図６（ａ）に示した４層目の誘電体層３４の上面には、共振器用導体層１１１，１２１，１３１が形成されている。導体層１１１と導体層１３１は、それぞれ一方向に長い形状を有している。導体層１１１は積層基板２０における側面２０ａの近傍に配置され、導体層１３１は積層基板２０における側面２０ｂの近傍に配置されている。導体層１１１における長手方向の一端部はグランド用端子２５に接続される。導体層１３１における長手方向の一端部はグランド用端子２７に接続される。導体層１２１は、二股分岐形状の共振器用導体層である。本実施の形態では特に、導体層１２１はＴ字形状になっている。導体層１２１は、一方向に長い第１の部分１２１ａと、それぞれの長手方向の一端部が第１の部分１２１ａにおける長手方向の一端部に接続された第２部分１２１ｂおよび第３の部分１２１ｃとを有している。第２部分１２１ｂは、第１の部分１２１ａにおける一端部から積層基板２０における側面２０ａに向けて延びている。第２部分１２１ｂにおける他端部はグランド用端子２４に接続される。第３部分１２１ｃは、第１の部分１２１ａにおける一端部から積層基板２０における側面２０ｂに向けて延びている。第３部分１２１ｃにおける他端部はグランド用端子２６に接続される。導体層１２１における第１の部分１２１ａは、導体層１１１，１３１の間に配置されている。また、第１の部分１２１ａと導体層１１１，１３１のそれぞれの長手方向は平行である。導体層１１１，１２１は隣接し、誘導性結合している。導体層１２１，１３１も隣接し、誘導性結合している。本実施の形態では特に、導体層１２１における第１の部分１２１ａは、導体層１１１，１３１のそれぞれに対してインターデジタル結合している。すなわち、第１の部分１２１ａにおける開放側の端部（図６（ａ）における右側の端部）とグランド側の端部（図６（ａ）における左側の端部）の位置関係は、導体層１１１，１３１における開放側の端部（図６（ａ）における左側の端部）とグランド側の端部（図６（ａ）における右側の端部）の位置関係とは逆になっている。

また、誘電体層３４には、導体層１１１における他端部に接続されたスルーホール３４１と、導体層１２１の第１の部分１２１ａにおける他端部に接続されたスルーホール３４２と、導体層１３１における他端部に接続されたスルーホール３４３とが形成されている。

図６（ｂ）に示した５層目の誘電体層３５の上面には、共振器用導体層１１２，１２２，１３２が形成されている。導体層１１２，１２２，１３２の形状、配置および相互の関係は、導体層１１１，１２１，１３１と同様である。すなわち、導体層１１２と導体層１３２は、それぞれ一方向に長い形状を有している。導体層１１２は積層基板２０における側面２０ａの近傍に配置され、導体層１３２は積層基板２０における側面２０ｂの近傍に配置されている。導体層１１２における長手方向の一端部はグランド用端子２５に接続される。導体層１３２における長手方向の一端部はグランド用端子２７に接続される。導体層１２２は、二股分岐形状の共振器用導体層である。本実施の形態では特に、導体層１２２はＴ字形状になっている。導体層１２２は、一方向に長い第１の部分１２２ａと、それぞれの長手方向の一端部が第１の部分１２２ａにおける長手方向の一端部に接続された第２部分１２２ｂおよび第３の部分１２２ｃとを有している。第２部分１２２ｂは、第１の部分１２２ａにおける一端部から積層基板２０における側面２０ａに向けて延びている。第２部分１２２ｂにおける他端部はグランド用端子２４に接続される。第３部分１２２ｃは、第１の部分１２２ａにおける一端部から積層基板２０における側面２０ｂに向けて延びている。第３部分１２２ｃにおける他端部はグランド用端子２６に接続される。導体層１２２における第１の部分１２２ａは、導体層１１２，１３２の間に配置されている。また、第１の部分１２２ａと導体層１１２，１３２のそれぞれの長手方向は平行である。導体層１１２，１２２は隣接し、誘導性結合している。導体層１２２，１３２も隣接し、誘導性結合している。本実施の形態では特に、導体層１２２における第１の部分１２２ａは、導体層１１２，１３２のそれぞれに対してインターデジタル結合している。

また、誘電体層３５には、導体層１１２における他端部に接続されたスルーホール３５１と、導体層１２２の第１の部分１２２ａにおける他端部に接続されたスルーホール３５２と、導体層１３２における他端部に接続されたスルーホール３５３とが形成されている。スルーホール３５１，３５２，３５３は、それぞれスルーホール３４１，３４２，３４３に接続されている。

図６（ｃ）に示した６層目の誘電体層３６の上面には、共振器用導体層１１３，１２３，１３３が形成されている。導体層１１３，１２３，１３３の形状、配置および相互の関係は、導体層１１１，１２１，１３１と同様である。すなわち、導体層１１３と導体層１３３は、それぞれ一方向に長い形状を有している。導体層１１３は積層基板２０における側面２０ａの近傍に配置され、導体層１３３は積層基板２０における側面２０ｂの近傍に配置されている。導体層１１３における長手方向の一端部はグランド用端子２５に接続される。導体層１３３における長手方向の一端部はグランド用端子２７に接続される。導体層１２３は、二股分岐形状の共振器用導体層である。本実施の形態では特に、導体層１２３はＴ字形状になっている。導体層１２３は、一方向に長い第１の部分１２３ａと、それぞれの長手方向の一端部が第１の部分１２３ａにおける長手方向の一端部に接続された第２部分１２３ｂおよび第３の部分１２３ｃとを有している。第２部分１２３ｂは、第１の部分１２３ａにおける一端部から積層基板２０における側面２０ａに向けて延びている。第２部分１２３ｂにおける他端部はグランド用端子２４に接続される。第３部分１２３ｃは、第１の部分１２３ａにおける一端部から積層基板２０における側面２０ｂに向けて延びている。第３部分１２３ｃにおける他端部はグランド用端子２６に接続される。導体層１２３における第１の部分１２３ａは、導体層１１３，１３３の間に配置されている。また、第１の部分１２３ａと導体層１１３，１３３のそれぞれの長手方向は平行である。導体層１１３，１２３は隣接し、誘導性結合している。導体層１２３，１３３も隣接し、誘導性結合している。本実施の形態では特に、導体層１２３における第１の部分１２３ａは、導体層１１３，１３３のそれぞれに対してインターデジタル結合している。

また、誘電体層３６には、導体層１１３における他端部に接続されたスルーホール３６１と、導体層１２３の第１の部分１２３ａにおける他端部に接続されたスルーホール３６２と、導体層１３３における他端部に接続されたスルーホール３６３とが形成されている。スルーホール３６１，３６２，３６３は、それぞれスルーホール３５１，３５２，３５３に接続されている。

導体層１１１，１１２，１１３は、それぞれインダクタンス成分を有している。導体層１１１，１１２，１１３は、スルーホール３４１，３５１とグランド用端子２５を介して互いに接続されている。導体層１１１，１１２，１１３は、図４におけるインダクタ１１を構成する。

導体層１２１，１２２，１２３は、それぞれインダクタンス成分を有している。導体層１２１，１２２，１２３は、スルーホール３４２，３５２とグランド用端子２４，２６を介して互いに接続されている。導体層１２１，１２２，１２３は、図４におけるインダクタ１２を構成する。

導体層１３１，１３２，１３３は、それぞれインダクタンス成分を有している。導体層１３１，１３２，１３３は、スルーホール３４３，３５３とグランド用端子２７を介して互いに接続されている。導体層１３１，１３２，１３３は、図４におけるインダクタ１３を構成する。

図７（ａ）に示した７層目の誘電体層３７の上面には導体層は形成されていない。誘電体層３７には、スルーホール３７１，３７２，３７３が形成されている。スルーホール３７１，３７２，３７３は、それぞれスルーホール３６１，３６２，３６３に接続されている。

図７（ｂ）に示した８層目の誘電体層３８の上面には、接続部用導体層３８１，３８３が形成されている。導体層３８１は積層基板２０における側面２０ａの近傍に配置され、導体層３８２は積層基板２０における側面２０ｂの近傍に配置されている。導体層３８１は、一方向に長いインダクタ形成部３８１ａと、このインダクタ形成部３８１ａにおける長手方向の一端部より、側面２０ａから遠ざかる方向に突出するように形成されたキャパシタ形成部３８１ｂとを有している。導体層３８３は、一方向に長いインダクタ形成部３８３ａと、このインダクタ形成部３８３ａにおける長手方向の一端部より、側面２０ｂから遠ざかる方向に突出するように形成されたキャパシタ形成部３８３ｂとを有している。インダクタ形成部３８１ａにおける他端部の近傍の部分は、入力端子２２に接続される。インダクタ形成部３８３ａにおける他端部の近傍の部分は、出力端子２３に接続される。接続部用導体層３８１は本発明における第１の接続部用導体層に対応し、インダクタ形成部３８１ａは本発明における第１のインダクタ形成部に対応し、キャパシタ形成部３８１ｂは本発明における第１のキャパシタ形成部に対応する。また、接続部用導体層３８３は本発明における第２の接続部用導体層に対応し、インダクタ形成部３８３ａは本発明における第２のインダクタ形成部に対応し、キャパシタ形成部３８３ｂは本発明における第２のキャパシタ形成部に対応する。

また、誘電体層３８には、インダクタ形成部３８１ａにおける他端部およびスルーホール３７１に接続されたスルーホール３８４と、スルーホール３７２に接続されたスルーホール３８５と、インダクタ形成部３８３ａにおける他端部およびスルーホール３７３に接続されたスルーホール３８６とが形成されている。

図７（ｃ）に示した９層目の誘電体層３９の上面には、キャパシタ用導体層３９１が形成されている。また、誘電体層３９には、スルーホール３８４に接続されたスルーホール３９４と、スルーホール３８５に接続されたスルーホール３９５と、スルーホール３８６に接続されたスルーホール３９６とが形成されている。

図８（ａ）に示した１０層目の誘電体層４０の上面には、キャパシタ用導体層４０１，４０２，４０３が形成されている。導体層４０１，４０２，４０３には、それぞれ、スルーホール３９４，３９５，３９６が接続されている。

図８（ｂ）に示したように、１０層目の誘電体層４０の下面には、グランドに接続されるグランド用導体層４１１と、入力端子用導体層４１２と、出力端子用導体層４１３とが形成されている。この導体層４１１はグランド用端子２４〜２７に接続され、導体層４１２は入力端子２２に接続され、導体層４１３は出力端子２３に接続される。

図７（ｂ）に示した導体層３８１は、複数のスルーホールを介して、導体層１１１，１１２，１１３に接続されている。導体層３８３は、複数のスルーホールを介して、導体層１３１，１３２，１３３に接続されている。インダクタ形成部３８１ａは、図４におけるインダクタ７を構成する。インダクタ形成部３８３ａは、図４におけるインダクタ８を構成する。キャパシタ形成部３８１ｂは、図４におけるキャパシタ１７の一部を構成する。キャパシタ形成部３８３ｂは、図４におけるキャパシタ１８の一部を構成する。キャパシタ形成部３８１ｂ，３８３ｂは、誘電層３８，３９を介して導体層４０２に対向している。導体層４０２は、複数のスルーホールを介して、導体層１２１，１２２，１２３に接続されている。キャパシタ形成部３８１ｂと導体層４０２と、これらの間に配置された誘電層３８，３９によって、図４におけるキャパシタ１７が構成されている。また、キャパシタ形成部３８３ｂと導体層４０２と、これらの間に配置された誘電層３８，３９によって、図４におけるキャパシタ１８が構成されている。

図７（ｃ）に示した導体層３９１は、誘電層３９を介して導体層４０１，４０３に対向している。導体層４０１は、複数のスルーホールを介して、導体層１１１，１１２，１１３に接続されている。導体層４０３は、複数のスルーホールを介して、導体層１３１，１３２，１３３に接続されている。導体層３９１，４０１，４０３および誘電層３９は、図４におけるキャパシタ１９を構成している。

また、導体層４０１，４０２，４０３は、誘電体層４０を介して導体層４１１に対向している。導体層４０１，４１１および誘電体層４０は、図４におけるキャパシタ１４を構成している。導体層４０２，４１１および誘電体層４０は、図４におけるキャパシタ１５を構成している。導体層４０３，４１１および誘電体層４０は、図４におけるキャパシタ１６を構成している。

上述の１層目ないし１０層目の誘電体層３１〜４０および導体層が積層されて、図１および図２に示した積層基板２０が形成される。図２に示した端子２２〜２７は、この積層基板２０の外周部に形成される。

なお、本実施の形態において、積層基板２０としては、誘電体層の材料として樹脂、セラミック、あるいは両者を複合した材料を用いたもの等、種々のものを用いることができる。しかし、積層基板２０としては、特に、高周波特性に優れた低温同時焼成セラミック多層基板を用いることが好ましい。

図３は、側面２０ａからより見た積層基板２０の内部を示す説明図である。本実施の形態では、例えば、誘電体層３３〜３６は、いずれも第１の誘電率を有し、誘電体層３１，３２，３７〜４０は、いずれも、第１の誘電率よりも大きな第２の誘電率を有している。例えば、誘電体層３３〜３６の比誘電率は３〜４５の範囲内であり、誘電体層３１，３２，３７〜４０の比誘電率は５０〜１００の範囲内である。以下、誘電体層３３〜３６を低誘電率誘電体層と呼び、誘電体層３１，３２，３７〜４０を高誘電率誘電体層と呼ぶ。

インダクタ１１を構成する導体層１１１〜１１３、インダクタ１２を構成する導体層１２１〜１２３およびインダクタ１３を構成する導体層１３１〜１３３は、複数の低誘電率誘電体層によって囲まれている。一方、接続部用導体層３８１，３８３およびキャパシタ用導体層３９１，４０２〜４０３は、複数の高誘電率誘電体層によって囲まれている。すなわち、インダクタ７，８およびキャパシタ１４〜１９は、複数の高誘電率誘電体層によって囲まれている。

本実施の形態では、共振器４は、インダクタ１１を構成する共振器用導体層１１１〜１１３と、キャパシタ１４とを有している。共振器５は、インダクタ１２を構成する共振器用導体層１２１〜１２３と、キャパシタ１５とを有している。共振器６は、インダクタ１３を構成する共振器用導体層１３１〜１３３と、キャパシタ１６とを有している。

ここで、図９を参照して、共振器用導体層１１１〜１１３と、共振器用導体層１２１〜１２３と、共振器用導体層１３１〜１３３の形状、配置および相互の関係について詳しく説明する。図９は、これら共振器用導体層を示す平面図である。なお、以下、導体層１１１，１２１，１３１について説明するが、以下の説明は、導体層１１２，１２２，１３２と、導体層１１３，１２３，１３３にも当てはまる。

前述のように、導体層１１１と導体層１３１は、それぞれ一方向に長い形状を有している。導体層１１１における長手方向の一端部はグランド用端子２５に接続される。導体層１３１における長手方向の一端部はグランド用端子２７に接続される。導体層１２１は、二股分岐形状の共振器用導体層であり、一方向に長い第１の部分１２１ａと、それぞれの長手方向の一端部が第１の部分１２１ａにおける長手方向の一端部に接続された第２部分１２１ｂおよび第３の部分１２１ｃとを有している。第２部分１２１ｂにおける他端部はグランド用端子２４に接続される。第３部分１２１ｃにおける他端部はグランド用端子２６に接続される。導体層１２１における第１の部分１２１ａは、導体層１１１，１３１の間に配置されている。第１の部分１２１ａと導体層１１１，１３１のそれぞれの長手方向は平行である。導体層１１１，１２１は隣接し、誘導性結合している。導体層１２１，１３１も隣接し、誘導性結合している。

ところで、本実施の形態のように、積層基板内に３個の共振器用導体層を一方向に並べて配置し、グランド用端子を、積層基板の外周部のうち、３個の共振器用導体層が並ぶ方向の両側の側面に配置する場合には、中央の共振器用導体層では、両側の共振器用導体層に比べて、共振器用導体層の主要部分と積層基板の側面との間の距離が大きくなるため、グランド用端子との接触面積を大きくすることが難しいと共に、主要部分とグランド用端子との間の距離が大きくなる。そのため、中央の共振器用導体層ではインダクタンス成分が大きくなりやすい。その結果、所望のフィルタの特性を実現することが困難になる場合がある。すなわち、中央の共振器用導体層のインダクタンス成分が所望の値よりも大きくなると、その共振器用導体層によって構成される共振器の共振周波数が所望の共振周波数よりも低くなり、その結果、例えばバンドパスフィルタの通過帯域外における減衰量が小さくなる等の問題が発生する。

本実施の形態では、中央の導体層１２１が二股分岐形状になっている。そして、導体層１２１の第２の部分１２１ｂがグランド用端子２４に接続され、導体層１２１の第３の部分１２１ｃがグランド用端子２６に接続されている。そのため、本実施の形態では、中央の導体層が１箇所でのみグランド用導体層に接続される場合に比べて、導体層１２１とグランド用端子との接触面積を大きくすることができる。これにより、本実施の形態によれば、導体層１２１とグランド用端子との接触面積が小さいことによる導体層１２１のインダクタンス成分の増加を抑制することが可能になる。これにより、本実施の形態によれば、所望のフィルタの特性を実現することが容易になる。

また、第１ないし第３の部分１２１ａ，１２１ｂ，１２１ｃをそれぞれ別個のインダクタとみなすと、導体層１２１全体によって構成されるインダクタのインダクタンスは、第１ないし第３の部分１２１ａ，１２１ｂ，１２１ｃのそれぞれによって構成されるインダクタのインダクタンスの合成となる。第２の部分１２１ｂによって構成されるインダクタと第３の部分１２１ｃによって構成されるインダクタは、第１の部分１２１ａによって構成されるインダクタの一端とグランドとの間に並列に設けられる。従って、導体層１２１全体によって構成されるインダクタのインダクタンスは、導体層１２１から第２の部分１２１ｂと第３の部分１２１ｃのうちの一方を除いた導体層のインダクタンスよりも小さくなる。このことから、本実施の形態によれば、第１の部分１２１ａとグランド用端子との間の距離が大きいことによる導体層１２１のインダクタンス成分の増加を抑制することができる。これにより、本実施の形態によれば、所望のフィルタの特性を実現することが容易になる。導体層１２２，１２３についても同様のことが言える。

また、導体層１２１〜１２３によって構成されるインダクタ１２は、図１０に示したように表すことができる。すなわち、インダクタ１２は、第１の部分１２１ａ〜１２３ａによって構成される第１のインダクタ１２ａと、第２の部分１２１ｂ〜１２３ｂによって構成される第２のインダクタ１２ｂと、第３の部分１２１ｃ〜１２３ｃによって構成される第３のインダクタ１２ｃとを含む。インダクタ１２ｂ，１２ｃは、インダクタ１２ａの一端とグランドとの間に並列に設けられる。インダクタ１２ｂはグランド用端子２４に接続され、インダクタ１２ｃはグランド用端子２６に接続される。このように、本実施の形態では、インダクタ１２ａの一端とグランドとが、並列に設けられたインダクタ１２ｂ，１２ｃによって接続される。

ここで、本実施の形態におけるインダクタ１２に対する比較例として、図１０に示したインダクタ１２からインダクタ１２ｂ，１２ｃのうちの一方を除いた構成のインダクタを考える。この比較例のインダクタは、導体層１２１〜１２３から第２の部分１２１ｂ〜１２３ｂと第３の部分１２１ｃ〜１２３ｃのうちの一方を除いた構成の３つの導体層によって構成されるインダクタである。インダクタ１２のインダクタンスは、比較例のインダクタのインダクタンスよりも小さくなる。従って、本実施の形態によれば、バンドパスフィルタ１の構造や共振器５の配置に起因した共振器５のインダクタンス成分の増加、具体的には第１の部分１２１ａ〜１２３ａとグランド用端子との間の距離が大きいことによるインダクタ１２のインダクタンスの増加を抑制することができる。これにより、本実施の形態によれば、所望のフィルタの特性を実現することが容易になる。

また、本実施の形態では、図９に示したように、導体層１２１における第１の部分１２１ａは、導体層１１１，１３１のそれぞれに対してインターデジタル結合している。そのため、本実施の形態では、第１の部分１２１ａにおけるグランド側の端部（図９における左側の端部）と、導体層１１１，１３１におけるグランド側の端部（図９における右側の端部）は、第１の部分１２１ａの長手方向について互いに反対側に配置される。これにより、本実施の形態によれば、積層基板２０内の限られた空間を効率よく利用して、導体層１１１，１２１，１３１を配置することが可能になる。

また、本実施の形態では、図９に示したように、導体層１２１は、第１の部分１２１ａを通り第１の部分１２１ａの長手方向に平行な仮想の直線ＣＬを中心として線対称となる形状を有している。また、導体層１１１と導体層１３１は、仮想の直線ＣＬを中心として線対称となる形状を有している。このような構成とすることにより、積層基板２０の内部の構成が簡単になると共に、フィルタの特性の調整が容易になる。

ここで、図９に示したように、第１の部分１２１ａと導体層１１１とが互いに対向する領域、すなわち、第１の部分１２１ａの長手方向に直交する方向（図９における上方または下方）から見たときに、第１の部分１２１ａと導体層１１１とが重なる領域の長さをＬ４とする。また、第１の部分１２１ａと導体層１３１とが互いに対向する領域、すなわち、第１の部分１２１ａの長手方向に直交する方向（図９における上方または下方）から見たときに、第１の部分１２１ａと導体層１３１とが重なる領域の長さをＬ５とする。本実施の形態では、長さＬ４，Ｌ５は、第１の部分の長さＬ２、導体層１１１の長さＬ１および導体層１３１の長さＬ３のいずれよりも小さい。長さＬ４，Ｌ５は、長さＬ１，Ｌ２，Ｌ３のうちの最も小さいものの２５％以上７５％以下であることがより好ましい。

本実施の形態では、導体層１１１と導体層１２１が誘導性結合し、導体層１３１と導体層１２１が誘導性結合している。ここで、上記の長さＬ４，Ｌ５が小さいほど、導体層１１１と導体層１２１との誘導性結合の大きさと、導体層１３１と導体層１２１との誘導性結合の大きさが小さくなる。従って、本実施の形態によれば、長さＬ４，Ｌ５を調整することによって、導体層１１１と導体層１２１との誘導性結合の大きさと導体層１３１と導体層１２１との誘導性結合の大きさを調整することができる。これにより、本実施の形態によれば、隣接する共振器４，５間の誘導性結合の大きさと、隣接する共振器５，６間の誘導性結合の大きさを容易に調整することが可能になる。その結果、本実施の形態によれば、バンドパスフィルタの特性を容易に調整することが可能になる。

また、本実施の形態によれば、長さＬ４，Ｌ５が長さＬ１，Ｌ２，Ｌ３より小さいことから、長さＬ４，Ｌ５が長さＬ１，Ｌ２，Ｌ３のいずれかと等しい場合に比べて、共振器４，５間の誘導性結合の大きさおよび共振器５，６間の誘導性結合の大きさを小さくすることができる。これにより、本実施の形態によれば、長さＬ４，Ｌ５が長さＬ１，Ｌ２，Ｌ３のいずれかと等しい場合に比べて、バンドパスフィルタの通過・減衰特性を示す曲線のうちの減衰極の近傍の部分における傾きを大きくすることができる。そのため、本実施の形態によれば、通過帯域における通過・減衰特性と通過帯域外における通過・減衰特性とを明確に区別することが可能になる。

本実施の形態に係るバンドパスフィルタ１は、例えば、２．４〜２．５ＧＨｚの周波数帯域における減衰量を小さくし、２．１７ＧＨｚの近傍の周波数帯域における減衰量を大きくしたい場合に有効である。２．４〜２．５ＧＨｚという周波数帯域は、ブルートゥース規格の通信装置や無線ＬＡＮ用の通信装置において用いられるバンドパスフィルタの通過帯域である。２．１７ＧＨｚの近傍の周波数帯域は、広帯域符号分割多元接続（Ｗ−ＣＤＭＡ）方式の携帯電話で使用される周波数帯域である。

また、本実施の形態によれば、バンドパスフィルタ１の小型化、薄型化に伴って隣接する共振器間の距離を短くせざるを得ない場合であっても、隣接する共振器間の誘導性結合の大きさを小さくすることができるので、バンドパスフィルタ１の小型化、薄型化が容易になる。

また、本実施の形態では、直列に接続されたインダクタ７とキャパシタ１７とを含む接続部４１によって共振器１１と共振器１２とが接続され、直列に接続されたインダクタ８とキャパシタ１８とを含む接続部４２によって共振器１２と共振器１３とが接続されている。これにより、本実施の形態によれば、バンドパスフィルタ１の通過・減衰特性において、通過帯域よりも高周波側に存在するノッチの周波数を調整することが可能になる。そのため、本実施の形態によれば、通過帯域よりも高周波側に存在するノッチの周波数を調整することによって、バンドパスフィルタ１の通過信号に対する高調波等のスプリアスを容易に低減することが可能になる。

以下、シミュレーションの結果を参照して、上記の効果について詳しく説明する。このシミュレーションでは、本実施の形態に係るバンドパスフィルタ１と図１１に示した比較例のバンドパスフィルタとで、通過・減衰特性を比較した。図１１に示した比較例のバンドパスフィルタの回路構成は、図４に示した本実施の形態に係るバンドパスフィルタ１からインダクタ７，８を除いて、共振器４，５をキャパシタ１７のみによって接続し、共振器５，６をキャパシタ１８のみによって接続した構成である。

図１２は、図１１に示した比較例のバンドパスフィルタの通過・減衰特性を示している。図１３は、図４に示した本実施の形態に係るバンドパスフィルタ１の通過・減衰特性を示している。なお、図１２および図１３に示した通過・減衰特性は、シミュレーションによって求めたものである。このシミュレーションでは、比較例のバンドパスフィルタと本実施の形態に係るバンドパスフィルタ１のいずれについても、通過帯域がおよそ２．４〜２．５ＧＨｚになり、２．１７ＧＨｚの近傍に、通過帯域よりも低周波側に存在するノッチ（減衰極）が形成されるように設計されている。図１２、図１３において、符号１０１を付した矢印は、通過帯域よりも高周波側に存在する第１のノッチ（減衰極）を示している。また、図１３において、符号１０２を付した矢印は、通過帯域よりも高周波側に存在する第２のノッチ（減衰極）を示している。第１のノッチ１０１は、通過帯域よりも高周波側において、通過帯域に最も近い位置に存在するノッチである。第２のノッチ１０２は、通過帯域よりも高周波側において、第１のノッチ１０１の次に通過帯域に最も近い位置に存在するノッチである。なお、比較例のバンドパスフィルタの通過・減衰特性においては、第２のノッチは、図１２に示した周波数範囲よりも高周波側に存在するため、図１２には現れていない。

図１３に示した本実施の形態に係るバンドパスフィルタ１の通過・減衰特性では、図１２に示した比較例のバンドパスフィルタの通過・減衰特性に比べて、第１のノッチ１０１の周波数が高くなり、第２のノッチ１０２の周波数が低くなっている。このことから、図１１に示した回路構成に対してインダクタ７，８を加えることにより、通過帯域をほとんど変化させずに、第１のノッチ１０１の位置を高周波側に移動させ、第２のノッチ１０２の位置を低周波側に移動させることができることが分かる。ノッチ１０１，１０２の位置の移動量は、インダクタ７，８のインダクタンスの大きさによって調整することができる。インダクタ７，８のインダクタンスの大きさは、例えば、インダクタ形成部３８１ａ，３８３ａの長さや幅によって調整することができる。

このように、本実施の形態によれば、通過帯域よりも高周波側に存在するノッチ１０１，１０２の周波数を調整でき、これにより、バンドパスフィルタ１の通過信号に対する高調波等のスプリアスを容易に低減することが可能になる。例えば、バンドパスフィルタ１の通過信号の周波数帯域が２．４〜２．５ＧＨｚの場合には、通過信号に対する第２高調波の周波数帯域は４．８〜５．０ＧＨｚとなり、通過信号に対する第３高調波の周波数帯域は７．２〜７．５ＧＨｚとなる。図１３に示した例では、第１のノッチ１０１が上記の第２高調波の周波数帯域の近傍に存在し、第２のノッチ１０２が上記の第３高調波の周波数帯域の近傍に存在している。従って、この例では、バンドパスフィルタ１によって、通過信号に対する第２高調波および第３高調波を低減することが可能になる。

また、本実施の形態では、バンドパスフィルタ１に対して直列にノッチフィルタを設けることなく、バンドパスフィルタ１によって、バンドパスフィルタ１の通過信号に対する高調波等のスプリアスを容易に低減することが可能になる。そのため、本実施の形態によれば、バンドパスフィルタ１の通過帯域における挿入損失が大きくなることを防止することができる。

また、本実施の形態では、共振器１１〜１３を構成する共振器用導体層１１１〜１１３、１２１〜１２３、１３１〜１３３は複数の低誘電率誘電体層によって囲まれ、接続部４１，４２を構成する接続部用導体層３８１，３８３およびキャパシタ用導体層３９１は複数の高誘電率誘電体層によって囲まれている。これにより、本実施の形態によれば、接続部４１，４２による上述の効果を顕著にすることができる。

なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、本発明のバンドパスフィルタにおいて、共振器の数は、２つでもよいし、４つ以上であってもよい。共振器の数が２つの場合のバンドパスフィルタの構成は、例えば、図４に示した構成から、共振器６と接続部４２を除いた構成となる。共振器の数が４つ以上の場合のバンドパスフィルタの構成は、例えば、図４に示した構成において、共振器６と出力端子３との間に、１つ以上の新たな共振器と、隣接する共振器を接続する１つ以上の新たな接続部を挿入した構成となる。共振器の数が２つや４つ以上の場合においても、誘導性結合する２つの共振器を、直列に接続されたインダクタとキャパシタとを含む接続部によって接続することにより、実施の形態と同様に、通過帯域よりも高周波側に存在するノッチの周波数を調整することが可能になり、これにより、容易にスプリアスを低減することが可能になる。

また、実施の形態では、インダクタ１１〜１３をそれぞれ３つの共振器用導体層によって構成したが、インダクタ１１〜１３は、それぞれ、１つまたは２つの共振器用導体層によって構成してもよいし、４つ以上の共振器用導体層によって構成してもよい。

本発明のバンドパスフィルタは、特に、ブルートゥース規格の通信装置や無線ＬＡＮ用の通信装置において用いられるバンドパスフィルタとして有用である。

本発明の一実施の形態に係るバンドパスフィルタの主要部分を示す斜視図である。 本発明の一実施の形態に係るバンドパスフィルタの外観を示す斜視図である。 本発明の一実施の形態における積層基板の内部を示す説明図である。 本発明の一実施の形態に係るバンドパスフィルタの回路構成を示す回路図である。 本発明の一実施の形態における積層基板の１層目ないし３層目の誘電体層の上面を示す説明図である。 本発明の一実施の形態における積層基板の４層目ないし６層目の誘電体層の上面を示す説明図である。 本発明の一実施の形態における積層基板の７層目ないし９層目の誘電体層の上面を示す説明図である。 本発明の一実施の形態における積層基板の１０層目の誘電体層の上面および下面を示す説明図である。 本発明の一実施の形態における共振器用導体層を示す平面図である。 本発明の一実施の形態における二股分岐形状の共振器用導体層によって構成されるインダクタの等価回路を示す回路図である。 比較例のバンドパスフィルタの回路構成を示す回路図である。 図１１に示した比較例のバンドパスフィルタの通過・減衰特性を示す特性図である。 本発明の一実施の形態に係るバンドパスフィルタの通過・減衰特性を示す特性図である。

符号の説明

１…バンドパスフィルタ、２…入力端子、３…出力端子、４〜６…共振器、７，８，１１〜１３…インダクタ、１４〜１９…キャパシタ、２０…積層基板、２２…入力端子、２３…出力端子、２４〜２７…グランド用端子、３１〜４０…誘電体層、４１…第１の接続部、４２…第２の接続部、１１１〜１１３，１２１〜１２３，１３１〜１３３…共振器用導体層、３８１，３８３…接続部用導体層、３８１ａ，３８３ａ…インダクタ形成部、３８１ｂ，３８３ｂ…キャパシタ形成部、３９１，４０１〜４０３…キャパシタ用導体層。

Claims (11)

1. 誘導性結合する第１および第２の共振器と、
   直列に接続されたインダクタとキャパシタとを含み、前記第１の共振器と第２の共振器とを接続する接続部と
   を備えたことを特徴とするバンドパスフィルタ。
2. 更に、積層された複数の誘電体層を含む積層基板を備え、前記第１の共振器は、前記積層基板内に設けられた第１の共振器用導体層を有し、前記第２の共振器は、前記積層基板内に設けられた第２の共振器用導体層を有していることを特徴とする請求項１記載のバンドパスフィルタ。
3. 更に、前記第１の共振器用導体層に接続され、前記インダクタを構成するインダクタ形成部と前記キャパシタの一部を構成するキャパシタ形成部とを含む接続部用導体層と、前記第２の共振器用導体層に接続され、少なくとも１つの誘電体層を介して前記キャパシタ形成部に対向するキャパシタ用導体層とを備え、
   前記キャパシタ形成部と前記キャパシタ用導体層と、これらの間に配置された前記誘電体層によって前記キャパシタが構成されていることを特徴とする請求項２記載のバンドパスフィルタ。
4. 前記複数の誘電体層は、第１の誘電率を有する複数の第１の誘電体層と、前記第１の誘電率よりも大きな第２の誘電率を有する複数の第２の誘電体層とを含み、前記第１および第２の共振器用導体層は、複数の前記第１の誘電体層によって囲まれ、前記接続部用導体層およびキャパシタ用導体層は、複数の前記第２の誘電体層によって囲まれていることを特徴とする請求項３記載のバンドパスフィルタ。
5. 前記第１および第２の共振器は、いずれも、開放端と短絡端とを有する１／４波長共振器であり、前記接続部は、前記第１および第２の共振器の開放端同士を接続していることを特徴とする請求項１ないし４のいずれかに記載のバンドパスフィルタ。
6. 第１ないし第３の共振器を備え、前記第１の共振器と第２の共振器が誘導性結合し、且つ前記第２の共振器と第３の共振器が誘導性結合するバンドパスフィルタであって、更に、
   直列に接続された第１のインダクタと第１のキャパシタとを含み、前記第１の共振器と第２の共振器とを接続する第１の接続部と、
   直列に接続された第２のインダクタと第２のキャパシタとを含み、前記第２の共振器と第３の共振器とを接続する第２の接続部と
   を備えたことを特徴とするバンドパスフィルタ。
7. 更に、積層された複数の誘電体層を含む積層基板を備え、前記第１の共振器は、前記積層基板内に設けられた第１の共振器用導体層を有し、前記第２の共振器は、前記積層基板内に設けられた第２の共振器用導体層を有し、前記第３の共振器は、前記積層基板内に設けられた第３の共振器用導体層を有していることを特徴とする請求項６記載のバンドパスフィルタ。
8. 更に、前記第１の共振器用導体層に接続され、前記第１のインダクタを構成する第１のインダクタ形成部と前記第１のキャパシタの一部を構成する第１のキャパシタ形成部とを含む第１の接続部用導体層と、
   前記第３の共振器用導体層に接続され、前記第２のインダクタを構成する第２のインダクタ形成部と前記第２のキャパシタの一部を構成する第２のキャパシタ形成部とを含む第２の接続部用導体層と、
   前記第２の共振器用導体層に接続され、少なくとも一つの誘電体層を介して前記第１および第２のキャパシタ形成部に対向するキャパシタ用導体層とを備え、
   前記第１のキャパシタ形成部と前記キャパシタ用導体層と、これらの間に配置された前記誘電体層によって前記第１のキャパシタが構成され、
   前記第２のキャパシタ形成部と前記キャパシタ用導体層と、これらの間に配置された前記誘電体層によって前記第２のキャパシタが構成されていることを特徴とする請求項７記載のバンドパスフィルタ。
9. 前記複数の誘電体層は、第１の誘電率を有する複数の第１の誘電体層と、前記第１の誘電率よりも大きな第２の誘電率を有する複数の第２の誘電体層とを含み、前記第１ないし第３の共振器用導体層は、複数の前記第１の誘電体層によって囲まれ、前記第１および第２の接続部用導体層およびキャパシタ用導体層は、複数の前記第２の誘電体層によって囲まれていることを特徴とする請求項８記載のバンドパスフィルタ。
10. 更に、入力端子と、出力端子とを備え、前記第１の接続部用導体層は前記入力端子に接続され、前記第２の接続部用導体層は前記出力端子に接続されていることを特徴とする請求項８または９記載のバンドパスフィルタ。
11. 前記第１ないし第３の共振器は、いずれも、開放端と短絡端とを有する１／４波長共振器であり、前記第１の接続部は前記第１および第２の共振器の開放端同士を接続し、前記第２の接続部は前記第２および第３の共振器の開放端同士を接続していることを特徴とする請求項６ないし１０のいずれかに記載のバンドパスフィルタ。

Images