JP4453085B2 - 電子部品 - Google Patents

Description

本発明は、共振器を備えた電子部品に関する。

ブルートゥース規格の通信装置や無線ＬＡＮ（ローカルエリアネットワーク）用の通信装置では、小型化、薄型化の要求が強いことから、それに用いられる電子部品の小型化、薄型化が要求されている。上記通信装置における電子部品の一つに、受信信号を濾波するバンドパスフィルタがある。このバンドパスフィルタにおいても、小型化、薄型化が要求されている。そこで、上記の通信装置における使用周波数帯域に対応でき、且つ小型化、薄型化を実現可能なバンドパスフィルタとして、例えば特許文献１ないし３に示されるように、積層基板における導体層を用いて構成された複数の共振器を備えた積層型のフィルタが提案されている。以下、共振器を構成する導体層を共振器用導体層という。この共振器用導体層は、インダクタンス成分を有している。

特許文献１には、２個の共振器を備えたフィルタが記載されている。２個の共振器は、それぞれＴ字形状の中心導体を有している。各中心導体の一端はグランドプレーンに接続されている。各中心導体の他端には、それぞれ２つの延出部が形成されている。各中心導体における一方の延出部同士は、誘電体層を介して対向して、共振器間のキャパシタを形成している。各中心導体における他方の延出部は、それぞれ、誘電体層を介して端子と対向して、端子との間にキャパシタを形成している。

特許文献２には、Ｔ字形状の２個の共振電極を備えたフィルタが記載されている。２個の共振電極の基端部は接地端子に接続されている。各共振電極の先端部には、それぞれ２つの突出部が形成されている。各共振電極における一方の突出部同士は誘電体層を介して対向し、その間にグランド電極が配置されている。各共振電極における他方の突出部は、それぞれ誘電体層を介してシールド電極と対向している。

特許文献３には、並べて配置された３個の共振器電極を備えたフィルタが記載されている。各共振器電極の一端は、各共振器電極の長手方向の延長上に配置されたグランド外部電極に接続されている。

特開平５−１０２７０３号公報 特開平１１−１６３６０３号公報 特開２００５−１５９５１２号公報

一般的に、複数の共振器を備えたバンドパスフィルタでは、共振器の数を多くすると、通過帯域幅が広くなると共に減衰極が急峻になる。

ところで、複数の共振器を備えた従来の積層型のバンドパスフィルタでは、小型化、薄型化する場合には、共振器用導体層の幅を小さくせざるを得ない。これは、共振器の数が多くなるほど顕著になる。

以下、複数の共振器用導体層におけるそれぞれの一端部が、積層基板の外周部に配置されたグランド用端子に接続される構造の積層型のフィルタにおける問題点について説明する。このフィルタにおいて、共振器用導体層の幅が小さくなると、共振器用導体層の一端部とグランド用端子との接触面積が小さくなる。すると、共振器用導体層のインダクタンス成分が所望の値よりも大きくなり、所望のフィルタの特性を実現することが困難になるという問題が発生する。

また、一方向に並べて配置された３個以上の共振器用導体層を有する積層型のフィルタにおいて、グランド用端子を、積層基板の外周部のうち、３個以上の共振器用導体層が並ぶ方向の両側の側面に配置する場合には、以下のような問題が生じる。すなわち、この場合には、両側に配置された２個の共振器用導体層の間に配置された共振器用導体層では、両側に配置された２個の共振器用導体層に比べて、積層基板の側面との間の距離が大きくなるため、グランド用端子との接触面積を大きくすることが難しいと共に、グランド用端子との間の距離が大きくなる。そのため、両側に配置された２個の共振器用導体層の間に配置された共振器用導体層では、グランド用端子との接触面積を大きくすることが難しいことに加え、グランド用端子との距離が大きくなることによっても、インダクタンス成分が大きくなりやすい。

本発明はかかる問題点に鑑みてなされたもので、その目的は、共振器を備えた電子部品であって、電子部品の構造や共振器の配置に起因した共振器のインダクタンス成分の増加を抑制できるようにした電子部品を提供することにある。

本発明の電子部品は、本体と、本体内に設けられた第１ないし第３の共振器とを備えている。第２の共振器は、第１の共振器と第３の共振器の間に配置されている。第２の共振器は、第１のインダクタと、第１のインダクタの一端とグランドとの間に並列に設けられた第２および第３のインダクタを含んでいる。

本発明の電子部品では、第２の共振器において、第１のインダクタの一端とグランドとが、並列に設けられた第２および第３のインダクタによって接続される。

本発明の電子部品において、本体は、積層された複数の誘電体層を含む積層基板であってもよい。この場合、第２の共振器は、積層基板内に設けられ、第１ないし第３のインダクタを構成する共振器用導体層を有していてもよい。

また、本発明の電子部品は、更に、本体の外周部に配置された第１および第２のグランド用端子を備え、第２のインダクタは第１のグランド用端子に接続され、第３のインダクタは第２のグランド用端子に接続されていてもよい。

また、本発明の電子部品は、更に、本体の外周部に配置された入力端子および出力端子を備え、入力端子に入力された信号のうちの所定の周波数帯域内の周波数の信号が選択的に、第１ないし第３の共振器を用いて構成されたバンドパスフィルタを通過し、出力端子から出力されてもよい。

本発明の電子部品では、第２の共振器において、第１のインダクタの一端とグランドとが、並列に設けられた第２および第３のインダクタによって接続される。第１ないし第３のインダクタの全体のインダクタンスは、第１ないし第３のインダクタから、第２のインダクタと第３のインダクタの一方を除いた構成における全体のインダクタンスよりも小さくなる。これにより、本発明によれば、電子部品の構造や共振器の配置に起因した共振器のインダクタンス成分の増加を抑制することが可能になるという効果を奏する。

以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図４を参照して、本発明の一実施の形態に係る電子部品の回路構成について説明する。本実施の形態に係る電子部品１は、バンドパスフィルタの機能を有している。図４に示したように、電子部品１は、入力端子２と、出力端子３と、３つの共振器４，５，６と、インダクタ７，８と、キャパシタ１７〜１９とを備えている。

共振器４は、インダクタ１１とキャパシタ１４とを有している。共振器５は、インダクタ１２とキャパシタ１５とを有している。共振器６は、インダクタ１３とキャパシタ１６とを有している。共振器５は、共振器４と共振器６との間に配置されている。また、インダクタ１２は、インダクタ１１とインダクタ１３との間に配置されている。インダクタ１１，１２は隣接し、誘導性結合している。インダクタ１２，１３も隣接し、誘導性結合している。図４では、インダクタ１１，１２間の誘導性結合と、インダクタ１２，１３間の誘導性結合を、それぞれ記号Ｍを付した曲線で表している。

インダクタ７，１１の一端とキャパシタ１４，１９の各一端は、入力端子２に接続されている。インダクタ１１の他端とキャパシタ１４の他端はグランドに接続されている。キャパシタ１７の一端はインダクタ７の他端に接続されている。インダクタ１２の一端とキャパシタ１５，１８の各一端は、キャパシタ１７の他端に接続されている。インダクタ１２の他端とキャパシタ１５の他端はグランドに接続されている。インダクタ８の一端はキャパシタ１８の他端に接続されている。インダクタ１３の一端、キャパシタ１６の一端、キャパシタ１９の他端および出力端子３は、インダクタ８の他端に接続されている。インダクタ１３の他端とキャパシタ１６の他端はグランドに接続されている。

共振器４，５，６は、バンドパスフィルタの機能を実現する。共振器４，５，６はいずれも、一端が開放され他端が短絡された１／４波長共振器である。共振器４，５，６は、それぞれ本発明における第１の共振器、第２の共振器、第３の共振器に対応する。隣接する共振器４，５は誘導性結合していると共に、キャパシタ１７を介して容量性結合している。隣接する共振器６，５も誘導性結合していると共に、キャパシタ１８を介して容量性結合している。インダクタ７，８は、バンドパスフィルタの通過信号に対する高調波等のスプリアスを低減するために、バンドパスフィルタの通過・減衰特性において通過帯域よりも高周波側に存在するノッチの周波数を調整するために設けられている。

本実施の形態に係る電子部品１では、入力端子２に信号が入力されると、そのうちの所定の周波数帯域内の周波数の信号が選択的に、共振器４，５，６を用いて構成されたバンドパスフィルタを通過し、出力端子３から出力される。

次に、図１および図２を参照して、電子部品１の構造の概略について説明する。図１は、電子部品１の主要部分を示す斜視図である。図２は、電子部品１の外観を示す斜視図である。

電子部品１は、電子部品１の構成要素を一体化するための積層基板２０を備えている。後で詳しく説明するが、積層基板２０は、積層された複数の誘電体層と複数の導体層とを含んでいる。インダクタ７，８，１１〜１３は、いずれも、積層基板２０内の１つ以上の導体層を用いて構成されている。キャパシタ１４〜１９は、積層基板２０内の導体層と誘電体層を用いて構成されている。

図２に示したように、積層基板２０は、外周部として、上面と、底面と、４つの側面を有する直方体形状をなしている。積層基板２０における１つの側面２０ａには、入力端子２２と、その両側に配置された２つのグランド用端子２４，２５が設けられている。積層基板２０において、入力端子２２が設けられた側面２０ａと反対側の側面２０ｂには、出力端子２３と、その両側に配置された２つのグランド用端子２６，２７が設けられている。入力端子２２は図４における入力端子２に対応し、出力端子２３は図４における出力端子３に対応する。グランド用端子２４，２５，２６，２７はグランドに接続される。グランド用端子２４は本発明における第１のグランド用端子に対応し、グランド用端子２６は本発明における第２のグランド用端子に対応する。

次に、図５ないし図８を参照して、積層基板２０における誘電体層と導体層について詳しく説明する。図５において（ａ）〜（ｃ）は、それぞれ、上から１層目ないし３層目の誘電体層の上面を示している。図６において（ａ）〜（ｃ）は、それぞれ、上から４層目ないし６層目の誘電体層の上面を示している。図７において（ａ）〜（ｃ）は、それぞれ、上から７層目ないし９層目の誘電体層の上面を示している。図８において（ａ）は、上から１０層目の誘電体層の上面を示している。図８において（ｂ）は、上から１０層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。

図５（ａ）に示した１層目の誘電体層３１の上面には導体層は形成されていない。図５（ｂ）に示した２層目の誘電体層３２の上面には、グランドに接続されるグランド用導体層３２１が形成されている。この導体層３２１は、グランド用端子２４〜２７に接続される。図５（ｃ）に示した３層目の誘電体層３３の上面には導体層は形成されていない。

図６（ａ）に示した４層目の誘電体層３４の上面には、共振器用導体層１１１，１２１，１３１が形成されている。導体層１１１と導体層１３１は、それぞれ一方向に長い形状を有している。導体層１１１は積層基板２０における側面２０ａの近傍に配置され、導体層１３１は積層基板２０における側面２０ｂの近傍に配置されている。導体層１１１における長手方向の一端部はグランド用端子２５に接続される。導体層１３１における長手方向の一端部はグランド用端子２７に接続される。導体層１２１は、二股分岐形状の共振器用導体層である。本実施の形態では特に、導体層１２１はＴ字形状になっている。導体層１２１は、一方向に長い第１の部分１２１ａと、それぞれの長手方向の一端部が第１の部分１２１ａにおける長手方向の一端部に接続された第２部分１２１ｂおよび第３の部分１２１ｃとを有している。第２部分１２１ｂは、第１の部分１２１ａにおける一端部から積層基板２０における側面２０ａに向けて延びている。第２部分１２１ｂにおける他端部はグランド用端子２４に接続される。第３部分１２１ｃは、第１の部分１２１ａにおける一端部から積層基板２０における側面２０ｂに向けて延びている。第３部分１２１ｃにおける他端部はグランド用端子２６に接続される。導体層１２１における第１の部分１２１ａは、導体層１１１，１３１の間に配置されている。また、第１の部分１２１ａと導体層１１１，１３１のそれぞれの長手方向は平行である。導体層１１１，１２１は隣接し、誘導性結合している。導体層１２１，１３１も隣接し、誘導性結合している。本実施の形態では特に、導体層１２１における第１の部分１２１ａは、導体層１１１，１３１のそれぞれに対してインターデジタル結合している。すなわち、第１の部分１２１ａにおける開放側の端部（図６（ａ）における右側の端部）とグランド側の端部（図６（ａ）における左側の端部）の位置関係は、導体層１１１，１３１における開放側の端部（図６（ａ）における左側の端部）とグランド側の端部（図６（ａ）における右側の端部）の位置関係とは逆になっている。

また、誘電体層３４には、導体層１１１における他端部に接続されたスルーホール３４１と、導体層１２１の第１の部分１２１ａにおける他端部に接続されたスルーホール３４２と、導体層１３１における他端部に接続されたスルーホール３４３とが形成されている。

図６（ｂ）に示した５層目の誘電体層３５の上面には、共振器用導体層１１２，１２２，１３２が形成されている。導体層１１２，１２２，１３２の形状、配置および相互の関係は、導体層１１１，１２１，１３１と同様である。すなわち、導体層１１２と導体層１３２は、それぞれ一方向に長い形状を有している。導体層１１２は積層基板２０における側面２０ａの近傍に配置され、導体層１３２は積層基板２０における側面２０ｂの近傍に配置されている。導体層１１２における長手方向の一端部はグランド用端子２５に接続される。導体層１３２における長手方向の一端部はグランド用端子２７に接続される。導体層１２２は、二股分岐形状の共振器用導体層である。本実施の形態では特に、導体層１２２はＴ字形状になっている。導体層１２２は、一方向に長い第１の部分１２２ａと、それぞれの長手方向の一端部が第１の部分１２２ａにおける長手方向の一端部に接続された第２部分１２２ｂおよび第３の部分１２２ｃとを有している。第２部分１２２ｂは、第１の部分１２２ａにおける一端部から積層基板２０における側面２０ａに向けて延びている。第２部分１２２ｂにおける他端部はグランド用端子２４に接続される。第３部分１２２ｃは、第１の部分１２２ａにおける一端部から積層基板２０における側面２０ｂに向けて延びている。第３部分１２２ｃにおける他端部はグランド用端子２６に接続される。導体層１２２における第１の部分１２２ａは、導体層１１２，１３２の間に配置されている。また、第１の部分１２２ａと導体層１１２，１３２のそれぞれの長手方向は平行である。導体層１１２，１２２は隣接し、誘導性結合している。導体層１２２，１３２も隣接し、誘導性結合している。本実施の形態では特に、導体層１２２における第１の部分１２２ａは、導体層１１２，１３２のそれぞれに対してインターデジタル結合している。

また、誘電体層３５には、導体層１１２における他端部に接続されたスルーホール３５１と、導体層１２２の第１の部分１２２ａにおける他端部に接続されたスルーホール３５２と、導体層１３２における他端部に接続されたスルーホール３５３とが形成されている。スルーホール３５１，３５２，３５３は、それぞれスルーホール３４１，３４２，３４３に接続されている。

図６（ｃ）に示した６層目の誘電体層３６の上面には、共振器用導体層１１３，１２３，１３３が形成されている。導体層１１３，１２３，１３３の形状、配置および相互の関係は、導体層１１１，１２１，１３１と同様である。すなわち、導体層１１３と導体層１３３は、それぞれ一方向に長い形状を有している。導体層１１３は積層基板２０における側面２０ａの近傍に配置され、導体層１３３は積層基板２０における側面２０ｂの近傍に配置されている。導体層１１３における長手方向の一端部はグランド用端子２５に接続される。導体層１３３における長手方向の一端部はグランド用端子２７に接続される。導体層１２３は、二股分岐形状の共振器用導体層である。本実施の形態では特に、導体層１２３はＴ字形状になっている。導体層１２３は、一方向に長い第１の部分１２３ａと、それぞれの長手方向の一端部が第１の部分１２３ａにおける長手方向の一端部に接続された第２部分１２３ｂおよび第３の部分１２３ｃとを有している。第２部分１２３ｂは、第１の部分１２３ａにおける一端部から積層基板２０における側面２０ａに向けて延びている。第２部分１２３ｂにおける他端部はグランド用端子２４に接続される。第３部分１２３ｃは、第１の部分１２３ａにおける一端部から積層基板２０における側面２０ｂに向けて延びている。第３部分１２３ｃにおける他端部はグランド用端子２６に接続される。導体層１２３における第１の部分１２３ａは、導体層１１３，１３３の間に配置されている。また、第１の部分１２３ａと導体層１１３，１３３のそれぞれの長手方向は平行である。導体層１１３，１２３は隣接し、誘導性結合している。導体層１２３，１３３も隣接し、誘導性結合している。本実施の形態では特に、導体層１２３における第１の部分１２３ａは、導体層１１３，１３３のそれぞれに対してインターデジタル結合している。

また、誘電体層３６には、導体層１１３における他端部に接続されたスルーホール３６１と、導体層１２３の第１の部分１２３ａにおける他端部に接続されたスルーホール３６２と、導体層１３３における他端部に接続されたスルーホール３６３とが形成されている。スルーホール３６１，３６２，３６３は、それぞれスルーホール３５１，３５２，３５３に接続されている。

導体層１１１，１１２，１１３は、それぞれインダクタンス成分を有している。導体層１１１，１１２，１１３は、スルーホール３４１，３５１とグランド用端子２５を介して互いに接続されている。導体層１１１，１１２，１１３は、図４におけるインダクタ１１を構成する。

導体層１２１，１２２，１２３は、それぞれインダクタンス成分を有している。導体層１２１，１２２，１２３は、スルーホール３４２，３５２とグランド用端子２４，２６を介して互いに接続されている。導体層１２１，１２２，１２３は、図４におけるインダクタ１２を構成する。

導体層１３１，１３２，１３３は、それぞれインダクタンス成分を有している。導体層１３１，１３２，１３３は、スルーホール３４３，３５３とグランド用端子２７を介して互いに接続されている。導体層１３１，１３２，１３３は、図４におけるインダクタ１３を構成する。

図７（ａ）に示した７層目の誘電体層３７の上面には導体層は形成されていない。誘電体層３７には、スルーホール３７１，３７２，３７３が形成されている。スルーホール３７１，３７２，３７３は、それぞれスルーホール３６１，３６２，３６３に接続されている。

図７（ｂ）に示した８層目の誘電体層３８の上面には、導体層３８１，３８３が形成されている。導体層３８１は積層基板２０における側面２０ａの近傍に配置され、導体層３８２は積層基板２０における側面２０ｂの近傍に配置されている。導体層３８１は、一方向に長いインダクタ形成部３８１ａと、このインダクタ形成部３８１ａにおける長手方向の一端部より、側面２０ａから遠ざかる方向に突出するように形成されたキャパシタ形成部３８１ｂとを有している。導体層３８３は、一方向に長いインダクタ形成部３８３ａと、このインダクタ形成部３８３ａにおける長手方向の一端部より、側面２０ｂから遠ざかる方向に突出するように形成されたキャパシタ形成部３８３ｂとを有している。インダクタ形成部３８１ａにおける他端部の近傍の部分は、入力端子２２に接続される。インダクタ形成部３８３ａにおける他端部の近傍の部分は、出力端子２３に接続される。

また、誘電体層３８には、インダクタ形成部３８１ａにおける他端部およびスルーホール３７１に接続されたスルーホール３８４と、スルーホール３７２に接続されたスルーホール３８５と、インダクタ形成部３８３ａにおける他端部およびスルーホール３７３に接続されたスルーホール３８６とが形成されている。

図７（ｃ）に示した９層目の誘電体層３９の上面には、キャパシタ用導体層３９１が形成されている。また、誘電体層３９には、スルーホール３８４に接続されたスルーホール３９４と、スルーホール３８５に接続されたスルーホール３９５と、スルーホール３８６に接続されたスルーホール３９６とが形成されている。

図８（ａ）に示した１０層目の誘電体層４０の上面には、キャパシタ用導体層４０１，４０２，４０３が形成されている。導体層４０１，４０２，４０３には、それぞれ、スルーホール３９４，３９５，３９６が接続されている。

図８（ｂ）に示したように、１０層目の誘電体層４０の下面には、グランドに接続されるグランド用導体層４１１と、入力端子用導体層４１２と、出力端子用導体層４１３とが形成されている。この導体層４１１はグランド用端子２４〜２７に接続され、導体層４１２は入力端子２２に接続され、導体層４１３は出力端子２３に接続される。

図７（ｂ）に示した導体層３８１は、複数のスルーホールを介して、導体層１１１，１１２，１１３に接続されている。導体層３８３は、複数のスルーホールを介して、導体層１３１，１３２，１３３に接続されている。インダクタ形成部３８１ａは、図４におけるインダクタ７を構成する。インダクタ形成部３８３ａは、図４におけるインダクタ８を構成する。キャパシタ形成部３８１ｂ，３８３ｂは、誘電層３８，３９を介して導体層４０２に対向している。導体層４０２は、複数のスルーホールを介して、導体層１２１，１２２，１２３に接続されている。キャパシタ形成部３８１ｂ、誘電層３８，３９および導体層４０２は、図４におけるキャパシタ１７を構成している。キャパシタ形成部３８３ｂ、誘電層３８，３９および導体層４０２は、図４におけるキャパシタ１８を構成している。

図７（ｃ）に示した導体層３９１は、誘電層３９を介して導体層４０１，４０３に対向している。導体層４０１は、複数のスルーホールを介して、導体層１１１，１１２，１１３に接続されている。導体層４０３は、複数のスルーホールを介して、導体層１３１，１３２，１３３に接続されている。導体層３９１，４０１，４０３および誘電層３９は、図４におけるキャパシタ１９を構成している。

また、導体層４０１，４０２，４０３は、誘電体層４０を介して導体層４１１に対向している。導体層４０１，４１１および誘電体層４０は、図４におけるキャパシタ１４を構成している。導体層４０２，４１１および誘電体層４０は、図４におけるキャパシタ１５を構成している。導体層４０３，４１１および誘電体層４０は、図４におけるキャパシタ１６を構成している。

上述の１層目ないし１０層目の誘電体層３１〜４０および導体層が積層されて、図１および図２に示した積層基板２０が形成される。図２に示した端子２２〜２７は、この積層基板２０の外周部に形成される。

なお、本実施の形態において、積層基板２０としては、誘電体層の材料として樹脂、セラミック、あるいは両者を複合した材料を用いたもの等、種々のものを用いることができる。しかし、積層基板２０としては、特に、高周波特性に優れた低温同時焼成セラミック多層基板を用いることが好ましい。

図３は、側面２０ａからより見た積層基板２０の内部を示す説明図である。本実施の形態では、例えば、誘電体層３１，３２，３７〜４０の誘電率は互いに等しく、誘電体層３３〜３６の誘電率も互いに等しくなっている。そして、誘電体層３１，３２，３７〜４０の誘電率は、誘電体層３３〜３６の誘電率よりも大きくなっている。例えば、誘電体層３１，３２，３７〜４０の比誘電率は５０〜１００の範囲内であり、誘電体層３３〜３６の比誘電率は３〜４５の範囲内である。以下、誘電体層３３〜３６を低誘電率誘電体層と呼び、誘電体層３１，３２，３７〜４０を高誘電率誘電体層と呼ぶ。

インダクタ１１を構成する導体層１１１〜１１３、インダクタ１２を構成する導体層１２１〜１２３およびインダクタ１３を構成する導体層１３１〜１３３は、低誘電率誘電体層によって囲まれている。一方、インダクタ７，８を構成する導体層３８１，３８３は高誘電率誘電体層によって囲まれている。また、キャパシタ１４〜１９も高誘電率誘電体層によって囲まれている。

本実施の形態では、共振器４は、インダクタ１１を構成する共振器用導体層１１１〜１１３と、キャパシタ１４とを有している。共振器５は、インダクタ１２を構成する共振器用導体層１２１〜１２３と、キャパシタ１５とを有している。共振器６は、インダクタ１３を構成する共振器用導体層１３１〜１３３と、キャパシタ１６とを有している。

ここで、図９を参照して、共振器用導体層１１１〜１１３と、共振器用導体層１２１〜１２３と、共振器用導体層１３１〜１３３の形状、配置および相互の関係について詳しく説明する。図９は、これら共振器用導体層を示す平面図である。なお、以下、導体層１１１，１２１，１３１について説明するが、以下の説明は、導体層１１２，１２２，１３２と、導体層１１３，１２３，１３３にも当てはまる。

前述のように、導体層１１１と導体層１３１は、それぞれ一方向に長い形状を有している。導体層１１１における長手方向の一端部はグランド用端子２５に接続される。導体層１３１における長手方向の一端部はグランド用端子２７に接続される。導体層１２１は、二股分岐形状の共振器用導体層であり、一方向に長い第１の部分１２１ａと、それぞれの長手方向の一端部が第１の部分１２１ａにおける長手方向の一端部に接続された第２部分１２１ｂおよび第３の部分１２１ｃとを有している。第２部分１２１ｂにおける他端部はグランド用端子２４に接続される。第３部分１２１ｃにおける他端部はグランド用端子２６に接続される。導体層１２１における第１の部分１２１ａは、導体層１１１，１３１の間に配置されている。第１の部分１２１ａと導体層１１１，１３１のそれぞれの長手方向は平行である。導体層１１１，１２１は隣接し、誘導性結合している。導体層１２１，１３１も隣接し、誘導性結合している。

ところで、本実施の形態のように、積層基板内に３個の共振器用導体層を一方向に並べて配置し、グランド用端子を、積層基板の外周部のうち、３個の共振器用導体層が並ぶ方向の両側の側面に配置する場合には、中央の共振器用導体層では、両側の共振器用導体層に比べて、共振器用導体層の主要部分と積層基板の側面との間の距離が大きくなるため、グランド用端子との接触面積を大きくすることが難しいと共に、主要部分とグランド用端子との間の距離が大きくなる。そのため、中央の共振器用導体層ではインダクタンス成分が大きくなりやすい。その結果、所望のフィルタの特性を実現することが困難になる場合がある。すなわち、中央の共振器用導体層のインダクタンス成分が所望の値よりも大きくなると、その共振器用導体層によって構成される共振器の共振周波数が所望の共振周波数よりも低くなり、その結果、例えばバンドパスフィルタの通過帯域外における減衰量が小さくなる等の問題が発生する。

本実施の形態では、中央の導体層１２１が二股分岐形状になっている。そして、導体層１２１の第２の部分１２１ｂがグランド用端子２４に接続され、導体層１２１の第３の部分１２１ｃがグランド用端子２６に接続されている。そのため、本実施の形態では、中央の導体層が１箇所でのみグランド用導体層に接続される場合に比べて、導体層１２１とグランド用端子との接触面積を大きくすることができる。これにより、本実施の形態によれば、導体層１２１とグランド用端子との接触面積が小さいことによる導体層１２１のインダクタンス成分の増加を抑制することが可能になる。これにより、本実施の形態によれば、所望のフィルタの特性を実現することが容易になる。

また、第１ないし第３の部分１２１ａ，１２１ｂ，１２１ｃをそれぞれ別個のインダクタとみなすと、導体層１２１全体によって構成されるインダクタのインダクタンスは、第１ないし第３の部分１２１ａ，１２１ｂ，１２１ｃのそれぞれによって構成されるインダクタのインダクタンスの合成となる。第２の部分１２１ｂによって構成されるインダクタと第３の部分１２１ｃによって構成されるインダクタは、第１の部分１２１ａによって構成されるインダクタの一端とグランドとの間に並列に設けられる。従って、導体層１２１全体によって構成されるインダクタのインダクタンスは、導体層１２１から第２の部分１２１ｂと第３の部分１２１ｃのうちの一方を除いた導体層のインダクタンスよりも小さくなる。このことから、本実施の形態によれば、第１の部分１２１ａとグランド用端子との間の距離が大きいことによる導体層１２１のインダクタンス成分の増加を抑制することができる。これにより、本実施の形態によれば、所望のフィルタの特性を実現することが容易になる。導体層１２２，１２３についても同様のことが言える。

また、導体層１２１〜１２３によって構成されるインダクタ１２は、図１０に示したように表すことができる。すなわち、インダクタ１２は、第１の部分１２１ａ〜１２３ａによって構成される第１のインダクタ１２ａと、第２の部分１２１ｂ〜１２３ｂによって構成される第２のインダクタ１２ｂと、第３の部分１２１ｃ〜１２３ｃによって構成される第３のインダクタ１２ｃとを含む。インダクタ１２ｂ，１２ｃは、インダクタ１２ａの一端とグランドとの間に並列に設けられる。インダクタ１２ｂはグランド用端子２４に接続され、インダクタ１２ｃはグランド用端子２６に接続される。このように、本実施の形態では、インダクタ１２ａの一端とグランドとが、並列に設けられたインダクタ１２ｂ，１２ｃによって接続される。

ここで、本実施の形態におけるインダクタ１２に対する比較例として、図１０に示したインダクタ１２からインダクタ１２ｂ，１２ｃのうちの一方を除いた構成のインダクタを考える。この比較例のインダクタは、導体層１２１〜１２３から第２の部分１２１ｂ〜１２３ｂと第３の部分１２１ｃ〜１２３ｃのうちの一方を除いた構成の３つの導体層によって構成されるインダクタである。インダクタ１２のインダクタンスは、比較例のインダクタのインダクタンスよりも小さくなる。従って、本実施の形態によれば、電子部品１の構造や共振器５の配置に起因した共振器５のインダクタンス成分の増加、具体的には第１の部分１２１ａ〜１２３ａとグランド用端子との間の距離が大きいことによるインダクタ１２のインダクタンスの増加を抑制することができる。これにより、本実施の形態によれば、所望のフィルタの特性を実現することが容易になる。

また、本実施の形態では、図９に示したように、導体層１２１における第１の部分１２１ａは、導体層１１１，１３１のそれぞれに対してインターデジタル結合している。そのため、本実施の形態では、第１の部分１２１ａにおけるグランド側の端部（図９における左側の端部）と、導体層１１１，１３１におけるグランド側の端部（図９における右側の端部）は、第１の部分１２１ａの長手方向について互いに反対側に配置される。これにより、本実施の形態によれば、積層基板２０内の限られた空間を効率よく利用して、導体層１１１，１２１，１３１を配置することが可能になる。

また、本実施の形態では、図９に示したように、導体層１２１は、第１の部分１２１ａを通り第１の部分１２１ａの長手方向に平行な仮想の直線ＣＬを中心として線対称となる形状を有している。また、導体層１１１と導体層１３１は、仮想の直線ＣＬを中心として線対称となる形状を有している。このような構成とすることにより、積層基板２０の内部の構成が簡単になると共に、フィルタの特性の調整が容易になる。

ここで、図９に示したように、第１の部分１２１ａと導体層１１１とが互いに対向する領域、すなわち、第１の部分１２１ａの長手方向に直交する方向（図９における上方または下方）から見たときに、第１の部分１２１ａと導体層１１１とが重なる領域の長さをＬ４とする。また、第１の部分１２１ａと導体層１３１とが互いに対向する領域、すなわち、第１の部分１２１ａの長手方向に直交する方向（図９における上方または下方）から見たときに、第１の部分１２１ａと導体層１３１とが重なる領域の長さをＬ５とする。本実施の形態では、長さＬ４，Ｌ５は、第１の部分の長さＬ２、導体層１１１の長さＬ１および導体層１３１の長さＬ３のいずれよりも小さい。長さＬ４，Ｌ５は、長さＬ１，Ｌ２，Ｌ３のうちの最も小さいものの２５％以上７５％以下であることがより好ましい。

本実施の形態では、導体層１１１と導体層１２１が誘導性結合し、導体層１３１と導体層１２１が誘導性結合している。ここで、上記の長さＬ４，Ｌ５が小さいほど、導体層１１１と導体層１２１との誘導性結合の大きさと、導体層１３１と導体層１２１との誘導性結合の大きさが小さくなる。従って、本実施の形態によれば、長さＬ４，Ｌ５を調整することによって、導体層１１１と導体層１２１との誘導性結合の大きさと導体層１３１と導体層１２１との誘導性結合の大きさを調整することができる。これにより、本実施の形態によれば、隣接する共振器４，５間の誘導性結合の大きさと、隣接する共振器５，６間の誘導性結合の大きさを容易に調整することが可能になる。その結果、本実施の形態によれば、バンドパスフィルタの特性を容易に調整することが可能になる。

また、本実施の形態によれば、長さＬ４，Ｌ５が長さＬ１，Ｌ２，Ｌ３より小さいことから、長さＬ４，Ｌ５が長さＬ１，Ｌ２，Ｌ３のいずれかと等しい場合に比べて、共振器４，５間の誘導性結合の大きさおよび共振器５，６間の誘導性結合の大きさを小さくすることができる。これにより、本実施の形態によれば、長さＬ４，Ｌ５が長さＬ１，Ｌ２，Ｌ３のいずれかと等しい場合に比べて、バンドパスフィルタの通過・減衰特性を示す曲線のうちの減衰極の近傍の部分における傾きを大きくすることができる。そのため、本実施の形態によれば、通過帯域における通過・減衰特性と通過帯域外における通過・減衰特性とを明確に区別することが可能になる。

本実施の形態に係る電子部品１は、例えば、２．４〜２．５ＧＨｚの周波数帯域における減衰量を小さくし、２．１７ＧＨｚの近傍の周波数帯域における減衰量を大きくしたい場合に有効である。２．４〜２．５ＧＨｚという周波数帯域は、ブルートゥース規格の通信装置や無線ＬＡＮ用の通信装置において用いられるバンドパスフィルタの通過帯域である。２．１７ＧＨｚの近傍の周波数帯域は、広帯域符号分割多元接続（Ｗ−ＣＤＭＡ）方式の携帯電話で使用される周波数帯域である。

また、本実施の形態によれば、電子部品１の小型化、薄型化に伴って隣接する共振器間の距離を短くせざるを得ない場合であっても、隣接する共振器間の誘導性結合の大きさを小さくすることができるので、電子部品１の小型化、薄型化が容易になる。

なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、実施の形態では、インダクタ１１〜１３をそれぞれ３つの共振器用導体層によって構成したが、インダクタ１１〜１３は、それぞれ、１つまたは２つの共振器用導体層によって構成してもよいし、４つ以上の共振器用導体層によって構成してもよい。また、インダクタ７，８は、設けられていなくてもよい。

また、本発明の電子部品は、バンドパスフィルタに限らず、共振器を備えた電子部品全般に適用することができる。本発明の電子部品に含まれる共振器の数は、１つまたは２つでもよいし、４つ以上であってもよい。

本発明の電子部品は、ブルートゥース規格の通信装置や無線ＬＡＮ用の通信装置において用いられるフィルタ、特にバンドパスフィルタとして有用である。

本発明の一実施の形態に係る電子部品の主要部分を示す斜視図である。 本発明の一実施の形態に係る電子部品の外観を示す斜視図である。 本発明の一実施の形態における積層基板の内部を示す説明図である。 本発明の一実施の形態に係る電子部品の回路構成を示す回路図である。 本発明の一実施の形態における積層基板の１層目ないし３層目の誘電体層の上面を示す説明図である。 本発明の一実施の形態における積層基板の４層目ないし６層目の誘電体層の上面を示す説明図である。 本発明の一実施の形態における積層基板の７層目ないし９層目の誘電体層の上面を示す説明図である。 本発明の一実施の形態における積層基板の１０層目の誘電体層の上面および下面を示す説明図である。 本発明の一実施の形態における共振器用導体層を示す平面図である。 本発明の一実施の形態における二股分岐形状の共振器用導体層によって構成されるインダクタの等価回路を示す回路図である。

符号の説明

１…電子部品、２…入力端子、３…出力端子、４〜６…共振器、７，８，１１〜１３…インダクタ、１２ａ…第１のインダクタ、１２ｂ…第２のインダクタ、１２ｃ…第３のインダクタ、１４〜１９…キャパシタ、２０…積層基板、２２…入力端子、２３…出力端子、２４〜２７…グランド用端子、１１１〜１１３，１２１〜１２３，１３１〜１３３…共振器用導体層、１２１ａ〜１２３ａ…第１の部分、１２１ｂ〜１２３ｂ…第２の部分、１２１ｃ〜１２３ｃ…第３の部分。

Claims (3)

1. 本体と、前記本体内に設けられた第１ないし第３の共振器とを備えた電子部品であって、
   前記第２の共振器は、第１の共振器と第３の共振器の間に配置され、
   前記第２の共振器は、第１のインダクタと、前記第１のインダクタの一端とグランドとの間に並列に設けられた第２および第３のインダクタを含み、
   前記第１の共振器は、第４のインダクタを含み、
   前記第３の共振器は、第５のインダクタを含み、
   更に、前記本体の外周部における異なる位置に配置された入力端子、出力端子ならびに第１ないし第４のグランド用端子を備え、前記第２のインダクタは前記第１のグランド用端子に接続され、前記第３のインダクタは前記第２のグランド用端子に接続され、前記第４のインダクタは前記入力端子および前記第３のグランド用端子に接続され、前記第５のインダクタは前記出力端子および前記第４のグランド用端子に接続されていることを特徴とする電子部品。
2. 前記本体は、積層された複数の誘電体層を含む積層基板であり、
   前記第２の共振器は、前記積層基板内に設けられ、前記第１ないし第３のインダクタを構成する共振器用導体層を有することを特徴とする請求項１記載の電子部品。
3. 前記入力端子に入力された信号のうちの所定の周波数帯域内の周波数の信号が選択的に、前記第１ないし第３の共振器を用いて構成されたバンドパスフィルタを通過し、前記出力端子から出力されることを特徴とする請求項１または２記載の電子部品。

Images